JP2013187309A - Semiconductor device and manufacturing method of the same - Google Patents

Semiconductor device and manufacturing method of the same Download PDF

Info

Publication number
JP2013187309A
JP2013187309A JP2012050625A JP2012050625A JP2013187309A JP 2013187309 A JP2013187309 A JP 2013187309A JP 2012050625 A JP2012050625 A JP 2012050625A JP 2012050625 A JP2012050625 A JP 2012050625A JP 2013187309 A JP2013187309 A JP 2013187309A
Authority
JP
Japan
Prior art keywords
layer
mixed crystal
composition
quantum
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012050625A
Other languages
Japanese (ja)
Inventor
Jiichi Okumura
滋一 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012050625A priority Critical patent/JP2013187309A/en
Publication of JP2013187309A publication Critical patent/JP2013187309A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To substantially achieve an InGaAsP mixed crystal which has good crystallinity, an intended bandgap and an intended distortion amount, thereby to achieve an embedded layer for embedding quantum wires or quantum dots.SOLUTION: A semiconductor device comprises: quantum dots 2A or quantum wires provided above an InP substrate 1; and an embedded layer 3 for embedding the quantum dots or the quantum wires. The embedded layer includes a superlattice structure in which InGaP (0.73≤x≤1) layers 3A and InGaAs (0.60≤y≤0.68) layers 3B are stacked.

Description

本発明は、半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof.

従来、ＩｎＰ基板を用いた例えば半導体レーザや半導体光増幅器等を構成する半導体装置では、バンドギャップ（組成波長）と歪量とを独立に制御可能な４元混晶であるＩｎＧａＡｓＰ混晶が用いられている。
このＩｎＧａＡｓＰ混晶は、混晶形成が困難な組成領域であるミシビリティギャップ（非混和領域）が存在する。ミシビリティギャップでは、スピノーダル分解によって混晶に組成変調が発生し、バンドギャップの制御が困難になり、また、結晶欠陥が発生するなど良好な結晶性を有するＩｎＧａＡｓＰ混晶を実現することができない。 Conventionally, a semiconductor device using an InP substrate, such as a semiconductor laser or a semiconductor optical amplifier, uses an InGaAsP mixed crystal, which is a quaternary mixed crystal capable of independently controlling the band gap (composition wavelength) and strain. ing.
This InGaAsP mixed crystal has a miscibility gap (immiscible region) which is a composition region in which mixed crystal formation is difficult. In the miscibility gap, compositional modulation occurs in the mixed crystal due to spinodal decomposition, it becomes difficult to control the band gap, and an InGaAsP mixed crystal having good crystallinity such as crystal defects cannot be realized.

特許第２７８０３２５号公報Japanese Patent No. 2780325 特許第２７８０３３３号公報Japanese Patent No. 2780333 特開平６−３２６４０７号公報JP-A-6-326407

G. B. Stringfellow, “MISCIBILITY GAPS IN QUATERNARY III/V ALLOYS”, Journal of Crystal Growth 58 (1982) 194-202G. B. Stringfellow, “MISCIBILITY GAPS IN QUATERNARY III / V ALLOYS”, Journal of Crystal Growth 58 (1982) 194-202 R. R. LaPierre et al., “Lateral composition modulation in InGaAsP strained layers and quantum wells grown on (100) InP by gas source molecular beam epitaxy”, Journal of Crystal Growth 158 (1996) 6-14R. R. LaPierre et al., “Lateral composition modulation in InGaAsP strained layers and quantum wells grown on (100) InP by gas source molecular beam epitaxy”, Journal of Crystal Growth 158 (1996) 6-14

ところで、ミシビリティギャップは、成長温度に依存し、成長温度が低くなるほどその範囲が広くなる。
例えば、バルク層や量子井戸層を備える半導体装置において、バルク層や量子井戸層にＩｎＧａＡｓＰ混晶を用いる場合、通常、成長温度は約６００℃以上であり、ミシビリティギャップの範囲が狭いため、その存在は問題とならない。 By the way, the miscibility gap depends on the growth temperature, and the range becomes wider as the growth temperature becomes lower.
For example, in a semiconductor device including a bulk layer or a quantum well layer, when an InGaAsP mixed crystal is used for the bulk layer or the quantum well layer, the growth temperature is usually about 600 ° C. or more, and the range of the miscibility gap is narrow. Existence does not matter.

一方、量子細線又は量子ドットを備える半導体装置において、量子細線又は量子ドットを埋め込む埋込層にＩｎＧａＡｓＰ混晶を用いる場合、成長温度を約４５０℃以上約５００℃以下にしなければならず、ミシビリティギャップの範囲が広くなるため、その存在が問題となる。
つまり、量子細線又は量子ドットを備える半導体装置は、２次元又は３次元の量子閉じ込め効果を利用するため、キャリアの閉じ込め効果が高く、優れた温度特性を有する。しかしながら、量子細線又は量子ドットは約４５０℃以上約５００℃以下の低温で形成され、その形状を維持するために、これらを埋め込む埋込層を形成する際の成長温度を同程度の温度にしなければならず、このように成長温度が低くなると、ミシビリティギャップの範囲が広くなる。このため、所望のバンドギャップ及び歪量を有するＩｎＧａＡｓＰ混晶を成長させて量子細線又は量子ドットを埋め込む埋込層を形成しようとしても、スピノーダル分解による組成変調が発生してしまい、良好な結晶性を有するＩｎＧａＡｓＰ混晶を成長させることができない。つまり、良好な結晶性を有し、所望のバンドギャップ及び歪量を有するＩｎＧａＡｓＰ混晶によって、量子細線又は量子ドットを埋め込む埋込層を実現することができない。 On the other hand, in a semiconductor device including quantum wires or quantum dots, when an InGaAsP mixed crystal is used for the buried layer in which the quantum wires or quantum dots are embedded, the growth temperature must be about 450 ° C. or more and about 500 ° C. or less. The existence of the gap becomes a problem because the range of the gap becomes wide.
That is, a semiconductor device including a quantum wire or a quantum dot uses a two-dimensional or three-dimensional quantum confinement effect, and thus has a high carrier confinement effect and excellent temperature characteristics. However, quantum wires or quantum dots are formed at a low temperature of about 450 ° C. or more and about 500 ° C. or less. In order to maintain the shape, the growth temperature when forming the buried layer for embedding them must be the same temperature. In other words, when the growth temperature is lowered, the range of the miscibility gap becomes wider. For this reason, even if an InGaAsP mixed crystal having a desired band gap and strain amount is grown to form an embedded layer in which a quantum wire or quantum dot is embedded, compositional modulation due to spinodal decomposition occurs, resulting in good crystallinity. An InGaAsP mixed crystal having the above cannot be grown. That is, it is impossible to realize a buried layer in which quantum wires or quantum dots are embedded by an InGaAsP mixed crystal having good crystallinity and having a desired band gap and strain.

そこで、良好な結晶性を有し、所望のバンドギャップ及び歪量を有するＩｎＧａＡｓＰ混晶を実質的に実現し、これによって量子細線又は量子ドットを埋め込む埋込層を実現したい。   Therefore, it is desired to substantially realize an InGaAsP mixed crystal having good crystallinity and having a desired band gap and strain, thereby realizing an embedded layer in which quantum wires or quantum dots are embedded.

本半導体装置は、ＩｎＰ基板の上方に設けられた量子ドット又は量子細線と、量子ドット又は量子細線を埋め込む埋込層とを備え、埋込層は、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層とＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層とが積層された超格子構造を有することを要件とする。
本半導体装置の製造方法は、ＩｎＰ基板の上方に、成長温度４５０℃以上５００℃以下で、量子ドット又は量子細線を形成する工程と、成長温度４５０℃以上５００℃以下で、量子ドット又は量子細線を埋め込む埋込層を形成する工程とを含み、埋込層形成工程において、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層とＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層とを積層させて超格子構造を形成することを要件とする。 The semiconductor device includes a quantum dot or quantum wire provided above the InP substrate, and an embedded layer that embeds the quantum dot or quantum wire, and the embedded layer includes In x Ga 1-x P (0.73 It is necessary to have a superlattice structure in which a ≦ x ≦ 1) layer and an In y Ga 1-y As (0.60 ≦ y ≦ 0.68) layer are stacked.
The manufacturing method of the present semiconductor device includes a step of forming quantum dots or quantum wires above an InP substrate at a growth temperature of 450 ° C. to 500 ° C., and a growth temperature of 450 ° C. to 500 ° C. And forming a buried layer, and in the buried layer forming step, an In x Ga 1-x P (0.73 ≦ x ≦ 1) layer and an In y Ga 1-y As (0.60 ≦ It is a requirement that a superlattice structure is formed by laminating y ≦ 0.68) layers.

したがって、本半導体装置及びその製造方法によれば、良好な結晶性を有し、所望のバンドギャップ及び歪量を有するＩｎＧａＡｓＰ混晶を実質的に実現し、これによって量子細線又は量子ドットを埋め込む埋込層を実現することができるという利点がある。   Therefore, according to the present semiconductor device and its manufacturing method, an InGaAsP mixed crystal having good crystallinity and having a desired band gap and strain amount is substantially realized, thereby embedding a quantum wire or quantum dot. There is an advantage that an embedded layer can be realized.

本実施形態にかかる半導体装置の構成を示す模式的断面図である。It is a typical sectional view showing the composition of the semiconductor device concerning this embodiment. 本実施形態にかかる半導体装置に備えられる埋込層の超格子構造を構成する各層の材料・組成を説明するための図であって、４５０℃の場合のミシビリティギャップを示す図である。It is a figure for demonstrating the material and composition of each layer which comprises the superlattice structure of the buried layer with which the semiconductor device concerning this embodiment is provided, Comprising: It is a figure which shows the miscibility gap in the case of 450 degreeC. 本実施形態にかかる半導体装置の具体例である量子ドットレーザの構成及びその製造方法を示す模式的断面図である。It is typical sectional drawing which shows the structure of the quantum dot laser which is a specific example of the semiconductor device concerning this embodiment, and its manufacturing method. 本実施形態にかかる半導体装置の具体例である量子ドットレーザの製造方法を説明するための模式的断面図である。It is typical sectional drawing for demonstrating the manufacturing method of the quantum dot laser which is a specific example of the semiconductor device concerning this embodiment. 本実施形態にかかる半導体装置の具体例である量子ドットレーザの構成及びその製造方法を説明するための模式的断面図である。It is typical sectional drawing for demonstrating the structure of the quantum dot laser which is a specific example of the semiconductor device concerning this embodiment, and its manufacturing method. 本実施形態にかかる半導体装置の具体例である量子ドットレーザの構成及びその製造方法を説明するための模式的断面図である。It is typical sectional drawing for demonstrating the structure of the quantum dot laser which is a specific example of the semiconductor device concerning this embodiment, and its manufacturing method. 本実施形態にかかる半導体装置の具体例である量子ドットレーザの変形例の構成を示す模式的断面図である。It is typical sectional drawing which shows the structure of the modification of the quantum dot laser which is a specific example of the semiconductor device concerning this embodiment. 本実施形態にかかる半導体装置の具体例である量子ドットレーザの変形例の構成を示す模式的断面図である。It is typical sectional drawing which shows the structure of the modification of the quantum dot laser which is a specific example of the semiconductor device concerning this embodiment. 本実施形態にかかる半導体装置の具体例である量子ドットレーザの変形例の構成を示す模式的断面図である。It is typical sectional drawing which shows the structure of the modification of the quantum dot laser which is a specific example of the semiconductor device concerning this embodiment. 本実施形態にかかる半導体装置の具体例である量子ドットレーザの変形例の構成を示す模式的断面図である。It is typical sectional drawing which shows the structure of the modification of the quantum dot laser which is a specific example of the semiconductor device concerning this embodiment.

以下、図面により、本発明の実施の形態にかかる半導体装置及びその製造方法について、図１〜図６を参照しながら説明する。
本実施形態にかかる半導体装置は、例えば光通信に用いられる半導体レーザや半導体光増幅器等を構成し、ＩｎＰ基板を用い、かつ、バンドギャップ（組成波長）と歪量とを独立に制御可能な４元混晶であるＩｎＧａＡｓＰ混晶を用いた半導体装置である。なお、半導体装置を光半導体素子ともいう。 Hereinafter, a semiconductor device and a manufacturing method thereof according to an embodiment of the present invention will be described with reference to FIGS.
The semiconductor device according to the present embodiment constitutes, for example, a semiconductor laser or a semiconductor optical amplifier used for optical communication, uses an InP substrate, and can control the band gap (composition wavelength) and the strain amount independently. This is a semiconductor device using an InGaAsP mixed crystal which is an original mixed crystal. Note that the semiconductor device is also referred to as an optical semiconductor element.

本半導体装置は、図１に示すように、ＩｎＰ基板１の上方に設けられた量子ドット２Ａと、量子ドット２Ａを埋め込む埋込層３とを備える。なお、ここでは、量子ドット２Ａを備えるものを例に挙げて説明するが、量子ドット２Ａに代えて量子細線を備えるものであっても良い。また、埋込層３を、量子ドット埋込層、量子細線埋込層、量子ドット・量子細線埋込層ともいう。   As shown in FIG. 1, the semiconductor device includes quantum dots 2A provided above the InP substrate 1 and a buried layer 3 in which the quantum dots 2A are embedded. Note that, here, a description will be given using an example including the quantum dot 2A, but a quantum thin line may be provided instead of the quantum dot 2A. The buried layer 3 is also referred to as a quantum dot buried layer, a quantum wire buried layer, or a quantum dot / quantum wire buried layer.

そして、埋込層３は、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３ＡとＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂとが積層された超格子構造を有する。ここでは、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３ＡとＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂとは交互に複数回積層されている。なお、超格子構造を半導体超格子構造ともいう。 The buried layer 3 includes an In x Ga 1-x P (0.73 ≦ x ≦ 1) layer 3A and an In y Ga 1-y As (0.60 ≦ y ≦ 0.68) layer 3B. A superlattice structure. Here, the In x Ga 1-x P (0.73 ≦ x ≦ 1) layer 3A and the In y Ga 1-y As (0.60 ≦ y ≦ 0.68) layer 3B are alternately stacked a plurality of times. ing. Note that the superlattice structure is also referred to as a semiconductor superlattice structure.

ここで、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３Ａは、図２に示すように、引張歪量が約０％以上約２．０％以下である。また、ＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂは、圧縮歪量が約０．５％以上約１．０％以下である。なお、図２中、破線ａは、圧縮歪量約１．０％となる組成を示しており、破線ｂは、圧縮歪量約０．５％となる組成を示しており、破線ｃは、ＩｎＰに格子整合する組成、即ち、歪量約０．０％となる組成を示しており、破線ｄは、引張歪量約２．０％となる組成を示している。 Here, as shown in FIG. 2, the In x Ga 1-x P (0.73 ≦ x ≦ 1) layer 3A has a tensile strain of about 0% or more and about 2.0% or less. The In y Ga 1-y As (0.60 ≦ y ≦ 0.68) layer 3B has a compressive strain of about 0.5% or more and about 1.0% or less. In FIG. 2, a broken line a indicates a composition with a compression strain amount of about 1.0%, a broken line b indicates a composition with a compression strain amount of about 0.5%, and a broken line c indicates A composition lattice-matching with InP, that is, a composition with a strain amount of about 0.0% is shown, and a broken line d shows a composition with a tensile strain amount of about 2.0%.

このように、超格子構造を構成するＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３Ａ及びＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂは、ＩｎＰとの歪差が比較的小さいため、ヘテロ界面におけるミスフィット転位の発生が抑制され、電気的、光学的に良好な結晶を実現することができる。つまり、良好な結晶性を有する多層積層構造を実現することができる。これに対し、ＩｎＰと格子定数が約３％以上異なるＩｎＡｓやＧａＡｓによって超格子構造を構成すると、ＩｎＰとの歪差が大きいため、ヘテロ界面におけるミスフィット転位が発生し、結晶の劣化を招くことになる。特に、相対的にＩｎＡｓとＧａＡｓの割合が大きくなる長波組成の領域では、ＩｎＰとの大きな歪差に起因して、ミスフィット転位が界面に多く形成されることになり、より結晶の劣化を招くことになる。 As described above, the In x Ga 1-x P (0.73 ≦ x ≦ 1) layer 3A and the In y Ga 1-y As (0.60 ≦ y ≦ 0.68) layer 3B constituting the superlattice structure are as follows. Since the difference in strain from InP is relatively small, the occurrence of misfit dislocations at the heterointerface is suppressed, and an electrically and optically good crystal can be realized. That is, a multilayer laminated structure having good crystallinity can be realized. On the other hand, if the superlattice structure is composed of InAs or GaAs whose lattice constant is about 3% or more different from InP, the strain difference from InP is large, so that misfit dislocations occur at the heterointerface, leading to crystal degradation. become. In particular, in the region of a long wave composition where the ratio of InAs and GaAs is relatively large, misfit dislocations are often formed at the interface due to a large strain difference with InP, leading to further deterioration of the crystal. It will be.

また、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３ＡとＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂは、いずれも、量子ドット２Ａの形状を維持するための成長温度（結晶成長温度）である約４５０℃の場合のミシビリティギャップの領域外に存在する組成を有する。このため、いずれも組成変調の発生なく、良好な結晶性を有するものとして形成することが可能である。なお、図２中、実線Ｘは約４５０℃の場合のミシビリティギャップの境界、即ち、ミシビリティギャップの範囲を示している。これをスピノーダル等温線ともいう。これに対し、例えばＩｎＰに格子整合するＩｎ０．５３Ｇａ０．４７Ａｓを用いると、これ自体が約４５０℃の場合のミシビリティギャップに存在するため、スピノーダル分解による組成変調が発生し、良好な結晶性を有するものを形成することができない。 Further, the In x Ga 1-x P (0.73 ≦ x ≦ 1) layer 3A and the In y Ga 1-y As (0.60 ≦ y ≦ 0.68) layer 3B are both composed of the quantum dots 2A. It has a composition that exists outside the region of the miscibility gap in the case of about 450 ° C., which is the growth temperature (crystal growth temperature) for maintaining the shape. Therefore, any of them can be formed with good crystallinity without occurrence of compositional modulation. In FIG. 2, a solid line X indicates the boundary of the miscibility gap at about 450 ° C., that is, the range of the miscibility gap. This is also called a spinodal isotherm. On the other hand, for example, when In 0.53 Ga 0.47 As lattice-matched to InP is used, since it exists in the miscibility gap at about 450 ° C., composition modulation due to spinodal decomposition occurs, which is good What has a good crystallinity cannot be formed.

なお、ここでは、量子ドット２Ａ（又は量子細線）の形状を維持するための成長温度の一例として約４５０℃を挙げているが、これに限られるものではなく、量子ドット２Ａの形状を維持するための成長温度は約４５０℃以上約５００℃以下であれば良い。ここで、約４５０℃以上約５００℃以下という温度範囲は、量子ドット２Ａ（又は量子細線）を形成するための温度範囲でもある。   In addition, although about 450 degreeC is mentioned here as an example of the growth temperature for maintaining the shape of quantum dot 2A (or quantum fine wire), it is not restricted to this, The shape of quantum dot 2A is maintained. The growth temperature for this purpose may be about 450 ° C. or higher and about 500 ° C. or lower. Here, the temperature range of about 450 ° C. or more and about 500 ° C. or less is also a temperature range for forming the quantum dots 2A (or quantum wires).

また、上述の超格子構造を有する埋込層３は、層間の波動関数のオーバーラップによって、実質的にＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３ＡとＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂの平均組成を持つＩｎａＧａ１−ａＡｓｂＰ１−ｂ（０＜ａ≦１，０＜ｂ≦１）混晶層となる。なお、超格子構造を構成する各層３Ａ、３Ｂの間の波動関数のオーバーラップによって各層３Ａ、３Ｂの平均組成を持つものとなるように、各層３Ａ、３Ｂの厚さはドブロイ波長に比べ、十分に薄くなっている。 In addition, the buried layer 3 having the superlattice structure described above substantially has an In x Ga 1-x P (0.73 ≦ x ≦ 1) layer 3A and In y Ga 1 due to the overlap of wave functions between layers. -YAs (0.60 ≦ y ≦ 0.68) In a Ga 1-a As b P 1-b (0 <a ≦ 1, 0 <b ≦ 1) mixed crystal layer having an average composition of the layer 3B Become. It should be noted that the thickness of each layer 3A, 3B is sufficiently larger than the de Broglie wavelength so as to have an average composition of each layer 3A, 3B due to the overlap of wave functions between the layers 3A, 3B constituting the superlattice structure. It has become thinner.

そして、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３Ａ、ＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂのそれぞれの組成又は厚さを調整することで、図２中、模様を付した領域Ｙに含まれるＩｎＧａＡｓＰ混晶組成を有する埋込層３を実質的に実現することができる。例えば、これらの層３Ａ、３Ｂの組成をＩｎ０．７３Ｇａ０．２７Ｐ、Ｉｎ０．６８Ｇａ０．３２Ａｓとする場合、これらの層３Ａ、３Ｂの厚さを調整することで、図２中、Ｉｎ０．７３Ｇａ０．２７ＰとＩｎ０．６８Ｇａ０．３２Ａｓとを結ぶ破線Ａ上のいずれかの組成を有するＩｎＧａＡｓＰ混晶を実質的に実現することができる。例えば、これらの層３Ａ、３Ｂの厚さを、それぞれ、２ＭＬ、３ＭＬとすると、実質的にＩｎ０．７０Ｇａ０．３０Ａｓ０．６０Ｐ０．４０混晶が実現される。 The respective compositions or thicknesses of the In x Ga 1-x P (0.73 ≦ x ≦ 1) layer 3A and the In y Ga 1-y As (0.60 ≦ y ≦ 0.68) layer 3B are adjusted. Thus, the buried layer 3 having the InGaAsP mixed crystal composition contained in the patterned region Y in FIG. 2 can be substantially realized. For example, when the composition of these layers 3A and 3B is In 0.73 Ga 0.27 P and In 0.68 Ga 0.32 As, the thickness of these layers 3A and 3B can be adjusted by adjusting the thickness. 2, an InGaAsP mixed crystal having any composition on the broken line A connecting In 0.73 Ga 0.27 P and In 0.68 Ga 0.32 As can be substantially realized. For example, when the thicknesses of these layers 3A and 3B are 2ML and 3ML, respectively, an In 0.70 Ga 0.30 As 0.60 P 0.40 mixed crystal is substantially realized.

特に、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３Ａ、ＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂのそれぞれの組成又は厚さを調整することで、実質的に約４５０℃の場合のミシビリティギャップに存在するＩｎＧａＡｓＰ混晶組成を有する埋込層３を実現することができる。つまり、図２中、符号Ｘで示す約４５０℃の場合のミシビリティギャップに存在するＩｎＧａＡｓＰ混晶組成を実質的に有する埋込層３を、組成変調や結晶欠陥の発生なく、良好な結晶性を有するものとして実現することができる。これにより、良好な発光特性を有する量子ドットレーザを実現することができる。また、所望のバンドギャップ及び歪量を有するＩｎＧａＡｓＰ混晶によって、量子ドット２Ａを埋め込む埋込層３を実現することが可能となる。 In particular, the respective compositions or thicknesses of the In x Ga 1-x P (0.73 ≦ x ≦ 1) layer 3A and the In y Ga 1-y As (0.60 ≦ y ≦ 0.68) layer 3B are adjusted. By doing so, it is possible to realize the buried layer 3 having an InGaAsP mixed crystal composition that exists in the miscibility gap when the temperature is substantially 450 ° C. That is, in FIG. 2, the buried layer 3 substantially having the InGaAsP mixed crystal composition existing in the miscibility gap at the temperature of about 450 ° C. indicated by the symbol X has excellent crystallinity without composition modulation or crystal defects. It can be realized as having. Thereby, a quantum dot laser having good light emission characteristics can be realized. In addition, the buried layer 3 in which the quantum dots 2A are embedded can be realized by an InGaAsP mixed crystal having a desired band gap and strain.

なお、ミシビリティギャップは成長温度が高くなるほどその範囲が狭くなるため、実質的に約４５０℃の場合のミシビリティギャップに存在するＩｎＧａＡｓＰ混晶組成を有するものを実現できれば、実質的に約５００℃の場合のミシビリティギャップに存在するＩｎＧａＡｓＰ混晶組成を有するものを実現できることになる。このため、量子ドット２Ａ（又は量子細線）の形状を維持するための成長温度である約４５０℃以上約５００℃以下の範囲で、組成変調や結晶欠陥の発生なく、良好な結晶性を有し、所望のバンドギャップ及び歪量を有するＩｎＧａＡｓＰ混晶によって埋込層３を形成することが可能となる。   The range of the miscibility gap becomes narrower as the growth temperature becomes higher. Therefore, if a material having an InGaAsP mixed crystal composition existing in the miscibility gap at about 450 ° C. can be realized, it is substantially about 500 ° C. In this case, a material having an InGaAsP mixed crystal composition existing in the miscibility gap can be realized. For this reason, in the range of about 450 ° C. or more and about 500 ° C. or less, which is the growth temperature for maintaining the shape of the quantum dot 2A (or quantum fine wire), it has good crystallinity without occurrence of compositional modulation or crystal defects. The buried layer 3 can be formed of an InGaAsP mixed crystal having a desired band gap and strain amount.

また、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３Ａ、ＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂのそれぞれの組成又は厚さを調整することで、組成波長約１．１５μｍ以上、歪量±１．０％以内の広い組成範囲のＩｎＧａＡｓＰ混晶からなる埋込層３を実質的に実現することが可能となる。なお、図２中、破線ｃで示すＩｎＰに格子整合する組成のうち、組成波長が約１．１５μｍとなるのは、符号Ｚで示す組成である。そして、図２中、破線ａ〜ｄのそれぞれに沿って上側へ行くにしたがって、組成波長が長くなり、バンドギャップが狭くなる。 Further, the composition or thickness of each of the In x Ga 1-x P (0.73 ≦ x ≦ 1) layer 3A and the In y Ga 1-y As (0.60 ≦ y ≦ 0.68) layer 3B is adjusted. By doing so, it is possible to substantially realize the buried layer 3 made of an InGaAsP mixed crystal having a composition wavelength of about 1.15 μm or more and a strain range within ± 1.0%. In FIG. 2, among the compositions lattice-matched to InP indicated by the broken line c, the composition wavelength is about 1.15 μm. In FIG. 2, the composition wavelength becomes longer and the band gap becomes narrower as it goes upward along the broken lines a to d.

このように、実質的に歪量±１．０％以内のＩｎＧａＡｓＰ混晶組成を有する埋込層３を実現することができる。つまり、ＩｎＰに格子整合するＩｎＧａＡｓＰ混晶からなる埋込層３を実質的に実現できるだけでなく、歪量±１．０％以内の広い組成範囲のＩｎＧａＡｓＰ混晶、即ち、歪みを有するＩｎＧａＡｓＰ混晶からなる埋込層３を実質的に実現することが可能となる。   Thus, the buried layer 3 having an InGaAsP mixed crystal composition substantially within a strain amount of ± 1.0% can be realized. That is, not only can the buried layer 3 made of an InGaAsP mixed crystal lattice-matched with InP be substantially realized, but also an InGaAsP mixed crystal having a wide composition range within a strain amount of ± 1.0%, that is, an InGaAsP mixed crystal having strain. It is possible to substantially realize the buried layer 3 made of

また、実質的に組成波長約１．１５μｍ以上のＩｎＧａＡｓＰ混晶組成を有する埋込層３を実現することができる。つまり、ＩｎＧａＡｓＰ混晶のバンドギャップに相当する組成波長が約１．１５μｍ以上の長波組成のＩｎＧａＡｓＰ混晶は、約４５０℃の場合のミシビリティギャップに存在する組成である。このため、従来、組成波長約１．１５μｍ以上の長波組成のＩｎＧａＡｓＰ混晶を、約４５０℃以上約５００℃以下で低温成長させると、スピノーダル分解による組成変調が発生し、良好な結晶性を有するものを形成することができなかった。これに対し、上述のような超格子構造を採用することで、実質的に組成波長約１．１５μｍ以上の長波組成のＩｎＧａＡｓＰ混晶からなる埋込層３を実現することが可能となる。これにより、設計自由度が向上する。つまり、従来は、約４５０℃以上約５００℃以下の低温成長で作製することが必要な量子ドット２Ａ（又は量子細線）を埋め込む埋込層３には、組成波長が約１．１５μｍよりも短い短波組成のＩｎＧａＡｓＰ混晶を用いるしかなく、設計自由度が低かった。これに対し、約４５０℃以上約５００℃以下の低温成長で作製することが必要な量子ドット２Ａ（又は量子細線）を埋め込む埋込層３を、上述のような超格子構造を採用して実質的に組成波長約１．１５μｍ以上の長波組成のＩｎＧａＡｓＰ混晶によって実現することができるため、設計自由度が高くなる。   In addition, the buried layer 3 having an InGaAsP mixed crystal composition having a composition wavelength of about 1.15 μm or more can be realized. That is, an InGaAsP mixed crystal having a long wave composition having a composition wavelength corresponding to the band gap of the InGaAsP mixed crystal of about 1.15 μm or more is a composition existing in the miscibility gap at about 450 ° C. For this reason, conventionally, when an InGaAsP mixed crystal having a long wave composition having a composition wavelength of about 1.15 μm or more is grown at a low temperature at about 450 ° C. or more and about 500 ° C. or less, composition modulation occurs due to spinodal decomposition, and good crystallinity is obtained. Things could not be formed. On the other hand, by adopting the superlattice structure as described above, it is possible to realize the buried layer 3 made of an InGaAsP mixed crystal having a long wave composition substantially having a composition wavelength of about 1.15 μm or more. Thereby, a design freedom improves. That is, conventionally, the buried layer 3 that embeds the quantum dots 2A (or quantum wires) that need to be produced by low-temperature growth of about 450 ° C. or more and about 500 ° C. or less has a composition wavelength shorter than about 1.15 μm. There was no choice but to use an InGaAsP mixed crystal having a short wave composition, and the design freedom was low. On the other hand, the buried layer 3 for embedding the quantum dots 2A (or quantum wires) that need to be produced at a low temperature growth of about 450 ° C. or more and about 500 ° C. or less adopts the superlattice structure as described above. In particular, since it can be realized by an InGaAsP mixed crystal having a long wave composition having a composition wavelength of about 1.15 μm or more, the degree of freedom in design is increased.

また、実質的にＩｎＰに格子整合するＩｎＧａＡｓＰ混晶組成を有する埋込層３、即ち、歪量約０％のＩｎＧａＡｓＰ混晶組成を有する埋込層３を実現することもできる。この場合、埋込層３は、完全歪補償超格子構造を有することになる。
なお、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３ＡとＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂの厚さの比は、実質的にＩｎＧａＡｓＰ混晶組成を有する埋込層３のＰとＡｓの組成比と同じになっているのが好ましい。 It is also possible to realize a buried layer 3 having an InGaAsP mixed crystal composition substantially lattice-matched to InP, that is, a buried layer 3 having an InGaAsP mixed crystal composition with a strain amount of about 0%. In this case, the buried layer 3 has a complete strain compensation superlattice structure.
The ratio of the thickness of the In x Ga 1-x P (0.73 ≦ x ≦ 1) layer 3A and the In y Ga 1-y As (0.60 ≦ y ≦ 0.68) layer 3B is substantially It is preferable that the composition ratio of P and As of the buried layer 3 having the InGaAsP mixed crystal composition is the same.

次に、本実施形態にかかる半導体装置の製造方法について説明する。
つまり、まず、ＩｎＰ基板１の上方に、成長温度約４５０℃以上約５００℃以下で、量子ドット２Ａ（又は量子細線）を形成する（図１参照）。次に、成長温度約４５０℃以上約５００℃以下で、量子ドット２Ａ（又は量子細線）を埋め込む埋込層３を形成する（図１参照）。そして、埋込層形成工程において、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３ＡとＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂとを積層させて超格子構造を形成する（図１参照）。つまり、埋込層形成工程において、引張歪量約０％以上約２．０％以下のＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３Ａと、圧縮歪量約０．５％以上約１．０％以下のＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂとを積層させて超格子構造を形成する。 Next, a method for manufacturing the semiconductor device according to the present embodiment will be described.
That is, first, quantum dots 2A (or quantum wires) are formed above the InP substrate 1 at a growth temperature of about 450 ° C. to about 500 ° C. (see FIG. 1). Next, the buried layer 3 in which the quantum dots 2A (or quantum wires) are embedded is formed at a growth temperature of about 450 ° C. or more and about 500 ° C. or less (see FIG. 1). In the buried layer forming step, the In x Ga 1-x P (0.73 ≦ x ≦ 1) layer 3A and the In y Ga 1-y As (0.60 ≦ y ≦ 0.68) layer 3B are formed. A superlattice structure is formed by stacking (see FIG. 1). That is, in the buried layer forming step, the In x Ga 1-x P (0.73 ≦ x ≦ 1) layer 3A having a tensile strain of about 0% or more and about 2.0% or less, and the compressive strain of about 0.5 % Or more and about 1.0% or less of In y Ga 1-y As (0.60 ≦ y ≦ 0.68) layer 3B is laminated to form a superlattice structure.

特に、埋込層形成工程において、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３Ａ、ＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂのそれぞれの組成又は厚さの設定によって、図２中、模様を付した領域Ｙに含まれるＩｎＧａＡｓＰ混晶組成を実質的に有する埋込層３を形成すれば良い。また、埋込層形成工程において、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３Ａ、ＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂのそれぞれの組成又は厚さの設定によって、実質的に約４５０℃の場合のミシビリティギャップに存在するＩｎＧａＡｓＰ混晶組成を有する埋込層３を形成すれば良い。また、埋込層形成工程において、実質的に歪量±１．０％以内のＩｎＧａＡｓＰ混晶組成を有する埋込層３を形成すれば良い。また、埋込層形成工程において、実質的に組成波長約１．１５μｍ以上のＩｎＧａＡｓＰ混晶組成を有する埋込層３を形成すれば良い。また、埋込層形成工程において、実質的にＩｎＰに格子整合するＩｎＧａＡｓＰ混晶組成を有する埋込層３を形成すれば良い。なお、埋込層形成工程において、実質的にＩｎＧａＡｓＰ混晶組成を有する埋込層３のＰとＡｓの組成比（Ｖ族組成比）と同じになるようにＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３ＡとＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂの厚さの比を設定して、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３Ａ及びＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂを形成するのが好ましい。 In particular, in the buried layer forming step, each of the In x Ga 1-x P (0.73 ≦ x ≦ 1) layer 3A and the In y Ga 1-y As (0.60 ≦ y ≦ 0.68) layer 3B The buried layer 3 having a substantially InGaAsP mixed crystal composition contained in the patterned region Y in FIG. In the buried layer forming step, each of the In x Ga 1-x P (0.73 ≦ x ≦ 1) layer 3A and the In y Ga 1-y As (0.60 ≦ y ≦ 0.68) layer 3B The buried layer 3 having an InGaAsP mixed crystal composition existing in the miscibility gap at about 450 ° C. may be formed by setting the composition or thickness of the first layer. Further, in the buried layer forming step, the buried layer 3 having an InGaAsP mixed crystal composition substantially within a strain amount of ± 1.0% may be formed. In the buried layer forming step, the buried layer 3 having an InGaAsP mixed crystal composition having a composition wavelength of about 1.15 μm or more may be formed. In the buried layer forming step, the buried layer 3 having an InGaAsP mixed crystal composition that substantially lattice matches with InP may be formed. In the buried layer forming step, In x Ga 1-x P (0) is set so that the composition ratio (group V composition ratio) of P and As of the buried layer 3 having the InGaAsP mixed crystal composition is substantially the same. .73 ≦ x ≦ 1) the ratio of the thickness of the layer 3A to the In y Ga 1-y As (0.60 ≦ y ≦ 0.68) layer 3B is set, and In x Ga 1-x P (0. 73 ≦ x ≦ 1) Layer 3A and In y Ga 1-y As (0.60 ≦ y ≦ 0.68) layer 3B are preferably formed.

以下、本半導体装置について、量子ドットレーザを例に挙げて、図３〜図６を参照しながら、具体的に説明する。
本量子ドットレーザは、図３に示すように、ｎ型ＩｎＰ基板１上に、ｎ型ＩｎＰバッファ層４、活性層１０、ｐ型ＩｎＰクラッド層８、ｐ型ＩｎＧａＡｓコンタクト層９を積層した半導体積層構造を有する。なお、量子ドットレーザを、量子ドット半導体レーザともいう。 Hereinafter, the semiconductor device will be specifically described with reference to FIGS. 3 to 6 by taking a quantum dot laser as an example.
As shown in FIG. 3, the present quantum dot laser is a semiconductor laminate in which an n-type InP buffer layer 4, an active layer 10, a p-type InP cladding layer 8, and a p-type InGaAs contact layer 9 are laminated on an n-type InP substrate 1. It has a structure. The quantum dot laser is also referred to as a quantum dot semiconductor laser.

ここで、活性層１０は、下部ＳＣＨ層５、ＩｎＡｓ量子ドット層２、中間層６、ＩｎＡｓ量子ドット層２、中間層６、ＩｎＡｓ量子ドット層２、中間層６、ＩｎＡｓ量子ドット層２、上部ＳＣＨ層７を積層した構造を有する。なお、活性層１０を、量子ドット活性層という。また、ＳＣＨ層５、７を、光閉じ込め層又は光ガイド層ともいう。そして、後述するように、ＳＣＨ層５、７及び中間層６は実質的にＩｎＧａＡｓＰ混晶組成となっているため、ＩｎＰ基板１の上方に設けられる活性層１０、即ち、活性層１０の媒質に、バンドギャップと歪量とを独立に制御可能な４元混晶であるＩｎＧａＡｓＰ混晶を用いていることになる。   Here, the active layer 10 includes the lower SCH layer 5, the InAs quantum dot layer 2, the intermediate layer 6, the InAs quantum dot layer 2, the intermediate layer 6, the InAs quantum dot layer 2, the intermediate layer 6, the InAs quantum dot layer 2, and the upper part. The SCH layer 7 is stacked. The active layer 10 is referred to as a quantum dot active layer. The SCH layers 5 and 7 are also referred to as a light confinement layer or a light guide layer. As will be described later, since the SCH layers 5 and 7 and the intermediate layer 6 have an InGaAsP mixed crystal composition, the active layer 10 provided above the InP substrate 1, that is, the medium of the active layer 10. Thus, an InGaAsP mixed crystal which is a quaternary mixed crystal whose band gap and strain amount can be controlled independently is used.

また、ＩｎＡｓ量子ドット層２は、ＩｎＡｓ量子ドット２Ａ及びＩｎＡｓウェッティング層２Ｂを含む。
そして、上部ＳＣＨ層７及び中間層６は、上述の埋込層３に相当し、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３ＡとＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂとが交互に積層された超格子構造を有する。なお、ここでは、下部ＳＣＨ層５も、同様に、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３ＡとＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂとが交互に積層された超格子構造を有する。 The InAs quantum dot layer 2 includes an InAs quantum dot 2A and an InAs wetting layer 2B.
The upper SCH layer 7 and the intermediate layer 6 correspond to the above-described buried layer 3 and include an In x Ga 1-x P (0.73 ≦ x ≦ 1) layer 3A and an In y Ga 1-y As (0 .60 ≦ y ≦ 0.68) It has a superlattice structure in which layers 3B are alternately stacked. Here, similarly, the lower SCH layer 5 also has an In x Ga 1-x P (0.73 ≦ x ≦ 1) layer 3A and an In y Ga 1-y As (0.60 ≦ y ≦ 0.68). ) A superlattice structure in which the layers 3B are alternately stacked.

具体的には、上部ＳＣＨ層７及び下部ＳＣＨ層５は、いずれも、厚さ約２．０ＭＬ、引張歪量約２．０％のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａと、厚さ約３．０ＭＬ、圧縮歪量約１．０％のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを１周期として、合計２０周期積層させた超格子構造を有する。この場合、超格子構造の厚さはトータルで約３０ｎｍである。
また、中間層６は、いずれも、厚さ約２．０ＭＬ、引張歪量約２．０％のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａと、厚さ約３．０ＭＬ、圧縮歪量約１．０％のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを１周期として、合計２７周期積層させた超格子構造を有する。この場合、超格子構造の厚さはトータルで約４０ｎｍである。 Specifically, each of the upper SCH layer 7 and the lower SCH layer 5 has an In 0.73 Ga 0.27 P layer 3A having a thickness of about 2.0 ML and a tensile strain amount of about 2.0%, It has a superlattice structure in which an In 0.68 Ga 0.32 As layer 3B having about 3.0 ML and a compressive strain amount of about 1.0% is stacked for a total of 20 periods. In this case, the total thickness of the superlattice structure is about 30 nm.
The intermediate layer 6 has an In 0.73 Ga 0.27 P layer 3A having a thickness of about 2.0 ML and a tensile strain of about 2.0%, a thickness of about 3.0 ML, and a compressive strain of about 2.0%. It has a superlattice structure in which 1.0% In 0.68 Ga 0.32 As layer 3B is formed as one period and a total of 27 periods are stacked. In this case, the total thickness of the superlattice structure is about 40 nm.

このような超格子構造を構成するＩｎ０．７３Ｇａ０．２７Ｐ層３ＡとＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂは、いずれも、約４５０℃の場合のミシビリティギャップの領域外に存在する組成であるため、いずれも組成変調の発生なく、良好な結晶性を有するものとして形成される。
また、このような超格子構造を有するＳＣＨ層５、７及び中間層６は、実質的にＩｎ０．７３Ｇａ０．２７ＰとＩｎ０．６８Ｇａ０．３２Ａｓの平均組成を持つＩｎ０．７０Ｇａ０．３０Ａｓ０．６０Ｐ０．４０混晶層となり、組成波長が１．２７μｍ、歪量が０．０％に相当し、約４５０℃の場合のミシビリティギャップに存在する組成である。なお、このような歪量が０．０％となる超格子構造を、完全歪補償超格子構造ともいう。 Both the In 0.73 Ga 0.27 P layer 3A and the In 0.68 Ga 0.32 As layer 3B constituting such a superlattice structure are outside the region of the miscibility gap at about 450 ° C. Since they are present, any of them is formed with good crystallinity without compositional modulation.
In addition, the SCH layers 5 and 7 and the intermediate layer 6 having such a superlattice structure are substantially In 0 having an average composition of In 0.73 Ga 0.27 P and In 0.68 Ga 0.32 As. .70 Ga 0.30 As 0.60 P 0.40 mixed crystal layer, composition wavelength is 1.27 μm, strain is equivalent to 0.0%, and composition exists in the miscibility gap at about 450 ° C. It is. Such a superlattice structure in which the strain amount is 0.0% is also referred to as a perfect strain compensation superlattice structure.

このように、約４５０℃の場合のミシビリティギャップに存在する組成であるＩｎ０．７０Ｇａ０．３０Ａｓ０．６０Ｐ０．４０混晶からなるＳＣＨ層５、７及び中間層６を、良好な結晶性を有するものとして実現することができる。
また、超格子構造を構成するＩｎ０．７３Ｇａ０．２７Ｐ層３Ａ、Ｉｎ０．６８Ｇａ０．３２Ａｓ層３Ｂは、それぞれ、引張歪量約２．０％、圧縮歪量約１．０％であり、ＩｎＰとの歪差が比較的小さいため、ヘテロ界面におけるミスフィット転位の発生が抑制され、電気的、光学的にも良好な結晶を実現することができる。 Thus, the SCH layers 5 and 7 and the intermediate layer 6 made of a mixed crystal of In 0.70 Ga 0.30 As 0.60 P 0.40, which is a composition present in the miscibility gap at about 450 ° C., It can be realized as having good crystallinity.
The In 0.73 Ga 0.27 P layer 3A and the In 0.68 Ga 0.32 As layer 3B constituting the superlattice structure each have a tensile strain amount of about 2.0% and a compressive strain amount of about 1. Since it is 0% and the strain difference with InP is relatively small, the occurrence of misfit dislocations at the heterointerface is suppressed, and a crystal excellent in electrical and optical properties can be realized.

ところで、本量子ドットレーザは、図５に示すように、ストライプ状のメサ構造１１を備え、その両側をＦｅドープＩｎＰ埋込層１２によって埋め込むことで電流狭窄構造が形成されている。また、図６に示すように、ｐ型ＩｎＧａＡｓコンタクト層９上にｐ側電極１３を備え、ｎ型ＩｎＰ（００１）基板１の裏面側にｎ側電極１４を備える。また、前側端面に低反射（ＬＲ）膜１５を備え、後側端面に高反射（ＨＲ）膜１６を備える。   By the way, as shown in FIG. 5, the present quantum dot laser includes a striped mesa structure 11, and a current confinement structure is formed by embedding both sides with an Fe-doped InP buried layer 12. Further, as shown in FIG. 6, a p-side electrode 13 is provided on the p-type InGaAs contact layer 9, and an n-side electrode 14 is provided on the back side of the n-type InP (001) substrate 1. Further, a low reflection (LR) film 15 is provided on the front end face, and a high reflection (HR) film 16 is provided on the rear end face.

次に、本量子ドットレーザの製造方法について説明する。
本実施形態では、結晶成長は有機金属気相成長（ＭＯＶＰＥ；Metal Organic Vapor Phase Epitaxy）法によって行なう。なお、結晶成長法は、これに限られるものではなく、例えば分子線エピタキシー（ＭＢＥ；Molecular Beam Epitaxy）法などを用いても良い。
ここでは、ＩＩＩ族有機金属原料として、トリメチルインジウム（ＴＭＩｎ）、トリエチルガリウム（ＴＥＧａ）を用い、Ｖ族ガス原料として、アルシン（ＡｓＨ３）及びフォスフィン（ＰＨ３）を用いる。つまり、Ｉｎ原料としてＴＭＩｎを用い、Ｇａ原料としてＴＥＧａを用い、Ａｓ原料としてＡｓＨ３を用い、Ｐ原料としてＰＨ３を用いる。また、ドーパント原料として、モノシラン（ＳｉＨ４）及びジエチルジンク（ＤＥＺｎ）を用いる。つまり、ｎ型ドーパント原料としてＳｉＨ４を用い、ｐ型ドーパント原料としてＤＥＺｎを用いる。また、キャリアガスとして、水素（Ｈ２）を用いる。また、成長圧力は５０Ｔｏｒｒ（６６６６Ｐａ）で行なう。 Next, the manufacturing method of this quantum dot laser is demonstrated.
In the present embodiment, crystal growth is performed by metal organic vapor phase epitaxy (MOVPE). The crystal growth method is not limited to this, and for example, a molecular beam epitaxy (MBE) method or the like may be used.
Here, trimethylindium (TMIn) and triethylgallium (TEGa) are used as group III organometallic materials, and arsine (AsH 3 ) and phosphine (PH 3 ) are used as group V gas materials. That is, TMIn is used as the In material, TEGa is used as the Ga material, AsH 3 is used as the As material, and PH 3 is used as the P material. Further, monosilane (SiH 4 ) and diethyl zinc (DEZn) are used as dopant raw materials. That is, SiH 4 is used as the n-type dopant material, and DEZn is used as the p-type dopant material. Further, hydrogen (H 2 ) is used as a carrier gas. The growth pressure is 50 Torr (6666 Pa).

まず、図３に示すように、ｎ型ＩｎＰ基板１上に、ｎ型ＩｎＰバッファ層４を形成する。
ここでは、ｎ型ＩｎＰ（００１）基板１上に、ＴＭＩｎ及びＰＨ３を用いて、成長温度約６３０℃で、厚さ約５００ｎｍのｎ型ＩｎＰバッファ層４を形成する。なお、ｎ型ＩｎＰ基板１をｎドープＩｎＰ基板ともいう。また、ｎ型ＩｎＰバッファ層４をｎドープＩｎＰバッファ層ともいう。 First, as shown in FIG. 3, an n-type InP buffer layer 4 is formed on an n-type InP substrate 1.
Here, the n-type InP buffer layer 4 having a thickness of about 500 nm is formed on the n-type InP (001) substrate 1 using TMIn and PH 3 at a growth temperature of about 630 ° C. The n-type InP substrate 1 is also referred to as an n-doped InP substrate. The n-type InP buffer layer 4 is also referred to as an n-doped InP buffer layer.

具体的には、ｎ型ＩｎＰ（００１）基板１を、ＭＯＶＰＥ成長炉に装備して、ＰＨ３雰囲気下で成長温度（基板表面温度）を約６３０℃まで昇温する。その後、ＴＭＩｎ及びＳｉＨ４を供給して、ｎ型ＩｎＰ（００１）基板１上に、ドーピング濃度約５．０×１０１７ｃｍ−３、厚さ約５００ｎｍのｎ型ＩｎＰバッファ層４を形成する。
次に、ｎ型ＩｎＰバッファ層４上に、活性層１０を形成する。 Specifically, the n-type InP (001) substrate 1 is equipped in a MOVPE growth furnace, and the growth temperature (substrate surface temperature) is raised to about 630 ° C. in a PH 3 atmosphere. Thereafter, TMIn and SiH 4 are supplied to form the n-type InP buffer layer 4 having a doping concentration of about 5.0 × 10 17 cm −3 and a thickness of about 500 nm on the n-type InP (001) substrate 1.
Next, the active layer 10 is formed on the n-type InP buffer layer 4.

つまり、まず、ｎ型ＩｎＰバッファ層４上に、下部ＳＣＨ層５を形成する。
ここでは、ＰＨ３雰囲気下で成長温度を約４５０℃まで下げる。そして、ｎ型ＩｎＰバッファ層４上に、ＴＭＩｎ、ＴＥＧａ及びＰＨ３を用いて、厚さ約２．０ＭＬ、引張歪量約２．０％のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａを形成し、ＴＭＩｎ、ＴＥＧａ及びＡｓＨ３を用いて、厚さ約３．０ＭＬ、圧縮歪量約１．０％のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを形成する。その後、このような工程を繰り返して、１層のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａと１層のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを１周期として、合計２０周期積層させて、Ｉｎ０．７３Ｇａ０．２７Ｐ層３ＡとＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂとを交互に積層させた超格子構造を有する下部ＳＣＨ層５を形成する。この場合、超格子構造の厚さはトータルで約３０ｎｍとなる。 That is, first, the lower SCH layer 5 is formed on the n-type InP buffer layer 4.
Here, the growth temperature is lowered to about 450 ° C. in a PH 3 atmosphere. Then, an In 0.73 Ga 0.27 P layer 3A having a thickness of about 2.0 ML and a tensile strain of about 2.0% is formed on the n-type InP buffer layer 4 using TMIn, TEGa, and PH 3. Then, an In 0.68 Ga 0.32 As layer 3B having a thickness of about 3.0 ML and a compressive strain of about 1.0% is formed using TMIn, TEGa, and AsH 3 . Thereafter, by repeating such a process, one layer of In 0.73 Ga 0.27 P layer 3A and one layer of In 0.68 Ga 0.32 As layer 3B are stacked for a total of 20 periods. The lower SCH layer 5 having a superlattice structure in which In 0.73 Ga 0.27 P layers 3A and In 0.68 Ga 0.32 As layers 3B are alternately stacked is formed. In this case, the total thickness of the superlattice structure is about 30 nm.

具体的には、ＴＭＩｎ及びＳｉＨ４の供給を停止し、ＰＨ３雰囲気下で成長温度を約４５０℃まで下げる。その後、ＴＭＩｎ及びＴＥＧａを供給して、ｎ型ＩｎＰバッファ層４上に、引張歪量約２．０％のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａを約２．０ＭＬの厚さになるように形成する。このＩｎ０．７３Ｇａ０．２７Ｐ層３Ａの成長は、例えば成長速度約０．１μｍ／ｈ、Ｖ／ＩＩＩ比約１６００の条件で行なう。次いで、ＴＭＩｎ、ＴＥＧａ及びＰＨ３の供給を停止した後、ＴＭＩｎ、ＴＥＧａ及びＡｓＨ３を供給して、圧縮歪量約１．０％のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを約３．０ＭＬの厚さになるように形成する。このＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂの成長は、例えば成長速度約０．１μｍ／ｈ、Ｖ／ＩＩＩ比約３０の条件で行なう。そして、ＴＭＩｎ、ＴＥＧａ及びＡｓＨ３の供給を停止する。その後、このような工程を繰り返して、１層のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａと１層のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを１周期として、合計２０周期積層させて、Ｉｎ０．７３Ｇａ０．２７Ｐ層３ＡとＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂとを交互に積層させた超格子構造を有し、合計厚さ約３０ｎｍの下部ＳＣＨ層５を形成する。 Specifically, the supply of TMIn and SiH 4 is stopped, and the growth temperature is lowered to about 450 ° C. in a PH 3 atmosphere. Thereafter, TMIn and TEGa are supplied, and an In 0.73 Ga 0.27 P layer 3A having a tensile strain of about 2.0% is formed on the n-type InP buffer layer 4 to a thickness of about 2.0 ML. To form. The In 0.73 Ga 0.27 P layer 3A is grown under conditions of, for example, a growth rate of about 0.1 μm / h and a V / III ratio of about 1600. Next, after the supply of TMIn, TEGa, and PH 3 is stopped, TMIn, TEGa, and AsH 3 are supplied, and an In 0.68 Ga 0.32 As layer 3B having a compressive strain amount of about 1.0% is obtained by about 3. It is formed to have a thickness of 0 ML. The In 0.68 Ga 0.32 As layer 3B is grown under conditions of, for example, a growth rate of about 0.1 μm / h and a V / III ratio of about 30. Then, the supply of TMIn, TEGa, and AsH 3 is stopped. Thereafter, by repeating such a process, one layer of In 0.73 Ga 0.27 P layer 3A and one layer of In 0.68 Ga 0.32 As layer 3B are stacked for a total of 20 periods. The lower SCH layer 5 having a superlattice structure in which In 0.73 Ga 0.27 P layers 3A and In 0.68 Ga 0.32 As layers 3B are alternately stacked and having a total thickness of about 30 nm is formed. To do.

このようにして形成された超格子構造を有する下部ＳＣＨ層５は、実質的にＩｎ０．７３Ｇａ０．２７ＰとＩｎ０．６８Ｇａ０．３２Ａｓの平均組成を持つＩｎ０．７０Ｇａ０．３０Ａｓ０．６０Ｐ０．４０混晶層となり、組成波長が約１．２７μｍ、歪量が約０．０％に相当し、約４５０℃の場合のミシビリティギャップに存在する組成である（図２参照）。 The lower SCH layer 5 having a superlattice structure formed in this way has an In 0.70 Ga substantially having an average composition of In 0.73 Ga 0.27 P and In 0.68 Ga 0.32 As. 0.30 As 0.60 P 0.40 mixed crystal layer with a composition wavelength of about 1.27 μm, a strain equivalent to about 0.0%, and a composition existing in the miscibility gap at about 450 ° C. Yes (see FIG. 2).

次に、下部ＳＣＨ層５上に、ＩｎＡｓ量子ドット層２を形成する。
具体的には、成長温度約４５０℃で、ＴＭＩｎ及びＡｓＨ３を供給して、下部ＳＣＨ層５上に、Ｓ−ＫモードＩｎＡｓ量子ドット２Ａ及びＩｎＡｓウェッティング層２Ｂを含むＩｎＡｓ量子ドット層２を形成する。例えばＩｎＡｓ供給量約２．５ＭＬ相当、成長速度約０．１μｍ／ｈ、Ｖ／ＩＩＩ比約３０という条件で成長を行なうことで、面密度が約４．０×１０１０ｃｍ−２程度のＳ−ＫモードＩｎＡｓ量子ドット２Ａが形成される。なお、Ｓ−ＫモードＩｎＡｓ量子ドット２Ａを、Ｓ−Ｋ量子ドット、自己形成量子ドット、自己組織化量子ドットともいう。なお、ここでは、成長温度を約４５０℃としているが、これに限られるものではなく、約４５０℃以上約５００℃以下であれば良い。このようにして、ＩｎＰ基板１の上方に、成長温度約４５０℃以上約５００℃以下で、量子ドット２Ａを形成する。 Next, the InAs quantum dot layer 2 is formed on the lower SCH layer 5.
Specifically, TMIn and AsH 3 are supplied at a growth temperature of about 450 ° C., and an InAs quantum dot layer 2 including an SK mode InAs quantum dot 2A and an InAs wetting layer 2B is formed on the lower SCH layer 5. Form. For example, by performing growth under the conditions of an InAs supply amount of about 2.5 ML, a growth rate of about 0.1 μm / h, and a V / III ratio of about 30, S having an area density of about 4.0 × 10 10 cm −2 is obtained. -K mode InAs quantum dots 2A are formed. The SK mode InAs quantum dots 2A are also referred to as SK quantum dots, self-formed quantum dots, and self-assembled quantum dots. Here, the growth temperature is about 450 ° C., but is not limited to this, and may be about 450 ° C. or more and about 500 ° C. or less. In this manner, the quantum dots 2A are formed above the InP substrate 1 at a growth temperature of about 450 ° C. or more and about 500 ° C. or less.

次に、ＩｎＡｓ量子ドット層２上に、ＩｎＡｓ量子ドット２Ａを埋め込む埋込層３としての中間層６を形成する。
ここでは、成長温度約４５０℃で、ＩｎＡｓ量子ドット層２上に、ＴＭＩｎ、ＴＥＧａ及びＰＨ３を用いて、厚さ約２．０ＭＬ、引張歪量約２．０％のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａを形成し、ＴＭＩｎ、ＴＥＧａ及びＡｓＨ３を用いて、厚さ約３．０ＭＬ、圧縮歪量約１．０％のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを形成する。その後、このような工程を繰り返して、１層のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａと１層のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを１周期として、合計２７周期積層させて、Ｉｎ０．７３Ｇａ０．２７Ｐ層３ＡとＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂとを交互に積層させた超格子構造を有する中間層６を形成する。この場合、超格子構造の厚さはトータルで約４０ｎｍとなる。 Next, the intermediate layer 6 is formed on the InAs quantum dot layer 2 as the buried layer 3 in which the InAs quantum dots 2A are embedded.
Here, at a growth temperature of about 450 ° C., In 0.73 Ga 0 having a thickness of about 2.0 ML and a tensile strain of about 2.0% using TMIn, TEGa, and PH 3 on the InAs quantum dot layer 2. .27 P layer 3A is formed, and an In 0.68 Ga 0.32 As layer 3B having a thickness of about 3.0 ML and a compressive strain of about 1.0% is formed using TMIn, TEGa, and AsH 3 . After that, by repeating such steps, one layer of In 0.73 Ga 0.27 P layer 3A and one layer of In 0.68 Ga 0.32 As layer 3B are stacked for a total of 27 cycles. Then, an intermediate layer 6 having a superlattice structure in which In 0.73 Ga 0.27 P layers 3A and In 0.68 Ga 0.32 As layers 3B are alternately stacked is formed. In this case, the total thickness of the superlattice structure is about 40 nm.

具体的には、成長温度約４５０℃で、ＡｓＨ３の供給を停止した後、ＴＭＩｎ、ＴＥＧａ及びＰＨ３を供給して、ＩｎＡｓ量子ドット層２上に、引張歪量約２．０％のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａを約２．０ＭＬの厚さになるように形成する。このＩｎ０．７３Ｇａ０．２７Ｐ層３Ａの成長は、例えば成長速度約０．１μｍ／ｈ、Ｖ／ＩＩＩ比約１６００の条件で行なう。次いで、ＴＭＩｎ、ＴＥＧａ及びＰＨ３の供給を停止した後、ＴＭＩｎ、ＴＥＧａ及びＡｓＨ３を供給して、圧縮歪量約１．０％のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを約３．０ＭＬの厚さになるように形成する。このＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂの成長は、例えば成長速度約０．１μｍ／ｈ、Ｖ／ＩＩＩ比約３０の条件で行なう。そして、ＴＭＩｎ、ＴＥＧａ及びＡｓＨ３の供給を停止する。その後、このような工程を繰り返して、１層のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａと１層のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを１周期として、合計２７周期積層させて、Ｉｎ０．７３Ｇａ０．２７Ｐ層３ＡとＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂとを交互に積層させた超格子構造を有し、合計厚さ約４０ｎｍの中間層６を形成する。 Specifically, after the supply of AsH 3 is stopped at a growth temperature of about 450 ° C., TMIn, TEGa, and PH 3 are supplied, and an InAs having a tensile strain of about 2.0% is formed on the InAs quantum dot layer 2. A 0.73 Ga 0.27 P layer 3A is formed to a thickness of about 2.0 ML. The In 0.73 Ga 0.27 P layer 3A is grown under conditions of, for example, a growth rate of about 0.1 μm / h and a V / III ratio of about 1600. Next, after the supply of TMIn, TEGa, and PH 3 is stopped, TMIn, TEGa, and AsH 3 are supplied, and an In 0.68 Ga 0.32 As layer 3B having a compressive strain amount of about 1.0% is obtained by about 3. It is formed to have a thickness of 0 ML. The In 0.68 Ga 0.32 As layer 3B is grown under conditions of, for example, a growth rate of about 0.1 μm / h and a V / III ratio of about 30. Then, the supply of TMIn, TEGa, and AsH 3 is stopped. After that, by repeating such steps, one layer of In 0.73 Ga 0.27 P layer 3A and one layer of In 0.68 Ga 0.32 As layer 3B are stacked for a total of 27 cycles. The intermediate layer 6 having a superlattice structure in which In 0.73 Ga 0.27 P layers 3A and In 0.68 Ga 0.32 As layers 3B are alternately stacked and having a total thickness of about 40 nm is formed. .

このようにして形成された超格子構造を有する中間層６は、実質的にＩｎ０．７３Ｇａ０．２７ＰとＩｎ０．６８Ｇａ０．３２Ａｓの平均組成を持つＩｎ０．７０Ｇａ０．３０Ａｓ０．６０Ｐ０．４０混晶層となり、組成波長が約１．２７μｍ、歪量が約０．０％に相当し、約４５０℃の場合のミシビリティギャップに存在する組成である（図２参照）。
この場合、実質的にＩｎＧａＡｓＰ混晶組成を有する中間層６のＰとＡｓの組成比（Ｖ族組成比）と同じになるようにＩｎ０．７３Ｇａ０．２７Ｐ層３ＡとＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂの厚さの比を設定して、Ｉｎ０．７３Ｇａ０．２７Ｐ層３Ａ及びＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを形成すれば良い。 The intermediate layer 6 having a superlattice structure formed in this manner has an In 0.70 Ga 0 layer having an average composition of In 0.73 Ga 0.27 P and In 0.68 Ga 0.32 As. .30 As 0.60 P 0.40 mixed crystal layer, corresponding to a composition wavelength of about 1.27 μm, a strain amount of about 0.0%, and a miscibility gap at about 450 ° C. (See FIG. 2).
In this case, the In 0.73 Ga 0.27 P layer 3A and the In 0.68 so that the composition ratio (group V composition ratio) of P and As of the intermediate layer 6 having the InGaAsP mixed crystal composition is substantially the same. The ratio of the thickness of the Ga 0.32 As layer 3B may be set to form the In 0.73 Ga 0.27 P layer 3A and the In 0.68 Ga 0.32 As layer 3B.

なお、ここでは、成長温度を約４５０℃としているが、これに限られるものではなく、約４５０℃以上約５００℃以下であれば良い。このようにして、成長温度約４５０℃以上約５００℃以下で、量子ドット２Ａを埋め込む埋込層３としての中間層６を形成する。つまり、ＩｎＰ基板１の上方に、成長温度約４５０℃以上約５００℃以下で、実質的にＩｎＧａＡｓＰ４元混晶からなる中間層６（エピタキシャル層）を形成する。   Here, the growth temperature is about 450 ° C., but is not limited to this, and may be about 450 ° C. or more and about 500 ° C. or less. In this way, the intermediate layer 6 is formed as the buried layer 3 in which the quantum dots 2A are embedded at a growth temperature of about 450 ° C. or more and about 500 ° C. or less. That is, the intermediate layer 6 (epitaxial layer) substantially made of InGaAsP quaternary mixed crystal is formed above the InP substrate 1 at a growth temperature of about 450 ° C. or more and about 500 ° C. or less.

次に、中間層６上に、上述と同様に、ＩｎＡｓ量子ドット層２を形成する。
そして、このようなＩｎＡｓ量子ドット層２を形成する工程及び中間層６を形成する工程を繰り返して、１層のＩｎＡｓ量子ドット層２と１層の中間層６を１周期として、合計３周期積層させた後、さらに、上述と同様に、ＩｎＡｓ量子ドット層２を形成する。
その後、ＩｎＡｓ量子ドット層２上に、ＩｎＡｓ量子ドット２Ａを埋め込む埋込層３としての上部ＳＣＨ層７を形成する。 Next, the InAs quantum dot layer 2 is formed on the intermediate layer 6 in the same manner as described above.
Then, the step of forming the InAs quantum dot layer 2 and the step of forming the intermediate layer 6 are repeated, and one layer of InAs quantum dot layer 2 and one layer of intermediate layer 6 are set as one cycle, so that a total of three cycles are stacked. Then, the InAs quantum dot layer 2 is further formed in the same manner as described above.
Thereafter, the upper SCH layer 7 is formed on the InAs quantum dot layer 2 as the buried layer 3 in which the InAs quantum dots 2A are embedded.

ここでは、成長温度約４５０℃で、ＩｎＡｓ量子ドット層２上に、ＴＭＩｎ、ＴＥＧａ及びＰＨ３を用いて、厚さ約２．０ＭＬ、引張歪量約２．０％のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａを形成し、ＴＭＩｎ、ＴＥＧａ及びＡｓＨ３を用いて、厚さ約３．０ＭＬ、圧縮歪量約１．０％のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを形成する。その後、このような工程を繰り返して、１層のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａと１層のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを１周期として、合計２０周期積層させて、Ｉｎ０．７３Ｇａ０．２７Ｐ層３ＡとＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂとを交互に積層させた超格子構造を有する上部ＳＣＨ層７を形成する。この場合、超格子構造の厚さはトータルで約３０ｎｍとなる。 Here, at a growth temperature of about 450 ° C., In 0.73 Ga 0 having a thickness of about 2.0 ML and a tensile strain of about 2.0% using TMIn, TEGa, and PH 3 on the InAs quantum dot layer 2. .27 P layer 3A is formed, and an In 0.68 Ga 0.32 As layer 3B having a thickness of about 3.0 ML and a compressive strain of about 1.0% is formed using TMIn, TEGa, and AsH 3 . Thereafter, by repeating such a process, one layer of In 0.73 Ga 0.27 P layer 3A and one layer of In 0.68 Ga 0.32 As layer 3B are stacked for a total of 20 periods. Then, the upper SCH layer 7 having a superlattice structure in which the In 0.73 Ga 0.27 P layer 3A and the In 0.68 Ga 0.32 As layer 3B are alternately stacked is formed. In this case, the total thickness of the superlattice structure is about 30 nm.

具体的には、成長温度約４５０℃で、ＡｓＨ３の供給を停止した後、ＴＭＩｎ、ＴＥＧａ及びＰＨ３を供給して、ＩｎＡｓ量子ドット層２上に、引張歪量約２．０％のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａを約２．０ＭＬの厚さになるように形成する。このＩｎ０．７３Ｇａ０．２７Ｐ層３Ａの成長は、例えば成長速度約０．１μｍ／ｈ、Ｖ／ＩＩＩ比約１６００の条件で行なう。次いで、ＴＭＩｎ、ＴＥＧａ及びＰＨ３の供給を停止した後、ＴＭＩｎ、ＴＥＧａ及びＡｓＨ３を供給して、圧縮歪量約１．０％のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを約３．０ＭＬの厚さになるように形成する。このＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂの成長は、例えば成長速度約０．１μｍ／ｈ、Ｖ／ＩＩＩ比約３０の条件で行なう。そして、ＴＭＩｎ、ＴＥＧａ及びＡｓＨ３の供給を停止する。その後、このような工程を繰り返して、１層のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａと１層のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを１周期として、合計２０周期積層させて、Ｉｎ０．７３Ｇａ０．２７Ｐ層３ＡとＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂとを交互に積層させた超格子構造を有し、合計厚さ約３０ｎｍの上部ＳＣＨ層７を形成する。 Specifically, after the supply of AsH 3 is stopped at a growth temperature of about 450 ° C., TMIn, TEGa, and PH 3 are supplied, and an InAs having a tensile strain of about 2.0% is formed on the InAs quantum dot layer 2. A 0.73 Ga 0.27 P layer 3A is formed to a thickness of about 2.0 ML. The In 0.73 Ga 0.27 P layer 3A is grown under conditions of, for example, a growth rate of about 0.1 μm / h and a V / III ratio of about 1600. Next, after the supply of TMIn, TEGa, and PH 3 is stopped, TMIn, TEGa, and AsH 3 are supplied, and an In 0.68 Ga 0.32 As layer 3B having a compressive strain amount of about 1.0% is obtained by about 3. It is formed to have a thickness of 0 ML. The In 0.68 Ga 0.32 As layer 3B is grown under conditions of, for example, a growth rate of about 0.1 μm / h and a V / III ratio of about 30. Then, the supply of TMIn, TEGa, and AsH 3 is stopped. Thereafter, by repeating such a process, one layer of In 0.73 Ga 0.27 P layer 3A and one layer of In 0.68 Ga 0.32 As layer 3B are stacked for a total of 20 periods. The upper SCH layer 7 having a superlattice structure in which In 0.73 Ga 0.27 P layers 3A and In 0.68 Ga 0.32 As layers 3B are alternately stacked and having a total thickness of about 30 nm is formed. To do.

このようにして形成された超格子構造を有する上部ＳＣＨ層７は、実質的にＩｎ０．７３Ｇａ０．２７ＰとＩｎ０．６８Ｇａ０．３２Ａｓの平均組成を持つＩｎ０．７０Ｇａ０．３０Ａｓ０．６０Ｐ０．４０混晶層となり、組成波長が約１．２７μｍ、歪量が約０．０％に相当し、約４５０℃の場合のミシビリティギャップに存在する組成である（図２参照）。 The upper SCH layer 7 having the superlattice structure formed in this manner has an In 0.70 Ga substantially having an average composition of In 0.73 Ga 0.27 P and In 0.68 Ga 0.32 As. 0.30 As 0.60 P 0.40 mixed crystal layer with a composition wavelength of about 1.27 μm, a strain equivalent to about 0.0%, and a composition existing in the miscibility gap at about 450 ° C. Yes (see FIG. 2).

この場合、実質的にＩｎＧａＡｓＰ混晶組成を有する上部ＳＣＨ層７のＰとＡｓの組成比（Ｖ族組成比）と同じになるようにＩｎ０．７３Ｇａ０．２７Ｐ層３ＡとＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂの厚さの比を設定して、Ｉｎ０．７３Ｇａ０．２７Ｐ層３Ａ及びＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂを形成すれば良い。
なお、ここでは、成長温度を約４５０℃としているが、これに限られるものではなく、約４５０℃以上約５００℃以下であれば良い。このようにして、成長温度約４５０℃以上約５００℃以下で、量子ドット２Ａを埋め込む埋込層３としての上部ＳＣＨ層７を形成する。つまり、ＩｎＰ基板１の上方に、成長温度約４５０℃以上約５００℃以下で、実質的にＩｎＧａＡｓＰ４元混晶からなる上部ＳＣＨ層７（エピタキシャル層）を形成する。 In this case, the In 0.73 Ga 0.27 P layer 3A and the In 0 .3 layer are made to have the same composition ratio (group V composition ratio) of P and As of the upper SCH layer 7 having an InGaAsP mixed crystal composition . The thickness ratio of the 68 Ga 0.32 As layer 3B may be set to form the In 0.73 Ga 0.27 P layer 3A and the In 0.68 Ga 0.32 As layer 3B.
Here, the growth temperature is about 450 ° C., but is not limited to this, and may be about 450 ° C. or more and about 500 ° C. or less. In this manner, the upper SCH layer 7 as the buried layer 3 in which the quantum dots 2A are embedded is formed at a growth temperature of about 450 ° C. or more and about 500 ° C. or less. That is, the upper SCH layer 7 (epitaxial layer) substantially made of InGaAsP quaternary mixed crystal is formed above the InP substrate 1 at a growth temperature of about 450 ° C. or more and about 500 ° C. or less.

次に、上部ＳＣＨ層７上に、ｐ型ＩｎＰクラッド層８を形成する。
具体的には、成長温度約４５０℃で、ＴＭＩｎ、ＤＥＺｎ及びＰＨ３を供給して、上部ＳＣＨ層７上に、ドーピング濃度約５．０×１０１７ｃｍ−３、厚さ約２０ｎｍのｐ型ＩｎＰ層を形成する。次いで、ＰＨ３雰囲気下で成長温度を約６３０℃まで昇温した後、ＴＭＩｎ及びＤＥＺｎを供給して、上部ＳＣＨ層７上に、ドーピング濃度約１．０×１０１８ｃｍ−３、厚さ約１．５μｍのｐ型ＩｎＰ層を形成する。このようにして、厚さ約２０ｎｍのｐ型ＩｎＰ層と厚さ約１．５μｍのｐ型ＩｎＰ層とからなるｐ型ＩｎＰクラッド層８を形成する。 Next, a p-type InP cladding layer 8 is formed on the upper SCH layer 7.
Specifically, TMIn, DEZn, and PH 3 are supplied at a growth temperature of about 450 ° C., and a p-type having a doping concentration of about 5.0 × 10 17 cm −3 and a thickness of about 20 nm is formed on the upper SCH layer 7. An InP layer is formed. Next, after raising the growth temperature to about 630 ° C. in a PH 3 atmosphere, TMIn and DEZn are supplied, and a doping concentration of about 1.0 × 10 18 cm −3 and a thickness of about top are formed on the upper SCH layer 7. A 1.5 μm p-type InP layer is formed. In this manner, the p-type InP clad layer 8 composed of the p-type InP layer having a thickness of about 20 nm and the p-type InP layer having a thickness of about 1.5 μm is formed.

次に、ｐ型ＩｎＰクラッド層８上に、ｐ型ＩｎＧａＡｓコンタクト層９を形成する。
具体的には、ＰＨ３の供給を停止した後、ＴＭＩｎ、ＴＥＧａ、ＡｓＨ３及びＤＥＺｎを供給して、ｐ型ＩｎＰクラッド層８上に、ドーピング濃度約１．０×１０１８ｃｍ−３、厚さ約３００ｎｍのｐ型ＩｎＧａＡｓコンタクト層９を形成する。
次に、図４に示すように、［１１０］方向に延伸する長さ約３００μｍ、幅約１．５μｍの誘電体マスク１７をパターニングし、ドライエッチングによって、ストライプ状のメサ構造１１を形成する。なお、ストライプ状のメサ構造１１を、ストライプメサともいう。 Next, a p-type InGaAs contact layer 9 is formed on the p-type InP cladding layer 8.
Specifically, after the supply of PH 3 is stopped, TMIn, TEGa, AsH 3 and DEZn are supplied, and a doping concentration of about 1.0 × 10 18 cm −3 and a thickness is formed on the p-type InP cladding layer 8. A p-type InGaAs contact layer 9 having a thickness of about 300 nm is formed.
Next, as shown in FIG. 4, a dielectric mask 17 having a length of about 300 μm and a width of about 1.5 μm extending in the [110] direction is patterned, and a striped mesa structure 11 is formed by dry etching. The striped mesa structure 11 is also referred to as a stripe mesa.

次に、図５に示すように、例えばＦｅドープＩｎＰ埋込層１２を埋め込み成長させることによって、ストライプ状のメサ構造１１の両側に電流狭窄構造を形成する。
その後、誘電体膜マスク１７をエッチングによって除去した後、図６に示すように、ｐ型ＩｎＧａＡｓコンタクト層９上にｐ側電極１３を形成し、ｎ型ＩｎＰ（００１）基板１の裏面側にｎ側電極１４を形成する。また、前側端面に低反射（ＬＲ）膜１５を形成し、後側端面に高反射（ＨＲ）膜１６を形成する。このようにして、量子ドットレーザを作製することができる。 Next, as shown in FIG. 5, a current confinement structure is formed on both sides of the striped mesa structure 11 by embedding and growing an Fe-doped InP buried layer 12, for example.
Thereafter, after removing the dielectric film mask 17 by etching, as shown in FIG. 6, a p-side electrode 13 is formed on the p-type InGaAs contact layer 9, and n-type InP (001) substrate 1 is formed on the back surface side. The side electrode 14 is formed. Further, a low reflection (LR) film 15 is formed on the front end face, and a high reflection (HR) film 16 is formed on the rear end face. In this way, a quantum dot laser can be manufactured.

なお、上述の具体例として挙げている量子ドットレーザでは、埋込層３としての中間層６及び上部ＳＣＨ層７、並びに、下部ＳＣＨ層５を、Ｉｎ０．７３Ｇａ０．２７Ｐ層３ＡとＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂとを交互に積層させた超格子構造を有するものとしているが、これに限られるものではない。
例えば、図７に示すように、埋込層３としての中間層６及び上部ＳＣＨ層７、並びに、下部ＳＣＨ層５を、ＩｎＰ層［ＩｎｘＧａ１−ｘＰ層のｘ＝１の場合］３ＡとＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂとを交互に積層させた超格子構造を有するものとしても良い。つまり、厚さ約２．０ＭＬ、歪量約０．０％のＩｎＰ層３Ａと、厚さ約３．０ＭＬ、圧縮歪量約１．０％のＩｎ０．６８Ｇａ０．３２Ａｓ層３Ｂとを交互に積層させた超格子構造を有するものとしても良い。このような超格子構造を有する中間層６及びＳＣＨ層７、５は、実質的にＩｎＰとＩｎ０．６８Ｇａ０．３２Ａｓの平均組成を持つＩｎ０．８１Ｇａ０．１９Ａｓ０．６０Ｐ０．４０混晶層となり、組成波長が約１．３６μｍ、圧縮歪量が約０．６１％に相当し、約４５０℃の場合のミシビリティギャップに存在する組成である（図２参照）。 In the quantum dot laser mentioned as the above-described specific example, the intermediate layer 6 and the upper SCH layer 7 as the buried layer 3 and the lower SCH layer 5 are replaced with the In 0.73 Ga 0.27 P layer 3A. Although it has a superlattice structure in which In 0.68 Ga 0.32 As layers 3B are alternately stacked, it is not limited to this.
For example, as shown in FIG. 7, the intermediate layer 6, the upper SCH layer 7, and the lower SCH layer 5 as the buried layer 3 are made of an InP layer [in x Ga 1-x P layer x = 1]. It may have a superlattice structure in which 3A and In 0.68 Ga 0.32 As layers 3B are alternately stacked. That is, the InP layer 3A having a thickness of about 2.0 ML and a strain amount of about 0.0%, and the In 0.68 Ga 0.32 As layer 3B having a thickness of about 3.0 ML and a compression strain amount of about 1.0% It is good also as what has the superlattice structure laminated | stacked alternately. The intermediate layer 6 and the SCH layers 7 and 5 having such a superlattice structure have an In 0.81 Ga 0.19 As 0.60 substantially having an average composition of InP and In 0.68 Ga 0.32 As. P 0.40 mixed crystal layer, composition wavelength is about 1.36 μm, compressive strain is about 0.61%, and exists in the miscibility gap at about 450 ° C. (see FIG. 2). .

また、例えば、図８に示すように、埋込層３としての中間層６及び上部ＳＣＨ層７、並びに、下部ＳＣＨ層５を、Ｉｎ０．７３Ｇａ０．２７Ｐ層３ＡとＩｎ０．６０Ｇａ０．４０Ａｓ層３Ｂとを交互に積層させた超格子構造を有するものとしても良い。つまり、厚さ約２．０ＭＬ、引張歪量約２．０％のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａと、厚さ約３．０ＭＬ、圧縮歪量約０．５％のＩｎ０．６０Ｇａ０．４０Ａｓ層３Ｂとを交互に積層させた超格子構造を有するものとしても良い。このような超格子構造を有する中間層６及びＳＣＨ層７、５は、実質的にＩｎ０．７３Ｇａ０．２７ＰとＩｎ０．６０Ｇａ０．４０Ａｓの平均組成を持つＩｎ０．６５Ｇａ０．３５Ａｓ０．６０Ｐ０．４０混晶層となり、組成波長が約１．２４μｍ、圧縮歪量が約０．５１％に相当し、約４５０℃の場合のミシビリティギャップに存在する組成である（図２参照）。 Further, for example, as shown in FIG. 8, the intermediate layer 6 and the upper SCH layer 7 as the buried layer 3, and the lower SCH layer 5 are replaced with an In 0.73 Ga 0.27 P layer 3 A and In 0.60. It may have a superlattice structure in which Ga 0.40 As layers 3B are alternately stacked. That is, the In 0.73 Ga 0.27 P layer 3A having a thickness of about 2.0 ML and a tensile strain of about 2.0%, and an In 0. 3 Ga of about 3.0 ML and a compressive strain of about 0.5% . A superlattice structure in which 60 Ga 0.40 As layers 3B are alternately stacked may be used. The intermediate layer 6 and the SCH layers 7 and 5 having such a superlattice structure are substantially In 0.65 having an average composition of In 0.73 Ga 0.27 P and In 0.60 Ga 0.40 As. Ga 0.35 As 0.60 P 0.40 mixed crystal layer, corresponding to a composition wavelength of about 1.24 μm, a compressive strain of about 0.51%, and a miscibility gap at about 450 ° C. It is a composition (refer FIG. 2).

また、例えば、図９に示すように、埋込層３としての中間層６及び上部ＳＣＨ層７、並びに、下部ＳＣＨ層５を、Ｉｎ０．８５Ｇａ０．１５Ｐ層３ＡとＩｎ０．６０Ｇａ０．４０Ａｓ層３Ｂとを交互に積層させた超格子構造を有するものとしても良い。つまり、厚さ約２．０ＭＬ、引張歪量約１．１％のＩｎ０．８５Ｇａ０．１５Ｐ層３Ａと、厚さ約３．０ＭＬ、圧縮歪量約０．５％のＩｎ０．６０Ｇａ０．４０Ａｓ層３Ｂとを交互に積層させた超格子構造を有するものとしても良い。このような超格子構造を有する中間層６及びＳＣＨ層７、５は、実質的にＩｎ０．８５Ｇａ０．１５ＰとＩｎ０．６０Ｇａ０．４０Ａｓの平均組成を持つＩｎ０．７０Ｇａ０．３０５Ａｓ０．６０Ｐ０．４０混晶層となり、組成波長が約１．２７μｍ、引張歪量が約０．１６％に相当し、４５０℃の場合のミシビリティギャップに存在する組成である（図２参照）。 Further, for example, as shown in FIG. 9, the intermediate layer 6 and the upper SCH layer 7 as the buried layer 3 and the lower SCH layer 5 are made of an In 0.85 Ga 0.15 P layer 3A and an In 0.60. It may have a superlattice structure in which Ga 0.40 As layers 3B are alternately stacked. That is, the In 0.85 Ga 0.15 P layer 3A having a thickness of about 2.0 ML and a tensile strain amount of about 1.1%, and an In 0 .5 Ga layer having a thickness of about 3.0 ML and a compressive strain amount of about 0.5% . A superlattice structure in which 60 Ga 0.40 As layers 3B are alternately stacked may be used. The intermediate layer 6 and the SCH layers 7 and 5 having such a superlattice structure are substantially In 0.70 having an average composition of In 0.85 Ga 0.15 P and In 0.60 Ga 0.40 As. Ga 0.305 As 0.60 P 0.40 mixed crystal layer, composition wavelength is about 1.27 μm, tensile strain is about 0.16%, and composition exists in the miscibility gap at 450 ° C. (See FIG. 2).

また、例えば、図１０に示すように、埋込層３としての中間層６及び上部ＳＣＨ層７、並びに、下部ＳＣＨ層５を、Ｉｎ０．７３Ｇａ０．２７Ｐ層３ＡとＩｎ０．６４Ｇａ０．３６Ａｓ層３Ｂとを交互に積層させた超格子構造を有するものとしても良い。つまり、厚さ約２．０ＭＬ、引張歪量約２．０％のＩｎ０．７３Ｇａ０．２７Ｐ層３Ａと、厚さ約３．０ＭＬ、圧縮歪量約０．７４％のＩｎ０．６４Ｇａ０．３６Ａｓ層３Ｂとを交互に積層させた超格子構造を有するものとしても良い。このような超格子構造を有する中間層６及びＳＣＨ層７、５は、実質的にＩｎ０．７３Ｇａ０．２７ＰとＩｎ０．６４Ｇａ０．３６Ａｓの平均組成を持つＩｎ０．６９Ｇａ０．３１Ａｓ０．５０Ｐ０．５０混晶層となり、組成波長が約１．１７μｍ、引張歪量が約０．５６％に相当し、４５０℃の場合のミシビリティギャップに存在する組成である（図２参照）。 Further, for example, as shown in FIG. 10, the intermediate layer 6 and the upper SCH layer 7 as the buried layer 3, and the lower SCH layer 5 are replaced with an In 0.73 Ga 0.27 P layer 3 A and an In 0.64. It may have a superlattice structure in which Ga 0.36 As layers 3B are alternately stacked. That is, the In 0.73 Ga 0.27 P layer 3A having a thickness of about 2.0 ML and a tensile strain of about 2.0%, and an In 0 .3 Ga of about 3.0 ML and a compressive strain of about 0.74% . It may have a superlattice structure in which 64 Ga 0.36 As layers 3B are alternately stacked. The intermediate layer 6 and the SCH layers 7 and 5 having such a superlattice structure are substantially In 0.69 having an average composition of In 0.73 Ga 0.27 P and In 0.64 Ga 0.36 As. Ga 0.31 As 0.50 P 0.50 mixed crystal layer, composition wavelength is about 1.17 μm, tensile strain is about 0.56%, and composition exists in the miscibility gap at 450 ° C. (See FIG. 2).

このように、量子ドット２Ａ（又は量子細線）を埋め込む埋込層３としての中間層６及びＳＣＨ層７を、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３ＡとＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂとが積層された超格子構造を有するものとする。つまり、量子ドット２Ａ（又は量子細線）を埋め込む埋込層３としての中間層６及びＳＣＨ層７を、引張歪量が約０％以上約２．０％以下であるＩｎＧａＰ層３Ａと、圧縮歪量が約０．５％以上約１．０％以下であるＩｎＧａＡｓ層３Ｂとが積層された超格子構造を有するものとする。これにより、良好な結晶性を有し、所望のバンドギャップ及び歪量を有するＩｎＧａＡｓＰ混晶によって、量子ドット２Ａ（又は量子細線）を埋め込む埋込層３としての中間層６及びＳＣＨ層７を実現することが可能となる。特に、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層３Ａ、ＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層３Ｂのそれぞれの組成又は厚さを調整することで、組成波長約１．１５μｍ以上、歪量±１．０％以内の広い組成範囲のＩｎＧａＡｓＰ混晶からなる埋込層３を実質的に実現することが可能となる。 In this way, the intermediate layer 6 and the SCH layer 7 as the buried layer 3 in which the quantum dots 2A (or quantum wires) are embedded are replaced with the In x Ga 1-x P (0.73 ≦ x ≦ 1) layer 3A and In y. A superlattice structure in which a Ga 1-y As (0.60 ≦ y ≦ 0.68) layer 3B is stacked. That is, the intermediate layer 6 and the SCH layer 7 as the buried layer 3 in which the quantum dots 2A (or quantum wires) are embedded, the InGaP layer 3A having a tensile strain of about 0% to about 2.0%, and the compressive strain The superlattice structure is formed by laminating an InGaAs layer 3B whose amount is about 0.5% or more and about 1.0% or less. As a result, the intermediate layer 6 and the SCH layer 7 as the buried layer 3 for embedding the quantum dots 2A (or quantum wires) are realized by an InGaAsP mixed crystal having good crystallinity and a desired band gap and strain amount. It becomes possible to do. In particular, the respective compositions or thicknesses of the In x Ga 1-x P (0.73 ≦ x ≦ 1) layer 3A and the In y Ga 1-y As (0.60 ≦ y ≦ 0.68) layer 3B are adjusted. By doing so, it is possible to substantially realize the buried layer 3 made of an InGaAsP mixed crystal having a composition wavelength of about 1.15 μm or more and a strain range within ± 1.0%.

したがって、本実施形態にかかる半導体装置及びその製造方法によれば、良好な結晶性を有し、所望のバンドギャップ及び歪量を有するＩｎＧａＡｓＰ混晶を実質的に実現し、これによって量子ドット２Ａ（又は量子細線）を埋め込む埋込層３を実現することができるという利点がある。
例えば、従来、約４５０℃以上約５００℃以下の低温成長で作製することが必要な量子ドット２Ａ（又は量子細線）を備える活性層１０において、量子ドット２Ａ（又は量子細線）の周囲を覆う層５、６、７には、組成波長が約１．１５μｍよりも短い短波組成のＩｎＧａＡｓＰ混晶を用いるしかなかった。これに対し、上述のような超格子構造を採用して実質的に組成波長約１．１５μｍ以上の長波組成のＩｎＧａＡｓＰ混晶によって、量子ドット２Ａ（又は量子細線）の周囲を覆う層５、６、７を実現することが可能となる。つまり、よりバンドギャップの狭いＩｎＧａＡｓＰ混晶によって、量子ドット２Ａ（又は量子細線）の周囲を覆う層５、６、７を実現することが可能となる。これにより、量子ドット２Ａ（又は量子細線）の周囲を覆う層５、６、７の屈折率をより高くすることができ、量子ドット２Ａ（又は量子細線）への光閉じ込め効果を高めることが可能となる。この結果、上述の実施形態において具体例として挙げているように半導体レーザに本発明を適用した場合には、レーザの閾値電流値を低減することが可能となる。例えば、量子ドット２Ａ（又は量子細線）への光閉じ込め効果を約１．５倍高めることが可能となり、レーザの閾値電流値を約４割程度低減することが可能となる。また、半導体レーザの出射効率を向上させることも可能となる。このほか、例えば半導体光増幅器に本発明を適用した場合には、光利得を増大させることが可能となる。 Therefore, according to the semiconductor device and the manufacturing method thereof according to the present embodiment, an InGaAsP mixed crystal having good crystallinity and having a desired band gap and strain amount is substantially realized, whereby the quantum dots 2A ( Alternatively, there is an advantage that the buried layer 3 for embedding the quantum wire can be realized.
For example, in the conventional active layer 10 including the quantum dots 2A (or quantum wires) that need to be manufactured at a low temperature growth of about 450 ° C. or more and about 500 ° C. or less, a layer that covers the periphery of the quantum dots 2A (or quantum wires) For Nos. 5, 6, and 7, InGaAsP mixed crystals having a short wave composition shorter than about 1.15 μm were used. On the other hand, the layers 5 and 6 covering the periphery of the quantum dots 2A (or quantum wires) with an InGaAsP mixed crystal having a long-wave composition substantially employing a superlattice structure as described above and having a composition wavelength of about 1.15 μm or more. , 7 can be realized. That is, the layers 5, 6, and 7 that cover the periphery of the quantum dots 2A (or quantum wires) can be realized by the InGaAsP mixed crystal having a narrower band gap. Thereby, the refractive index of the layers 5, 6, and 7 covering the periphery of the quantum dot 2 </ b> A (or quantum fine line) can be increased, and the light confinement effect on the quantum dot 2 </ b> A (or quantum fine line) can be enhanced. It becomes. As a result, when the present invention is applied to a semiconductor laser as exemplified in the above embodiment, the threshold current value of the laser can be reduced. For example, the light confinement effect on the quantum dots 2A (or quantum wires) can be increased by about 1.5 times, and the threshold current value of the laser can be reduced by about 40%. In addition, the emission efficiency of the semiconductor laser can be improved. In addition, for example, when the present invention is applied to a semiconductor optical amplifier, the optical gain can be increased.

なお、本発明は、上述した実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の実施形態及び変形例に関し、更に、付記を開示する。
（付記１）
ＩｎＰ基板の上方に設けられた量子ドット又は量子細線と、
前記量子ドット又は前記量子細線を埋め込む埋込層とを備え、
前記埋込層は、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層とＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層とが積層された超格子構造を有することを特徴とする半導体装置。 Note that the present invention is not limited to the configurations described in the above-described embodiments and modifications, and various modifications can be made without departing from the spirit of the present invention.
Hereinafter, additional notes will be disclosed regarding the above-described embodiment and modifications.
(Appendix 1)
Quantum dots or quantum wires provided above the InP substrate;
An embedded layer that embeds the quantum dots or the quantum wires,
The buried layer is a superlattice in which an In x Ga 1-x P (0.73 ≦ x ≦ 1) layer and an In y Ga 1-y As (0.60 ≦ y ≦ 0.68) layer are stacked. A semiconductor device having a structure.

（付記２）
前記ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層は、引張歪量が０％以上２．０％以下であり、
前記ＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層は、圧縮歪量が０．５％以上１．０％以下であることを特徴とする、付記１に記載の半導体装置。 (Appendix 2)
The In x Ga 1-x P (0.73 ≦ x ≦ 1) layer has a tensile strain of 0% or more and 2.0% or less,
The semiconductor according to appendix 1, wherein the In y Ga 1-y As (0.60 ≦ y ≦ 0.68) layer has a compressive strain of 0.5% to 1.0%. apparatus.

（付記３）
前記埋込層は、実質的に４５０℃の場合のミシビリティギャップに存在するＩｎＧａＡｓＰ混晶組成を有することを特徴とする、付記１又は２に記載の半導体装置。
（付記４）
前記埋込層は、実質的に歪量±１．０％以内のＩｎＧａＡｓＰ混晶組成を有することを特徴とする、付記１〜３のいずれか１項に記載の半導体装置。 (Appendix 3)
The semiconductor device according to appendix 1 or 2, wherein the buried layer has an InGaAsP mixed crystal composition that exists in a miscibility gap at substantially 450 ° C.
(Appendix 4)
4. The semiconductor device according to any one of appendices 1 to 3, wherein the buried layer has an InGaAsP mixed crystal composition substantially within a strain amount of ± 1.0%.

（付記５）
前記埋込層は、実質的に組成波長１．１５μｍ以上のＩｎＧａＡｓＰ混晶組成を有することを特徴とする、付記１〜４のいずれか１項に記載の半導体装置。
（付記６）
前記埋込層は、実質的にＩｎＰに格子整合するＩｎＧａＡｓＰ混晶組成を有することを特徴とする、付記１〜５のいずれか１項に記載の半導体装置。 (Appendix 5)
The semiconductor device according to any one of appendices 1 to 4, wherein the buried layer has an InGaAsP mixed crystal composition having a composition wavelength of 1.15 μm or more.
(Appendix 6)
The semiconductor device according to any one of appendices 1 to 5, wherein the buried layer has an InGaAsP mixed crystal composition that substantially lattice matches with InP.

（付記７）
前記ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層と前記ＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層の厚さの比が、実質的にＩｎＧａＡｓＰ混晶組成を有する前記埋込層のＰとＡｓの組成比と同じになっていることを特徴とする、付記１〜６のいずれか１項に記載の半導体装置。 (Appendix 7)
The thickness ratio of the In x Ga 1-x P (0.73 ≦ x ≦ 1) layer and the In y Ga 1-y As (0.60 ≦ y ≦ 0.68) layer is substantially equal to InGaAsP. 7. The semiconductor device according to any one of appendices 1 to 6, wherein a composition ratio of P and As of the buried layer having a mixed crystal composition is the same.

（付記８）
ＩｎＰ基板の上方に、成長温度４５０℃以上５００℃以下で、量子ドット又は量子細線を形成する工程と、
成長温度４５０℃以上５００℃以下で、前記量子ドット又は前記量子細線を埋め込む埋込層を形成する工程とを含み、
前記埋込層形成工程において、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層とＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層とを積層させて超格子構造を形成することを特徴とする半導体装置の製造方法。 (Appendix 8)
A step of forming quantum dots or quantum wires above the InP substrate at a growth temperature of 450 ° C. or more and 500 ° C. or less;
Forming a buried layer embedding the quantum dots or the quantum wires at a growth temperature of 450 ° C. or higher and 500 ° C. or lower,
In the buried layer forming step, an In x Ga 1-x P (0.73 ≦ x ≦ 1) layer and an In y Ga 1-y As (0.60 ≦ y ≦ 0.68) layer are stacked. A method of manufacturing a semiconductor device, comprising forming a superlattice structure.

（付記９）
前記埋込層形成工程において、引張歪量０％以上２．０％以下のＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層と、圧縮歪量０．５％以上１．０％以下のＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層とを積層させて超格子構造を形成することを特徴とする、付記８に記載の半導体装置の製造方法。 (Appendix 9)
In the buried layer forming step, an In x Ga 1-x P (0.73 ≦ x ≦ 1) layer having a tensile strain of 0% to 2.0% and a compressive strain of 0.5% to 1.0 The method for manufacturing a semiconductor device according to appendix 8, wherein a superlattice structure is formed by laminating an In y Ga 1-y As (0.60 ≦ y ≦ 0.68) layer of not more than%.

（付記１０）
前記埋込層形成工程において、実質的に４５０℃の場合のミシビリティギャップに存在するＩｎＧａＡｓＰ混晶組成を有する埋込層を形成することを特徴とする、付記８又は９に記載の半導体装置の製造方法。
（付記１１）
前記埋込層形成工程において、実質的に歪量±１．０％以内のＩｎＧａＡｓＰ混晶組成を有する埋込層を形成することを特徴とする、付記８〜１０のいずれか１項に記載の半導体装置の製造方法。 (Appendix 10)
10. The semiconductor device according to appendix 8 or 9, wherein in the buried layer forming step, a buried layer having an InGaAsP mixed crystal composition existing in a miscibility gap at substantially 450 ° C. is formed. Production method.
(Appendix 11)
11. The embedded layer according to any one of appendices 8 to 10, wherein in the embedded layer forming step, an embedded layer having an InGaAsP mixed crystal composition substantially within a strain amount of ± 1.0% is formed. A method for manufacturing a semiconductor device.

（付記１２）
前記埋込層形成工程において、実質的に組成波長１．１５μｍ以上のＩｎＧａＡｓＰ混晶組成を有する埋込層を形成することを特徴とする、付記８〜１１のいずれか１項に記載の半導体装置の製造方法。
（付記１３）
前記埋込層形成工程において、実質的にＩｎＰに格子整合するＩｎＧａＡｓＰ混晶組成を有する埋込層を形成することを特徴とする、付記８〜１２のいずれか１項に記載の半導体装置の製造方法。 (Appendix 12)
12. The semiconductor device according to any one of appendices 8 to 11, wherein in the buried layer forming step, a buried layer having an InGaAsP mixed crystal composition having a composition wavelength of 1.15 μm or more is substantially formed. Manufacturing method.
(Appendix 13)
13. The method of manufacturing a semiconductor device according to any one of appendices 8 to 12, wherein in the buried layer forming step, a buried layer having an InGaAsP mixed crystal composition substantially lattice-matched with InP is formed. Method.

（付記１４）
前記埋込層形成工程において、実質的にＩｎＧａＡｓＰ混晶組成を有する前記埋込層のＰとＡｓの組成比と同じになるように前記ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層と前記ＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層の厚さの比を設定して、前記ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層及び前記ＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層を形成することを特徴とする、付記８〜１３のいずれか１項に記載の半導体装置の製造方法。 (Appendix 14)
In the buried layer forming step, the In x Ga 1-x P (0.73 ≦ x ≦ 1) is set so that the composition ratio of P and As of the buried layer having an InGaAsP mixed crystal composition is substantially the same. ) Layer and the In y Ga 1-y As (0.60 ≦ y ≦ 0.68) layer thickness ratio, the In x Ga 1-x P (0.73 ≦ x ≦ 1) 14. The method for manufacturing a semiconductor device according to any one of appendices 8 to 13, wherein a layer and the In y Ga 1-y As (0.60 ≦ y ≦ 0.68) layer are formed.

１ ＩｎＰ基板（ｎ型ＩｎＰ基板）
２ 量子ドット層（ＩｎＡｓ量子ドット層）
２Ａ 量子ドット（ＩｎＡｓ量子ドット）
２Ｂ ウェッティング層（ＩｎＡｓウェッティング層）
３ 埋込層
３Ａ ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層
３Ｂ ＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層
４ ｎ型ＩｎＰバッファ層
５ 下部ＳＣＨ層
６ 中間層
７ 上部ＳＣＨ層
８ ｐ型ＩｎＰクラッド層
９ ｐ型ＩｎＧａＡｓコンタクト層
１０ 活性層
１１ メサ構造
１２ ＦｅドープＩｎＰ埋込層
１３ ｐ側電極
１４ ｎ側電極
１５ 低反射（ＬＲ）膜
１６ 高反射（ＨＲ）膜
１７ 誘電体マスク 1 InP substrate (n-type InP substrate)
2 Quantum dot layer (InAs quantum dot layer)
2A quantum dots (InAs quantum dots)
2B Wetting layer (InAs wetting layer)
3 buried layer 3A In x Ga 1-x P (0.73 ≦ x ≦ 1) layer 3B In y Ga 1-y As (0.60 ≦ y ≦ 0.68) layer 4 n-type InP buffer layer 5 lower part SCH layer 6 Intermediate layer 7 Upper SCH layer 8 p-type InP cladding layer 9 p-type InGaAs contact layer 10 active layer 11 mesa structure 12 Fe-doped InP buried layer 13 p-side electrode 14 n-side electrode 15 low reflection (LR) film 16 High reflection (HR) film 17 Dielectric mask

Claims (7)

ＩｎＰ基板の上方に設けられた量子ドット又は量子細線と、
前記量子ドット又は前記量子細線を埋め込む埋込層とを備え、
前記埋込層は、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層とＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層とが積層された超格子構造を有することを特徴とする半導体装置。 Quantum dots or quantum wires provided above the InP substrate;
An embedded layer that embeds the quantum dots or the quantum wires,
The buried layer is a superlattice in which an In x Ga 1-x P (0.73 ≦ x ≦ 1) layer and an In y Ga 1-y As (0.60 ≦ y ≦ 0.68) layer are stacked. A semiconductor device having a structure. 前記埋込層は、実質的に４５０℃の場合のミシビリティギャップに存在するＩｎＧａＡｓＰ混晶組成を有することを特徴とする、請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the buried layer has an InGaAsP mixed crystal composition that exists in a miscibility gap at substantially 450 ° C. 前記埋込層は、実質的に歪量±１．０％以内のＩｎＧａＡｓＰ混晶組成を有することを特徴とする、請求項１又は２に記載の半導体装置。   3. The semiconductor device according to claim 1, wherein the buried layer has an InGaAsP mixed crystal composition substantially within a strain amount of ± 1.0%. 前記埋込層は、実質的に組成波長１．１５μｍ以上のＩｎＧａＡｓＰ混晶組成を有することを特徴とする、請求項１〜３のいずれか１項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the buried layer has an InGaAsP mixed crystal composition having a composition wavelength of 1.15 μm or more. 前記埋込層は、実質的にＩｎＰに格子整合するＩｎＧａＡｓＰ混晶組成を有することを特徴とする、請求項１〜４のいずれか１項に記載の半導体装置。   5. The semiconductor device according to claim 1, wherein the buried layer has an InGaAsP mixed crystal composition substantially lattice-matched to InP. 前記ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層と前記ＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層の厚さの比が、実質的にＩｎＧａＡｓＰ混晶組成を有する前記埋込層のＰとＡｓの組成比と同じになっていることを特徴とする、請求項１〜５のいずれか１項に記載の半導体装置。 The thickness ratio of the In x Ga 1-x P (0.73 ≦ x ≦ 1) layer and the In y Ga 1-y As (0.60 ≦ y ≦ 0.68) layer is substantially equal to InGaAsP. 6. The semiconductor device according to claim 1, wherein a composition ratio of P and As of the buried layer having a mixed crystal composition is the same. ＩｎＰ基板の上方に、成長温度４５０℃以上５００℃以下で、量子ドット又は量子細線を形成する工程と、
成長温度４５０℃以上５００℃以下で、前記量子ドット又は前記量子細線を埋め込む埋込層を形成する工程とを含み、
前記埋込層形成工程において、ＩｎｘＧａ１−ｘＰ（０．７３≦ｘ≦１）層とＩｎｙＧａ１−ｙＡｓ（０．６０≦ｙ≦０．６８）層とを積層させて超格子構造を形成することを特徴とする半導体装置の製造方法。 A step of forming quantum dots or quantum wires above the InP substrate at a growth temperature of 450 ° C. or more and 500 ° C. or less;
Forming a buried layer embedding the quantum dots or the quantum wires at a growth temperature of 450 ° C. or higher and 500 ° C. or lower,
In the buried layer forming step, an In x Ga 1-x P (0.73 ≦ x ≦ 1) layer and an In y Ga 1-y As (0.60 ≦ y ≦ 0.68) layer are stacked. A method of manufacturing a semiconductor device, comprising forming a superlattice structure.
JP2012050625A 2012-03-07 2012-03-07 Semiconductor device and manufacturing method of the same Pending JP2013187309A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012050625A JP2013187309A (en) 2012-03-07 2012-03-07 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012050625A JP2013187309A (en) 2012-03-07 2012-03-07 Semiconductor device and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2013187309A true JP2013187309A (en) 2013-09-19

Family

ID=49388512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012050625A Pending JP2013187309A (en) 2012-03-07 2012-03-07 Semiconductor device and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2013187309A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216144A (en) * 2014-05-07 2015-12-03 国立研究開発法人情報通信研究機構 Semiconductor quantum dot and method for manufacturing the same
WO2019044686A1 (en) * 2017-09-01 2019-03-07 住友電気工業株式会社 Semiconductor laminate, light-receiving element, and method for manufacturing semiconductor laminate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6062109A (en) * 1983-09-16 1985-04-10 Nec Corp Compound semiconductor material
JPH06326407A (en) * 1993-03-18 1994-11-25 Fujitsu Ltd Semiconductor laser
JP2003115640A (en) * 2001-10-04 2003-04-18 Sharp Corp Semiconductor laser device and optical disk reproducer/ recorder
JP2003273461A (en) * 2002-03-20 2003-09-26 Hitachi Ltd Surface emitting semiconductor laser and laser optical transmission module using the same
JP2011216800A (en) * 2010-04-02 2011-10-27 Fujitsu Ltd Optical semiconductor device and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6062109A (en) * 1983-09-16 1985-04-10 Nec Corp Compound semiconductor material
JPH06326407A (en) * 1993-03-18 1994-11-25 Fujitsu Ltd Semiconductor laser
JP2003115640A (en) * 2001-10-04 2003-04-18 Sharp Corp Semiconductor laser device and optical disk reproducer/ recorder
JP2003273461A (en) * 2002-03-20 2003-09-26 Hitachi Ltd Surface emitting semiconductor laser and laser optical transmission module using the same
JP2011216800A (en) * 2010-04-02 2011-10-27 Fujitsu Ltd Optical semiconductor device and method of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216144A (en) * 2014-05-07 2015-12-03 国立研究開発法人情報通信研究機構 Semiconductor quantum dot and method for manufacturing the same
WO2019044686A1 (en) * 2017-09-01 2019-03-07 住友電気工業株式会社 Semiconductor laminate, light-receiving element, and method for manufacturing semiconductor laminate
JPWO2019044686A1 (en) * 2017-09-01 2020-08-27 住友電気工業株式会社 Semiconductor laminated body, light receiving element, and method for manufacturing semiconductor laminated body
US11081605B2 (en) 2017-09-01 2021-08-03 Sumitomo Electric Industries, Ltd. Semiconductor laminate, light-receiving element, and method for manufacturing semiconductor laminate
JP7078049B2 (en) 2017-09-01 2022-05-31 住友電気工業株式会社 Manufacturing method of semiconductor laminate, light receiving element and semiconductor laminate

Similar Documents

Publication Publication Date Title
JP4952005B2 (en) Semiconductor device and manufacturing method thereof
JP4922036B2 (en) Quantum dot semiconductor device
JP4704215B2 (en) Semiconductor quantum dot device
JP4554526B2 (en) Semiconductor light emitting device
JP5016261B2 (en) Semiconductor optical device
JP4795747B2 (en) Quantum dot optical semiconductor device manufacturing method
JP4961735B2 (en) Manufacturing method of semiconductor device
JP2013187309A (en) Semiconductor device and manufacturing method of the same
JP4886634B2 (en) Quantum well structure, optical confinement quantum well structure, semiconductor laser, distributed feedback semiconductor laser, and method of manufacturing quantum well structure
JP5026115B2 (en) Quantum well structure, semiconductor laser, spectroscopic measurement apparatus, and method for manufacturing quantum well structure
JP5090144B2 (en) Embedded semiconductor laser and method of manufacturing the same
JP2008091420A (en) Method of manufacturing quantum dot optical semiconductor element
JP2010219102A (en) Semiconductor laser device
JP4575173B2 (en) Manufacturing method of quantum well structure
JP3869641B2 (en) Semiconductor device and semiconductor laser device
JP2002084042A (en) Quantum dot structure and semiconductor device having that
JP5119789B2 (en) Quantum dot semiconductor laser
JP4640646B2 (en) Semiconductor laser and manufacturing method thereof
JP4580623B2 (en) Compound semiconductor device and semiconductor module using the same
JPS63150982A (en) Semiconductor light emitting device
JP2019102581A (en) Optical semiconductor integrated device, method for manufacturing the same, and optical communication system
JP5494464B2 (en) Semiconductor device and method for manufacturing semiconductor device
JPH09232691A (en) Semiconductor laser
JP5887858B2 (en) Optical semiconductor device and manufacturing method thereof
JP2005159152A (en) Manufacturing method of iii-v compound semiconductor crystal and manufacturing method of semiconductor device using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151020

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160329