JP4960619B2 - Laser trimming circuit and trimming method thereof - Google Patents
Laser trimming circuit and trimming method thereof Download PDFInfo
- Publication number
- JP4960619B2 JP4960619B2 JP2005316300A JP2005316300A JP4960619B2 JP 4960619 B2 JP4960619 B2 JP 4960619B2 JP 2005316300 A JP2005316300 A JP 2005316300A JP 2005316300 A JP2005316300 A JP 2005316300A JP 4960619 B2 JP4960619 B2 JP 4960619B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- electrode
- circuit
- trimming
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本発明は半導体集積回路において、抵抗値の調整用に設けられる再調整可能なレーザートリミング回路及びそのトリミング方法に関する。 The present invention relates to a readjustable laser trimming circuit provided for adjusting a resistance value in a semiconductor integrated circuit and a trimming method thereof.
従来、半導体集積回路においては、ウエハープロセスで作り込まれた拡散抵抗等の抵抗値を調整可能とするために、トリミング回路と呼ばれる抵抗値調整用の回路が広く用いられている。この種のトリミング回路では、抵抗と並列に接続したヒューズ等で形成されたトリミング回路を、レーザー光を照射して切断（レーザートリミング）したり、大きな電流を流して切断（溶断電流によるトリミング）して抵抗値の調節を行っていた。 2. Description of the Related Art Conventionally, in a semiconductor integrated circuit, a resistance value adjusting circuit called a trimming circuit has been widely used in order to make it possible to adjust a resistance value such as a diffused resistor formed by a wafer process. In this type of trimming circuit, a trimming circuit formed of a fuse connected in parallel with a resistor is cut by laser irradiation (laser trimming) or cut by flowing a large current (trimming by fusing current). The resistance value was adjusted.
図５は従来のレーザートリミング回路である。Ｖ１及びＶ２は接続端子、Ｒは抵抗、Ｒａ及びＲｂはトリミング用抵抗、Ｆａ及びＦｂはヒューズである。トリミング用抵抗Ｒａ及びトリミング用抵抗Ｒｂにそれぞれ並列してヒューズＦａ及びヒューズＦｂを設けた構成となっている（図５ａ）。 FIG. 5 shows a conventional laser trimming circuit. V1 and V2 are connection terminals, R is a resistor, Ra and Rb are trimming resistors, and Fa and Fb are fuses. The fuse Fa and the fuse Fb are provided in parallel with the trimming resistor Ra and the trimming resistor Rb, respectively (FIG. 5a).
このようなトリミング回路では、図５（ｂ）に示すように、ヒューズＦａにレーザー光を照射し、切断することによりトリミング用抵抗Ｒａの抵抗成分が抵抗Ｒに直列に付加されることになる。同様にヒューズＦｂにレーザー光を照射し切断することにより、トリミング用抵抗Ｒｂが抵抗Ｒ及びＲａに直列に付加されることになる。 In such a trimming circuit, the resistance component of the trimming resistor Ra is added in series with the resistor R by irradiating the laser beam to the fuse Fa and cutting it, as shown in FIG. Similarly, by cutting the fuse Fb by irradiating it with laser light, the trimming resistor Rb is added in series with the resistors R and Ra.
そのためトリミング回路を、一旦切断してしまうと、再度トリミング回路の接続を回復することができなかった。このような問題を解消するため、本願出願人は、溶断電流により２回の抵抗値調整を可能としたトリミング回路及びトリミング方法を提案している（特許文献１）。 Therefore, once the trimming circuit is disconnected, the connection of the trimming circuit cannot be recovered again. In order to solve such a problem, the applicant of the present application has proposed a trimming circuit and a trimming method capable of adjusting the resistance value twice by a fusing current (Patent Document 1).
図６は特許文献１に開示したトリミング回路である。図６において、Ｖ１及びＶ２は接続端子、Ｒ及びＲ２は抵抗、Ｒ１はトリミング用抵抗、Ｆはヒューズ、Ｄはツェナーダイオード、Ｔ１及びＴ２は調整端子である。トリミング回路部分は、ヒューズＦとツェナーダイオードＤとの並列回路で構成されている。調整端子Ｔ１、Ｔ２は電極パッドで形成し、この電極パッドにプローブを立て、電流（溶断電流）を印加してヒューズＦを溶断してトリミングを行う。
FIG. 6 shows a trimming circuit disclosed in
図６に示すトリミング回路では、まず、調整端子Ｔ１、Ｔ２間に、例えば電流約１００ｍＡを流し、ヒューズＦを溶断してオープンにする。その結果、ツェナーダイオードＤのブレークダウン電圧以下で使用する範囲においては、接続端子Ｖ１、Ｖ２間は、抵抗Ｒと抵抗Ｒ１が直列に接続した抵抗値となる。 In the trimming circuit shown in FIG. 6, first, for example, a current of about 100 mA is passed between the adjustment terminals T1 and T2, and the fuse F is blown and opened. As a result, in the range used below the breakdown voltage of the Zener diode D, the resistance value obtained by connecting the resistor R and the resistor R1 in series is between the connection terminals V1 and V2.
抵抗値の再調整が必要となり、抵抗Ｒ１、Ｒ２の並列回路に復帰させたい場合には、２回目のトリミングを行う。この場合のトリミングは、調整端子Ｔ１、Ｔ２間に、例えば約７Ｖの逆電圧（パルス電圧）を印加してツェナーダイオードＤのジャンクションを破壊し、約５００ｍＡのパルス電流を流す。その結果、ツェナーダイオードＤはショート状態となり、ヒューズFの溶断前と等価な並列回路に復帰させることができる。
図５に示すような従来のレーザートリミング回路では、一度ヒューズを切断した箇所については、それを再調整して回復させることは不可能であった。このようなトリミング回路においては、抵抗値の合わせ込みが不十分であった場合や、トリミング作業中のトラブルにより間違ったトリミングをした場合など、一旦トリミングしたものを元通りに復帰させることができず、その半導体装置が不良品となってしまうという問題があった。 In the conventional laser trimming circuit as shown in FIG. 5, it is impossible to readjust the fuse once cut and restore it. In such a trimming circuit, the trimmed circuit cannot be restored to its original state, for example, when the resistance value is not properly adjusted or when the wrong trimming is performed due to a trouble during trimming. There is a problem that the semiconductor device becomes a defective product.
また図６に示すトリミング回路及びトリミング方法では、一度ヒューズを切断した箇所について、それを再調整して回復させることが可能となるが、溶断電流を流すためには調整端子としてプロービング用の電極パッドを別途設ける必要がある。この電極パッド面積はプローブのために必要な面積が必要となるため、チップ面積の増大を招くという問題があった。 Further, in the trimming circuit and the trimming method shown in FIG. 6, it is possible to readjust the fuse once cut and restore it. However, in order to flow a fusing current, an electrode pad for probing is used as an adjustment terminal. Must be provided separately. Since this electrode pad area is necessary for the probe, there is a problem in that the chip area is increased.
加えて、先に提案したトリミング回路及びトリミング方法では、２回のトリミングは可能であるが、３回以上のトリミングはできないという問題もあった。 In addition, the previously proposed trimming circuit and trimming method have the problem that two trimmings are possible, but three or more trimmings are not possible.
本発明はこのような問題点に鑑み、チップ面積の増大を招くことなく、複数回の抵抗値の調整を可能としたレーザートリミング回路及びそのトリミング方法を提供することを目的とする。 SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to provide a laser trimming circuit and a trimming method thereof that can adjust a resistance value a plurality of times without increasing the chip area.
上記課題を解決するために、本願請求項１にかかる発明は、トリミング用抵抗と、該トリミング用抵抗と並列に接続したスイッチング回路と、該スイッチング回路のＯＮ／ＯＦＦ状態を複数回切り替え、前記トリミング用抵抗の両端を短絡／非短絡状態に切り替える制御回路とを備え、前記スイッチング回路は、第１電極、第２電極及び制御電極を備えたスイッチング用トランジスタからなり、前記トリミング用抵抗の一端を第１電極に、前記トリミング用抵抗の他端を第２電極に接続して構成され、前記制御回路は、１個の抵抗回路部とＮ個のトランジスタ回路部からなり、前記抵抗回路部は、第１電源電位と第２電源電位との間に、第０の抵抗と第０のヒューズが直列に接続して構成され、前記トランジスタ回路部は、１個の抵抗と、第１電極、第２電極及び制御電極を備えた１個の制御用トランジスタと、１個のヒューズからなり、前記第１電源電位と前記抵抗の一端が接続し、該抵抗の他端に前記制御用トランジスタの前記第１電極が接続し、該制御用トランジスタの前記第２電極に前記ヒューズの一端が接続し、該ヒューズの他端に前記第２電源電位が接続して構成され、前記第１電源電位と前記第２電源電位との間に、１個の前記抵抗回路部とＮ個の前記トランジスタ回路部が並列に接続し、前記第０の抵抗と前記第０のヒューズの接続点を一の前記トランジスタ回路部の前記制御用トランジスタの前記制御電極に接続し、該制御用トランジスタの前記第１電極と前記抵抗との接続点を別の前記トランジスタ回路部を構成する前記制御用トランジスタの前記制御電極に接続して、Ｎ−１個の前記制御用トランジスタの前記制御電極と前記制御用トランジスタの前記第１電極と前記抵抗との接続点を順に接続し、Ｎ個目の前記制御用トランジスタの前記第１電極と前記抵抗との接続点を前記スイッチング用トランジスタの制御電極に接続したことを特徴とするものである。
In order to solve the above-mentioned problem, the invention according to
本願請求項２にかかる発明は、トリミング用抵抗と、第１電極、第２電極及び制御電極を備えたスイッチング用トランジスタからなり、前記トリミング用抵抗の一端を第１電極に、前記トリミング用抵抗の他端を第２電極に接続して構成されたスイッチング回路と、該スイッチング回路のＯＮ／ＯＦＦ状態を複数回切り替え、前記トリミング用抵抗の両端を短絡／非短絡状態に切り替える１個の抵抗回路部とＮ個のトランジスタ回路部からなる制御回路とを備え、前記抵抗回路部は、第１電源電位と第２電源電位との間に、第０の抵抗と第０のヒューズが直列に接続して構成され、前記トランジスタ回路部は、１個の抵抗と、第１電極、第２電極及び制御電極を備えた１個の制御用トランジスタと、１個のヒューズからなり、前記第１電源電位と前記抵抗の一端が接続し、該抵抗の他端に前記制御用トランジスタの前記第１電極が接続し、該制御用トランジスタの前記第２電極に前記ヒューズの一端が接続し、該ヒューズの他端に前記第２電源電位が接続して構成され、前記第１電源電位と前記第２電源電位との間に、１個の前記抵抗回路部とＮ個の前記トランジスタ回路部が並列に接続し、前記第０の抵抗と前記第０のヒューズの接続点を一の前記トランジスタ回路部の前記制御用トランジスタの前記制御電極に接続し、該制御用トランジスタの前記第１電極と前記抵抗との接続点を別の前記トランジスタ回路部を構成する前記制御用トランジスタの前記制御電極に接続して、Ｎ−１個の前記制御用トランジスタの前記制御電極と前記制御用トランジスタの前記第１電極と前記抵抗との接続点を順に接続し、Ｎ個目の前記制御用トランジスタの前記第１電極と前記抵抗との接続点を前記スイッチング用トランジスタの制御電極に接続したレーザートリミング回路のトリミング方法において、前記第０のヒューズを切断することにより１回目のトリミングを行い、必要があれば、該第０のヒューズの前記一端を制御電極に接続している前記制御用トランジスタの前記第２電極に接続している前記ヒューズを切断し、更に必要があれば、切断した該ヒューズの一端を前記制御電極が接続している別の前記制御用トランジスタの前記第２電極に接続している前記ヒューズを順に切断することを特徴とする方法である。
The invention according to
本発明は、トリミング用抵抗に並列に接続されたスイッチング回路のＯＮ／ＯＦＦ状態を複数回切り替え可能とすることにより、トリミング用抵抗の両端を短絡／非短絡状態とすることが可能となる。それにより、一度トリミングを行い非短絡状態となったトリミング用抵抗を再度短絡状態に、あるいは短絡状態となったトリミング用抵抗を再度非短絡状態に復帰させることを可能とするものである。従って、最初のトリミングの結果、抵抗値の合わせ込みが不十分であった場合やトリミング中のトラブルにより間違ったトリミングをした場合などに、トリミング前の状態に復帰させることができるので、歩留まりの向上、抵抗値合わせ込みの精度が向上するという利点がある。 The present invention makes it possible to switch the ON / OFF state of the switching circuit connected in parallel to the trimming resistor a plurality of times, so that both ends of the trimming resistor can be short-circuited / non-short-circuited. Thus, the trimming resistor once trimmed and brought into the non-short-circuit state can be returned to the short-circuit state again, or the trimming resistor brought into the short-circuit state can be returned to the non-short-circuit state again. Therefore, if the resistance value is not properly adjusted as a result of the initial trimming, or if the wrong trimming is caused by a trouble during trimming, it is possible to return to the state before trimming, thus improving the yield. There is an advantage that the accuracy of resistance value adjustment is improved.
さらに、従来のトリミング回路では不可能であった３回以上のトリミングが可能となり、より一層の歩留まりの向上、抵抗値合わせ込みの精度向上等に役立つという利点がある。特に抵抗値の異なるトリミング用抵抗を複数個備えるトリミング回路において、抵抗値の合わせ込みができ、所望の抵抗値に調整することが可能となり、半導体集積回路の特性向上を図ることができる。 Further, the trimming can be performed three times or more, which is impossible with the conventional trimming circuit, and there is an advantage that it is useful for further improving the yield and improving the accuracy of matching the resistance value. In particular, in a trimming circuit including a plurality of trimming resistors having different resistance values, the resistance values can be adjusted and adjusted to a desired resistance value, and the characteristics of the semiconductor integrated circuit can be improved.
また本発明はレーザートリミングによるため、溶断電流を印加するためのプロービング用の電極パッドを設ける必要が無いので、チップ面積を小さくすることができるという利点もある。 Further, since the present invention is based on laser trimming, it is not necessary to provide an electrode pad for probing for applying a fusing current, so there is an advantage that the chip area can be reduced.
本発明は、トリミング用抵抗に並列に接続されたスイッチング回路のＯＮ／ＯＦＦ状態を複数回切り替え可能とすることにより、トリミング用抵抗の両端を短絡／非短絡状態に切り替えることを可能とし、抵抗値の再調整を可能とするものである。以下、実施例に基づき、本発明のレーザートリミング回路及びそのトリミング方法について詳しく説明する。 The present invention makes it possible to switch both ends of a trimming resistor to a short-circuited / non-short-circuited state by switching the ON / OFF state of the switching circuit connected in parallel to the trimming resistor a plurality of times. Can be readjusted. Hereinafter, the laser trimming circuit and the trimming method of the present invention will be described in detail based on examples.
図１は本発明の第１の実施例のレーザートリミング回路を示す図である。Ｖ１及びＶ２は接続端子、ＶＤＤは電源端子、ＧＮＤは接地端子、Ｒは抵抗、Ｒａはトリミング用抵抗、Ｒｆ０ａは第０の抵抗、Ｒｆ１ａは第１の抵抗、Ｆ０ａは第０のヒューズ、Ｆ１ａは第１のヒューズ、Ｔ１ａは第１の制御用トランジスタ、Ｔ２ａはスイッチング用トランジスタである。ここでは第１の制御用トランジスタＴ１ａ及びスイッチング用トランジスタＴ２ａは、いずれもエンハンスメント型ｎチャネルＭＯＳトランジスタを使用している。 FIG. 1 is a diagram showing a laser trimming circuit according to a first embodiment of the present invention. V1 and V2 are connection terminals, VDD is a power supply terminal, GND is a ground terminal, R is a resistor, Ra is a trimming resistor, Rf0a is a 0th resistor, Rf1a is a 1st resistor, F0a is a 0th fuse, and F1a is The first fuse, T1a is a first control transistor, and T2a is a switching transistor. Here, both the first control transistor T1a and the switching transistor T2a are enhancement type n-channel MOS transistors.
図１に示すように、接続端子Ｖ１、Ｖ２間に抵抗Ｒとトリミング用抵抗Ｒａが直列に接続している。トリミング用抵抗Ｒａの両端には、スイッチング回路を構成するスイッチング用トランジスタＴａのソース電極、ドレイン電極（第１電極、第２電極）が接続している。このスイッチング用トランジスタＴａのゲート電極（制御電極）には、制御回路が接続している。 As shown in FIG. 1, a resistor R and a trimming resistor Ra are connected in series between the connection terminals V1 and V2. The source and drain electrodes (first electrode and second electrode) of the switching transistor Ta constituting the switching circuit are connected to both ends of the trimming resistor Ra. A control circuit is connected to the gate electrode (control electrode) of the switching transistor Ta.
図１（ａ）に示すように本実施例の制御回路は、１個の抵抗回路部と１個のトランジスタ回路部から構成されている。ここで抵抗回路部は、電源端子ＶＤＤ（第１電源電位）と接地電位ＧＮＤ（第２電源電位）との間に、第０の抵抗Ｒｆ０ａと第０のヒューズＦ０ａが直列に接続した構成となっている。一方トランジスタ回路は、電源電圧ＶＤＤと接地電位ＧＮＤとの間に、第１の抵抗Ｒｆ１ａ、第１の制御用トランジスタＴ１ａ及び第１のヒューズＦ１ａが直列に接続しており、抵抗回路部の第０の抵抗Ｒｆ０ａと第０のヒューズＦ０ａの接続点と第１の制御用トランジスタＴ１ａのゲート電極（制御電極）が接続している。また、トランジスタ回路部の第１の抵抗Ｒｆ１ａと第１の制御用トランジスタＴ１ａのソース電極（第１電極）の接続点がスイッチング用トランジスタＴ２ａのゲート電極が接続している。 As shown in FIG. 1A, the control circuit of this embodiment is composed of one resistor circuit section and one transistor circuit section. Here, the resistance circuit unit has a configuration in which a zeroth resistor Rf0a and a zeroth fuse F0a are connected in series between a power supply terminal VDD (first power supply potential) and a ground potential GND (second power supply potential). ing. On the other hand, in the transistor circuit, the first resistor Rf1a, the first control transistor T1a, and the first fuse F1a are connected in series between the power supply voltage VDD and the ground potential GND. The connection point between the resistor Rf0a and the zeroth fuse F0a and the gate electrode (control electrode) of the first control transistor T1a are connected. The connection point between the first resistor Rf1a of the transistor circuit portion and the source electrode (first electrode) of the first control transistor T1a is connected to the gate electrode of the switching transistor T2a.
図１（ａ）はヒューズ切断前の状態を示している。このとき、第１の制御用トランジスタＴ１ａはゲート電極とソース電極が同電位になるためＯＦＦ状態である。また、スイッチング用トランジスタＴ２ａはゲート電極がほぼ電源電位になるためＯＮ状態となり、スイッチング回路が短絡状態である。つまり、トリミング用抵抗Ｒａの両端は短絡状態であり、トリミング用抵抗Ｒａは抵抗Ｒに直列に付加されない状態である。 FIG. 1A shows a state before the fuse is cut. At this time, the first control transistor T1a is in an OFF state because the gate electrode and the source electrode have the same potential. The switching transistor T2a is turned on because the gate electrode is almost at the power supply potential, and the switching circuit is in a short circuit state. That is, both ends of the trimming resistor Ra are short-circuited, and the trimming resistor Ra is not added in series with the resistor R.
最初のトリミングは第０のヒューズＦ０ａを切断することにより行う。図１（ｂ）は図１（ａ）に示す状態から第０のヒューズＦ０ａを切断した状態を示している。第０のヒューズＦ０ａを切断することにより、第１の制御用トランジスタＴ１ａはゲート電極がほぼ電源電位になるためＯＮ状態となる。それに伴い、スイッチング用トランジスタＴ２ａのゲート電極がほぼ接地電位になるためＯＦＦ状態となる。この結果、スイッチング回路が非短絡状態、つまりトリミング用抵抗Ｒａの両端は非短絡状態となり、トリミング用抵抗Ｒａは抵抗Ｒに直列に付加された状態になる。 The first trimming is performed by cutting the 0th fuse F0a. FIG. 1B shows a state in which the 0th fuse F0a is cut from the state shown in FIG. By cutting the zeroth fuse F0a, the first control transistor T1a is turned on because the gate electrode is substantially at the power supply potential. As a result, the gate electrode of the switching transistor T2a is almost at ground potential, so that it is turned off. As a result, the switching circuit is not short-circuited, that is, both ends of the trimming resistor Ra are not short-circuited, and the trimming resistor Ra is added to the resistor R in series.
２回目のトリミングは、トリミング用抵抗Ｒａを抵抗Ｒに直列に付加されない状態に復帰させたい場合に行う。この場合のトリミングは、第１のヒューズＦ１ａを切断することにより行う。図１（ｃ）は図１（ｂ）に示す状態からさらに第１のヒューズＦ１ａを切断した状態を示している。第１のヒューズＦ１ａを切断することにより、第１の制御用トランジスタＴ１ａはソース電極が浮いた状態になるためＯＦＦ状態となり、スイッチング用トランジスタＴ２ａのゲート電極がほぼ電源電位になるためＯＮ状態となる。この結果、スイッチング回路が短絡状態、つまりトリミング用抵抗Ｒａの両端は短絡状態となり、トリミング用抵抗Ｒａは抵抗Ｒに直列に付加されない状態に戻る。 The second trimming is performed when it is desired to return the trimming resistor Ra to a state where it is not added in series with the resistor R. Trimming in this case is performed by cutting the first fuse F1a. FIG. 1C shows a state where the first fuse F1a is further cut from the state shown in FIG. By cutting the first fuse F1a, the first control transistor T1a is turned off because the source electrode is in a floating state, and is turned on because the gate electrode of the switching transistor T2a is almost at the power supply potential. . As a result, the switching circuit is short-circuited, that is, both ends of the trimming resistor Ra are short-circuited, and the trimming resistor Ra returns to a state where it is not added in series with the resistor R.
このように本発明のトリミング回路では、一旦直列に接続したトリミング用抵抗Ｒａを直列に付加されないトリミング前の状態に復帰させることが可能である。そのため、誤ったトリミングを行った場合に、トリミング前の状態に戻すことができ、歩留まりの向上、抵抗値合わせ込みの精度向上等を図ることができる。 Thus, in the trimming circuit of the present invention, it is possible to return the trimming resistor Ra once connected in series to the state before trimming which is not added in series. Therefore, when erroneous trimming is performed, it is possible to return to the state before trimming, and it is possible to improve the yield and the accuracy of resistance value matching.
また溶断電流を印加するための電極パッドを設ける必要がないので、従来の再調整可能なトリミング回路に比べ、チップ面積を小さくすることが可能となる。 Further, since it is not necessary to provide an electrode pad for applying a fusing current, the chip area can be reduced as compared with a conventional readjustable trimming circuit.
図２は本発明の第２の実施例のレーザートリミング回路を示す図である。図１同様、Ｖ１及びＶ２は接続端子、ＶＤＤは電源端子、ＧＮＤは接地端子、Ｒは抵抗、Ｒａはトリミング用抵抗、Ｒｆ０ａは第０の抵抗、Ｒｆ１ａは第１の抵抗、Ｆ０ａは第０のヒューズ、Ｆ１ａは第１のヒューズ、Ｔ１ａは第１の制御用トランジスタ、Ｔ２ａはスイッチング用トランジスタである。ここで本実施例では、第１の制御用トランジスタＴ１ａおよびスイッチング用トランジスタＴ２ａにはいずれもエンハンスメント型ｐチャネルＭＯＳトランジスタを使用している。 FIG. 2 is a diagram showing a laser trimming circuit according to the second embodiment of the present invention. As in FIG. 1, V1 and V2 are connection terminals, VDD is a power supply terminal, GND is a ground terminal, R is a resistor, Ra is a trimming resistor, Rf0a is a 0th resistor, Rf1a is a 1st resistor, and F0a is a 0th resistor. A fuse, F1a is a first fuse, T1a is a first control transistor, and T2a is a switching transistor. In this embodiment, enhancement type p-channel MOS transistors are used for the first control transistor T1a and the switching transistor T2a.
図２に示すように、接続端子Ｖ１、Ｖ２間に抵抗Ｒとトリミング用抵抗Ｒａが直列に接続している。トリミング用抵抗Ｒａの両端には、スイッチング回路を構成するスイッチング用トランジスタＴａのソース電極、ドレイン電極（第１電極、第２電極）が接続している。このスイッチング用トランジスタＴａのゲート電極（制御電極）には、制御回路が接続している。 As shown in FIG. 2, a resistor R and a trimming resistor Ra are connected in series between the connection terminals V1 and V2. The source and drain electrodes (first electrode and second electrode) of the switching transistor Ta constituting the switching circuit are connected to both ends of the trimming resistor Ra. A control circuit is connected to the gate electrode (control electrode) of the switching transistor Ta.
図２において制御回路は、１個の抵抗回路部と１個のトランジスタ回路部から構成されている。ここで抵抗回路部は、接地電位ＧＮＤ（第１電源電位）と電源電位ＶＤＤ（第２電源電位）との間に、第０の抵抗Ｒｆ０ａと第０のヒューズＦ０ａが直列に接続した構成となっている。一方トランジスタ回路は、接地電位ＧＮＤと電源電圧ＶＤＤとの間に、第１の抵抗Ｒｆ１ａ、第１の制御用トランジスタＴ１ａ及び第１のヒューズＦ１ａが直列に接続しており、抵抗回路部の第０の抵抗Ｒｆ０ａと第０のヒューズＦ０ａの接続点と第１の制御用トランジスタＴ１ａのゲート電極が接続している。また、トランジスタ回路部の第１の抵抗Ｒｆ１ａと第１の制御用トランジスタＴ１ａのドレイン電極の接続点がスイッチング用トランジスタＴ２ａのゲート電極が接続している。 In FIG. 2, the control circuit is composed of one resistance circuit portion and one transistor circuit portion. Here, the resistance circuit portion has a configuration in which a zeroth resistor Rf0a and a zeroth fuse F0a are connected in series between a ground potential GND (first power supply potential) and a power supply potential VDD (second power supply potential). ing. On the other hand, in the transistor circuit, the first resistor Rf1a, the first control transistor T1a, and the first fuse F1a are connected in series between the ground potential GND and the power supply voltage VDD. The connection point between the resistor Rf0a and the zeroth fuse F0a is connected to the gate electrode of the first control transistor T1a. Further, the connection point between the first resistor Rf1a of the transistor circuit portion and the drain electrode of the first control transistor T1a is connected to the gate electrode of the switching transistor T2a.
図２はヒューズ切断前の状態を示している。このとき、第１の制御用トランジスタＴ１ａはゲート電極とソース電極が同電位になるためＯＦＦ状態である。また、スイッチング用トランジスタＴ２ａはゲート電極がほぼ接地電位になるためＯＮ状態である。そのため、スイッチング回路は短絡状態、つまりトリミング用抵抗Ｒａの両端は短絡状態であり、トリミング用抵抗Ｒａは抵抗Ｒに直列に付加されない状態である。 FIG. 2 shows a state before the fuse is cut. At this time, the first control transistor T1a is in an OFF state because the gate electrode and the source electrode have the same potential. The switching transistor T2a is in an ON state because the gate electrode is almost at the ground potential. Therefore, the switching circuit is in a short circuit state, that is, both ends of the trimming resistor Ra are in a short circuit state, and the trimming resistor Ra is not added in series to the resistor R.
実施例１同様、最初のトリミングは第０のヒューズＦ０ａを切断することにより行う。第０のヒューズＦ０ａを切断することにより、第１の制御用トランジスタＴ１ａはゲート電極がほぼ接地電位になるためＯＮ状態となる。そのため、スイッチング用トランジスタＴ２ａはゲート電極がほぼ電源電位になるためＯＦＦ状態となる。この結果、スイッチング回路は非短絡状態、つまりトリミング用抵抗Ｒａは非短絡状態となり、トリミング用抵抗Ｒａは抵抗Ｒに直列に付加された状態になる。 As in the first embodiment, the first trimming is performed by cutting the zeroth fuse F0a. By cutting the zeroth fuse F0a, the first control transistor T1a is turned on because the gate electrode is substantially at the ground potential. Therefore, the switching transistor T2a is turned off because the gate electrode is almost at the power supply potential. As a result, the switching circuit is not short-circuited, that is, the trimming resistor Ra is not short-circuited, and the trimming resistor Ra is added to the resistor R in series.
２回目のトリミングは、トリミング用抵抗Ｒａを抵抗Ｒに直列に付加されない状態に復帰させたい場合に行う。この場合のトリミングは第１のヒューズＦ１ａを切断することにより行う。第１のヒューズＦ１ａを切断することにより、第１の制御用トランジスタＴ１ａはソース電極が浮いた状態になるためＯＦＦ状態となり、スイッチング用トランジスタＴ２ａのゲート電極がほぼ接地電位になるためＯＮ状態となる。この結果、スイッチング回路が短絡状態、つまりトリミング用抵抗Ｒａは短絡状態となり、トリミング用抵抗Ｒａは抵抗Ｒに直列に付加されない状態に戻ることになる。 The second trimming is performed when it is desired to return the trimming resistor Ra to a state where it is not added in series with the resistor R. Trimming in this case is performed by cutting the first fuse F1a. By cutting the first fuse F1a, the first control transistor T1a is turned off because the source electrode is in a floating state, and is turned on because the gate electrode of the switching transistor T2a is almost at ground potential. . As a result, the switching circuit is short-circuited, that is, the trimming resistor Ra is short-circuited, and the trimming resistor Ra returns to a state where it is not added in series with the resistor R.
このように第２の実施例においても、第１の実施例と同様に、一旦直列に接続したトリミング用抵抗Ｒａを直列に付加されないトリミング前の状態に復帰させることが可能である。そのため、誤ったトリミングを行った場合に、トリミング前の状態に戻すことができ、歩留まりの向上、抵抗値合わせ込みの精度向上等を図ることができる。また従来の再調整可能なトリミング回路に比べ、チップ面積を小さくすることも可能となる。 As described above, in the second embodiment, similarly to the first embodiment, the trimming resistor Ra once connected in series can be returned to the state before trimming which is not added in series. Therefore, when erroneous trimming is performed, it is possible to return to the state before trimming, and it is possible to improve the yield and the accuracy of resistance value matching. In addition, the chip area can be reduced as compared with the conventional readjustable trimming circuit.
図３は本発明の第３の実施例のレーザートリミング回路を示す図である。Ｖ１及びＶ２は接続端子、ＶＤＤは電源端子、ＧＮＤは接地端子、Ｒは抵抗、Ｒａ及びＲｂはトリミング用抵抗、Ｒｆ０ａ及びＲｆ０ｂは第０の抵抗、Ｒｆ１ａ及びＲｆ１ｂは第１の抵抗、Ｆ０ａ及びＦ０ｂは第０のヒューズ、Ｆ１ａ及びＦ１ｂは第１のヒューズ、Ｔ１ａ及びＴ１ｂは第１の制御用トランジスタ、Ｔ２ａ及びＴ２ｂはスイッチング用トランジスタである。ここで本実施例では、第１の制御用トランジスタＴ１ａ及びＴ１ｂと、スイッチング用トランジスタＴ２ａ及びＴ２ｂにはいずれもエンハンスメント型ｎチャネルＭＯＳトランジスタを使用している。 FIG. 3 is a diagram showing a laser trimming circuit according to a third embodiment of the present invention. V1 and V2 are connection terminals, VDD is a power supply terminal, GND is a ground terminal, R is a resistor, Ra and Rb are trimming resistors, Rf0a and Rf0b are zeroth resistors, Rf1a and Rf1b are first resistors, and F0a and F0b Is a 0th fuse, F1a and F1b are first fuses, T1a and T1b are first control transistors, and T2a and T2b are switching transistors. In this embodiment, enhancement type n-channel MOS transistors are used for the first control transistors T1a and T1b and the switching transistors T2a and T2b.
第１の実施例で説明したトリミング回路に加えて、トリミング用抵抗Ｒｂを備えた構成となっている。本実施例は、トリミング用抵抗が直列に接続した構成であり、それぞれのトリミング用抵抗に対してスイッチング回路及び制御回路を備えている。それぞれのスイッチング回路および制御回路の動作は、第１の実施例で説明した通りである。 In addition to the trimming circuit described in the first embodiment, a trimming resistor Rb is provided. In this embodiment, trimming resistors are connected in series, and a switching circuit and a control circuit are provided for each trimming resistor. The operation of each switching circuit and control circuit is as described in the first embodiment.
このように構成することにより、それぞれのトリミング用抵抗に対して再トリミングが可能となり、より一層の歩留まりの向上、抵抗値合わせ込みの精度向上を図ることができる。また従来の再調整可能なトリミング回路に比べ、チップ面積を小さくすることも可能となる。 With this configuration, retrimming can be performed for each trimming resistor, and the yield can be further improved and the accuracy of resistance value adjustment can be improved. In addition, the chip area can be reduced as compared with the conventional readjustable trimming circuit.
なお、各トリミング用抵抗に対応するスイッチング回路および制御回路を、第２の実施例で示したエンハンスメント型ｐチャネルＭＯＳトランジスタを使用した構成に置き換えた場合でも、第２の実施例同様の効果を得ることが可能である。 Even when the switching circuit and the control circuit corresponding to each trimming resistor are replaced with the configuration using the enhancement type p-channel MOS transistor shown in the second embodiment, the same effect as that of the second embodiment is obtained. It is possible.
また、本実施例ではトリミング用抵抗を２つに直列に接続した場合を示したが、トリミング用抵抗を３つ以上直列に接続した場合も同様の効果があることはいうまでもない。 In this embodiment, the case where two trimming resistors are connected in series is shown, but it goes without saying that the same effect can be obtained when three or more trimming resistors are connected in series.
図４は本発明の第４の実施例のレーザートリミング回路を示す図である。Ｖ１及びＶ２は接続端子、ＶＤＤは電源端子、ＧＮＤは接地端子、Ｒａはトリミング用抵抗、Ｒｆ０〜ＲｆＮはそれぞれ第０の抵抗〜第Ｎの抵抗、Ｆ０〜ＦＮはそれぞれ第０のヒューズ〜第Ｎのヒューズ、Ｔ１−１〜Ｔ１−Ｎは第１の制御用トランジスタ〜第Ｎの制御用トランジスタ、Ｔ２はスイッチング用トランジスタである。ここで、第１の制御用トランジスタ〜第Ｎの制御用トランジスタＴ１−１〜Ｔ１−Ｎ及びスイッチング用トランジスタＴ２はいずれもエンハンスメント型ｎチャネルＭＯＳトランジスタを使用している。また、本実施例の説明中、Ｎは自然数（１、２、３・・・）である。 FIG. 4 is a diagram showing a laser trimming circuit according to a fourth embodiment of the present invention. V1 and V2 are connection terminals, VDD is a power supply terminal, GND is a ground terminal, Ra is a trimming resistor, Rf0 to RfN are 0th resistance to Nth resistance, and F0 to FN are 0th fuse to Nth, respectively. F1-1, T1-1 to T1-N are first to Nth control transistors, and T2 is a switching transistor. Here, the first to N-th control transistors T1-1 to T1-N and the switching transistor T2 are all enhancement-type n-channel MOS transistors. In the description of the present embodiment, N is a natural number (1, 2, 3,...).
図４に示すように、接続端子Ｖ１、Ｖ２間に抵抗Ｒとトリミング用抵抗Ｒａが直列に接続している。トリミング用抵抗Ｒａの両端には、スイッチング回路を構成するスイッチング用トランジスタＴａのソース電極、ドレイン電極（第１電極、第２電極）が接続している。このスイッチング用トランジスタＴａのゲート電極（制御電極）には、制御回路が接続している。 As shown in FIG. 4, a resistor R and a trimming resistor Ra are connected in series between the connection terminals V1 and V2. The source and drain electrodes (first electrode and second electrode) of the switching transistor Ta constituting the switching circuit are connected to both ends of the trimming resistor Ra. A control circuit is connected to the gate electrode (control electrode) of the switching transistor Ta.
図４において制御回路は、１個の抵抗回路部とＮ個のトランジスタ回路部から構成されている。ここで抵抗回路部は、電源端子ＶＤＤ（第１電源電位）と接地電位ＧＮＤ（第２電源電位）との間に、第０の抵抗Ｒｆ０ａと第０のヒューズＦ０ａが直列に接続した構成となっている。一方トランジスタ回路は、電源電圧ＶＤＤと接地電位ＧＮＤとの間に、抵抗、制御用トランジスタ及びヒューズが直列に接続した単位回路がＮ個並列に接続した構成となっている。すなわち電源電圧ＶＤＤと接地電位ＧＮＤとの間に、第１の抵抗Ｒｆ１、第１の制御用トランジスタＴ１−１及び第１のヒューズＦ１が直列に接続し、同様に第２〜Ｎの抵抗Ｒｆ２〜ＲｆＮ、第２〜第Ｎの制御用トランジスタＴ２〜Ｔ１−Ｎ及び第２〜第ＮのヒューズＦ２〜ＦＮがそれぞれ直列に接続した構成となっている。 In FIG. 4, the control circuit is composed of one resistance circuit portion and N transistor circuit portions. Here, the resistance circuit unit has a configuration in which a zeroth resistor Rf0a and a zeroth fuse F0a are connected in series between a power supply terminal VDD (first power supply potential) and a ground potential GND (second power supply potential). ing. On the other hand, the transistor circuit has a configuration in which N unit circuits each having a resistor, a control transistor, and a fuse connected in series are connected in parallel between the power supply voltage VDD and the ground potential GND. That is, the first resistor Rf1, the first control transistor T1-1, and the first fuse F1 are connected in series between the power supply voltage VDD and the ground potential GND, and similarly, the second to N resistors Rf2 to Rf2. RfN, second to Nth control transistors T2 to T1-N, and second to Nth fuses F2 to FN are connected in series.
抵抗回路部の第０の抵抗Ｒｆ０ａと第０のヒューズＦ０ａの接続点は第１の制御用トランジスタＴ１−１のゲート電極（制御電極）が接続している。また、トランジスタ回路部の第１の抵抗Ｒｆ１と第１の制御用トランジスタＴ１−１のソース電極の接続点が、第２の制御用トランジスタＴ１−２のゲート電極に接続している。同様に第２の抵抗Ｒｆ２と第２の制御用トランジスタＴ１−２のソース電極の接続点が、第３の制御用トランジスタＴ１−３のゲート電極に接続し、順次第Ｎの制御用トランジスタＴ１−Ｎのゲート電極まで接続している。 The gate electrode (control electrode) of the first control transistor T1-1 is connected to the connection point between the zeroth resistor Rf0a and the zeroth fuse F0a in the resistor circuit section. The connection point between the first resistor Rf1 of the transistor circuit section and the source electrode of the first control transistor T1-1 is connected to the gate electrode of the second control transistor T1-2. Similarly, the connection point between the second resistor Rf2 and the source electrode of the second control transistor T1-2 is connected to the gate electrode of the third control transistor T1-3, and the Nth control transistor T1- N gate electrodes are connected.
そして、第Ｎの抵抗ＲｆＮと第Ｎの制御用トランジスタＴ１−Ｎのソース電極の接続点がスイッチング用トランジスタＴ２のゲート電極が接続している。 The connection point between the Nth resistor RfN and the source electrode of the Nth control transistor T1-N is connected to the gate electrode of the switching transistor T2.
図４はヒューズ切断前の状態を示している。このとき、第１の制御用トランジスタＴ１ａはゲート電極とソース電極が同電位になるためＯＦＦ状態である。 FIG. 4 shows a state before the fuse is cut. At this time, the first control transistor T1a is in an OFF state because the gate electrode and the source electrode have the same potential.
ここでＮが奇数の場合、スイッチング用トランジスタＴ２はゲート電極がほぼ電源電位になるためＯＮ状態となっている。すなわち、スイッチング回路が短絡状態、つまりトリミング用抵抗Ｒａの両端が短絡状態であり、トリミング用抵抗Ｒａは抵抗Ｒに直列に付加されない状態である。 Here, when N is an odd number, the switching transistor T2 is in the ON state because the gate electrode is almost at the power supply potential. That is, the switching circuit is short-circuited, that is, both ends of the trimming resistor Ra are short-circuited, and the trimming resistor Ra is not added in series to the resistor R.
また、Ｎが偶数の場合、スイッチング用トランジスタＴ２はゲート電極がほぼ接地電位になるためＯＦＦ状態となっている。すなわち、スイッチング回路が非短絡状態、つまりトリミング用抵抗Ｒａの両端が非短絡状態であり、トリミング用抵抗Ｒａは抵抗Ｒに直列に付加された状態である。 When N is an even number, the switching transistor T2 is in an OFF state because the gate electrode is almost at the ground potential. That is, the switching circuit is not short-circuited, that is, both ends of the trimming resistor Ra are not short-circuited, and the trimming resistor Ra is added in series to the resistor R.
以下、Ｎが奇数の場合を主に説明する。上述のように、最初のトリミングは第０のヒューズＦ０を切断することにより行う。第０のヒューズＦ０ａを切断することにより、第１の制御用トランジスタＴ１ａはゲート電極がほぼ電源電位になるためＯＮ状態（Ｎが偶数の場合はＯＦＦ状態、以下同様に、Ｎが偶数の場合を括弧内に記載することとする）となる。それに伴い、スイッチング用トランジスタＴ２のゲート電極がほぼ接地電位（電源電位）になるためＯＦＦ状態（ＯＮ状態）となる。この結果、スイッチング回路が非短絡状態（短絡状態）となり、トリミング用抵抗Ｒａは抵抗Ｒに直列に付加された状態（付加されない状態）になる。 Hereinafter, the case where N is an odd number will be mainly described. As described above, the first trimming is performed by cutting the zeroth fuse F0. By cutting the 0th fuse F0a, the first control transistor T1a has an ON state (when N is an even number, an OFF state, and so on. (It shall be described in parentheses). Accordingly, the gate electrode of the switching transistor T2 is almost at the ground potential (power supply potential), so that it is in the OFF state (ON state). As a result, the switching circuit is brought into a non-short circuit state (short circuit state), and the trimming resistor Ra is added to the resistor R in series (not added).
２回目のトリミングは、トリミング用抵抗Ｒａを抵抗Ｒに直列に付加されない状態（付加された状態）に復帰させたい場合に行う。この場合のトリミングは第１のヒューズＦ１ａを切断することにより行う。第１のヒューズＦ１を切断することにより、第１の制御用トランジスタＴ１−１はソース電極が浮いた状態になるためＯＦＦ状態となり、スイッチング用トランジスタＴ２のゲート電極がほぼ接地電位（電源電位）になるためＯＮ状態（ＯＦＦ状態）となる。この結果、スイッチング回路が短絡状態（非短絡状態）となり、トリミング用抵抗Ｒａは抵抗Ｒに直列に付加されない状態（付加された状態）に戻ることになる。 The second trimming is performed when it is desired to return the trimming resistor Ra to a state where it is not added in series with the resistor R (added state). Trimming in this case is performed by cutting the first fuse F1a. By cutting the first fuse F1, the first control transistor T1-1 is in an OFF state because the source electrode is in a floating state, and the gate electrode of the switching transistor T2 is substantially at the ground potential (power supply potential). Therefore, it becomes ON state (OFF state). As a result, the switching circuit is short-circuited (non-short-circuited), and the trimming resistor Ra returns to a state where it is not added in series to the resistor R (added state).
３回目のトリミングは、トリミング用抵抗Ｒａを抵抗Ｒに直列に付加された状態（付加されない状態）に復帰させたい場合に行う。この場合のトリミングは第２のヒューズＦ１ａを切断することにより行う。第２のヒューズＦ２を切断することにより、第２の制御用トランジスタＴ１ａはソース電極がほぼ電源電位になるためＯＮ状態となり、スイッチング用トランジスタＴ２ａのゲート電極がほぼ接地電位（電源電位）になるためＯＮ状態（ＯＦＦ状態）となる。この結果、スイッチング回路が短絡状態（非短絡状態）となり、トリミング用抵抗Ｒａは抵抗Ｒに直列に付加されない状態（付加された状態）に戻ることになる。 The third trimming is performed when it is desired to return to the state where the trimming resistor Ra is added in series to the resistor R (the state where it is not added). In this case, trimming is performed by cutting the second fuse F1a. By cutting the second fuse F2, the second control transistor T1a is turned on because the source electrode is almost at the power supply potential, and the gate electrode of the switching transistor T2a is almost at the ground potential (power supply potential). It becomes ON state (OFF state). As a result, the switching circuit is short-circuited (non-short-circuited), and the trimming resistor Ra returns to a state where it is not added in series to the resistor R (added state).
このように本実施例では、制御回路を構成するトランジスタ回路部をＮ個設けることにより、スイッチング用トランジスタＴ２のＯＮ／ＯＦＦ状態を最大（Ｎ＋１）回切り替え可能としたものである。これにより、トリミング用抵抗Ｒａを最大（Ｎ＋１）回、抵抗Ｒに直列に付加した状態と付加されない状態に切り替えることが可能となる。 As described above, in this embodiment, by providing N transistor circuit portions constituting the control circuit, the ON / OFF state of the switching transistor T2 can be switched at most (N + 1) times. As a result, the trimming resistor Ra can be switched to a state in which the trimming resistor Ra is added in series to the resistor R at maximum (N + 1) times and a state in which the trimming resistor Ra is not added.
このようにトリミング用抵抗Ｒａの接続状態を複数回切り替え可能にすることは、抵抗値の異なるトリミング用抵抗を直列に接続して、所望の抵抗値に正確に合わせ込む場合に、特に効果的である。 Making the connection state of the trimming resistor Ra plural times in this way is particularly effective when trimming resistors having different resistance values are connected in series and accurately matched to a desired resistance value. is there.
本実施例においても、電極パッドを設ける必要がないので、従来の再調整可能なトリミング回路に比べ、チップ面積を小さくすることも可能となる。 Also in this embodiment, since it is not necessary to provide an electrode pad, it is possible to reduce the chip area as compared with a conventional readjustable trimming circuit.
なお本実施例においても、スイッチング回路と、制御回路を構成する抵抗回路部及びＮ個のトランジスタ回路部を、第２の実施例同様、エンハンスメント型ｐチャネルＭＯＳトランジスタを使用する構成としたり、第３の実施例同様、トリミング用抵抗を２つ以上直列に接続する構成とすることも可能である。 Also in this embodiment, the switching circuit, the resistance circuit portion and the N transistor circuit portions constituting the control circuit are configured to use enhancement type p-channel MOS transistors as in the second embodiment, As in this embodiment, it is possible to connect two or more trimming resistors in series.
ＶＤＤ：電源端子、ＧＮＤ：接地端子、Ｖ１、Ｖ２：接続端子、Ｒ、Ｒ２：抵抗、
Ｒａ、Ｒｂ、Ｒ１：トリミング用抵抗、Ｒｆ０ａ、Ｒｆ０ｂ：第０の抵抗、
Ｒｆ１ａ、Ｒｆ１ｂ：第１の抵抗、Ｆ０ａ、Ｆ０ｂ：第０のヒューズ、
Ｆ１ａ、Ｆ１ｂ：第１のヒューズ、Ｔ１ａ、Ｔ１ｂ：第１の制御用トランジスタ、
Ｔ２ａ、Ｔ２ｂ：スイッチング用トランジスタ、
Ｒｆ０〜ＲｆＮ：第０の抵抗〜第Ｎの抵抗、
Ｆ０〜ＦＮ：第０のヒューズ〜第Ｎのヒューズ、
Ｔ１−１〜Ｔ１−Ｎ：第１の制御用トランジスタ〜第Ｎの制御用トランジスタ、
Ｔ２：スイッチング用トランジスタ、Ｆ：ヒューズ、Ｄ：ツェナーダイオード、
Ｔ１、Ｔ２：調整端子
VDD: power supply terminal, GND: ground terminal, V1, V2: connection terminal, R, R2: resistance,
Ra, Rb, R1: Trimming resistors, Rf0a, Rf0b: 0th resistor,
Rf1a, Rf1b: first resistor, F0a, F0b: zeroth fuse,
F1a, F1b: first fuse, T1a, T1b: first control transistor,
T2a, T2b: switching transistors,
Rf0 to RfN: 0th resistance to Nth resistance,
F0 to FN: 0th fuse to Nth fuse,
T1-1 to T1-N: a first control transistor to an Nth control transistor,
T2: switching transistor, F: fuse, D: Zener diode,
T1, T2: Adjustment terminals
Claims (2)
該トリミング用抵抗と並列に接続したスイッチング回路と、
該スイッチング回路のＯＮ／ＯＦＦ状態を複数回切り替え、前記トリミング用抵抗の両端を短絡／非短絡状態に切り替える制御回路とを備え、
前記スイッチング回路は、第１電極、第２電極及び制御電極を備えたスイッチング用トランジスタからなり、前記トリミング用抵抗の一端を第１電極に、前記トリミング用抵抗の他端を第２電極に接続して構成され、
前記制御回路は、１個の抵抗回路部とＮ個のトランジスタ回路部からなり、
前記抵抗回路部は、第１電源電位と第２電源電位との間に、第０の抵抗と第０のヒューズが直列に接続して構成され、
前記トランジスタ回路部は、１個の抵抗と、第１電極、第２電極及び制御電極を備えた１個の制御用トランジスタと、１個のヒューズからなり、前記第１電源電位と前記抵抗の一端が接続し、該抵抗の他端に前記制御用トランジスタの前記第１電極が接続し、該制御用トランジスタの前記第２電極に前記ヒューズの一端が接続し、該ヒューズの他端に前記第２電源電位が接続して構成され、
前記第１電源電位と前記第２電源電位との間に、１個の前記抵抗回路部とＮ個の前記トランジスタ回路部が並列に接続し、前記第０の抵抗と前記第０のヒューズの接続点を一の前記トランジスタ回路部の前記制御用トランジスタの前記制御電極に接続し、該制御用トランジスタの前記第１電極と前記抵抗との接続点を別の前記トランジスタ回路部を構成する前記制御用トランジスタの前記制御電極に接続して、Ｎ−１個の前記制御用トランジスタの前記制御電極と前記制御用トランジスタの前記第１電極と前記抵抗との接続点を順に接続し、Ｎ個目の前記制御用トランジスタの前記第１電極と前記抵抗との接続点を前記スイッチング用トランジスタの制御電極に接続したことを特徴とするレーザートリミング回路。 A trimming resistor;
A switching circuit connected in parallel with the trimming resistor;
A control circuit that switches the ON / OFF state of the switching circuit a plurality of times and switches both ends of the trimming resistor to a short circuit / non-short circuit state ;
The switching circuit includes a switching transistor having a first electrode, a second electrode, and a control electrode, and one end of the trimming resistor is connected to the first electrode and the other end of the trimming resistor is connected to the second electrode. Configured
The control circuit is composed of one resistance circuit portion and N transistor circuit portions,
The resistance circuit unit is configured by connecting a zeroth resistor and a zeroth fuse in series between a first power supply potential and a second power supply potential,
The transistor circuit unit includes one resistor, one control transistor having a first electrode, a second electrode, and a control electrode, and one fuse, and includes the first power supply potential and one end of the resistor. Is connected, the other end of the resistor is connected to the first electrode of the control transistor, the one end of the fuse is connected to the second electrode of the control transistor, and the other end of the fuse is connected to the second electrode. Power supply potential is connected and configured
One resistor circuit portion and N transistor circuit portions are connected in parallel between the first power supply potential and the second power supply potential, and the zeroth resistor and the zeroth fuse are connected. A point is connected to the control electrode of the control transistor of one of the transistor circuit units, and a connection point between the first electrode of the control transistor and the resistor constitutes the other transistor circuit unit Connecting to the control electrode of the transistor, connecting the control electrode of the (N-1) number of control transistors, the connection point of the first electrode of the control transistor and the resistor in order, A laser trimming circuit , wherein a connection point between the first electrode of the control transistor and the resistor is connected to a control electrode of the switching transistor .
前記第０のヒューズを切断することにより１回目のトリミングを行い、必要があれば、該第０のヒューズの前記一端を制御電極に接続している前記制御用トランジスタの前記第２電極に接続している前記ヒューズを切断し、更に必要があれば、切断した該ヒューズの一端を前記制御電極が接続している別の前記制御用トランジスタの前記第２電極に接続している前記ヒューズを順に切断することを特徴とするレーザートリミング回路のトリミング方法。 The first trimming is performed by cutting the zeroth fuse, and if necessary, the one end of the zeroth fuse is connected to the second electrode of the control transistor connected to the control electrode. The fuse connected to the second electrode of another control transistor to which one end of the cut fuse is connected to the control electrode is sequentially cut if necessary. A trimming method for a laser trimming circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005316300A JP4960619B2 (en) | 2005-10-31 | 2005-10-31 | Laser trimming circuit and trimming method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005316300A JP4960619B2 (en) | 2005-10-31 | 2005-10-31 | Laser trimming circuit and trimming method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007123692A JP2007123692A (en) | 2007-05-17 |
| JP4960619B2 true JP4960619B2 (en) | 2012-06-27 |
Family
ID=38147179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005316300A Active JP4960619B2 (en) | 2005-10-31 | 2005-10-31 | Laser trimming circuit and trimming method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4960619B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113162605B (en) * | 2020-09-03 | 2022-11-01 | 深圳利普芯微电子有限公司 | Chip trimming circuit and trimming method |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09213097A (en) * | 1996-02-07 | 1997-08-15 | Hitachi Ltd | Fuse device and semiconductor integrated circuit device using the same |
| JP2944573B2 (en) * | 1997-06-05 | 1999-09-06 | 日本電気アイシーマイコンシステム株式会社 | Semiconductor integrated circuit |
| JP2004096036A (en) * | 2002-09-04 | 2004-03-25 | Fujitsu Ten Ltd | Resistor, its trimming method, and power supply |
| JP4401194B2 (en) * | 2004-03-05 | 2010-01-20 | Ｏｋｉセミコンダクタ株式会社 | Semiconductor device |
-
2005
- 2005-10-31 JP JP2005316300A patent/JP4960619B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007123692A (en) | 2007-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006352034A (en) | Fuse circuit and electronic circuit | |
| JP2000340656A (en) | Trimming circuit | |
| JP2011014220A (en) | Semiconductor device | |
| US7616417B2 (en) | Semiconductor device including protection circuit and switch circuit and its testing method | |
| JP4960619B2 (en) | Laser trimming circuit and trimming method thereof | |
| CN111585552B (en) | Output driver circuit | |
| TWI535218B (en) | A semiconductor integrated circuit having a variable resistance circuit | |
| TWI646778B (en) | Input/output circuit | |
| JP6309154B2 (en) | Semiconductor device drive circuit | |
| US8179189B2 (en) | Trimming circuit | |
| KR20100079185A (en) | Fuse circuit and layout method of the same | |
| JP4401194B2 (en) | Semiconductor device | |
| KR20080041758A (en) | Trimming unit and wafer having pads out of a chip | |
| JP2018032981A (en) | Semiconductor integrated circuit | |
| KR20090055164A (en) | Anti-fuse repair control circuit | |
| JPH11328991A (en) | Anti-fuse stabilizing device for memory device | |
| KR0137582B1 (en) | A circuit to prevent transistor from break-down for cmos vlsi circuit using high voltage | |
| JP2006114733A (en) | Trimming resistance | |
| JP2005332964A (en) | Fuse element circuit of semiconductor integrated circuit device | |
| KR100480906B1 (en) | Repair circuit of semiconductor memory device | |
| JP3093525B2 (en) | Semiconductor integrated circuit | |
| JP7368198B2 (en) | Semiconductor device, memory abnormality determination system | |
| TWI393235B (en) | Trimming circuit | |
| JP7280806B2 (en) | gate drive circuit | |
| JP3646428B2 (en) | Semiconductor device and adjustment method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080731 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120323 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4960619 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |