JP4955150B2 - 高並列map復号器 - Google Patents

高並列map復号器 Download PDF

Info

Publication number
JP4955150B2
JP4955150B2 JP2000608509A JP2000608509A JP4955150B2 JP 4955150 B2 JP4955150 B2 JP 4955150B2 JP 2000608509 A JP2000608509 A JP 2000608509A JP 2000608509 A JP2000608509 A JP 2000608509A JP 4955150 B2 JP4955150 B2 JP 4955150B2
Authority
JP
Japan
Prior art keywords
map
section
frame
symbol
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000608509A
Other languages
English (en)
Other versions
JP2002540713A5 (ja
JP2002540713A (ja
Inventor
ハルター、スティーブン・ジェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2002540713A publication Critical patent/JP2002540713A/ja
Publication of JP2002540713A5 publication Critical patent/JP2002540713A5/ja
Application granted granted Critical
Publication of JP4955150B2 publication Critical patent/JP4955150B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957Turbo codes and decoding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3723Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using means or methods for the initialisation of the decoder
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3972Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using sliding window techniques or parallel windows

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Description

【0001】
発明の背景
I.発明の分野
本発明は符号化に関する。なお特に、本発明は最大事後確率(MAP)復号を実行する新規かつ改良された技術に関連する。
II.関連技術の記述
「ターボ符号化」は前進型誤信号訂正(FEC)の領域で重要な前進を表す。ターボ符号化の多くの変形があるが、最も多くは繰り返し復号と結合されたインターリービングステップによって分離された多重符号化ステップを使用する。この組み合わせは通信システムにおける雑音許容度に関して以前に利用できない性能を提供する。すなわち、ターボ符号化は既存の前進型誤信号訂正技術を使用して以前に容認できなかったEb/Noレベルで通信を許容する。
【0002】
多くのシステムが前進型誤信号訂正技術を使用し、したがって、ターボ符号化の使用の利益を得ている。例えば、ターボコードは、衛星の制限された下方向リンク伝送パワーが低いE/Nレベルで作動することができる受信機システムを必要とする無線衛星リンクの性能を向上させることができた。無線衛星リンクでターボコードを使用することは、デジタルビデオ放送(DVB)システムのためのディッシュサイズを減少させることができたか、代わりに伝送されるべきより多くのデータを許容できた。
【0003】
デジタルセルラーおよびPCS電話システムなどのデジタル無線電気通信システムはまた前進型誤信号訂正を使用する。例えば、IS-95空中インターフェイス規格、およびIS-95Bのようなその派生規格は、システムの容量を増加させるため符号化利得を提供する畳み込み符号化を使用するデジタル無線通信システムを定義する。IS-95規格の使用に従って実質的にRF信号を処理するシステムと方法は、本発明の譲受人に譲渡され、ここに引用文献('459特許)として組みこまれた、「CDMA携帯電話システムにおける信号波形を発生させるシステムと方法」と題せられる米国特許No.5,103,459で説明されている。
【0004】
ターボ符号化の多くの型が以前の利用可能なFEC符号化技術より複雑な回路を必要とする。例えば、多くのターボコードが帰納的最大確率(MAP)復号器を使用し、それは通常のバイタービ格子復号器よりも複雑である。高いデータレート応用のために、より複雑なMAP復号器は、データ伝送を実行することができるデータレートを減少させることができる。したがって、高いデータレートで作動することができるMAP復号器を持つことは非常に望ましいであろう。
【0005】
発明の概要
本発明はターボ、または繰返し符号化の技術の特定の応用で、帰納的最大確率(MAP)復号化を実行する新規かつ改良された技術である。発明の一実施例によると、一組のMAP復号器が復号されるためにフレーム記号算定の異なった部分に適用される。それぞれのMAP復号器は受信される記号算定の部分についての決定を発生する。一実施例では、初期化値が発生される。MAP復号器は、部分がフレームの中央で始まる各部分で復号し始めるために初期化値を使用する。
【0006】
本発明の特徴、目的、および利点は、同様な参照記号が図面を通して対応的に同一視する図面と関連して取られるとき、以下に示す詳細な説明からより明らかになるであろう。
【0007】
好ましい実施例の詳細な記述
本発明は、ターボ符号化を実行する新規かつ改良された技術である。例示的実施例はデジタル携帯電話システムの文脈で説明される。この文脈中の使用は利点があるが、発明の異なる実施例は、衛星通信システムおよびデジタルケーブルと電話システムのような有線通信システムを含んでいる異なった環境、構成またはデジタルデータ伝送システムに組みこまれてもよい。
【0008】
一般に、ここで説明される様々なシステムはソフトウェア制御プロセッサ、集積回路、またはディスクリート論理を使用して形成されてもよいが、しかし集積回路での実現が好ましい。応用を通して参照されるかもしれないデータ、指示、命令、情報、信号、記号およびチップは、電圧、電流、電磁波、磁場または粒子、光学分野または粒子、またはその組み合わせによって有利に表される。さらに、各ブロック図で見られるブロックはハードウェアか方法ステップのどちらかを表すかもしれない。
【0009】
図1Aは発明の一実施例により構成された携帯電話システムの非常に簡易化された図である。電話コールまたは他の通信を行うために、加入者ユニット10はRF信号を通して基地局12とインターフェイスする。基地局12は基地局コントローラ(BSC)14を通して公衆交換電話網とインターフェイスする。
【0010】
図1Bは発明の別の実施例により構成された衛星通信システムの非常に簡易化された図である。上方リンク局40は衛星42へビデオプログラミングなどの情報を含むRF信号を伝送する。衛星42はRF信号を地球に戻し、受信機44がRF信号をデジタルデータへ変換する。
【0011】
図2は本発明の一実施例の使用により構成された例示的伝送システムのブロック図である。伝送システムは伝送のためにデジタル信号を発生させる任意の他のシステムと同様に、加入者ユニット10、基地局12、または上方リンク局40の中で使用できる。示された伝送処理は発明の丁度一つの可能な実施例を表わし、同じく多数の他の伝送処理体系が組みこまれ、発明の様々な実施例の使用から利益を得てもよい。データ70はCRC発生器72に供給され、それは受信されたデータの予定された量を各々与えるためにCRCチェックサムデータを発生する。
【0012】
結果として起こるデータブロックはターボ符号器76に供給され、ターボ符号器はチャンネルインターリーバ78に供給されるコード記号を発生する。コード記号は典型的にオリジナルデータ(系統的な記号)の再伝送、および1つ以上のパリティ記号を含んでいる。それぞれの系統的な記号のために伝送されるパリティ記号の数は符号化レートに依存する。1/2の符号化レートに関して、受信されたそれぞれのデータビット(CRCを含んでいる)について発生された合計2つの記号のために、1つのパリティ記号が各系統的な記号として伝送される。レート1/3ターボ符号器については、受信された各データビットについて発生された合計3つの記号のために、2つのパリティ記号がそれぞれの系統記号として発生される。
【0013】
ターボ符号器76からのコード記号はチャンネルインターリーバ78に供給される。チャンネルインターリーバ78は、それらが受信されたとき、記号のブロックにインターリービングを実行し、マッパー80により受信されるインターリブされた記号を出力する。典型的に、チャンネルインターリーバ78はブロックまたはビット反転インターリービングを実行し、実際にはすべての他の型のインターリーバの多くがチャンネルインターリーバとして使用される。
【0014】
マッパー80はインターリーブされたコード記号を受け取って、予定されたマッピング体系に基づいたあるビット幅の記号語を発生する。それから記号語は変調器82に適用され、変調器は受信された記号語に基づく変調された波形を発生する。他の様々な変調体系が利用されるかもしれないが、典型的な変調技術はQPSK、8-PSK、および16QAMを含んでいる。それから変調された波形は伝送のためにRF周波数に上方変換される。
【0015】
図3Aは発明の第1の実施例により構成されたターボ符号器のブロック図である。発明のこの第1の実施例では、ターボ符号器は並列に連結されたターボ符号器として構成される。ターボ符号器76のバージョンの中では、要素コーダ90とコードインターリーバ92がCRC発生器72からデータを受け取り、CRC発生器は上で説明されたように入力データとCRCチェックサムビットを出力する。周知のとおり、コードインターリーバ92は最良の性能のためには非常に無作為的なインターリーバであるべきである。コードインターリーバとして最少の複雑さを有する素晴らしい性能を提供するインターリーバが、「インターリーバに基づいた状態マシンを持っている符号化システム」と題する、1998年9月22日に出願された継続中の米国特許出願シリーズNo.09/158,459、および「インターリーバに基づいた状態マシンを持っている符号化システム」と題する、1998年10月13日に出願された継続中の一部継続出願シリーズNo. 09/172,069、および「リニアコグルエンタル(Cogruential)シーケンスを使用するターボコードインターリーバ」と題する、1998年12月4日に出願された米国特許出願シリーズNo.09/205,511に記述される。要素コーだ90は系統的な記号94(通常元の入力ビットのコピー)とパリティ記号96とを出力する。要素コーダ98はコードインターリーバ92のインターリーブされた出力を受け、パリティ記号99の第2の組みを出力する。他のインターリーバはCdma2000共通空気インタフェース標準として記述されたインターリーバとして知られている。
【0016】
要素コーダ90と要素コーダ98の出力は1/3の全体符号化レートRの出力データ流中に多重化(muxed)される。前進誤信号訂正を増進するために、付加的な要素コーダとコードインターリーバ対が符号化レートを低下させるように加えられてもよい。代わりに、パリティ記号96と99のいくつかが、符号化レートを増加させるようにパンクチャ(伝送されない)されてもよい。例えば、符号化レートは他のパリティ記号96および99を1つおきにパンクチャし、パリティ記号96等を伝送しないことにより増加することができる。
【0017】
要素コーダ90と98はブロックコーダまたは畳み込み符号器を含む様々な型の符号化器であってもよい。畳み込み符号器として、要素コーダ90と98は複雑さを減少させるため、典型的に4のようなわずかな拘束長さを持ち、再帰的組織畳み込み(RSC)符号器である。低い拘束長さが受信システムで対応する復号器の複雑さを減少させる。典型的に、2つのコーダは1つの系統的な記号および要素符号化レートR=−のための受信された各ビットについて1つのパリティ記号を出力する。図1Aのターボ符号器のための全体符号化レートは、要素コーダ98からの系統的なビットが使用されないので、R=1/3である。上で注目したように、付加的なインターリーバとコーダ対がまた符号化レートを低下させるために並列に加えられるかもしれず、そのため高い誤信号訂正を提供し、符号化レートを増加させるためにパンクチャリングを実行することができる。
【0018】
発明の代替の実施例によると、直列連結ターボ符号器として図3Bにターボ符号器78を表す。図3Bのターボ符号器内に、テールビット発生器74からのデータが、要素コーダ110によって受信され、結果として起こるコード記号は、コードインターリーバ112に適用される。結果としてのインターリーブされたパリティ記号はコーダ114に供給され、それはパリティ記号115を発生させるように付加的符号化を実行する。典型的に、要素コーダ110(外側のコーダ)は、ブロックエンコーダまたは旋回エンコーダを含む様々な型のエンコーダであってもよいが、要素コーダ114(内側のコーダ)は望ましくは再帰的な符号化器であり、代表的には再帰的系統的なエンコーダである。
【0019】
再帰的系統的な旋回(RSC)エンコーダとして、要素コーダ110と114は符号化レートR<1で記号を発生する。すなわち、与えられた入力ビットの数N、Mについて、出力記号はM>Nの場合に発生される。図3Bの直列連結されたターボ符号器の全体の符号化レートが要素コーダ114の符号化レートにより掛算される要素コーダ110の符号化レートである。付加的なインターリーバとコーダ対はまた符号化レートを低下させるために直列に加えられるかもしれず、したがって、誤り保護を提供するかもしれない。
【0020】
図4は発明の一実施例により構成された受信システムのブロック図である。アンテナ150は受信されたRF信号をRFユニット152に提供する。RFユニットはRF信号の下方変換、フィルタリング、およびデジタル化を実行する。マッパー140はデジタル化されたデータを受け取って、軟判定データをチャンネルデインターリーバ156に供給する。ターボ復号器158はチャンネルデインターリーバ156からの軟判定データを復号して、結果として起こる硬判定データを受信システムのプロセッサまたは制御ユニットに供給し、そのシステムは、CRCチェックサムデータを使用してデータの精度をチェックすることができる。
【0021】
図5は発明の一実施例による受信算定のフレームの処理ブロック図である。推定のフレーム100はNセクション(部分)102.0−102.Nに分割される。各セクションはMAP復号器エンジン104.0−104.Nに提供される。各MAPエンジンは受信された受信算定のセクション上でMAP復号を実行する。結果として軟(または硬)判定のセクション108が判定フレーム106を作るために出力される。
【0022】
発明の一実施例に従って、MAPエンジン104.0−104.N-1はそれらが受信するセクションのテール部分103を処理し、フレームの次のセクションを処理するMAPエンジン104に転送される初期化値105を発生させる。好ましくは、処理は最後の窓103上に順方向状態メトリックの組みの発生を含む。この処理は、状態メトリックの値を受けているMAPエンジン104の順方向状態メトリックの初期化状態として使用されることができる状態メトリックをもたらす。
【0023】
望ましくは最後の窓103は、代表的にエンコーダで使用されるRSCコーダのメモリ長さ(K)の少なくとも3倍である、および好ましくはメモリの長さの少なくとも8倍である信頼できる状態で到達する状態メートル法を許容する十分な長さである。発明の代替の実施例では、テール部分103は、対応するMAPエンジンと同様に次のMAPエンジン104に直接供給されてもよい。すなわち、セクション102.Xからのテール部分103が、MAPエンジン104.Xと同様にMAPエンジン104.X+1に供給されてもよい。次にMAPエンジン104はそれ自身の初期化値を計算するかもしれない。
【0024】
説明された実施例では、MAPエンジンは、最初に計算している順方向状態メトリックと次に計算している逆方向状態メトリックにより動作する。最初に逆方向状態メトリックが計算され、それから順方向状態メトリックが計算されることができることは、技術においてよく知られている。一般に応用を通して、逆方向状態メトリック計算機および順方向状態メトリック計算機の交換は発明の使用と合致する。図4の体系において、逆方向状態メトリック計算が最初に実行されるなら、テール部分103は、最終よりむしろ各セクションの記号算定の第1の組みとなり、各MAPエンジン104.Xは技術に熟練した者に明らかであるようにMAPエンジン104.X−1に初期化値を供給するであろう。
【0025】
セクション内のフレームを壊して、MAPエンジンを使用している各セクションを処理することによって、処理されることができるフレームでのレートは増加される。したがって、より高いデータレート通信はターボ符号化のよりよいEb/No性能の利点を受けることができる。
【0026】
図6は発明の一実施例により構成されたMAP復号器のブロック図である。フレームバッファ300は記号算定のフレームを記憶する。フレームバッファ300内では、セクションは302.0−302.Nがフレームの異なったセクションを記憶する。望ましくは、セクションは効率を最大にするために互いに完全に異なっているが、記憶された記号算定の何らかのオーバラップがまた採用されてもよい。各セクションバッファは実質的に同時様式で読むかもしれない。
【0027】
MAPバッファ304.1−304.Nは対応するセクションバッファ304から記号算定を受ける。MAPバッファ304 (MAPバッファ304.1によって詳細に示されるように)内には、ウィンドウバッファ306.0−306.3がセクションバッファ302から記号算定の1つの窓を受ける。窓はセクションバッファ302に記憶されたよりも実質的に少ない記号算定の量である。窓は好ましくは、符号化を実行するために使用されるRSC符号化体系のメモリ長さ(K)の少なくとも4倍であり、典型的にはメモリ長さのおよそ8倍である。
【0028】
作動中、4つのウィンドウバッファ306のうちの3つが、マルチプレクサ308を通してMAPエンジン310に記号算定を読み出す。第4のウィンドウバッファ306がセクションバッファ302から書き込まれた記号算定を持っている。MAPエンジン310の中で、順方向状態メトリック計算機(FSMC)312はメトリックバッファ316に記憶された記号算定の窓上に順方向状態メトリックを発生させる。さらに、逆方向状態メトリック計算機(RSMC)は記号算定の他の窓に逆方向状態メトリックを発生させる。
【0029】
望ましくは、FSMC412とRSMC414は記号算定の窓上で作動し、その結果メトリックバッファ416が順方向状態メトリックの窓の値を記憶する必要があるだけである。これは他のMAP復号システムと対照的であり、他のMAP復号システムは、次の方向(典型的に逆方向)に全体のフレームを処理し始める前に一方向(典型的に順方向)に記号算定の全体のフレームを処理する。この方法における全体のセクションの処理は、セクションのすべての状態メートル法を記憶するため多量のメモリを必要とし、したがって好ましくない。しかしながら、次の方向にセクションを処理する前に一方向の全体セクションを処理するMAPエンジンの使用は、発明の代替の実施例と合致している。
【0030】
マルチプレクサ318は対数尤度比計算機(LLR)320に逆方向状態メトリックの一組を適用し、対数尤度比計算機は付随的な情報を発生するため順方向および逆方向状態メトリック対数尤度比を計算する。付随的な情報はターボ符号化の繰り返し復号の技術に従って別の繰り返し復号を実行するために使用することができる。他の逆方向状態メトリック計算機は、記号算定の次の窓の復号中使用のために初期化状態を発生させる。
【0031】
さらに、発明の一実施例によると、FSMC312はそれが処理しているセクション(すなわち、対応するセクションバッファ302の中に記憶された記号の組み)の終わりの部分(最後の窓)を処理する。この最後の窓の処理はフレームの記号算定の次のセクションを処理するための次のMAPエンジン312に通される初期化状態330を発生させる。例えば、MAPエンジン310.0は初期化状態330をMAPエンジン310.1に通すであろう。典型的に、最初のMAPエンジン310.0はフレーム状態で符号化の状態が知られているなら初期化状態を必要としない。さらに、技術においてよく知られている伝送処理中フレームに加えられたテールビットの使用を通して、フレームの端でエンコーダの状態が望ましくは知られている。発明の代替の実施例では、MAPエンジン310は、フレームの前のセクションの最後の窓を処理することによって、それ自体を初期化するであろう。注意されるべきは、初期化に使用される窓(最後の窓)とセクションの処理中に使用される窓が同じ長さである必要はないことである。
【0032】
MAPエンジン310と関連したMAPバッファ304の作動の同様のシステムと方法は、1999年3月31日にに出願された「MAP復号器のためのメモリ構造」と題する継続中の米国特許出願シリーズNo.09/283,013に記述され、これは本発明の譲受人に譲渡されここに引用文献として組みこまれる。さらに、スライディングウィンドウMAPエンジンを実施するシステムと方法は、1999年8月3日に発行され、本発明の譲受人に譲渡されここに引用文献として組みこまれた「旋回符号化された符号語を復号するための柔らかい決定の出力復号器」と題する米国特許No.5,933,462に記述される。
【0033】
図7は発明の第2の実施例により構成された非常に簡易化されたMAP復号器のブロック図である。図7の実施例は、図6のものと同じ性能を提供しないが、データレート処理能力における顕著な改良が依然として提供される。フレームバッファ400は記号算定のフレームを保持する。フレームバッファ400は一組のセクションバッファ402から成り、順次セクションバンク404.Bおよび404.Bを備えている。MAPエンジン410はマルチプレクサ408を通して対応するセクションバッファ402から記号算定を受ける。MAPエンジン410.0は詳細に示される。
【0034】
MAPエンジン410.0内では、順方向状態メトリック計算機(FSMC)412がセクションバッファ402から受けられる記号算定に対応して順方向状態メトリックを発生させる。順方向状態メトリックメトリックのバッファ416に記憶される。逆方向状態メトリック計算機(RSMC)413は対数尤度比計算機(LLR)418に適用される逆方向状態メトリックを発生させる。LLR418は順方向および逆方向状態メトリック対数尤度比計算を実行して、他の復号繰り返しを導入するため、または硬判定を発生させるために使用することができる軟判定データ(典型的に付随的なデータ)を出力する。他のMAPエンジン410とセクションバッファ402は、最後のMAPエンジン410.Nが次のMAPエンジンのために初期化状態(値)を発生しないということである1つの注目に値する例外とともに、実質的に同時に同じように作動する。
【0035】
望ましくは、FSMC412とRSMC414は記号算定の窓上で作動し、その結果メトリックバッファ416が、順方向状態メトリックの窓(即ち、二重にバッファされたメモリの2つの窓)の値を記憶する必要があるだけである。さらに好ましくは、さらに処理時間を短縮することを可能にするときに、同時にFSMC412とRSMC414の作動をさせることである。例示的処理では、FSMC 412は記号算定の最初の窓(L)を処理し、一方RSMC414は同時に、記号算定(2L)の次の(連続する)窓を処理する。一度FSMC412が窓Lの処理を完了すると、RSMC414は窓2Lの処理中に発生される開始状態を使用している窓Lの処理を始め、結果が上で説明されたようにLLR418に行く。この処理は、FSMC412処理窓のj*LとRSMC414処理窓(j+1)Lおよびj*Lを伴ってフレームを作っている窓1…Mの組みについて続く。さらに、発明の一実施例では、FSMC412は、最初に、初期化状態422を発生させるように記号算定のセクションの終端 (例えば記号算定の最後の窓M*L) に一組の算定を処理する。初期化状態422は次のMAPエンジン410.1に渡される。また、MAPエンジン410.1は初期化状態422を発生させ、次にMAPエンジン410.0から受け取られた初期化状態を使用しているFSMC処理を開始する。
【0036】
図7に示された発明の実施例では、セクションバッファ402は同時に書かれまたは読まれるかもしれない2つのバンク404に分割される。これはFSMC412およびRSMC414により同時処理を許容し、効率を増加する。仕切られたフレームバッファを使用するMAP復号を実行するためのシステムと方法は、1999年2月26日に出願され、本発明の譲受人に譲渡されここに引用文献として組みこまれた、「MAP復号器のための仕切られたインターリーバメモリ」と題する継続中の 米国特許出願シリーズNo.09/259,665に記述される。この特許で説明されるシステムは3つのバンク内にメモリを仕切っているが、しかしながら、作動の同じ原則が適用可能である。図7で示された発明の一実施例において、記号算定のあらゆる偶数の(2L、4L、2*jL)窓が1つのバンク404に記憶され、記号算定のあらゆる奇数の(1L、3L、2(j+1)L)窓がもう1つのバンク404に記憶される。この様式での記憶はFSMC412とRSMC414を同時に、セクションの異なった部分にアクセスさせる。FSMC412およびRSMC414により同時アクセスを許す2つのバンク404内の記号算定の他の分布は明らかであり、本発明の使用と合致している。
【0037】
発明の代替の実施例では、図6で示されたそれと同様のMAPバッファが図7のシステムで採用されてもよい。この構成では、セクションバッファ402は仕切られるよりもむしろ単一のバンクから成る。また、MAPバッファ内のウィンドウRAMの数は、1つ少ない状態メトリック計算機が使用されるので、図6で示された4つよりむしろ3つであるだろう。
【0038】
逆に、セクションバッファが分割されている図7の仕切られたメモリは、図6の実施例でまた採用することができる。例えば、MAPバッファ304は取り除くことができ、セクションバッファ302(図6)はFSMC312、およびRSMC314.0、312.1により同時アクセスのために3つのバンクに仕切られることができる。この実施例において、セクションバッファ402の動作は「MAP復号器のための仕切られたインターリーバ」と題する継続中の米国特許出願シリーズNo.09/259,665に説明されたフレームバッファと同様であるだろう。
【0039】
発明のさらに簡易化された実施例において、単一の状態メトリック計算機はそれぞれのMAPエンジンで使用され得る順方向および逆方向状態メトリックの両方を発生させることができる。もう一度、これはデータが他の実施例に比較して処理され得るレートを低下させるが、フレームの異なったセクションで働いている多重MAPエンジンの使用と結合されるとき、依然として高い並列動作を提供する。
【0040】
メトリックバッファ416または316などの任意のメトリックバッファの寸法を減少させるので、スライディングウィンドウMAPエンジンの使用が、様々な実施例で説明されたように好ましいが、それらは必要でない。例えば、セクションを他の方向に復号し始める前に記号の全体のセクションを一方向に復号する一組のMAPエンジンが発明のいくつかの局面の使用と合致している。
【0041】
典型的な伝送システムにおいて、インターリーブされたアドレスシーケンスを使用してデータを書き込み、またはデータを読み出すことにより行われるデインターリービングとともに、フレームバッファ200と400がまたチャンネルデインターリーバメモリとして使用される。さらに、他の実施例では、それぞれのセクションバッファはフレームの重なっている部分(セクション)を含んでもよい。これらの重なっているセクションはそれぞれのMAPエンジンがそれ自体を初期化することを許容し、したがって、MAPエンジンの間の初期化状態を移す必要性を取り除く。
【0042】
さらに他の実施例では、それぞれのMAPエンジンは初期化状態の使用なしに各セクションを処理してもよい。この実施例は複雑さを減少させるが、符号化精度は厳しく低下される。
【0043】
図8は発明の一実施例により実行されるとき、フレームのセクションの復号中にMAPエンジンによって実行される処理を例証するタイミング図である。タイミング図は便利のために図6の構造に関して説明されるが、様々な他の実施が提供された例示的タイミングを使用してもよい。
【0044】
第1の時間スロット(1)の間、MAPエンジン310はFSMC312を使用している記号算定のM番目(最後)の窓を処理する。FSMC312の状態はそれから初期化状態330として次のMAPエンジン310へ前進される。
【0045】
次の時間スロット(2)の間、FSMC312は記号算定(1L)の最初の窓を処理し、RSMC314.0は記号算定(2L)の第2の窓を処理する。第3の時間スロット(3)の間、RSMC 314.1は記号算定の第3の窓(3L)を処理し、RSMC 314.0は、初期化が(I)によって示されている状態で、第2の時間スロット中に記号算定の第2の窓の処理によって適切に初期化される記号算定の最初の窓(1L)を処理する。順方向状態メトリック逆方向状態メトリックがフレームのセクションの各窓に発生されるまで処理は続く。上で述べたように、それぞれのMAPエンジンは各セクションにこの型の処理を実行し、フレームが非常に速く、高い並列様式でその全体を処理されることを許容する。
【0046】
かくして、高並列MAP復号を実行するための新規かつ改良された技術が説明された。好ましい実施例の前の記述は、技術に熟練したどんな人も本発明を作るか、または使用することを可能にするように提供された。これらの実施例に対する様々な変更は技術に熟練した者に容易に明らかであり、ここに定義された一般的な原則は、発明の才能の使用なしに他の実施例に適用されるかもしれない。したがって、本発明はここに示された実施例に制限されることを意図せず、ここに開示された原理と新規な特徴と一致した最も広い範囲に従わされるべきである。
【図面の簡単な説明】
【図1A】 発明の一実施例により構成された携帯電話システムの非常に簡易化された図である。
【図1B】 発明の別の実施例により構成された衛星通信システムの非常に簡易化された図である。
【図2】 本発明の一実施例の使用により構成された例示的伝送システムのブロック図である。
【図3A】 発明の最初の実施例により構成されたターボ符号器のブロック図である。
【図3B】 発明の代替の実施例による直列連結ターボ符号器のブロック図である。
【図4】 発明の一実施例により構成された受信システムのブロック図である。
【図5】 発明の一実施例による受信算定のフレームの処理のブロック図である。
【図6】 発明の一実施例により構成されたMAP復号器のブロック図である。
【図7】 発明の第2の実施例により構成された非常に簡易化されたMAP復号器のブロック図である。
【図8】 発明の一実施例により実行される処理を例証するタイミング図ある。
【符号の説明】
10…加入者ユニット 12…基地局 14…基地局コントローラ 40…上方リンク局 42…衛星 44…受信機 72…CRC発生器 74…テールビット発生器 76…ターボ符号器 78…チャンネルインターリーバ 80…マッパー 82…変調器 90…要素コーダ 92…コードインターリーバ 98…要素コーダ 100…フレーム 102…セクション 103…テール部分 103…窓 104…MAP復号器エンジン 105…初期化値 106…決定フレーム 108…セクション 110…要素コーダ 112…コードインターリーバ 114…要素コーダ 140…マッパー 150…アンテナ 152…RFユニット 156…チャンネルデインターリーバ 158…ターボ復号器 200…フレームバッファ 300…フレームバッファ 302…セクションバッファ 304…MAPバッファ 306…ウィンドウバッファ 308…マルチプレクサ 310…MAPエンジン 312…前進状態メートル法計算機 316…メートル法バッファ 318…マルチプレクサ 320…ログ見込み比率計算機 330…初期化状態 400…フレームバッファ 402…セクションバッファ 404…バンク 408…マルチプレクサ 410…MAPエンジン 412…前進状態メートル法計算機 413…逆進状態メートル法計算機 416…バッファ 418…ログ見込み比率計算機 422…初期化状態

Claims (13)

  1. MAP復号を行うシステムであって、
    無線周波数(RF)信号を受信し、RF信号をディジタル信号に変換するRFユニットと、
    ディジタル信号を受信し、ディジタル信号に基づいた軟判定を提供するマッパーと、
    軟判定データを受信し、硬判定データを提供するターボ復号器とを含み、ターボ復号器がMAP復号器を含み、MAP復号器が、
    各部分が記号算定のフレームを分割することにより形成され、かつ各部分が他の部分と実質的に異なっている、記号算定のフレームの対応する異なる部分をそれぞれ復号するMAPエンジンの組と、
    記号算定のフレームを異なる部分に分割するメモリ要素の組であって、メモリ要素の各々が対応するMAPエンジンに前記異なる部分の少なくとも1つを同時に供給するメモリ要素の組とを含み、MAPエンジンの各々が、メモリ要素からの記号算定の分割されたフレームの最後の部分を復号することによって初期化状態を発生し、初期化状態を隣接MAPエンジンに供給し、隣接MAPエンジンが受信した初期化状態を使用して初期化するMAP復号を行うシステム。
  2. 記号算定の前記フレームが知られている開始状態と知られている終端状態を有する請求項1に示されたシステム。
  3. 前記MAPエンジンの組のいくつかが、前記記号算定の組みの前記実質的に異なった部分からの初期化値を発生する請求項1に示されたシステム。
  4. 前記MAPエンジンの組のいくつかのそれぞれが、他のMAPエンジンに前記初期化データを供給する請求項3で示されたシステム。
  5. 前記MAPエンジンの組のいくつかが、前記記号算定の対応する部分でない前記記号算定の組の部分から初期化値を発生する請求項1に示されたシステム。
  6. 記号算定のフレームを記憶する複数のセクションバッファを含み、セクションバッファの各々が記号算定のフレームの異なるセクションを記憶し、セクションの各々が記号算定のフレームを分割することにより形成されるフレームバッファと、
    セクションバッファからフレーム記号算定の対応するセクションを受信し、受信セクションを出力する複数のMAPバッファと、
    MAPバッファからフレーム記号算定の対応するセクションを受信し、受信セクションを復号する複数のMAPエンジンとを含み、MAPエンジンの各々が、受信セクションの最後の部分を復号することによって初期化状態を発生し、初期化状態を隣接MAPエンジンに供給し、隣接MAPエンジンが受信した初期化状態を使用して初期化するMAP復号器。
  7. MAPエンジンの各々が、順方向状態メトリックを計算する順方向状態メトリック計算機と、逆方向状態メトリックを計算する逆方向状態メトリック計算機とを含む請求項6のMAP復号器。
  8. MAPエンジンの各々が、順方向および逆方向状態メトリック対数尤度比を計算する対数尤度比計算機を含む請求項7のMAP復号器。
  9. MAPバッファの各々は、第1のグループの窓バッファが受信セクションを出力し、第2のグループの窓バッファが対応するセクションバッファからの記号算定のフレームの新しいセクションを読み込む、複数の窓バッファを含む請求項6のMAP復号器。
  10. MAP復号を行う回路であって、
    記号算定のフレームを記憶する複数のセクションバッファを含み、セクションバッファの各々が記号算定のフレームの異なるセクションを記憶し、セクションの各々が記号算定のフレームを分割することにより形成されるフレームバッファと、
    セクションバッファからフレーム記号算定の対応するセクションを受信し、受信セクションを復号する複数のMAPエンジンとを含み、MAPエンジンの各々が、受信セクションの最後の部分を復号することによって初期化状態を発生し、初期化状態を隣接MAPエンジンに供給し、隣接MAPエンジンが受信した初期化状態を使用して初期化するMAP復号を行う回路。
  11. MAPエンジンの各々が、順方向状態メトリックを計算する順方向状態メトリック計算機と、逆方向状態メトリックを計算する逆方向状態メトリック計算機とを含む請求項10の回路。
  12. MAPエンジンの各々が、順方向状態メトリックを記憶するメトリックバッファを含む請求項11の回路。
  13. MAPエンジンの各々が、メトリックバッファに記憶された順方向状態メトリック、および逆方向状態メトリック計算機から受信された逆方向状態メトリックに基づいたログ尤度比を計算する対数尤度比計算機を含む請求項12の回路。
JP2000608509A 1999-03-31 2000-03-30 高並列map復号器 Expired - Lifetime JP4955150B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/283,012 1999-03-31
US09/283,012 US6754290B1 (en) 1999-03-31 1999-03-31 Highly parallel map decoder
PCT/US2000/040042 WO2000059118A1 (en) 1999-03-31 2000-03-30 Highly parallel map decoder

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010243797A Division JP2011072009A (ja) 1999-03-31 2010-10-29 高並列map復号器

Publications (3)

Publication Number Publication Date
JP2002540713A JP2002540713A (ja) 2002-11-26
JP2002540713A5 JP2002540713A5 (ja) 2007-05-31
JP4955150B2 true JP4955150B2 (ja) 2012-06-20

Family

ID=23084109

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000608509A Expired - Lifetime JP4955150B2 (ja) 1999-03-31 2000-03-30 高並列map復号器
JP2010243797A Withdrawn JP2011072009A (ja) 1999-03-31 2010-10-29 高並列map復号器

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010243797A Withdrawn JP2011072009A (ja) 1999-03-31 2010-10-29 高並列map復号器

Country Status (13)

Country Link
US (1) US6754290B1 (ja)
EP (2) EP2224599A3 (ja)
JP (2) JP4955150B2 (ja)
KR (1) KR100803957B1 (ja)
CN (1) CN1178399C (ja)
AT (1) ATE514232T1 (ja)
AU (1) AU769694B2 (ja)
BR (1) BR0009443A (ja)
CA (1) CA2363410C (ja)
HK (1) HK1043261B (ja)
IL (2) IL145319A0 (ja)
MX (1) MXPA01009713A (ja)
WO (1) WO2000059118A1 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040160906A1 (en) 2002-06-21 2004-08-19 Aware, Inc. Multicarrier transmission system with low power sleep mode and rapid-on capability
JP3846527B2 (ja) * 1999-07-21 2006-11-15 三菱電機株式会社 ターボ符号の誤り訂正復号器、ターボ符号の誤り訂正復号方法、ターボ符号の復号装置およびターボ符号の復号システム
US6961369B1 (en) 1999-11-09 2005-11-01 Aware, Inc. System and method for scrambling the phase of the carriers in a multicarrier communications system
EP2270996B1 (en) 2000-01-07 2018-03-07 TQ Delta, LLC Systems and methods for characterizing transmission lines in a multi-carrier dsl environment
US7243294B1 (en) * 2000-01-13 2007-07-10 California Institute Of Technology Serial turbo trellis coded modulation using a serially concatenated coder
US6980605B2 (en) * 2000-01-31 2005-12-27 Alan Gatherer MAP decoding with parallelized sliding window processing
DE10012874A1 (de) * 2000-03-16 2001-09-27 Infineon Technologies Ag Turbo-Decodierer und Turbo-Decodierverfahren
JP2002043953A (ja) * 2000-07-26 2002-02-08 Mitsubishi Electric Corp 誤り訂正方法及び誤り訂正装置
EP1329025A1 (en) * 2000-09-05 2003-07-23 Broadcom Corporation Quasi error free (qef) communication using turbo codes
FR2816773B1 (fr) * 2000-11-10 2004-11-26 France Telecom Module, dispositif et procede de decodage a haut debit, d'un code concatene
US7590164B2 (en) * 2001-01-19 2009-09-15 Qualcomm Incorporated Method and apparatus for efficient use of communication resources in a communication system
US6961921B2 (en) 2001-09-06 2005-11-01 Interdigital Technology Corporation Pipeline architecture for maximum a posteriori (MAP) decoders
US7489744B2 (en) * 2001-09-25 2009-02-10 Qualcomm Incorporated Turbo decoding method and apparatus for wireless communications
CA2461320C (en) 2001-10-05 2011-10-25 Aware, Inc. Systems and methods for multi-pair atm over dsl
JP3888135B2 (ja) * 2001-11-15 2007-02-28 日本電気株式会社 誤り訂正符号復号装置
GB2383506A (en) * 2001-12-21 2003-06-25 Ubinetics Ltd Trellis decoding in parallel where extra trellis sections are appended
AU2003259479A1 (en) * 2002-09-18 2004-04-08 Koninklijke Philips Electronics N.V. Method for decoding data using windows of data
US7055102B2 (en) * 2002-12-06 2006-05-30 Sandbridge Technologies, Inc. Turbo decoder using parallel processing
JP3845822B2 (ja) * 2003-01-23 2006-11-15 ソニー・エリクソン・モバイルコミュニケーションズ株式会社 データ受信方法及び装置
US7440392B2 (en) * 2003-02-19 2008-10-21 Advanced Micro Devices, Inc. Wireless receiver deinterleaver having partitioned memory
US8064528B2 (en) 2003-05-21 2011-11-22 Regents Of The University Of Minnesota Estimating frequency-offsets and multi-antenna channels in MIMO OFDM systems
KR101066287B1 (ko) * 2004-01-20 2011-09-20 삼성전자주식회사 이동통신시스템에서 맵 방식을 이용하여 디코딩을 수행하는 장치 및 방법
EP2228936A1 (en) 2004-03-03 2010-09-15 Aware, Inc. Adaptive fec coding in dsl systems according to measured impulse noise
CA2876137C (en) 2004-09-25 2016-09-13 Tq Delta, Llc Crc counter normalization
CN104993912B (zh) 2004-10-12 2019-12-03 Tq德尔达有限责任公司 电信环境中的资源共享方法
CN101040480B (zh) 2004-10-15 2011-08-31 阿瓦雷公司 脉冲噪声下的dmt符号重复
FR2878385A1 (fr) * 2004-11-19 2006-05-26 Turboconcept Soc Par Actions S Procedes et dispositifs de multiplexage de sections de treillis pour decodage par l'algorithme de viterbi ou aller-retour
JP2008522528A (ja) * 2004-12-02 2008-06-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ データ・ブロック冗長バージョン復号用ステーク継承ターボ復号器
FR2888062A1 (fr) * 2005-07-04 2007-01-05 Groupe Ecoles Telecomm Codeur et turbo decodeur de code produit
US7929646B2 (en) * 2006-01-27 2011-04-19 Qualcomm Incorporated Map decoder with bidirectional sliding window architecture
US7698624B2 (en) * 2006-03-31 2010-04-13 Trellisware Technologies, Inc. Scheduling pipelined state update for high-speed trellis processing
CA3011163A1 (en) 2006-04-12 2007-12-13 Tq Delta, Llc Packet retransmission and memory sharing
JP2008103991A (ja) * 2006-10-19 2008-05-01 Oki Electric Ind Co Ltd データ伝送方法
US8073083B2 (en) * 2007-04-30 2011-12-06 Broadcom Corporation Sliding block traceback decoding of block codes
GB0804206D0 (en) * 2008-03-06 2008-04-16 Altera Corp Resource sharing in decoder architectures
US8578255B1 (en) * 2008-12-19 2013-11-05 Altera Corporation Priming of metrics used by convolutional decoders
US8640004B2 (en) 2009-04-24 2014-01-28 Nokia Corporation Data rearrangement for decoder
JP5479580B2 (ja) * 2009-06-18 2014-04-23 ゼットティーイー コーポレーション Lteにおける並列turboデコーディングの方法及び装置
US20110202819A1 (en) * 2010-02-12 2011-08-18 Yuan Lin Configurable Error Correction Encoding and Decoding
CN102318249B (zh) * 2011-07-29 2015-04-08 华为技术有限公司 一种交织和解交织的方法、交织器和解交织器
WO2014089830A1 (en) * 2012-12-14 2014-06-19 Nokia Corporation Methods and apparatus for decoding
US10741116B2 (en) 2013-12-18 2020-08-11 Kunshan New Flat Panel Display Tech. Cr. Co. Ltd. Method and device for determining Gamma parameters and displaying method
US12519564B2 (en) 2024-04-02 2026-01-06 The Regents Of The University Of California Systems and methods for dual list decoding of convolutional codes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721745A (en) * 1996-04-19 1998-02-24 General Electric Company Parallel concatenated tail-biting convolutional code and decoder therefor
WO1998020617A1 (en) * 1996-11-06 1998-05-14 Qualcomm Incorporated Soft decision output decoder for decoding convolutionally encoded codewords

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5103459B1 (en) 1990-06-25 1999-07-06 Qualcomm Inc System and method for generating signal waveforms in a cdma cellular telephone system
US5544328A (en) 1991-10-31 1996-08-06 At&T Bell Laboratories Coded modulation with unequal error protection
US5862190A (en) * 1995-12-29 1999-01-19 Motorola, Inc. Method and apparatus for decoding an encoded signal
US6192503B1 (en) * 1997-08-14 2001-02-20 Ericsson Inc. Communications system and methods employing selective recursive decording
WO1999050963A2 (en) * 1998-03-31 1999-10-07 Samsung Electronics Co., Ltd. TURBO ENCODING/DECODING DEVICE AND METHOD FOR PROCESSING FRAME DATA ACCORDING TO QoS
US6343368B1 (en) * 1998-12-18 2002-01-29 Telefonaktiebolaget Lm Ericsson (Publ) Method and system for fast maximum a posteriori decoding

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721745A (en) * 1996-04-19 1998-02-24 General Electric Company Parallel concatenated tail-biting convolutional code and decoder therefor
WO1998020617A1 (en) * 1996-11-06 1998-05-14 Qualcomm Incorporated Soft decision output decoder for decoding convolutionally encoded codewords

Also Published As

Publication number Publication date
IL145319A (en) 2006-04-10
CN1345487A (zh) 2002-04-17
HK1043261B (zh) 2005-07-22
MXPA01009713A (es) 2002-09-30
AU769694B2 (en) 2004-01-29
CA2363410C (en) 2008-07-08
CA2363410A1 (en) 2000-10-05
ATE514232T1 (de) 2011-07-15
KR20020007352A (ko) 2002-01-26
BR0009443A (pt) 2003-03-05
HK1043261A1 (en) 2002-09-06
EP1166451B1 (en) 2011-06-22
EP1166451A1 (en) 2002-01-02
EP2224599A2 (en) 2010-09-01
CN1178399C (zh) 2004-12-01
IL145319A0 (en) 2002-06-30
EP2224599A3 (en) 2011-01-12
JP2011072009A (ja) 2011-04-07
WO2000059118A1 (en) 2000-10-05
KR100803957B1 (ko) 2008-02-15
JP2002540713A (ja) 2002-11-26
AU4372500A (en) 2000-10-16
US6754290B1 (en) 2004-06-22

Similar Documents

Publication Publication Date Title
JP4955150B2 (ja) 高並列map復号器
JP4298170B2 (ja) マップデコーダ用の区分されたデインターリーバメモリ
US6353900B1 (en) Coding system having state machine based interleaver
US6434203B1 (en) Memory architecture for map decoder
JP5129216B2 (ja) マップ・デコーダのためのメモリ・アーキテクチャ
US20010039636A1 (en) System and method employing a modular decoder for decoding turbo and turbo-like codes in a communications network
MXPA01001657A (en) Memory architecture for map decoder
JP2001326577A (ja) 直接連接畳込み符号器、及び、直接連接畳込み符号化方法
MXPA01001656A (en) Partitioned deinterleaver memory for map decoder

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120315

R150 Certificate of patent or registration of utility model

Ref document number: 4955150

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term