JP4952939B2 - Electronic component manufacturing method and jig used in the method - Google Patents
Electronic component manufacturing method and jig used in the method Download PDFInfo
- Publication number
- JP4952939B2 JP4952939B2 JP2007315788A JP2007315788A JP4952939B2 JP 4952939 B2 JP4952939 B2 JP 4952939B2 JP 2007315788 A JP2007315788 A JP 2007315788A JP 2007315788 A JP2007315788 A JP 2007315788A JP 4952939 B2 JP4952939 B2 JP 4952939B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- plate
- metal film
- resist layer
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、所謂3次元実装タイプの電子部品の製造方法、及び当該製造方法において用いられる治具に関する。より詳細には、当該電子部品の略表面に対して所謂2次配線を形成する方法であって、露光処理を用いる配線形成方法に関する。また、当該露光処理及び当該処理後に配線形成を行う際に電子部品を保持し、2次配線を容易且つ簡易な工程にて形成するための電子部品の保持治具に関する。 The present invention relates to a method for manufacturing a so-called three-dimensional mounting type electronic component and a jig used in the manufacturing method. More specifically, the present invention relates to a method for forming a so-called secondary wiring on a substantially surface of the electronic component, and relates to a wiring forming method using an exposure process. The present invention also relates to an electronic component holding jig for holding the electronic component when performing wiring formation after the exposure processing and the processing, and forming secondary wiring in an easy and simple process.
電子機器の小型化、高性能化に伴って、従来平面状に配置されていたチップ状電子部品を積層する、或いは複数のチップを単一のパッケージ内に内蔵させる等の手法によって該電子部品のフットプリントを削減する方法が採用されてきている。通常、こういった積層タイプ等の電子部品は、パッケージング後に、内蔵されるチップ等の配線端部をその側面に露出させておき、その後これら配線端部各々を接続する更なる配線を該部品の側面に形成するという一連の工程により得られている。このような電子部品は3次元実装タイプの電子部品として総称される。しかしながら、該電子部品はその各々が所謂プリント配線基板と比較して非常に小さく、プリント配線基板において配線形成に用いた所謂露光法を用いたこれまでの配線形成技術をそのまま適用することが困難であった。 Along with the downsizing and higher performance of electronic devices, the electronic components can be stacked by stacking chip-shaped electronic components that have been conventionally arranged in a planar shape or by incorporating a plurality of chips in a single package. Methods for reducing the footprint have been adopted. Usually, such an electronic component such as a laminated type is such that after packaging, a wiring end portion of a built-in chip or the like is exposed on the side surface, and then further wiring for connecting each of these wiring end portions is connected to the component. It is obtained by a series of steps of forming on the side surface of the substrate. Such electronic components are collectively referred to as three-dimensional mounting type electronic components. However, each of the electronic components is very small compared to a so-called printed wiring board, and it is difficult to apply the conventional wiring forming technique using the so-called exposure method used for wiring formation on the printed wiring board as it is. there were.
そのため、これら電子部品に対する配線形成においては、露光用の治具として略平板状の部材を予め準備し、複数の電子部品を該部材表面に接着した後にこれら電子部品に対する露光処理等を一括して行う方法が提案されている(特許文献1及び2参照)。これら露光用治具を用いた方法は、通常複数の工程を含んでいる。当該工程では、3次元実装タイプの電子部品の一側面毎に2次配線の形成が行われる。具体的には、まず複数の該電子部品の所定の一側面を露光治具に接着する。当該状態の電子部品の露出する側面に対して金属膜を形成し、更に露光、現像、エッチング、洗浄等の各処理を施して該側面上にパターン配線を形成する。続いて、露光用治具からこれら電子部品を剥離し各々を洗浄する。洗浄、乾燥等が終了後、今度はパターン配線形成面を露光用治具に接着し、前述した所定の一側面に2次配線が形勢可能な状態とする。続いて上述したパターン配線の形成、当該露光治具からの電子部品の剥離、及び個々の電子部品の洗浄等を行うことで複数のパターン配線形成後の電子部品を一括して得ている。
Therefore, in wiring formation for these electronic components, a substantially flat plate member is prepared in advance as an exposure jig, and after a plurality of electronic components are bonded to the surface of the member, exposure processing for these electronic components is collectively performed. A method of performing this has been proposed (see
上述したパターン配線形成方法では、電子部品一側面へのパターン配線形成後に、露光用治具からの電子部品の剥離を行う必要がある。当該操作においては、本来の電子備品の製造工程において不必要である接着剤のみならず、剥離材も使用されることから、これらの電子部品からの完全な除去操作が必要となる。しかしながら、電子部品自体が小型であること、パターン配線形成等による凹凸の存在、といった種々の事情から、他の側面にパターン配線を形成する際にこれら材料による配線特性の劣化、更にはこれに起因する電子部品の性能の劣化といった自体が生ずる恐れがある。また、形成したパターン配線を有する一側面を治具に接着し且つこれを剥離させることから、その際に当該パターン配線にダメージを与える恐れも存在する。 In the pattern wiring forming method described above, it is necessary to peel the electronic component from the exposure jig after the pattern wiring is formed on one side surface of the electronic component. In this operation, not only the adhesive which is unnecessary in the manufacturing process of the original electronic equipment but also the release material is used, so that a complete removal operation from these electronic components is required. However, due to various circumstances such as the small size of the electronic components themselves and the presence of irregularities due to the formation of pattern wiring, etc., the deterioration of the wiring characteristics due to these materials when the pattern wiring is formed on other side surfaces, and also due to this There is a risk that the performance of the electronic component will deteriorate. Further, since one side surface having the formed pattern wiring is bonded to the jig and peeled off, there is a risk of damaging the pattern wiring.
また、微細電子部品を個々に治具に接着するという工程を繰り返すことから、固定位置或いは固定姿勢の再現性、精度等において許容値を維持することが困難な場合も生じ得る。この場合、パターン配線の微細化、電子部品の側面に露出させる内蔵チップ各々の配線端部の間隔の狭矮化の点で制限が生じる可能性もある。さらに、露光用治具に対する複数の電子部品の接着を複数回繰り返す工程、露光用治具から電子部品を剥離する工程、及び電子部品の洗浄する工程、が存在することから、これらの作業に要する時間も長くなってしまい、製造上のリードタイムの短縮が求められている。 In addition, since the process of individually bonding the fine electronic components to the jig is repeated, it may be difficult to maintain an allowable value in the reproducibility, accuracy, etc. of the fixed position or fixed posture. In this case, there is a possibility that restrictions may arise in terms of miniaturization of the pattern wiring and narrowing of the interval between the wiring end portions of each built-in chip exposed on the side surface of the electronic component. Furthermore, since there are a process of repeating the bonding of a plurality of electronic components to the exposure jig a plurality of times, a process of peeling the electronic parts from the exposure jig, and a process of cleaning the electronic parts, these operations are required. The time is also increased, and a reduction in manufacturing lead time is required.
本発明は、上述した課題に対処するために案出されたものであり、工程数を減らしてリードタイムの短縮を可能とし、電子部品の性能をある程度維持可能とすると共に更なる電子部品の小型化を可能とする電子部品の製造方法、更には当該方法を実施するための露光治具に関する。 The present invention has been devised in order to cope with the above-described problems. The number of steps can be reduced to shorten the lead time, the performance of the electronic component can be maintained to some extent, and the electronic component can be further reduced in size. The present invention also relates to a method for manufacturing an electronic component that can be realized, and to an exposure jig for performing the method.
上記課題を解決するために、本発明に係る露光用治具は、電子部品の対向する両側面に対して、露光現像処理を用いてパターン配線を形成する際に用いられる露光用治具であって、平板形状であって該平板形状の両面に貫通する貫通孔を有すると共に、該貫通孔の側面に対して電子部品における両側面各々に直交する平面を接着した際に電子部品における該両側面の各々を含む両端部分が平板形状の両面から突出する厚さを有する接着プレートと、該接着プレートの両面各々に固定可能であって、該接着プレートに固定した際に電子部品における両端部分が突出可能となる厚さと、接着プレートにおける貫通孔各々に応じた孔と、を有し、且つ電子部品が接着された際に接着プレートの貫通孔との間の隙間を閉鎖する一対のサポートプレートと、を有し、該接着プレートと該一対のサポートプレートとが電子部品を保持する保持プレートを構成することを特徴としている。 In order to solve the above-described problems, an exposure jig according to the present invention is an exposure jig used when pattern wiring is formed on both opposite side surfaces of an electronic component using exposure development processing. The both side surfaces of the electronic component have a flat plate-like through-hole penetrating both sides of the flat plate shape and are bonded to the side surface of the through-hole. The adhesive plate has a thickness in which both end portions including each protrude from both sides of the flat plate shape, and can be fixed to both sides of the adhesive plate, and the both end portions of the electronic component protrude when fixed to the adhesive plate A pair of support plates having a possible thickness and a hole corresponding to each through hole in the adhesive plate, and closing a gap between the through hole of the adhesive plate when the electronic component is bonded , Have a, and adhesive plate and the pair of support plates is characterized in that a holding plate for holding the electronic component.
なお、上述した露光用治具において、保持プレートを支持し、該保持プレートを支持する際にサポートプレートの表面から突出する電子部品の一方の端部分を収容可能な深さを有する凹部を有するベースプレートを更に有することが好ましい。この場合、保持プレートとしては、接着プレートに固定された一方のサポートプレートの表面において該ベースプレートから支持される。更に、該保持プレートは、保持プレートの任意の一方の表面側から反転させて、該保持プレートの他方の表面側からも該ベースプレートによって支持可能であることが好ましい。この場合、該保持プレートは、当初一方サポートプレートの表面で該ベースプレートにより支持されていたものが、他方のサポートプレートの表面で該ベースプレートによる支持が為されることとなる。 In the above-described exposure jig, a base plate having a recess that supports the holding plate and has a depth that can accommodate one end portion of an electronic component that protrudes from the surface of the support plate when the holding plate is supported. It is preferable to further have. In this case, the holding plate is supported from the base plate on the surface of one support plate fixed to the adhesive plate. Furthermore, it is preferable that the holding plate can be inverted from any one surface side of the holding plate and supported by the base plate from the other surface side of the holding plate. In this case, the holding plate that was initially supported by the base plate on the surface of one support plate is supported by the base plate on the surface of the other support plate.
また、上記課題を解決するために、本発明に係る電子部品の製造方法は、上述した露光用治具を用いて電子部品の対向する両側面にパターン配線を形成する電子部品の製造方法であって、貫通孔の側面に対して電子部品を接着する工程、及び電子部品を接着後の接着プレートの両面にサポートプレートを固定して保持プレートを構成する工程と、該保持プレートの両表面であるサポートプレートの各々表面に対してレジストを供給して電子部品の一側面を覆うレジスト層を形成する工程と、レジスト層に対し表面から平坦化加工を施して電子部品の該一側面が同一面内に露出するレジスト層表面を得る工程と、該レジスト層表面に対する金属膜及び第二のレジスト層の形成と該第二のレジスト層に対する露光現像処理により電子部品の一側面にパターン配線を形成する工程と、を有することが好ましい。 In order to solve the above problems, an electronic component manufacturing method according to the present invention is an electronic component manufacturing method in which pattern wirings are formed on opposite side surfaces of an electronic component using the above-described exposure jig. A step of bonding the electronic component to the side surface of the through hole, a step of fixing the support plate on both sides of the bonding plate after the electronic component is bonded, and a holding plate, and both surfaces of the holding plate. A step of supplying a resist to each surface of the support plate to form a resist layer that covers one side of the electronic component, and a flattening process from the surface to the resist layer so that the one side of the electronic component is in the same plane One surface of an electronic component by obtaining a resist layer surface exposed to the surface, forming a metal film and a second resist layer on the resist layer surface, and exposing and developing the second resist layer Forming a pattern wiring, it is preferable to have a.
また、上記課題を解決するために、本発明に係る電子部品の製造方法は、電子部品の対向する両側面にパターン配線を形成する電子部品の製造方法であって、電子部品における両側面各々と直交する面を、貫通孔を有した平板状の接着プレートにおける該貫通孔側面に接着し、電子部品における両側面の一方を各々含む端部分を該接着プレートの両面から突出させる工程と、該電子部品が接着固定された接着プレートの両面に対し、貫通孔と対応して電子部品の端部分を突出させ且つ貫通孔と電子部品端部分との隙間を閉鎖するサポートプレートを各々固定して保持プレートを構成する工程と、該保持プレートの上下面を構成するサポートプレートの各々の表面から突出する電子部品における両側面の一方及び他方の側面上に露光現像処理を含む複数の処理を施して該両側面上にパターン配線を形成する工程と、一対のサポートプレートを、両側面にパターン配線が形成された電子部品を接着保持する接着プレートより分離する工程と、電子部品を接着プレートから剥離して洗浄する工程と、を有することを特徴としている。 In order to solve the above-described problem, an electronic component manufacturing method according to the present invention is a method for manufacturing an electronic component in which pattern wiring is formed on both opposing side surfaces of the electronic component. Bonding the orthogonal surface to the side surface of the through hole in the flat plate-like adhesive plate having a through hole, and projecting end portions each including one of both side surfaces of the electronic component from both surfaces of the adhesive plate; Support plates for fixing the support plates that project the end portions of the electronic components corresponding to the through holes and close the gaps between the through holes and the end portions of the electronic components on both sides of the adhesive plate to which the components are bonded and fixed. And an exposure and development process on one and the other side surfaces of both sides of the electronic component protruding from each surface of the support plate constituting the upper and lower surfaces of the holding plate Forming a pattern wiring on the both side surfaces by performing a plurality of processes, separating the pair of support plates from an adhesive plate for bonding and holding electronic components having the pattern wiring formed on both side surfaces, Separating the component from the adhesive plate and cleaning it.
なお、上述する電子部品の製造方法において、当該複数の処理は、サポートプレート表面であって電子部品の端部分が突出する面側に対してレジストを供給して該電子部品の側面を覆うレジスト層を形成する工程と、該レジスト層の表面に平坦化加工を施して電子部品の一側面が同一面内に露出するレジスト層表面を得る工程と、レジスト層表面に金属膜の形成と第二のレジスト層の形成を含む形成処理と前記露光現像処理とを含む工程と、を有することが好ましい。また、この場合の平坦化加工は、該保持プレートを一方の面側から支持するベースプレートによって支持した状態にて為されることが好ましい。 In the electronic component manufacturing method described above, the plurality of processes are performed by supplying a resist to a surface side of the support plate on which the end portion of the electronic component protrudes to cover the side surface of the electronic component. A step of planarizing the surface of the resist layer to obtain a resist layer surface in which one side surface of the electronic component is exposed in the same plane, a formation of a metal film on the resist layer surface, and a second step It is preferable to have a process including a formation process including the formation of a resist layer and the exposure and development process. Further, the flattening process in this case is preferably performed in a state where the holding plate is supported by a base plate that supports the holding plate from one surface side.
更に、これら製造方法において、該レジスト層表面に金属膜の形成と第二のレジスト層の形成を含む形成処理と露光現像処理とを含む工程は、該レジスト層表面に第一の金属膜を形成する工程と、該第一の金属膜の表面に第二のレジスト層を形成する工程と、第二のレジスト層に露光現像処理を施して第一の金属膜表面を底面とするパターン空間を形成する工程と、第一の金属膜上であってパターン空間の内部に第二の金属膜を形成する工程と、第二のレジスト層の除去工程及び第二の金属膜を上面に有さない第一の金属膜の領域を除去する工程と、を有することが好ましい。また、この場合、該レジスト層の表面に施される平坦化加工は研削加工であることが好ましく、該研削加工後の仕上げとして研磨加工も行われることが好ましい。更に、これら製造方法において、該第二の金属膜を上面に有さない第一の金属膜の領域を除去する工程はエッチング処理或いはイオンミリング処理からなる工程であって、第一の金属膜及び第二の金属膜を同時にエッチング或いはイオンミリングし、該第一の金属膜の除去が完了した時点にてエッチング処理或いはイオンミリング処理を終了させる工程であることが好ましい。 Furthermore, in these manufacturing methods, the process including the formation process including the formation of the metal film on the resist layer surface and the formation of the second resist layer and the exposure development process forms the first metal film on the resist layer surface. A step of forming a second resist layer on the surface of the first metal film, and exposing and developing the second resist layer to form a pattern space having the first metal film surface as a bottom surface. A step of forming a second metal film on the first metal film in the pattern space, a step of removing the second resist layer, and a second metal film not having the second metal film on the upper surface. And removing a region of the one metal film. In this case, the planarization process applied to the surface of the resist layer is preferably a grinding process, and a polishing process is preferably performed as a finish after the grinding process. Further, in these manufacturing methods, the step of removing the region of the first metal film that does not have the second metal film on the upper surface is a step consisting of an etching process or an ion milling process. It is preferable that the second metal film is etched or ion milled at the same time, and the etching process or ion milling process is terminated when the removal of the first metal film is completed.
本発明によれば、電子部品の露光治具への接着、該治具からの剥離、及びこれら操作に伴って必要となる洗浄の各工程を一回行うのみでパターン配線の形成が可能となる。従って、単純にリードタイムの短縮という効果が得られるのみで無く、これら操作に起因して生じる恐れのあった上記配線特性の劣化、電子部品としての特性劣化を防止することが可能となる。また、不良品の発生が低減できることから歩留まりの向上が図られる。また、形成されたパターン配線は後工程においても治具に接着されることがないため、従来存在した接着剥離によってパターン配線に与えられるダメージも存在しなくなる。 According to the present invention, it is possible to form a pattern wiring by performing the steps of bonding an electronic component to an exposure jig, peeling from the jig, and cleaning required for these operations only once. . Therefore, not only can the effect of simply shortening the lead time be obtained, but also it is possible to prevent the above-described deterioration of the wiring characteristics and the deterioration of the characteristics as an electronic component that may occur due to these operations. Further, since the occurrence of defective products can be reduced, the yield can be improved. Further, since the formed pattern wiring is not bonded to the jig in the subsequent process, there is no damage to the pattern wiring due to the conventional adhesive peeling.
更に、本発明によれば、複数の電子部品各々と露光用治具との位置関係を一定に保持したまま該電子部品の一方の側面及び他方の側面に対してのパターン配線の形成を行うことができる。従って、生じていた露光治具と個々の電子部品との位置関係或いは個々の電子部品同士の位置関係が一方の側面でのパターン配線形成時と他方の側面での形成時とで異なることによるパターン精度の低下を考慮する必要が無くなる。このため、従来困難であった微細パターンを用いることが可能となり、より小型且つ高性能を有した電子部品を得ることが可能となる。 Furthermore, according to the present invention, the pattern wiring is formed on one side surface and the other side surface of the electronic component while maintaining the positional relationship between each of the plurality of electronic components and the exposure jig constant. Can do. Therefore, the pattern by which the positional relationship between the generated exposure jig and the individual electronic components or the positional relationship between the individual electronic components is different between the pattern wiring formation on one side and the formation on the other side. There is no need to consider the reduction in accuracy. For this reason, it becomes possible to use a fine pattern which has been difficult in the past, and it is possible to obtain an electronic component having a smaller size and higher performance.
また、本発明によれば、従来は各々2回行われていた第一の金属膜を形成する無電解めっき及び第二の金属膜を形成するめっきを各々1回で終わらせることが可能となる。これらめっき処理は部材を薬液に浸漬して行われる関係上、例えば処理中に電子部品内部に薬液の浸潤が起きる可能性も存在する。本発明の如くこれら処理の回数を減らせれば薬液により影響を受ける可能性を低減することができ、電子部品の製造に際して完成品での性能の低下等に起因する歩留まりの劣化を抑制することも可能となる。 In addition, according to the present invention, the electroless plating for forming the first metal film and the plating for forming the second metal film, which have been performed twice each in the past, can be finished once each. . Since these plating processes are performed by immersing a member in a chemical solution, for example, there is a possibility that the chemical solution may infiltrate inside the electronic component during the processing. If the number of these treatments can be reduced as in the present invention, the possibility of being affected by the chemical solution can be reduced, and it is also possible to suppress the deterioration of the yield due to the deterioration of the performance of the finished product in the production of electronic parts. It becomes possible.
以下に図面を参照して本発明の実施形態について説明する。
図1Aは本発明の一実施形態における露光治具を構成する一部材たる接着プレートの斜視図を示し、図1Bは図1Aに示す接着プレートを線1B−1Bに沿って切断した際の切断面の概略構成を示す。図2Aは露光治具を構成する一部材たるサポートプレートの斜視図を示し、図2Bは図2Aに示すサポートプレートを線2B−2Bに沿って切断した際の切断面の概略構成を示す。また、図3Aは露光治具を構成する一部材たるベースプレートの斜視図を示し、図3Bは図3Aに示すベースプレートを線3B−3Bに沿って切断した際の切断面の概略構成を示す。なお、本実施形態における露光治具は、上述した接着プレート、サポートプレート、ベースプレート及びこれら各々を固定する固定手段から構成される。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1A shows a perspective view of an adhesive plate as one member constituting an exposure jig in one embodiment of the present invention, and FIG. 1B shows a cut surface when the adhesive plate shown in FIG. 1A is cut along
本実施形態における接着プレート10は平板形状を有し、一部に位置決め用の所謂オリフラが形成された円板形状を有している。接着プレート10には上下面に貫通しバー形状の電子部品1(図4A参照)を収容する貫通孔10aが形成されている。不図示の接着剤により、電子部品1はパターン配線形成面である対向する両側面1a、1a'の各々に対して直交する所定面1bにて、貫通孔10aの一側面10bに接着固定される。電子部品1は、所謂ロボットによって接着プレート10に接着固定される。従って、貫通孔10aは、電子部品が収容可能な長さであると同時に、電子部品1を保持する不図示のロボットハンドが進入可能となる長さ"l"を有する。また、貫通孔10aは、電子部品1を保持するロボットハンドが貫通孔10aに進入し、且つ貫通孔側面10bに対して電子部品1を接着固定し、電子部品1を解放し、側面10bに対向する側面側に移動し、その後に貫通孔10から退避するという一連の動作が可能な幅"w"を有する。また、接着プレート10には、ベースプレート12に対してネジ止め固定するための座繰りを有する貫通孔10c、及び後述するサポートプレート26を当該接着プレート10に固定する際に用いられるネジ孔10dが形成されている。
The
本実施形態におけるサポートプレート26は上述した接着プレート10と類似した形状であって、一部に位置決め用の所謂オリフラが形成された円板形状を有している。サポートプレート26には、接着プレート10に対して固定された際に接着プレート貫通孔10aと対応する位置において上下面に貫通しバー形状の電子部品1(図2A参照)が貫通可能な貫通孔26aが形成されている。なお、後述するが、当該サポートプレート貫通孔26aは電子部品の端部が貫通可能なぎりぎりの大きさである長さ"ls"、幅"ws"に設定してある(図4B参照)。また、サポートプレート26には、接着プレート10に対してネジ止め固定するための座繰りを有する貫通孔26b、及び接着プレート10をベースプレート12に固定する際に用いられるネジを固定する際に当該ネジの締結等を行うためのアクセス孔26cが形成されている。
The
前述したように、電子部品1は、パターン配線形成面である対向する両側面1a、1a'の各々に対して直交する所定面1bにて、貫通孔10aの一側面10bに接着固定される。その際、各々の両側面1a、1a'を含む両端部が接着プレート10の上下面から所定の均等量突き出すように調整されている。サポートプレート26は当該状態にある接着プレート10の上下面に対してネジ止めによって固定される。その際、前述した電子部品1の両端部はこれらサポートプレート26の表面に対しても所定量突き出すこととされる。即ち、接着プレート10の厚さ"t"、サポートプレート26の厚さ"ts"として時に"t+2ts"の値は電子部品の両側面1a、1a'の間の長さよりも所定長さ小さく設定されている。ここで、接着プレート10とサポートプレート26とにより、電子部品1を保持して後述する露光現像処理等に供せられる本発明における保持プレート15を構成する(図4B参照)。
As described above, the
ベースプレート12も平板であって接着プレート10及びサポートプレート26と対応する円板形状を有し、これらオリフラによって位置合わせして各々当接するように重ね合わせた時に、前述した座繰り孔10cに対応する位置にネジ孔12bが形成されている。ベースプレート12には、更に、接着プレート10を不図示のネジによってベースプレート12に固定した際に貫通孔10の形成領域に対応するように凹部12aが形成されている。凹部12aは、両プレートを固定する作業等において、電子部品1がベースプレート12と接触することを防止する。また、凹部12は、接着プレート10に接着固定されて該プレートの上下面から突出した電子部品1の突出部1cを収容可能な深さ"d"を有する。なお、この深さ"d"は、後述するように電子部品1の一側面1a等にパターン配線が形成された状態で当該配線形成面側がベースプレート側に配置されるよう接着プレート10及びサポートプレートをベースプレート12に固定した場合あっても、これら配線を含む側面が凹部12aの底面に接触しないだけの大きさを有する。
The
なお、治具作製の容易さという観点から、本実施形態においては、ベースプレート12における凹部12aは個々の貫通孔10aに対応して複数設けるのではなく、複数の貫通孔10aが形成された領域全てを包含する大きさを有することとしている。しかしながら、発明に係る工程において前述したレジストは表面に対して平坦化加工が施されることを要する。当該加工は、研削、ミリング、エッチング等の種々の手法により可能であるが、容易性、加工速度の観点から研削によって為されることが好ましい。この場合、レジストの表面研削によって接着プレート10等に対してはベースプレート12方向に撓められる負荷が加えられる。
From the viewpoint of ease of jig fabrication, in the present embodiment, a plurality of the
しかし、ベースプレート12による接着プレート10の支持は凹部12aの中央部では得られない。このため、当該接着プレート10は、金属、セラミック等剛性の高い材料から構成することが好ましい。また、本実施形態においては、サポートプレート26と接着プレート10と、及び接着プレート10とベースプレート12と、をネジ止めによって各々固定することとしている。この場合、接着プレート10の座繰り孔10c、ベースプレート12のネジ孔12b、及び不図示のネジ等は、本実施形態における固定手段として機能する。しかしながら、本発明の実施形態は当該例に限定されず、接着プレート10、サポートプレート26及びベースプレート12を一体化可能とし、且つ当該一体化の操作が容易且つ確実に行うことが可能であれば、例えばヒンジを用いる等、種々の構成を用いて構築することが可能である。
However, the support of the
なお、本実施形態において、露光用治具としてベースプレート12を用いている。しかしながら、接着プレート10の両面に対してサポートプレート26を固定して保持プレート15を構成し、当該保持プレート15の両面に対して露光現像処理等を施してパターン配線を得る方法であれば、露光用治具は当該様式に限定されない。具体的には、当該ベースプレートは、保持プレートの両面に対して露光処理等を容易且つ確実に実施するために当該保持プレートを支持できれば良い。更に、レジストの表面平坦面16aを得るための平坦化加工を容易に実施できる構成を有すればより好ましい。
In the present embodiment, the
次に、前述した露光治具を用いて実際に電子部品1に対してパターン配線を形成する工程について詳述する。
図4A〜図4Oは、本発明に係る電子部品の製造方法の一実施形態について、各工程における電子部品1、接着プレート10、サポートプレート26、ベースプレート12等を図1Bと同様の様式にて部分的に示す図である。また、図5A〜図5Oは、各々図4A〜図4Oに示された工程にある電子部品1、接着プレート10、サポートプレート26、ベースプレート12等を個々の工程で観察されるであろう状態を斜視図として模式的に示すものである。また、図6A〜図6Hは、図1B等と同様の様式であって且つ電子部品1の一側面1a近傍のみを拡大し、パターン配線形成の各工程を模式的に示すものである。
Next, the process of actually forming the pattern wiring on the
4A to 4O show an embodiment of a method for manufacturing an electronic component according to the present invention, in which the
本実施形態において、電子部品1は、まず不図示のロボットアームによって、接着剤が塗布された接着プレート10の貫通孔側面10bに対して接着固定される(図4A及び図5A)。接着面1bは、電子部品におけるパターン配線形成面たる両側面1a、1a'の各々に対して直交する面となる。また、当該接着工程は、電子部品1の両側面各々を含む両端部が接着プレート10の上下面より各々所定量突き出した状態となるよう行われる。全ての貫通孔10aに対する電子部品1の接着固定が完了すると、ネジ28によってサポートプレート26が接着プレート10の上下面に固定され、保持プレート15として構成される(図4B)。続いて、接着プレート10及びポートプレート26は、ネジ14によってベースプレート12に固定される(図4C及び図5C)。本実施形態においては、各々のプレートは当接可能な領域にて当接し、ベースプレート側に突出する電子部品の一端部分はベースプレート12凹部12aに収容される。
In this embodiment, the
接着プレート10及びサポートプレート26とベースプレート12とが一体化された後、接着プレート10の表面側(ベースプレート12と当接する面とは反対の面)側にレジスト16が塗布される(図4D及び図5D)。レジスト16は、サポートプレート26の上面及び接着プレート10に接着固定された電子部品1の上側端面(ベースプレート12と対向する面とは反対の面)を完全に覆うまで塗布される。ここで、本実施形態においては、サポートプレート貫通孔26aとこれを貫通する電子部品1との間隔を0.1mm以下としている。また、用いるレジストもある程度の粘性を保有したものを用いている。このため、当該レジスト16はこの間隔を通過することができず、サポートプレート26、電子部品1、及び接着プレート貫通孔10aとから構成される空間に至ることがない。なお、サポートプレート26は、当該空間に対するレジストの侵入を防止するという観点から、本明細書においては電子部品と接着プレート貫通孔との空間を閉鎖する機能を有する構成として定義されることが好ましい。
After the
当該空間は実際の電子部品の製造に際して特に寄与することが無く、実際上当該空間に侵入するレジストは無駄となる。また、当該空間は開口に対して内部が比較的広いことから、当該領域に侵入したレジストを除去する際に余計な処理時間を要し、更にその後の洗浄においても洗浄ムラ等に留意することが必要となる。本実施形態では、このような空間に対してレジストが至ることが防がれることから、処理時間の短縮、工程時における課題の削減といった効果が得られる。 The space does not particularly contribute to the manufacture of actual electronic components, and the resist that actually enters the space is wasted. In addition, since the space is relatively wide with respect to the opening, it takes extra processing time to remove the resist that has entered the area, and attention must be paid to cleaning unevenness in subsequent cleaning. Necessary. In the present embodiment, resist is prevented from reaching such a space, so that effects such as reduction in processing time and reduction in problems during the process can be obtained.
なお、本実施形態では、更なる工程においてレジスト16等が付着した状態にてサポートプレート26及び接着プレート10をベースプレート12から取り外す等の作業を為す必要がある。また、後述するようにこれらプレートは後工程において反転し、レジスト付着面側をベースプレート12表面と当接させることを要する。このためネジ14へのアクセスが可能となり且つ当該レジスト付着面とベースプレート12表面とが当接可能となるように、サポートプレート26表面上の所定の領域26c上のレジスト16を除去する(図4E及び図5E)。その後、レジスト16を乾燥させ、ある程度の硬化が図られる。レジスト16が硬化した後、レジスト16の表面を平坦化するための加工として、図4Fに示すように研削装置18を用いてレジスト16を表面側から研削を行う。当該研削操作は、電子部品1の一側面1aが露出する面16aに至るまで行われる。図5Fは、レジスト16の表面を研削して、電子部品一端面1aが露出した面16aを示している。また、図6Aは、当該状態にある電子部品の一側面1aの近傍を示している。また、研削加工の後には、例えば所謂スメアと呼ばれる金属の残渣が研削面表面に残存する場合が考えられる。このため、電極膜に起因した当該スメアの除去のために、研削加工終了後に所謂研磨加工を追加することとしても良い。
In the present embodiment, it is necessary to perform an operation such as removing the
面16aが得られた後ネジ14を外し、サポートプレート26、接着プレート10等を一旦ベースプレート12から分離する。分離後これらサポートプレート26、接着プレート10等を反転させ、電子部品1の他の端面1a'が上面となるように配置した後、再びネジ14によってこれらサポートプレート26、接着プレート10等をベースプレート12に固定する(図4G及び5G)。その際、上述したサポートプレート26方面の所定の領域26cがベースプレート12表面のプレート支持領域である平坦面と密着する。サポートプレート26、接着プレート10等がベースプレート12に固定された後、前述したレジスト16の塗布、所定の領域26c上のレジストの除去、レジスト16のある程度の硬化を行った後、当該レジスト塗布面において、再度電子部品1の他の側面1a'が露出する面16aに至るまでの研削が行われる(図4H及び図5H)。
After the
接着プレート10、2枚のサポートプレート26等を一体とした保持プレート15の上下面においてレジスト表面に平坦面16aが得られた後、これら保持プレート15はベースプレート12から分離される(図4I及び図5I)。続いて、上下の平坦面16a表面、電子部品一側面1a及び電子部品の他の一側面1a'に対して、無電解めっきによる第一の金属膜20の形成が行われる。該第一の金属膜20は、第一の所定厚さ形成される。第一の金属膜20が形成された状態を図4J、図5J及び図6Bに示す。続いて、第一の金属膜20の表面にドライフィルム22を貼り付ける(図4K、図5K及び図6C)。なお、ドライフィルム22は第二のレジスト層として作用するが、露光現像処理が可能であり且つある程度これら処理に問題の無いレベルでの均一な厚さを得ることが可能であれば、種々の感光性材料を用いて当該層を形成することが可能である。更に、該フィルム22に露光・現像処理を施すことにより、第一の金属膜20を挟んで電子部品一側面1aと対向する位置にパターン空間22aを、また、他の一側面1a'と対向する位置にパターン空間22a'を形成する(図4L、図5L及び図6D)。パターン空間22は、第一の金属膜20により構成される底面20aにおいて、パターン配線のパターンが形成されている。
After the
ドライフィルム22のパターニング終了後、当該パターンを用い且つパターン底面の第一の金属膜20をシードとして第二の金属膜24をめっきにより第二の所定厚さ形成する(図6E)。第二の金属膜24形成後、ドライフィルム22を除去し、平坦な第一の金属膜20の表面上にパターン化された第二の金属膜24が配置された、図4M,図5M及び図6Fに示す状態を得る。レジスト16の表面が第一の金属膜20及び第二の金属膜24だけで覆われた状態が得られた後、これら金属膜に対してエッチング処理を施し、電子部品一側面1a上或いは他の一側面1a'上以外の第一の金属膜20を除去する(図4N、図5N及び図6G)。ここで、第一の電極膜20の第一の所定厚さは、第二の電極膜24の第二の所定厚さよりも薄く設定されている。従って、図6Gに示すように、第一の金属膜20をエッチングによって全て除去した場合であっても、第二の金属膜24は第一の所定厚さ分のみその厚さを減じるが、十分に配線としての機能を果たすことが可能となる。尚、本実施形態において余分な金属膜の除去のために所謂エッチング処理を行うこととしているが、本発明は当該処理の使用に限定されない。即ち、金属膜を所定量除去可能であれば、エッチング処理に換えて例えばイオンミリング処理によってこれを行うこととしても良い。
After the patterning of the
次に、図4O、図5O及び図6Hに示すように保持プレート15の上下面に形成されていたレジスト16からなる層を除去する。更にその後、ネジ14を外し、接着プレート10をサポートプレート26から分離する。その後、接着プレート10に接着固定された電子部品1を溶剤等により剥離し、個々に洗浄を行うことによって、これら複数の電子部品1に対する2次配線パターンの形成が終了する。以上の工程を実施することにより、電子部品に対して行われる接着、剥離、洗浄の各工程は一回のみで済むこととなる。また、接着プレート10を反転した場合であっても、露光装置の露光中心と接着プレート貫通孔10a各々の位置関係の対象性が維持されることで、電子部品1各々の位置関係及びこれらと接着プレート10との位置関係を維持したままで露光処理を行うことが可能となる。従って、露光精度の向上が図られる。
Next, as shown in FIGS. 4O, 5O and 6H, the layer made of the resist 16 formed on the upper and lower surfaces of the holding
なお、本実施形態では、パターン配線形成に際して、まずシード層として無電解めっき法によって第一の金属膜20を形成し、その上に通常のめっき法によって第二の金属膜24を形成し、これら金属の積層からなる金属配線層を得ることとしている。しかしながら、本発明は当該形態に限定されない。例えば、電子部品一側面1a及び他の側面1a'には予め金属配線等の密着性を高める粗面化等の処理を施し、無電解めっき法のみによって所定の厚さの金属配線層を一度に得ることとしても良い。この場合、レジスト16の表面研削の後に、電子部品の一側面及び他の側面に対する密着性改善処理を施した後にめっき膜の形成及びそのパターニングの処理が行われることとなる。また、ベースプレート12の凹部12aの大きさは接着プレート貫通孔10aの形成領域全域を含む大きさとしている。しかし、接着プレート10の反転操作の容易性及び電子部品1のベースプレート12への接触の回避が担保可能であれば、レジスト研削時におけるベースプレート12による接着プレート10の支持力の向上、及び使用レジスト量の削減の観点から、凹部12aは電子部品1の端部を収容可能な必要最低限の大きさを有していれば良い。
In the present embodiment, when the pattern wiring is formed, first the
また、上述した実施形態では、電子部品1が接着された接着プレート10をサポートプレートに固定し、当該状態にて電子部品の一側面にパターン配線を形成する工程に関して詳細に述べている。しかし、当該パターン配線の形成工程は本発明の実施に際して最も適切と考えられるパターン配線の形成工程を述べたものであり、所謂露光現像処理を用いた上記した以外の種々の配線形成方法を適用することも可能である。また、上述した実施形態では、レジスト16の表面に平坦化処理を実施した後のパターン配線形成に関しても詳細に述べている。しかし、当該パターン配線の形成工程は本発明の実施に際して最も適切と考えられるパターン配線の形成工程を述べたものであり、所謂露光現像処理を用いた上記した以外の種々の配線形成方法を適用することも可能である。
Moreover, in embodiment mentioned above, it described in detail regarding the process which fixes the
本発明は、複数のリップ等を内蔵する所謂3次元実装タイプの電子部品に対しての2次配線を形成する電子部品の製造方法及び当該方法に供せられる露光用治具に関する。しかしながら、本発明に係る製造方法の実施及び治具の使用は当該電子部品に限定されず、所謂チップコンデンサ、チップインダクタ等の外部にパターン化された配線を形成することを要する種々の電子部品に対しても適用可能である。 The present invention relates to a method of manufacturing an electronic component for forming secondary wiring for a so-called three-dimensional mounting type electronic component incorporating a plurality of lips and the like, and an exposure jig used in the method. However, the implementation of the manufacturing method and the use of the jig according to the present invention are not limited to the electronic component, and various electronic components that need to form a patterned wiring outside a so-called chip capacitor, chip inductor, or the like. It can also be applied to.
1:電子部品、 10:接着プレート、 12:ベースプレート、 14、28:ネジ、15:保持プレート 16:レジスト、 18:研削装置、 20:第一の金属膜、 22:ドライフィルム、 24:第二の金属膜、 26:サポートプレート
1: Electronic component 10: Adhesive plate 12:
Claims (12)
平板形状であって前記平板形状の両面に貫通する貫通孔を有すると共に、前記貫通孔の側面に対して前記電子部品における前記両側面各々に直交する平面を接着した際に前記電子部品における前記両側面の各々を含む両端部分が前記平板形状の前記両面から突出する厚さを有する接着プレートと、
前記接着プレートの前記両面各々に固定可能であって、前記接着プレートに固定した際に前記電子部品における前記両端部分が突出可能となる厚さと、前記接着プレートにおける前記貫通孔各々に応じた孔と、を有し、且つ前記電子部品が接着された際に前記接着プレートの前記貫通孔との間の隙間を閉鎖する一対のサポートプレートと、を有し、
前記接着プレートと前記一対のサポートプレートとが前記電子部品を保持する保持プレートを構成することを特徴とする露光用治具。 An exposure jig used when pattern wiring is formed using exposure development processing on both opposing side surfaces of an electronic component,
The both sides of the electronic component when having a flat plate shape and having through holes penetrating both sides of the flat plate shape and bonding a plane perpendicular to each of the both side surfaces of the electronic component to the side surface of the through hole An adhesive plate having a thickness in which both end portions including each of the surfaces protrude from the both surfaces of the flat plate shape;
A thickness that can be fixed to each of the both surfaces of the adhesive plate, and that the both end portions of the electronic component can protrude when fixed to the adhesive plate, and a hole corresponding to each of the through holes in the adhesive plate, And a pair of support plates that close a gap between the through holes of the adhesive plate when the electronic component is bonded, and
An exposure jig, wherein the adhesive plate and the pair of support plates constitute a holding plate for holding the electronic component.
前記貫通孔の前記側面に対して前記電子部品を接着する工程、及び前記電子部品を接着後の前記接着プレートの両面に前記サポートプレートを固定して前記保持プレートを構成する工程と、
前記保持プレートの両表面である前記サポートプレートの各々表面に対してレジストを供給して前記電子部品の一側面を覆うレジスト層を形成する工程と、
前記レジスト層に対し表面から平坦化加工を施して前記電子部品の前記一側面が同一面内に露出するレジスト層表面を得る工程と、
前記レジスト層表面に対する金属膜及び第二のレジスト層の形成と前記第二のレジスト層に対する露光現像処理により前記電子部品の前記一側面に前記パターン配線を形成する工程と、を有することを特徴とする電子部品の製造方法。 A method for manufacturing an electronic component, wherein the pattern wiring is formed on the opposite side surfaces of the electronic component using the exposure jig according to claim 1,
Adhering the electronic component to the side surface of the through-hole, and fixing the support plate on both sides of the adhesive plate after adhering the electronic component, and configuring the holding plate;
Supplying a resist to each surface of the support plate, which is both surfaces of the holding plate, to form a resist layer covering one side surface of the electronic component;
Applying a planarization process from the surface to the resist layer to obtain a resist layer surface in which the one side surface of the electronic component is exposed in the same plane;
Forming the pattern wiring on the one side surface of the electronic component by forming a metal film and a second resist layer on the resist layer surface and exposing and developing the second resist layer. Manufacturing method for electronic parts.
前記電子部品における前記両側面各々と直交する面を、貫通孔を有した平板状の接着プレートにおける前記貫通孔側面に接着し、前記電子部品における前記両側面の一方を各々含む端部分を前記接着プレートの両面から突出させる工程と、
前記電子部品が接着固定された前記接着プレートの両面に対し、前記貫通孔と対応して前記電子部品の端部分を突出させ且つ前記貫通孔と前記電子部品端部分との隙間を閉鎖するサポートプレートを各々固定して保持プレートを構成する工程と、
前記保持プレートの上下面を構成する前記サポートプレートの各々の表面から突出する前記電子部品における前記両側面の一方及び他方の側面上に露光現像処理を含む複数の処理を施して前記両側面上にパターン配線を形成する工程と、
前記一対のサポートプレートを、前記両側面に前記パターン配線が形成された前記電子部品を接着保持する前記接着プレートより分離する工程と、
前記電子部品を前記接着プレートから剥離して洗浄する工程と、を有することを特徴とする電子部品の製造方法。 An electronic component manufacturing method for forming a pattern wiring on opposite side surfaces of an electronic component,
A surface orthogonal to each of the both side surfaces of the electronic component is bonded to a side surface of the through hole in a flat plate-like adhesive plate having a through hole, and an end portion including each of the both side surfaces of the electronic component is bonded. Projecting from both sides of the plate;
A support plate for projecting an end portion of the electronic component corresponding to the through hole and closing a gap between the through hole and the end portion of the electronic component on both surfaces of the adhesive plate to which the electronic component is bonded and fixed Forming a holding plate by fixing each of them,
A plurality of processes including an exposure development process are performed on one and the other side surfaces of the both side surfaces of the electronic component protruding from the respective surfaces of the support plate constituting the upper and lower surfaces of the holding plate. Forming a pattern wiring; and
Separating the pair of support plates from the adhesive plate that adheres and holds the electronic component on which the pattern wiring is formed on both side surfaces;
And a step of peeling and cleaning the electronic component from the adhesive plate.
前記レジスト層の表面に平坦化加工を施して前記電子部品の前記一側面が同一面内に露出するレジスト層表面を得る工程と、
前記レジスト層表面に金属膜の形成と第二のレジスト層の形成を含む形成処理と前記露光現像処理とを含む工程と、を有することを特徴とする請求項5に記載の電子部品の製造方法。 The plurality of treatments include a step of forming a resist layer that covers a side surface of the electronic component by supplying a resist to the surface side of the support plate on which the end portion of the electronic component projects.
Applying a planarization process to the surface of the resist layer to obtain a resist layer surface in which the one side surface of the electronic component is exposed in the same plane;
6. The method of manufacturing an electronic component according to claim 5, further comprising: a forming process including forming a metal film on the surface of the resist layer, forming a second resist layer, and the exposure and developing process. .
前記レジスト層表面に第一の金属膜を形成する工程と、前記第一の金属膜の表面に第二のレジスト層を形成する工程と、
前記第二のレジスト層に露光現像処理を施して前記第一の金属膜表面を底面とするパターン空間を形成する工程と、
前記第一の金属膜上であって前記パターン空間の内部に第二の金属膜を形成する工程と、
前記第二のレジスト層の除去工程及び前記第二の金属膜を上面に有さない前記第一の金属膜の領域を除去する工程と、を有することを特徴とする請求項6或いは7何れかに記載の電子部品の製造方法。 The process including the formation process including the formation of the metal film and the formation of the second resist layer on the resist layer surface and the exposure and development process,
Forming a first metal film on the surface of the resist layer; forming a second resist layer on the surface of the first metal film;
A step of subjecting the second resist layer to exposure and development to form a pattern space having the first metal film surface as a bottom surface;
Forming a second metal film on the first metal film and inside the pattern space;
8. The method according to claim 6, further comprising a step of removing the second resist layer and a step of removing a region of the first metal film that does not have the second metal film on an upper surface. The manufacturing method of the electronic component of description.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007315788A JP4952939B2 (en) | 2007-12-06 | 2007-12-06 | Electronic component manufacturing method and jig used in the method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007315788A JP4952939B2 (en) | 2007-12-06 | 2007-12-06 | Electronic component manufacturing method and jig used in the method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009139633A JP2009139633A (en) | 2009-06-25 |
JP4952939B2 true JP4952939B2 (en) | 2012-06-13 |
Family
ID=40870299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007315788A Expired - Fee Related JP4952939B2 (en) | 2007-12-06 | 2007-12-06 | Electronic component manufacturing method and jig used in the method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4952939B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6116318B2 (en) * | 2013-03-28 | 2017-04-19 | 日本フイルコン株式会社 | Electronic component movable jig |
JP6116341B2 (en) * | 2013-04-26 | 2017-04-19 | 日本フイルコン株式会社 | Electronic component movable jig |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3612941B2 (en) * | 1996-10-31 | 2005-01-26 | Nok株式会社 | Sensor element manufacturing method and sensor element manufacturing apparatus |
JPH11218938A (en) * | 1998-01-30 | 1999-08-10 | Hitachi Cable Ltd | Fixing jig for three-dimensional formed product |
JP2009139631A (en) * | 2007-12-06 | 2009-06-25 | Tdk Corp | Method for manufacturing electronic component and holder used for the method |
-
2007
- 2007-12-06 JP JP2007315788A patent/JP4952939B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009139633A (en) | 2009-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10034368B2 (en) | Flying tail type rigid-flexible printed circuit board | |
US20060205116A1 (en) | Methods for packaging microfeature devices and microfeature devices formed by such methods | |
KR100389314B1 (en) | Making method of PCB | |
JP2008112996A (en) | Method of manufacturing printed-circuit substrate | |
JP2009529244A (en) | Method for planarizing vias formed in a substrate | |
TWI642145B (en) | Semiconductor package substrate and manufacturing method thereof | |
JP4952939B2 (en) | Electronic component manufacturing method and jig used in the method | |
JPH06502744A (en) | Multi-chip integrated circuit packages and modules | |
TWI662676B (en) | Circuit carrier with embedded substrate, manufacturing method thereof and chip package structure | |
JP4135390B2 (en) | Semiconductor device and manufacturing method thereof | |
US20090166892A1 (en) | Circuit board for semiconductor package having a reduced thickness, method for manufacturing the same, and semiconductor package having the same | |
US7742843B2 (en) | Method for the structured application of a laminatable film to a substrate for a semiconductor module | |
JP2001308095A (en) | Semiconductor device and method of manufacture | |
JP2009139631A (en) | Method for manufacturing electronic component and holder used for the method | |
JP4000609B2 (en) | Electronic component mounting substrate and manufacturing method thereof | |
EP0836228A2 (en) | Improvements in or relating to carrier tapes | |
US20050109533A1 (en) | Circuit board and manufacturing method thereof that can easily provide insulating film between projecting electrodes | |
JP2654871B2 (en) | Partial metal plating method for lead frame | |
KR101441466B1 (en) | Ultra-thin package board and manufacturing method thereof | |
JP3238685B2 (en) | Method of manufacturing integrated microwave assembly | |
US20060157272A1 (en) | Microvia structure and fabrication | |
JP3649129B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JPH11204519A (en) | Semiconductor device and its manufacture | |
JP7266454B2 (en) | Wiring board, laminated wiring board, and method for manufacturing wiring board | |
JP2003109987A (en) | Flip chip mounting board and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120215 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120228 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |