JP4952338B2 - Semiconductor device manufacturing method, etching apparatus, and storage medium - Google Patents

Semiconductor device manufacturing method, etching apparatus, and storage medium Download PDF

Info

Publication number
JP4952338B2
JP4952338B2 JP2007094770A JP2007094770A JP4952338B2 JP 4952338 B2 JP4952338 B2 JP 4952338B2 JP 2007094770 A JP2007094770 A JP 2007094770A JP 2007094770 A JP2007094770 A JP 2007094770A JP 4952338 B2 JP4952338 B2 JP 4952338B2
Authority
JP
Japan
Prior art keywords
etching
film
etched
gas
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007094770A
Other languages
Japanese (ja)
Other versions
JP2007294943A (en
Inventor
宏 辻本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007094770A priority Critical patent/JP4952338B2/en
Publication of JP2007294943A publication Critical patent/JP2007294943A/en
Application granted granted Critical
Publication of JP4952338B2 publication Critical patent/JP4952338B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Description

本発明は被エッチング膜の上にフォトレジストマスクが積層された基板に対してエッチングガスを用いて前記被エッチング膜をエッチングする半導体装置の製造方法、その方法を実施するエッチング装置及びその方法を実施するためのコンピュータプログラムを含んだ記憶媒体に関する。     The present invention provides a method for manufacturing a semiconductor device for etching a film to be etched using an etching gas on a substrate having a photoresist mask laminated on the film to be etched, an etching apparatus for performing the method, and the method. The present invention relates to a storage medium including a computer program for performing the above.

半導体デバイスは年々高集積化する傾向にあり、ウエハに形成されるパターンの微細化に応えるためにレジスト材料や露光技術の改善が進み、レジストマスクの開口寸法も相当小さくなってきている。一方パターンの微細化が進むにつれ、ホール(コンタクトホールやビアホール)の口径やトレンチ(配線溝)の幅の仕上がり寸法に対して益々厳しい精度が要求されてきている。
こうしたことから、例えば特許文献1に記載されているように、反応ガスの種類や供給量などとエッチング速度との関係を予め求めておき、例えばエッチングの深さに応じて供給量をコントロールするなどの工夫がされている。
Semiconductor devices tend to be highly integrated year by year, and resist materials and exposure techniques have improved to meet the miniaturization of patterns formed on wafers, and the opening size of resist masks has become considerably smaller. On the other hand, as pattern miniaturization progresses, stricter accuracy is required for the finished dimensions of the hole (contact hole and via hole) diameter and the trench (wiring groove) width.
For this reason, as described in Patent Document 1, for example, the relationship between the type and supply amount of the reaction gas and the etching rate is obtained in advance, and the supply amount is controlled according to the etching depth, for example. Has been devised.

ところでフォトリソグラフィにおいては、レジストの塗布条件、塗布後の加熱処理条件、露光条件、露光後の加熱条件及び現像処理の条件などの多数の条件により現像パターンの仕上がりが決まってくるため、フォトレジストマスクの開口寸法を一定化することは実際には不可能であり、開口寸法のばらつきの発生は避けられない。このためこのばらつきに起因して被エッチング膜をエッチングした後の前記仕上がり寸法もばらついてしまう。   By the way, in photolithography, the finish of a development pattern is determined by a number of conditions such as resist coating conditions, post-coating heat treatment conditions, exposure conditions, post-exposure heating conditions, and development processing conditions. In practice, it is impossible to make the opening size constant, and variations in the opening size are inevitable. For this reason, the finished dimension after etching the film to be etched varies due to this variation.

エッチング後の凹部の仕上がり寸法が例えば設計値から外れると、設計どおりのデバイス特性が得られないという問題の他、設計値よりも大きくなると、互いに隣接するビアホールやコンタクトホール同士が接近してくることによりホール間で短絡する懸念もある。また最近では多層レジスト構造が開発されているが、多層レジストの最下層の有機膜のホール同士が接近すると膜倒れになる課題もある。   For example, if the finished dimensions of the recesses after etching deviate from the design value, the device characteristics cannot be obtained as designed, and if it exceeds the design value, adjacent via holes and contact holes may be close to each other. There is also a concern of short-circuiting between holes. Recently, a multilayer resist structure has been developed, but there is a problem that the film collapses when the holes of the organic film in the lowermost layer of the multilayer resist come close to each other.

従って、目的とするエッチングの仕上がりに応じたエッチングのプロセス条件を追い込んだとしても、その前工程であるマスクパターン形成工程における処理のばらつきの影響を受けてしまう課題があり、パターンの微細化を阻む要因の一つになっている。
特開2003−282536号公報(請求項1及び請求項7)
Therefore, even if the etching process conditions according to the target etching finish are pursued, there is a problem that it is affected by variations in processing in the mask pattern forming process, which is the previous process, and the pattern miniaturization is prevented. It is one of the factors.
JP 2003-282536 A (Claims 1 and 7)

本発明はこのような問題を解決するためになされたものであって、その目的は被エッチング膜の上にフォトレジストマスクが積層された基板の前記被エッチング膜をエッチングするにあたって、エッチングにより形成された凹部の仕上がり寸法のばらつきを抑えることができる技術を提供することである。   The present invention has been made in order to solve such a problem, and an object of the present invention is to form an etching film when etching the film to be etched on a substrate in which a photoresist mask is laminated on the film to be etched. It is another object of the present invention to provide a technique capable of suppressing variations in the finished dimensions of the recessed portions.

本発明の半導体装置の製造方法は、被エッチング膜の上にフォトレジストマスクが積層された基板を処理容器内に搬入してエッチングガスにより前記被エッチング膜をエッチングする方法において、
第1の基板に対し、エッチングを行うための複数のエッチングガスの流量比について、パラメータ値とエッチングにより形成された被エッチング膜の凹部の開口寸法との相関関係を求め工程と、
エッチングを行おうとする第2の基板について、エッチング前にフォトレジストマスクの開口寸法を測定する工程と、
前記工程で測定したフォトレジストマスクの開口寸法と前記相関関係を求めたときのエッチング前の前記第1の基板のフォトレジストマスクの開口寸法との差と、被エッチング膜の凹部の開口寸法の目標値と、前記相関関係と、に基づいて、前記第2の基板の被エッチング膜の凹部の開口寸法が目標値となる複数のエッチングガスの流量比の値を決定する工程と、
前記複数のエッチングガスの流量比については、前記工程で決定された値を用いて前記第2の基板の被エッチング膜に対してエッチングを行う工程と、
を含むことを特徴とする。
また、本発明の他の半導体装置の製造方法は、基板と、この基板上に形成された被エッチング膜と、この膜上に形成された、開口を有するフォトレジストマスクとを備えた被処理体に対してエッチング処理を行って、前記膜に凹部を形成する半導体装置の製造方法であって、
前記エッチング処理のための一つのプロセスパラメータについて、基準開口寸法の前記開口を有するマスクを用いて前記エッチング処理を行った場合における、パラメータ値と前記凹部の開口寸法との間の第1の相関関係を求めておく工程と、
前記マスクの開口寸法変化量と、前記凹部の開口寸法変化量との間の第2の相関関係を求めておく工程と、
前記エッチング処理を行おうとする被処理体における前記マスクの実開口寸法を測定する工程と、
前記マスクの前記実開口寸法と前記基準開口寸法との差、形成すべき前記凹部の目標開口寸法並びに、前記第1及び第2の相関関係に基づいて、前記凹部の目標開口寸法を得るための前記プロセスパラメータの目標パラメータ値を決定する工程と、
前記プロセスパラメータが前記目標パラメータ値となるようにして前記被処理体に対するエッチング処理を行う工程と、を含み、
少なくとも2種類のエッチングガスを用いて前記エッチング処理を行うと共に、前記プロセスパラメータは前記エッチングガスの流量比であることを特徴とする。
ここで前記凹部の開口寸法とはコンタクトホールやビアホールなどのホールの口径あるいは溝の幅などを指す。
A method of manufacturing a semiconductor device of the present invention is a method of carrying a substrate in which a photoresist mask is stacked on an etching target film into a processing container and etching the etching target film with an etching gas.
With respect to the first substrate, and the flow ratio of a plurality of etching gas for performing etching, Ru obtains the correlation between the opening dimension of the concave portion of the film to be etched which is formed by the parameter value and an etching process,
Measuring the opening size of the photoresist mask before etching for the second substrate to be etched ;
The difference between the opening size of the photoresist mask measured in the step and the opening size of the photoresist mask on the first substrate before etching when the correlation is obtained, and the target of the opening size of the recess of the film to be etched Determining a flow ratio value of a plurality of etching gases based on the value and the correlation, wherein the opening size of the recess of the etching target film of the second substrate is a target value;
For the flow rate ratio of the plurality of etching gases, a step of etching the etching target film of the second substrate using the value determined in the step;
It is characterized by including.
According to another aspect of the present invention, there is provided a semiconductor device manufacturing method comprising: a substrate; a film to be etched formed on the substrate; and a photoresist mask having an opening formed on the film. A method of manufacturing a semiconductor device by performing an etching process on the film to form a recess in the film,
For one process parameter for the etching process, a first correlation between the parameter value and the opening size of the recess when the etching process is performed using a mask having the opening having a reference opening size The process of seeking
Obtaining a second correlation between the opening dimension change amount of the mask and the opening dimension change amount of the recess;
Measuring the actual opening size of the mask in the object to be processed, the etching process;
Based on the difference between the actual opening size of the mask and the reference opening size, the target opening size of the recess to be formed, and the first and second correlations, the target opening size of the recess is obtained. Determining a target parameter value for the process parameter;
Performing an etching process on the object to be processed such that the process parameter becomes the target parameter value,
The etching process is performed using at least two kinds of etching gas, and the process parameter is a flow rate ratio of the etching gas.
Here, the opening size of the concave portion refers to the diameter of a hole such as a contact hole or a via hole or the width of a groove.

本発明のエッチング装置は被エッチング膜の上にフォトレジストマスクが積層された基板を処理容器内に搬入してエッチングガスにより前記被エッチング膜をエッチングするエッチング装置において、
エッチングを行うための複数のエッチングガスの流量比について、前記複数のエッチングガスの流量比の値と第1の基板のエッチングにより形成された被エッチング膜の凹部の開口寸法との相関関係が記憶された記憶部と、
エッチングを行おうとする第2の基板における当該エッチング前に測定されたフォトレジストマスクの開口寸法の測定値と、前記相関関係を求めたときの前記第1の基板のエッチング前のフォトレジストマスクの開口寸法と、前記記憶部内の相関関係と、被エッチング膜の凹部の開口寸法の目標値と、に基づいて、前記第2の基板の被エッチング膜の凹部の開口寸法が目標値となる前記複数のエッチングガスの流量比の値を決定する手段と、
前記複数のエッチングガスの流量比については前記手段で決定された値を用い、その他のプロセスパラメータについては予め設定されたパラメータ値を用いて前記第2の基板にエッチングを実行する手段と、を備えたことを特徴とする。
The etching apparatus of the present invention is an etching apparatus for carrying a substrate having a photoresist mask laminated on an etching target film into a processing container and etching the etching target film with an etching gas.
For the flow rate ratio of a plurality of etching gases for performing etching, the correlation between the value of the flow ratio of the plurality of etching gases and the opening size of the recess of the film to be etched formed by etching the first substrate is stored. Storage unit,
The measured value of the opening dimension of the photoresist mask measured before the etching on the second substrate to be etched and the opening of the photoresist mask before the etching of the first substrate when the correlation is obtained. and dimensions, the correlation in the storage unit, and a target value of the opening dimension of the concave portion of the film to be etched, on the basis of the opening size of the recess of the film to be etched of said second substrate of said plurality comprising a target value Means for determining the value of the flow ratio of the etching gas ;
Means for performing etching on the second substrate using a value determined by the means for the flow ratio of the plurality of etching gases and using a preset parameter value for the other process parameters. It is characterized by that.

前記複数のエッチングガスの流量比は、例えば前記凹部の開口寸法を狭めるためのエッチングガスと、前記凹部の開口寸法を広げるためのエッチングガスとの流量比であり、被エッチング膜とフォトレジストマスクとの間にはシリコン、酸素及び窒素を含む反射防止膜が設けられており、複数のエッチングガスは当該反射防止膜をエッチングするCF4及びC4F8であってもよい。

The flow rate ratio of the plurality of etching gases is, for example, a flow rate ratio between an etching gas for narrowing the opening size of the recess and an etching gas for widening the opening size of the recess, and the etching target film and the photoresist mask An antireflection film containing silicon, oxygen and nitrogen is provided between them, and the plurality of etching gases may be CF4 and C4F8 for etching the antireflection film.

本発明の記憶媒体は、被エッチング膜の上にフォトレジストマスクが積層された基板を処理容器内に搬入し、エッチングガスを用いて半導体装置を製造する方法に使用され、コンピュータ上で動作するコンピュータプログラムを格納した記憶媒体であって、前記コンピュータプログラムは、既述の半導体装置の製造方法を実施するようにステップが組まれていることを特徴とする。   The storage medium of the present invention is a computer that operates on a computer and is used in a method of manufacturing a semiconductor device using an etching gas by carrying a substrate in which a photoresist mask is laminated on an etching target film into a processing container. A storage medium storing a program, wherein the computer program includes steps for carrying out the semiconductor device manufacturing method described above.

本発明によれば、エッチング処理の前工程においてフォトレジストマスクの凹部の開口寸法がばらついても、予め求められたエッチングを行うための一つのプロセスパラメータのパラメータ値とエッチングにより形成された被エッチング膜の凹部の開口寸法との相関関係と、前記フォトレジストマスクの凹部の開口寸法とに基づいて各基板について被エッチング膜の凹部の開口寸法が目標値となるように前記一つのプロセスパラメータが制御されてエッチングが行われるため、被エッチング膜の凹部の開口寸法のばらつきが抑えられる結果として歩留まりの低減を抑えることができる。   According to the present invention, even if the opening size of the recess of the photoresist mask varies in the pre-process of the etching process, the parameter value of one process parameter for performing etching and the film to be etched formed by etching are obtained. The one process parameter is controlled so that the opening size of the recessed portion of the film to be etched becomes a target value for each substrate based on the correlation with the opening size of the recessed portion of the photoresist mask and the opening size of the recessed portion of the photoresist mask. Since the etching is performed, the variation in the opening size of the recess of the film to be etched can be suppressed, and as a result, the reduction in yield can be suppressed.

最初にこの実施の形態の概要を説明する。この実施の形態は、層間絶縁膜である被エッチング膜の上層に、楕円形に開口されたパターンを含むフォトレジストマスクであるフォトレジスト膜(以下レジスト膜と表記する)が積層された積層構造体をその表面部に備えた基板であるウエハの処理を対象とする。そして制御部がエッチングの前工程から前記パターンの開口寸法の情報を受け取っておき、当該レジストパターンに沿って被エッチング膜をエッチングすることによって形成されるホールの開口寸法が目標値となるように前記レジストパターンの開口寸法に基づいてエッチングプロセスのプロセスパラメータ、例えば2種類のエッチングガスの流量比を制御しようとするものである。   First, an outline of this embodiment will be described. In this embodiment, a laminated structure in which a photoresist film (hereinafter referred to as a resist film) that is a photoresist mask including an oval pattern is laminated on an etching target film that is an interlayer insulating film. The processing of a wafer which is a substrate provided with a surface portion thereof is an object. Then, the control unit receives the information on the opening size of the pattern from the pre-etching process, and the resist is controlled so that the opening size of the hole formed by etching the etching target film along the resist pattern becomes the target value. The process parameter of the etching process, for example, the flow ratio of two kinds of etching gases is to be controlled based on the opening size of the pattern.

次に前記ウエハの表面の構造及びこのウエハに対して行うエッチングプロセスについて図1を参照しながら簡単に説明する。図1(a)に示されるようにウエハWの表面にはSi膜11上にSiO2(シリコン酸化)膜12、無機膜13、SiO2膜14、アモルファスカーボン(AC)膜15、反射防止膜であるSiON(窒酸化シリコン)膜16、レジスト膜17がこの順に積層されており、SiO2膜12、無機膜13、SiO2膜14、AC膜15、SiON膜16、レジスト膜17の各膜厚は、例えば夫々500nm、90nm、100nm、500nm、65nm、250nmである。図中18は、レジスト膜17に形成された開口部であるレジストパターンであり、上方から見ると楕円形状に開口されている。なおSiO2膜12はこの例ではTEOS(テトラエトキシシラン)を成膜原料として用いて成膜され、またB(ホウ素)とP(リン)とが含まれている。無機膜13は窒化シリコン膜(SiN膜)であり、この例ではSiがリッチな状態即ち化学量論比で決まる含有量よりも多く含まれている。   Next, the structure of the surface of the wafer and the etching process performed on the wafer will be briefly described with reference to FIG. As shown in FIG. 1A, on the surface of the wafer W are an SiO2 (silicon oxide) film 12, an inorganic film 13, an SiO2 film 14, an amorphous carbon (AC) film 15, and an antireflection film on the Si film 11. A SiON (silicon oxynitride) film 16 and a resist film 17 are laminated in this order, and each film thickness of the SiO 2 film 12, the inorganic film 13, the SiO 2 film 14, the AC film 15, the SiON film 16, and the resist film 17 is, for example, These are 500 nm, 90 nm, 100 nm, 500 nm, 65 nm, and 250 nm, respectively. In the figure, reference numeral 18 denotes a resist pattern which is an opening formed in the resist film 17, and is opened in an elliptical shape when viewed from above. In this example, the SiO2 film 12 is formed using TEOS (tetraethoxysilane) as a film forming raw material, and contains B (boron) and P (phosphorus). The inorganic film 13 is a silicon nitride film (SiN film). In this example, the inorganic film 13 contains a larger amount of Si than the content determined by the stoichiometric ratio.

この実施形態のエッチングプロセスとしては先ず、ステップ1としてレジストパターン18に沿ってSiON膜16をエッチングしてホールを形成し、続いてステップ2としてSiON膜16をマスクとしてホールの形状に沿ってAC膜15をエッチングする(図1(b))。このときレジスト膜17も除去される。   As an etching process of this embodiment, first, in step 1, the SiON film 16 is etched along the resist pattern 18 to form holes, and in step 2, the AC film is formed along the shape of the holes using the SiON film 16 as a mask. 15 is etched (FIG. 1B). At this time, the resist film 17 is also removed.

続いてステップ3としてホールの形状に沿ってSiO2膜14及びSiN膜13をエッチングし、その後ステップ4としてホールの形状に沿ってSiO2膜12をエッチングする(図1(c))。これらステップ3及びステップ4のエッチングが行われるとSiON膜16は除去される。その後ステップ5として残留したAC膜15をアッシングして除去する(図1(d))。このように一連のステップを実施することで被エッチング膜であるSiO2膜14、SiN膜13、SiO2膜12を貫くように凹部であるホール19が形成される。   Subsequently, in step 3, the SiO2 film 14 and the SiN film 13 are etched along the hole shape, and then in step 4, the SiO2 film 12 is etched along the hole shape (FIG. 1C). When the etching in step 3 and step 4 is performed, the SiON film 16 is removed. Thereafter, in step 5, the remaining AC film 15 is removed by ashing (FIG. 1D). By performing a series of steps in this manner, a hole 19 that is a recess is formed so as to penetrate the SiO 2 film 14, the SiN film 13, and the SiO 2 film 12 that are to be etched.

次に前記ホール19の開口寸法(CD)を制御するように既述の一連のエッチングプロセスを実施するエッチング装置の全体構成例について図2を参照しながら説明する。このエッチング装置2は、処理容器をなす処理室21を備えており、処理室21内にはウエハWの載置台22が設けられている。図中23は、ガスシャワーヘッドであり、後述の各ガス供給源から供給された各処理ガスを載置台22上のウエハWに向けてシャワー状に供給する。なおこのガスシャワーヘッド23は、処理ガスをプラズマ化(活性化)するための高周波電力が印加される上部電極を兼用している。また前記載置台22は、高周波電力が印加される下部電極を含んでおり、この下部電極はウエハWにバイアス電位を発生させ、イオン種をウエハW側に引き込むことでエッチング形状の垂直性を高める役割を有する。   Next, an overall configuration example of an etching apparatus that performs the above-described series of etching processes so as to control the opening dimension (CD) of the hole 19 will be described with reference to FIG. The etching apparatus 2 includes a processing chamber 21 that forms a processing container, and a mounting table 22 for a wafer W is provided in the processing chamber 21. In the figure, reference numeral 23 denotes a gas shower head, which supplies each processing gas supplied from each gas supply source, which will be described later, toward the wafer W on the mounting table 22 in a shower shape. The gas shower head 23 also serves as an upper electrode to which a high-frequency power is applied for plasmaizing (activating) the processing gas. The mounting table 22 includes a lower electrode to which high-frequency power is applied. The lower electrode generates a bias potential in the wafer W and draws ionic species toward the wafer W, thereby improving the perpendicularity of the etching shape. Have a role.

図中31は前記ガスシャワーヘッド23にその一端が接続されたガス導入管であり、ガス導入管31の他端は上流に向かうと多数に分岐して分岐管32A〜32Fを構成し、分岐管32A〜32Fの端部は夫々処理室21内に供給される処理ガスが貯留されたC4F8ガス供給源35A、CF4ガス供給源35B、COガス供給源35C、O(酸素)ガス供給源35D、CHF3ガス供給源35E、Arガス35F供給源に夫々接続されている。 In the figure, reference numeral 31 denotes a gas introduction pipe having one end connected to the gas shower head 23. The other end of the gas introduction pipe 31 is branched into a large number when it goes upstream to constitute branch pipes 32A to 32F. 32A~32F end are each treatment chamber is fed into the 21 treated gas reservoir was C4F8 gas source 35A, CF4 gas supply source 35B, CO gas source 35C, O 2 (oxygen) gas supply source 35D, The CHF3 gas supply source 35E and the Ar gas 35F supply source are connected to each other.

分岐管32A〜32Fには夫々上流へ向けてバルブ33A〜33F、流量制御部34A〜34Fが順次介設されている。各バルブ及び各流量制御部は、ガス供給系36を構成している。ガス供給系36は、制御部4に接続されており、制御部4からの制御信号により各ガス供給源35A〜35Fからの各処理ガスの給断及び流量を制御する。   In the branch pipes 32A to 32F, valves 33A to 33F and flow rate control units 34A to 34F are sequentially provided upstream. Each valve and each flow rate control unit constitute a gas supply system 36. The gas supply system 36 is connected to the control unit 4, and controls supply / disconnection and flow rate of each processing gas from each gas supply source 35 </ b> A to 35 </ b> F by a control signal from the control unit 4.

続いて制御部4の構成について説明する。制御部4は、例えばコンピュータにより構成されており、例えばホール19の開口寸法の目標値及び他のエッチングを行う際の処理パラメータを任意に設定するための入力画面を備えている。図中41はバスである。このバス41にはプログラム格納部42(以下便宜上、格納されているプログラムに符号「42」を割り当てる)、各種の演算を行うためのCPU43、記憶部51が接続されており、またこのバス41には既述のエッチングプロセスの前工程で採取された、レジスト膜17のレジストパターン18の底部の開口寸法についての情報が入力される。前記プログラム42は、既述の一連のエッチングプロセスを実施できるようにステップ群が組まれており、このステップに基づいてエッチング装置2の各部に制御信号が送られる。またそのエッチングプロセスにおいてプログラム42は、入力された前記レジストパターン18の情報からそのレジストパターン18の開口寸法を解析し、後述するようにその解析結果と記憶部51の情報とに基づいて、一連のエッチングプロセス後にホール19の開口寸法が設定された目標値になるように既述のステップ1で用いられる処理ガスの流量比を演算する。   Next, the configuration of the control unit 4 will be described. The control unit 4 is configured by a computer, for example, and includes an input screen for arbitrarily setting, for example, a target value of the opening size of the hole 19 and other processing parameters when performing etching. In the figure, reference numeral 41 denotes a bus. Connected to the bus 41 are a program storage unit 42 (hereinafter, for convenience, a code “42” is assigned to the stored program), a CPU 43 for performing various operations, and a storage unit 51. Is input information about the opening size of the bottom of the resist pattern 18 of the resist film 17 collected in the previous step of the etching process. The program 42 has a set of steps so that the above-described series of etching processes can be performed, and a control signal is sent to each part of the etching apparatus 2 based on these steps. Further, in the etching process, the program 42 analyzes the opening dimension of the resist pattern 18 from the input information of the resist pattern 18 and, as will be described later, based on the analysis result and the information in the storage unit 51, a series of After the etching process, the flow rate ratio of the processing gas used in step 1 is calculated so that the opening dimension of the hole 19 becomes the set target value.

なおプログラム42は、例えばフレキシブルディスク、コンパクトディスク、MO(光磁気ディスク)などにより構成される記憶媒体に格納されて制御部4にインストールされる。   The program 42 is stored in a storage medium constituted by, for example, a flexible disk, a compact disk, an MO (magneto-optical disk), etc., and is installed in the control unit 4.

前記記憶部51には図3(a)に示すグラフが記憶されており、このグラフは、ウエハWについて既述の一連のエッチングプロセスのステップ1をCF4ガス、C4F8ガスを用いて実施し、続いてステップ2〜5を実施することによってホール19を形成したときの前記CF4ガス及びC4F8ガスの各流量と、前記ホール19の開口寸法(CD)との関係を表している。図3(b)にはそのグラフの作成の元となる各プロットの具体的数値を示している。このウエハWに対してエッチング処理される前のレジスト膜17のレジストパターン18は楕円形状であり、パターン底部におけるその短径及び長径は、夫々140nm及び220nmである。一方SiO2膜14に形成されたホール19も楕円形状であり、その上部の短径及び長径が夫々A,Bとして割り当てられ、CF4ガスの各流量毎に寸法(仕上がり寸法)が記載されている。グラフの横軸はCF4ガスとC4F8ガスとの合計流量を200sccmとしたときのCF4ガスの流量を表しているが、エッチングの仕上がりは、合計流量の値ではなく両者のガスの流量比によって左右されることから、CF4ガスとC4F8ガスとに対するCF4ガスの流量比を表しているということができる。   The graph shown in FIG. 3A is stored in the storage unit 51. In this graph, Step 1 of the above-described series of etching processes is performed on the wafer W using CF4 gas and C4F8 gas, and subsequently. Steps 2 to 5 show the relationship between the flow rates of the CF4 gas and C4F8 gas and the opening size (CD) of the hole 19 when the hole 19 is formed. FIG. 3 (b) shows specific numerical values of the respective plots from which the graph is created. The resist pattern 18 of the resist film 17 before being etched with respect to the wafer W has an elliptical shape, and the minor axis and major axis at the bottom of the pattern are 140 nm and 220 nm, respectively. On the other hand, the hole 19 formed in the SiO2 film 14 is also elliptical, and the short diameter and long diameter at the top thereof are assigned as A and B, respectively, and the dimensions (finished dimensions) are described for each flow rate of CF4 gas. The horizontal axis of the graph represents the flow rate of CF4 gas when the total flow rate of CF4 gas and C4F8 gas is 200 sccm, but the etching finish depends on the flow rate ratio of both gases, not the total flow rate value. Therefore, it can be said that the flow rate ratio of CF4 gas to CF4 gas and C4F8 gas is expressed.

A,Bの各々における各プロットを結ぶことにより近似直線X、Yが作成され、レジストパターン18の底部の短径(長径)が140nm(220nm)である場合にはCF4ガスの流量及びC4F8ガスの流量即ち両者の流量比をグラフの横軸に沿って変化させると、ホール19の短径(長径)はこの近似直線X(近似直線Y)に従って変化する。なお近似直線X,Yの相関係数は夫々0.99以上である。そして制御部4が取り込んだ前記レジストパターン18の短径がβnmであるときにαnmの短径(仕上がり寸法)を持つホール19を形成しようとする場合、そのために必要なCF4ガス、C4F8ガスの流量値は、140nmとβnmとの差に対応する分だけ短径が140nmの場合に必要とされる流量値からずれることになる。従ってホール19の短径の目標値αnmを得るために必要なCF4ガスの流量値は、演算式αnm+(140nm−βnm)で求められる値をグラフの縦軸にとり、近似直線Xについてその縦軸の値に対応する横軸の値になる。   Approximation lines X and Y are created by connecting the plots in each of A and B. When the minor axis (major axis) of the bottom of the resist pattern 18 is 140 nm (220 nm), the flow rate of CF4 gas and the C4F8 gas When the flow rate, that is, the flow rate ratio between the two is changed along the horizontal axis of the graph, the minor axis (major axis) of the hole 19 changes according to the approximate line X (approximate line Y). Note that the correlation coefficients of the approximate straight lines X and Y are each 0.99 or more. Then, when the hole 19 having a short diameter (finished dimension) of α nm is to be formed when the short diameter of the resist pattern 18 taken in by the control unit 4 is β nm, the flow rates of CF 4 gas and C 4 F 8 gas necessary for that purpose are formed. The value deviates from the flow rate value required when the minor axis is 140 nm by an amount corresponding to the difference between 140 nm and β nm. Therefore, the flow rate value of the CF4 gas necessary for obtaining the target value αnm of the minor axis of the hole 19 takes the value obtained by the arithmetic expression αnm + (140 nm−βnm) on the vertical axis of the graph, The horizontal axis value corresponds to the value.

次に既述のエッチング装置2の構成について図5を用いて詳しく説明する。処理室21の表面はアルマイト加工され、また例えば処理室21の内部は密閉空間となっている。載置台22は、この処理室21内の底面中央に設けられ、上部電極(ガスシャワーヘッド)23は載置台22と対向するように当該載置台22の上方に設けられている。   Next, the configuration of the above-described etching apparatus 2 will be described in detail with reference to FIG. The surface of the processing chamber 21 is anodized, and for example, the inside of the processing chamber 21 is a sealed space. The mounting table 22 is provided at the center of the bottom surface in the processing chamber 21, and the upper electrode (gas shower head) 23 is provided above the mounting table 22 so as to face the mounting table 22.

前記処理室21は電気的に接地されており、また処理室21の底面の排気口62には排気装置63が配管64を介して接続されている。この排気装置63には圧力調整部(不図示)が含まれており、当該圧力調整部が制御部4からの制御信号を受けることで、その信号に従い排気装置63が処理室21内を真空排気して処理室21内が所望の真空度に維持されるように構成されている。なお図5において、65は処理室21の側壁に形成されたウエハWの搬送口であり、この搬送口65はゲートバルブ66により開閉自在に構成されている。   The processing chamber 21 is electrically grounded, and an exhaust device 63 is connected to an exhaust port 62 on the bottom surface of the processing chamber 21 via a pipe 64. The exhaust device 63 includes a pressure adjusting unit (not shown). When the pressure adjusting unit receives a control signal from the control unit 4, the exhaust device 63 evacuates the processing chamber 21 in accordance with the signal. Thus, the inside of the processing chamber 21 is configured to be maintained at a desired degree of vacuum. In FIG. 5, reference numeral 65 denotes a wafer W transfer port formed on the side wall of the processing chamber 21, and this transfer port 65 is configured to be opened and closed by a gate valve 66.

載置台22は、下部電極71と、この下部電極71を下方から支持する支持体72とからなり、処理室21の底面に絶縁部材73を介して配設されている。載置台22の上部には静電チャック74が設けられ、当該静電チャック74を介して載置台22上にウエハWが載置される。静電チャック74は絶縁材料により構成され、この静電チャック74の内部には高圧直流電源75に接続された電極板76が設けられている。静電チャック74には後述するバックサイドガスを当該静電チャック74の上部に放出するための貫通孔74aが設けられている。   The mounting table 22 includes a lower electrode 71 and a support body 72 that supports the lower electrode 71 from below, and is disposed on the bottom surface of the processing chamber 21 via an insulating member 73. An electrostatic chuck 74 is provided on the mounting table 22, and the wafer W is mounted on the mounting table 22 via the electrostatic chuck 74. The electrostatic chuck 74 is made of an insulating material, and an electrode plate 76 connected to a high voltage DC power source 75 is provided inside the electrostatic chuck 74. The electrostatic chuck 74 is provided with a through hole 74 a for releasing a backside gas, which will be described later, to the upper portion of the electrostatic chuck 74.

載置台22内には所定の冷媒(例えば、従来公知のフッ素系流体、水等)が通る冷媒流路77が形成されており、冷媒が当該冷媒流路77を流れることで載置台22が冷却され、この載置台22を介して当該載置台22上に載置されたウエハWが所望の温度に冷却されるように構成されている。また下部電極71には温度センサ(図示せず)が装着され、当該温度センサを介して下部電極71上のウエハWの温度が常時監視されている。   A refrigerant flow path 77 through which a predetermined refrigerant (for example, a conventionally known fluorine-based fluid, water, etc.) passes is formed in the mounting table 22, and the mounting table 22 is cooled by the refrigerant flowing through the refrigerant flow path 77. The wafer W mounted on the mounting table 22 is cooled to a desired temperature via the mounting table 22. A temperature sensor (not shown) is mounted on the lower electrode 71, and the temperature of the wafer W on the lower electrode 71 is constantly monitored via the temperature sensor.

また載置台22の内部にはHe(ヘリウム)ガス等の熱伝導性ガスをバックサイドガスとして供給するガス流路78が形成されており、当該ガス流路78は載置台22の上面の複数箇所で開口している。これらの開口部は静電チャック74に設けられた前記貫通孔74aと連通しており、ガス流路78にバックサイドガスを供給すると、当該バックサイドガスは貫通孔74aを介して静電チャック74の上部へ流出する。このバックサイドガスが静電チャック74と静電チャック74上に載置されたウエハWとの隙間全体に均等に拡散することにより、前記隙間における熱伝導性が高まるようになっている。   Further, a gas flow path 78 for supplying a heat conductive gas such as He (helium) gas as a backside gas is formed inside the mounting table 22, and the gas flow path 78 is provided at a plurality of locations on the upper surface of the mounting table 22. It is open at. These openings communicate with the through hole 74a provided in the electrostatic chuck 74. When a backside gas is supplied to the gas flow path 78, the backside gas passes through the through hole 74a. To the top of The backside gas is evenly diffused over the entire gap between the electrostatic chuck 74 and the wafer W placed on the electrostatic chuck 74, so that the thermal conductivity in the gap is increased.

前記下部電極71はハイパスフィルタ(HPF)7aを介して接地され、また下部電極71には例えば13.56MHzの高周波電源71aが整合器71bを介して接続されている。また下部電極71の外周縁には静電チャック74を囲むようにフォーカスリング79が配置され、当該フォーカスリング79を介してプラズマ発生時に当該プラズマが載置台22上のウエハWに集束するように構成されている。   The lower electrode 71 is grounded via a high pass filter (HPF) 7a, and a high frequency power source 71a of 13.56 MHz, for example, is connected to the lower electrode 71 via a matching unit 71b. A focus ring 79 is disposed on the outer peripheral edge of the lower electrode 71 so as to surround the electrostatic chuck 74, and the plasma is focused on the wafer W on the mounting table 22 through the focus ring 79 when the plasma is generated. Has been.

上部電極(ガスシャワーヘッド)23は中空状に形成され、その下面には処理室21内へ処理ガスを分散供給するための多数の孔81が例えば均等に分散されるように形成されている。また上部電極23の上面中央にはガス導入管31が形成され、このガス導入管31は絶縁部材67を介して処理室21の上面中央を貫通している。   The upper electrode (gas shower head) 23 is formed in a hollow shape, and a plurality of holes 81 for distributing and supplying the processing gas into the processing chamber 21 are formed on the lower surface thereof, for example, so as to be evenly distributed. A gas introduction pipe 31 is formed at the center of the upper surface of the upper electrode 23, and the gas introduction pipe 31 penetrates the center of the upper surface of the processing chamber 21 through an insulating member 67.

また上部電極23はローパスフィルタ(LPF)87を介して接地されており、また当該上部電極23には高周波電源71aよりも周波数の高い、例えば60MHzの高周波電源8aが整合器8bを介して接続されている。なお図示は省略しているが高周波電源8a,71aは制御部4に接続されており、制御部4から送られる制御信号に従い各高周波電源から各電極に供給される電力が制御される。上部電極23、下部電極71及び高周波電源71a,8aは、処理ガスをプラズマ化してプラズマを生成するための手段に相当する。   The upper electrode 23 is grounded via a low pass filter (LPF) 87, and a high frequency power source 8a having a frequency higher than that of the high frequency power source 71a, for example, 60 MHz, is connected to the upper electrode 23 via a matching unit 8b. ing. Although not shown, the high frequency power supplies 8a and 71a are connected to the control unit 4, and the power supplied from each high frequency power supply to each electrode is controlled in accordance with a control signal sent from the control unit 4. The upper electrode 23, the lower electrode 71, and the high-frequency power sources 71a and 8a correspond to means for generating plasma by converting the processing gas into plasma.

このようなプラズマ処理装置2は、排気装置63によって処理室21内を真空排気するとともに各処理ガス供給源35A〜35Fから所定の処理ガスを所定の流量で処理室21内に供給した状態において、上部電極23及び下部電極71に夫々高周波電力を印加すると、上部電極23に印加された高周波電力によって処理室21内で前記処理ガスがプラズマ化(活性化)し、また下部電極71に印加された高周波電力によってウエハWにバイアス電位が発生し、イオン種をウエハW側に引き込んでエッチング形状の垂直性を高めるようにして載置台22上に載置されたウエハWに対して所定のエッチング処理が施されるように構成されている。   In such a plasma processing apparatus 2, the processing chamber 21 is evacuated by the exhaust device 63 and a predetermined processing gas is supplied from the processing gas supply sources 35 </ b> A to 35 </ b> F into the processing chamber 21 at a predetermined flow rate. When high frequency power is applied to the upper electrode 23 and the lower electrode 71, the processing gas is turned into plasma (activated) in the processing chamber 21 by the high frequency power applied to the upper electrode 23 and applied to the lower electrode 71. A bias potential is generated in the wafer W by the high-frequency power, and a predetermined etching process is performed on the wafer W placed on the mounting table 22 so as to enhance the perpendicularity of the etching shape by drawing ion species to the wafer W side. It is configured to be applied.

続いてこのエッチング装置2を用いて既述したエッチングプロセスの各ステップを行うためのガス種、プロセスパラメータの一例について記載する。
(ステップ1:SiON膜16のエッチング)
処理室21内の圧力:100mT(0.13×102Pa)
上部電極(ガスシャワーヘッド)23に供給される電力:1000W
下部電極71に供給される電力:400W
処理時間:90s
Subsequently, an example of gas types and process parameters for performing each step of the etching process described above using the etching apparatus 2 will be described.
(Step 1: Etching of SiON film 16)
Pressure in the processing chamber 21: 100 mT (0.13 × 10 2 Pa)
Power supplied to the upper electrode (gas shower head) 23: 1000 W
Power supplied to the lower electrode 71: 400W
Processing time: 90s

このステップ1においては既述のようにCF4ガス及びC4F8ガスが用いられ、これらのCF4ガス及びC4F8ガスの合計流量が200sccmに設定されている。CF4ガスの流量比が大きいほどSiON膜16のエッチング形状の垂直性が高まるためにSiON膜16の開口部の口径が大きくなり、その結果として後のステップでこのSiON膜16をマスクとして形成されるホール19の開口寸法が大きくなる。またC4F8ガスがCF4ガスに含まれる場合はC4F8ガスの活性種に起因したポリマー成分がSiON膜16の表面に堆積しながらCF4ガスにより、SiON膜16のエッチングが進むため、SiON膜16のエッチング形状の垂直性が低下する。従ってCF4ガスの流量比に対するC4F8ガスの流量比が大きくなるほどSiON膜16の開口部の口径が小さくなり、その結果としてホール19の開口寸法が小さくなる。これらの各CF4ガス及びC4F8ガスの流量は既述のように記憶部51に記憶されたグラフとレジストパターン18の開口寸法とによって決定される。   In Step 1, CF4 gas and C4F8 gas are used as described above, and the total flow rate of these CF4 gas and C4F8 gas is set to 200 sccm. As the flow rate ratio of CF4 gas increases, the perpendicularity of the etching shape of the SiON film 16 increases, and the aperture diameter of the SiON film 16 increases. As a result, the SiON film 16 is formed as a mask in a later step. The opening size of the hole 19 is increased. When the C4F8 gas is contained in the CF4 gas, the etching of the SiON film 16 progresses because the CF4 gas proceeds while the polymer component due to the active species of the C4F8 gas is deposited on the surface of the SiON film 16. The verticality of the is reduced. Therefore, the larger the flow rate ratio of C4F8 gas to the flow rate ratio of CF4 gas, the smaller the diameter of the opening of the SiON film 16, and as a result, the opening size of the hole 19 becomes smaller. The flow rates of these CF4 gas and C4F8 gas are determined by the graph stored in the storage unit 51 and the opening size of the resist pattern 18 as described above.

(ステップ2:AC膜15のエッチング)
処理室21内の圧力:10mT(0.13×10Pa)
COガス流量:39sccm
O2ガス流量:25sccm
上部電極23に供給される電力:1000W
下部電極71に供給される電力:400W
処理時間:60s
(Step 2: etching of AC film 15)
Pressure in the processing chamber 21: 10 mT (0.13 × 10 Pa)
CO gas flow rate: 39sccm
O2 gas flow rate: 25sccm
Power supplied to the upper electrode 23: 1000 W
Power supplied to the lower electrode 71: 400W
Processing time: 60s

(ステップ3:SiO2膜14及びSiN膜15のエッチング)
処理室21内の圧力:30mT(0.39×10Pa)
CF4ガス流量:30sccm
CHF3ガス流量:70sccm
Arガス流量:1200sccm
O2ガス流量:20sccm
上部電極23に供給される電力:500W
下部電極71に供給される電力:2000W
処理時間:90s
(Step 3: Etching of SiO2 film 14 and SiN film 15)
Pressure in the processing chamber 21: 30 mT (0.39 × 10 Pa)
CF4 gas flow rate: 30sccm
CHF3 gas flow rate: 70sccm
Ar gas flow rate: 1200sccm
O2 gas flow rate: 20 sccm
Power supplied to the upper electrode 23: 500W
Power supplied to the lower electrode 71: 2000 W
Processing time: 90s

(ステップ4:SiO2膜12のエッチング)
処理室21内の圧力:30mT(0.39×10Pa)
C4F8ガス流量:30sccm
Arガス流量:1200sccm
O2ガス流量:20sccm
上部電極23に供給される電力:1500W
下部電極71に供給される電力:2000W
処理時間:90s
(Step 4: Etching of SiO2 film 12)
Pressure in the processing chamber 21: 30 mT (0.39 × 10 Pa)
C4F8 gas flow rate: 30sccm
Ar gas flow rate: 1200sccm
O2 gas flow rate: 20 sccm
Power supplied to the upper electrode 23: 1500 W
Power supplied to the lower electrode 71: 2000 W
Processing time: 90s

(ステップ5:AC膜15のアッシング)
処理室21内の圧力:60mT(0.79×10Pa)
O2ガス流量:500sccm
上部電極23に供給される電力:1000W
下部電極71に供給される電力:400W
処理時間:60s
(Step 5: Ashing of AC film 15)
Pressure in the processing chamber 21: 60 mT (0.79 × 10 Pa)
O2 gas flow rate: 500sccm
Power supplied to the upper electrode 23: 1000 W
Power supplied to the lower electrode 71: 400W
Processing time: 60s

次にステップ1においてCF4ガス、C4F8ガスの各流量が決定される様子を示す。先ず例えばエッチング装置2に搬入される前にウエハWのレジストパターン18の開口寸法の情報が制御部4に取り込まれ、制御部4は、その取り込んだ情報からレジストパターン18の底部の短径の大きさβ(nm)を解析し、このβの値と例えば予め制御部4に入力されたホール19の短径の目標値α(nm)とから演算式αnm+(140nm−βnm)を実行し、その演算値を求める。そして記憶部51のグラフにおいて縦軸がこの演算値に相当する横軸の値を求め、この値をCF4ガスの流量として決定する。   Next, how the flow rates of CF4 gas and C4F8 gas are determined in step 1 will be described. First, for example, before being carried into the etching apparatus 2, information on the opening size of the resist pattern 18 of the wafer W is taken into the control unit 4, and the control unit 4 determines the size of the minor axis of the bottom of the resist pattern 18 from the taken-in information. Β (nm) is analyzed, and an arithmetic expression αnm + (140 nm−βnm) is executed from the value of β and the target value α (nm) of the minor axis of the hole 19 input in advance to the control unit 4. Find the computed value. Then, in the graph of the storage unit 51, the value on the horizontal axis corresponding to the calculated value is obtained on the vertical axis, and this value is determined as the flow rate of the CF4 gas.

今例えばエッチングプロセス前のウエハWのレジストパターン18の短径βが145nmであり、SiO2膜12のホール19の短径の目標値αが135nmに設定されているとする。図6において仕上がり寸法の目標値135nmに相当するプロットP1についてCF4ガスの流量を読み出すと約181sccmとなる。しかしこのグラフはレジストパターン18の短径が140nmのときに作成されたものであるから、この流量値を用いたのでは仕上がり寸法が目標値よりも大きくなってしまう。そこで145nm−140nm=5mm分だけP1をグラフに沿ってずらしてP2に移動させ、このP2におけるCF4ガスの流量値を読み出す。これによりその流量値は178nmとなる。なおこの数学的操作は演算式135nm+(140nm−145nm)を実行し、その演算値である130nmを縦軸にプロットしてそれに対応する値を読み出すことと同じである。   For example, it is assumed that the minor axis β of the resist pattern 18 of the wafer W before the etching process is 145 nm and the target value α of the minor axis of the hole 19 of the SiO 2 film 12 is set to 135 nm. In FIG. 6, when the flow rate of the CF4 gas is read out for the plot P1 corresponding to the target value 135 nm of the finished dimension, it is about 181 sccm. However, since this graph is created when the minor axis of the resist pattern 18 is 140 nm, if this flow rate value is used, the finished dimension becomes larger than the target value. Therefore, P1 is shifted along the graph by 145 nm-140 nm = 5 mm and moved to P2, and the flow rate value of CF4 gas at P2 is read. Thereby, the flow rate value becomes 178 nm. This mathematical operation is the same as executing the calculation formula 135 nm + (140 nm-145 nm), plotting the calculated value of 130 nm on the vertical axis, and reading the corresponding value.

ところで上記実施形態においてはCFガスの流量を決定するにあたり、レジストパターン18の開口寸法に応じてホール19の開口寸法が変化し、そのホール19の開口寸法の変化量、レジストパターン18の開口寸法の変化量を夫々Δα、Δβとすると、比例定数1の比例関係Δα=Δβがあるという前提のもとで制御部4は上述の演算を行い、ステップ1におけるCFガスの流量を決定している。 By the way, in determining the flow rate of CF 4 gas in the above embodiment, the opening size of the hole 19 changes according to the opening size of the resist pattern 18, the amount of change in the opening size of the hole 19, and the opening size of the resist pattern 18. , And the control unit 4 performs the above calculation on the premise that there is a proportional relationship Δα = Δβ of the proportional constant 1, and determines the flow rate of the CF 4 gas in step 1. Yes.

なお、ΔβとΔαとの間に比例定数1の比例関係が成り立たず、Δα=kΔβの相関関係が成り立つ場合は、例えば制御部4の記憶部51に上記の比例関係Δα=kΔβを記憶しておいてもよく、その場合前記CFガスの流量を決定するに当たっては、まず、レジストパターン18の開口寸法βと制御部4のグラフを作成したときの基準となるレジストパターン18の寸法(140nm)との差Δβ=140−βを演算し、これに上記の比例関係Δα=kΔβを適用して、Δα=k(140−β)を演算し、続いてホール19の短径の目標値αにΔαを加えて演算式α+Δα=α+k(140−β)(nm)を実行し、その演算値を求め、そして記憶部51のグラフにおいて、縦軸がこの演算値に相当する横軸の値を求めて、その求めた値をCFガスの流量として決定するようにしてもよい。 If the proportional relationship of proportionality constant 1 does not hold between Δβ and Δα, and the correlation of Δα = kΔβ holds, for example, the above-described proportional relationship Δα = kΔβ is stored in the storage unit 51 of the control unit 4. In this case, in determining the flow rate of the CF 4 gas, first, the opening dimension β of the resist pattern 18 and the dimension (140 nm) of the resist pattern 18 serving as a reference when the graph of the control unit 4 is created. Δβ = 140−β is calculated and the above proportional relationship Δα = kΔβ is applied to this to calculate Δα = k (140−β). Subsequently, the target value α of the minor axis of the hole 19 is calculated. Δα is added and an arithmetic expression α + Δα = α + k (140−β) (nm) is executed to determine the calculated value, and in the graph of the storage unit 51, the vertical axis indicates the horizontal axis value corresponding to the calculated value. The calculated value is the flow rate of CF 4 gas. May be determined.

上述の実施形態によれば、エッチング処理の前工程においてレジストパターン18の開口寸法が各ウエハW毎にばらついていても、記憶部51に記憶されたCF4ガス及びC4F8ガスの流量比とホール19の開口寸法との相関関係を利用してウエハWのレジストパターン18の開口寸法に応じたCF4ガス及びC4F8ガスの流量比を決定し、これによりホール19の仕上がり寸法(開口寸法)を目標値通りとすることができる。従ってレジストパターン18の開口寸法のバラツキによる歩留まりの低減を抑えることができる。   According to the above-described embodiment, even if the opening size of the resist pattern 18 varies for each wafer W in the previous process of the etching process, the flow rate ratio between the CF 4 gas and the C 4 F 8 gas stored in the storage unit 51 and the hole 19 Using the correlation with the opening size, the flow rate ratio of CF4 gas and C4F8 gas corresponding to the opening size of the resist pattern 18 on the wafer W is determined, and thereby the finished size (opening size) of the hole 19 is set to the target value. can do. Accordingly, it is possible to suppress a reduction in yield due to variations in the opening size of the resist pattern 18.

なお上述の実施形態ではCF4ガス、C4F8ガスの各ガス流量を変更することでホール19の開口寸法を制御しているが、ガス流量の代わりにプロセス圧力やプロセス温度、上部電極23への供給電力から選択された一つのプロセス条件のパラメータ値とホール19の開口寸法との関係を同様に求めて、レジストパターン18の開口寸法に応じてそのパラメータ値を決定するようにしてもよい。   In the above-described embodiment, the opening size of the hole 19 is controlled by changing the flow rates of CF4 gas and C4F8 gas. However, instead of the gas flow rate, process pressure, process temperature, and power supplied to the upper electrode 23 are controlled. Similarly, the relationship between the parameter value of one process condition selected from the above and the opening size of the hole 19 may be obtained in the same manner, and the parameter value may be determined according to the opening size of the resist pattern 18.

なお反射防止膜としてはSiON膜16に限らず例えばSiN(窒化シリコン)により構成される膜を用いてもよい。   The antireflection film is not limited to the SiON film 16 and may be a film made of, for example, SiN (silicon nitride).

以上においてウエハWのレジストパターン18の開口寸法を制御部4に取り込む手法は、前工程から例えばオンラインで取り込むようにしてもよいし、あるいはエッチング処理を行う前に検査装置にウエハWを搬入し、ここで前記開口寸法を測定し、この測定値を制御部4に取り込むようにしてもよい。   As described above, the method of taking the opening dimension of the resist pattern 18 of the wafer W into the control unit 4 may be taken in, for example, online from the previous process, or the wafer W may be carried into the inspection apparatus before performing the etching process. Here, the opening dimension may be measured, and the measured value may be taken into the control unit 4.

図7(a)(b)は、レジストパターン18の短径の開口寸法及びホール19の短径の開口寸法について、図3と同様にガス流量を変化させて測定した結果が示されており、ここには、前記レジストパターン18の短径の開口寸法が120nmである場合及び図3でも示したレジストパターン18の短径の開口寸法が140nmである場合についての結果を示している。また、図7(a)の表には、各レジストパターン18の短径の開口寸法の差Δβ及びガスの流量値が同じ場合におけるホール19の短径の開口寸法αの変化量Δαが記載されている。図7(b)のグラフにおいては、既述の直線X及びβ=120nmのときの近似直線X2が示されている。前記表より各ガス流量が同じであるときΔαは略一定で、Δα=Δβであり、また近似直線X2の相関係数は夫々0.99以上であった。これら図3及び図7に示す結果から、少なくとも、レジストパターン18の実測値が120nm〜140nm前後でホール19の開口寸法が100〜135nm前後の範囲内では、上記のようにおよそ比例定数1の比例関係Δα=Δβがあるものとみなすことが適切であることが分かる。   7 (a) and 7 (b) show the results of measuring the short diameter opening dimension of the resist pattern 18 and the short diameter opening dimension of the hole 19 by changing the gas flow rate in the same manner as in FIG. Here, the results are shown for the case where the short diameter opening dimension of the resist pattern 18 is 120 nm and the case where the short diameter opening dimension of the resist pattern 18 shown in FIG. 3 is 140 nm. In the table of FIG. 7A, the difference Δβ in the minor axis opening dimension of each resist pattern 18 and the change Δα in the minor axis opening dimension α of the hole 19 when the gas flow rate values are the same are described. ing. In the graph of FIG. 7B, the straight line X described above and the approximate straight line X2 when β = 120 nm are shown. From the above table, Δα is substantially constant when each gas flow rate is the same, Δα = Δβ, and the correlation coefficient of the approximate straight line X2 is 0.99 or more. From the results shown in FIG. 3 and FIG. 7, at least when the measured value of the resist pattern 18 is in the range of about 120 nm to 140 nm and the opening size of the hole 19 is in the range of about 100 to 135 nm, the proportionality constant is approximately 1 as described above. It can be seen that it is appropriate to assume that the relationship Δα = Δβ exists.

本発明に係るエッチングプロセスの説明図である。It is explanatory drawing of the etching process which concerns on this invention. 本発明を実施するためのエッチング装置の全体構成図である。1 is an overall configuration diagram of an etching apparatus for carrying out the present invention. 制御部に取り込まれたホールの開口寸法とガス流量との関係を示したグラフである。It is the graph which showed the relationship between the opening dimension of the hole taken in by the control part, and gas flow rate. 前記ホールの形状を示した上面図である。It is the top view which showed the shape of the said hole. 前記エッチング装置の一例を示す縦断側面図である。It is a vertical side view which shows an example of the said etching apparatus. レジストパターンの開口部の大きさから前記グラフによりホールの口径の大きさを求める手順を示した説明図である。It is explanatory drawing which showed the procedure which calculates | requires the magnitude | size of the aperture of a hole with the said graph from the magnitude | size of the opening part of a resist pattern. レジストパターン及びホールの開口寸法とガス流量との関係を示した表及びグラフである。It is the table | surface and graph which showed the relationship between the opening dimension of a resist pattern and a hole, and gas flow rate.

符号の説明Explanation of symbols

16 SiON膜
17 レジスト膜
18 レジストパターン
19 ホール
2 エッチング装置
36 ガス供給系
4 制御部
42 プログラム
51 記憶部
16 SiON film 17 Resist film 18 Resist pattern 19 Hole 2 Etching device 36 Gas supply system 4 Control unit 42 Program 51 Storage unit

Claims (7)

被エッチング膜の上にフォトレジストマスクが積層された基板を処理容器内に搬入してエッチングガスにより前記被エッチング膜をエッチングする方法において、
第1の基板に対し、エッチングを行うための複数のエッチングガスの流量比について、パラメータ値とエッチングにより形成された被エッチング膜の凹部の開口寸法との相関関係を求め工程と、
エッチングを行おうとする第2の基板について、エッチング前にフォトレジストマスクの開口寸法を測定する工程と、
前記工程で測定したフォトレジストマスクの開口寸法と前記相関関係を求めたときのエッチング前の前記第1の基板のフォトレジストマスクの開口寸法との差と、被エッチング膜の凹部の開口寸法の目標値と、前記相関関係と、に基づいて、前記第2の基板の被エッチング膜の凹部の開口寸法が目標値となる複数のエッチングガスの流量比の値を決定する工程と、
前記複数のエッチングガスの流量比については、前記工程で決定された値を用いて前記第2の基板の被エッチング膜に対してエッチングを行う工程と、
を含むことを特徴とする半導体装置の製造方法。
In a method of carrying a substrate in which a photoresist mask is laminated on a film to be etched into a processing container and etching the film to be etched with an etching gas,
With respect to the first substrate, and the flow ratio of a plurality of etching gas for performing etching, Ru obtains the correlation between the opening dimension of the concave portion of the film to be etched which is formed by the parameter value and an etching process,
Measuring the opening size of the photoresist mask before etching for the second substrate to be etched ;
The difference between the opening size of the photoresist mask measured in the step and the opening size of the photoresist mask on the first substrate before etching when the correlation is obtained, and the target of the opening size of the recess of the film to be etched Determining a flow ratio value of a plurality of etching gases based on the value and the correlation, wherein the opening size of the recess of the etching target film of the second substrate is a target value;
For the flow rate ratio of the plurality of etching gases, a step of etching the etching target film of the second substrate using the value determined in the step;
A method for manufacturing a semiconductor device, comprising:
基板と、この基板上に形成された被エッチング膜と、この膜上に形成された、開口を有するフォトレジストマスクとを備えた被処理体に対してエッチング処理を行って、前記膜に凹部を形成する半導体装置の製造方法であって、  An etching process is performed on an object to be processed that includes a substrate, a film to be etched formed on the substrate, and a photoresist mask having an opening formed on the film, and a recess is formed in the film. A method of manufacturing a semiconductor device to be formed,
前記エッチング処理のための一つのプロセスパラメータについて、基準開口寸法の前記開口を有するマスクを用いて前記エッチング処理を行った場合における、パラメータ値と、前記凹部の開口寸法との間の第1の相関関係を求めておく工程と、  For one process parameter for the etching process, a first correlation between a parameter value and an opening dimension of the recess when the etching process is performed using a mask having the opening having a reference opening dimension The process of seeking relationships;
前記マスクの開口寸法変化量と、前記凹部の開口寸法変化量との間の第2の相関関係を求めておく工程と、  Obtaining a second correlation between the opening dimension change amount of the mask and the opening dimension change amount of the recess;
前記エッチング処理を行おうとする被処理体における前記マスクの実開口寸法を測定する工程と、  Measuring the actual opening size of the mask in the object to be processed, the etching process;
前記マスクの前記実開口寸法と前記基準開口寸法との差、形成すべき前記凹部の目標開口寸法並びに、前記第1及び第2の相関関係に基づいて、前記凹部の目標開口寸法を得るための前記プロセスパラメータの目標パラメータ値を決定する工程と、  Based on the difference between the actual opening size of the mask and the reference opening size, the target opening size of the recess to be formed, and the first and second correlations, the target opening size of the recess is obtained. Determining a target parameter value for the process parameter;
前記プロセスパラメータが前記目標パラメータ値となるようにして前記被処理体に対するエッチング処理を行う工程と、を含み、  Performing an etching process on the object to be processed such that the process parameter becomes the target parameter value,
少なくとも2種類のエッチングガスを用いて前記エッチング処理を行うと共に、前記プロセスパラメータは前記エッチングガスの流量比であることを特徴とする半導体装置の製造方法。  A method of manufacturing a semiconductor device, wherein the etching process is performed using at least two kinds of etching gases, and the process parameter is a flow rate ratio of the etching gases.
前記複数のエッチングガスの流量比は、前記凹部の開口寸法を狭めるためのエッチングガスと、前記凹部の開口寸法を広げるためのエッチングガスとの流量比であることを特徴とする請求項1または2記載の半導体装置の製造方法。  The flow rate ratio of the plurality of etching gases is a flow rate ratio of an etching gas for narrowing the opening size of the recess and an etching gas for widening the opening size of the recess. The manufacturing method of the semiconductor device of description. 被エッチング膜とフォトレジストマスクとの間にはシリコン、酸素及び窒素を含む反射防止膜が設けられ、複数のエッチングガスは当該反射防止膜をエッチングするCF4及びC4F8であることを特徴とする請求項1ないし3のいずれか一つに記載の半導体装置の製造方法。 Claims between the film to be etched and the photoresist mask silicon, provided antireflection film containing oxygen and nitrogen, the plurality of etching gas, which is a CF4 and C4F8 for etching the anti-reflection film A method for manufacturing a semiconductor device according to any one of 1 to 3 . 被エッチング膜の上にフォトレジストマスクが積層された基板を処理容器内に搬入してエッチングガスにより前記被エッチング膜をエッチングするエッチング装置において、
エッチングを行うための複数のエッチングガスの流量比について、前記複数のエッチングガスの流量比の値と第1の基板のエッチングにより形成された被エッチング膜の凹部の開口寸法との相関関係が記憶された記憶部と、
エッチングを行おうとする第2の基板における当該エッチング前に測定されたフォトレジストマスクの開口寸法の測定値と、前記相関関係を求めたときの前記第1の基板のエッチング前のフォトレジストマスクの開口寸法と、前記記憶部内の相関関係と、被エッチング膜の凹部の開口寸法の目標値と、に基づいて、前記第2の基板の被エッチング膜の凹部の開口寸法が目標値となる前記複数のエッチングガスの流量比の値を決定する手段と、
前記複数のエッチングガスの流量比については前記手段で決定されたを用い、その他のプロセスパラメータについては予め設定されたパラメータ値を用いて前記第2の基板にエッチングを実行する手段と、を備えたことを特徴とするエッチング装置。
In an etching apparatus for carrying a substrate in which a photoresist mask is laminated on a film to be etched into a processing container and etching the film to be etched with an etching gas,
For the flow rate ratio of a plurality of etching gases for performing etching, the correlation between the value of the flow ratio of the plurality of etching gases and the opening size of the recess of the film to be etched formed by etching the first substrate is stored. Storage unit,
The measured value of the opening dimension of the photoresist mask measured before the etching on the second substrate to be etched and the opening of the photoresist mask before the etching of the first substrate when the correlation is obtained. and dimensions, the correlation in the storage unit, and a target value of the opening dimension of the concave portion of the film to be etched, on the basis of the opening size of the recess of the film to be etched of said second substrate of said plurality comprising a target value Means for determining the value of the flow ratio of the etching gas ;
Means for performing etching on the second substrate using a value determined by the means for the flow ratio of the plurality of etching gases and using a preset parameter value for the other process parameters. An etching apparatus characterized by that.
被エッチング膜とフォトレジストマスクとの間にはシリコン、酸素及び窒素を含む反射防止膜が設けられ、複数のエッチングガスは当該反射防止膜をエッチングするCF4及びC4F8であることを特徴とする請求項1ないし3のいずれか一つに記載の半導体装置の製造方法。 Claims between the film to be etched and the photoresist mask silicon, provided antireflection film containing oxygen and nitrogen, the plurality of etching gas, which is a CF4 and C4F8 for etching the anti-reflection film A method for manufacturing a semiconductor device according to any one of 1 to 3 . 被エッチング膜の上にフォトレジストマスクが積層された基板を処理容器内に搬入し、エッチングガスを用いて半導体装置を製造する方法に使用され、コンピュータ上で動作するコンピュータプログラムを格納した記憶媒体であって、
前記コンピュータプログラムは、請求項1ないしのいずれか一つに記載の半導体装置の製造方法を実施するようにステップが組まれていることを特徴とする記憶媒体。
A storage medium storing a computer program that runs on a computer and is used in a method of manufacturing a semiconductor device using an etching gas by carrying a substrate in which a photoresist mask is laminated on a film to be etched into a processing container. There,
5. A storage medium characterized in that the computer program includes steps so as to implement the method for manufacturing a semiconductor device according to any one of claims 1 to 4 .
JP2007094770A 2006-03-30 2007-03-30 Semiconductor device manufacturing method, etching apparatus, and storage medium Active JP4952338B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007094770A JP4952338B2 (en) 2006-03-30 2007-03-30 Semiconductor device manufacturing method, etching apparatus, and storage medium

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006095438 2006-03-30
JP2006095438 2006-03-30
JP2007094770A JP4952338B2 (en) 2006-03-30 2007-03-30 Semiconductor device manufacturing method, etching apparatus, and storage medium

Publications (2)

Publication Number Publication Date
JP2007294943A JP2007294943A (en) 2007-11-08
JP4952338B2 true JP4952338B2 (en) 2012-06-13

Family

ID=38765190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007094770A Active JP4952338B2 (en) 2006-03-30 2007-03-30 Semiconductor device manufacturing method, etching apparatus, and storage medium

Country Status (1)

Country Link
JP (1) JP4952338B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4922718B2 (en) * 2006-10-04 2012-04-25 株式会社日立ハイテクノロジーズ Insulating film dry etching method
US7838432B2 (en) * 2007-04-16 2010-11-23 Applied Materials, Inc. Etch process with controlled critical dimension shrink
JP5064319B2 (en) 2008-07-04 2012-10-31 東京エレクトロン株式会社 Plasma etching method, control program, and computer storage medium
US7894927B2 (en) * 2008-08-06 2011-02-22 Tokyo Electron Limited Using Multi-Layer/Multi-Input/Multi-Output (MLMIMO) models for metal-gate structures
JP5604063B2 (en) * 2008-12-26 2014-10-08 東京エレクトロン株式会社 Substrate processing method and storage medium
US8986561B2 (en) 2008-12-26 2015-03-24 Tokyo Electron Limited Substrate processing method and storage medium

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3799314B2 (en) * 2002-09-27 2006-07-19 株式会社日立ハイテクノロジーズ Etching processing apparatus and etching processing method
JP2005026292A (en) * 2003-06-30 2005-01-27 Fujitsu Ltd Semiconductor device, its manufacturing method, and semiconductor manufacturing device
JP4828831B2 (en) * 2005-01-18 2011-11-30 パナソニック株式会社 Manufacturing method of semiconductor device
JP2006074067A (en) * 2005-11-08 2006-03-16 Hitachi Ltd Plasma treatment apparatus and method

Also Published As

Publication number Publication date
JP2007294943A (en) 2007-11-08

Similar Documents

Publication Publication Date Title
JP4952338B2 (en) Semiconductor device manufacturing method, etching apparatus, and storage medium
KR100976882B1 (en) Method for manufacturing semiconductor device, and storage medium
CN100521110C (en) Plasma processing method
US20140377960A1 (en) Plasma etching method
CN100511621C (en) System and method for etching a mask
KR101821056B1 (en) Method and system for selective spacer etch for multi-patterning schemes
JP5484666B2 (en) Mask etching process
TW201330090A (en) Plasma etching method and method for manufacturing semiconductor device
CN101290481A (en) Etching process for controlling characteristic size shrinkage
JP2007081216A (en) Plasma etching apparatus and plasma etching method
JP2012134199A (en) Slimming method of thin film containing carbon and oxidation device
JP2022529610A (en) Multiple spacer patterning scheme
TWI823888B (en) Etching method
US6719808B1 (en) Method of and apparatus for manufacturing a semiconductor device using a polysilicon hard mask
CN109219866A (en) Engraving method
JP2011049360A (en) Plasma etching method
US8097534B2 (en) Method for manufacturing semiconductor device and storage medium
US20070163995A1 (en) Plasma processing method, apparatus and storage medium
US8070972B2 (en) Etching method and etching apparatus
JP4940722B2 (en) Semiconductor device manufacturing method, plasma processing apparatus, and storage medium
US20180187308A1 (en) Method and system for sculpting spacer sidewall mask
Kim et al. Prediction of etch microtrenching using a neural network
JP2012182474A (en) Method of manufacturing semiconductor device, and storage medium
JP2004031888A (en) Deposition method of fluorocarbon film
JP7277225B2 (en) Etching method and plasma processing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

R150 Certificate of patent or registration of utility model

Ref document number: 4952338

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250