JP4948754B2

JP4948754B2 - エレクトロルミネセンス表示装置

Info

Publication number: JP4948754B2
Application number: JP2004228281A
Authority: JP
Inventors: 晃新谷; 雅仁藤平; 尚紀徳田
Original assignee: Panasonic Liquid Crystal Display Co Ltd
Current assignee: Panasonic Liquid Crystal Display Co Ltd
Priority date: 2004-08-04
Filing date: 2004-08-04
Publication date: 2012-06-06
Anticipated expiration: 2024-08-04
Also published as: JP2006047668A

Description

本発明は、有機エレクトロルミネセンス（ＥＬ；Electro Luminescence）素子（以下、ＥＬ素子という。）を用いるエレクトロルミネセンス表示装置およびその駆動方法に係り、特に、ＥＬ素子の発光効率の低下を検出し、輝度低下を補償する技術に関する。

アクティブマトリクス駆動のエレクトロルミネッセンス表示装置（以下、ＥＬ表示装置という。）は、従来の液晶表示装置の次世代のフラットパネルディスプレイとして期待されている。
典型的なＥＬ表示装置では、複数の画素がマトリクス状に配列される。各画素は、ＥＬ素子、ＥＬ素子に直列に接続される駆動トランジスタ、およびこの駆動トランジスタのゲート電圧を保持するキャパシタを有する。
ＥＬ素子は、赤、緑、または青の蛍光性有機化合物を含む薄膜である発光層をカソード電極およびアノード電極間に挟持した構造を有し、発光層に電子および正孔を注入しこれらを再結合させることにより励起子を生成させ、この励起子の失活時に生じる光放出により発光する。
ＥＬ素子の発光効率は、発光時間（通電時間）または発光量に依存して低下する。従来のＥＬ素子はこの発光効率の低下により輝度が半減した状態になるまでの寿命が短かく、表示装置を長期間に渡って使い続けることが困難であった。
この問題点を解決するために、表示領域外の領域にダミーの画素を設け、ダミー画素のＥＬ素子の両端子間に印加されている端子間電圧を検出することにより、発光効率の低下率を把握し、輝度の低下を補償するようにしたＥＬ表示装置が知られている。（下記、特許文献１参照。）

なお、本願発明に関連する先行技術文献としては以下のものがある。
特開２００２−３５１４０３号公報

しかしながら、前述の特許文献１に記載されているＥＬ表示装置では、表示領域外の領域にダミー画素を設ける必要があり、コストアップの要因となる。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、エレクトロルミネセンス表示装置およびその駆動方法において、コストの上昇を抑え、エレクトロルミネセンス素子の寿命をより長くすることが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
前述の目的を達成するために、本発明では、例えば、マトリクス状に配置された複数のエレクトロルミネセンス素子の中の少なくとも１個のエレクトロルミネセンス素子の端子間電圧を検出し、当該検出された端子間電圧に基づき、前記複数のエレクトロルミネセンス素子の輝度を制御する。
本発明によれば、実際の画像を表示するための画素を使用して、輝度劣化・色ズレ補償を行うことができるので、コストの上昇を押さえることが可能となる。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明のエレクトロルミネセンス表示装置およびその駆動方法によれば、コストの上昇を抑え、エレクトロルミネセンス素子の寿命をより長くすることが可能となる。

以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１は、本発明の実施例のＥＬ表示装置の概略構成を示すブロック図である。
本実施例のＥＬ表示装置は、ＥＬ素子を有する画素がマトリクス状に配置される有機ＥＬ画素アレイ１０を有する。
図２は、図１に示す有機ＥＬ画素アレイ１０の一例を示す回路図である。
図２において、スイッチ用の薄膜トランジスタ（TFTs）は、ｎ型の薄膜トランジスタであり、そのゲートが走査線１１に、ソースが映像線１２に、ドレインが駆動用の薄膜トランジスタ（TFTq）のゲートに接続される。
また、駆動用の薄膜トランジスタ（TFTq）は、ｐ型の薄膜トランジスタであり、ソースが電源線１３に、ドレインがＥＬ素子（OLED）のアノードに接続される。
また、電荷蓄積容量（Cst）は、駆動用の薄膜トランジスタ（TFTq）のゲートと、電源線１３との間に接続される。

図２に示す走査線１１は、図１に示す走査線駆動回路２１に接続され、図２に示す映像線１２は、図１に示すデータドライバ２２に接続される。データドライバ２２は、アナログの映像信号を映像線１２に供給する。
走査線駆動回路２１は、各フレーム期間において、走査線１１に順次に走査線選択信号を供給する。
各行のスイッチ用の薄膜トランジスタ（TFTs）は、対応する走査線１１から供給される走査線選択信号により１水平走査期間だけ導通し、走査線選択信号が再び１フレーム期間後に供給されるまで非導通となる。
スイッチ用の薄膜トランジスタ（TFTs）の導通により映像線１２から供給されるアナログの映像信号が、電荷蓄積容量（Cst）に書き込まれ、更新周期である１フレーム期間（１Ｆ）毎に更新される。
１行分の駆動用の薄膜トランジスタ（TFTq）は、電荷蓄積容量（Cst）に書き込まれたアナログの映像信号に対応した駆動電流（Ｉd）をＥＬ素子（OLED）に供給する。これにより、ＥＬ素子（OLED）発光する。

ＥＬ素子（OLED）は、蛍光性有機化合物を含む薄膜である発光層をカソード電極およびアノード電極間に挟持した構造を有し、発光層に電子および正孔を注入しこれらを再結合させることにより励起子を生成させ、この励起子の失活時に生じる光放出により発光する。
また、スイッチ用の薄膜トランジスタ（TFTs）および駆動用の薄膜トランジスタ（TFTq）は、例えば、半導体層として多結晶シリコン膜を用いる薄膜トランジスタで構成される。
また、走査線駆動回路２１およびデータドライバ２２は、スイッチ用の薄膜トランジスタ（TFTs）および駆動用の薄膜トランジスタ（TFTq）と同一工程で形成され、半導体層として多結晶シリコン膜を用いたＮチャネル薄膜トランジスタあるいはＰチャネル薄膜トランジスタにより構成され、同一絶縁基板上に一体的に形成される。
ここで、走査線駆動回路２１およびデータドライバ２２は、コントローラ２０により制御・駆動される。また、走査線駆動回路２１およびデータドライバ２２には、電源回路２４から電源電圧、あるいはＥＬ素子（OLED）駆動の駆動電圧（例えば、階調電圧、走査線選択電圧、走査線非選択電圧など）が供給される。
コントローラ２０はメモリ２３を有し、このコントローラ２０には、映像信号が入力される。

本実施例のＥＬ表示装置は、電圧検出回路２５を有する。この電圧検出回路２５は、ＥＬ素子（OLED）のアノード−カソード間に印加される端子間電圧を検出する。
図２に示すように、この電圧検出回路２５は、ＥＬ素子（OLED）のアノードに接続されるバッファ回路（BA）で構成される。電圧検出回路２５の出力は、コントローラ２０に入力される。
図３は、ＥＬ素子（OLED）の発光効率および端子間電圧の時間的変化を示すグラフである。図３に示すように、ＥＬ素子（OLED）の発光効率は、発光時間（通電時間）の経過により低下し、ＥＬ素子（OLED）の端子間電圧は発光効率の低下に伴って上昇する。
本実施例では、電圧検出回路２５により、ＥＬ素子（OLED）の端子間電圧を検出し、発光効率が低下した場合に、コントローラ２０が、ＥＬ素子（OLED）の発光輝度が増大するように制御する。
即ち、ＥＬ素子（OLED）の端子間電圧が発光効率の低下に伴って、図３に示すように上昇すると、コントローラ２０は、ＥＬ素子（OLED）の駆動電流（Id）を増大するように、映像信号の階調値を補正する。これにより、ＥＬ素子（OLED）の輝度が発光効率の低下を補償するように増大される。

このように、本実施例では、電圧検出回路２５で検出された端子間電圧に基づき、コントローラ２０において演算処理を施し、ＥＬ素子（OLED）の劣化の度合いに応じて電源線１３に印加する印加電圧、あるいは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の映像信号のゲイン（利得）を変化させる。
本実施例では、前述の特許文献１に記載されているようにダミーの画素を設けず、実際に表示に使用している画素を使用して輝度劣化・色ズレ補償を行っているため、最適な補償を行うことが可能である。
なお、本実施例において、電圧検出回路２５において、ＥＬ素子（OLED）の端子間電圧を検出する期間は、例えば、通常の映像信号表示においてバッファ回路（BA）を設けた画素に所定階調の表示色（例えば、白）が表示されるとき、あるいは、パワーオン時等に有機ＥＬ画素アレイ全面に所定階調の表示色（例えば、白）を表示する等の方法により、バッファ回路（BA）を設けた画素に所定階調の表示色（例えば、白）が表示されたときに行う。
図４は、図２に示すバッファ回路（BA）の回路構成を示す回路図である。
図４（ａ）に示すバッファ回路（BA）は、ｎ型の薄膜トランジスタ（nTFT）と、ｐ型の薄膜トランジスタ（pTFT）とから成るソース・フォロアである。
また、図４（ｂ）にバッファ（BA）は、ｎ型の薄膜トランジスタ（nTFT）と、抵抗素子（R）から成るソース・フォロアである。

本実施例のＥＬ表示装置は、前述の特許文献１に記載されているようにダミーの画素を設けることなく、有効表示領域内の画素におけるＥＬ素子（OLED）の端子間電圧を電圧検出回路２５で検出する。
即ち、実際に表示に使用している画素のＥＬ素子（OLED）の端子間電圧を検出している。そのため、製造し易さなどを考慮し、アノードに、前述のバッファ回路（BA）が接続される画素は、有効表示領域の最も外側の画素が好ましい。
以下、本実施例において、ＥＬ素子（OLED）のアノードにバッファ回路（BA）が接続される画素の配置パターンについて説明する。
図５に示す配置パターンは、有効表示領域の左上の赤（Ｒ）、緑（Ｇ）、青（Ｂ）のそれぞれの画素のＥＬ素子（OLED）のアノードにバッファ回路（BA）を接続したものである。
この配置パターンの場合には、コントローラ２０を画面左上に配置する場合に配線を短くすることができる。また、同一行の赤（Ｒ）、緑（Ｇ）、青（Ｂ）の画素のＥＬ素子（OLED）の端子間電圧を検出するだけであるので、メモリ２３はラインメモリだけで済む。
図６に示す配置パターンは、画面中央上の赤（Ｒ）、緑（Ｇ）、青（Ｂ）のそれぞれの画素のＥＬ素子（OLED）のアノードにバッファ回路（BA）を接続したものである。

図７に示す配置パターンは、画面右上の赤（Ｒ）、緑（Ｇ）、青（Ｂ）のそれぞれの画素にのＥＬ素子（OLED）のアノードにバッファ回路（BA）を接続したものである。
この配置パターンの場合には、コントローラ２０を画面右上に配置する場合に配線を短くすることができる。
図８に示す配置パターンは、画面中央左の赤（Ｒ）、緑（Ｇ）、青（Ｂ）のそれぞれの画素のＥＬ素子（OLED）のアノードにバッファ回路（BA）を接続したものである。
この配置パターンの場合には、画面左上、中央上、右上の画素のアノードにバッファ回路（BA）を接続する場合に比べ、通常の映像を表示した場合に白の映像信号が表示される確率が高く、補償もより正確になる。
図９に示す配置パターンは、画面中央右の赤（Ｒ）、緑（Ｇ）、青（Ｂ）のそれぞれの画素のＥＬ素子（OLED）のアノードにバッファ回路（BA）を接続したものである。
この配置パターンの場合には、画面左上、中央上、右上の画素のアノードにバッファ回路（BA）を接続する場合に比べ、通常の映像を表示した場合に白の映像信号が表示される確率が高く、補償もより正確になる。

図１０に示す配置パターンは、画面左下の赤（Ｒ）、緑（Ｇ）、青（Ｂ）のそれぞれの画素のＥＬ素子（OLED）のアノードにバッファ回路（BA）を接続したものである。
この配置パターンの場合には、コントローラ２０を画面左下に配置する場合に配線を短くすることができる。
図１１に示す配置パターンは、画面中央下の赤（Ｒ）、緑（Ｇ）、青（Ｂ）のそれぞれの画素のＥＬ素子（OLED）のアノードにバッファ回路（BA）を接続したものである。
図１２に示す配置パターンは、画面右下の赤（Ｒ）、緑（Ｇ）、青（Ｂ）のそれぞれの画素のＥＬ素子（OLED）のアノードにバッファ回路（BA）を接続したものである。
この配置パターンの場合には、コントローラ２０を画面右下に配置する場合に配線を短くすることができる。
図１３に示す配置パターンは、画面８箇所の赤（Ｒ）、緑（Ｇ）、青（Ｂ）のそれぞれの画素のＥＬ素子（OLED）のアノードにバッファ回路（BA）を接続したものである。
この配置パターンの場合には、８箇所の赤（Ｒ）、緑（Ｇ）、青（Ｂ）画素のＥＬ素子（OLED）の端子間電圧の平均、あるいは、最も端子間電圧の高い赤（Ｒ）、緑（Ｇ）、青（Ｂ）画素を補償の対象とすることができる。

図１４は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各ＥＬ素子（OLED）の相対輝度の時間的変化を示すグラフである。
ＥＬ素子（OLED）の発光効率は、発光時間（通電時間）の経過により低下するが、その低下率は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各ＥＬ素子（OLED）毎に異なっている。
そのため、図１４に示すように、初期状態では、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各ＥＬ素子（OLED）の相対輝度が１：１：１で、色バランスが平衡していたとしても、時間が経過すると、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各ＥＬ素子（OLED）の発光輝度が低下し、輝度劣化後の色バランスでは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の相対輝度比が１：１：１からズレて、何も補正をしないと色度が初期状態からずれた状態となる。
図１５は、本実施例のＥＬ表示装置において、コントローラ２０内の色ズレを補償するための映像信号処理回路を示すブロック図である。
図１５に示す回路では、初期印加電圧参照テーブル３３に格納されている、工場出荷状態時の赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各ＥＬ素子（OLED）の端子間電圧と、電圧検出回路２５で検出された赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各ＥＬ素子（OLED）の端子間電圧とを、比較回路３４で比較する。
その比較結果に基づき、利得調整回路３１において、前処理回路３０から出力される赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各映像信号のゲイン（利得）を調整する。この赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各映像信号は、後処理回路３２を経て、データドライバ２２に出力される。

図１６、図１７は、図１に示す有機ＥＬ画素アレイ１０の１画素の他の例を示す回路図である。
図２に示す画素は、スイッチ用の薄膜トランジスタと、駆動用の薄膜トランジスタとが２個で構成されているのに対して、図１６、図１７に示す画素は、スイッチ用の薄膜トランジスタと、駆動用の薄膜トランジスタとが４個で構成されている点で、図１６、図１７に示す画素は、図２に示す画素と相違する。
本発明は、図１に示す有機ＥＬ画素アレイ１０の１画素が、図１６、図１７に示す画素の場合にも適用可能であることは言うまでもない。
なお、図１６、図１７に示す画素は、従来公知ものであるので、その詳細な説明は省略する。
以上説明したように、本実施例では、ダミーの画素を設けることなく、実際に表示に使用している画素を使用して輝度劣化・色ズレ補償を行うことが可能であり、コストの上昇を押さえながら、最適な補償を行うことが可能である。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

本発明の実施例のＥＬ表示装置の概略構成を示すブロック図である。図１に示す有機ＥＬ画素アレイの１画素の一例を示す回路図である。ＥＬ素子の発光効率および端子間電圧の時間的変化を示すグラフである。図２に示すバッファ回路の回路構成を示す回路図である。本発明の実施例のＥＬ表示装置において、ＥＬ素子のアノードにバッファ回路が接続される画素の配置パターンの一例を示す図である。本発明の実施例のＥＬ表示装置において、ＥＬ素子のアノードにバッファ回路が接続される画素の配置パターンの他の例を示す図である。本発明の実施例のＥＬ表示装置において、ＥＬ素子のアノードにバッファ回路が接続される画素の配置パターンの他の例を示す図である。本発明の実施例のＥＬ表示装置において、ＥＬ素子のアノードにバッファ回路が接続される画素の配置パターンの他の例を示す図である。本発明の実施例のＥＬ表示装置において、ＥＬ素子のアノードにバッファ回路が接続される画素の配置パターンの他の例を示す図である。本発明の実施例のＥＬ表示装置において、ＥＬ素子のアノードにバッファ回路が接続される画素の配置パターンの他の例を示す図である。本発明の実施例のＥＬ表示装置において、ＥＬ素子のアノードにバッファ回路が接続される画素の配置パターンの他の例を示す図である。本発明の実施例のＥＬ表示装置において、ＥＬ素子のアノードにバッファ回路が接続される画素の配置パターンの他の例を示す図である。本発明の実施例のＥＬ表示装置において、ＥＬ素子のアノードにバッファ回路が接続される画素の配置パターンの他の例を示す図である。赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各ＥＬ素子の相対輝度の時間的変化を示すグラフである。本発明の実施例のＥＬ表示装置において、コントローラ内の色ズレを補償するための映像信号処理回路を示すブロック図である。図１に示す有機ＥＬ画素アレイの１画素の他の例を示す回路図である。図１に示す有機ＥＬ画素アレイの１画素の他の例を示す回路図である。

符号の説明

１０有機ＥＬ画素アレイ
１１走査線
１２映像線
１３電源線
２０コントローラ
２１走査線駆動回路
２２データドライバ
２３メモリ
２４電源回路
２５電圧検出回路
３０前処理回路
３１利得調整回路
３２後処理回路
３３初期印加電圧参照テーブル
３４比較回路
OLED ＥＬ素子
TFTs スイッチ用の薄膜トランジスタ
TFTq 駆動用の薄膜トランジスタ
Cst 電荷蓄積容量
BA バッファ回路
nTFT ｎ型の薄膜トランジスタ
pTFT ｐ型の薄膜トランジスタ
R 抵抗素子

Claims

表示領域に、複数の画素がマトリクス状に配置され、前記各画素はエレクトロルミネセンス素子を備えたエレクトロルミネセンス表示装置であって、
前記各エレクトロルミネセンス素子は、データドライバに接続される映像線から供給される映像信号に対応した駆動電流によって駆動され、
前記エレクトロルミネセンス素子は、赤、青、緑のエレクトロルミネセンス素子を含み、
前記表示領域の最も外側にある赤、青、緑のそれぞれのエレクトロルミネセンス素子の端子にそれぞれ接続され、前記端子間電圧を検出する電圧検出手段と、
前記電圧検出手段で検出された電圧に基づき、前記複数のエレクトロルミネセンス素子の輝度を制御する制御手段とを有し、
前記電圧検出手段は、前記電圧検出手段に接続される画素に所定階調の表示色が表示されているときに前記端子間電圧を検出し、
前記制御手段は、前記エレクトロスミネセンス素子の端子間電圧が上昇すると前記エレクトロルミネセンス素子の駆動電流を増大するように映像信号の階調を補正することを特徴とするエレクトロルミネセンス表示装置。
前記電圧検出手段は、それぞれの色において複数のエレクトロルミネセンス素子の端子間電圧を検出し、
前記制御手段は、前記それぞれの色における電圧検出手段で検出された端子間電圧の平均値に基いて、前記それぞれのエレクトロルミネセンス素子の輝度を制御することを特徴とする請求項１に記載のエレクトロルミネセンス表示装置。
前記制御手段は、前記電圧検出手段での検出結果に基いて、前記映像信号のゲインを補正することを特徴とする請求項１または請求項２に記載のエレクトロルミネセンス表示装置。
前記制御手段は、前記電圧検出手段での検出結果に基いて、前記各エレクトロルミネセンス素子に印加する電圧を補正することを特徴とする請求項１または請求項２に記載のエレクトロルミネセンス表示装置。
前記電圧検出手段は、前記エレクトロルミネセンス素子のアノードに接続されるバッファ回路を含むことを特徴とする請求項１ないし請求項４のいずれか１項に記載のエレクトロルミネセンス表示装置。
通常の表示状態において、前記エレクトロルミネセンス素子が所定階調の表示色を表示するときに、前記エレクトロルミネセンス素子の端子間電圧を検出することを特徴とする請求項１ないし請求項５のいずれか１項に記載のエレクトロルミネセンス表示装置。
パワーオン時に、前記複数のエレクトロルミネセンス素子に所定階調の表示色を表示し、前記エレクトロルミネセンス素子の端子間電圧を検出することを特徴とする請求項１ないし請求項６のいずれか１項に記載のエレクトロルミネセンス表示装置。
前記所定階調の表示色は、白色であることを特徴とする請求項６または請求項７に記載のエレクトロルミネセンス表示装置。