JP4942710B2 - Power supply for gas laser - Google Patents

Power supply for gas laser Download PDF

Info

Publication number
JP4942710B2
JP4942710B2 JP2008188490A JP2008188490A JP4942710B2 JP 4942710 B2 JP4942710 B2 JP 4942710B2 JP 2008188490 A JP2008188490 A JP 2008188490A JP 2008188490 A JP2008188490 A JP 2008188490A JP 4942710 B2 JP4942710 B2 JP 4942710B2
Authority
JP
Japan
Prior art keywords
circuit
time
pulse
thinning
gas laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008188490A
Other languages
Japanese (ja)
Other versions
JP2010027905A (en
Inventor
利樹 腰前
宏 久留島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008188490A priority Critical patent/JP4942710B2/en
Publication of JP2010027905A publication Critical patent/JP2010027905A/en
Application granted granted Critical
Publication of JP4942710B2 publication Critical patent/JP4942710B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Lasers (AREA)

Description

この発明は、ガスレーザ発振器に所定のパルスレーザ発振を行わせるパルス電力を供給するガスレーザ用電源装置に関するものである。   The present invention relates to a gas laser power supply apparatus for supplying pulse power for causing a gas laser oscillator to perform predetermined pulse laser oscillation.

ガスレーザ用電源装置は、ガスレーザ発振器にインバータ回路からパルス電力を供給して、ガスレーザ発振器からパルスレーザ光を出力させる装置である。   The gas laser power supply device is a device that supplies pulsed power from an inverter circuit to a gas laser oscillator and outputs pulse laser light from the gas laser oscillator.

ところで、プリント基板等の微細加工が要求される加工対象には、その加工対象の種別によって、高ピーク短パルスのパルスレーザ光を必要とするものと、低ピーク長パルスのパルスレーザ光を必要とするものとがある。つまり、プリント基板等の微細加工用に用いられるガスレーザ発振器(例えば、炭酸ガスレーザ発振器)を制御対象とする電源装置では、ガスレーザ発振器にパルス幅を違えたパルスレーザ光を出力させ得る制御能力が要求される。なお、必要とされるパルス幅は、1μs〜数10μs程度の範囲である。   By the way, depending on the type of object to be processed, such as a printed circuit board, which requires fine processing, a pulse laser beam with a high peak and short pulse and a pulse laser beam with a low peak length pulse are required. There is something to do. In other words, in a power supply device that controls a gas laser oscillator (for example, a carbon dioxide laser oscillator) used for microfabrication of a printed circuit board or the like, a control capability capable of outputting a pulse laser beam having a different pulse width to the gas laser oscillator is required. The The required pulse width is in the range of about 1 μs to several tens of μs.

ここで、レーザ出力の時間幅であるパルスレーザ光のパルス幅は、インバータ回路からガスレーザ発振器に与えるパルス電力のパルス数、つまり、インバータ回路を構成するスイッチング素子のスイッチング回数で決定されるが、スイッチング素子のスイッチング回数を増加させると、スイッチング損失が増加する。一方、ガスレーザ発振器では、共振器を構成するミラーの耐光強度限界があるので、出力するパルスレーザ光のパルス幅の変化幅を制限する必要がある。   Here, the pulse width of the pulse laser beam, which is the time width of the laser output, is determined by the number of pulses of the pulse power given from the inverter circuit to the gas laser oscillator, that is, the number of switching times of the switching elements constituting the inverter circuit. Increasing the number of switching times of the element increases switching loss. On the other hand, in the gas laser oscillator, since there is a light resistance intensity limit of the mirror constituting the resonator, it is necessary to limit the change width of the pulse width of the output pulse laser light.

そこで、例えば、特許文献1では、ガスレーザ発振器に与えるパルス電力のパルス数を増加させずにパルスレーザ光のパルス幅を変更できる間引き処理技術が提案されている。この間引き処理技術は、ガスレーザ発振器に供給するパルス電力のパルス数を、制御パラメータのパルス幅設定に応じた数に間引いたパルス数に切り替えることで、間引かない場合は連続したパルス電力がガスレーザ発振器に供給されて高ピーク短パルスのパルスレーザ光が出力され、間引く場合は間引く数に応じた歯抜け状パルス数のパルス電力がガスレーザ発振器に供給されて低ピーク長パルスのパルスレーザ光が出力されるようにするものである。   Thus, for example, Patent Document 1 proposes a thinning processing technique that can change the pulse width of pulsed laser light without increasing the number of pulses of pulse power applied to the gas laser oscillator. This thinning processing technology switches the number of pulses of pulse power supplied to the gas laser oscillator to the number of pulses thinned out according to the pulse width setting of the control parameter. Is supplied to the gas laser, and in the case of thinning out, the pulsed power of the number of tooth-missing pulses corresponding to the number of thinning out is supplied to the gas laser oscillator, and the pulse laser light of the low peak length pulse is output. It is to make it.

スイッチング損失に関しては、高ピーク短パルスのパルスレーザ光を得るために、連続したパルス電力をガスレーザ発振器に供給する場合には、ガスレーザ発振器が安定状態となったときは、ガスレーザ発振器への出力電流、出力電圧はほぼ一定の安定な状態になるので、特許文献1に提案されている間引き処理技術を採用する場合でも、スイッチングオン時の損失が減るように回路を構成することができる。   Regarding switching loss, when supplying continuous pulse power to the gas laser oscillator in order to obtain a high peak short pulse laser beam, when the gas laser oscillator becomes stable, the output current to the gas laser oscillator, Since the output voltage is in a substantially constant and stable state, even when the thinning processing technique proposed in Patent Document 1 is adopted, the circuit can be configured so that the loss at the time of switching on is reduced.

例えば、特許文献2や特許文献3に提案されている技術を用いるとすれば、負荷電圧や負荷電流を検出し、その電気信号に基づきスイッチング素子のオンタイミングをスイッチング素子の両端に掛かる電圧ができるだけ少なくなるタイミングに制御する構成を採用することである。   For example, if the techniques proposed in Patent Document 2 and Patent Document 3 are used, the load voltage and the load current are detected, and the voltage applied to both ends of the switching element is determined as much as possible based on the electrical signal. It is to adopt a configuration that controls at a timing that decreases.

或いは、スイッチングオン時にスイッチング素子の両端に掛かる電圧ができるだけ少ない状態で当該スイッチング素子がオンするように回路定数を定めることによってもスイッチングオン時の損失を減らすことができる。具体的には、インバータ回路の出力を昇圧する昇圧トランスと該昇圧トランスの二次側に接続されるガスレーザ発振器の電極とがLCRの直列共振回路を構成しているので、昇圧トランスのインダクタンス等を調整することで、スイッチングオン時の損失が減るように、回路定数を定めるのである。   Alternatively, the loss at the time of switching on can also be reduced by determining the circuit constant so that the switching element is turned on in a state where the voltage applied to both ends of the switching element is as small as possible at the time of switching on. Specifically, the boost transformer for boosting the output of the inverter circuit and the electrode of the gas laser oscillator connected to the secondary side of the boost transformer constitute a series resonance circuit of LCR. By adjusting, the circuit constant is determined so that the loss when switching on is reduced.

特許第3846573号公報Japanese Patent No. 3846573 特開2002−209377号公報JP 2002-209377 A 特許第3496369号公報Japanese Patent No. 3396369

しかし、低ピーク長パルスのパルスレーザ光を得るために間引き処理したパルス電力をガスレーザ発振器に供給する場合は、パルスが間引かれたタイミングでは、ガスレーザ発振器に電流や電圧の供給はないので、ガスレーザ発振器のガス温度等の負荷状態が、連続したパルス電力を供給する場合と異なる状態となる。そのために、間引かれたタイミング直後にスイッチングを行ってガスレーザ発振器に供給した電流、電圧の波形は、連続したパルス電力を供給する場合と異なることになる。   However, when supplying pulsed power that has been thinned to obtain a pulse laser beam with a low peak length pulse to the gas laser oscillator, no current or voltage is supplied to the gas laser oscillator at the timing when the pulse is thinned out. The load state such as the gas temperature of the oscillator is different from the case where continuous pulse power is supplied. Therefore, the waveforms of current and voltage supplied to the gas laser oscillator by switching immediately after the thinned timing are different from those in the case of supplying continuous pulse power.

つまり、連続したパルス電力をガスレーザ発振器に供給する場合のスイッチング損失を減らすように上記のように調整しても、低ピーク長パルスのパルスレーザ光を得る場合には、スイッチングオン時の損失が増加するという問題がある。   In other words, even when adjusting as described above so as to reduce the switching loss when supplying continuous pulse power to the gas laser oscillator, the loss at the time of switching on increases when the pulse laser light of low peak length pulse is obtained. There is a problem of doing.

この問題に対しては、上記した特許文献2や特許文献3に提案されている技術を用いるとすれば、電気信号をモニタし、次のタイミングを制御する必要があるので、ガスレーザ発振器に通電していない状態からのスイッチングオン時の損失を減らすことができない。このように、従来の技術では、パルス電力の間引き処理を行う場合のように、ガスレーザ発振器には電流や電圧の供給はないが負荷状態が連続したパルス電力の供給時から変化している場合は、スイッチング時の損失を減らすような制御を行うことができない。   To solve this problem, if the techniques proposed in Patent Document 2 and Patent Document 3 described above are used, it is necessary to monitor the electrical signal and control the next timing. It is not possible to reduce the loss at the time of switching on from the state that is not. As described above, in the conventional technique, when the gas laser oscillator does not supply current or voltage but the load state changes from the continuous supply of pulse power as in the case of performing thinning processing of pulse power. Therefore, it is not possible to perform control that reduces loss during switching.

この発明は、上記に鑑みてなされたものであり、間引き処理したパルス電力を供給する場合も、間引き処理しないで連続したパルス電力を供給する場合と同等にスイッチングオン時の損失を低減できるガスレーザ用電源装置を得ることを目的とする。   The present invention has been made in view of the above, and for a gas laser that can reduce the loss at the time of switching on, even when supplying pulsed power that has been thinned out, as well as when supplying continuous pulsed power without thinning out It aims at obtaining a power supply device.

上述した目的を達成するために、この発明は、ガスレーザ発振器から出力させるパルスレーザ光の特性を規定する制御パラメータに示される繰り返しパルス周波数とパルス幅とに基づき、指令パルス群とモード選択信号とを出力する制御回路と、前記モード選択信号が示す動作モードに応じて前記指令パルス群からパルスを間引かない処理と間引く処理とを行い、それらを間引き処理後指令パルス群として出力する間引き回路と、前記モード選択信号が示す動作モードに応じて前記間引き処理後指令パルス群のオン時間を変化させて出力するオン時間調整回路と、前記オン時間調整回路にてオン時間が調整された前記間引き処理後指令パルス群に基づき前記ガスレーザ発振器に供給するパルス電力を発生するパルス電力発生回路とを備えていることを特徴とする。   In order to achieve the above-described object, the present invention provides a command pulse group and a mode selection signal based on a repetitive pulse frequency and a pulse width indicated by a control parameter that defines characteristics of a pulsed laser beam output from a gas laser oscillator. A control circuit for outputting, a thinning circuit for performing a process for thinning and thinning pulses from the command pulse group according to an operation mode indicated by the mode selection signal, and outputting them as a command pulse group after the thinning process; An on-time adjustment circuit that outputs the on-time of the post-decimation command pulse group in accordance with the operation mode indicated by the mode selection signal, and after the decimation process in which the on-time is adjusted by the on-time adjustment circuit A pulse power generation circuit that generates pulse power to be supplied to the gas laser oscillator based on a command pulse group. It is characterized in.

この発明によれば、間引き処理したパルス電力を供給する場合も、間引き処理しないで連続したパルス電力を供給する場合と同等にスイッチングオン時の損失を低減できるという効果を奏する。   According to the present invention, when the pulse power subjected to the thinning process is supplied, the loss at the time of switching on can be reduced as in the case where the continuous pulse power is supplied without performing the thinning process.

以下に図面を参照して、この発明にかかるガスレーザ用電源装置の好適な実施の形態を詳細に説明する。   Exemplary embodiments of a power supply device for a gas laser according to the present invention will be explained below in detail with reference to the drawings.

実施の形態1.
図1は、この発明の実施の形態1によるガスレーザ用電源装置の構成を示すブロック図である。図1において、この実施の形態1によるガスレーザ用電源装置(以降、単に「電源装置」という)1は、ガスレーザ発振器2を制御対象とする。ガスレーザ発振器2は、例えば、炭酸ガスレーザ発振器である。
Embodiment 1 FIG.
FIG. 1 is a block diagram showing a configuration of a gas laser power supply device according to Embodiment 1 of the present invention. In FIG. 1, a gas laser power supply device (hereinafter simply referred to as “power supply device”) 1 according to the first embodiment has a gas laser oscillator 2 as a control target. The gas laser oscillator 2 is, for example, a carbon dioxide laser oscillator.

電源装置1は、交流電源3が接続される整流回路4と、インバータ回路5と、昇圧トランス6と、オン時間調整回路7と、間引き回路8と、制御回路9とを備えている。ガスレーザ発振器2は、昇圧トランス6の二次側に接続されている。   The power supply device 1 includes a rectifier circuit 4 to which an AC power supply 3 is connected, an inverter circuit 5, a step-up transformer 6, an on-time adjusting circuit 7, a thinning circuit 8, and a control circuit 9. The gas laser oscillator 2 is connected to the secondary side of the step-up transformer 6.

ガスレーザ発振器2は、レーザ媒質(混合ガス)が充填される筐体内に、電極10と光共振器を構成する全反射鏡11及び部分反射鏡12とが配置される。電極10は、筐体の長手方向に対向して配置されている。全反射鏡11は電極10の長手方向の一端側(昇圧トランス6側)に配置され、部分反射鏡12は電極10の長手方向の他端側(出力端側)に配置されている。光共振器内における対向電極10間の空間が放電空間13である。   In the gas laser oscillator 2, an electrode 10 and a total reflection mirror 11 and a partial reflection mirror 12 constituting an optical resonator are arranged in a housing filled with a laser medium (mixed gas). The electrode 10 is disposed facing the longitudinal direction of the housing. The total reflection mirror 11 is disposed on one end side (the step-up transformer 6 side) of the electrode 10 in the longitudinal direction, and the partial reflection mirror 12 is disposed on the other end side (output end side) of the electrode 10 in the longitudinal direction. A space between the counter electrodes 10 in the optical resonator is a discharge space 13.

電源装置1では、整流回路4が交流電源3からの交流電力を全波整流して直流電力に変換し、インバータ回路5の直流電源を形成する。インバータ回路5は、図2に示すようなフルブリッジ回路におけるスイッチング素子が、オン時間調整回路7からのスイッチング素子オンオフ信号18に基づきオンオフ動作を行って、整流回路4が提示する直流電源からパルス電力を生成する。昇圧トランス6は、インバータ回路5が生成するパルス電力を放電空間13にて放電が可能になるレベルまで昇圧してガスレーザ発振器2の電極10に印加する。これによって、ガスレーザ発振器2では、放電空間13でパルス放電が発生し、それに基づくレーザ発振によるパルスレーザ光が光共振器にて増幅され、部分反射鏡12から外部へパルスレーザ光14が出力される。なお、整流回路4とインバータ回路5と昇圧トランス6の全体が請求項1に記載のパルス電力発生回路に対応している。   In the power supply device 1, the rectifier circuit 4 performs full-wave rectification on the AC power from the AC power source 3 and converts it into DC power, thereby forming a DC power source for the inverter circuit 5. In the inverter circuit 5, the switching element in the full bridge circuit as shown in FIG. 2 performs an on / off operation based on the switching element on / off signal 18 from the on-time adjusting circuit 7, and pulse power is supplied from the DC power source presented by the rectifier circuit 4. Is generated. The step-up transformer 6 boosts the pulse power generated by the inverter circuit 5 to a level at which discharge is possible in the discharge space 13 and applies it to the electrode 10 of the gas laser oscillator 2. As a result, in the gas laser oscillator 2, a pulse discharge is generated in the discharge space 13, and a pulsed laser beam based on the laser oscillation is amplified by the optical resonator, and the pulsed laser beam 14 is output from the partial reflection mirror 12 to the outside. . The rectifier circuit 4, the inverter circuit 5, and the step-up transformer 6 as a whole correspond to the pulse power generation circuit according to the first aspect.

図2は、図1に示すインバータ回路5の構成例とその負荷を説明する図である。図2に示すように、インバータ回路5は、直列に接続したスイッチング素子19A,19B、及びスイッチング素子19C,19Dが並列に整流回路4の正極出力端と負極出力端との間に配置され、スイッチング素子19A,19Bの接続端とスイッチング素子19C,19Dの接続端とに負荷22が接続される構成である。なお、スイッチング素子19A,19B,19C,19Dは、例えばMOSFETであるが、それぞれに、浮遊容量素子20A,20B,20C,20Dと、還流用ダイオード21A,21B,21C,21Dとが接続される。   FIG. 2 is a diagram illustrating a configuration example of the inverter circuit 5 shown in FIG. 1 and its load. As shown in FIG. 2, the inverter circuit 5 includes switching elements 19A and 19B and switching elements 19C and 19D connected in series between the positive output terminal and the negative output terminal of the rectifier circuit 4 in parallel. The load 22 is connected to the connection ends of the elements 19A and 19B and the connection ends of the switching elements 19C and 19D. The switching elements 19A, 19B, 19C, and 19D are, for example, MOSFETs, and the stray capacitance elements 20A, 20B, 20C, and 20D and the free-wheeling diodes 21A, 21B, 21C, and 21D are connected to the switching elements 19A, 19B, 19C, and 19D, respectively.

インバータ回路5は、スイッチング素子19Aとスイッチング素子19Dの組と、スイッチング素子19Bとスイッチング素子19Cの組とが、オン時間調整回路7からのスイッチング素子オンオフ信号18に従って交互にオンオフすることで、負荷22に、つまり昇圧トランス6を介してガスレーザ発振器2に、パルス電力が供給される。   The inverter circuit 5 is configured such that the set of the switching elements 19A and 19D and the set of the switching elements 19B and 19C are alternately turned on and off in accordance with the switching element on / off signal 18 from the on-time adjusting circuit 7 so that the load 22 In other words, pulse power is supplied to the gas laser oscillator 2 through the step-up transformer 6.

負荷22は、昇圧トランス6が有するインダクタンス成分22Aと、ガスレーザ発振器2の電極10間に形成される静電容量成分22Bと、ガスレーザ発振器2の電極10が有する抵抗成分22Cとの直列共振回路で構成される。   The load 22 is composed of a series resonance circuit of an inductance component 22A included in the step-up transformer 6, a capacitance component 22B formed between the electrodes 10 of the gas laser oscillator 2, and a resistance component 22C included in the electrode 10 of the gas laser oscillator 2. Is done.

この実施の形態では、ガスレーザ発振器2に、間引き処理しない連続したパルス電力を供給する場合のスイッチング損失を低減するため、スイッチング素子19A,19B,19C,19Dのオン動作時における各両端電圧がほぼ0V(ゼロボルト)となるように、この直列共振回路の時定数を図3に示す方法で予め調整してある。そして、ガスレーザ発振器2に、間引き処理したパルス電力を供給する場合のスイッチング損失の低減を、オン時間調整回路7にて行うようにしてある。   In this embodiment, in order to reduce switching loss when supplying continuous pulse power without thinning processing to the gas laser oscillator 2, the voltages at both ends when the switching elements 19A, 19B, 19C, and 19D are turned on are approximately 0V. The time constant of the series resonant circuit is adjusted in advance by the method shown in FIG. The on-time adjusting circuit 7 reduces the switching loss when the thinned pulse power is supplied to the gas laser oscillator 2.

まず、図3を参照して、負荷22を構成する直列共振回路の時定数調整について説明する。図3は、間引き処理しない連続したパルス電力を供給する場合の時定数調整を説明する図である。図3では、スイッチング素子19A,19Dの組と、スイッチング素子19B,19Cの組とを交互にスイッチング動作させた場合におけるスイッチング素子19Cの両端電圧の、(1)時定数調整前と(2)時定数調整後の遷移状態とが示されている。   First, the time constant adjustment of the series resonance circuit constituting the load 22 will be described with reference to FIG. FIG. 3 is a diagram for explaining time constant adjustment in the case of supplying continuous pulse power that is not thinned out. In FIG. 3, when the switching elements 19A and 19D and the switching elements 19B and 19C are alternately switched, the voltage across the switching element 19C is (1) before the time constant adjustment and (2) The transition state after constant adjustment is shown.

図3(1)において、区間aでは、スイッチング素子19A,19Dがオン動作しているのでスイッチング素子19Cの両端電圧は、整流電圧まで上昇している。次の区間bでは、スイッチング素子19A,19Dがオフ動作しているので、スイッチング素子19Cの両端電圧は、負荷22を構成する直列共振回路のインダクタンス成分22Aのインダクタンス値L、静電容量成分22Bの容量値C、抵抗成分22Cの抵抗値Rで決まる時定数に従ってスイッチング素子19Cの電圧は電圧X(V)まで下降していく。今の例では、スイッチング素子19Cは、区間cになると電圧X(V)なるオン時電圧差の状態でオン動作することになる。区間cでは、スイッチング素子19Cがオン動作するので、スイッチング素子19Cの両端電圧は0Vとなる。区間dでは、スイッチング素子19B,19Cがオフ動作するので、スイッチング素子19Cの両端電圧は、負荷22を構成する直列共振回路の時定数に従ってスイッチング素子19の電圧は上昇していく。   In FIG. 3A, in the section a, the switching elements 19A and 19D are turned on, so that the voltage across the switching element 19C rises to the rectified voltage. In the next section b, since the switching elements 19A and 19D are turned off, the voltage across the switching element 19C is the inductance value L of the inductance component 22A of the series resonance circuit constituting the load 22 and the capacitance component 22B. The voltage of the switching element 19C decreases to the voltage X (V) according to a time constant determined by the capacitance value C and the resistance value R of the resistance component 22C. In this example, the switching element 19C is turned on in the state of the voltage difference at the time of the voltage X (V) when it becomes the section c. In the interval c, the switching element 19C is turned on, so the voltage across the switching element 19C is 0V. In the section d, since the switching elements 19B and 19C are turned off, the voltage across the switching element 19C rises according to the time constant of the series resonance circuit constituting the load 22.

ここで、スイッチング素子16Cがオンするときの損失は、オン時にスイッチング素子19Cの両端にかかっている電圧X(V)が大きいほど大きくなる。このため、オン時にスイッチング素子19Cの両端にかかっている電圧がほぼ0Vとなるように区間bでの電圧の下降の時定数を調整する。   Here, the loss when the switching element 16C is turned on increases as the voltage X (V) applied to both ends of the switching element 19C at the time of turning on becomes larger. For this reason, the time constant of the voltage drop in the section b is adjusted so that the voltage applied to both ends of the switching element 19C at the time of ON is substantially 0V.

図3(2)は、図3(1)に示す場合よりも負荷22を構成する直列共振回路の時定数を短くし、スイッチング素子19Cのオン時に両端にかかっている電圧X(V)をほぼ0Vとした例である。調整には、負荷22を構成する直列共振回路のインダクタンス値Lを増減するために、リアクトルの追加や昇圧トランスのインダクタ成分を減少したり、また電極10の間隔を調整して容量値Cを調整したりして調整する。以上のようにして、間引き処理しない連続したパルス電力を発生する場合のスイッチング素子のオン時の損失を減らすようにしてある。   3 (2) shortens the time constant of the series resonance circuit constituting the load 22 compared with the case shown in FIG. 3 (1), and the voltage X (V) applied to both ends when the switching element 19C is turned on is almost equal. This is an example of 0V. For the adjustment, in order to increase or decrease the inductance value L of the series resonance circuit constituting the load 22, the addition of the reactor, the inductor component of the step-up transformer is decreased, or the capacitance value C is adjusted by adjusting the distance between the electrodes 10. Adjust it. As described above, the loss at the time when the switching element is turned on in the case of generating continuous pulse power that is not thinned out is reduced.

さて、図1において、制御回路9には、外部から、ガスレーザ発振器2に出力させるパルスレーザ光14の特性を規定する制御パラメータが入力される。この制御パラメータには、パルスレーザ光14の繰り返しパルス周波数設定と、パルスレーザ光14のパルス幅設定とが含まれている。制御回路9は、外部から入力されるこの制御パラメータに含まれる繰り返しパルス周波数とパルス幅とに基づき、インバータ回路5から出力させるパルス電力の間引きを行わない場合のパルス数(インバータ回路5での最大スイッチング回数)を指定する指定パルス群15と、インバータ回路5から出力させるパルス電力のパルス数を間引かない動作モードと間引く動作モードとのいずれか一つを指定するモード選択信号16とを生成する。   In FIG. 1, a control parameter that defines the characteristics of the pulsed laser light 14 to be output to the gas laser oscillator 2 is input to the control circuit 9 from the outside. This control parameter includes a repetition pulse frequency setting of the pulse laser beam 14 and a pulse width setting of the pulse laser beam 14. Based on the repetitive pulse frequency and pulse width included in this control parameter input from the outside, the control circuit 9 determines the number of pulses when the pulse power output from the inverter circuit 5 is not thinned out (maximum in the inverter circuit 5). A designated pulse group 15 that designates the number of times of switching), and a mode selection signal 16 that designates one of the operation mode in which the number of pulses of the pulse power output from the inverter circuit 5 is not thinned out and the operation mode in which it is thinned out are generated. .

モード選択信号16は、間引く処理が1種類だけである場合は、例えば“H”レベルと“L”レベルのいずれか一方の信号レベルで間引かない動作モードを示し、いずれか他方の信号レベルで間引く動作モードを示す2値のレベル信号とすることができる。また、モード選択信号16は、間引く処理が2種類以上である場合は、間引かない動作モードと2種類以上の間引き処理の中のいずれかの間引き動作モードとを示すバイナリのデータ信号とすることもできる。   The mode selection signal 16 indicates an operation mode in which, for example, only one of the “H” level and the “L” level is not thinned when there is only one type of thinning process, A binary level signal indicating a thinning-out operation mode can be used. In addition, when there are two or more types of thinning-out processing, the mode selection signal 16 is a binary data signal indicating an operation mode that is not thinned out and any one of two or more types of thinning-out processing. You can also.

間引き回路8には、制御回路9から指定パルス群15とモード選択信号16とが入力される。また、オン時間調整回路7には、制御回路9からモード選択信号16が入力され、間引き回路8の出力(間引き処理後指定パルス群)17が入力される。   A designated pulse group 15 and a mode selection signal 16 are input from the control circuit 9 to the thinning circuit 8. Further, the mode selection signal 16 is input from the control circuit 9 and the output (designated pulse group after the thinning process) 17 of the thinning circuit 8 is input to the on-time adjusting circuit 7.

間引き回路8は、間引く処理が1種類だけである場合は、今の例では、制御回路9から入力されるモード選択信号16の信号レベルに従って、制御回路9から並行して入力される指定パルス群15を、間引きせずそのまま、間引き処理後指定パルス群17としてオン時間調整回路7に与える動作と、予め定めたパルス数を予め定めた間隔で間引く処理を行い、それを間引き処理後指定パルス群17としてオン時間調整回路7に与える動作とを行う。   In the present example, when the thinning circuit 8 has only one type of thinning processing, the designated pulse group input in parallel from the control circuit 9 according to the signal level of the mode selection signal 16 input from the control circuit 9. 15 is directly applied to the on-time adjusting circuit 7 as a post-thinning-designated pulse group 17 without being thinned out, and a process of thinning out a predetermined number of pulses at a predetermined interval is performed. 17, the operation given to the on-time adjusting circuit 7 is performed.

また、間引き回路8は、間引く処理が2種類以上ある場合は、間引き処理を行う際に参照する間引きテーブルを備えている。間引きテーブルには、間引く動作モードを指定するモード選択信号16の指定値毎に、指定パルス群15から間引くパルスの数と間隔とが設定されている。すなわち、間引き回路8は、制御回路9から入力されるモード選択信号16が間引く動作モードを指定しているときは、モード選択信号16の指定内容に従って間引くパルスの数と間隔とを間引きテーブルから取り出し、並行して入力される指定パルス群15に間引き処理を施し、間引き処理後指定パルス群17をオン時間調整回路7に与える。   The thinning circuit 8 includes a thinning table that is referred to when performing thinning processing when two or more types of thinning processing are performed. In the thinning table, the number and interval of pulses to be thinned from the designated pulse group 15 are set for each designated value of the mode selection signal 16 that designates the thinning operation mode. That is, when the mode selection signal 16 input from the control circuit 9 designates the operation mode to be thinned out, the thinning circuit 8 extracts the number of pulses to be thinned out and the interval from the thinning table according to the designated content of the mode selection signal 16. The designated pulse group 15 input in parallel is subjected to a thinning process, and the designated pulse group 17 after the thinning process is given to the on-time adjusting circuit 7.

オン時間調整回路7は、モード選択信号16が間引く動作モードを示している場合は、間引き処理後指定パルス群17中の各パルスのオン時間時定数を調整してスイッチング素子オンオフ信号18を作成し、インバータ回路5のスイッチング素子19A,19B,19C,19Dの各ゲート端子に印加する。これによって、ガスレーザ発振器2に、間引き処理したパルス電力を供給する場合のスイッチング損失の低減される。   When the mode selection signal 16 indicates an operation mode to be thinned out, the on-time adjustment circuit 7 adjusts the on-time time constant of each pulse in the designated pulse group 17 after the thinning-out process and creates the switching element on / off signal 18. The voltage is applied to each gate terminal of the switching elements 19A, 19B, 19C, 19D of the inverter circuit 5. As a result, the switching loss in the case of supplying the thinned pulse power to the gas laser oscillator 2 is reduced.

また、オン時間調整回路7は、モード選択信号16が間引かない動作モードを示している場合は、基本的には、間引き処理後指定パルス群17から直接スイッチング素子オンオフ信号18を作成し、インバータ回路5のスイッチング素子19A,19B,19C,19Dの各ゲート端子に印加する。これは、上記したように、ガスレーザ発振器2に、間引き処理しない連続したパルス電力を供給する場合は、負荷22を構成する直列共振回路の時定数を調整してあることによる。しかし、実際の適用では、デッドタイム等との関係で、上記のモード選択信号16が間引く動作モードを示している場合と同様に、間引き処理後指定パルス群17中の各パルスのオン時間時定数を調整してスイッチング素子オンオフ信号18を作成し、インバータ回路5のスイッチング素子19A,19B,19C,19Dの各ゲート端子に印加するようにしている。   When the mode selection signal 16 indicates an operation mode in which the mode selection signal 16 is not thinned, the on-time adjusting circuit 7 basically creates the switching element on / off signal 18 directly from the designated pulse group 17 after the thinning process, The voltage is applied to each gate terminal of the switching elements 19A, 19B, 19C, and 19D of the circuit 5. As described above, this is because the time constant of the series resonance circuit constituting the load 22 is adjusted when supplying continuous pulse power without thinning processing to the gas laser oscillator 2. However, in actual application, the on-time time constant of each pulse in the designated pulse group 17 after the decimation processing is the same as when the mode selection signal 16 indicates the decimation operation mode in relation to the dead time or the like. Is adjusted to create a switching element on / off signal 18 and apply it to each gate terminal of the switching elements 19A, 19B, 19C, 19D of the inverter circuit 5.

図4は、図1に示すオン時間調整回路7の構成例を示す回路図である。図4では、間引く処理が1種類だけ行われる場合の構成例が示されている。つまり、図4では、モード選択信号16は、2値のレベル信号である。例えば、モード選択信号16が“H”レベルであるときは、間引き回路8からの間引き処理後指定パルス群17は間引きが行われていないことを示し、“L”レベルであるときは間引き回路8からの間引き処理後指定パルス群17は間引きが行われていることを示すとする。   FIG. 4 is a circuit diagram showing a configuration example of the on-time adjusting circuit 7 shown in FIG. FIG. 4 shows a configuration example in which only one type of thinning process is performed. That is, in FIG. 4, the mode selection signal 16 is a binary level signal. For example, when the mode selection signal 16 is “H” level, it indicates that the thinned-out designated pulse group 17 from the thinning circuit 8 is not thinned, and when it is “L” level, the thinning circuit 8 It is assumed that the designated pulse group 17 after thinning-out processing indicates that thinning-out is being performed.

モード選択信号16が入力されるセレクタ30は、2つの出力端子を有し、一方の出力端子にはスイッチ28Aの制御端子が接続され、他方の出力端子にはスイッチ28Bの制御端子が接続されている。   The selector 30 to which the mode selection signal 16 is input has two output terminals, one of which is connected to the control terminal of the switch 28A and the other of which is connected to the control terminal of the switch 28B. Yes.

間引き処理後指令パルス群17が入力されるロジックIC31Aの出力端子には、スイッチ28A,28Bの各一端が接続され、またダイオード32のカソード端子が接続されている。スイッチ28A,28Bの各他端には、抵抗器27A,27Bの各一端が接続されている。抵抗器27A,27Bの各他端は、共通にコンデンサ29の一端に接続され、コンデンサ29の他端は、回路グランドに接続されている。   One end of each of the switches 28A and 28B is connected to the output terminal of the logic IC 31A to which the command pulse group 17 after the thinning process is input, and the cathode terminal of the diode 32 is connected. One end of each of the resistors 27A and 27B is connected to the other end of each of the switches 28A and 28B. The other ends of the resistors 27A and 27B are commonly connected to one end of a capacitor 29, and the other end of the capacitor 29 is connected to circuit ground.

抵抗器27A,27Bの各他端とコンデンサ29の一端との接続ラインには、ダイオード32のアノード端子と、ロジックIC31Bの入力端子とが接続されている。ロジックIC31Bの出力端子からインバータ回路5へのスイッチング素子オンオフ信号18が出力される構成である。   An anode terminal of the diode 32 and an input terminal of the logic IC 31B are connected to a connection line between the other ends of the resistors 27A and 27B and one end of the capacitor 29. The switching element on / off signal 18 is output from the output terminal of the logic IC 31 </ b> B to the inverter circuit 5.

ここで、抵抗器27A,27Bは、それぞれ互いに異なる抵抗値を有している。抵抗器27Aとコンデンサ29の直列回路は、或る時定数を有するフィルタ回路を構成し、抵抗器27Aとコンデンサ29の直列回路は、他の時定数を有するフィルタ回路を構成している。   Here, the resistors 27A and 27B have different resistance values. The series circuit of the resistor 27A and the capacitor 29 constitutes a filter circuit having a certain time constant, and the series circuit of the resistor 27A and the capacitor 29 constitutes a filter circuit having another time constant.

図4に示す構成において、ロジックIC31Aは、間引き回路8からの間引き処理後指定パルス群17を論理反転してスイッチ28A,28Bの各一端に印加する。また、ロジックIC31Bは、抵抗器27A,27Bの各他端とコンデンサ29の一端との接続端に現れるパルス列を論理反転し、それをスイッチング素子オンオフ信号18としてインバータ回路5に出力する。   In the configuration shown in FIG. 4, the logic IC 31A logically inverts the post-thinning-designated pulse group 17 from the thinning circuit 8 and applies it to one end of each of the switches 28A and 28B. The logic IC 31B logically inverts the pulse train appearing at the connection end between the other ends of the resistors 27A and 27B and one end of the capacitor 29, and outputs it to the inverter circuit 5 as the switching element on / off signal 18.

セレクタ30は、モード選択信号16が“H”レベルであるとき、例えば、スイッチ28Aの制御端子に制御信号を出力してスイッチ28Aを閉路動作させ、ロジックIC31Aの出力端子と回路グランド間に、抵抗器27Aとコンデンサ29とによるフィルタ回路を接続する。これによって、間引き回路8からの間引き処理後指定パルス群17を論理反転した各パルスの後縁の立ち上がり特性、つまり、間引き回路8からの間引き処理後指定パルス群17の各パルスの立ち下がり特性が抵抗器27Aとコンデンサ29とによるフィルタ回路の時定数で調整される。なお、今の例では、間引き処理後指令パルス群17は、間引き処理が行われていないので、指令パルス群15である。   When the mode selection signal 16 is at the “H” level, the selector 30 outputs a control signal to the control terminal of the switch 28A, for example, to close the switch 28A, and between the output terminal of the logic IC 31A and the circuit ground, The filter circuit by the capacitor 27A and the capacitor 29 is connected. Thus, the rising characteristics of the trailing edge of each pulse obtained by logically inverting the designated pulse group 17 after the thinning process from the thinning circuit 8, that is, the falling characteristics of each pulse of the designated pulse group 17 after the thinning process from the thinning circuit 8 are obtained. It is adjusted by the time constant of the filter circuit composed of the resistor 27A and the capacitor 29. In the present example, the command pulse group 17 after the thinning process is the command pulse group 15 because the thinning process is not performed.

また、セレクタ30は、モード選択信号16が“L”レベルであるとき、スイッチ28Bの制御端子に制御信号を出力してスイッチ28Bを閉路動作させ、ロジックIC31Aの出力端子と回路グランド間に、抵抗器27Bとコンデンサ29とによるフィルタ回路を接続する。これによって、間引き処理が行われている間引き処理後指令パルス群17の歯抜け状パルスそれぞれの立ち下がり特性が抵抗器27Bとコンデンサ29とによるフィルタ回路の時定数で調整される。   Further, when the mode selection signal 16 is at the “L” level, the selector 30 outputs a control signal to the control terminal of the switch 28B to close the switch 28B, and between the output terminal of the logic IC 31A and circuit ground, The filter circuit by the device 27B and the capacitor 29 is connected. As a result, the falling characteristics of the tooth-missing pulses of the post-decimation command pulse group 17 in which the decimation process is being performed are adjusted by the time constant of the filter circuit composed of the resistor 27B and the capacitor 29.

以下、図5〜図7を参照して、動作について説明する。まず、図5は、間引き処理したパルス電力をオン時間調整しないで供給する場合のスイッチングオン時の損失を説明する図である。すなわち、理解を容易にするため、間引き処理をしない連続したパルス電力を供給するため用に、負荷22の時定数を調整しただけでは、間引き処理したパルス電力を供給する場合に、スイッチングオン時の損失が生ずることを具体的に説明する。図5では、スイッチング素子19A,19Dの組と、スイッチング素子19B,19Cの組とを交互にスイッチング動作させた場合におけるスイッチング素子19Cの両端電圧の遷移状態が示されている。   The operation will be described below with reference to FIGS. First, FIG. 5 is a diagram for explaining a loss at the time of switching on in the case of supplying the thinned pulse power without adjusting the on time. In other words, for the sake of easy understanding, only the time constant of the load 22 is adjusted to supply continuous pulse power without thinning processing. A specific description will be given of the occurrence of loss. FIG. 5 shows a transition state of the voltage across the switching element 19C when the group of the switching elements 19A and 19D and the group of the switching elements 19B and 19C are alternately switched.

パルスの間引き処理を行う場合は、一時的に放電空間13の放電が停止するため、放電空間13は初期の状態と同じになる。放電空間13が初期の状態であると、放電電流が流れにくいので、特許文献3の段落「0008」および図23に記載されている放電電流が少ない状態となり、電極10間の容量値が減少していき、直列共振周波数が大きくなっていく。共振周波数が大きくなると、当然、スイッチング素子オフ時の電圧の降下も遅くなる。   When performing the pulse thinning process, the discharge space 13 temporarily stops discharging, so that the discharge space 13 is the same as the initial state. When the discharge space 13 is in the initial state, it is difficult for the discharge current to flow. Therefore, the discharge current described in paragraph “0008” of FIG. 3 and FIG. 23 is reduced, and the capacitance value between the electrodes 10 decreases. As the series resonance frequency increases. When the resonance frequency is increased, naturally, the voltage drop when the switching element is turned off is also delayed.

このため、連続してパルス電力を出力する場合に合わせて、スイッチング素子のオン時の損失を減らすように、図3に示した区間bでの電圧下降の時定数を調整した状態で、パルスの間引き処理をした場合、電圧の下降が遅くなり、図5に示すように、電圧が低下する前にスイッチングをしてしまうような波形となる。   For this reason, in a state where the time constant of the voltage drop in the section b shown in FIG. 3 is adjusted so as to reduce the loss when the switching element is turned on in accordance with the case where the pulse power is continuously output, When the thinning process is performed, the voltage decreases slowly and, as shown in FIG. 5, the waveform is switched before the voltage decreases.

図5の区間aでは、連続してパルス電力を供給する場合を示した図3での区間aと同様に、オン動作しているスイッチング素子19Aの両端電圧は0Vであり、オフ動作しているスイッチング素子19Cの両端電圧は、整流電圧まで上昇している。次の区間bでは、図3にて説明したように、電圧下降の時定数が長くなっているため、電圧の下降が遅くスイッチング素子19Cの両端電圧が0Vになる前の電圧X(V)にてスイッチング素子19Cがオン動作して区間cになり、スイッチングオン時の損失が発生してしまう。   In the section a in FIG. 5, the voltage across the switching element 19 </ b> A that is on is 0 V, and the off operation is performed, as in the section a in FIG. 3 that shows the case where pulse power is continuously supplied. The voltage across the switching element 19C has increased to the rectified voltage. In the next section b, as described with reference to FIG. 3, since the time constant of the voltage drop is long, the voltage drop is slow and the voltage X (V) before the voltage across the switching element 19C becomes 0V is reached. Thus, the switching element 19C is turned on to enter the section c, and a loss occurs when the switching is turned on.

区間dは、負荷22のインダクタンス成分L、静電容量分C、抵抗成分Rおよび浮遊容量素子20A,20Dの容量値で決まる時定数で共振し減少していき、スイッチング素子19Cとスイッチング素子19Dとに電圧が直流的に分圧された状態に落ち着く。なお、本来は,破線で示す波形となるが、還流用ダイオード21A〜21Dがあるため、電圧は整流電圧にクランプされ、実線のような波形となる。区間eは、スイッチング素子19Cとスイッチング素子19Dとに電圧が直流的に分圧された状態であり、電極10に電流が流れていない、つまり、放電が停止している状態である。このように、連続したパルス電力の供給時でのスイッチングオン時の損失が減少するように、負荷22の直列共振回路を調整した場合、間引き処理したパルス電力の供給時は、スイッチングオン時の損失が減少しないということが起こる。   The interval d resonates and decreases with a time constant determined by the inductance component L, the capacitance component C, the resistance component R, and the capacitance values of the stray capacitance elements 20A and 20D of the load 22, and the switching element 19C and the switching element 19D The voltage settles into a state where the voltage is divided in a direct current. Although the waveform is originally shown by a broken line, the voltage is clamped to a rectified voltage and has a waveform as shown by a solid line because there are freewheeling diodes 21A to 21D. The section e is a state where the voltage is divided in a DC manner between the switching element 19C and the switching element 19D, and no current flows through the electrode 10, that is, the discharge is stopped. As described above, when the series resonance circuit of the load 22 is adjusted so that the loss at the time of switching on when the continuous pulse power is supplied decreases, the loss at the time of switching on when the thinned pulse power is supplied. Does not decrease.

次に、図6は、間引き処理後指令パルス群17のオン時間が図4に示すオン時間調整回路7にて変更される動作を説明する図である。   Next, FIG. 6 is a diagram for explaining an operation in which the ON time of the command pulse group 17 after the thinning process is changed by the ON time adjusting circuit 7 shown in FIG.

図6において、符号Aに示す波形は、図4に示すロジックIC31Aに入力される間引き処理後指令パルス群17のパルスの波形を示す。このパルス波形Aを論理反転したパルス波形が、セレクタ30にて選択された抵抗器28Aと抵抗器28Bのいずれか一方の抵抗器とコンデンサ29とによるフィルタ回路を通して図4に示すロジックIC31Bに入力される。これが符号Bに示す波形である。符号Bでは、セレクタ30にて選択されたフィルタ回路を通して図4に示すロジックIC31Bに入力されるパルスの後縁の立ち上がり波形とロジックIC31Bのスレッショルド電圧との関係を示す。   In FIG. 6, the waveform indicated by the symbol A indicates the waveform of the pulse of the post-decimation command pulse group 17 that is input to the logic IC 31 </ b> A illustrated in FIG. 4. A pulse waveform obtained by logically inverting the pulse waveform A is input to the logic IC 31B shown in FIG. 4 through a filter circuit including one of the resistors 28A and 28B selected by the selector 30 and the capacitor 29. The This is the waveform indicated by symbol B. Reference numeral B indicates the relationship between the rising waveform of the trailing edge of the pulse input to the logic IC 31B shown in FIG. 4 through the filter circuit selected by the selector 30 and the threshold voltage of the logic IC 31B.

符号Bに示すように、セレクタ30にて選択されたフィルタ回路を通して図4に示すロジックIC31Bに入力されるパルスの後縁は、符号Aに示す波形のオン時間経過時から立ち上がる特性を示すが、その後縁波形の立ち上がり特性は、セレクタ30にて選択されたフィルタ回路の時定数による遅れをもった特性34,35となる。フィルタ回路の時定数が小さい場合は、特性34のようにロジックIC31Bに入力されるパルスの後縁は、早く立ち上がってロジックIC31Bのスレッショルド電圧を超えるが、フィルタ回路の時定数が大きい場合は、特性35のようにロジックIC31Bに入力されるパルスの後縁は、遅く立ち上がるので、ロジックIC31Bのスレッショルド電圧を超えるまでの時間が特性34の場合よりも長くなる。   As shown by symbol B, the trailing edge of the pulse input to the logic IC 31B shown in FIG. 4 through the filter circuit selected by the selector 30 shows a characteristic that rises from the on-time of the waveform shown by symbol A. The rising characteristics of the trailing edge waveforms are characteristics 34 and 35 having a delay due to the time constant of the filter circuit selected by the selector 30. When the time constant of the filter circuit is small, the trailing edge of the pulse input to the logic IC 31B rises quickly and exceeds the threshold voltage of the logic IC 31B as in the characteristic 34, but when the time constant of the filter circuit is large, the characteristic Since the trailing edge of the pulse input to the logic IC 31B rises later like 35, the time until the threshold voltage of the logic IC 31B is exceeded is longer than in the case of the characteristic 34.

セレクタ30にて選択されたフィルタ回路の時定数が小さい特性34の場合は、ロジックIC31Bの出力は、符号Cに示す波形となり、そのオン時間は、符号Aに示す波形のオン時間よりも少し長くなっている。また、セレクタ30にて選択されたフィルタ回路の時定数が大きい特性35の場合は、ロジックIC31Bの出力は、符号Dに示す波形となる。符号Dに示す波形はオン時間が符号Cに示す波形よりも長くなっている。   In the case of the characteristic 34 in which the time constant of the filter circuit selected by the selector 30 is small, the output of the logic IC 31B has a waveform indicated by the symbol C, and the ON time thereof is slightly longer than the ON time of the waveform indicated by the symbol A. It has become. In the case of the characteristic 35 having a large time constant of the filter circuit selected by the selector 30, the output of the logic IC 31B has a waveform indicated by the symbol D. The waveform indicated by reference sign D has a longer on-time than the waveform indicated by reference sign C.

今の例では、間引き処理をしない場合は、セレクタ30が時定数の大きいフィルタ回路を選択し、間引き処理をする場合は、セレクタ30が時定数の小さいフィルタ回路を選択するように、制御回路9は、モード選択信号16をオン時間調整回路7に出力する。   In this example, the control circuit 9 selects the filter circuit having a large time constant when the thinning process is not performed, and selects the filter circuit having a small time constant when performing the thinning process. Outputs the mode selection signal 16 to the on-time adjusting circuit 7.

このように、オン時間調整回路7からインバータ回路5に出力されるゲート信号であるスイッチング素子オンオフ信号18は、間引き回路8から入力される間引き処理後指令パルス群17を、モード選択信号16の値に応じて、オン時間が長くなる方向に調整された信号になる。   As described above, the switching element on / off signal 18 which is a gate signal output from the on-time adjusting circuit 7 to the inverter circuit 5 is obtained by changing the command pulse group 17 after the thinning process input from the thinning circuit 8 to the value of the mode selection signal 16. Accordingly, the signal is adjusted so that the ON time becomes longer.

ここで、ロジックIC31Bの出力波形の前縁の立ち上がり特性に、図6の号C、符号Dに示す波形のように、遅れを発生していないのは、ダイオード32があるからである。ダイオード32は、スイッチング素子オンオフ信号18が立ち上がるタイミングを変化させないようにするために設けてある。   Here, there is no delay in the rising characteristic of the leading edge of the output waveform of the logic IC 31B as shown in the waveform indicated by symbol C and symbol D in FIG. The diode 32 is provided so as not to change the timing at which the switching element on / off signal 18 rises.

ロジックIC31Aの出力が“L”レベルの状態から“H”レベルの状態になったときは、ダイオード32はオフ状態になるので、スイッチおよび抵抗器を介してコンデンサ29を充電する。したがって、セレクタ30が選択したフィルタ回路が有効となり、ロジックIC31Bへの入力パルスの後縁の立ち上がりが符号Bに示すように遅くなる。   When the output of the logic IC 31A changes from the “L” level state to the “H” level state, the diode 32 is turned off, so that the capacitor 29 is charged via the switch and the resistor. Therefore, the filter circuit selected by the selector 30 becomes effective, and the rising edge of the trailing edge of the input pulse to the logic IC 31B is delayed as indicated by reference numeral B.

逆に、ロジックIC31Aの出力が“H”レベルの状態から“L”レベルの状態になったときは、ダイオード32がオン状態となるため、スイッチおよび抵抗を介さずに、ダイオード32を介してコンデンサ29から充電電荷が放電されるので、フィルタ回路が無い状態と同じになる。したがって、ロジックIC31Bへの入力パルスの前縁の立ち下がり特性は、遅れ時間がほとんどなく立ち下がることになる。つまり、ロジックIC31Bの出力パルスの前縁の立ち上がりに関しては、ダイオード32はオン状態のため、フィルタ回路の時定数に関係なくなるので、遅れなく立ち上がる特性となる。   On the contrary, when the output of the logic IC 31A changes from the “H” level state to the “L” level state, the diode 32 is turned on, so that the capacitor is connected via the diode 32 without passing through the switch and the resistor. Since the charge charge is discharged from 29, the state is the same as when no filter circuit is provided. Therefore, the falling characteristic of the leading edge of the input pulse to the logic IC 31B falls with almost no delay time. That is, regarding the rising edge of the leading edge of the output pulse of the logic IC 31B, since the diode 32 is in the ON state, it has no relation to the time constant of the filter circuit, so that it rises without delay.

次に、図7は、図4に示すオン時間調整回路7を用いてオン時間を調整した間引きパルス電力を供給する場合のスイッチングオン時の損失低減を説明する図である。図7では、図5と同様に、スイッチング素子19A,19Dの組と、スイッチング素子19B,19Cの組とを交互にスイッチング動作させた場合におけるスイッチング素子19Cの両端電圧の遷移状態が示されている。   Next, FIG. 7 is a diagram for explaining loss reduction at the time of switching on in the case of supplying thinned pulse power whose on-time is adjusted using the on-time adjusting circuit 7 shown in FIG. In FIG. 7, as in FIG. 5, the transition state of the voltage across the switching element 19 </ b> C when the switching elements 19 </ b> A and 19 </ b> D and the switching elements 19 </ b> B and 19 </ b> C are alternately switched is shown. .

図5での説明から理解できるように、間引き処理したパルス電力を供給する場合のスイッチングオン時の損失を減少させるには、オン動作を待機しているスイッチング素子に掛かる電圧の下降が遅くなった分だけ、オフしているスイッチング素子のオフ時間を長くすればよい。つまり、スイッチング素子19A〜19Dがオフするタイミングを早くすればよい。このように、間引き処理をしない連続したパルス電力の供給時と、間引き処理をしたパルス電力の供給時とで、スイッチング素子19A〜19Dのオフタイミングを変更すれば、つまり、オン時間を変更すれば、間引き処理したパルス電力の供給時でも、間引き処理をしない連続したパルス電力の供給時と同様に、スイッチングオン時の損失を減少することが可能であることが分かる。   As can be understood from the explanation in FIG. 5, in order to reduce the loss at the time of switching on when supplying the thinned pulse power, the voltage drop applied to the switching element waiting for the on operation is delayed. The off time of the switching element that is off may be lengthened by the amount. That is, the timing at which the switching elements 19A to 19D are turned off may be advanced. As described above, when the off timing of the switching elements 19A to 19D is changed between the supply of the continuous pulse power without the thinning process and the supply of the pulse power with the thinning process, that is, the on time is changed. It can be seen that even when supplying pulsed power that has undergone thinning-out processing, it is possible to reduce the loss at the time of switching on, as in the case of supplying continuous pulse power without performing thinning-out processing.

図4に示したオン時間調整回路7は、図6の符号C、符号Dに示すように、オン動作しているスイッチング素子のオン時間を長くする構成であるので、オン動作を待機しているスイッチング素子に掛かる電圧が0Vに降下するのに十分な時間だけ、オフ動作しているスイッチング素子のオフ時間を確保することができる。したがって、図4に示したオン時間調整回路7を用いれば、図7に示すように、スイッチング素子19B,19Cのオン時電圧差を、ほとんど0Vとすることができる。   The on-time adjusting circuit 7 shown in FIG. 4 is configured to increase the on-time of the switching element that is on, as indicated by reference symbols C and D in FIG. It is possible to secure the off time of the switching element that is off for a time sufficient for the voltage applied to the switching element to drop to 0V. Therefore, when the on-time adjusting circuit 7 shown in FIG. 4 is used, as shown in FIG. 7, the on-time voltage difference between the switching elements 19B and 19C can be almost 0V.

以上のように、この実施の形態1によれば、オン時間調整回路は、モード選択信号の値によって、間引き処理後指令パルス群のオン時間を、間引き処理しない連続したパルス電力の供給時と、間引き処理したパルス電力の供給時とで、変更できるので、間引きしたパルス電力の供給時でも、間引き処理しない連続したパルス電力の供給時と同様に、スイッチングオン時の損失を減少することが可能となる。   As described above, according to the first embodiment, the on-time adjusting circuit supplies the on-time of the command pulse group after the thinning process according to the value of the mode selection signal when supplying the continuous pulse power without the thinning process. Since it can be changed depending on the supply of thinned pulse power, even when thinned pulse power is supplied, it is possible to reduce the loss when switching on, as in the case of continuous pulse power supply without thinning processing. Become.

実施の形態2.
図8は、この発明の実施の形態2として、図1に示すオン時間調整回路の他の構成例(その1)を示す回路図である。図8では、間引き回路8での間引く処理が3種類行われる場合の構成例が示されている。つまり、制御回路9が出力するモード選択信号16は4値を示すバイナリのデータ信号である。例えば、モード選択信号16が値0であれば、間引き回路8からの間引き処理後指定パルス群17は間引きが行われていないことを示す。モード選択信号16が値1であれば、間引き回路8からの間引き処理後指定パルス群17は1パルスの間引きがある間隔毎に行われていることを示す。モード選択信号16が値2であれば、間引き回路8からの間引き処理後指定パルス群17は2パルスの間引きがある間隔毎に行われていることを示す。モード選択信号16が値3であれば、間引き回路8からの間引き処理後指定パルス群17は3パルスの間引きがある間隔毎に行われていることを示すとする。
Embodiment 2. FIG.
FIG. 8 is a circuit diagram showing another configuration example (No. 1) of the on-time adjusting circuit shown in FIG. 1 as Embodiment 2 of the present invention. FIG. 8 shows a configuration example in which three types of thinning processing are performed in the thinning circuit 8. That is, the mode selection signal 16 output from the control circuit 9 is a binary data signal indicating four values. For example, if the mode selection signal 16 has a value of 0, it indicates that the thinned-out designated pulse group 17 from the thinning circuit 8 has not been thinned. If the mode selection signal 16 is 1, it indicates that the specified pulse group 17 after thinning-out processing from the thinning-out circuit 8 is performed at intervals of one pulse thinning. If the mode selection signal 16 has a value of 2, it indicates that the specified pulse group 17 after the thinning process from the thinning circuit 8 is performed every two intervals. If the mode selection signal 16 has a value of 3, it is assumed that the designated pulse group 17 after the thinning-out process from the thinning-out circuit 8 is performed every three intervals.

モード選択信号16が入力するセレクタ30は、4つの出力端子を有し、4つのスイッチ28A,28B,28C,28Dの各制御端子が1対1の関係で接続されている。   The selector 30 to which the mode selection signal 16 is input has four output terminals, and the control terminals of the four switches 28A, 28B, 28C, and 28D are connected in a one-to-one relationship.

間引き処理後指令パルス群17が入力されるロジックIC31Aの出力端子には、4つのスイッチ28A,28B,28C,28Dの各一端が接続され、また、ダイオード32のカソード電極が接続されている。4つのスイッチ28A,28B,28C,28Dの各他端には、4つの抵抗器27A,27B,27C、27Dの各一端が接続されている。4つの抵抗器27A,27B,27C、27Dの各他端は、共通にコンデンサ29の一端に接続され、コンデンサ29の他端は、回路グランドに接続されている。   One end of each of the four switches 28A, 28B, 28C, 28D is connected to the output terminal of the logic IC 31A to which the command pulse group 17 after the thinning process is input, and the cathode electrode of the diode 32 is connected. One end of each of the four resistors 27A, 27B, 27C, and 27D is connected to the other end of each of the four switches 28A, 28B, 28C, and 28D. The other ends of the four resistors 27A, 27B, 27C, and 27D are commonly connected to one end of a capacitor 29, and the other end of the capacitor 29 is connected to circuit ground.

4つの抵抗器27A,27B,27C、27Dの各他端とコンデンサ29の一端との接続ラインには、ダイオード32のアノード端子と、ロジックIC31Bの入力端子とが接続されている。ロジックIC31Bの出力端子からインバータ回路5へのスイッチング素子オンオフ信号18が出力される構成である。   An anode terminal of the diode 32 and an input terminal of the logic IC 31B are connected to a connection line between each other end of the four resistors 27A, 27B, 27C, and 27D and one end of the capacitor 29. The switching element on / off signal 18 is output from the output terminal of the logic IC 31 </ b> B to the inverter circuit 5.

ここで、4つの抵抗器27A,27B,27C、27Dは、それぞれ互いに異なる抵抗値を有している。抵抗器27Aとコンデンサ29の直列回路、抵抗器27Bとコンデンサ29の直列回路、抵抗器27Cとコンデンサ29の直列回路、及び抵抗器27Dとコンデンサ29の直列回路は、それぞれ、異なる時定数を有するフィルタ回路を構成している。   Here, the four resistors 27A, 27B, 27C, and 27D have different resistance values. The series circuit of the resistor 27A and the capacitor 29, the series circuit of the resistor 27B and the capacitor 29, the series circuit of the resistor 27C and the capacitor 29, and the series circuit of the resistor 27D and the capacitor 29 are respectively filters having different time constants. The circuit is configured.

動作波形は示してないが、図8に示す構成においても図6に示したのと同様の動作が行われる。   Although the operation waveform is not shown, the same operation as shown in FIG. 6 is performed in the configuration shown in FIG.

図8に示す構成において、ロジックIC31Aは、間引き回路8からの間引き処理後指定パルス群17を論理反転してスイッチ28A,28B,28C,28Dの各一端に印加する。また、ロジックIC31Bは、抵抗器27A,27B,28C,28Dの各他端とコンデンサ29の一端との接続端に現れるパルス列を論理反転し、それをスイッチング素子オンオフ信号18としてインバータ回路5に出力する。   In the configuration shown in FIG. 8, the logic IC 31A logically inverts the post-thinning designated pulse group 17 from the thinning circuit 8 and applies it to each end of the switches 28A, 28B, 28C, 28D. Further, the logic IC 31B logically inverts a pulse train appearing at the connection end of each of the other ends of the resistors 27A, 27B, 28C, and 28D and one end of the capacitor 29, and outputs it to the inverter circuit 5 as a switching element on / off signal 18. .

セレクタ30は、モード選択信号16が値0であるとき、スイッチ28Aを閉路動作させ、ロジックIC31Aの出力端子と回路グランド間に、抵抗器27Aとコンデンサ29とによるフィルタ回路を接続する。これによって、間引かれていない間引き処理後指令パルス群17の各パルスの立ち下がり特性が抵抗器27Aとコンデンサ29とによるフィルタ回路の時定数で調整される。   When the mode selection signal 16 has a value of 0, the selector 30 closes the switch 28A and connects the filter circuit including the resistor 27A and the capacitor 29 between the output terminal of the logic IC 31A and the circuit ground. As a result, the falling characteristics of each pulse in the post-decimation command pulse group 17 that has not been thinned out are adjusted by the time constant of the filter circuit composed of the resistor 27A and the capacitor 29.

また、セレクタ30は、モード選択信号16が値1であるとき、スイッチ28Bを閉路動作させ、ロジックIC31Aの出力端子と回路グランド間に、抵抗器27Bとコンデンサ29とによるフィルタ回路を接続する。これによって、例えば1パルスがある間隔毎に間引かれている間引き処理後指令パルス群17の歯抜け状パルスそれぞれの立ち下がり特性が抵抗器27Bとコンデンサ29とによるフィルタ回路の時定数で調整される。   Further, when the mode selection signal 16 is 1, the selector 30 closes the switch 28B, and connects the filter circuit including the resistor 27B and the capacitor 29 between the output terminal of the logic IC 31A and the circuit ground. As a result, for example, the falling characteristics of the tooth-missing pulses of the post-decimation command pulse group 17 that are thinned at certain intervals are adjusted by the time constant of the filter circuit composed of the resistor 27B and the capacitor 29. The

また、セレクタ30は、モード選択信号16が値2であるとき、スイッチ28Cを閉路動作させ、ロジックIC31Aの出力端子と回路グランド間に、抵抗器27Cとコンデンサ29とによるフィルタ回路を接続する。これによって、例えば2パルスがある間隔毎に間引かれている間引き処理後指令パルス群17の歯抜け状パルスそれぞれの立ち下がり特性が抵抗器27Cとコンデンサ29とによるフィルタ回路の時定数で調整される。   Further, when the mode selection signal 16 is 2, the selector 30 closes the switch 28C and connects the filter circuit including the resistor 27C and the capacitor 29 between the output terminal of the logic IC 31A and the circuit ground. As a result, for example, the falling characteristics of the tooth-missing pulses of the post-thinning-out command pulse group 17 that are thinned out every two intervals are adjusted by the time constant of the filter circuit composed of the resistor 27C and the capacitor 29. The

また、セレクタ30は、モード選択信号16が値3であるとき、スイッチ28Dを閉路動作させ、ロジックIC31Aの出力端子と回路グランド間に、抵抗器27Dとコンデンサ29とによるフィルタ回路を接続する。これによって、例えば3パルスがある間隔毎に間引かれている間引き処理後指令パルス群17の歯抜け状パルスそれぞれの立ち下がり特性が抵抗器27Dとコンデンサ29とによるフィルタ回路の時定数で調整される。   Further, when the mode selection signal 16 is 3, the selector 30 closes the switch 28D and connects the filter circuit including the resistor 27D and the capacitor 29 between the output terminal of the logic IC 31A and the circuit ground. As a result, for example, the falling characteristics of the tooth-missing pulses of the post-thinning command pulse group 17 that are thinned at certain intervals are adjusted by the time constant of the filter circuit composed of the resistor 27D and the capacitor 29. The

パルスの間引き数が多いほど、放電空間13では放電が停止する時間が長くなる。そのため、放電電流が流れにくい状態となり、負荷22の共振周波数が大きくなり、電圧の降下が遅くなっていく。したがって、間引き数が多いほど、フィルタ回路の時定数を小さくしてオン時間を短くしていく必要があるので、抵抗器27A,27B,27C,27Dの抵抗値は、間引き数が多くなる順に小さくしていくことになる。   The greater the number of thinning out pulses, the longer the time during which discharge stops in the discharge space 13. Therefore, it becomes difficult for the discharge current to flow, the resonance frequency of the load 22 increases, and the voltage drop slows down. Therefore, the larger the number of thinning out, the smaller the time constant of the filter circuit and the shorter the on-time. Therefore, the resistance values of the resistors 27A, 27B, 27C, and 27D become smaller in order of increasing the number of thinning out. Will do.

この構成によれば、間引きの数によって、放電空間13の状態が初期状態と連続してレーザパルス光を出力する場合との中間の状態となるので、オン動作をしようとするスイッチング素子に掛かる電圧の降下の時定数が異なった場合でも、オン時間調整回路によってスイッチングオン時の損失を減少するように、間引き処理後指令パルス群17の各パルスのオン時間を調整することができる。   According to this configuration, since the state of the discharge space 13 becomes an intermediate state between the case where the laser pulse light is output continuously with the initial state, depending on the number of thinnings, the voltage applied to the switching element to be turned on Even when the time constants of the drop are different, the ON time of each pulse of the command pulse group 17 after the thinning process can be adjusted by the ON time adjusting circuit so as to reduce the loss at the time of switching ON.

実施の形態3.
図9は、この発明の実施の形態3として、図1に示すオン時間調整回路の他の構成例(その2)を示す回路図である。フィルタ回路の時定数を切り替える方法として、実施の形態1(図4)と実施の形態2(図8)では、抵抗値を切り替える場合を示したが、この実施の形態3(図9)では、容量値を切り替える場合を示す。
Embodiment 3 FIG.
FIG. 9 is a circuit diagram showing another configuration example (No. 2) of the on-time adjusting circuit shown in FIG. 1 as Embodiment 3 of the present invention. As a method for switching the time constant of the filter circuit, the first embodiment (FIG. 4) and the second embodiment (FIG. 8) show the case where the resistance value is switched. In this third embodiment (FIG. 9), The case where the capacitance value is switched is shown.

図9では、実施の形態2と同様に、間引き回路8での間引く処理が3種類行われる場合の構成例が示されている。つまり、制御回路9が出力するモード選択信号16は4値を示すバイナリのデータ信号である。   FIG. 9 shows a configuration example in the case where three types of thinning processing in the thinning circuit 8 are performed as in the second embodiment. That is, the mode selection signal 16 output from the control circuit 9 is a binary data signal indicating four values.

間引き処理後指令パルス群17が入力されるロジックIC31Aの出力端子には、抵抗器27の一端とダイオード32のカソード端子とが接続されている。抵抗器27の他端とダイオード32のアノード端子とは、共通にロジックIC31Bの入力端子に接続されるとともに、4つのスイッチ28A,28B,28C,28Dの各一端が接続されている。ロジックIC31Bの出力端子からインバータ回路5へのスイッチング素子オンオフ信号18が出力される。   One end of the resistor 27 and the cathode terminal of the diode 32 are connected to the output terminal of the logic IC 31A to which the command pulse group 17 after the thinning process is input. The other end of the resistor 27 and the anode terminal of the diode 32 are connected in common to the input terminal of the logic IC 31B, and one end of each of the four switches 28A, 28B, 28C, 28D is connected. A switching element on / off signal 18 from the output terminal of the logic IC 31B to the inverter circuit 5 is output.

4つのスイッチ28A,28B,28C,28Dの各他端には、4つのコンデンサ29A,29B,29C,29Dの各一端が1対1の関係で接続され、4つのコンデンサ29A,29B,29C,29Dの各他端は、共通に回路グランドに接続されている。モード選択信号16が入力するセレクタ30は、4つの出力端子を有し、4つのスイッチ28A,28B,28C,28Dの各制御端子が1対1の関係で接続されている。   One end of each of four capacitors 29A, 29B, 29C, 29D is connected to each other end of the four switches 28A, 28B, 28C, 28D in a one-to-one relationship, and four capacitors 29A, 29B, 29C, 29D are connected. The other end of each is connected to the circuit ground in common. The selector 30 to which the mode selection signal 16 is input has four output terminals, and the control terminals of the four switches 28A, 28B, 28C, and 28D are connected in a one-to-one relationship.

ここで、4つのコンデンサ29A,29B,29C,29Dは、それぞれ互いに異なる容量値を有している。抵抗器27とコンデンサ29Aの直列回路、抵抗器27とコンデンサ29Bの直列回路、抵抗器27とコンデンサ29Cの直列回路、及び抵抗器27とコンデンサ29Dの直列回路は、それぞれ、異なる時定数を有するフィルタ回路を構成している。   Here, the four capacitors 29A, 29B, 29C, and 29D have different capacitance values. The series circuit of the resistor 27 and the capacitor 29A, the series circuit of the resistor 27 and the capacitor 29B, the series circuit of the resistor 27 and the capacitor 29C, and the series circuit of the resistor 27 and the capacitor 29D are respectively filters having different time constants. The circuit is configured.

実施の形態2と同様に、例えば、モード選択信号16の値が、間引き処理をしない値0であるときは、スイッチ28Aを閉路して抵抗器27とコンデンサ29Aとからなるフィルタ回路を選択する。モード選択信号16の値が、1パルスの間引き処理を行う値1であるときは、スイッチ28Bを閉路して抵抗器27とコンデンサ29Bとからなるフィルタ回路を選択する。モード選択信号16の値が、2パルスの間引き処理を行う値2であるときは、スイッチ28Cを閉路して抵抗器27とコンデンサ29Cとからなるフィルタ回路を選択する。モード選択信号16の値が、3パルスの間引き処理を行う値3であるときには、スイッチ28Dを閉路して抵抗器27とコンデンサ29Dとからなるフィルタ回路を選択することができる。   As in the second embodiment, for example, when the value of the mode selection signal 16 is 0, which is not subjected to thinning processing, the switch 28A is closed to select a filter circuit including the resistor 27 and the capacitor 29A. When the value of the mode selection signal 16 is a value 1 for performing the thinning process for one pulse, the switch 28B is closed to select a filter circuit including the resistor 27 and the capacitor 29B. When the value of the mode selection signal 16 is a value 2 for performing the thinning process for two pulses, the switch 28C is closed to select a filter circuit including the resistor 27 and the capacitor 29C. When the value of the mode selection signal 16 is a value 3 for performing the thinning-out process for 3 pulses, the filter circuit including the resistor 27 and the capacitor 29D can be selected by closing the switch 28D.

動作波形は示してないが、図9に示す構成においても図6に示したのと同様の動作が行われる。   Although the operation waveform is not shown, the same operation as shown in FIG. 6 is performed in the configuration shown in FIG.

パルスの間引き数が多いほど、放電空間13では放電が停止する時間が長くなる。そのため、放電電流が流れにくい状態となり、共振周波数が大きくなり、電圧の降下が遅くなっていく。したがって、間引き数が多いほど、フィルタ回路の時定数を小さくしてオン時間を短くしていく必要があるので、コンデンサ29A,29B,29C,29Dの容量値は、間引き数が多くなる順に小さくしていくことになる。   The greater the number of thinning out pulses, the longer the time during which discharge stops in the discharge space 13. Therefore, it becomes difficult for the discharge current to flow, the resonance frequency increases, and the voltage drop slows down. Therefore, the larger the number of thinning out, the smaller the time constant of the filter circuit and the shorter the on-time. Therefore, the capacitance values of the capacitors 29A, 29B, 29C, and 29D are made smaller in order of increasing the number of thinning out. It will follow.

この構成によれば、実施の形態2と同様に、間引きの数によって、放電空間13の状態が初期状態と連続してパルスレーザ光14を出力する場合との中間の状態となるので、オン動作しようとするスイッチングに掛かる電圧の降下する時定数が異なった場合でも、オン時間調整回路7によってスイッチングオン時の損失を減少するように、間引き処理後指令パルス群17の各パルスのオン時間を調整することができる。   According to this configuration, as in the second embodiment, the state of the discharge space 13 becomes an intermediate state between the case where the pulse laser beam 14 is output continuously from the initial state, depending on the number of thinning-out. Even if the time constants at which the voltage applied to the switching to be decreased is different, the ON time of each pulse of the command pulse group 17 after the thinning process is adjusted by the ON time adjusting circuit 7 so as to reduce the loss at the time of switching ON. can do.

以上のように、この発明にかかるガスレーザ用電源装置は、間引き処理したパルス電力を供給する場合も、間引き処理しないで連続したパルス電力を供給する場合と同等にスイッチングオン時の損失を低減できるガスレーザ用電源装置として有用である。   As described above, the gas laser power supply device according to the present invention can reduce the loss at the time of switching-on even when supplying pulsed power that has been subjected to thinning processing, as in the case of supplying continuous pulse power without performing thinning processing. It is useful as a power supply device.

この発明の実施の形態1によるガスレーザ用電源装置の構成を示すブロック図である。It is a block diagram which shows the structure of the power supply device for gas lasers by Embodiment 1 of this invention. 図1に示すインバータ回路の構成例とその負荷を説明する図である。It is a figure explaining the structural example of the inverter circuit shown in FIG. 1, and its load. 間引き処理しない連続したパルス電力を供給する場合の時定数調整を説明する図である。It is a figure explaining time constant adjustment in the case of supplying the continuous pulse electric power which does not perform a thinning process. 図1に示すオン時間調整回路の構成例を示す回路図である。FIG. 2 is a circuit diagram illustrating a configuration example of an on-time adjusting circuit illustrated in FIG. 1. 間引き処理したパルス電力をオン時間調整をしないで供給する場合のスイッチングオン時の損失を説明する図である。It is a figure explaining the loss at the time of switching ON in the case of supplying the pulse electric power which carried out the thinning process without adjusting ON time. 間引き処理後指令パルス群のオン時間が図4に示すオン時間調整回路にて変更される動作を説明する図である。FIG. 5 is a diagram for explaining an operation in which the on-time of the command pulse group after the thinning process is changed by the on-time adjusting circuit shown in FIG. 4. 図4に示すオン時間調整回路を用いてオン時間を調整した間引きパルス電力を供給する場合のスイッチングオン時の損失低減を説明する図である。FIG. 5 is a diagram for explaining loss reduction at the time of switching on in the case of supplying thinned pulse power whose on-time is adjusted using the on-time adjusting circuit shown in FIG. 4. この発明の実施の形態2として、図1に示すオン時間調整回路の他の構成例(その1)を示す回路図である。FIG. 7 is a circuit diagram showing another configuration example (No. 1) of the on-time adjusting circuit shown in FIG. 1 as Embodiment 2 of the present invention; この発明の実施の形態3として、図1に示すオン時間調整回路の他の構成例(その2)を示す回路図である。FIG. 7 is a circuit diagram showing another configuration example (No. 2) of the on-time adjusting circuit shown in FIG. 1 as Embodiment 3 of the present invention;

符号の説明Explanation of symbols

1 電源装置(ガスレーザ用電源装置)
2 ガスレーザ発振器
3 交流電源
4 インバータ回路
6 昇圧トランス
7 オン時間調整回路
8 間引き回路
9 制御回路
10 電極
11 全反射鏡
12 部分反射鏡
13 放電空間
14 パルスレーザ光
15 指令パルス群
16 モード選択信号
17 間引き処理後指令パルス群
18 スイッチング素子オンオフ信号
19A,19B,19C,19D スイッチング素子
20A,20B,20C,20D 浮遊容量素子
21A,21B,21C,21D 還流用ダイオード
22 インバータ回路の負荷
22A 昇圧トランスが有するインダクタンス成分
22B ガスレーザ発振器の電極間に形成される静電容量成分
22C ガスレーザ発振器の電極が有する抵抗成分
27,27A,27B,27C,27D フィルタ回路を構成する抵抗器
28A,28B,28C,28D スイッチ
29,29A,29B,29C,29D フィルタ回路を構成するコンデンサ
30 セレクタ
31A,31B ロジックIC
32 ダイオード
1 Power supply (gas laser power supply)
2 Gas Laser Oscillator 3 AC Power Supply 4 Inverter Circuit 6 Step-up Transformer 7 On-Time Adjustment Circuit 8 Thinning Circuit 9 Control Circuit 10 Electrode 11 Total Reflection Mirror 12 Partial Reflection Mirror 13 Discharge Space 14 Pulse Laser Light 15 Command Pulse Group 16 Mode Selection Signal 17 Thinning Out Post-processing command pulse group 18 Switching element on / off signal 19A, 19B, 19C, 19D Switching element 20A, 20B, 20C, 20D Floating capacitance element 21A, 21B, 21C, 21D Freewheeling diode 22 Load of inverter circuit 22A Inductance of step-up transformer Component 22B Capacitance component formed between electrodes of gas laser oscillator 22C Resistive component of electrode of gas laser oscillator 27, 27A, 27B, 27C, 27D Resistors 28A, 28B constituting filter circuit 28C, 28D switches 29,29A, 29B, 29C, the capacitor 30 selectors 31A constituting the 29D filter circuit, 31B Logic IC
32 diodes

Claims (4)

ガスレーザ発振器から出力させるパルスレーザ光の特性を規定する制御パラメータに示される繰り返しパルス周波数とパルス幅とに基づき、指令パルス群とモード選択信号とを出力する制御回路と、
前記モード選択信号が示す動作モードに応じて前記指令パルス群からパルスを間引かない処理と間引く処理とを行い、それらを間引き処理後指令パルス群として出力する間引き回路と、
前記モード選択信号が示す動作モードに応じて前記間引き処理後指令パルス群のオン時間を変化させて出力するオン時間調整回路と、
前記オン時間調整回路にてオン時間が調整された前記間引き処理後指令パルス群に基づき前記ガスレーザ発振器に供給するパルス電力を発生するパルス電力発生回路と、
を備えていることを特徴とするガスレーザ用電源装置。
A control circuit that outputs a command pulse group and a mode selection signal based on a repetition pulse frequency and a pulse width indicated by a control parameter that defines characteristics of a pulsed laser beam output from a gas laser oscillator;
Depending on the operation mode indicated by the mode selection signal, a process for not decimating pulses from the command pulse group and a process for decimating, and outputting them as a command pulse group after decimation processing,
An on-time adjusting circuit for changing and outputting an on-time of the command pulse group after the thinning process according to an operation mode indicated by the mode selection signal;
A pulse power generation circuit for generating pulse power to be supplied to the gas laser oscillator based on the command pulse group after the thinning process whose on time is adjusted by the on time adjustment circuit;
A gas laser power supply device comprising:
前記オン時間調整回路は、抵抗器とコンデンサとからなるフィルタ回路と、前記モード選択信号が示す動作モードに応じて前記フィルタ回路の時定数を変化させる回路とを備えていることを特徴とする請求項1に記載のガスレーザ用電源装置。   The on-time adjusting circuit includes a filter circuit including a resistor and a capacitor, and a circuit that changes a time constant of the filter circuit in accordance with an operation mode indicated by the mode selection signal. Item 2. The gas laser power supply device according to Item 1. 前記フィルタ回路の時定数を変化させる回路は、前記抵抗器の抵抗値を切り替える回路であることを特徴とする請求項2に記載のガスレーザ用電源装置。   3. The gas laser power supply device according to claim 2, wherein the circuit that changes the time constant of the filter circuit is a circuit that switches a resistance value of the resistor. 前記フィルタ回路の時定数を変化させる回路は、前記コンデンサの容量値を切り替える回路であることを特徴とする請求項2に記載のガスレーザ用電源装置。   3. The gas laser power supply device according to claim 2, wherein the circuit that changes the time constant of the filter circuit is a circuit that switches a capacitance value of the capacitor.
JP2008188490A 2008-07-22 2008-07-22 Power supply for gas laser Expired - Fee Related JP4942710B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008188490A JP4942710B2 (en) 2008-07-22 2008-07-22 Power supply for gas laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008188490A JP4942710B2 (en) 2008-07-22 2008-07-22 Power supply for gas laser

Publications (2)

Publication Number Publication Date
JP2010027905A JP2010027905A (en) 2010-02-04
JP4942710B2 true JP4942710B2 (en) 2012-05-30

Family

ID=41733438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008188490A Expired - Fee Related JP4942710B2 (en) 2008-07-22 2008-07-22 Power supply for gas laser

Country Status (1)

Country Link
JP (1) JP4942710B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06141552A (en) * 1992-10-26 1994-05-20 Kasuga Denki Kk Power controller for high frequency high voltage power supply
JP3496369B2 (en) * 1995-11-06 2004-02-09 三菱電機株式会社 Power supply for laser
JP2003243749A (en) * 2002-02-15 2003-08-29 Mitsubishi Electric Corp Laser power source apparatus
JP3846573B2 (en) * 2002-06-14 2006-11-15 三菱電機株式会社 Laser processing apparatus and control method of the processing apparatus

Also Published As

Publication number Publication date
JP2010027905A (en) 2010-02-04

Similar Documents

Publication Publication Date Title
US7208882B2 (en) Lighting device for discharge lamp
US8564972B2 (en) Inverter control device and method with multiple switching circuit control methods
JP6702010B2 (en) Switching power supply
KR100366777B1 (en) Method for driving piezoelectic transducer and driving circuit therefor
US6548966B2 (en) Discharge lamp lighting device
US7764519B2 (en) Control circuit and method for controlling switching power supply
EP2273853A1 (en) High voltage discharge lamp lighting device and light fixture
JP4575224B2 (en) Switching power supply
US7274152B2 (en) Rare gas fluorescent lamp lighting apparatus
JP2004364433A (en) Dc voltage conversion circuit
EP1286573B1 (en) Discharge lamp ballast circuit
JP6623063B2 (en) Power supply for plasma reactor
JP4942710B2 (en) Power supply for gas laser
KR100427099B1 (en) Power supply and electronic device using power supply
US6625043B2 (en) Power supply unit and driving method thereof
JP2001203088A (en) Lighting circuit of discharge lamp
JP6555562B2 (en) Plasma discharge device and air purifier
JP2003299356A (en) Dc-dc converter control method
JP4746864B2 (en) MOSFET gate drive device and inverter using the same
US7015653B2 (en) Light modulating apparatus for excimer discharge lamp
KR102078281B1 (en) Full bridge inverter switching control apparatus and method
JP2011159479A (en) Discharge lamp lighting device
JP2003031395A (en) Discharge lamp lighting device
JP5029199B2 (en) Discharge lamp lighting device
JP4329415B2 (en) Pulse power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120228

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees