JP4941144B2 - 通信制御装置 - Google Patents
通信制御装置 Download PDFInfo
- Publication number
- JP4941144B2 JP4941144B2 JP2007185171A JP2007185171A JP4941144B2 JP 4941144 B2 JP4941144 B2 JP 4941144B2 JP 2007185171 A JP2007185171 A JP 2007185171A JP 2007185171 A JP2007185171 A JP 2007185171A JP 4941144 B2 JP4941144 B2 JP 4941144B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- scramble
- key code
- circuit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Storage Device Security (AREA)
Description
(b)前記初期化プログラム・メモリは、マイクロプロセッサのアドレス・バスに直結し、制御プログラム・メモリは、アドレス・ラインをバスに直結せず、バスとの間にアドレス変換(スクランブル)回路を挿入し、マイクロプロセッサから与えられるアドレスをスクランブルに入れ替えて接続する手段と、を有し、
前記アドレス変換(スクランブル)回路のスクランブルパターン選択をするキーコードを、揮発性のSRAMによって実現されるキーコード・レジスタから与えることによって、数多く用意されたスクランブルパターンの中から所望の一つを選択し、その後メインテナンス用通信インタフェースを介して外部から制御プログラムをダウンロードして、前記制御プログラム・メモリにそのプログラムを書き込んで、制御動作させるようにし、このSRAMによるキーコード・レジスタは、バッテリによってバックアップするかどうかを、筐体分解検出手段からの検出信号の有無の状態によって切り替えるよう構成し、装置内には乱数発生回路を設け、初期段階での制御プログラムのダウンロードと制御プログラムメモリヘの書き込みに先立って、筐体を含んだ装置の組み立てを完成させて置き、乱数発生回路から発生させたランダムな値を、SRAMによるキーコードレジスタにセットし、その後にプログラムの書き込みを行うようにすることによって、アドレス変換(スクランブル)回路のスクランブルパターンを切り替えるためのキーコードを格納しているキーコード・レジスタの内容が、前記検出信号の無のときに、バッテリ・バックアップが切断して消滅してしまうことを特徴とするものである。
また、本発明によれば、この装置が不使用中で、キーカードまたはUSBデバイスが実装されていない状態で盗まれた場合、この装置を第三者が悪意を持って分解し、制御プログラム・メモリを取り外して、その内容(プログラム)を不正に読み出そうとしても、この書き込まれたデータを正しく読み出すことはできないという利点がある。これは、アドレス変換(スクランブル)回路も取り外して、このスクランブル回路の結線まで解読をしようとしても、これらの場合は、アドレス変換(スクランブル)回路に与えられるキーコードが消えているために、そのスクランブルパターンの内どれを使用していたのかを判定することができなくなり、そのため、正しいデータを読み出すことは、まず不可能となる。これによっても、本発明の機密保持は実現される。
図1に、本発明による制御プログラムの盗難防止機構を備えた構成図を示す。図1では、図18に於けるプログラム・メモリ110(Flash ROM)部分を、図19に示すような2つの領域に分割した初期化プログラム・メモリ111と、制御プログラム・メモリ112に構成し、これらメモリ111,112は、それぞれ別々のF1ash ROMデバイスにて実現する。
このアドレス変換(スクランブル)回路150は、物理的な配線をクロスするワイアード・ロジツクでも良いし、PLD(プログラマブル論理デバイス)などを利用しても構成することができる。
上記実施の形態1のように、対象となる通信機器装置内の制御プログラム・メモリ112のアドレス入カラインに、図1に示したアドレス変換(スクランブル)回路150が実装されれば、多くの場合に於いて、そのメモリ・デバイスが取り外されたとしても、その内部のデータの盗難を防止することができると思われるが、悪意ある第三者が更に深く追求して、アドレス変換(スクランブル)回路150ごと取り外し、このアドレス変換(スクランブル)回路150の結線まで解読することは全く不可能という訳ではなく、このアドレス変換(スクランブル)回路150の条件を、外部に成立させた上で外部のF1ash ROMライタ装置(読み出しのできるもの)などを用いれば、正しくソフトウェア(プログラム)のデータを読み出すことが出来てしまう惧れがある。
実施の形態3は、前記実施の形態2を更に発展させたものであり、図3に示す実施の形態に於ける、キーカード400の代わりに、一般的なUSBテバイスを利用するものである。
実施の形態4では、基本的なアドレススクランブルによる保護に加えて、装置が分解されたことを検出するための、「筐体分解検出手段(筐体分解検出スイッチ)」を導入し、このスイツチの状態如何(オン・オフ)で装置のプログラムの実行ルーチンや、スクランブル回路網そのもの、更にはスクランブルの回路網を指定するためのキーコード等を変化させることによって、制御プログラム・メモリの内容(プログラム)を盗まれないように保護するものである。
図7は実施の形態5を示す構成図で、この実施の形態5は、「筐体分解検出スイッチ」510を使用したプログラム盗難防止のための手段を示すものである。図7に示す実施の形態5は、図3に示した実施の形態1による通信制御装置の構成に、「筐体分解検出スイッチ」510を加えたものである。
図8は、実施の形態6を示す構成図で、この実施の形態6は、先の実施の形態2の機構の中に、「筐体分解検出スイッチ」510を加えたものである。図8では、アドレス変換(スクランブル)回路150のスクランブルパターンを選択するためのキーコードを、外部から挿入するキーカード400からキーコード入力回路160経由で取り込んで動作する。「筐体分解検出スイッチ」510のON・OFF状態が、キーコード入力回路160に与えられていて、これがキーコードをスクランブルするか否かの条件になっている。
図9は、実施の形態7を示す構成図で、この実施の形態7は、上記実施の形態を更に進歩させた方式である。図9において、170はキーコード・レジスタであり、揮発性のSRAM(スタティックRAM)で構成し、バッテリ180でバックアップできるように構成する。
実施の形態8を述べる前に、図10により、一般的な通信制御装置の制御基板を、筐体に取り付ける部分の構造について説明する。図10はその一部拡大斜視図で、図10において、1010は通信制御装置の制御基板、1011は制御基板を筐体に取り付ける際の取り付け孔、1001は通信制御装置の筐体の底板部、1002は制御基板を取り付ける際に、ねじ止めをするためのボス、1003は取り付け用のねじ(金属)である。この場合、ボス1002の上に基板1010を載置してから取り付け、ねじ1003を締め付けることによって、基板1010が筐体に固定される。
次に、図13〜図15により実施の形態9について述べる。筐体1001と、ボス1002が共に、プラスチック・モールドのような絶縁物で出来ている場合については、図11に於けるランド1012の代わりに、図13に示すような形状のランドを形成し、その片側ランドを1013a、対になった片側ランドを1013bとする。ここで、その片側ランド1013a部分を、抵抗Rを介して電源レベル(Vccレベル)にプルアップされた「筐体分解検出信号」に接続し、一方の片側ランド1013bは、シグナル・グラウンド・レベルに接地する。
このように構成したことにより、専用のスイッチ部品を用いることなく、図7、図8で示した実施の形態5と形態6の機能を実現できる。この構成の場合も、実施の形態8と同様に、取り外されたり、その内容を外部からスキミングしてデータを盗まれる可能性のあるフラッシュROM等の部品1030は、基板1010の裏側(筐体に取り付ける際に筐体側になり、外から部品1030に触れない面)にすることが必要であり、この部品1030を調べるためには、必ず制御基板1010を筐体から取り外さなくてはならない様にしておく。
次に、図16と図17により実施の形態10について述べる。筐体1001が、プラスチック・モールドのような絶縁物、ボス1002が金属で出来ている場合については、図11に示すランド1012と同様にランド1014を設けると共に、図16に示すように丁度その裏面にランド1015を形成する。
111…初期化プログラム・メモリ
112…制御プログラム・メモリ
120…ワークメモリ
130…通信インターフェース
140…メインテナンス用通信インターフェース
150…アドレス変換(スクランブル)回路
160…キーコード入力回路
170…キーコードレジスタ
180…USBインターフェース
200…通信回線
300…プログラム開発装置
400…キーカード
500…筐体本体
510…筐体分解検出スイッチ
Claims (1)
- マイクロプロセッサと、制御用ソフトウェア(プログラム)を格納するプログラム・メモリと、プログラム実行上のワークメモリとを有し、マイクロプロセッサがプログラム・メモリ上に格納されたソフトウェア(プログラム)に従い、ワークメモリを使用しながら、通信インタフェースを制御して通信回線との間でデータの授受を行う通信制御装置において、
(a)前記マイクロプロセッサが実行するプログラムの格納領域(デバイス)を、初期化プログラム・メモリと制御プログラム・メモリとに分割する手段と、
(b)前記初期化プログラム・メモリは、マイクロプロセッサのアドレス・バスに直結し、制御プログラム・メモリは、アドレス・ラインをバスに直結せず、バスとの間にアドレス変換(スクランブル)回路を挿入し、マイクロプロセッサから与えられるアドレスをスクランブルに入れ替えて接続する手段と、を有し、
前記アドレス変換(スクランブル)回路のスクランブルパターン選択をするキーコードを、揮発性のSRAMによって実現されるキーコード・レジスタから与えることによって、数多く用意されたスクランブルパターンの中から所望の一つを選択し、その後メインテナンス用通信インタフェースを介して外部から制御プログラムをダウンロードして、前記制御プログラム・メモリにそのプログラムを書き込んで、制御動作させるようにし、
このSRAMによるキーコード・レジスタは、バッテリによってバックアップするかどうかを、筐体分解検出手段からの検出信号の有無の状態によって切り替えるよう構成し、装置内には乱数発生回路を設け、初期段階での制御プログラムのダウンロードと制御プログラムメモリヘの書き込みに先立って、筐体を含んだ装置の組み立てを完成させて置き、乱数発生回路から発生させたランダムな値を、SRAMによるキーコードレジスタにセットし、その後にプログラムの書き込みを行うようにすることによって、アドレス変換(スクランブル)回路のスクランブルパターンを切り替えるためのキーコードを格納しているキーコード・レジスタの内容が、前記検出信号の無のときに、バッテリ・バックアップが切断して消滅してしまうことを特徴とする通信制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007185171A JP4941144B2 (ja) | 2007-07-17 | 2007-07-17 | 通信制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007185171A JP4941144B2 (ja) | 2007-07-17 | 2007-07-17 | 通信制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009025852A JP2009025852A (ja) | 2009-02-05 |
JP4941144B2 true JP4941144B2 (ja) | 2012-05-30 |
Family
ID=40397635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007185171A Expired - Fee Related JP4941144B2 (ja) | 2007-07-17 | 2007-07-17 | 通信制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4941144B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012221413A (ja) * | 2011-04-13 | 2012-11-12 | Nec Access Technica Ltd | 情報処理装置、情報処理装置のデータアクセス方法およびデータアクセスプログラム |
JP6773000B2 (ja) * | 2017-10-26 | 2020-10-21 | 京セラドキュメントソリューションズ株式会社 | 情報処理装置、改ざん検出方法 |
JP6598312B2 (ja) * | 2017-12-08 | 2019-10-30 | Necプラットフォームズ株式会社 | 筐体装置および電子機器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0540699A (ja) * | 1991-08-06 | 1993-02-19 | Nec Corp | 不正使用防御回路 |
JPH10187543A (ja) * | 1996-12-24 | 1998-07-21 | Toshiba Corp | メモリアクセス方法および情報処理装置およびカード処理装置 |
JP2000215681A (ja) * | 1999-01-20 | 2000-08-04 | Toshiba Corp | マスクrom及びこれを用いたマイクロコンピュ―タ |
JP2001243120A (ja) * | 2000-02-29 | 2001-09-07 | Tamura Electric Works Ltd | 電子装置 |
JP4683442B2 (ja) * | 2000-07-13 | 2011-05-18 | 富士通フロンテック株式会社 | 処理装置および集積回路 |
JP2002229682A (ja) * | 2001-02-07 | 2002-08-16 | Canon Inc | 電子機器 |
JP2004361986A (ja) * | 2003-04-08 | 2004-12-24 | Sharp Corp | スクランブル回路 |
JP2006022785A (ja) * | 2004-07-09 | 2006-01-26 | Toyota Industries Corp | 容量可変型圧縮機 |
JP2007066008A (ja) * | 2005-08-31 | 2007-03-15 | Seiko Instruments Inc | 電子装置 |
-
2007
- 2007-07-17 JP JP2007185171A patent/JP4941144B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009025852A (ja) | 2009-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3888418B2 (ja) | 安全なコンピュータ・システム移送のための方法およびシステム | |
US5937063A (en) | Secure boot | |
US5610981A (en) | Preboot protection for a data security system with anti-intrusion capability | |
CA2349145C (en) | Point of sale (pos) terminal security system | |
JP2509438B2 (ja) | セキュリティ機構を有するコンピュ―タ・システム | |
US20030014653A1 (en) | Memory device with data security in a processor | |
US20170098080A1 (en) | Event-based apparatus and method for securing bios in a trusted computing system during execution | |
US9183394B2 (en) | Secure BIOS tamper protection mechanism | |
EP2874091B1 (en) | Partition-based apparatus and method for securing bios in a trusted computing system during execution | |
JP2001075828A (ja) | コンピュータ・システム | |
EP2874092B1 (en) | Recurrent BIOS verification with embedded encrypted hash | |
GB2508252A (en) | Providing write-protection to a memory device | |
US9367689B2 (en) | Apparatus and method for securing BIOS in a trusted computing system | |
WO2012127266A1 (en) | Storage device and method for updating data in a partition of the storage device | |
JP4941144B2 (ja) | 通信制御装置 | |
CN112560120B (zh) | 安全内存条及安全内存条的启动方法 | |
JP2007066008A (ja) | 電子装置 | |
CN115080324B (zh) | Hdd磁盘密码写保护功能测试方法、系统、装置及介质 | |
CN110210210A (zh) | 一种终端设备的逻辑安全设计方法和物理安全设计结构 | |
US10055588B2 (en) | Event-based apparatus and method for securing BIOS in a trusted computing system during execution | |
US20050177754A1 (en) | Password management peripheral system and method | |
JP2009110077A (ja) | 計算機システム | |
JP2008060703A (ja) | 携帯型記憶媒体、及び端末装置 | |
CN111125791B (zh) | 一种内存数据的加密方法、装置、cpu芯片及服务器 | |
JPH0744376A (ja) | 起動プログラム保護方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100603 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120112 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4941144 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |