JP4941131B2 - Solid-state imaging device and electronic camera - Google Patents

Solid-state imaging device and electronic camera Download PDF

Info

Publication number
JP4941131B2
JP4941131B2 JP2007173593A JP2007173593A JP4941131B2 JP 4941131 B2 JP4941131 B2 JP 4941131B2 JP 2007173593 A JP2007173593 A JP 2007173593A JP 2007173593 A JP2007173593 A JP 2007173593A JP 4941131 B2 JP4941131 B2 JP 4941131B2
Authority
JP
Japan
Prior art keywords
charge
pixels
pixel
solid
conversion unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007173593A
Other languages
Japanese (ja)
Other versions
JP2009016972A (en
Inventor
航 船水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2007173593A priority Critical patent/JP4941131B2/en
Publication of JP2009016972A publication Critical patent/JP2009016972A/en
Application granted granted Critical
Publication of JP4941131B2 publication Critical patent/JP4941131B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Description

本発明は、固体撮像素子及びこれを用いた電子カメラに関するものである。   The present invention relates to a solid-state imaging device and an electronic camera using the same.

ビデオカメラや電子スチルカメラなどの電子カメラでは、CCD型固体撮像素子や増幅型固体撮像素子を有している。これらの固体撮像素子では、光電変換部を有する画素がマトリクス状に複数配置されており、各画素の光電変換部にて信号電荷を生成する。   An electronic camera such as a video camera or an electronic still camera has a CCD solid-state imaging device and an amplification solid-state imaging device. In these solid-state imaging devices, a plurality of pixels having photoelectric conversion units are arranged in a matrix, and signal charges are generated in the photoelectric conversion units of the respective pixels.

増幅型固体撮像素子では、画素の光電変換部にて生成・蓄積された信号電荷を画素に設けられた増幅部に導き、増幅部で増幅した信号を画素から出力する。増幅型固体撮像素子は、一般的に、各画素は、入射光に応じた信号電荷を生成し蓄積する光電変換部、前記信号電荷を受け取って前記信号電荷を電圧に変換するフローティングディフュージョンなどの電荷電圧変換部、該電荷電圧変換部の電位に応じた信号を出力する増幅部、前記光電変換部から前記電荷電圧変換部に電荷を転送する電荷転送部、及び、前記電荷電圧変換部の電位を所定のリセット電位にリセットするリセット部を、有している。信号読み出し動作は、画素領域の周辺に配置された垂直走査回路や水平走査回路などの周辺回路により各画素が駆動されることによって行われる。   In the amplification type solid-state imaging device, signal charges generated and accumulated in the photoelectric conversion unit of the pixel are guided to an amplification unit provided in the pixel, and a signal amplified by the amplification unit is output from the pixel. In general, an amplification type solid-state imaging device is configured such that each pixel has a photoelectric conversion unit that generates and accumulates signal charges corresponding to incident light, and a floating diffusion that receives the signal charges and converts the signal charges into a voltage. A voltage conversion unit, an amplification unit that outputs a signal corresponding to the potential of the charge voltage conversion unit, a charge transfer unit that transfers charges from the photoelectric conversion unit to the charge voltage conversion unit, and a potential of the charge voltage conversion unit A reset unit for resetting to a predetermined reset potential is provided. The signal reading operation is performed by driving each pixel by a peripheral circuit such as a vertical scanning circuit and a horizontal scanning circuit arranged around the pixel region.

このような増幅型固体撮像素子を採用した電子カメラでは、自動露光(AE:Auto Exposure)が行われるようになってきている。自動露光技術には、昼間の様な明るい環境下において固体撮像素子の出力からシャッター時間と絞りを決定する場合と、夜間の様な暗い環境下においてストロボ本発光前にプリ発光を行い、その時の固体撮像素子の出力から本発光時の発光量、露出時間、シャッタースピードを決定する自動調光とがある。   In an electronic camera employing such an amplification type solid-state imaging device, automatic exposure (AE: Auto Exposure) has been performed. In automatic exposure technology, the shutter time and aperture are determined from the output of the solid-state image sensor in a bright environment such as daytime, and pre-flash is performed before the main flash in a dark environment such as nighttime. There is automatic light control that determines the light emission amount, the exposure time, and the shutter speed during the main light emission from the output of the solid-state imaging device.

下記特許文献1には、自動露光のための測光センサを固体撮像素子と別に設けることなく、固体撮像素子自体から、ストロボのプリ発光中に自動露光のための測光情報を得る点が開示されている。具体的には、特許文献1には、第1及び第2の撮像制御装置が開示されている。これらの第1及び第2の撮像制御装置はいずれも、被写体を照明する少なくとも1つのストロボと、2次元行列状に配置された複数の画素を有する固体撮像素子とを備える固体撮像装置内に実装され、前記ストロボと前記固体撮像素子の制御を行う撮像制御装置を前提としている。前記第1及び第2の撮像制御装置は、さらに、前記ストロボの制御を行うストロボ発光制御回路と、前記固体撮像素子の電荷蓄積・電荷読み出しの制御を行うセンサー駆動回路とを備える。そして、前記ストロボ発光制御回路は、前記ストロボの本発光前にプリ発光を行うように前記ストロボを制御する。   Patent Document 1 below discloses that photometric information for automatic exposure is obtained from the solid-state image sensor itself during pre-flash emission of the strobe without providing a photometric sensor for automatic exposure separately from the solid-state image sensor. Yes. Specifically, Patent Document 1 discloses first and second imaging control devices. Each of these first and second imaging control devices is mounted in a solid-state imaging device including at least one strobe for illuminating the subject and a solid-state imaging device having a plurality of pixels arranged in a two-dimensional matrix. And an imaging control device that controls the strobe and the solid-state imaging device. The first and second imaging control devices further include a strobe light emission control circuit that controls the strobe and a sensor drive circuit that controls charge accumulation and charge readout of the solid-state imaging device. The strobe light emission control circuit controls the strobe so that pre-light emission is performed before the main light emission of the strobe light.

そして、前記第1の撮像制御装置では、前記センサー駆動回路は、前記ストロボのプリ発光中に前記複数の画素に蓄積された電荷を、所定個数の画素毎に混合して読み出すように前記固体撮像素子を制御する。この第1の撮像制御装置によれば、画素混合機能を用いることにより、ストロボ発光前のプリ発光時に正確な光量を検出することができる。   In the first imaging control device, the sensor driving circuit is configured to read the charge accumulated in the plurality of pixels during the pre-flash of the strobe so as to be mixed and read for each predetermined number of pixels. Control the element. According to the first imaging control device, by using the pixel mixing function, it is possible to detect an accurate light amount at the time of pre-emission before strobe emission.

一方、前記第2の撮像制御装置では、前記センサー駆動回路は、前記ストロボのプリ発光中に前記複数の画素に蓄積された電荷を、所定行数毎に間引いて読み出すように前記固体撮像素子を制御する。前記第2の撮像制御装置によれば、ライン間引き機能を用いることにより、ストロボ発光前のプリ発光時に正確な光量を検出することができる。
特開2005−347928号公報
On the other hand, in the second imaging control device, the sensor driving circuit reads the solid-state imaging device so as to read out the charges accumulated in the plurality of pixels during the pre-flash of the strobe for every predetermined number of rows. Control. According to the second image pickup control apparatus, an accurate amount of light can be detected during pre-emission before strobe emission by using the line thinning function.
Japanese Patent Laying-Open No. 2005-347928

前記第2の撮像制御装置では、複数の画素に蓄積された電荷を所定行数毎に間引いて読み出すので、間引かれて読み出されない行の情報が全く失われてしまい、固体撮像素子の有効画素領域において不感帯が発生してしまう。これに対し、前記第1の撮像制御装置では、複数の画素に蓄積された電荷を所定個数の画素毎に混合して読み出すので、このような情報の欠落が回避されるため、好ましい。   In the second imaging control device, since the charges accumulated in the plurality of pixels are read out every predetermined number of rows, the information of the rows that are not read out and are not read out is lost at all. A dead zone occurs in the pixel area. On the other hand, the first imaging control apparatus is preferable because charges accumulated in a plurality of pixels are mixed and read for each predetermined number of pixels, and thus such information loss is avoided.

しかしながら、前記特許文献1には、画素混合機能に関して、固体撮像素子電荷蓄積・電荷読み出しの制御を行うセンサー駆動回路が、複数の画素に蓄積された電荷を所定個数の画素毎に混合して読み出すように前記固体撮像素子を制御すると、単に記載されているのみであり、前記特許文献1には、固体撮像素子の具体的な構成やセンサー駆動回路の具体的な構成を全く開示しないとともにそれらを示唆する記載も一切ない。前記特許文献1の記載は、固体撮像素子の読み出し制御自体を通常読み出しと異なる方法で行うことで、前記画素混合機能を実現することを示唆しているに留まる。   However, in Patent Document 1, regarding the pixel mixing function, a sensor driving circuit that controls charge accumulation and charge readout of a solid-state imaging device mixes and reads out charges accumulated in a plurality of pixels for each predetermined number of pixels. As described above, the control of the solid-state imaging device is merely described, and the Patent Document 1 does not disclose a specific configuration of the solid-state imaging device or a specific configuration of the sensor driving circuit at all. There is no indication to suggest. The description in Patent Document 1 only suggests that the pixel mixing function is realized by performing read control of the solid-state imaging device itself by a method different from normal read.

そこで、通常の当業者であれば、前記特許文献1の前記記載から固体撮像素子の読み出し制御に着目し、固体撮像素子を駆動するセンサー駆動回路や固体撮像素子における周辺回路を工夫することで、信号読み出し制御方法を工夫して、前記画素混合機能を実現しようとする。   Then, if it is a normal person skilled in the art, paying attention to the reading control of a solid-state image sensor from the above-mentioned description of Patent Document 1, by devising a sensor drive circuit for driving the solid-state image sensor and peripheral circuits in the solid-state image sensor, An attempt is made to realize the pixel mixing function by devising a signal readout control method.

しかし、この場合には、混合すべき画素のグループの設計時の設定や変更が、困難になったり複雑になったりしてしまう。   However, in this case, setting or changing at the time of designing a group of pixels to be mixed becomes difficult or complicated.

なお、前記特許文献1は、画素混合機能をストロボのプリ発光に関する自動調光に用いる点のみを開示するが、本発明者の研究の結果、画素混合機能は、自動調光以外にも、自動露光を行ったり、当該電子カメラに搭載された液晶パネル等の表示部にモニタ画像等の動画又は静止画の画像を表示したり、動画像を記録したりするためにも、有用であることが判明した。例えば、固体撮像素子の画素数に比べて表示画素数の少ない表示部にモニタ画像等の画像表示を行う場合、画素混合によらない単純な間引きを行うとすれば、間引かれた箇所の情報が欠落した画像しか表示し得ない。また、固体撮像素子の画素数に比べて画素数の少ない所定の規格の動画像として記録部に記録する場合、画素混合によらない単純な間引きを行うとすれば、間引かれた箇所の情報が欠落した画像しか記録し得ない。このような画像表示や動画記録に画素混合機能を用いれば、そのような情報の欠落を回避することができるので、好ましい。   In addition, although the said patent document 1 discloses only the point which uses a pixel mixing function for the automatic light control regarding the pre light emission of strobe, as a result of the inventor's research, the pixel mixing function is not limited to automatic light control. It is also useful for performing exposure, displaying moving images such as monitor images or still images on a display unit such as a liquid crystal panel mounted on the electronic camera, and recording moving images. found. For example, when displaying an image such as a monitor image on a display unit having a smaller number of display pixels than the number of pixels of a solid-state image sensor, if simple thinning is not performed without pixel mixing, information on the thinned portion Only images lacking can be displayed. In addition, when recording a moving image of a predetermined standard with a smaller number of pixels compared to the number of pixels of the solid-state image sensor to the recording unit, if simple decimation is performed without pixel mixing, information on the decimation location Only images lacking can be recorded. It is preferable to use a pixel mixing function for such image display and moving image recording because such information loss can be avoided.

本発明は、このような事情に鑑みてなされたもので、画素混合機能を実現することができ、しかも、混合すべき画素のグループの設計時の設定や変更を容易に行うことができる固体撮像素子、及び、これを用いた電子カメラを提供することを目的とする。   The present invention has been made in view of such circumstances, and can realize a pixel mixing function, and can easily perform setting and changing at the time of designing a group of pixels to be mixed. An object is to provide an element and an electronic camera using the element.

前記課題を解決するため、本発明の第1の態様による固体撮像素子は、入射光に応じた信号電荷を生成し蓄積する光電変換部、前記信号電荷を受け取って前記信号電荷を電圧に変換する電荷電圧変換部、該電荷電圧変換部の電位に応じた信号を出力する増幅部、前記光電変換部から前記電荷電圧変換部に電荷を転送する電荷転送部、及び、前記電荷電圧変換部の電位を電源部から供給される所定のリセット電位にリセットするリセットスイッチを有する画素を、複数備えた固体撮像素子であって、前記複数の画素のうちの2つ以上の画素の前記信号電荷の混合時に、前記2つ以上の画素の前記リセットスイッチにおける前記電荷電圧変換部とは反対側の第1の端部を、互いに電気的に接続された状態であって前記電源部から電気的に切り離なされた状態にし得るように、構成されたものである。   In order to solve the above problems, the solid-state imaging device according to the first aspect of the present invention includes a photoelectric conversion unit that generates and accumulates signal charges according to incident light, and receives the signal charges and converts the signal charges into a voltage. A charge voltage converter, an amplifier that outputs a signal corresponding to the potential of the charge voltage converter, a charge transfer unit that transfers charges from the photoelectric converter to the charge voltage converter, and a potential of the charge voltage converter A solid-state imaging device having a plurality of pixels having reset switches for resetting to a predetermined reset potential supplied from a power supply unit, and when the signal charges of two or more of the plurality of pixels are mixed The first ends of the reset switches of the two or more pixels opposite to the charge / voltage conversion unit are electrically connected to each other and are not electrically disconnected from the power supply unit. As it may be in a state, in which the configuration.

本発明の第2の態様による固体撮像素子は、前記第1の態様において、前記複数の画素が複数のグループに分けられてそのグループ毎に異なる色のカラーフィルタが設けられ、前記2つの以上の画素は、同じ色のカラーフィルタが設けられた画素であるものである。   A solid-state imaging device according to a second aspect of the present invention is the solid-state imaging device according to the first aspect, wherein the plurality of pixels are divided into a plurality of groups, and a color filter having a different color is provided for each group. A pixel is a pixel provided with a color filter of the same color.

本発明の第3の態様による固体撮像素子は、入射光に応じた信号電荷を生成し蓄積する光電変換部、前記信号電荷を受け取って前記信号電荷を電圧に変換する電荷電圧変換部、該電荷電圧変換部の電位に応じた信号を出力する増幅部、前記光電変換部から前記電荷電圧変換部に電荷を転送する電荷転送部、及び、前記電荷電圧変換部の電位を電源部から供給される所定のリセット電位にリセットするリセットスイッチを有する画素を、複数備えた固体撮像素子であって、(i)前記複数の画素のうちの2つ以上の画素の前記リセットスイッチにおける前記電荷電圧変換部とは反対側の第1の端部と、前記電源部との間に、第1のスイッチがそれぞれ設けられ、(ii)前記2つ以上の画素の前記リセットスイッチの前記第1の端部が、互いに、第2のスイッチを介することなくあるいは第2のスイッチを介して電気的に接続されたものである。   A solid-state imaging device according to a third aspect of the present invention includes a photoelectric conversion unit that generates and accumulates signal charges according to incident light, a charge-voltage conversion unit that receives the signal charges and converts the signal charges into a voltage, the charge An amplifying unit that outputs a signal corresponding to the potential of the voltage conversion unit, a charge transfer unit that transfers charges from the photoelectric conversion unit to the charge voltage conversion unit, and a potential of the charge voltage conversion unit are supplied from a power supply unit A solid-state imaging device having a plurality of pixels each having a reset switch for resetting to a predetermined reset potential, (i) the charge-voltage conversion unit in the reset switch of two or more pixels of the plurality of pixels; Are respectively provided between the first end on the opposite side and the power supply unit, and (ii) the first end of the reset switch of the two or more pixels is Each other, second Those which are electrically connected through a not or second switch passing through the switch.

本発明の第4の態様による固体撮像素子は、入射光に応じた信号電荷を生成し蓄積する光電変換部、前記信号電荷を受け取って前記信号電荷を電圧に変換する電荷電圧変換部、該電荷電圧変換部の電位に応じた信号を出力する増幅部、前記光電変換部から前記電荷電圧変換部に電荷を転送する電荷転送部、及び、前記電荷電圧変換部の電位を電源部から供給される所定のリセット電位にリセットするリセットスイッチを有する画素を、複数備えた固体撮像素子であって、(i)前記複数の画素のうちの2つ以上の画素のうちの1つ以上の画素の前記リセットスイッチにおける前記電荷電圧変換部とは反対側の第1の端部と、前記電源部との間に、第1のスイッチが設けられ、(ii)前記2つ以上の画素のうちの残りの画素の前記リセットスイッチの前記第1の端部は、前記電源部に電気的に接続されておらず、(iii)前記2つ以上の画素の前記リセットスイッチの前記第1の端部が、互いに、第2のスイッチを介することなくあるいは第2のスイッチを介して電気的に接続されたものである。   A solid-state imaging device according to a fourth aspect of the present invention includes a photoelectric conversion unit that generates and accumulates signal charges according to incident light, a charge-voltage conversion unit that receives the signal charges and converts the signal charges into a voltage, the charge An amplifying unit that outputs a signal corresponding to the potential of the voltage conversion unit, a charge transfer unit that transfers charges from the photoelectric conversion unit to the charge voltage conversion unit, and a potential of the charge voltage conversion unit are supplied from a power supply unit A solid-state imaging device having a plurality of pixels each having a reset switch for resetting to a predetermined reset potential, (i) the resetting of one or more pixels of two or more pixels of the plurality of pixels A first switch is provided between the first end of the switch opposite to the charge-voltage converter and the power supply, and (ii) the remaining pixels of the two or more pixels The reset switch (Iii) the first ends of the reset switches of the two or more pixels are connected to each other by a second switch. It is electrically connected without going through or via the second switch.

本発明の第5の態様による固体撮像素子は、入射光に応じた信号電荷を生成し蓄積する光電変換部、前記信号電荷を受け取って前記信号電荷を電圧に変換する電荷電圧変換部、該電荷電圧変換部の電位に応じた信号を出力する増幅部、前記光電変換部から前記電荷電圧変換部に電荷を転送する電荷転送部、及び、前記電荷電圧変換部の電位を電源部から供給される所定のリセット電位にリセットするリセットスイッチを有する画素を、複数備えた固体撮像素子であって、(i)前記複数の画素のうちの2つ以上の画素の前記リセットスイッチにおける前記電荷電圧変換部とは反対側の第1の端部と、前記電源部との間に、第1のスイッチがそれぞれ設けられ、(ii)前記2つ以上の画素の前記リセットスイッチの前記第1の端部にそれぞれ、1つ以上の第2のスイッチの第1の端部が電気的に接続され、(iii)前記各第2のスイッチの第2の端部は、当該第2のスイッチが電気的に接続された前記リセットスイッチとは異なる前記リセットスイッチに電気的に接続された前記第2のスイッチの第2の端部に、電気的に接続されたものである。   A solid-state imaging device according to a fifth aspect of the present invention includes a photoelectric conversion unit that generates and accumulates signal charges according to incident light, a charge-voltage conversion unit that receives the signal charges and converts the signal charges into a voltage, the charge An amplifying unit that outputs a signal corresponding to the potential of the voltage conversion unit, a charge transfer unit that transfers charges from the photoelectric conversion unit to the charge voltage conversion unit, and a potential of the charge voltage conversion unit are supplied from a power supply unit A solid-state imaging device having a plurality of pixels each having a reset switch for resetting to a predetermined reset potential, (i) the charge-voltage conversion unit in the reset switch of two or more pixels of the plurality of pixels; Are respectively provided between the first end on the opposite side and the power supply unit, and (ii) at the first end of the reset switch of the two or more pixels, respectively. 1 The first end of the second switch is electrically connected, and (iii) the second end of each second switch is the reset to which the second switch is electrically connected. The second switch is electrically connected to a second end of the second switch that is electrically connected to the reset switch different from the switch.

本発明の第6の態様による固体撮像素子は、入射光に応じた信号電荷を生成し蓄積する光電変換部、前記信号電荷を受け取って前記信号電荷を電圧に変換する電荷電圧変換部、該電荷電圧変換部の電位に応じた信号を出力する増幅部、前記光電変換部から前記電荷電圧変換部に電荷を転送する電荷転送部、及び、前記電荷電圧変換部の電位を電源部から供給される所定のリセット電位にリセットするリセットスイッチを有する画素を、複数備えた固体撮像素子であって、(i)前記複数の画素のうちの2つ以上の画素のうちの1つ以上の画素の前記リセットスイッチにおける前記電荷電圧変換部とは反対側の第1の端部と、前記電源部との間に、第1のスイッチが設けられ、(ii)前記2つ以上の画素のうちの残りの画素の前記リセットスイッチの前記第1の端部は、前記電源部に電気的に接続されておらず、(iii)前記2つ以上の画素の前記リセットスイッチの前記第1の端部にそれぞれ、1つ以上の第2のスイッチの第1の端部が電気的に接続され、(iv)前記各第2のスイッチの第2の端部は、当該第2のスイッチが電気的に接続された前記リセットスイッチとは異なる前記リセットスイッチに電気的に接続された前記第2のスイッチの第2の端部に、電気的に接続されたものである。   A solid-state imaging device according to a sixth aspect of the present invention includes a photoelectric conversion unit that generates and accumulates signal charges according to incident light, a charge-voltage conversion unit that receives the signal charges and converts the signal charges into a voltage, the charge An amplifying unit that outputs a signal corresponding to the potential of the voltage conversion unit, a charge transfer unit that transfers charges from the photoelectric conversion unit to the charge voltage conversion unit, and a potential of the charge voltage conversion unit are supplied from a power supply unit A solid-state imaging device having a plurality of pixels each having a reset switch for resetting to a predetermined reset potential, (i) the resetting of one or more pixels of two or more pixels of the plurality of pixels A first switch is provided between the first end of the switch opposite to the charge-voltage converter and the power supply, and (ii) the remaining pixels of the two or more pixels The reset switch (Iii) one or more first ends of the reset switches of the two or more pixels are not electrically connected to the power supply unit, respectively. A first end of each of the two switches is electrically connected; and (iv) a second end of each of the second switches is the reset switch to which the second switch is electrically connected. The second switch is electrically connected to a second end of the second switch that is electrically connected to the different reset switch.

本発明の第7の態様による固体撮像素子は、前記第5又は第6の態様において、前記2つ以上の画素のうちの少なくとも1つの画素と当該画素の前記リセットスイッチに前記第2のスイッチを介して電気的に接続されたリセットスイッチを有する画素とからなる第1のグループ、及び、前記2つ以上の画素のうちの他の少なくとも1つの画素と当該画素の前記リセットスイッチに前記第2のスイッチを介して電気的に接続されたリセットスイッチを有する画素とからなる第2のグループに関して、前記第1のグループに属する少なくとも1つの画素は前記第2のグループには属しないものである。   A solid-state imaging device according to a seventh aspect of the present invention is the solid-state imaging device according to the fifth or sixth aspect, wherein the second switch is provided in at least one pixel of the two or more pixels and the reset switch of the pixel. A first group of pixels having a reset switch electrically connected thereto, and at least one other of the two or more pixels and the second switch to the reset switch of the pixel. With respect to the second group of pixels having a reset switch electrically connected via a switch, at least one pixel belonging to the first group does not belong to the second group.

本発明の第8の態様による固体撮像素子は、前記第3乃至第7のいずれかの態様において、前記複数の画素が複数のグループに分けられてそのグループ毎に異なる色のカラーフィルタが設けられ、前記複数の画素のうち、前記リセットスイッチの前記第1の端部が互いに前記第2のスイッチを介することなく又は前記第2のスイッチを介して電気的に接続された画素は、同じ色のカラーフィルタが設けられた画素であるものである。   A solid-state imaging device according to an eighth aspect of the present invention is the solid-state imaging device according to any one of the third to seventh aspects, wherein the plurality of pixels are divided into a plurality of groups, and a color filter of a different color is provided for each group. Among the plurality of pixels, pixels in which the first end of the reset switch is electrically connected to each other without passing through the second switch or through the second switch have the same color. It is a pixel provided with a color filter.

本発明の第9の態様による電子カメラは、前記第1乃至第8のいずれかの態様による固体撮像素子と、前記複数の画素のうちの2つ以上の画素でそれぞれ発生した電荷が混合されて当該混合された電荷に応じた信号が読み出されるように、前記固体撮像素子を制御する制御手段と、を備えたものである。   According to a ninth aspect of the present invention, there is provided an electronic camera comprising: the solid-state imaging device according to any one of the first to eighth aspects; and charges respectively generated in two or more of the plurality of pixels. Control means for controlling the solid-state imaging device so that a signal corresponding to the mixed electric charge is read out.

本発明の第10の態様による電子カメラは、前記第9の態様において、前記混合された電荷に応じた前記信号に基づいて、自動露光制御を行うものである。   According to a tenth aspect of the present invention, in the ninth aspect, the electronic camera performs automatic exposure control based on the signal corresponding to the mixed charge.

本発明の第11の態様による電子カメラは、前記第9の態様において、前記混合された電荷に応じた前記信号を、動画情報として記録部に記録するものである。   An electronic camera according to an eleventh aspect of the present invention is the electronic camera according to the ninth aspect, wherein the signal corresponding to the mixed electric charge is recorded as moving image information in a recording unit.

本発明の第12の態様による電子カメラは、前記第9の態様において、前記混合された電荷に応じた前記信号を、表示部に動画又は静止画として表示するための表示データとして用いるものである。   An electronic camera according to a twelfth aspect of the present invention is the electronic camera according to the ninth aspect, wherein the signal corresponding to the mixed charge is used as display data for displaying a moving image or a still image on a display unit. .

本発明の第13の態様による電子カメラは、前記第1乃至第8のいずれかの態様による固体撮像素子と、ストロボの本発光前のプリ発光中に前記複数の画素のうちの2つ以上の画素でそれぞれ発生した電荷が混合されて当該混合された電荷に応じた信号が読み出されるように、前記固体撮像素子を制御する制御手段と、を備え、前記混合された電荷に応じた前記信号に基づいて、前記ストロボの本発光時の自動露光制御を行うものである。   An electronic camera according to a thirteenth aspect of the present invention includes a solid-state imaging device according to any one of the first to eighth aspects, and two or more of the plurality of pixels during pre-light emission before the main light emission of the strobe. Control means for controlling the solid-state imaging device so that signals generated in the pixels are mixed and signals corresponding to the mixed charges are read out, and the signals corresponding to the mixed charges are Based on this, automatic exposure control is performed during the main flash of the strobe.

本発明によれば、画素混合機能を実現することができ、しかも、混合すべき画素のグループの設計時の設定や変更を容易に行うことができる固体撮像素子、及び、これを用いた電子カメラを提供することができる。   According to the present invention, a solid-state imaging device capable of realizing a pixel mixing function and easily setting or changing a group of pixels to be mixed and an electronic camera using the same Can be provided.

以下、本発明による固体撮像素子及びこれを用いた電子カメラについて、図面を参照して説明する。   Hereinafter, a solid-state imaging device and an electronic camera using the same according to the present invention will be described with reference to the drawings.

[第1の実施の形態]   [First Embodiment]

図1は、本発明の第1の実施の形態に係る電子カメラ1を示す概略ブロック図である。電子カメラ1には、撮影レンズ2が装着される。この撮影レンズ2は、レンズ制御部2aによってフォーカスや絞りが駆動される。この撮影レンズ2の像空間には、固体撮像素子3の撮像面が配置される。   FIG. 1 is a schematic block diagram showing an electronic camera 1 according to the first embodiment of the present invention. A photographing lens 2 is attached to the electronic camera 1. The photographing lens 2 is driven by a lens control unit 2a for focus and diaphragm. In the image space of the photographic lens 2, the imaging surface of the solid-state imaging device 3 is arranged.

固体撮像素子3は、撮像制御部4の指令によって駆動され、信号を出力する。固体撮像素子3から出力される信号は、画像用の信号、自動露光用の信号(測光信号)のいずれかである。いずれにおいても信号は、信号処理部5、及びA/D変換部6を介して処理された後、メモリ7に一旦蓄積される。メモリ7は、バス8に接続される。バス8には、レンズ制御部2a、撮像制御部4、マイクロプロセッサ9、焦点演算部10、露光演算部14、記録部11、画像圧縮部12、画像処理部13、表示制御部15、ストロボ発光制御部17なども接続される。表示制御部15は、モニタ画像等を液晶表示部(LCD)16に表示させる。ストロボ発光制御部17は、内蔵又は外付けのストロボ18の発光を制御する。上記マイクロプロセッサ9には、レリーズ釦などの操作部9aが接続される。また、上記の記録部11には記録媒体11aが着脱自在に装着される。本実施の形態では、固体撮像素子3とは別に焦点検出センサ(図示せず)が設けられているが、知られているように、固体撮像素子3を、焦点検出用信号も得られるように構成してもよい。この電子カメラ1の動作については、後に、図8を参照して説明する。   The solid-state imaging device 3 is driven by a command from the imaging control unit 4 and outputs a signal. The signal output from the solid-state imaging device 3 is either an image signal or an automatic exposure signal (photometric signal). In any case, the signal is processed through the signal processing unit 5 and the A / D conversion unit 6 and then temporarily stored in the memory 7. The memory 7 is connected to the bus 8. The bus 8 includes a lens control unit 2a, an imaging control unit 4, a microprocessor 9, a focus calculation unit 10, an exposure calculation unit 14, a recording unit 11, an image compression unit 12, an image processing unit 13, a display control unit 15, and strobe light emission. A control unit 17 and the like are also connected. The display control unit 15 displays a monitor image or the like on a liquid crystal display unit (LCD) 16. The strobe light emission control unit 17 controls the light emission of the built-in or external strobe 18. The microprocessor 9 is connected to an operation unit 9a such as a release button. A recording medium 11a is detachably attached to the recording unit 11 described above. In the present embodiment, a focus detection sensor (not shown) is provided in addition to the solid-state image sensor 3, but as is known, the solid-state image sensor 3 can also obtain a focus detection signal. It may be configured. The operation of the electronic camera 1 will be described later with reference to FIG.

図2は、図1中の固体撮像素子3の概略構成を示す回路図である。固体撮像素子3は、マトリクス状に配置された複数の画素20と、画素20から信号を出力するための周辺回路とを有している。図において、横に4行縦に4行の16個の画素20のみを示しているが、画素数はこれに限られるものではない。これらの画素20は、周辺回路の駆動信号に従って画像用の信号、自動露光用の信号のいずれかを出力する。   FIG. 2 is a circuit diagram showing a schematic configuration of the solid-state imaging device 3 in FIG. The solid-state imaging device 3 includes a plurality of pixels 20 arranged in a matrix and a peripheral circuit for outputting a signal from the pixels 20. In the figure, only 16 pixels 20 of 4 rows horizontally and 4 rows vertically are shown, but the number of pixels is not limited to this. These pixels 20 output either an image signal or an automatic exposure signal in accordance with peripheral circuit drive signals.

周辺回路は、垂直走査回路21、水平走査回路22、これらと接続されている駆動信号線24,32〜35、画素からの信号を受け取る垂直信号線25、垂直信号線25と接続される定電流源26及び相関二重サンプリング回路(CDS)27、相関二重サンプリング回路27から出力される信号を受け取る水平信号線28、出力アンプ29等からなる。なお、図2においては、後述する画素混合用連結配線36の図示は省略している。   The peripheral circuit includes a vertical scanning circuit 21, a horizontal scanning circuit 22, driving signal lines 24 and 32 to 35 connected thereto, a vertical signal line 25 for receiving signals from pixels, and a constant current connected to the vertical signal line 25. A source 26, a correlated double sampling circuit (CDS) 27, a horizontal signal line 28 for receiving a signal output from the correlated double sampling circuit 27, an output amplifier 29, and the like. In FIG. 2, illustration of a pixel mixing connection wiring 36 to be described later is omitted.

垂直走査回路21及び水平走査回路22は、電子カメラ1の撮像制御部4からの指令に基づいて駆動信号を出力する。各画素20は、垂直走査回路21から出力される後述の駆動信号φDIV、φRES、φTX、φSELを駆動信号線32〜35から受け取って駆動され、画像用信号又は自動露光用信号を垂直信号線25に出力する。   The vertical scanning circuit 21 and the horizontal scanning circuit 22 output drive signals based on a command from the imaging control unit 4 of the electronic camera 1. Each pixel 20 is driven by receiving drive signals φDIV, φRES, φTX, and φSEL, which will be described later, output from the vertical scanning circuit 21 from the drive signal lines 32 to 35, and receives an image signal or an automatic exposure signal as the vertical signal line 25. Output to.

画素20から出力された信号は、相関二重サンプリング回路27にて所定のノイズ除去が施される。そして、水平走査回路22の駆動信号により水平信号線28及び出力アンプ29を介して外部に信号が出力される。   The signal output from the pixel 20 is subjected to predetermined noise removal by the correlated double sampling circuit 27. Then, a signal is output to the outside through the horizontal signal line 28 and the output amplifier 29 by the drive signal of the horizontal scanning circuit 22.

図3は、図1中の固体撮像素子3(特にその有効画素領域領域31)を模式的に示す概略平面図である。本実施の形態では、図3に示すように、固体撮像素子3の有効画素領域31は、マトリクス状に配置された画素ブロック40に分けられている。各画素ブロック40は、図4及び図5に示すように、垂直方向(列方向)に1列に並んだ複数個(A個)の画素20からなる。   FIG. 3 is a schematic plan view schematically showing the solid-state imaging device 3 (particularly, its effective pixel region 31) in FIG. In the present embodiment, as shown in FIG. 3, the effective pixel region 31 of the solid-state imaging device 3 is divided into pixel blocks 40 arranged in a matrix. As shown in FIGS. 4 and 5, each pixel block 40 includes a plurality (A) of pixels 20 arranged in one column in the vertical direction (column direction).

図4は、画素ブロック40を示す回路図である。図4では、それぞれn行目から(n+A−1)行目までに並んだA個の画素20からなる2つの画素ブロック40と、これに隣接する2つの画素ブロック40の(n+A)行目の画素20を、示している。図4では、図面表記の便宜上、各駆動配線32〜35の接続状態を明示していないが、各画素行毎に共通に接続され、同じ行の駆動配線32〜35にはそれぞれ同じ駆動信号φDIV、φRES、φTX、φSELが供給されるようになっている。   FIG. 4 is a circuit diagram showing the pixel block 40. In FIG. 4, the (n + A) -th row of two pixel blocks 40 composed of A pixels 20 arranged from the n-th row to the (n + A−1) -th row and the two pixel blocks 40 adjacent thereto. Pixel 20 is shown. In FIG. 4, the connection state of the drive wirings 32 to 35 is not clearly shown for convenience of drawing, but they are connected in common to each pixel row, and the same drive signal φDIV is connected to the drive wirings 32 to 35 in the same row. , ΦRES, φTX, and φSEL are supplied.

本実施の形態では、いずれの画素20も同一の回路構成を有している。各画素20は、図4に示すように、一般的なCMOS型固体撮像素子と同様に、入射光に応じた信号電荷を生成し蓄積する光電変換部としてのフォトダイオード51と、前記信号電荷を受け取って前記信号電荷を電圧に変換するフローティングディフュージョン(FD)54と、フォトダイオード51からFD54へ電荷を転送する転送トランジスタ55と、FD54の電位に応じた信号を出力する増幅部としての画素アンプ58と、FD54の電位を電源部Vddから供給される所定のリセット電位にリセットするリセットスイッチ(本実施の形態では、リセットトランジスタ)59と、画素アンプ58の信号を当該画素から出力する選択スイッチとしての選択トランジスタ60とを有している。リセットスイッチ59の第2の端部bは、画素アンプ58のゲート、FD54及び転送トランジスタ55の一方端部に接続されている。   In the present embodiment, all the pixels 20 have the same circuit configuration. As shown in FIG. 4, each pixel 20 includes a photodiode 51 as a photoelectric conversion unit that generates and accumulates signal charges according to incident light, and the signal charges, as in a general CMOS solid-state imaging device. A floating diffusion (FD) 54 that receives and converts the signal charges into a voltage, a transfer transistor 55 that transfers charges from the photodiode 51 to the FD 54, and a pixel amplifier 58 as an amplifying unit that outputs a signal corresponding to the potential of the FD 54. A reset switch (in this embodiment, a reset transistor) 59 that resets the potential of the FD 54 to a predetermined reset potential supplied from the power supply unit Vdd, and a selection switch that outputs a signal of the pixel amplifier 58 from the pixel. And a selection transistor 60. The second end b of the reset switch 59 is connected to the gate of the pixel amplifier 58, one end of the FD 54 and the transfer transistor 55.

一般的なCMOS型固体撮像素子では、リセットスイッチ59におけるFD54とは反対側の第1の端部aは、直接的に電源Vddに接続される。これに対し、本実施の形態では、各画素20は、リセットスイッチ59の第1の端部aと電源部Vddとの間に設けられた第1のスイッチ(本実施の形態では、トランジスタ)61を、有している。また、本実施の形態では、一般的なCMOS型固体撮像素子とは異なり、各画素ブロック40毎に、当該画素ブロック40内のA個の画素20の第1の端部aが、互いに、画素混合用連結配線36によって直接的に電気的に接続されている。図5は、図4に示す回路図を、画素混合用連結配線36による接続関係に着目して抽象化して示したものである。   In a general CMOS type solid-state imaging device, the first end a of the reset switch 59 opposite to the FD 54 is directly connected to the power supply Vdd. On the other hand, in the present embodiment, each pixel 20 includes a first switch (a transistor in the present embodiment) 61 provided between the first end a of the reset switch 59 and the power supply unit Vdd. have. Further, in the present embodiment, unlike a general CMOS type solid-state imaging device, for each pixel block 40, the first end portions a of the A pixels 20 in the pixel block 40 are mutually connected to the pixels. They are directly electrically connected by the mixing connection wiring 36. FIG. 5 is an abstraction of the circuit diagram shown in FIG. 4 focusing on the connection relationship by the pixel mixing connection wiring 36.

なお、本実施の形態では、各画素20のトランジスタ55,58〜61は、全てnMOSトランジスタである。   In the present embodiment, the transistors 55 and 58 to 61 of each pixel 20 are all nMOS transistors.

各画素20の転送トランジスタ55のゲートは、画素行ごとに共通に接続されて、垂直走査回路21から駆動配線34を介して駆動信号φTXが供給される。各画素20の選択トランジスタ60のゲートは、画素行毎に共通に接続されて、垂直走査回路21から駆動配線35を介して駆動信号φSELが供給される。各画素のリセットスイッチ59のゲートは、画素行毎に共通に接続されて、垂直走査回路21から駆動配線33を介して駆動信号φRESが供給される。各画素20の第1のスイッチ61のゲートは、画素行ごとに共通に接続されて、垂直走査回路21から駆動配線32を介して駆動信号φDIVが供給される。   The gates of the transfer transistors 55 of the respective pixels 20 are commonly connected to the respective pixel rows, and a drive signal φTX is supplied from the vertical scanning circuit 21 via the drive wiring 34. The gates of the selection transistors 60 of the respective pixels 20 are commonly connected to the respective pixel rows, and a drive signal φSEL is supplied from the vertical scanning circuit 21 via the drive wiring 35. The gate of the reset switch 59 of each pixel is connected in common to each pixel row, and a drive signal φRES is supplied from the vertical scanning circuit 21 via the drive wiring 33. The gates of the first switches 61 of the respective pixels 20 are commonly connected to the respective pixel rows, and a drive signal φDIV is supplied from the vertical scanning circuit 21 via the drive wiring 32.

フォトダイオード51は、入射光の光量(被写体光)に応じて信号電荷を生成する。転送トランジスタ55は、転送パルス(駆動信号)φTXのハイレベル期間にオンし、フォトダイオード51に蓄積された信号電荷をFD54に転送する。リセットスイッチ59は、リセットパルス(制御信号)φRESのハイレベル期間にオンし、駆動信号φDIVがハイレベルにされて第1のスイッチ61がオンしていれば、FD54の電位を、電源部Vddから供給されるリセット電位にリセットする。   The photodiode 51 generates a signal charge according to the amount of incident light (subject light). The transfer transistor 55 is turned on during the high level period of the transfer pulse (drive signal) φTX, and transfers the signal charge accumulated in the photodiode 51 to the FD 54. The reset switch 59 is turned on during a high level period of the reset pulse (control signal) φRES, and if the drive signal φDIV is set to a high level and the first switch 61 is turned on, the potential of the FD 54 is changed from the power supply unit Vdd. Reset to the supplied reset potential.

一般的なCMOS型固体撮像素子と同様に全画素20からそれぞれの画素20で生成された信号電荷を互いに混合することなく読み出す非混合・全画素読み出しモードでは、各画素20のフォトダイオード51から転送トランジスタ55によりFD54に転送されて来た信号電荷は、当該信号電荷の読み出しが完了するまでリセットスイッチ59がオフに維持されることで、他の画素20の信号電荷と混合されることはない。   In a non-mixing / all-pixel reading mode in which signal charges generated from all the pixels 20 are read out without being mixed with each other as in a general CMOS type solid-state imaging device, transfer is performed from the photodiode 51 of each pixel 20. The signal charges transferred to the FD 54 by the transistor 55 are not mixed with the signal charges of the other pixels 20 because the reset switch 59 is kept off until the reading of the signal charges is completed.

一方、同じ画素ブロック40内の画素20で生成された信号電荷を互いに混合して間引き走査により読み出す混合・間引き走査読み出しモードでは、各画素20のフォトダイオード51から転送トランジスタ55によりFD54に転送されて来た信号電荷は、少なくとも当該信号電荷の読み出し前にリセットスイッチ59がオンにされる(このとき、信号電荷がリセットされてしまわないように、第1のスイッチ32をオフにしておく。)ことで、同じ画素ブロック40内のA個の画素20のFD54が共通に接続されて、同じ画素ブロック40内のFD54内の信号電荷が互いに混合されて平均化される。この混合・間引き走査読み出しモードでは、このような画素混合の後に、信号電荷の読み出しが間引き走査により行われる。   On the other hand, in the mixed / decimated scan readout mode in which the signal charges generated in the pixels 20 in the same pixel block 40 are mixed with each other and read by thinning scanning, the signal charges are transferred from the photodiode 51 of each pixel 20 to the FD 54 by the transfer transistor 55. The reset charge 59 of the incoming signal charge is turned on at least before the signal charge is read (at this time, the first switch 32 is turned off so that the signal charge is not reset). Thus, the FDs 54 of the A pixels 20 in the same pixel block 40 are connected in common, and the signal charges in the FDs 54 in the same pixel block 40 are mixed and averaged. In this mixed / decimated scanning readout mode, signal charges are read out by thinning scanning after such pixel mixing.

各画素20の画素アンプ58は、そのドレインが電源部Vddに接続され、そのゲートがFD54に接続され、そのソースが選択トランジスタ60のドレインに接続され、定電流源26を負荷とするフォースフォロア回路を構成している。画素アンプ58は、FD54の電圧値に応じて、選択トランジスタ60を介して垂直信号線25に読み出し電流を出力する。選択トランジスタ60は、選択パルス(駆動信号)φSELのハイレベル期間にオンし、画素アンプ58のソースを垂直信号線25に接続する。   The pixel amplifier 58 of each pixel 20 has a drain connected to the power supply unit Vdd, a gate connected to the FD 54, a source connected to the drain of the selection transistor 60, and a force follower circuit using the constant current source 26 as a load. Is configured. The pixel amplifier 58 outputs a read current to the vertical signal line 25 via the selection transistor 60 according to the voltage value of the FD 54. The selection transistor 60 is turned on during a high level period of the selection pulse (drive signal) φSEL, and connects the source of the pixel amplifier 58 to the vertical signal line 25.

本実施の形態では、各画素20にはカラーフィルタは設けられておらず、固体撮像素子3は白黒用の撮像素子として構成されている。   In the present embodiment, each pixel 20 is not provided with a color filter, and the solid-state imaging device 3 is configured as a monochrome imaging device.

図6は、図1中の固体撮像素子3の混合・間引き走査読み出しモード時の動作を示すタイミングチャートである。   FIG. 6 is a timing chart showing the operation of the solid-state imaging device 3 in FIG.

本実施の形態では、混合・間引き走査読み出しモード時には、メカニカルシャッタ(図示せず)が所定の露光期間だけ開かれて各画素20のフォトダイオード51に電荷が蓄積された後、各画素ブロック40の行が画素ブロック毎に一括して順次選択され、各画素ブロック40の行について順次同じ動作が行われていく。図6は、主として、n行目から(n+A−1)行目までの画素ブロック40が選択され、引き続いて次の(n+A)行目から(n+2A−1)行目までの画素ブロック40が選択された場合の動作を示している。図6では一部の行の駆動信号φDIV、φRES、φTX、φSELしか示していないが、本例では、同じ画素ブロック40内の各行の画素の駆動信号φDIV、φRES、φTX、φSELは同一とされる。   In the present embodiment, in the mixing / decimation scanning readout mode, a mechanical shutter (not shown) is opened for a predetermined exposure period and charges are accumulated in the photodiodes 51 of the respective pixels 20. Rows are sequentially selected in batches for each pixel block, and the same operation is sequentially performed on the rows of the pixel blocks 40. In FIG. 6, the pixel block 40 from the nth row to the (n + A-1) th row is selected, and the pixel block 40 from the next (n + A) th row to the (n + 2A-1) th row is selected. The operation when it is done is shown. In FIG. 6, only the driving signals φDIV, φRES, φTX, and φSEL of some rows are shown, but in this example, the driving signals φDIV, φRES, φTX, and φSEL of the pixels in each row in the same pixel block 40 are the same. The

期間T1は、(n−A)行目から(n−1)行目までの画素ブロック40の水平走査期間と、n行目から(n+A−1)行目までの画素ブロック40の各画素40のリセット期間とを兼ねており、後述する期間T3に対応している。期間T1において、n行目から(n+A−1)行目までのリセットパルスφRES及びパルスφDIVがハイレベルとされ、また、それらの行の他の制御信号φSEL及びφTXをローレベルとすることで、画素アンプ58のゲート電圧(FD54の電位)をリセット電位にリセットする。   The period T1 includes a horizontal scanning period of the pixel block 40 from the (n−A) th row to the (n−1) th row and each pixel 40 of the pixel block 40 from the nth row to the (n + A−1) th row. And also corresponds to a period T3 which will be described later. In the period T1, the reset pulse φRES and the pulse φDIV from the n-th row to the (n + A-1) -th row are set to the high level, and other control signals φSEL and φTX in the rows are set to the low level. The gate voltage of the pixel amplifier 58 (the potential of the FD 54) is reset to the reset potential.

次に、期間T2において、垂直走査回路21によりn行目から(n+A−1)行目までの画素ブロック40が選択され、それらの行の選択パルスφSELがハイレベルに変化するとともにφDIVがローレベルに変化する。これにより、n行目から(n+A−1)行目までの選択トランジスタ60がオンするとともに、それらの行の第1のスイッチ61がオフする。混合・間引き走査読み出しモードでは、期間T2においても、他の期間と同様に、n行目から(n+A−1)行目までのリセットパルスφRESはハイレベルのままとされ、リセットスイッチ59はオン状態に維持される。期間T2において、n行目から(n+A−1)行目までの選択トランジスタ60のオンにより、n行目から(n+A−1)行目までの画素アンプ58のソースは垂直出力線25に接続される。そして、n行目から(n+A−1)行目までの画素アンプ58は、定電流源26によってソースフォロア回路として動作する。   Next, in the period T2, the vertical scanning circuit 21 selects the pixel blocks 40 from the nth row to the (n + A-1) th row, the selection pulse φSEL of those rows changes to high level, and φDIV becomes low level. To change. As a result, the selection transistors 60 from the n-th row to the (n + A-1) -th row are turned on, and the first switches 61 in those rows are turned off. In the mixed / thinning scanning readout mode, the reset pulse φRES from the n-th row to the (n + A−1) -th row is kept at the high level in the period T2, as well as the other periods, and the reset switch 59 is turned on. Maintained. In the period T2, the source of the pixel amplifier 58 from the nth row to the (n + A-1) th row is connected to the vertical output line 25 by turning on the selection transistors 60 from the nth row to the (n + A-1) th row. The The pixel amplifiers 58 from the nth row to the (n + A−1) th row operate as a source follower circuit by the constant current source 26.

期間T2の開始時点から期間T11の開始時点までの間に、n行目から(n+A−1)行目までの画素ブロック40のダークレベル(FD54のリセット状態に対応してn行目から(n+A−1)行目までの画素アンプ58から出力される信号)が、画素アンプ58から垂直信号線25を介してCDS回路27にクランプ(保存)される。このとき、n行目から(n+A−1)行目までの各画素ブロック40内の画素アンプ58のゲートは、画素ブロック40毎にリセットスイッチ59を介して互いに電気的に接続されているので、各画素ブロック40毎に全く同一の電位になっている。なお、本例では、期間T2において、n行目から(n+A−1)行目までの選択トランジスタ60の全てにハイレベルのφSELが入力されてオンにされているが、そのうちのどれか1つの行の選択トランジスタ60にハイレベルのφSELが入力されていれば良いことは、言うまでもない。   Between the start time of the period T2 and the start time of the period T11, the dark level of the pixel block 40 from the nth row to the (n + A-1) th row (from the nth row corresponding to the reset state of the FD 54) -1) signals output from the pixel amplifier 58 up to the row) are clamped (saved) from the pixel amplifier 58 to the CDS circuit 27 via the vertical signal line 25. At this time, the gates of the pixel amplifiers 58 in each pixel block 40 from the nth row to the (n + A-1) th row are electrically connected to each other via the reset switch 59 for each pixel block 40. Each pixel block 40 has exactly the same potential. In this example, in the period T2, high level φSEL is input to all the selection transistors 60 from the n-th row to the (n + A−1) -th row, and is turned on. Needless to say, a high level φSEL may be input to the row selection transistor 60.

なお、本例では、画素信号の混合に際して、相関2重サンプリングを行うために前記ダークレベルを取得しているが、相関2重サンプリングを行わない場合には、ダークレベルを取得する必要はない。   In this example, when the pixel signals are mixed, the dark level is acquired in order to perform correlated double sampling. However, if the correlated double sampling is not performed, it is not necessary to acquire the dark level.

期間T11において、n行目から(n+A−1)行目までのφRES及びφSELがハイレベルでかつそれらの行のφDIVがローレベルである状態のまま、n行目から(n+A−1)行目までのφTXがハイレベルにされてそれらの行の転送トランジスタ55がオンにされる。これにより、n行目から(n+A−1)行目までの各画素20のフォトダイオード51に蓄積されていた信号電荷が、転送トランジスタ55を介して、当該画素20のFD54(画素アンプ58のゲート)に転送される。このとき、n行目から(n+A−1)行目までの各画素ブロック40内のFD54は、画素ブロック40毎にリセットスイッチ59を介して互いに電気的に接続されているため、当該画素ブロック40内の画素20のフォトダイオード51に蓄積されていた信号電荷は、FD54上で互いに混合されて平均化される。   In period T11, the nth to (n + A-1) th rows from the nth row to the (n + A-1) th row with the φRES and φSEL being at the high level and the φDIV of those rows being at the low level. Until φTX is set to the high level, the transfer transistors 55 in those rows are turned on. As a result, the signal charges accumulated in the photodiodes 51 of the respective pixels 20 from the n-th row to the (n + A-1) -th row pass through the transfer transistor 55 and the FD 54 (the gate of the pixel amplifier 58 of the pixel amplifier 58). ). At this time, the FDs 54 in each pixel block 40 from the n-th row to the (n + A-1) -th row are electrically connected to each other via the reset switch 59 for each pixel block 40. The signal charges accumulated in the photodiode 51 of the pixel 20 are mixed and averaged on the FD 54.

そして、期間T11の終了時に、n行目から(n+A−1)行目までのφTXがローにされてそれらの行の転送トランジスタ55がオフにされる。   Then, at the end of the period T11, φTX from the nth row to the (n + A−1) th row is set to low, and the transfer transistors 55 in those rows are turned off.

期間T11の終了時点から期間T2の終了時点(期間T3の開始時点)までの間に、n行目から(n+A−1)行目までの各画素ブロック40毎に前述したように混合された平均化された信号電荷による電位変動が、n行目から(n+A−1)行目までの各画素アンプ58から垂直信号線25を介してCDS回路27にクランプされる。すなわち、n行目から(n+A−1)行目までの各画素ブロック毎に混合されて平均化された信号電荷の信号読み出しが行われる。そして、CDS回路27によって、この混合されて平均化された信号電荷に関するこの信号と、先のダークレベルとの差分信号を取得することで、相関2重サンプリングを行い、所定の画素信号の混合データを取得する。   The average mixed as described above for each pixel block 40 from the n-th row to the (n + A-1) -th row from the end time of the period T11 to the end time of the period T2 (start time of the period T3). The potential fluctuation due to the converted signal charges is clamped to the CDS circuit 27 from the pixel amplifiers 58 from the nth row to the (n + A−1) th row through the vertical signal line 25. That is, signal reading of the signal charges mixed and averaged for each pixel block from the nth row to the (n + A-1) th row is performed. Then, the CDS circuit 27 obtains a difference signal between this signal relating to the mixed and averaged signal charge and the previous dark level, thereby performing correlated double sampling and mixing data of a predetermined pixel signal. To get.

その後、期間T2の終了時点(期間T3の開始時点)において、n行目から(n+A−1)行目までのφDIVがハイレベルにされてそれらの行の第1のスイッチ61がオンにされ、それらの行のFD54のリセットが開始されるとともに、n行目から(n+A−1)行目までのφSELがローレベルとされてそれらの行の選択トランジスタ60がオフにされ、それらの行の画素ブロック40の選択が終了される。   Thereafter, at the end of the period T2 (the start time of the period T3), φDIV from the nth row to the (n + A−1) th row is set to the high level, and the first switches 61 of those rows are turned on, The resetting of the FDs 54 in those rows is started, and φSEL from the n-th row to the (n + A-1) -th row is set to a low level, the selection transistors 60 in those rows are turned off, and the pixels in those rows The selection of block 40 is terminated.

期間T3は、n行目から(n+A−1)行目までの画素ブロック40に関する水平走査期間となっている。期間T3は、次の(n+A)行目から(n+2A−1)行目までの画素ブロック40の各画素40のリセット期間を兼ねている。次の画素ブロック40以降も、n行目から(n+A−1)行目までの画素ブロック40の場合と同様な動作が繰り返される。このようにして、すべての画素ブロック40からの信号が読み出されると、混合・間引き走査読み出しモードを終了する。   The period T3 is a horizontal scanning period for the pixel block 40 from the nth row to the (n + A-1) th row. The period T3 also serves as a reset period for each pixel 40 of the pixel block 40 from the next (n + A) line to the (n + 2A-1) line. From the next pixel block 40 onward, the same operation as in the case of the pixel block 40 from the nth row to the (n + A-1) th row is repeated. In this way, when signals from all the pixel blocks 40 are read out, the mixing / thinning-out scanning reading mode ends.

このように、混合・間引き走査読み出しモードでは、単純に間引き走査のみが行われるのではなく、画素ブロック40毎に画素混合が行われた後に間引き走査が行われる。したがって、固体撮像素子3の有効画素領域31において不感帯を発生させることなく(すなわち、情報を欠落させることなく)、垂直方向の走査時間を最大1/Aに短縮することが可能となる。   As described above, in the mixing / decimation scanning readout mode, only the thinning scanning is not performed, but the thinning scanning is performed after the pixel mixing is performed for each pixel block 40. Therefore, the vertical scanning time can be shortened to 1 / A at the maximum without generating a dead zone in the effective pixel region 31 of the solid-state imaging device 3 (that is, without missing information).

図7は、図1中の固体撮像素子3の非混合・全画素読み出しモード時の動作を示すタイミングチャートである。   FIG. 7 is a timing chart showing the operation of the solid-state imaging device 3 in FIG. 1 in the unmixed / all-pixel readout mode.

本実施の形態では、非混合・全画素読み出しモード時には、メカニカルシャッタ(図示せず)が所定の露光期間だけ開かれて各画素20のフォトダイオード51に電荷が蓄積された後、各画素行が順次選択され、各画素行について順次同じ動作が行われていく。図7は、主として、n行目の画素20が選択され、引き続いて(n+1)行目の画素20が選択された場合の動作を示している。本例では、非混合・全画素読み出しモードでは、常に、全行のφDIVがハイレベルにされて全行の第1のスイッチ61がオンにされた状態で、一般的なCMOS型固体撮像素子と同様の動作を行う。   In the present embodiment, in the non-mixing / all-pixel readout mode, a mechanical shutter (not shown) is opened for a predetermined exposure period and charges are accumulated in the photodiodes 51 of the pixels 20, and then each pixel row is changed. The pixels are sequentially selected, and the same operation is sequentially performed for each pixel row. FIG. 7 mainly shows the operation when the pixel 20 in the nth row is selected and the pixel 20 in the (n + 1) th row is subsequently selected. In this example, in the unmixed / all-pixel readout mode, a general CMOS solid-state imaging device is always in a state where φDIV of all rows is set to a high level and the first switches 61 of all rows are turned on. The same operation is performed.

期間T21は、(n−1)行目の画素20の水平走査期間と、n行目の画素20のリセット期間とを兼ねており、後述する期間T23に対応している。期間T21において、n行目のφRESがハイレベルとされ、また、n行目のφSEL及びφTXをローレベルとすることで、画素アンプ58のゲート電圧(FD54の電位)をリセット電位にリセットする。   The period T21 serves as both a horizontal scanning period for the pixels 20 in the (n-1) th row and a reset period for the pixels 20 in the nth row, and corresponds to a period T23 described later. In the period T21, φRES in the n-th row is set to a high level, and φSEL and φTX in the n-th row are set to a low level, so that the gate voltage (the potential of the FD 54) of the pixel amplifier 58 is reset to a reset potential.

次に、期間T22において、垂直走査回路21によりn行目の画素20が選択され、n行目のRESがローレベルに変化し、n行目のリセットスイッチ59がオフする。また、期間T22において、n行目のφSELがハイレベルに変化し、n行目の選択トランジスタ60がオンする。n行目の選択トランジスタ60のオンにより、n行目の画素アンプ58のソースは垂直出力線25に接続される。そして、n行目の画素アンプ58は、定電流源26によってソースフォロア回路として動作する。このとき、n行目のリセットスイッチ59がオフしているので、n行目の各画素アンプ58のゲート(FD54)は、他の画素アンプ58のゲート(FD54)から電気的に分離されている。   Next, in the period T22, the pixel 20 in the nth row is selected by the vertical scanning circuit 21, the RES in the nth row changes to a low level, and the reset switch 59 in the nth row is turned off. In period T22, φSEL in the nth row changes to a high level, and the selection transistor 60 in the nth row is turned on. The source of the pixel amplifier 58 in the n-th row is connected to the vertical output line 25 by turning on the selection transistor 60 in the n-th row. The n-th pixel amplifier 58 operates as a source follower circuit by the constant current source 26. At this time, since the reset switch 59 in the n-th row is off, the gate (FD 54) of each pixel amplifier 58 in the n-th row is electrically separated from the gates (FD 54) of other pixel amplifiers 58. .

期間T22の開始時点から期間T31の開始時点までの間に、n行目の画素20のダークレベル(FD54のリセット状態に対応してn行目の画素アンプ58から出力される信号)が、画素アンプ58から垂直信号線25を介してCDS回路27にクランプ(保存)される。このとき、n行目の画素20の画素アンプ58のゲートは他の画素アンプ58のゲートから電気的に分離されているので、n行目の画素20の画素アンプ58のゲートはそれぞれ独立した個別の電位となっている。   Between the start time of the period T22 and the start time of the period T31, the dark level of the pixel 20 in the n-th row (a signal output from the pixel amplifier 58 in the n-th row corresponding to the reset state of the FD 54) Clamped (saved) in the CDS circuit 27 from the amplifier 58 via the vertical signal line 25. At this time, since the gates of the pixel amplifiers 58 of the pixels 20 in the n-th row are electrically separated from the gates of the other pixel amplifiers 58, the gates of the pixel amplifiers 58 of the pixels 20 in the n-th row are independent of each other. The potential is.

期間T31において、n行目までのφRESがローレベルでφSELがハイレベルである状態のまま、n行目のφTXがハイレベルにされてそれらの行の転送トランジスタ55がオンにされる。これにより、n行目の各画素20のフォトダイオードに蓄積されていた信号電荷が、転送トランジスタ55を介して、当該画素20のFD54(画素アンプ58のゲート)に転送される。このとき、n行目の画素20の画素アンプ58のゲートは他の画素アンプ58のゲートから電気的に分離されているため、当該画素20のフォトダイオード51に蓄積されていた信号電荷が、そのまま当該画素20のFD54に転送されるのみで、他の画素20の信号電荷と混合されるようなことはない。   In the period T31, while the φRES up to the n-th row is in the low level and the φSEL is in the high level, the φTX in the n-th row is set to the high level and the transfer transistors 55 in those rows are turned on. Thereby, the signal charge accumulated in the photodiode of each pixel 20 in the n-th row is transferred to the FD 54 (the gate of the pixel amplifier 58) of the pixel 20 via the transfer transistor 55. At this time, since the gate of the pixel amplifier 58 of the pixel 20 in the n-th row is electrically separated from the gates of the other pixel amplifiers 58, the signal charge accumulated in the photodiode 51 of the pixel 20 remains as it is. It is only transferred to the FD 54 of the pixel 20 and is not mixed with signal charges of other pixels 20.

そして、期間T31の終了時に、n行目のφTXがローにされてn行目の転送トランジスタ55がオフにされる。期間T31の終了時点から期間T22の終了時点(期間T23の開始時点)までの間に、n行目の各画素20のFD54に転送されて来た信号電荷(画素20毎に独立した信号電荷)による電位変動が、n行目の各画素20から垂直信号線25を介してCDS回路27にクランプされる。すなわち、n行目の各画素20の独立した信号電荷の信号読み出しが行われる。そして、CDS回路27によって、この信号電荷に関するこの信号と、先のダークレベルとの差分信号を取得することで、相関2重サンプリングを行い、n行目画素20の画素信号を取得する。   At the end of the period T31, φTX in the nth row is set to low, and the transfer transistor 55 in the nth row is turned off. Signal charges transferred to the FD 54 of each pixel 20 in the n-th row from the end time of the period T31 to the end time of the period T22 (start time of the period T23) (independent signal charges for each pixel 20) Is clamped by the CDS circuit 27 via the vertical signal line 25 from each pixel 20 in the n-th row. That is, signal reading of independent signal charges of each pixel 20 in the n-th row is performed. Then, the CDS circuit 27 obtains a difference signal between this signal related to this signal charge and the previous dark level, thereby performing correlated double sampling and obtaining the pixel signal of the n-th row pixel 20.

その後、期間T22の終了時点(期間T23の開始時点)において、n行目のφRESがハイにされてn行目のリセットスイッチ59がオンにされ、n行目のFD54のリセットが開始されるとともに、n行目のφSELがローにされてn行目の選択トランジスタ50がオフにされ、n行目の画素行選択が終了される。   Thereafter, at the end of the period T22 (the start time of the period T23), the φRES of the nth row is set high, the nth row reset switch 59 is turned on, and the reset of the FD54 of the nth row is started. , ΦSEL in the nth row is set to low, the selection transistor 50 in the nth row is turned off, and the pixel row selection in the nth row is completed.

期間T23は、n行の画素20に関する水平走査期間となっている。期間T23は、次の(n+1)行目の画素20のリセット期間を兼ねている。次の(n+1)行目以降もn行目と同様な動作が繰り返される。このようにして、すべての画素行からの信号が読み出されると、非混合・全画素読み出しモードを終了する。   The period T23 is a horizontal scanning period for the pixels 20 in the n rows. The period T23 also serves as a reset period for the pixels 20 in the next (n + 1) th row. The same operation as the nth row is repeated after the next (n + 1) th row. In this way, when signals from all the pixel rows are read, the non-mixed / all-pixel reading mode is terminated.

非混合・全画素読み出しモードでは、前述したように、画素アンプ58のゲート電圧(FD54の電位)をリセットした後に、リセットスイッチ59をオフにして、画素混合用連結配線36や第1のスイッチ61を画素アンプ58のゲート側(FD54側)から電気的に切り離した後に、フォトダイオード51で発生した信号電荷の増幅動作を行う。したがって、本実施の形態によれば、一般的なCMOS型固体撮像素子に対して本実施の形態で付加した画素混合用連結配線36や第1のスイッチ61によって、画素20の増幅ゲインの低下やノイズ増加などの悪影響を発生させることはない。   In the non-mixing / all-pixel reading mode, as described above, after resetting the gate voltage (the potential of the FD 54) of the pixel amplifier 58, the reset switch 59 is turned off to connect the pixel mixing connection wiring 36 and the first switch 61. Is electrically disconnected from the gate side (FD 54 side) of the pixel amplifier 58, and then the signal charge generated in the photodiode 51 is amplified. Therefore, according to the present embodiment, the pixel mixing connection wiring 36 and the first switch 61 added to the general CMOS solid-state imaging device in this embodiment reduce the amplification gain of the pixel 20. There is no adverse effect such as increased noise.

図8は、本実施の形態による電子カメラ1の動作の一例を示す概略フローチャートである。   FIG. 8 is a schematic flowchart showing an example of the operation of the electronic camera 1 according to the present embodiment.

撮影者は、操作部9aを介して当該電子カメラ1の動作モードを決定する。本実施の形態による電子カメラ1の動作モードには、大別すると静止画撮影モードと動画撮影モードとがある。マイクロプロセッサ9は、いずれの撮影モードが選択されたかを判定し(ステップS1)、静止画撮影モードが選択されるとステップS2へ移行し、動画撮影モードが選択されるとステップS21へ移行する。   The photographer determines the operation mode of the electronic camera 1 via the operation unit 9a. The operation modes of the electronic camera 1 according to the present embodiment are roughly classified into a still image shooting mode and a moving image shooting mode. The microprocessor 9 determines which shooting mode has been selected (step S1). If the still image shooting mode is selected, the process proceeds to step S2. If the moving image shooting mode is selected, the process proceeds to step S21.

まず、静止画撮影モードが選択された場合のステップS2以降の動作について、説明する。ステップS2において、マイクロプロセッサ9は、前述した混合・間引き走査読み出しモードを実現するように、撮像制御部4を介して、固体撮像素子3に指令を与える。これにより、前述した混合・間引き走査読み出しモードが実現され、固体撮像素子3からそのモードにより読み出された画像信号が出力され、その信号は信号処理部5及びA/D変換器6を経て画像データとしてメモリ7に一旦格納される(ステップS3)。前述した混合・間引き走査読み出しモードでは、前述したように間引き走査が行われるので、高速で画像データを取得できる。   First, the operation after step S2 when the still image shooting mode is selected will be described. In step S <b> 2, the microprocessor 9 gives a command to the solid-state imaging device 3 via the imaging control unit 4 so as to realize the above-described mixing / decimation scanning readout mode. As a result, the above-described mixing / decimation scanning readout mode is realized, and an image signal read out in the mode is output from the solid-state imaging device 3, and the signal passes through the signal processing unit 5 and the A / D converter 6. Data is once stored in the memory 7 (step S3). In the above-described mixed / thinning scanning readout mode, thinning scanning is performed as described above, so that image data can be acquired at high speed.

その後、露光演算部14は、ステップS3で得られた画像データ(すなわち、自動露光用測光データ)を元に最適な露光量を演算する。レンズ制御部2aは、この露光量に応じた絞りとなるように撮影レンズ2の絞りを調整する。また、撮像制御部4は、露光演算部14で得られた露光量に応じたシャッタ時間を設定する。これらにより、自動露光制御(AE)を実現する(ステップS4)。   Thereafter, the exposure calculation unit 14 calculates an optimum exposure amount based on the image data (that is, photometry data for automatic exposure) obtained in step S3. The lens control unit 2a adjusts the aperture of the photographic lens 2 so that the aperture corresponds to the exposure amount. Further, the imaging control unit 4 sets a shutter time corresponding to the exposure amount obtained by the exposure calculation unit 14. Thus, automatic exposure control (AE) is realized (step S4).

また、焦点演算部は、固体撮像素子3とは別に設けられた焦点検出センサ(図示せず)からの信号に基づいて、デフォーカス量を演算する(ステップS5)。レンズ制御部2aは、このデフォーカス量に応じて撮影レンズ2の焦点駆動を行い、撮影レンズ2を被写体に合焦させる。これらにより、自動焦点制御(AF)を実現する(ステップS5)。   The focus calculation unit calculates the defocus amount based on a signal from a focus detection sensor (not shown) provided separately from the solid-state image sensor 3 (step S5). The lens control unit 2a drives the photographing lens 2 according to the defocus amount to focus the photographing lens 2 on the subject. Thus, automatic focus control (AF) is realized (step S5).

次に、表示制御部15は、ステップS3で得られた画像データをモニタ画像として、液晶表示部(LCD)16に表示させる(ステップS6)。   Next, the display control unit 15 displays the image data obtained in step S3 on the liquid crystal display unit (LCD) 16 as a monitor image (step S6).

その後、撮影者は、LCD16に表示されている画像を確認しながら、所望のタイミングで操作部9aのレリーズ釦を押す。マイクロプロセッサ9は、レリーズ釦が押されたか否かをモニタリングしており(ステップS7)、レリーズ釦が押されていない場合、ステップS3〜S6の動作を一定時間間隔で繰り返し行われるようにする。   Thereafter, the photographer presses the release button of the operation unit 9a at a desired timing while confirming the image displayed on the LCD 16. The microprocessor 9 monitors whether or not the release button has been pressed (step S7). When the release button has not been pressed, the operations of steps S3 to S6 are repeated at regular time intervals.

レリーズ釦が押されると(ステップS7でYESの場合)、再び、ステップS3と同じく、混合・間引き走査読み出しモードにより画像データを得てメモリ7に一旦格納する(ステップS8)。この画像データに基づいて、ステップS4と同様のAE動作(ステップS9)を行う。さらに、ステップS5と同様のAF動作(ステップS10)を行う。   When the release button is pressed (in the case of YES at step S7), image data is again obtained and stored in the memory 7 once again in the mixing / thinning scanning readout mode (step S8), as in step S3. Based on this image data, an AE operation (step S9) similar to step S4 is performed. Further, the AF operation (step S10) similar to step S5 is performed.

次いで、マイクロプロセッサ9は、本撮影として、前述した非混合・全画素読み出しモードを実現するように、撮像制御部4を介して、固体撮像素子3に指令を与える(ステップS11)。これにより、前述した非混合・全画素読み出しモードが実現され、固体撮像素子3からそのモードにより読み出された画像信号が出力され、その信号は信号処理部5及びA/D変換器6を経て画像データとしてメモリ7に一旦格納される(ステップS12)。   Next, the microprocessor 9 gives a command to the solid-state imaging device 3 through the imaging control unit 4 so as to realize the above-described non-mixing / all-pixel readout mode as the main imaging (step S11). As a result, the unmixed / all-pixel readout mode described above is realized, and an image signal read out in the mode is output from the solid-state imaging device 3, and the signal passes through the signal processing unit 5 and the A / D converter 6. The image data is temporarily stored in the memory 7 (step S12).

その後、マイクロプロセッサ9は、操作部9aの指令に基づき、必要に応じて画像処理部13や画像圧縮部12にて所望の処理を行い、記録部11に処理後の信号を出力させ記録媒体11aに記録する(ステップS13)。これにより、一連の動作を終了する。   Thereafter, the microprocessor 9 performs a desired process in the image processing unit 13 or the image compression unit 12 as necessary based on a command from the operation unit 9a, and causes the recording unit 11 to output a processed signal to the recording medium 11a. (Step S13). As a result, the series of operations is completed.

次に、動画撮影モードが選択された場合のステップS21以降の動作について、説明する。ステップS21〜S25の動作は、ステップS2〜S6の動作と同一である。   Next, operations after step S21 when the moving image shooting mode is selected will be described. The operations in steps S21 to S25 are the same as those in steps S2 to S6.

その後、撮影者は、LCD16に表示されている画像を確認しながら、動画撮影を開始させるべく、所望のタイミングで操作部9aのレリーズ釦を押す。マイクロプロセッサ9は、レリーズ釦が押されたか否かをモニタリングしており(ステップS26)、レリーズ釦が押されていない場合、ステップS21〜S25の動作を一定時間間隔で繰り返し行われるようにする。   Thereafter, the photographer presses the release button of the operation unit 9a at a desired timing in order to start moving image shooting while checking the image displayed on the LCD 16. The microprocessor 9 monitors whether or not the release button has been pressed (step S26). When the release button has not been pressed, the operations of steps S21 to S25 are repeated at regular time intervals.

レリーズ釦が押されると(ステップS26でYESの場合)、再び、ステップS3,S22と同じく、混合・間引き走査読み出しモードにより画像データを得てメモリ7に一旦格納する(ステップS27)。その後、混合・間引き走査読み出しモードにより最新に得られた画像データに基づいて、ステップS4,S23と同様のAE動作(ステップS28)を行う。さらに、ステップS5,S24と同様のAF動作(ステップS29)を行う。   When the release button is pressed (in the case of YES at step S26), image data is again obtained and stored in the memory 7 once again in the mixing / thinning scanning readout mode (step S27), as in steps S3 and S22. Thereafter, the AE operation (step S28) similar to steps S4 and S23 is performed based on the latest image data obtained in the mixing / thinning scanning readout mode. Further, an AF operation (step S29) similar to steps S5 and S24 is performed.

引き続いて、再び、ステップS3,S22,S27と同じく、混合・間引き走査読み出しモードにより画像データを得てメモリ7に一旦格納する(ステップS30)し、記録部11はこの画像を動画像として記録媒体11aに記録していく(ステップS31)。その後、マイクロプロセッサ9は、操作部9aから動画撮影終了の指令が得られたか否かを判定し(ステップS32)、その指令がなければステップS28へ戻る一方、その指令があれば一連の動作を終了する。   Subsequently, again in the same manner as steps S3, S22, and S27, image data is obtained by the mixing / thinning scanning read mode and temporarily stored in the memory 7 (step S30), and the recording unit 11 records this image as a moving image as a recording medium. 11a is recorded (step S31). Thereafter, the microprocessor 9 determines whether or not an instruction to end moving image shooting has been obtained from the operation unit 9a (step S32). If there is no instruction, the process returns to step S28. finish.

以上説明した動作例では、ステップS4,S9,S23,S28のAE動作において、混合・間引き走査読み出しモードによる固体撮像素子3からの画像(測光データ)が用いられ、固体撮像素子3がAEセンサの機能を果たすので、個別のAEセンサや、これらセンサの為の光学部品を取り付ける必要がないため、電子カメラ1を小型化することができる。本実施の形態で用いられている固体撮像素子3は、前述したように、不感帯を発生させること無く間引き走査による高速な読み出しを行うことができるため、固体撮像素子を用いたAE動作を行う際にも有用である。   In the operation example described above, in the AE operation of steps S4, S9, S23, and S28, an image (photometric data) from the solid-state image sensor 3 in the mixing / thinning-scanning readout mode is used, and the solid-state image sensor 3 is the AE sensor. Since it fulfills its function, it is not necessary to attach individual AE sensors or optical components for these sensors, and the electronic camera 1 can be miniaturized. As described above, the solid-state imaging device 3 used in the present embodiment can perform high-speed reading by thinning scanning without generating a dead zone. Therefore, when performing an AE operation using the solid-state imaging device. Also useful.

また、本実施の形態で用いられている固体撮像素子3は、不感帯を発生させること無く間引き走査を行うことができるので、正確かつ高速な画像取得が可能である。したがって、前述した動作例では、混合・間引き走査読み出しモードによる固体撮像素子3からの画像データを、ステップS6,S25のLCD16への表示データや、ステップS31の動画像記録の画像データとして用いているので、好ましい。特に、本実施の形態による電子カメラ1では、静止画撮影と動画撮影とを兼用しているので、一般的に高分解能を要求される静止画の撮影時には画素を間引くこと無く撮影を行い、また、動画撮影時には動画の表示装置の解像度に適した形で過不足なく間引き走査を行うことができるように前述した1つの画素ブロック40の垂直方向の画素数A(すなわち、間引き間隔A)を適宜設定しておくことで、不感帯を発生させることなく高速に読み出し動作を行わせることができる。   In addition, since the solid-state imaging device 3 used in the present embodiment can perform thinning scanning without generating a dead zone, accurate and high-speed image acquisition is possible. Therefore, in the above-described operation example, the image data from the solid-state imaging device 3 in the mixing / decimation scanning readout mode is used as display data on the LCD 16 in steps S6 and S25 and image data for moving image recording in step S31. Therefore, it is preferable. In particular, since the electronic camera 1 according to the present embodiment combines still image shooting and moving image shooting, in general, when shooting a still image that requires high resolution, shooting is performed without thinning out pixels. The number of pixels A in the vertical direction of the one pixel block 40 (that is, the thinning interval A) is appropriately set so that the thinning scanning can be performed without excess or deficiency in a form suitable for the resolution of the moving image display device at the time of moving image shooting. By setting it, the read operation can be performed at high speed without generating a dead zone.

前述した動作例の説明では、ステップS4,S9,S23,S28のAE動作を、昼間のような明るい環境下において固体撮像素子3の出力からシャッター時間と絞りを決定するものとして説明した。例えば、夜間の様な暗い環境下においてストロボ発光により撮影する場合には、ストロボ18の本発光前に、ストロボ発光制御部17はストロボ18をプリ発光させる。例えば、撮像制御部4はそのプリ発光時に、ステップS8の混合・間引き走査読み出しモードによる画像取得を行い、ステップS9のAE動作において、その取得データに基づいて露光演算部14が最適な露光量を演算し、レンズ制御部2aがこの露光量に応じた絞りとなるように撮影レンズ2の絞りを調整するとともに、撮像制御部4は露光演算部14で得られた露光量に応じたシャッタ時間を設定し、露光演算部14はこの露光量に応じたストロボ18の調光情報をストロボ発光制御部17に供給する。そして、ステップS12において、ストロボ発光制御部17は、その調光情報に応じた調光状態となるようにストロボ18を本発光させ、その本発光時に、非混合・全画素読み出しモードが実現され、固体撮像素子3からそのモードにより読み出された画像信号が出力され、その信号は信号処理部5及びA/D変換器6を経て画像データとしてメモリ7に格納される。   In the description of the operation example described above, the AE operation in steps S4, S9, S23, and S28 has been described as determining the shutter time and the aperture from the output of the solid-state imaging device 3 in a bright environment such as daytime. For example, when shooting with strobe light emission in a dark environment such as at night, the strobe light emission control unit 17 causes the strobe light 18 to pre-emit before the main light emission of the strobe light 18. For example, at the time of the pre-flash, the imaging control unit 4 acquires an image in the mixing / decimation scan readout mode in step S8, and in the AE operation in step S9, the exposure calculation unit 14 determines an optimal exposure amount based on the acquired data. Then, the lens control unit 2a adjusts the aperture of the photographing lens 2 so that the aperture according to the exposure amount is obtained, and the imaging control unit 4 sets the shutter time corresponding to the exposure amount obtained by the exposure calculation unit 14. Then, the exposure calculation unit 14 supplies the light control information of the strobe 18 corresponding to the exposure amount to the strobe light emission control unit 17. In step S12, the strobe light emission control unit 17 causes the strobe 18 to perform main light emission so as to be in a light control state according to the light control information, and at the time of the main light emission, an unmixed / all pixel readout mode is realized. An image signal read in the mode is output from the solid-state imaging device 3, and the signal is stored in the memory 7 as image data through the signal processing unit 5 and the A / D converter 6.

ところで、本実施の形態では、前述したように、各画素20にはカラーフィルタは設けられておらず、固体撮像素子3は白黒用の撮像素子として構成されている。したがって、混合・間引き走査読み出しモードにおいて信号電荷が混合される1つの画素ブロック40内の画素20が、垂直方向に1列に連続して並んだA個の画素20であるにも拘わらず、LCD16への表示や動画記録の際に、異なる色の信号電荷の混合に起因する混色という問題は生じない。ところが、本実施の形態において、そのままの画素ブロック40の構成で、カラー化するべく各画素20に各画素20にベイヤー配列等に従ったカラーフィルタを設けると、異なる色の信号電荷の混合に起因する混色という問題が生じてしまう。したがって、そのような方法でカラー化すると、混合・間引き走査読み出しモードで得られるデータは、画像データとしては用いることができず、ステップS6,S25のLCD16への表示のためのデータや、ステップS31の動画像記録のための画像データとして用いことはできない。ただし、このようにカラー化しても、自動露光用データとしては異なる色の信号電荷を混合したものであっても支障がないため、混合・間引き走査読み出しモードで得られるデータは、ステップS4,S9,S23,S28のAE動作で用いることができる。なお、カラー化した場合にAE動作のみならず画像データとしても用いることができるように構成した固体撮像素子の例を、後に他の実施の形態として説明する。   By the way, in this embodiment, as described above, each pixel 20 is not provided with a color filter, and the solid-state imaging device 3 is configured as a monochrome imaging device. Accordingly, in spite of the pixel 20 in one pixel block 40 in which signal charges are mixed in the mixed / thinning-scanning readout mode, the LCD 16 does not exceed the A pixels 20 arranged in a row in the vertical direction. The problem of color mixing due to the mixing of signal charges of different colors does not occur when displaying on the screen or recording a moving image. However, in the present embodiment, when the color filter according to the Bayer arrangement or the like is provided in each pixel 20 in order to colorize with the configuration of the pixel block 40 as it is, this is caused by mixing of signal charges of different colors. The problem of color mixing occurs. Therefore, when colorization is performed by such a method, data obtained in the mixing / decimation scan readout mode cannot be used as image data, and data for display on the LCD 16 in steps S6 and S25, or step S31. It cannot be used as image data for recording moving images. However, even if the colorization is performed in this way, there is no problem even if the signal charges of different colors are mixed as the automatic exposure data. Therefore, the data obtained in the mixed / thinning scanning readout mode is obtained in steps S4 and S9. , S23, S28 can be used in the AE operation. An example of a solid-state imaging device configured to be used not only as an AE operation but also as image data when colorized will be described later as another embodiment.

以上説明したように、本実施の形態で用いられている固体撮像素子3によれば、画素混合機能を実現して、固体撮像素子3の有効画素領域31において不感帯を発生させることなく(すなわち、情報を欠落させることなく)、走査時間を短縮して高速な読み出しが可能となる。そして、この固体撮像素子3では、画素混合用連結配線36により互いに接続する画素20のリセットスイッチ59の第1の端部aを任意に定めるだけで、混合すべき画素20のグループを設定することができる。したがって、混合すべき画素のグループの設計時の設定や変更を極めて容易に行うことができる。   As described above, according to the solid-state imaging device 3 used in the present embodiment, a pixel mixing function is realized without generating a dead zone in the effective pixel region 31 of the solid-state imaging device 3 (that is, The scanning time can be shortened and high-speed reading can be performed without losing information. In the solid-state imaging device 3, a group of pixels 20 to be mixed can be set only by arbitrarily determining the first end a of the reset switch 59 of the pixels 20 connected to each other by the pixel mixing connection wiring 36. Can do. Therefore, setting and changing at the time of designing a group of pixels to be mixed can be performed very easily.

なお、本実施の形態では、垂直方向のみで画素20をブロック化(グループ化)したが、同様の方法で、水平方向や、水平・垂直方向の組み合わせにも画素20をグループ化することで、走査時間を短縮することが可能であることは言うまでもない。図9に、図1中の固体撮像素子3のそのような変形例を示す。図9は、図1中の固体撮像素子3の変形例に係る固体撮像素子の画素ブロック41を、画素混合用連結配線36による接続関係に着目して抽象化して示す回路図であり、図5に対応している。図9に示す変形例では、図5中の水平方向に隣り合う2つの画素ブロック40の全ての画素20のリセットスイッチ59の第1の端部aが、互いに電気的に接続され、これにより、当該2つの画素ブロック40が1つの画素ブロック41に統合されている。   In the present embodiment, the pixels 20 are blocked (grouped) only in the vertical direction. However, by grouping the pixels 20 in the horizontal direction or a combination of the horizontal and vertical directions in the same manner, Needless to say, the scanning time can be shortened. FIG. 9 shows such a modification of the solid-state imaging device 3 in FIG. FIG. 9 is a circuit diagram showing the pixel block 41 of the solid-state imaging device according to the modification of the solid-state imaging device 3 in FIG. It corresponds to. In the modification shown in FIG. 9, the first ends a of the reset switches 59 of all the pixels 20 of the two pixel blocks 40 adjacent in the horizontal direction in FIG. 5 are electrically connected to each other, thereby The two pixel blocks 40 are integrated into one pixel block 41.

なお、固体撮像素子3から混合・間引き走査読み出しモードで得られるデータを自動露光用データとしてのみ用いるような場合において、有効画素領域31における周辺側の領域のデータを自動露光用データとして用いないような場合には、当該周辺側の領域の画素20は、必ずしもブロック化しておく必要がない。したがって、このようにブロック化しておく必要がない画素20については、当該画素20のリセットスイッチ59の第1の端部aを他の画素20のリセットスイッチ59の第1の端部aと画素混合用連結配線36で接続せずに、当該画素20から第1のスイッチ61を除去し、当該画素のリセットスイッチ59の第1の端部aを電源部Vddに直接接続しておいてもよい。すなわち、ブロック化しておく必要がない画素20については、一般的なCMOS型固体撮像素子の画素構造をそのまま採用してもよい。   When data obtained from the solid-state imaging device 3 in the mixing / decimation scanning readout mode is used only as automatic exposure data, the data on the peripheral area in the effective pixel region 31 is not used as automatic exposure data. In such a case, the pixels 20 in the peripheral area need not be made into blocks. Therefore, for the pixel 20 that does not need to be blocked in this way, the first end a of the reset switch 59 of the pixel 20 is mixed with the first end a of the reset switch 59 of the other pixel 20. The first switch 61 may be removed from the pixel 20 and the first end a of the reset switch 59 of the pixel may be directly connected to the power supply unit Vdd without being connected by the connection wiring 36 for use. That is, for the pixel 20 that does not need to be blocked, the pixel structure of a general CMOS solid-state image sensor may be employed as it is.

[第2の実施の形態]   [Second Embodiment]

図10は、本発明の第2の実施の形態による電子カメラで用いられている固体撮像素子の画素ブロック40を示す回路図であり、図4に対応している。図10において、図4中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。   FIG. 10 is a circuit diagram showing a pixel block 40 of a solid-state imaging device used in an electronic camera according to the second embodiment of the present invention, and corresponds to FIG. 10, elements that are the same as or correspond to those in FIG. 4 are given the same reference numerals, and redundant descriptions thereof are omitted.

本実施の形態が前記第1の実施の形態と異なる所は、各画素ブロック40において、1つの画素20(図10では、n行目の画素20)を除く残りの全ての画素20において、当該画素20から第1のスイッチ61を除去した点のみである。これらの第1のスイッチ61を除去した画素20においては、一般的なCMOS型固体撮像素子の画素構造とは異なり、当該画素20のリセットスイッチ59の第1の端部aは直接的には電源部Vddに電気的に接続されていない。   This embodiment differs from the first embodiment in each pixel block 40 except for one pixel 20 (the nth row of pixels 20 in FIG. 10) The only difference is that the first switch 61 is removed from the pixel 20. In the pixel 20 from which the first switch 61 is removed, the first end a of the reset switch 59 of the pixel 20 is not directly connected to the power supply, unlike the pixel structure of a general CMOS type solid-state imaging device. It is not electrically connected to the part Vdd.

本実施の形態によっても、前記第1の実施の形態で説明した図6及び図7に示す駆動シーケンスと同様の駆動シーケンスにより駆動することができる。本実施の形態によっても前記第1の実施の形態と同様の利点が得られる。   Also in this embodiment, it is possible to drive by the same drive sequence as the drive sequence shown in FIGS. 6 and 7 described in the first embodiment. This embodiment can provide the same advantages as those of the first embodiment.

なお、各画素ブロック40内において少なくとも1つの画素20が第1のスイッチ61を有していれば、当該画素ブロック40内において第1のスイッチ61を除去する画素20の数は何ら限定されるものではない。   If at least one pixel 20 has the first switch 61 in each pixel block 40, the number of the pixels 20 from which the first switch 61 is removed in the pixel block 40 is not limited at all. is not.

[第3の実施の形態]   [Third Embodiment]

図11は、本発明の第3の実施の形態による電子カメラで用いられている固体撮像素子の画素ブロック42を、画素混合用連結配線36による接続関係に着目して抽象化して示す回路図であり、図5に対応している。図11において、図5中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。本実施の形態が前記第1の実施の形態と異なる所は、以下に説明する点のみである。   FIG. 11 is a circuit diagram showing the pixel block 42 of the solid-state imaging device used in the electronic camera according to the third embodiment of the present invention in an abstract manner, focusing on the connection relationship by the pixel mixing connection wiring 36. Yes, corresponding to FIG. 11, elements that are the same as or correspond to those in FIG. 5 are given the same reference numerals, and redundant descriptions thereof are omitted. This embodiment is different from the first embodiment only in the points described below.

本実施の形態では、各画素20の回路構成は、前記第1の実施の形態の場合と同じであるが、各画素20には、そのフォトダイオード51の光入射側にカラーフィルタ(図示せず)が設けられている。本実施の形態では、カラーフィルタの組み合わせとしてR、G、Bを用いる系が採用され、ベイヤー配列が採用されている。もっとも、ストライプ配列などを採用してもよいし、また、補色系(例えば、マゼンタ、グリーン、シアン及びイエローを用いる系)を採用してもよい。図11では、赤色カラーフィルタが設けられた画素20にはRを付し、緑色カラーフィルタが設けられた画素20にはGを付し、青色カラーフィルタが設けられた画素20にはBを付している。この点は、カラー化した後述の各実施の形態についても同様である。   In this embodiment, the circuit configuration of each pixel 20 is the same as that in the first embodiment, but each pixel 20 has a color filter (not shown) on the light incident side of the photodiode 51. ) Is provided. In the present embodiment, a system using R, G, and B is employed as a combination of color filters, and a Bayer array is employed. However, a stripe arrangement or the like may be employed, or a complementary color system (for example, a system using magenta, green, cyan, and yellow) may be employed. In FIG. 11, R is added to the pixel 20 provided with the red color filter, G is assigned to the pixel 20 provided with the green color filter, and B is assigned to the pixel 20 provided with the blue color filter. is doing. This also applies to each of the later-described colorized embodiments.

本実施の形態では、固体撮像素子の有効画素領域は、マトリクス状に配置された画素ブロック42に分けられている。各画素ブロック42は、図11に示すように、6×2個の画素20からなる。本実施の形態では、同じ垂直方向の列において1画素置きに隣接する3個の同色の画素20のリセットスイッチ59の第1の端部aが、互いに、画素混合用連結配線36によって電気的に接続されている。このように、本実施の形態では、各色毎に、垂直方向に1画素置きに並んだ3個の画素20ずつ、信号電荷を混合し得るグループとしてグループ化されている。なお、図11から理解できるように、画素ブロック42は、信号電荷を混合し得る画素のグループを意味する訳ではなく、画素混合用連結配線36による接続状態を加味した画素パターンの繰り返し単位を意味しているにすぎない。   In the present embodiment, the effective pixel region of the solid-state imaging device is divided into pixel blocks 42 arranged in a matrix. Each pixel block 42 includes 6 × 2 pixels 20 as shown in FIG. In the present embodiment, the first end portions a of the reset switches 59 of three pixels 20 of the same color adjacent to every other pixel in the same vertical column are electrically connected to each other by the pixel mixing connection wiring 36. It is connected. As described above, in this embodiment, for each color, the three pixels 20 arranged in the vertical direction every other pixel are grouped as a group capable of mixing signal charges. As can be understood from FIG. 11, the pixel block 42 does not mean a group of pixels that can mix signal charges, but means a repeating unit of a pixel pattern that takes into account the connection state by the pixel mixing connection wiring 36. I'm just doing it.

本実施の形態によっても、前記第1の実施の形態で説明した図6及び図7に示す駆動シーケンスと基本的には同様の駆動シーケンスにより駆動することができる。本実施の形態によっても、前記第1の実施の形態と同様の利点が得られる。   Also according to the present embodiment, it is possible to drive by a drive sequence basically similar to the drive sequence shown in FIGS. 6 and 7 described in the first embodiment. Also in this embodiment, the same advantages as those in the first embodiment can be obtained.

さらに、本実施の形態によれば、各画素20が色毎に信号電荷を混合し得るグループとしてグループ化されているので、混合・間引き走査読み出しモードにおいても異なる色の信号電荷が混合されることがなくなり、混合・間引き走査読み出しモードで得られるデータは、自動露光用データとして用いることができるのみならず、画像データとして用いることができる。   Furthermore, according to the present embodiment, since each pixel 20 is grouped as a group capable of mixing signal charges for each color, signal charges of different colors are mixed even in the mixing / thinning-out scanning readout mode. The data obtained in the mixed / thinning scanning readout mode can be used not only as data for automatic exposure but also as image data.

[第4の実施の形態]   [Fourth Embodiment]

図12は、本発明の第4の実施の形態による電子カメラで用いられている固体撮像素子の画素ブロック43を、画素混合用連結配線36による接続関係に着目して抽象化して示す回路図であり、図5に対応している。図12において、図5中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。本実施の形態が前記第1の実施の形態と異なる所は、以下に説明する点のみである。   FIG. 12 is a circuit diagram showing an abstraction of the pixel block 43 of the solid-state imaging device used in the electronic camera according to the fourth embodiment of the present invention, focusing on the connection relationship by the pixel mixing connection wiring 36. Yes, corresponding to FIG. 12, elements that are the same as or correspond to elements in FIG. 5 are given the same reference numerals, and redundant descriptions thereof are omitted. This embodiment is different from the first embodiment only in the points described below.

本実施の形態では、各画素20の回路構成は、前記第1の実施の形態の場合と同じであるが、各画素20には、そのフォトダイオード51の光入射側にベイヤー配列に従ったカラーフィルタ(図示せず)が設けられている。本実施の形態では、固体撮像素子の有効画素領域は、マトリクス状に配置された画素ブロック43に分けられている。各画素ブロック43は、図12に示すように、4×4個の画素20からなる。本実施の形態では、垂直方向及び水平方向に最も近い2×2個の同色の画素20のリセットスイッチ59の第1の端部aが、互いに、画素混合用連結配線36によって電気的に接続されている。このように、本実施の形態では、各色毎に、2×2個の画素20ずつ、信号電荷を混合し得るグループとしてグループ化されている。なお、図12から理解できるように、画素ブロック43は、信号電荷を混合し得る画素のグループを意味する訳ではなく、画素混合用連結配線36による接続状態を加味した画素パターンの繰り返し単位を意味しているにすぎない。   In this embodiment, the circuit configuration of each pixel 20 is the same as that in the first embodiment, but each pixel 20 has a color according to the Bayer arrangement on the light incident side of the photodiode 51. A filter (not shown) is provided. In the present embodiment, the effective pixel area of the solid-state imaging device is divided into pixel blocks 43 arranged in a matrix. Each pixel block 43 includes 4 × 4 pixels 20 as shown in FIG. In the present embodiment, the first ends a of the reset switches 59 of 2 × 2 pixels 20 of the same color closest to the vertical direction and the horizontal direction are electrically connected to each other by the pixel mixing connection wiring 36. ing. As described above, in this embodiment, 2 × 2 pixels 20 are grouped as a group capable of mixing signal charges for each color. As can be understood from FIG. 12, the pixel block 43 does not mean a group of pixels that can mix signal charges, but means a repeating unit of a pixel pattern that takes into account the connection state by the pixel mixing connection wiring 36. I'm just doing it.

本実施の形態によっても、前記第1の実施の形態で説明した図6及び図7に示す駆動シーケンスと基本的には同様の駆動シーケンスにより駆動することができる。本実施の形態によっても、前記第1の実施の形態と同様の利点が得られる。   Also according to the present embodiment, it is possible to drive by a drive sequence basically similar to the drive sequence shown in FIGS. 6 and 7 described in the first embodiment. Also in this embodiment, the same advantages as those in the first embodiment can be obtained.

さらに、本実施の形態によれば、各画素20が色毎に信号電荷を混合し得るグループとしてグループ化されているので、混合・間引き走査読み出しモードにおいても異なる色の信号電荷が混合されることがなくなり、混合・間引き走査読み出しモードで得られるデータは、自動露光用データとして用いることができるのみならず、画像データとして用いることができる。   Furthermore, according to the present embodiment, since each pixel 20 is grouped as a group capable of mixing signal charges for each color, signal charges of different colors are mixed even in the mixing / thinning-out scanning readout mode. The data obtained in the mixed / thinning scanning readout mode can be used not only as data for automatic exposure but also as image data.

[第5の実施の形態]   [Fifth Embodiment]

図13は、本発明の第5の実施の形態による電子カメラで用いられている固体撮像素子の画素ブロック44を示す回路図であり、図4に対応している。図14は、図13に示す回路図を、画素混合用連結配線136,137による接続関係に着目して抽象化して示したものであり、図5に対応している。図13及び図14において、図4及び図5中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。本実施の形態が前記第1の実施の形態と異なる所は、以下に説明する点のみである。   FIG. 13 is a circuit diagram showing a pixel block 44 of a solid-state imaging device used in an electronic camera according to the fifth embodiment of the present invention, and corresponds to FIG. FIG. 14 is an abstraction of the circuit diagram shown in FIG. 13 focusing on the connection relationship by the pixel mixing connection wires 136 and 137, and corresponds to FIG. 13 and 14, the same or corresponding elements as those in FIGS. 4 and 5 are denoted by the same reference numerals, and redundant description thereof is omitted. This embodiment is different from the first embodiment only in the points described below.

本実施の形態では、各画素20に代えて、それぞれ画素120が設けられている。画素120が画素20と異なる所は、2つの第2のスイッチ81,82が追加されている点のみである。本実施の形態では、第2のスイッチ81,82は、nMOSトランジスタである。第2のスイッチ81の第1の端部c1及び第2のスイッチ82の第1の端部c2はそれぞれ、リセットスイッチ59の第1の端部aに電気的に接続されている。図面には示していないが、各第2のスイッチ81のゲートは、画素行ごとに共通に接続されて、垂直走査回路21から駆動配線181を介して駆動信号φJ1が供給される。各第2のスイッチ82のゲートは、画素行ごとに共通に接続されて、垂直走査回路21から駆動配線182を介して駆動信号φJ2が供給される。本実施の形態では、第2のスイッチ81,82は、リセットスイッチ59の第1の端部aの接続先を選択する機能を有している。   In the present embodiment, each pixel 120 is provided instead of each pixel 20. The pixel 120 is different from the pixel 20 only in that two second switches 81 and 82 are added. In the present embodiment, the second switches 81 and 82 are nMOS transistors. The first end c1 of the second switch 81 and the first end c2 of the second switch 82 are each electrically connected to the first end a of the reset switch 59. Although not shown in the drawing, the gates of the second switches 81 are commonly connected to the respective pixel rows, and the drive signal φJ1 is supplied from the vertical scanning circuit 21 via the drive wiring 181. The gates of the second switches 82 are commonly connected to the pixel rows, and the drive signal φJ2 is supplied from the vertical scanning circuit 21 through the drive wiring 182. In the present embodiment, the second switches 81 and 82 have a function of selecting the connection destination of the first end a of the reset switch 59.

本実施の形態では、固体撮像素子の有効画素領域は、マトリクス状に配置された画素ブロック44に分けられている。各画素ブロック44は、図13に示すように、垂直方向(列方向)に1列に並んだ4個の画素120からなる。各画素ブロック44において、4個の画素120の第2のスイッチ81の第2の端部d1が、互いに、画素混合用連結配線136によって直接的に電気的に接続されている。また、各画素ブロック44において、図13中の上側の2つの第2のスイッチ82の第2の端部d2が、互いに、画素混合用連結配線137によって直接的に電気的に接続されている。さらに、各ブロック44において、図13中の下側の2つの第2のスイッチ82の第2の端部d2が、互いに、画素混合用連結配線137によって直接的に電気的に接続されている。   In the present embodiment, the effective pixel area of the solid-state imaging device is divided into pixel blocks 44 arranged in a matrix. As shown in FIG. 13, each pixel block 44 includes four pixels 120 arranged in one column in the vertical direction (column direction). In each pixel block 44, the second ends d 1 of the second switches 81 of the four pixels 120 are directly electrically connected to each other by the pixel mixing connection wiring 136. In each pixel block 44, the second ends d2 of the upper two second switches 82 in FIG. 13 are directly electrically connected to each other by the pixel mixing connection wiring 137. Further, in each block 44, the second ends d2 of the two second switches 82 on the lower side in FIG. 13 are directly electrically connected to each other by the pixel mixing connection wiring 137.

以上の説明からわかるように、例えば、各画素ブロック44において、図13中の上側から1番目の画素120のリセットスイッチ59の第1の端部aは、それぞれ2つの第2のスイッチ81を介して、残りの3つの画素120のリセットスイッチ59の第1の端部aに電気的に接続されている。また、例えば、各画素ブロック44において、図13中の上側から1番目の画素120のリセットスイッチ59の第1の端部aは、2つの第2のスイッチ82を介して、2番目の画素120のリセットスイッチ59の第1の端部aに電気的に接続されている。   As can be seen from the above description, for example, in each pixel block 44, the first end a of the reset switch 59 of the first pixel 120 from the upper side in FIG. 13 passes through the two second switches 81. The remaining three pixels 120 are electrically connected to the first end a of the reset switch 59. Further, for example, in each pixel block 44, the first end a of the reset switch 59 of the first pixel 120 from the upper side in FIG. 13 is connected to the second pixel 120 via the two second switches 82. The reset switch 59 is electrically connected to the first end a.

本実施の形態では、混合・間引き走査読み出しモードとして、画素混合用連結配線136で第2のスイッチ81が互いに接続されている4個の画素120の信号電荷を混合して間引き走査により読み出す4画素混合・間引き走査読み出しモード、及び、画素混合用連結配線137で第2のスイッチ82が互いに接続されている2個の画素120の信号電荷を混合して間引き走査により読み出す2画素混合・間引き走査読み出しモードの、両モードを任意に切り替えて行うことができる。   In the present embodiment, as the mixing / decimation scanning readout mode, four pixels are read by mixing the signal charges of the four pixels 120 to which the second switch 81 is connected to each other via the pixel mixing connection wiring 136 and reading them by the thinning scanning. Mixing / decimating scan readout mode and two-pixel mixing / decimating scan readout in which the signal charges of the two pixels 120 to which the second switch 82 is connected to each other by the pixel mixing connection wiring 137 are mixed and read out by thinning scanning. Both modes can be switched arbitrarily.

図15は、本実施の形態における固体撮像素子の4画素混合・間引き走査読み出しモードを示すタイミングチャートである。   FIG. 15 is a timing chart showing a four-pixel mixing / thinning-out scanning readout mode of the solid-state imaging device according to the present embodiment.

4画素混合・間引き走査読み出しモードでは、常に、全行のφJ1がハイレベルにされて全行の第2のスイッチ81がオンにされるとともに、全行のφJ2がローレベルにされて全行の第2のスイッチ82がオフにされた状態とされる。そして、4画素混合・間引き走査読み出しモードでは、図15中の期間T41〜T45において、図6中の期間T1〜T5の動作にそれぞれ相当する動作を行う。4画素混合・間引き走査読み出しモードの動作説明として、図6に関する説明をA=4として読み替えられたい。   In the four-pixel mixing / decimation scan readout mode, φJ1 of all rows is always set to high level, the second switches 81 of all rows are turned on, and φJ2 of all rows is set to low level so that all rows The second switch 82 is turned off. In the four-pixel mixing / thinning-out scanning readout mode, operations corresponding to the operations in the periods T1 to T5 in FIG. 6 are performed in the periods T41 to T45 in FIG. As an explanation of the operation in the four-pixel mixing / thinning-out scanning readout mode, the explanation regarding FIG. 6 should be read as A = 4.

図16は、本実施の形態における固体撮像素子の2画素混合・間引き走査読み出しモードを示すタイミングチャートである。   FIG. 16 is a timing chart showing the two-pixel mixing / thinning-out scanning readout mode of the solid-state imaging device according to the present embodiment.

2画素混合・間引き走査読み出しモードでは、常に、全行のφJ1がローレベルにされて全行の第2のスイッチ81がオフにされるととも、に全行のφJ2がハイレベルにされて全行の第2のスイッチ82がオンにされた状態とされる。そして、2画素混合・間引き走査読み出しモードでは、図15中の期間T51〜T55において、図6中の期間T1〜T5の動作にそれぞれ相当する動作を行う。2画素混合・間引き走査読み出しモードの動作説明として、図6に関する説明をA=2として読み替えられたい。   In the two-pixel mixed / decimated scanning readout mode, φJ1 in all rows is always set to low level and the second switch 81 in all rows is turned off, and φJ2 in all rows is always set to high level. The second switch 82 in the row is turned on. In the two-pixel mixing / thinning-out scanning readout mode, operations corresponding to the operations in the periods T1 to T5 in FIG. 6 are performed in the periods T51 to T55 in FIG. As an explanation of the operation in the two-pixel mixing / thinning-out scanning readout mode, the explanation regarding FIG. 6 should be read as A = 2.

なお、非混合・全画素読み出しモードでは、常に、全行の第1のスイッチ61がオンにされるとともに全行の第2のスイッチ81,82がオフにされた状態で、前記第1の実施の形態において図7を参照して説明したのと同様の動作を行えばよい。   In the non-mixed / all pixel readout mode, the first implementation is always performed with the first switches 61 of all rows turned on and the second switches 81 and 82 of all rows turned off. In this embodiment, the same operation as described with reference to FIG.

本実施の形態によれば、前記第1の実施の形態と同様の利点が得られる他、混合・間引き走査読み出しモードに関して、混合すべき画素120のグループを変更することができ、用途や場面等に応じてより適切な混合パターンを実現することができるという利点も得られる。   According to the present embodiment, the same advantages as those of the first embodiment can be obtained, and the group of pixels 120 to be mixed can be changed with respect to the mixing / decimation scanning readout mode. The advantage that a more appropriate mixed pattern can be realized according to the above is also obtained.

本実施の形態では、4画素混合・間引き走査読み出しモード及び2画素混合・間引き走査読み出しモードを行うことができるように構成されていたが、これに限らず、各画素120の第2のスイッチ81,82の第2の端部d1,d2の結線パターンを種々に変更することで、様々な混合・間引き走査読み出しモードを行うことができる。また、本実施の形態では、1つの画素のリセットスイッチ59の第1の端部aに2つの第2のスイッチ81,82を接続しているが、その端部aに3つ以上の第2のスイッチを接続すれば、混合・間引き走査読み出しモードの選択可能な種類を増大させることもできる。   In the present embodiment, the four-pixel mixing / thinning-out scanning readout mode and the two-pixel mixing / thinning-out scanning reading mode are configured to be performed. However, the present invention is not limited to this, and the second switch 81 of each pixel 120 is used. , 82 can be variously changed in the connection pattern of the second end portions d1 and d2 to perform various mixing / thinning scanning readout modes. In the present embodiment, two second switches 81 and 82 are connected to the first end a of the reset switch 59 of one pixel, but three or more second switches are connected to the end a. By connecting these switches, it is possible to increase the selectable types of the mixed / thinning scanning readout mode.

なお、各画素ブロック44において、例えば、図13中の上側から1番目の画素120の第2のスイッチ82を取り除き、図13中の上側から1番目の画素120のリセットスイッチ59の第1の端部aを2番目の画素120の第2のスイッチ82の第2の端部d2に電気的に接続しても、前述した動作を実現することができる。   In each pixel block 44, for example, the second switch 82 of the first pixel 120 from the upper side in FIG. 13 is removed, and the first end of the reset switch 59 of the first pixel 120 from the upper side in FIG. Even if the part a is electrically connected to the second end d2 of the second switch 82 of the second pixel 120, the above-described operation can be realized.

また、各画素ブロック44において、前記第2の実施の形態と同様に、図13中の上側から2番目の画素120及び3番目の画素120において、第1のスイッチ61を除去しても、前述した動作を実現することができる。これらの画素120においては、一般的なCMOS型固体撮像素子の画素構造とは異なり、当該画素120のリセットスイッチ59の第1の端部aは直接的には電源部Vddに電気的に接続されていないことになる。   Further, in each pixel block 44, as described in the second embodiment, even if the first switch 61 is removed from the second pixel 120 and the third pixel 120 from the upper side in FIG. Operation can be realized. In these pixels 120, unlike the pixel structure of a general CMOS type solid-state imaging device, the first end a of the reset switch 59 of the pixel 120 is directly electrically connected to the power supply unit Vdd. Will not be.

[第6の実施の形態]   [Sixth Embodiment]

図17は、本発明の第6の実施の形態による電子カメラで用いられている固体撮像素子の画素ブロック45を、画素混合用連結配線136,137による接続関係に着目して抽象化して示す回路図であり、図14に対応している。図17において、図14中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。本実施の形態が前記第5の実施の形態と異なる所は、以下に説明する点のみである。   FIG. 17 is a circuit diagram showing an abstraction of the pixel block 45 of the solid-state image sensor used in the electronic camera according to the sixth embodiment of the present invention, paying attention to the connection relationship by the pixel mixing connection wires 136 and 137. FIG. 14 corresponds to FIG. 17, elements that are the same as or correspond to elements in FIG. 14 are given the same reference numerals, and redundant descriptions thereof are omitted. The present embodiment is different from the fifth embodiment only in the points described below.

本実施の形態では、各画素120の回路構成は、前記第5の実施の形態の場合と同じであるが、各画素120には、そのフォトダイオード51の光入射側にベイヤー配列に従ったカラーフィルタ(図示せず)が設けられている。本実施の形態では、カラーフィルタの組み合わせとしてR、G、Bを用いる系が採用され、ベイヤー配列が採用されている。   In the present embodiment, the circuit configuration of each pixel 120 is the same as that in the fifth embodiment, but each pixel 120 has a color according to the Bayer arrangement on the light incident side of the photodiode 51. A filter (not shown) is provided. In the present embodiment, a system using R, G, and B is employed as a combination of color filters, and a Bayer array is employed.

本実施の形態では、固体撮像素子の有効画素領域は、マトリクス状に配置された画素ブロック45に分けられている。各画素ブロック45は、図17に示すように、8×2個の画素120からなる。各画素ブロック45において、各画素120の第2のスイッチ81,82の第2の端部d1,d2が、図17に示すように、画素混合用連結配線136,137によって、色毎に電気的に接続されている。   In the present embodiment, the effective pixel area of the solid-state imaging device is divided into pixel blocks 45 arranged in a matrix. Each pixel block 45 includes 8 × 2 pixels 120 as shown in FIG. In each pixel block 45, the second ends d1 and d2 of the second switches 81 and 82 of each pixel 120 are electrically connected for each color by the pixel mixing connection wirings 136 and 137 as shown in FIG. It is connected to the.

本実施の形態によっても、前記第5の実施の形態で説明した駆動シーケンスと基本的には同様の駆動シーケンスにより駆動することができる。本実施の形態によっても、前記第5の実施の形態と同様の利点が得られる。   Also according to the present embodiment, it is possible to drive with a drive sequence basically similar to the drive sequence described in the fifth embodiment. Also in this embodiment, the same advantages as those in the fifth embodiment can be obtained.

さらに、本実施の形態によれば、各画素120が色毎に信号電荷を混合し得るグループとしてグループ化されているので、混合・間引き走査読み出しモードにおいても異なる色の信号電荷が混合されることがなくなり、混合・間引き走査読み出しモードで得られるデータは、自動露光用データとして用いることができるのみならず、画像データとして用いることができる。   Furthermore, according to the present embodiment, since each pixel 120 is grouped as a group capable of mixing signal charges for each color, signal charges of different colors are mixed even in the mixed / thinning-scanning readout mode. The data obtained in the mixed / thinning scanning readout mode can be used not only as data for automatic exposure but also as image data.

以上、本発明の各実施の形態及びその変形例について説明したが、本発明はこれらに限定されるものではない。   As mentioned above, although each embodiment of this invention and its modification were demonstrated, this invention is not limited to these.

例えば、前記各実施の形態は、各画素がそれぞれ画素アンプ58、FD54、選択トランジスタ60及びリセットスイッチ59を1組ずつ有する固体撮像素子に、本発明を適用した例であった。しかしながら、本発明は、これに限定されるものではなく、例えば、複数の画素が1組の画素アンプ58、FD54、選択トランジスタ60及びリセットスイッチ59を共有する固体撮像素子にも、適用することができる。   For example, each of the above embodiments is an example in which the present invention is applied to a solid-state imaging device in which each pixel has a pixel amplifier 58, an FD 54, a selection transistor 60, and a reset switch 59. However, the present invention is not limited to this, and can be applied to, for example, a solid-state imaging device in which a plurality of pixels share a set of pixel amplifier 58, FD 54, selection transistor 60, and reset switch 59. it can.

本発明の第1の実施の形態に係る電子カメラ1を示す概略ブロック図である。1 is a schematic block diagram showing an electronic camera 1 according to a first embodiment of the present invention. 図1中の固体撮像素子の概略構成を示す回路図である。It is a circuit diagram which shows schematic structure of the solid-state image sensor in FIG. 図1中の固体撮像素子を模式的に示す概略平面図である。It is a schematic plan view which shows typically the solid-state image sensor in FIG. 図1中の固体撮像素子の画素ブロックを示す回路図である。It is a circuit diagram which shows the pixel block of the solid-state image sensor in FIG. 図4に示す回路図を抽象化して示した回路図である。FIG. 5 is a circuit diagram abstractly showing the circuit diagram shown in FIG. 4. 図1中の固体撮像素子の混合・間引き走査読み出しモード時の動作を示すタイミングチャートである。2 is a timing chart illustrating an operation of the solid-state imaging device in FIG. 1 in a mixing / thinning-out scanning readout mode. 図1中の固体撮像素子の非混合・全画素読み出しモード時の動作を示すタイミングチャートである。2 is a timing chart illustrating an operation of the solid-state imaging device in FIG. 図1に示す電子カメラの動作の一例を示す概略フローチャートである。3 is a schematic flowchart illustrating an example of an operation of the electronic camera illustrated in FIG. 1. 図1中の固体撮像素子の変形例に係る固体撮像素子の画素ブロックを抽象化して示す回路図である。FIG. 2 is a circuit diagram showing an abstract pixel block of a solid-state image sensor according to a modification of the solid-state image sensor in FIG. 1. 本発明の第2の実施の形態による電子カメラで用いられている固体撮像素子の画素ブロックを示す回路図である。It is a circuit diagram which shows the pixel block of the solid-state image sensor used with the electronic camera by the 2nd Embodiment of this invention. 本発明の第3の実施の形態による電子カメラで用いられている固体撮像素子の画素ブロックを抽象化して示す回路図である。It is a circuit diagram which abstractly shows the pixel block of the solid-state image sensor used with the electronic camera by the 3rd Embodiment of this invention. 本発明の第4の実施の形態による電子カメラで用いられている固体撮像素子の画素ブロックを抽象化して示す回路図である。It is a circuit diagram which abstractly shows the pixel block of the solid-state image sensor used with the electronic camera by the 4th Embodiment of this invention. 本発明の第5の実施の形態による電子カメラで用いられている固体撮像素子の画素ブロックを示す回路図である。It is a circuit diagram which shows the pixel block of the solid-state image sensor used with the electronic camera by the 5th Embodiment of this invention. 図13に示す回路図を抽象化して示す回路図である。FIG. 14 is a circuit diagram abstractly showing the circuit diagram shown in FIG. 13. 本発明の第5の実施の形態による電子カメラで用いられている固体撮像素子の4画素混合・間引き走査読み出しモードを示すタイミングチャートである。It is a timing chart which shows 4 pixel mixing / thinning-out scanning readout mode of the solid-state image sensor used with the electronic camera by the 5th Embodiment of this invention. 本発明の第5の実施の形態による電子カメラで用いられている固体撮像素子の2画素混合・間引き走査読み出しモードを示すタイミングチャートである。It is a timing chart which shows 2 pixel mixing and thinning-out scanning readout mode of the solid-state image sensor used with the electronic camera by the 5th Embodiment of this invention. 本発明の第6の実施の形態による電子カメラで用いられている固体撮像素子の画素ブロックを抽象化して示す回路図である。It is a circuit diagram which abstractly shows the pixel block of the solid-state image sensor used with the electronic camera by the 6th Embodiment of this invention.

符号の説明Explanation of symbols

51 フォトダイオード
54 フローティングディフュージョン(FD)
55 転送トランジスタ
58 画素アンプ
59 リセットスイッチ
60 選択トランジスタ
61 第1のスイッチ
81,82 第2のスイッチ
Vdd 電源部
51 Photodiode 54 Floating diffusion (FD)
55 transfer transistor 58 pixel amplifier 59 reset switch 60 selection transistor 61 first switch 81, 82 second switch Vdd power supply unit

Claims (13)

入射光に応じた信号電荷を生成し蓄積する光電変換部、前記信号電荷を受け取って前記信号電荷を電圧に変換する電荷電圧変換部、該電荷電圧変換部の電位に応じた信号を出力する増幅部、前記光電変換部から前記電荷電圧変換部に電荷を転送する電荷転送部、及び、前記電荷電圧変換部の電位を電源部から供給される所定のリセット電位にリセットするリセットスイッチを有する画素を、複数備えた固体撮像素子であって、
前記複数の画素のうちの2つ以上の画素の前記信号電荷の混合時に、前記2つ以上の画素の前記リセットスイッチにおける前記電荷電圧変換部とは反対側の第1の端部を、互いに電気的に接続された状態であって前記電源部から電気的に切り離なされた状態にし得るように、構成されたことを特徴とする固体撮像素子。
A photoelectric conversion unit that generates and accumulates signal charge according to incident light, a charge-voltage conversion unit that receives the signal charge and converts the signal charge into voltage, and an amplifier that outputs a signal according to the potential of the charge-voltage conversion unit A pixel having a reset switch that resets the potential of the charge-voltage conversion unit to a predetermined reset potential supplied from a power supply unit, and a charge transfer unit that transfers charges from the photoelectric conversion unit to the charge-voltage conversion unit A plurality of solid-state imaging devices,
When mixing the signal charges of two or more pixels of the plurality of pixels, the first ends of the reset switches of the two or more pixels opposite to the charge voltage conversion unit are electrically connected to each other. A solid-state image pickup device configured to be connected to each other and to be electrically disconnected from the power supply unit.
前記複数の画素が複数のグループに分けられてそのグループ毎に異なる色のカラーフィルタが設けられ、
前記2つの以上の画素は、同じ色のカラーフィルタが設けられた画素であることを特徴とする請求項1記載の固体撮像素子。
The plurality of pixels are divided into a plurality of groups, and different color filters are provided for each group,
2. The solid-state imaging device according to claim 1, wherein the two or more pixels are pixels provided with a color filter of the same color.
入射光に応じた信号電荷を生成し蓄積する光電変換部、前記信号電荷を受け取って前記信号電荷を電圧に変換する電荷電圧変換部、該電荷電圧変換部の電位に応じた信号を出力する増幅部、前記光電変換部から前記電荷電圧変換部に電荷を転送する電荷転送部、及び、前記電荷電圧変換部の電位を電源部から供給される所定のリセット電位にリセットするリセットスイッチを有する画素を、複数備えた固体撮像素子であって、
前記複数の画素のうちの2つ以上の画素の前記リセットスイッチにおける前記電荷電圧変換部とは反対側の第1の端部と、前記電源部との間に、第1のスイッチがそれぞれ設けられ、
前記2つ以上の画素の前記リセットスイッチの前記第1の端部が、互いに、第2のスイッチを介することなくあるいは第2のスイッチを介して電気的に接続されたことを特徴とする固体撮像素子。
A photoelectric conversion unit that generates and accumulates signal charge according to incident light, a charge-voltage conversion unit that receives the signal charge and converts the signal charge into voltage, and an amplifier that outputs a signal according to the potential of the charge-voltage conversion unit A pixel having a reset switch that resets the potential of the charge-voltage conversion unit to a predetermined reset potential supplied from a power supply unit, and a charge transfer unit that transfers charges from the photoelectric conversion unit to the charge-voltage conversion unit A plurality of solid-state imaging devices,
A first switch is provided between the power supply unit and the first end of the reset switch of two or more pixels of the plurality of pixels opposite to the charge-voltage conversion unit. ,
Solid-state imaging characterized in that the first ends of the reset switches of the two or more pixels are electrically connected to each other without passing through a second switch or via a second switch element.
入射光に応じた信号電荷を生成し蓄積する光電変換部、前記信号電荷を受け取って前記信号電荷を電圧に変換する電荷電圧変換部、該電荷電圧変換部の電位に応じた信号を出力する増幅部、前記光電変換部から前記電荷電圧変換部に電荷を転送する電荷転送部、及び、前記電荷電圧変換部の電位を電源部から供給される所定のリセット電位にリセットするリセットスイッチを有する画素を、複数備えた固体撮像素子であって、
前記複数の画素のうちの2つ以上の画素のうちの1つ以上の画素の前記リセットスイッチにおける前記電荷電圧変換部とは反対側の第1の端部と、前記電源部との間に、第1のスイッチが設けられ、
前記2つ以上の画素のうちの残りの画素の前記リセットスイッチの前記第1の端部は、前記電源部に電気的に接続されておらず、
前記2つ以上の画素の前記リセットスイッチの前記第1の端部が、互いに、第2のスイッチを介することなくあるいは第2のスイッチを介して電気的に接続されたことを特徴とする固体撮像素子。
A photoelectric conversion unit that generates and accumulates signal charge according to incident light, a charge-voltage conversion unit that receives the signal charge and converts the signal charge into voltage, and an amplifier that outputs a signal according to the potential of the charge-voltage conversion unit A pixel having a reset switch that resets the potential of the charge-voltage conversion unit to a predetermined reset potential supplied from a power supply unit, and a charge transfer unit that transfers charges from the photoelectric conversion unit to the charge-voltage conversion unit A plurality of solid-state imaging devices,
Between the first end of the one or more pixels of the plurality of pixels opposite to the charge-voltage conversion unit in the reset switch and the power supply unit, A first switch is provided;
The first end of the reset switch of the remaining pixels of the two or more pixels is not electrically connected to the power supply unit,
Solid-state imaging characterized in that the first ends of the reset switches of the two or more pixels are electrically connected to each other without passing through a second switch or via a second switch element.
入射光に応じた信号電荷を生成し蓄積する光電変換部、前記信号電荷を受け取って前記信号電荷を電圧に変換する電荷電圧変換部、該電荷電圧変換部の電位に応じた信号を出力する増幅部、前記光電変換部から前記電荷電圧変換部に電荷を転送する電荷転送部、及び、前記電荷電圧変換部の電位を電源部から供給される所定のリセット電位にリセットするリセットスイッチを有する画素を、複数備えた固体撮像素子であって、
前記複数の画素のうちの2つ以上の画素の前記リセットスイッチにおける前記電荷電圧変換部とは反対側の第1の端部と、前記電源部との間に、第1のスイッチがそれぞれ設けられ、
前記2つ以上の画素の前記リセットスイッチの前記第1の端部にそれぞれ、1つ以上の第2のスイッチの第1の端部が電気的に接続され、
前記各第2のスイッチの第2の端部は、当該第2のスイッチが電気的に接続された前記リセットスイッチとは異なる前記リセットスイッチに電気的に接続された前記第2のスイッチの第2の端部に、電気的に接続されたことを特徴とする固体撮像素子。
A photoelectric conversion unit that generates and accumulates signal charge according to incident light, a charge-voltage conversion unit that receives the signal charge and converts the signal charge into voltage, and an amplifier that outputs a signal according to the potential of the charge-voltage conversion unit A pixel having a reset switch that resets the potential of the charge-voltage conversion unit to a predetermined reset potential supplied from a power supply unit, and a charge transfer unit that transfers charges from the photoelectric conversion unit to the charge-voltage conversion unit A plurality of solid-state imaging devices,
A first switch is provided between the power supply unit and the first end of the reset switch of two or more pixels of the plurality of pixels opposite to the charge-voltage conversion unit. ,
A first end of one or more second switches is electrically connected to the first end of the reset switch of the two or more pixels,
The second end of each second switch has a second end of the second switch electrically connected to the reset switch different from the reset switch to which the second switch is electrically connected. A solid-state imaging device, wherein the solid-state imaging device is electrically connected to an end of the solid-state imaging device.
入射光に応じた信号電荷を生成し蓄積する光電変換部、前記信号電荷を受け取って前記信号電荷を電圧に変換する電荷電圧変換部、該電荷電圧変換部の電位に応じた信号を出力する増幅部、前記光電変換部から前記電荷電圧変換部に電荷を転送する電荷転送部、及び、前記電荷電圧変換部の電位を電源部から供給される所定のリセット電位にリセットするリセットスイッチを有する画素を、複数備えた固体撮像素子であって、
前記複数の画素のうちの2つ以上の画素のうちの1つ以上の画素の前記リセットスイッチにおける前記電荷電圧変換部とは反対側の第1の端部と、前記電源部との間に、第1のスイッチが設けられ、
前記2つ以上の画素のうちの残りの画素の前記リセットスイッチの前記第1の端部は、前記電源部に電気的に接続されておらず、
前記2つ以上の画素の前記リセットスイッチの前記第1の端部にそれぞれ、1つ以上の第2のスイッチの第1の端部が電気的に接続され、
前記各第2のスイッチの第2の端部は、当該第2のスイッチが電気的に接続された前記リセットスイッチとは異なる前記リセットスイッチに電気的に接続された前記第2のスイッチの第2の端部に、電気的に接続されたことを特徴とする固体撮像素子。
A photoelectric conversion unit that generates and accumulates signal charge according to incident light, a charge-voltage conversion unit that receives the signal charge and converts the signal charge into voltage, and an amplifier that outputs a signal according to the potential of the charge-voltage conversion unit A pixel having a reset switch that resets the potential of the charge-voltage conversion unit to a predetermined reset potential supplied from a power supply unit, and a charge transfer unit that transfers charges from the photoelectric conversion unit to the charge-voltage conversion unit A plurality of solid-state imaging devices,
Between the first end of the one or more pixels of the plurality of pixels opposite to the charge-voltage conversion unit in the reset switch and the power supply unit, A first switch is provided;
The first end of the reset switch of the remaining pixels of the two or more pixels is not electrically connected to the power supply unit,
A first end of one or more second switches is electrically connected to the first end of the reset switch of the two or more pixels,
The second end of each second switch has a second end of the second switch electrically connected to the reset switch different from the reset switch to which the second switch is electrically connected. A solid-state imaging device, wherein the solid-state imaging device is electrically connected to an end of the solid-state imaging device.
前記2つ以上の画素のうちの少なくとも1つの画素と当該画素の前記リセットスイッチに前記第2のスイッチを介して電気的に接続されたリセットスイッチを有する画素とからなる第1のグループ、及び、前記2つ以上の画素のうちの他の少なくとも1つの画素と当該画素の前記リセットスイッチに前記第2のスイッチを介して電気的に接続されたリセットスイッチを有する画素とからなる第2のグループに関して、前記第1のグループに属する少なくとも1つの画素は前記第2のグループには属しない、ことを特徴とする請求項5又は6記載の固体撮像素子。   A first group comprising at least one pixel of the two or more pixels and a pixel having a reset switch electrically connected to the reset switch of the pixel via the second switch; and A second group comprising at least one other pixel of the two or more pixels and a pixel having a reset switch electrically connected to the reset switch of the pixel via the second switch; The solid-state imaging device according to claim 5, wherein at least one pixel belonging to the first group does not belong to the second group. 前記複数の画素が複数のグループに分けられてそのグループ毎に異なる色のカラーフィルタが設けられ、
前記複数の画素のうち、前記リセットスイッチの前記第1の端部が互いに前記第2のスイッチを介することなく又は前記第2のスイッチを介して電気的に接続された画素は、同じ色のカラーフィルタが設けられた画素であることを特徴とする請求項3乃至7のいずれかに記載の固体撮像素子。
The plurality of pixels are divided into a plurality of groups, and different color filters are provided for each group,
Among the plurality of pixels, pixels in which the first end of the reset switch is electrically connected to each other without passing through the second switch or through the second switch have the same color The solid-state imaging device according to claim 3, wherein the pixel is a pixel provided with a filter.
請求項1乃至8のいずれかに記載の固体撮像素子と、
前記複数の画素のうちの2つ以上の画素でそれぞれ発生した電荷が混合されて当該混合された電荷に応じた信号が読み出されるように、前記固体撮像素子を制御する制御手段と、
を備えたことを特徴とする電子カメラ。
A solid-state imaging device according to any one of claims 1 to 8,
Control means for controlling the solid-state imaging device so that charges respectively generated in two or more pixels of the plurality of pixels are mixed and a signal corresponding to the mixed charges is read out;
An electronic camera characterized by comprising:
前記混合された電荷に応じた前記信号に基づいて、自動露光制御を行うことを特徴とする請求項9記載の電子カメラ。   The electronic camera according to claim 9, wherein automatic exposure control is performed based on the signal corresponding to the mixed charge. 前記混合された電荷に応じた前記信号を、動画情報として記録部に記録することを特徴とすることを特徴とする請求項9記載の電子カメラ。   The electronic camera according to claim 9, wherein the signal corresponding to the mixed electric charge is recorded as moving image information in a recording unit. 前記混合された電荷に応じた前記信号を、表示部に動画又は静止画として表示するための表示データとして用いることを特徴とする請求項9記載の電子カメラ。   The electronic camera according to claim 9, wherein the signal corresponding to the mixed electric charge is used as display data for displaying a moving image or a still image on a display unit. 請求項1乃至8のいずれかに記載の固体撮像素子と、
ストロボの本発光前のプリ発光中に前記複数の画素のうちの2つ以上の画素でそれぞれ発生した電荷が混合されて当該混合された電荷に応じた信号が読み出されるように、前記固体撮像素子を制御する制御手段と、
を備え、
前記混合された電荷に応じた前記信号に基づいて、前記ストロボの本発光時の自動露光制御を行うことを特徴とする電子カメラ。
A solid-state imaging device according to any one of claims 1 to 8,
The solid-state imaging device so that charges generated in two or more of the plurality of pixels are mixed during pre-emission before the main light emission of the strobe and a signal corresponding to the mixed charge is read out. Control means for controlling
With
An electronic camera that performs automatic exposure control during the main flash of the strobe based on the signal corresponding to the mixed charge.
JP2007173593A 2007-06-30 2007-06-30 Solid-state imaging device and electronic camera Expired - Fee Related JP4941131B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007173593A JP4941131B2 (en) 2007-06-30 2007-06-30 Solid-state imaging device and electronic camera

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007173593A JP4941131B2 (en) 2007-06-30 2007-06-30 Solid-state imaging device and electronic camera

Publications (2)

Publication Number Publication Date
JP2009016972A JP2009016972A (en) 2009-01-22
JP4941131B2 true JP4941131B2 (en) 2012-05-30

Family

ID=40357374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007173593A Expired - Fee Related JP4941131B2 (en) 2007-06-30 2007-06-30 Solid-state imaging device and electronic camera

Country Status (1)

Country Link
JP (1) JP4941131B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7777171B2 (en) * 2008-08-26 2010-08-17 Eastman Kodak Company In-pixel summing of charge generated by two or more pixels having two reset transistors connected in series
JP5885403B2 (en) 2011-06-08 2016-03-15 キヤノン株式会社 Imaging device
JP6091218B2 (en) * 2013-01-08 2017-03-08 キヤノン株式会社 Imaging device, imaging system, and driving method of imaging device.
JP6239975B2 (en) * 2013-12-27 2017-11-29 キヤノン株式会社 Solid-state imaging device and imaging system using the same
JP2016111425A (en) 2014-12-03 2016-06-20 ルネサスエレクトロニクス株式会社 Imaging apparatus
JP6852712B2 (en) * 2018-04-27 2021-03-31 株式会社ニコン Image sensor and image sensor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4459099B2 (en) * 2005-03-18 2010-04-28 キヤノン株式会社 Solid-state imaging device and camera
JP2007150008A (en) * 2005-11-29 2007-06-14 Nikon Corp Solid state imaging apparatus
JP2008270995A (en) * 2007-04-18 2008-11-06 Olympus Corp Solid-state imaging apparatus

Also Published As

Publication number Publication date
JP2009016972A (en) 2009-01-22

Similar Documents

Publication Publication Date Title
US9912889B2 (en) Image pickup apparatus and its control method
EP1148712B1 (en) Solid-state image pickup apparatus
JP5245370B2 (en) Solid-state imaging device, electronic camera
US7944496B2 (en) Imaging apparatus and driving method for CCD type solid-state imaging device
US7646413B2 (en) Imaging device for adding signals including same color component
JP5034840B2 (en) Solid-state imaging device and electronic camera using the same
US7400353B2 (en) Solid state image pickup device
US8125547B2 (en) Driving method of solid-state imaging device, solid-state imaging device, and imaging apparatus including photoelectric conversion elements for luminance detection
US20080088725A1 (en) Solid-state imaging device
KR100605426B1 (en) Solid state image pickup device and digital camera
JP2009033316A (en) Solid-state imaging apparatus, and electronic camera using the same
US20090278947A1 (en) Imager and Imaging Method for Digital Cinematography
US8111298B2 (en) Imaging circuit and image pickup device
JP2007104178A (en) Imaging element and imaging device
JP4941131B2 (en) Solid-state imaging device and electronic camera
JP2009130582A (en) Solid-state imaging apparatus, and electronic camera
JP2006270356A (en) Solid-state image pickup element and solid-state image pickup device
JP2006270364A (en) Solid-state image pickup element and solid-state image pickup device, and driving method thereof
US20240015406A1 (en) Image sensor and imaging device
US7932942B2 (en) Solid-state imaging device including three stacked photoelectric conversion layers, three accumulators, and a single readout circuit
JP2007235888A (en) Single-ccd color solid-state imaging element and imaging apparatus
JP4848349B2 (en) Imaging apparatus and solid-state imaging device driving method
JP2009049523A (en) Solid-state image sensor, imaging apparatus, and method for driving solid-state image sensor
JP2005223768A (en) Solid-state electronic imaging device
JP2011188306A (en) Imaging apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4941131

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees