JP4908528B2 - Semiconductor package - Google Patents
Semiconductor package Download PDFInfo
- Publication number
- JP4908528B2 JP4908528B2 JP2009014738A JP2009014738A JP4908528B2 JP 4908528 B2 JP4908528 B2 JP 4908528B2 JP 2009014738 A JP2009014738 A JP 2009014738A JP 2009014738 A JP2009014738 A JP 2009014738A JP 4908528 B2 JP4908528 B2 JP 4908528B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- substrate
- semiconductor package
- semiconductor
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、機能素子を有し表裏を繋ぐ貫通電極を有する半導体パッケージの封止構造に関するものである。
The present invention relates to Futome構forming a semiconductor package having a through electrode that connects the front and back have the functional element.
従来、半導体受光センサー等の機能素子の実装には、セラミック、樹脂などで形成された封止容器内部に収納、封止する方法が広く用いられてきた。図5にその一例を示す(例えば、特許文献1参照。)。
図に示す半導体パッケージ40は、半導体基板41、貫通電極45b、封止材47及びキャップ基板46から構成されている。半導体基板41の上には集光効率を向上させるためのマイクロレンズ44bを備えた受光素子44aが形成されていて、配線44c及び貫通電極45bを通して半導体パッケージ40の外部に通じている。
ガラス板などの光透過性保護部材46は、受光センサー44a及びマイクロレンズ44bには触れないように間隙を保って、封止材47を介して半導体基板41の上に接着固定されている。また封止材47は、受光センサー44aの周囲を切れ目なく囲い、かつ、受光センサー44aを覆わず、そして保護部材46が受光センサー44a及びマイクロレンズ44bに接しないように、塗布後硬化させている。この封止材47は前述のように光透過性保護部材46を固定して、受光センサー44aやマイクロレンズ44bを機械的に保護すると共に、受光センサー44aやマイク4レンズ44bを周囲の雰囲気から遮断する機能も持つ。
Conventionally, for mounting a functional element such as a semiconductor light receiving sensor, a method of storing and sealing inside a sealing container formed of ceramic, resin or the like has been widely used. An example is shown in FIG. 5 (see, for example, Patent Document 1).
A
The light-transmitting
このような半導体パッケージは、以下のような手順で製造される。すなわち、
先ず半導体基板41に、受光センサー44a、図示省略の受光センサー44a用の駆動回路や出力の処理回路、配線回路44cなどを通常の半導体形成手段により形成する。
次に、半導体基板41の配線回路部に非貫通の深孔を異方性エッチングなどにより穿ち、深孔内面に図示省略の絶縁層と、配線回路部44cに接続する導電層からなる貫通電極45bを堆積する。
次いで、個々の受光センサー44aの周囲を切れ目なく囲み、かつ、これを覆わないように封止材47をスクリーン印刷法、ディスペンス法などの手段により半導体基板の片方の面に塗布する。
次に、半導体基板とほぼ同じ平面寸法を有する光透過性保護部材46を圧着し、封止材47に熱や紫外線などを作用させて封止材47を硬化させる。
次いで、半導体基板41の裏面側から先に形成した貫通電極45bが露出するまでエッチングを行う。
最後に、所定の寸法にダイシングして多数の半導体パッケージ40を取得する。
Such a semiconductor package is manufactured by the following procedure. That is,
First, on the
Next, a non-penetrating deep hole is formed in the wiring circuit portion of the
Next, the
Next, a light-transmitting
Next, etching is performed until the
Finally, a large number of
このようにして得られた半導体パッケージの周囲の側面には、半導体基板41と光透過性保護部材46を接合する封止材47が露出している。封止材47としては一般に合成樹脂が用いられるため、材質によっては気密性、耐湿性、あるいは耐薬品性等が必ずしも充分とは言えない。そのため、半導体素子の安定した動作と長寿命が得られないという問題がある。
本発明は、素子の安定した動作と長寿命を確保するために、高性能の気密性や耐湿性、あるいは耐薬品性を具備した半導体パッケージ構造を得ることを一つの目的とする。
本発明のもう一つの目的は、このような気密性や耐湿性、あるいは耐薬品性を具備した半導体パッケージ構造を、大幅な工程増加を来すことなく得るための製造方法を提供することにある。
A sealing
An object of the present invention is to obtain a semiconductor package structure having high-performance airtightness, moisture resistance, or chemical resistance in order to ensure stable operation and long life of the device.
Another object of the present invention is to provide a manufacturing method for obtaining a semiconductor package structure having such hermeticity, moisture resistance, or chemical resistance without significantly increasing the number of steps. .
上記課題を解決するため、本発明の半導体パッケージの一つは、半導体基材と、該半導体基材の一方の面側に配置された機能素子及び該機能素子に第1の配線を介して電気的に接続されたパッドと、該パッドと電気的に接続され前記半導体基材の一方の面から他方の面に至る微細孔内に絶縁膜Aを介して第1の導電体を形成してなる貫通電極とを少なくとも備えてなる第1の基板、及び前記機能素子の周囲に配置された封止材を用いて、前記第1の基板の一方の面と接合されてなる第2の基板からなる半導体パッケージであって、前記絶縁膜Aは、前記半導体基材の他方の面に配置される絶縁膜B、前記半導体基材の外側面に配置される絶縁膜C及び前記封止材の外側面に配置される絶縁膜Dとを具備しており、半導体パッケージの外側面は、第2の基板の表面と貫通電極の端面を除いた領域が絶縁膜で覆われ、かつ、該絶縁膜Cは半導体基材の外側面の全てを覆うとともに、該絶縁膜Dは封止材の外側面の全てを覆う構造の半導体パッケージとした。
このような構造の半導体パッケージとすれば、パッケージ側面に封止材が露出することがなく、遮蔽効果の高い絶縁物で覆われているので気密性、耐湿性、あるいは耐薬品性等が向上したものとなる。
In order to solve the above-described problems, one of the semiconductor packages of the present invention includes a semiconductor substrate, a functional element disposed on one surface side of the semiconductor substrate, and an electrical connection to the functional element via a first wiring. And a first conductor is formed through an insulating film A in a fine hole electrically connected to the pad and extending from one surface of the semiconductor substrate to the other surface. A first substrate having at least a through electrode, and a second substrate bonded to one surface of the first substrate using a sealing material disposed around the functional element. In the semiconductor package, the insulating film A includes an insulating film B disposed on the other surface of the semiconductor substrate, an insulating film C disposed on the outer surface of the semiconductor substrate, and an outer surface of the sealing material. And the outer surface of the semiconductor package is Area excluding the end surface of the second surface and the through electrodes of the substrate is covered with an insulating film, and, together with the insulating film C covers all of the outer side surface of the semiconductor substrate, the insulating film D is the sealing material A semiconductor package having a structure covering all of the outer surface was obtained.
With the semiconductor package having such a structure, the sealing material is not exposed on the side surface of the package and is covered with an insulating material having a high shielding effect, so that airtightness, moisture resistance, chemical resistance, etc. are improved. It will be a thing.
また、本発明の半導体パッケージは、前記絶縁膜A、前記絶縁膜C及び前記絶縁膜Dは、CVD膜とすることができる。In the semiconductor package of the present invention, the insulating film A, the insulating film C, and the insulating film D can be CVD films.
このような構造の半導体パッケージとすれば、薄くて均一な膜をパッケージ側面と貫通孔内部全面に設けることができる。そのため、以降の加工において、耐薬品性などの加工条件に余裕度を持たせることができ、ひいては安定した特性のパッケージを得ることができる。With the semiconductor package having such a structure, a thin and uniform film can be provided on the side surface of the package and the entire inside of the through hole. Therefore, in the subsequent processing, it is possible to provide a margin for processing conditions such as chemical resistance, and as a result, a package having stable characteristics can be obtained.
前記絶縁膜A、前記絶縁膜C及び前記絶縁膜Dは、酸化珪素、窒化珪素、リンシリケートガラス、ボロンリンシリケートガラスから選択される絶縁膜とすることができる。The insulating film A, the insulating film C, and the insulating film D can be insulating films selected from silicon oxide, silicon nitride, phosphorous silicate glass, and boron phosphorous silicate glass.
前記絶縁膜Bは酸化膜、又は合成樹脂とすることができる。特に、前記合成樹脂はポリアミド樹脂とすることができる。The insulating film B can be an oxide film or a synthetic resin. In particular, the synthetic resin can be a polyamide resin.
前記絶縁膜C及び前記絶縁膜Dの表面は、第2の導電体で覆われている構成とすることができる。その際、前記第1の導電体と前記第2の導電体とは同じ金属であることが好ましい。The surfaces of the insulating film C and the insulating film D may be covered with a second conductor. At that time, the first conductor and the second conductor are preferably the same metal.
本発明の半導体パッケージによれば、半導体パッケージの外側面のうち、第2基板の表面と貫通電極の端面を除いた領域が絶縁膜で覆われているので、半導体パッケージを形成する封止材の種類によらず優れた気密性や耐湿性、あるいは耐薬品性を具備した半導体パッケージが得られ、パッケージ素子の安定した動作と長寿命が確保される。 According to the semiconductor package of the present invention, since the region excluding the surface of the second substrate and the end surface of the through electrode is covered with the insulating film in the outer surface of the semiconductor package, the sealing material for forming the semiconductor package Regardless of the type, a semiconductor package having excellent airtightness, moisture resistance, or chemical resistance can be obtained, and stable operation and a long life of the package element can be ensured .
(第1の実施形態)
図1に、本発明の第1の実施形態に係わる半導体パッケージの断面構造を示す。本発明の第1の実施形態に係わる半導体パッケージ1は、機能素子12が形成された第1の基板10とキャップ基板をなす第2の基板20とが封止材30を用いて接合されて構成されている。
第1の基板10は、一方の表面に機能素子12と、これに接続する第1の配線13及びパッド14が形成され、他方の表面と該パッド14を電気的に接続する貫通電極15を備えた半導体基板11からなっている。貫通電極15は半導体基板11の表裏両面を貫通する微細孔16の内面に、絶縁膜A17aを介して第1の導電体18を充填して構成されている。
(First embodiment)
FIG. 1 shows a cross-sectional structure of a semiconductor package according to the first embodiment of the present invention. The
The
本実施形態では、絶縁膜A17aが半導体基板11の他の面に形成された絶縁膜B17b、半導体基板11の側面に形成された絶縁膜C17c、及び半導体パッケージ1の封止材30の側面に形成された絶縁膜D17dと連結して一体に形成されている例を示している。
絶縁膜17は一体に形成されている必要はなく、例えば前記絶縁膜A17a、絶縁膜C17c及び絶縁膜D17dは、プラズマCVDを使用して窒化膜で形成し、絶縁膜B17bは熱酸化法を使用した酸化膜で形成することができる。
あるいはまた、絶縁膜17全体をプラズマCVDを使用して窒化膜や酸化膜で一体形成した後、RIEなどによる微細孔底面の絶縁膜除去工程においてオーバーエッチングするなどの方法により前記絶縁膜A17a、絶縁膜C17c及び絶縁膜D17dを残して絶縁膜B17bの部分を除去し、ポリアミド樹脂やポリイミド樹脂等の合成樹脂などを使用してあらためて絶縁膜B17bを形成することもできる。
すなわち、本発明の半導体パッケージにおいては、図1に示す絶縁膜A17a、絶縁膜B17b、絶縁膜C17c及び絶縁膜D17dを具備していれば良いことになる。
本発明の半導体パッケージ1の外周(以下、「外側面」とも呼ぶ)は、第2の基板20の表面と貫通電極15の端面を除いた側面と底面(以下、「領域」とも呼ぶ)が絶縁膜17で被覆されてるので、気密性や耐湿性、あるいは耐薬品性に優れた半導体パッケージとなり、封止材30も絶縁膜17dで被覆されてるので、接合部界面から大気中の湿分が侵入することもなく、機能素子が完全に保護されるので動作が安定し、また寿命も格段に長くなる。
In this embodiment, the insulating film A17a is formed on the other surface of the
The
Alternatively, the insulating film A17a, the
That is, the semiconductor package of the present invention only needs to include the insulating film A17a, the insulating film B17b, the insulating film C17c, and the insulating film D17d shown in FIG.
The outer periphery (hereinafter also referred to as “outer surface”) of the
(第2の実施形態)
図2に、本発明の第2の実施形態に係わる半導体パッケージ2の断面構造を示す。本発明の第2の実施形態に係わる半導体パッケージ2は、内部の構造は第1の実施形態に係わる半導体パッケージ1と同様である。すなわち、機能素子12が形成された第1の基板10とキャップ基板をなす第2の基板20とが封止材30を用いて接合して構成されていて、第1の基板10は、一方の表面に機能素子12と、これに接続する第1の配線13及びパッド14が形成され、他方の表面と該パッド14を電気的に接続する貫通電極15を備えた半導体基板11からなっている。貫通電極15は半導体基板11の表裏両面を貫通する微細孔16の内面に、絶縁膜A17aを介して第1の導電体18を充填して構成されている。この絶縁膜A17aは、半導体基板11の他の面に形成された絶縁膜B17b、半導体基板11の側面に形成された絶縁膜C17c、及び半導体パッケージ1の封止材30の側面に形成された絶縁膜D17dと連結して一体に形成されている。
第2の実施形態に係わる半導体パッケージ2では、前記半導体基板11の側面に形成された絶縁膜C17c及び封止材30の側面に形成された絶縁膜D17dの表面を、さらに第2の導電体19で被覆してある。
半導体パッケージの側面が絶縁膜に加えて導電体で二重に被覆してあるので、シール機能はさらに強固となり、機能素子が完全に保護されて動作が安定し、また寿命も一層長くなる。
(Second Embodiment)
FIG. 2 shows a cross-sectional structure of a
In the
Since the side surface of the semiconductor package is doubly covered with the conductor in addition to the insulating film, the sealing function is further strengthened, the functional element is completely protected, the operation is stabilized, and the life is further increased.
次に、これらの半導体パッケージの製造方法の一例について図面を用いて説明する。
図3及び図4は、本発明の半導体パッケージの製造方法を示す断面工程図である。
まず、シリコン等の半導体基板11の表面に、例えば光デバイス等の所望の機能素子12や接続に必要な第1の配線13及びパッド14を通常の半導体製造プロセスを利用して形成し、第1の基板10を形成する。
第1の配線13及びパッド14としては、例えばアルミニウム(Al)や銅(Cu)、アルミニウム−シリコン(Al−Si)合金、アルミニウム−シリコン−銅(Al−Si−Cu)合金等の導電性に優れる材料が好適に用いられるが、これらの材料は酸化されやすい性質を有している。
Next, an example of a method for manufacturing these semiconductor packages will be described with reference to the drawings.
3 and 4 are cross-sectional process diagrams illustrating a method for manufacturing a semiconductor package of the present invention.
First, a desired
As the
次いで、図3(a)に示すように、機能素子12を搭載した前記第1の基板10とキャップ材となる第2の基板20とを、封止材30を使用して接合する。この際、機能素子12を内側にして、かつ機能素子12に接触しないようにして第2の基板20をかぶせて接合する。第2の基板20もシリコン等の半導体基板が利用できる。封止材30としては、例えば感光性もしくは非感光性の液状樹脂(UV硬化型樹脂、可視光硬化型樹脂、赤外光硬化型樹脂、熱硬化型樹脂等)やドライフィルムが挙げられる。樹脂の種類としては、エポキシ樹脂、シリコン樹脂、アクリル樹脂、ポリイミド樹脂等が利用でき、半導体パッケージの使用環境に応じて適宜選択すればよい。
封止材30層を形成するには、例えば液状樹脂を使用して印刷法により所定位置に塗布したり、ドライフィルムを貼り付けてこれをフォトリソグラフィー技術により所定位置のみ残してパターニングする方法等が利用できる。
Next, as shown in FIG. 3A, the
In order to form the sealing
次に、図3(b)に示すように、半導体基板11の他方の表面にマスク5を形成する。
マスク5としては例えばUV硬化型樹脂やポリイミド系感光性樹脂等を使用し、フォトリソグラフィーにより所定位置に開口部5a,5bを設ける。ここで開口部5aは配線構造を形成するための微細孔16を搾孔するためのものであり、パッド14に対応する位置に例えば円形の小孔として形成する。一方、開口部5bは機能素子12を保護するためのものであり、機能素子12を中心にして第1の配線13とパッド14を取り囲むようにして形成する。
Next, as shown in FIG. 3B, a
As the
次に、図3(c)に示すように、マスク5を利用して例えば反応性イオンエッチング(Deep Reactiv Ion Etching:DRIE)法等を使用して、開口部5a,5b位置の半導体基板11をエッチングし、微細孔16と溝7を形成する。DRIE法を用いることにより、精度の高い孔加工が可能となる。DRIE法とは、エッチングガスに六フッ化硫黄(SF6 )を用い、高密度プラズマによるエッチングと、側壁へのパッシベーション成膜を交互に行うことにより(Bosch プロセス)、シリコン基板を深堀エッチングするものである。図示は省略するが、平面的には溝7は機能素子12を取り囲むように溝状に形成される。その後、必要ならばマスク5を剥離除去する。
微細孔16は円形に限定されず、パッド14との接触面積が確保できるような大きさであれば如何なる大きさでもよく、その形状は楕円形、四角形、三角形、矩形など如何なる形状でもよい。
さらに、微細孔16を形成する方法も、DRIE法に限定されず、水酸化カリウム(KOH)水溶液などによるウェットエッチング法を用いても構わない。
Next, as shown in FIG. 3C, the
The micro holes 16 are not limited to a circle, and may have any size as long as the contact area with the
Further, the method for forming the
次に、図3(d)に示すように、ドライエッチング等の手段を用いて溝7の底部7aにある封止材30を除去する。
ここで、あらかじめ封止材30にスクライブラインを設けておけば、この工程を省略することもできる。
Next, as shown in FIG. 3D, the sealing
Here, if a scribe line is provided in the sealing
次に、図4(e)に示すように、図3(d)の状態で基板全面に絶縁膜17を形成する。絶縁膜17としては、酸化珪素(SiO 2 )、窒化珪素(Si 3 N 4 )、リンシリケートガラス(PSG)、ボロンリンシリケートガラス(BPSG)等が利用でき、半導体パッケージの使用環境に応じて適宜選択すればよい。SiO 2 、Si 3 N 4 はCVDを利用すれば任意の厚さに成膜できる。SiO 2 からなる絶縁膜を成膜するには、例えば、シランやテトラエトキシシラン(TEOS)を原料とするプラズマCVD法により形成することができる。
この方法によれば、図1及び図2に示す絶縁膜A17a、絶縁膜B17b、絶縁膜C17c及び絶縁膜D17dを一体に形成することができる。
Next, as shown in FIG. 4E, an insulating
According to this method, the insulating film A17a, the insulating film B17b, the insulating film C17c, and the insulating film D17d shown in FIGS. 1 and 2 can be integrally formed.
次に、図4(f)に示すように、ドライエッチングを利用して微細孔16及び溝7の底部にある絶縁膜17を除去し、パッド14及び第2の基板20の表面14a、20aを露出させる。ただし、溝7の底部の絶縁膜17は、必ずしもエッチング除去する必要はない。また、SiO 2 をエッチングする場合には、四フッ化炭素(CF 4 )を用いたReactive Ion Etching(RIE)法を用いることができる。
Next, as shown in FIG. 4F, the
次に、図4(g)に示すように、溶融金属吸引法等を用いて微細孔16内に第1の導電体18を形成する。この際、図4(g)のように微細孔16内にのみ導電体18を形成しても良いが、図4(g’)に示すように、微細孔16と同時に溝7内にも第2の導電体19を形成する方法を採用することもできる。
導電体としては、電気の良導体であれば特に制限は無く、例えば電気抵抗が低い銅、アルミニウム、ニッケル、クロム、銀、錫等の他に、Au−Sn、Sn−Pb等の合金、あるいはSn基、Pb基、Au基、In基、A)基などのはんだ合金等の金属が利用できる。金属を使用すれば第2の導電体として使用する場合にも、使用環境に合った金属を使用すれば、遮蔽効果の優れたものとなる。
Next, as shown in FIG. 4G, a
The conductor is not particularly limited as long as it is a good electrical conductor. For example, in addition to copper, aluminum, nickel, chromium, silver, tin, etc. having a low electrical resistance, alloys such as Au—Sn, Sn—Pb, or Sn A metal such as a solder alloy such as a group, Pb group, Au group, In group, or A) group can be used. If a metal is used as the second conductor, if a metal suitable for the usage environment is used, the shielding effect is excellent.
そして、図4(g)に示す溝7の内壁に沿った線L1,L2で切断すれば、図1に示す第1の実施形態の半導体パッケージ1が得られる。
半導体パッケージ1の外周は、第2の基板20の表面と貫通電極15の端面を除いた側面と底面が絶縁膜17で被覆されてるので、気密性や耐湿性、あるいは耐薬品性に優れた半導体パッケージとなり、封止材30も絶縁膜17dで被覆されてるので、接合部界面から大気中の湿分が侵入することもなく、機能素子が完全に保護されるので動作が安定し、また寿命も格段に長くなる
And if it cut | disconnects by the lines L1 and L2 along the inner wall of the groove |
Since the outer periphery of the
ここで、図4(g’)に示すように、微細孔16内と同時に溝7内にも第2の導電体19を形成して、溝7内の第2の導電体19の中央に沿った線L3で切断すれば、図2に示す第2の実施形態の半導体パッケージ2が得られる。第2の導電体としては、先の第1の導電体18と同じ金属を使用すれば、一つの工程で同時に形成できるので都合がよい。
半導体パッケージ2は、半導体基板11の側面に形成された絶縁膜C17c及び封止材30の側面に形成された絶縁膜D17dの表面が、さらに第2の導電体19で被覆してある。
半導体パッケージの側面が絶縁膜に加えて金属の導電体で二重に被覆してあるので、シール機能はさらに強固となり、機能素子が完全に保護されて動作が安定し、また寿命も一層長くなる。
Here, as shown in FIG. 4G ′, the
In the
Since the side surface of the semiconductor package is double-coated with a metal conductor in addition to the insulating film, the sealing function is further strengthened, the functional element is completely protected, the operation is stabilized, and the lifetime is further increased. .
本発明は、半導体パッケージの高性能化と長寿命が確保される点でまことに有用である。 The present invention is very useful in that high performance and long life of a semiconductor package are secured.
1,2,40 半導体パッケージ、7 溝、10 第1の基板、11 半導体基板、12 機能素子、13 第1の配線、14 パッド、15 貫通電極、16 微細孔、17 絶縁膜、18 第1の導電体、19 第2の導電体、20 第2の基板、30 封止材。 1, 2, 40 Semiconductor package, 7 grooves, 10 1st substrate, 11 Semiconductor substrate, 12 Functional element, 13 1st wiring, 14 Pad, 15 Through electrode, 16 Micro hole, 17 Insulating film, 18 1st Conductor, 19 2nd conductor, 20 2nd board | substrate, 30 sealing material.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009014738A JP4908528B2 (en) | 2009-01-26 | 2009-01-26 | Semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009014738A JP4908528B2 (en) | 2009-01-26 | 2009-01-26 | Semiconductor package |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004194663A Division JP4271625B2 (en) | 2004-06-30 | 2004-06-30 | Semiconductor package and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009158962A JP2009158962A (en) | 2009-07-16 |
JP4908528B2 true JP4908528B2 (en) | 2012-04-04 |
Family
ID=40962569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009014738A Expired - Fee Related JP4908528B2 (en) | 2009-01-26 | 2009-01-26 | Semiconductor package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4908528B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4793496B2 (en) | 2009-04-06 | 2011-10-12 | 株式会社デンソー | Semiconductor device and manufacturing method thereof |
WO2020179020A1 (en) | 2019-03-06 | 2020-09-10 | 三菱電機株式会社 | Semiconductor device and method for manufacturing same |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0487354A (en) * | 1990-07-30 | 1992-03-19 | Hitachi Ltd | Semiconductor device |
JP2750253B2 (en) * | 1993-01-26 | 1998-05-13 | 京セラ株式会社 | Semiconductor device |
JP4000507B2 (en) * | 2001-10-04 | 2007-10-31 | ソニー株式会社 | Method for manufacturing solid-state imaging device |
-
2009
- 2009-01-26 JP JP2009014738A patent/JP4908528B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009158962A (en) | 2009-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4271625B2 (en) | Semiconductor package and manufacturing method thereof | |
KR100543481B1 (en) | Semiconductor device and manufacturing method thereof | |
US7944015B2 (en) | Semiconductor device and method of manufacturing the same | |
KR101420934B1 (en) | Wire bond interposer package for cmos image sensor and method of making same | |
JP5450295B2 (en) | Imaging apparatus and manufacturing method of imaging apparatus | |
US20090206349A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2005109221A (en) | Wafer-level package and its manufacturing method | |
JP2009194396A (en) | Semiconductor package and method of manufacturing the same | |
JP5375219B2 (en) | Imaging device | |
JP2006145501A (en) | Infrared radiation detecting device | |
US20080296714A1 (en) | Wafer level package of image sensor and method for manufacturing the same | |
JP4641820B2 (en) | Manufacturing method of semiconductor device | |
CN107369695B (en) | Chip package and method for manufacturing the same | |
JP4908528B2 (en) | Semiconductor package | |
JP2009016623A (en) | Semiconductor package | |
JP2012033718A (en) | Semiconductor device and manufacturing method of the same | |
JP2014241446A (en) | Sensor package and manufacturing method thereof | |
JP4248355B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP4401330B2 (en) | Semiconductor device and manufacturing method thereof | |
WO2016166889A1 (en) | Imaging device | |
TWI643325B (en) | Image sensor and manufacturing method thereof | |
JP2010016395A5 (en) | ||
JP2017188512A (en) | Electronic device and method of manufacturing the same, and camera | |
CN107946335B (en) | CMOS image sensing packaging structure and manufacturing method thereof | |
JP5408995B2 (en) | Semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111011 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4908528 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |