JP4906033B2 - The light-emitting device - Google Patents

The light-emitting device Download PDF

Info

Publication number
JP4906033B2
JP4906033B2 JP2005139233A JP2005139233A JP4906033B2 JP 4906033 B2 JP4906033 B2 JP 4906033B2 JP 2005139233 A JP2005139233 A JP 2005139233A JP 2005139233 A JP2005139233 A JP 2005139233A JP 4906033 B2 JP4906033 B2 JP 4906033B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
layer
light
film
refractive index
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005139233A
Other languages
Japanese (ja)
Other versions
JP2006004917A (en )
JP2006004917A5 (en )
Inventor
俊一 伊藤
淳一郎 坂田
宏樹 大原
寿雄 池田
誠 細羽
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

本発明は、有機EL素子に代表される発光素子及び該発光素子を有する表示装置に関する。 The present invention relates to a display device having a light emitting element and a light emitting element typified by an organic EL element.

近年、有機EL(Electro Luminescence)素子に代表される発光素子を有する表示装置の開発が進められ、自発光型ゆえの高画質、広視野角、薄型、軽量等の利点を活かして、幅広い利用が期待されている。 Recently, being developed display device having a light emitting element typified by an organic EL (Electro Luminescence) element, high quality self-luminous because, wide viewing angle, thin, taking advantage of light weight, etc., a wide range of utilization It is expected. EL素子とは、陰極と陽極との間に流れる電流によって、両電極間に挟持された電界発光層が発光するという原理を用いた発光素子である。 An EL element by the current flowing between the cathode and the anode, the electroluminescent layer sandwiched between the electrodes is a light-emitting element using the principle of light emission. 発光素子としては、例えば、対向基板側の電極を透明にし、発光層からの光を対向基板側へ放射させる、所謂トップエミッション型発光素子が知られている。 As the light-emitting element, for example, a transparent counter substrate side electrode, light is emitted from the light-emitting layer to the counter substrate side, it is known a so-called top emission type light emitting device. その断面構造を図17に示す。 The sectional structure shown in FIG. 17. 図17中、1は基板、2は電極、3は正孔輸送層、4は発光層、5は電子注入層、6は透明電極、7は防湿層、8は反射防止層をそれぞれ表している。 In Figure 17, 1 denotes a substrate, 2 an electrode, 3 is a hole transport layer, the luminescent layer 4, 5 is an electron injection layer, 6 a transparent electrode, is 7 depicts moisture barrier, 8 antireflection layer, respectively . この発光素子は、透明電極6から電子注入層5を通して発光層4に注入された電子と、電極2から正孔輸送層3を通して発光層4へ注入された正孔との再結合によって生成された励起子が、基底状態にもどる際に放射される光を利用する素子である。 The light emitting element is generated by recombination of electrons injected into the light emitting layer 4 through the electron injection layer 5 from the transparent electrode 6, and the holes injected into the light-emitting layer 4 from the electrode 2 through the hole transport layer 3 excitons, an element which utilizes light emitted when the return to the ground state.

このトップエミッション型発光素子のような上面側(対向基板側)から光を取り出す発光素子では、対向電極として透明電極6を用いる必要があり、例えば、酸化インジウムスズ(ITO:Indium Tin Oxide)等が用いられている。 In the light-emitting element in which light is taken out from the top side, such as the top emission type light emitting element (counter substrate), it is necessary to use a transparent electrode 6 as a counter electrode, such as indium tin oxide (ITO: Indium Tin Oxide) or the like It has been used. この場合において、透明電極6とその周囲に存在する空気の屈折率の差が大きいため、光の取り出し効率が低下するという問題があった(特許文献1、2参照)。 In this case, since the difference in refractive index of the air existing around the transparent electrode 6 is large, the light extraction efficiency is lowered (refer to Patent Documents 1 and 2).

また、特に有機化合物を主体とする発光素子は、主に水分や酸素が原因で劣化しやすく、この原因に起因する不良状態として、部分的な輝度の低下が生じたり、非発光領域が生じたりすることがある。 In particular the light emitting element mainly composed of organic compound is mainly moisture and oxygen is liable to deteriorate due as a defective state due to this cause, or cause partial reduction in luminance, or non-light-emitting region is produced sometimes. これを防止するために、透明電極6の上に耐湿用のSiN膜等のパッシベーション膜(防湿層7)を形成する技術が知られている(特許文献2参照)。 To prevent this, a technique of forming a passivation film of SiN film or the like for moisture on the transparent electrode 6 (moisture barrier layer 7) is known (see Patent Document 2). しかし、透明電極6の上に耐湿用のSiN膜等のパッシベーション膜(防湿層7)を形成した場合においても、SiN膜の屈折率と空気との屈折率差が大きい為、光の取り出し効率が低下するという問題があった(特許文献2参照)。 However, in the case of forming a passivation film of SiN film or the like for moisture on the transparent electrode 6 (moisture barrier 7) also, since the refractive index difference between the refractive index and the air of the SiN film is large, light extraction efficiency disadvantageously lowered (see Patent Document 2).

これらの問題点に対し、透明電極6上又は防湿層7上に、反射防止層8として、透明電極6よりも屈折率が低い材料を単層又は多層により形成する技術が知られている(特許文献1、2参照)。 For these problems, on the transparent electrode 6 on or moisture barrier layer 7, as an anti-reflection layer 8, a technique for forming a single-layer or multi-layer of a low refractive index material it is known than the transparent electrode 6 (Patent references 1 and 2).
特開2003−303679号公報 JP 2003-303679 JP 特開2003−303685号公報 JP 2003-303685 JP

しかしながら、透明電極6の屈折率が、例えばITOの場合、1.9〜2.0程度であるのに対し、その上に設けられる防湿層7の屈折率は、例えばSiN膜の場合、2.1〜2.3程度と、透明電極6の屈折率よりも高い。 However, the refractive index of the transparent electrode 6 is the case of ITO, for example, to the range of about 1.9 to 2.0, the refractive index of the moisture-proof layer 7 provided thereon, for example, in the case of the SiN film, 2. the degree 1 to 2.3, higher than the refractive index of the transparent electrode 6. そのため、透明電極6上にSiN膜等の防湿層7を設けた場合には、さらに透明電極6よりも屈折率が低い反射防止層8を防湿層7上に設けたとしても、防湿層7と反射防止層8との間の屈折率の差は依然として大きい状態のままであった。 Therefore, when the moisture barrier layer 7 of the SiN film or the like is provided on the transparent electrode 6, as an anti-reflection layer 8 has a lower refractive index than the further transparent electrode 6 provided on the moisture-proof layer 7, a moisture barrier layer 7 difference in refractive index between the antireflection layer 8 remained still large. したがって、防湿層7と反射防止層8との界面における反射率は、防湿層7を設けない場合に比べてさらに高くなる、すなわち、該界面における光の反射損失がより大きくなることにより、発光層からの光の外部取り出し効率が低くなってしまうという問題があった。 Accordingly, the reflectance at the interface between the moisture barrier layer 7 and the reflection prevention layer 8 is further increased as compared with the case without the moisture barrier layer 7, i.e., by the reflection loss of light at the interface becomes larger, the light-emitting layer external extraction efficiency of light from there is a problem that becomes low.

また、防湿層7を設けた場合には、応力に起因する膜剥がれ(ピーリング)やひび割れ(クラック)等が起きやすく、発光素子作製の歩留まりの低下や、作製された発光素子の信頼性や寿命の低下をもたらしてしまうという問題があった。 Further, in case of providing the moisture barrier layer 7, film peeling due to stress (peeling) Yahibiware (cracking) and the like is liable to occur, reduction in yield of the light emitting device manufacturing, reliability and life of the produced light emitting element there is a problem that resulted in a decrease of.

本発明は、上記問題点の少なくとも一を解決することを目的とする。 The present invention aims to solve at least one above-mentioned problems. すなわち、透明電極上に、パッシベーション膜を設けた場合であっても、ピーリングやクラック等が起きにくく、信頼性が高い発光素子及びそれを用いた表示装置を提供することを目的とする。 That is, on the transparent electrode, even if provided with the passivation film, hardly peeling or cracks occur, and an object thereof is to provide a highly reliable light-emitting device and a display device using the same. あるいは、発光層からの光の外部取り出し効率が高い発光素子及びそれを用いた表示装置を提供することを目的とする。 Alternatively, and to provide a display device external extraction efficiency of light with high light emitting device and that from the light-emitting layer. あるいは、上記問題点のすべてを同時に解決することが可能な発光素子及びそれを用いた表示装置を提供することを目的とする。 Alternatively, and to provide a display device using the same time solving it capable of emitting elements and that all of the above problems.

本発明に係る発光素子は、画素電極、電界発光層、透明電極、パッシベーション膜、応力緩和層及び低屈折率層が順次積層されてなることを特徴とする。 Light emitting device according to the present invention, a pixel electrode, an electroluminescent layer, a transparent electrode, a passivation film, the stress relieving layer and a low refractive index layer is characterized by comprising sequentially laminated. ここで、応力緩和層は、パッシベーション膜の膜剥がれを防止する機能を有する。 Here, the stress relaxation layer has a function of preventing the film peeling of the passivation film. 低屈折率層は、電界発光層から出射される光が、空気中に入射する際の反射率を低減し、光の取り出し効率を向上させる機能を有する。 Low refractive index layer, the light emitted from the electroluminescent layer has a function of reducing the reflectance at the time of entering the air, thereby improving the light extraction efficiency. 画素電極及び透明電極は、電界発光層に電子又は正孔(ホール)を供給するための陽極又は陰極として機能する。 Pixel electrodes and the transparent electrode functions as an anode or a cathode for supplying electrons or positive holes into the electroluminescent layer. パッシベーション膜は、透明電極や電界発光層に、水分等の不純物の混入を防止する機能を有する。 Passivation film, the transparent electrode and the electroluminescent layer has a function of preventing entry of impurities such as moisture. パッシベーション膜、応力緩和層又は前記低屈折率層は、積層構造を有していてもよい。 Passivation film, the stress relieving layer or the low refractive index layer may have a layered structure. なお、上記応力緩和層は、透明電極とパッシベーション膜の間にも設けられていても良い。 Incidentally, the stress absorbing layer may also be provided between the transparent electrode and the passivation film. また、電界発光層は、単層構造又は積層構造であっても良い。 Further, the electroluminescent layer may be a single-layer structure or a stacked structure.

また、本発明に係る発光素子は、画素電極、電界発光層、透明電極、パッシベーション膜、応力緩和層及び低屈折率層が順次積層されてなり、前記低屈折率層の屈折率は、前記応力緩和層の屈折率よりも小さいことを特徴とする。 The light emitting element according to the present invention, a pixel electrode, an electroluminescent layer, a transparent electrode, a passivation film, it is the stress relieving layer and laminating a low refractive index layer are sequentially refractive index of the low refractive index layer, the stress and wherein the smaller than the refractive index of the alleviation layer. 低屈折率層は、応力緩和層と空間(空気又は窒素等の充填ガスによって満たされた空間。以下同じ。)との屈折率の差を低減させる機能を有する。 Low refractive index layer has a function of reducing the difference in refractive index between the stress relaxation layer and the space (the space filled with a filling gas such as air or nitrogen. Hereinafter the same.).

また、本発明に係る発光素子は、画素電極、電界発光層、透明電極、応力緩和層、パッシベーション膜及び低屈折率層が順次積層されてなることを特徴とする。 The light emitting element according to the present invention, a pixel electrode, an electroluminescent layer, a transparent electrode, the stress relaxation layer, a passivation film and a low refractive index layer is characterized by comprising sequentially laminated.

また、本発明に係る発光素子は、画素電極、電界発光層、透明電極、第1の応力緩和層、パッシベーション膜、第2の応力緩和層及び低屈折率層が順次積層されてなることを特徴とする。 The light emitting element according to the present invention, wherein the pixel electrode, an electroluminescent layer, a transparent electrode, a first stress relieving layer, a passivation film, that the second stress relieving layer and a low refractive index layer are sequentially stacked to. ここで、前記低屈折率層の屈折率は、前記第2の応力緩和層の屈折率よりも小さいものであってもよい。 The refractive index of the low refractive index layer may be less than the refractive index of the second stress relieving layer.

また、本発明に係る表示装置は、基板上に設けられたトランジスタと、層間絶縁膜を介して前記トランジスタと接続された発光素子とを有し、前記発光素子は、画素電極、電界発光層、透明電極、パッシベーション膜、応力緩和層及び低屈折率層が積層されてなることを特徴とする。 The display device according to the present invention includes a transistor provided over a substrate, and a light emitting element connected to the transistor through the interlayer insulating film, the light emitting element includes a pixel electrode, an electroluminescent layer, a transparent electrode, a passivation film, the stress relieving layer and a low refractive index layer is equal to or formed by stacking. ここで、トランジスタは、発光素子の点灯と非点灯を制御する機能を有するが、他の機能を有するトランジスタが含まれていても良い。 The transistor has the function of controlling the lighting and non-lighting of the light emitting element, it may include a transistor having another function. このトランジスタは、通常、薄膜トランジスタ(TFT)を用いるが、これに限定されるものではない。 The transistor is usually used a thin film transistor (TFT), but is not limited thereto. また、層間絶縁膜は、トランジスタと発光素子とを隔てる絶縁膜であり、単層でも積層でも良い。 Further, an interlayer insulating film is an insulating film that separates the transistor and the light emitting element may be a single layer or a stacked layer. 応力緩和層は、パッシベーション膜の膜剥がれを防止する機能を有する。 Stress relaxation layer has a function of preventing the peeling layer of the passivation film. 低屈折率層は、電界発光層から出射される光が、空気中に入射する際の反射率を低減し、光の取り出し効率を向上させる機能を有するものであるが、前記応力緩和層の屈折率よりも小さいことが望ましい。 Low refractive index layer, the light emitted from the electroluminescent layer, to reduce the reflectance at the time of entering the air, but has a function of improving the light extraction efficiency, refraction of the stress relieving layer it is less than the rate. 画素電極及び透明電極は、電界発光層に電子又は正孔(ホール)を供給するための陽極又は陰極として機能する。 Pixel electrodes and the transparent electrode functions as an anode or a cathode for supplying electrons or positive holes into the electroluminescent layer. パッシベーション膜は、透明電極や電界発光層に、水分等の不純物の混入を防止する機能を有する。 Passivation film, the transparent electrode and the electroluminescent layer has a function of preventing entry of impurities such as moisture. パッシベーション膜、応力緩和層又は前記低屈折率層は、積層構造を有していてもよい。 Passivation film, the stress relieving layer or the low refractive index layer may have a layered structure.

また、本発明に係る表示装置は、基板上に設けられたトランジスタと、層間絶縁膜を介して前記トランジスタと接続された発光素子とを有し、前記発光素子は、画素電極、電界発光層、透明電極、応力緩和層、パッシベーション膜及び低屈折率層が順次積層されてなることを特徴とする。 The display device according to the present invention includes a transistor provided over a substrate, and a light emitting element connected to the transistor through the interlayer insulating film, the light emitting element includes a pixel electrode, an electroluminescent layer, transparent electrodes, a stress relieving layer, a passivation film and a low refractive index layer is characterized by comprising sequentially laminated.

また、本発明に係る表示装置は、基板上に設けられたトランジスタと、層間絶縁膜を介して前記トランジスタと接続された発光素子とを有し、前記発光素子は、画素電極、電界発光層、透明電極、第1の応力緩和層、パッシベーション膜、第2の応力緩和層及び低屈折率層が順次積層されてなることを特徴とする。 The display device according to the present invention includes a transistor provided over a substrate, and a light emitting element connected to the transistor through the interlayer insulating film, the light emitting element includes a pixel electrode, an electroluminescent layer, a transparent electrode, a first stress relieving layer, a passivation film, a second stress relieving layer and a low refractive index layer is characterized by comprising sequentially laminated. ここで、前記低屈折率層の屈折率は、前記第2の応力緩和層の屈折率よりも小さいものであってもよい。 The refractive index of the low refractive index layer may be less than the refractive index of the second stress relieving layer.

また、本発明に係る上記表示装置において、前記発光素子は、充填層を介して対向基板によって封止されていてもよい。 In the above display device according to the present invention, the light-emitting element may be sealed with a counter substrate through a packed bed. ここで、充填層の屈折率は、低屈折率層若しくは対向基板の屈折率とほぼ同等の値、又は低屈折率層及び対向基板の中間の値を有していることが望ましいが、少なくとも空気(又は窒素等の充填ガス)の屈折率よりも大きい液層又は固層であればよい。 Here, the refractive index of the filling layer, it is desirable to have substantially the same value, or the low refractive index layer and the counter substrate intermediate value between the refractive index of the low refractive index layer or the counter substrate, at least the air (or filling gas such as nitrogen) may be a large liquid layer or solid layer than the refractive index of.

本発明に係る発光素子は、パッシベーション膜の上面又は下面に接して応力緩和層が形成されていることにより、パッシベーション膜のピーリングやクラック等の悪影響を受けることなくパッシベーション膜の膜厚を厚くすることができ、結果的に、極めて高いブロッキング効果を得ることができる。 Light-emitting device according to the present invention, by being stress relaxation layer in contact with the upper or lower surface of the passivation film is formed, and increasing the thickness of the passivation film, without being adversely affected, such as peeling or cracking of the passivation film it can be, as a result, it is possible to obtain an extremely high blocking effect. したがって、信頼性が高く高寿命の発光素子を、高歩留まりで提供することができる。 Accordingly, the light emitting element of high long life reliability, can be provided with high yield.

また、パッシベーション膜の上面に応力緩和層を設けた場合(両面に設けた場合を含む。)には、低屈折率層の屈折率を応力緩和層の屈折率よりも小さくすることにより、応力緩和層と空間の間の屈折率の差を低減させることができ、外部の空間への光の取り出し効率を向上させることができる。 Further, in the case of the stress relaxation layer provided on the upper surface of the passivation film (. Including cases provided on both sides), to be smaller than the refractive index of the stress relieving layer the refractive index of the low refractive index layer, a stress relaxing it is possible to reduce the difference in refractive index between the layer and the space, it is possible to improve the light extraction efficiency to the outside space.

本発明に係る表示装置は、その発光素子におけるパッシベーション膜上に応力緩和層を有していることにより、パッシベーション膜のピーリングやクラック等の悪影響を受けることなくパッシベーション膜の膜厚を厚くすることができ、結果的に、極めて高いブロッキング効果を得ることができる。 Display device according to the present invention, by having a stress relaxation layer on the passivation film in the light-emitting elements, is increasing the thickness of the passivation film, without being adversely affected, such as peeling or cracking of the passivation film can, as a result, it is possible to obtain an extremely high blocking effect. したがって、信頼性が高い表示装置を、高歩留まりで提供することができる。 Therefore, a highly reliable display device can be provided with high yield.

また、低屈折率層の屈折率を応力緩和層の屈折率よりも小さくする場合には、応力緩和層と空間の間の屈折率の差を低減させることができ、外部の空間への光の取り出し効率を向上させることができる。 Further, in the case of smaller than the refractive index of the stress relieving layer the refractive index of the low refractive index layer, it is possible to reduce the difference in refractive index between the stress relaxation layer and the space, the light to the outside of the space it is possible to improve the extraction efficiency. さらに、低屈折率層と対向基板の間に、充填層を設けた場合には、外部の空間への光の取り出し効率をさらに向上させることができる。 Further, between the low refractive index layer and the counter substrate, in the case in which a packed bed, it is possible to further improve the light extraction efficiency to the outside space.

本発明の実施の形態について、図面を用いて詳細に説明する。 Embodiments of the present invention will be described in detail with reference to the drawings. 但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更することができる。 However, the present invention can be variously modified in forms and details without departing from the present invention is not limited to the description, the purpose and the scope of the present invention. 従って、本発明は以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。 Accordingly, the present invention is not to be construed as being limited to the description of the embodiments and examples shown below. 例えば、以下に述べる各実施の形態及び各実施例の特徴的部分を組み合わせて実施することが可能である。 For example, it is possible to implement a combination of characteristic parts of the embodiments and examples described below. なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。 In the structure of the invention described below, reference numerals denoting the same portions are used in common in different drawings.

なお、本明細書において、発光素子と言う場合には、(1)陽極、陰極、その間に設けられる電界発光層(有機化合物を含む層、EL層とも呼ぶ。)からなる素子、という一般的な定義に加え、(2)前記陽極又は陰極上に、本発明の特徴的部分であるパッシベーション膜、応力緩和層、低屈折率層等が形成されている素子、という定義も含むものとする。 In the present specification, when referred to as light emitting element, (1) an anode, a cathode (also referred to. As a layer containing an organic compound, EL layer) common elements, that consisting between the electroluminescent layer provided in addition to the definition, (2) to the anode or the cathode, characteristic portion in which the passivation film of the present invention, the stress relaxation layer, it is assumed that the element having a low refractive index layer or the like is formed, also defined as including. 換言すれば、光の透過部分における屈折率の差を低減する、又はパッシベーション膜の応力を緩和するという本発明に特有の機能を発揮する箇所を含めて発光素子と言う場合がある。 In other words, to reduce the difference in refractive index in the transmissive portion of the light, or the present invention of alleviating the stress of the passivation film including a portion which exhibits a specific function in some cases referred to the light emitting element. また、本明細書において、各種化合物材料を化学式を用いて説明する場合には、特に示さない限り、任意の組成比の材料を適宜選択することができるものとする(例えば、「SiN」と表記した場合、SixNy(x、y>0)を意味するものとする。)。 In this specification, when describing the various compound material using chemical formulas, unless otherwise indicated, it shall be able to appropriately select the materials of arbitrary composition ratio (for example, "SiN" index If it intended to mean a SixNy (x, y> 0).). また、屈折率をnで略記することがある。 Also, sometimes abbreviated refractive index n.

(実施の形態1) 図1(A)を参照して、本実施の形態に係る発光素子の構成について説明する。 Referring to (Embodiment 1) FIG. 1 (A), the description will be given of a configuration of a light emitting device according to this embodiment. 図1(A)は本実施の形態に係る発光素子の模式的断面図である。 1 (A) is a schematic sectional view of a light emitting device according to the present embodiment. 本発明に係る発光素子は、図1(A)に示すように、画素電極11、電界発光層12、透明電極13、パッシベーション膜14、応力緩和層15、低屈折率層16からなり、通常、基板10上に設けられている。 Light-emitting device according to the present invention, as shown in FIG. 1 (A), the pixel electrode 11, the electroluminescent layer 12, the transparent electrode 13, the passivation film 14, the stress relieving layer 15, made of a low refractive index layer 16, usually, It is provided on the substrate 10. また、本発明に係る発光素子は、いわゆるトップエミッション(上面発光)が可能な発光素子であり、発光取り出し電極となる透明電極13上に設けられたパッシベーション膜14と、パッシベーション膜14上に設けられた応力緩和層15と、応力緩和層15上に設けられた低屈折率層16を有することを特徴とする。 The light emitting element according to the present invention, a so-called top emission (top emission) is a light-emitting element capable of, a passivation film 14 formed on the transparent electrode 13 as an emission extraction electrode is provided on the passivation film 14 a stress relieving layer 15, and having a low refractive index layer 16 provided on the stress relieving layer 15. 本発明は、トップエミッション型発光素子にも、発光層の上下両面から光を取り出すデュアルエミッション(両面発光)型発光素子にも適用することができる。 The present invention is also a top emission type light emitting element, it can be applied to a dual emission (dual emission) type light emitting device in which light is extracted from the upper and lower surfaces of the light-emitting layer. 図1(A)では、便宜的に、上面発光のみの光を示した。 In FIG. 1 (A), for convenience, shows the light of top emission only. 以下、具体的に説明する。 It will be specifically described below.

基板10は、ガラスや石英、プラスチック等からなる絶縁表面を有する基板であるが、これらに限定されるものではない。 Substrate 10, glass, quartz, is a substrate having an insulating surface of a plastic or the like, but is not limited thereto. なお、プラスチック基板を用いる場合、可撓性を有するものであれば特に限定されないが、例えば、ポリエチレンテレフタレート(PET)、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネート(PC)、ナイロン、ポリエーテルエーテルケトン(PEEK)、ポリスルホン(PSF)、ポリエーテルイミド(PEI)、ポリアリレート(PAR)、ポリブチレンテレフタレート(PBT)、ポリイミドから選ばれた1種からなるプラスチック基板を用いることができる。 In the case of using a plastic substrate it is not particularly limited as long as it has flexibility, such as polyethylene terephthalate (PET), polyether sulfone (PES), polyethylene naphthalate (PEN), polycarbonate (PC), nylon , polyetheretherketone (PEEK), polysulfone (PSF), polyetherimide (PEI), polyarylate (PAR), polybutylene terephthalate (PBT), it can be a plastic substrate made of one selected from polyimide .

基板10上には、画素電極11が設けられる。 On the substrate 10, pixel electrodes 11 are provided. トップエミッション型の場合には、画素電極11が陽極として機能するか陰極として機能するかにかかわらず、画素電極11として反射性のある金属材料を用いる。 In the case of a top emission type, whether the pixel electrode 11 functions as either the cathode functions as an anode, using a metal material that is reflective as the pixel electrode 11. 例えば、陰極の場合には、Al、AlLi、MgAg、MgIn、Ca、又は周期表の1族もしくは2族に属する元素とアルミニウムとを共蒸着法により形成した透光性導電膜を用いることができる。 For example, in the case of the cathode, it can be used Al, AlLi, MgAg, MgIn, Ca, or a light-transmitting conductive film formed by co-evaporation of aluminum and an element belonging to Group 1 or 2 of the periodic table . これらの材料は仕事関数が小さく、電子を取り出しやすいため、陰極材料として好適である。 These materials have a low work function, and is easily taken out electrons, it is suitable as a cathode material. この場合、発光素子の構造は、基板側から陰極の上に電界発光層、陽極の順に積層される。 In this case, the structure of the light-emitting element, an electroluminescent layer on the substrate side of the cathode are laminated in this order of the anode. この積層構造を逆積み構造という。 The layered structure reverse stacking of structures.

一方、画素電極11を陽極として機能させる場合には、Cr、Ti、TiN、TiSixNy、Ni、W、WSix、WNx、WSixNy、NbN、Pt、Zn、Sn、In又はMoから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を用いればよい。 On the other hand, in the case of functional pixel electrode 11 as an anode, Cr, Ti, TiN, TiSixNy, Ni, W, WSix, WNx, WSixNy, NbN, Pt, Zn, Sn, In or an element selected from Mo, or an alloy material or a compound material containing the element as its main component may be used film or a lamination film mainly. この場合、発光素子の構造は、基板側から陽極の上に電界発光層、陰極の順に積層される。 In this case, the structure of the light-emitting element, an electroluminescent layer on the anode from the substrate side and a cathode in that order. この積層構造を順積み構造という。 The laminated structure that order stacked structure.

一方、デュアルエミッション型の場合には、下面発光も行う必要があるため、画素電極11として、光透過性のある金属材料を用いる。 On the other hand, in the case of a dual emission type, since it is necessary to be bottom emission, as the pixel electrode 11, using the light transmitting property is a metallic material. 代表的にはITOを用いる。 It is typically used ITO. ITOは一般的には、陽極として用いられる。 ITO is generally used as the anode. この場合、発光素子の構造は、順積み構造となる。 In this case, the structure of the light-emitting element, a forward stacked structure. なお、画素電極11を陰極として機能させる場合には、ITOを用い透明性を確保しつつ、ITOと電界発光層12の間に陰極用材料であるLi等の薄膜を形成すればよい。 Incidentally, in the case of functional pixel electrode 11 as a cathode, while maintaining transparency using ITO, it may be formed a thin film of Li such a cathode material between the ITO and the electroluminescent layer 12. なお、ITOに代えて、ITOに酸化珪素を含有させたITSO、酸化亜鉛(ZnO:Zinc Oxide)、ガリウムを添加した酸化亜鉛(GZO)、酸化インジウムに1〜20%程度の酸化亜鉛を混合した酸化インジウム亜鉛(IZO:Indium Zinc Oxide)等の透明導電膜を用いることもできる。 Instead of the ITO, ITSO which contains a silicon oxide in ITO, zinc oxide (ZnO: Zinc Oxide), zinc oxide added with gallium (GZO), it was mixed with zinc oxide of about 1-20% indium oxide indium zinc oxide (IZO: indium zinc oxide) may be used a transparent conductive film or the like.

なお、ITO等の透明導電膜と電界発光層12との間に、珪素、酸化珪素、窒化珪素等を含むバリア層を挟持させてもよい。 Between the transparent conductive film and the electroluminescent layer 12 such as ITO, silicon, silicon oxide, it may be sandwiched a barrier layer containing silicon nitride or the like. これにより、発光効率が上昇することが実験的に判っている。 Accordingly, the luminous efficiency is increased is known experimentally. また、画素電極11は、ITO等の上下面又はその一方をCr膜等で覆った反射防止機能を有する電極としてもよい。 Further, the pixel electrode 11, the upper and lower surfaces, such as ITO or one may be used as the electrode having a reflection preventing function covered with Cr film. これにより、外光又は発光光が画素電極11で反射し、外部に取り出される光と干渉することを防止することができる。 This allows the external light or luminescent light is reflected by the pixel electrode 11, to prevent interfering with light extracted to the outside.

画素電極11上には、電界発光層12が設けられる。 On the pixel electrode 11, the electroluminescent layer 12 is provided. なお、電界発光層12は、順積みの場合、従来例に示すように、正孔輸送層3、発光層4、電子注入層5の積層構造としてもよいし(図17参照)、発光層のみの単層構造としても良い。 Incidentally, the electroluminescent layer 12, if the order stacked, as shown in the conventional example, the hole transport layer 3, light-emitting layer 4, may be a laminated structure of the electron injection layer 5 (see FIG. 17), the light-emitting layer only of it may be a single-layer structure. 複数の層で構成する場合、基板1側から見て、(1)陽極の上にホール(正孔)注入層、ホール輸送層、発光層、電子輸送層、陰極、(2)陽極の上にホール注入層、発光層、電子輸送層、陰極、(3)陽極の上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層、陰極、(4)陽極の上にホール注入層、ホール輸送層、発光層、ホールブロッキング層、電子輸送層、陰極、(5)陽極の上にホール注入層、ホール輸送層、発光層、ホールブロッキング層、電子輸送層、電子注入層、陰極、等の順に積層される素子構造とすることもできる。 When configuring a plurality of layers, viewed from the substrate 1 side, (1) hole (hole) injection layer on the anode, a hole transport layer, light emitting layer, electron transporting layer, a cathode, on the (2) Anode hole injection layer, light emitting layer, electron transporting layer, a cathode, (3) hole injection layer on the anode, a hole transport layer, light emitting layer, electron transporting layer, an electron injection layer, cathode, hole injection onto the (4) anode layer, a hole transport layer, light emitting layer, a hole blocking layer, an electron transporting layer, the cathode, (5) a hole injection layer on the anode, a hole transport layer, light emitting layer, a hole blocking layer, an electron transporting layer, an electron injection layer, cathode It may be a device structure sequentially stacked like. 以上は、順積みの場合であるから、逆積みの場合には、積層順を逆にすればよい。 Above, since the case of the forward loading, the opposite case stacking may be a lamination order reversed.

発光素子の中心とも言える電界発光層12は、一般に有機化合物層からなり、上述したホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層等は、全て電界発光層12に含まれる。 Electroluminescent layer 12 also said center of the light emitting element is generally made from the organic compound layer, a hole injection layer described above, a hole transport layer, light emitting layer, electron transporting layer, an electron injection layer are all included in the electroluminescent layer 12 . 電界発光層12を構成する層としては、低分子の有機化合物材料、中分子の有機化合物材料、高分子(ポリマー)の有機化合物材料若しくは無機材料、又はこれらを適宣組み合わせた材料を用いることが可能であるが、一般に、低分子の材料よりも高分子の材料の方が、取り扱いが容易で高耐熱性を有している。 The layers constituting the electroluminescent layer 12, an organic compound material having a low molecular organic compound material of intermediate molecular organic compound or inorganic material of high molecular (polymer), or be used These were combined Tekisen material Although it is possible, in general, towards the polymer than the low-molecular material material has a high heat resistance is easy to handle. また、電子輸送性材料と正孔輸送性材料を適宜混合させた混合層、又はそれぞれの接合界面に混合領域を形成した混合接合を形成しても良い。 The electron-transporting material and a hole transporting mixed layer material was appropriately mixed, or may be formed mixed junction forming the mixed region to each of the bonding interface. また、発光層に対して蛍光性色素等をドーピングしても良い。 Further, a fluorescent pigment or the like may be doped into the light emitting layer. これらの有機化合物の成膜方法には、蒸着法、スピンコーティング法、インクジェット法といった方法が知られている。 The film forming method of these organic compounds, vapor deposition method, a spin coating method, methods are known such as an inkjet method. 特に、高分子の材料を用いてフルカラー化を実現させるには、スピンコーティング法やインクジェット法が好適である。 In particular, in order to achieve full color by using a material polymer, spin coating method, an inkjet method is preferred.

なお、信頼性を向上させるため、電界発光層12の形成直前に真空加熱(100℃〜250℃)を行って脱気を行うことが好ましい。 In order to improve reliability, it is preferable to perform deaeration performed immediately before formation of the electroluminescent layer 12 vacuum heating (100 ℃ ~250 ℃). 例えば、蒸着法を用いる場合、真空度が0.665Pa(5×10 −3 Torr)以下、好ましくは1.33×10 −2 Pa〜1.33×10 −4 Pa(10 −4 〜10 −6 Torr)まで真空排気された成膜室で蒸着を行う。 For example, when using an evaporation method, a vacuum degree of 0.665Pa (5 × 10 -3 Torr) or less, preferably 1.33 × 10 -2 Pa~1.33 × 10 -4 Pa (10 -4 ~10 - performing vapor deposition in the deposition chamber is evacuated to 6 Torr). 蒸着工程の際、予め、抵抗加熱により有機化合物は気化されており、シャッターが開くことにより基板の方向へ飛散し、蒸着が行われる。 During the deposition process, in advance, an organic compound by resistance heating is vaporized, and scattered toward the substrate by the shutter is opened, the vapor deposition is performed. 気化された有機化合物は、上方に飛散し、メタルマスクに設けられた開口部を通って基板に蒸着される。 The vaporized organic compound is scattered upward and deposited on the substrate through an opening provided in the metal mask. 例えば、Alq (以下、Alqと表記する場合がある。)、赤色発光色素であるナイルレッドを部分的にドープしたAlq 、p−EtTAZ、TPD(芳香族ジアミン)を蒸着法により順次積層することで白色を得ることができる。 For example, Alq 3 (hereinafter, may be referred to as Alq.), Alq 3, p -EtTAZ with Nile red that is a red light emitting pigment partially doped, TPD (aromatic diamine) are sequentially stacked by a vapor deposition method it is possible to obtain white light that.

また、スピンコートを用いた塗布法により電界発光層12を形成する場合、塗布した後、真空加熱で焼成することが好ましい。 In the case of forming the electroluminescent layer 12 by a coating method using spin coating, after application, it is preferably baked by vacuum heating. 例えば、正孔注入層として作用するポリ(エチレンジオキシチオフェン)/ポリ(スチレンスルホン酸)水溶液(PEDOT/PSS)を全面に塗布、焼成し、その後、発光層として作用する発光中心色素(1,1,4,4−テトラフェニル−1,3−ブタジエン(TPB)、4−ジシアノメチレン−2−メチル−6−(p−ジメチルアミノ−スチリル)−4H−ピラン(DCM1)、ナイルレッド、クマリン6など)ドープしたポリビニルカルバゾール(PVK)溶液を全面に塗布、焼成すればよい。 For example, coating poly acting as a hole injection layer (ethylenedioxythiophene) / poly (styrene sulfonic acid) aqueous solution (PEDOT / PSS) on the entire surface and baked, then, carbazole (1 acting as a light emitting layer, 1,4,4-tetraphenyl-1,3-butadiene (TPB), 4-dicyano-2-methyl-6-(p-dimethylamino - styryl) -4H- pyran (DCM1), Nile red, coumarin 6 etc.) coated doped polyvinylcarbazole (PVK) solution on the entire surface, may be fired. なお、PEDOT/PSSは溶媒に水を用いており、有機溶剤には溶けない。 Incidentally, PEDOT / PSS solvent is used water, not soluble in organic solvents. 従って、PVKをその上から塗布する場合にも、再溶解する心配はない。 Therefore, even when applying the PVK thereon, there is no possibility to re-dissolve. また、PEDOT/PSSとPVKは溶媒が異なるため、成膜室は同一のものを使用しないことが好ましい。 Further, PEDOT / PSS and PVK because solvents are different, it is preferred that the film forming chamber does not use the same thing. また、電界発光層12を単層とすることもでき、ホール輸送性のポリビニルカルバゾール(PVK)に電子輸送性の1,3,4−オキサジアゾール誘導体(PBD)を分散させてもよい。 Further, an electroluminescent layer 12 can be a single layer, an electron transporting 1,3,4-oxadiazole derivative (PBD) may be dispersed in 1,3,4-oxadiazole derivative (PVK). また、30wt%のPBDを電子輸送剤として分散し、4種類の色素(TPB、クマリン6、DCM1、ナイルレッド)を適当量分散することで白色発光が得られる。 Further, a 30 wt% of PBD dispersed as an electron transporting agent, four kinds of pigments (TPB, coumarin 6, DCM1, Nile red) white light emission can be obtained by dispersing an appropriate amount.

ここでは白色発光を得る発光素子の例を示したが、電界発光層12の材料を適宜選択することによって、赤色発光、緑色発光、または青色発光を得ることのできる発光素子を作製することができることは言うまでもない。 Although an example of a light emitting device for obtaining white light emission here, by appropriately selecting the material of the electroluminescent layer 12, to be able to produce a light-emitting device that can be obtained red light emission, green light emission, or blue emission It goes without saying. この場合には、図6に示すようなカラーフィルタを省略することができる。 In this case, it is possible to omit the color filter as shown in FIG. また、発光素子の発光機構は、一対の電極間に有機化合物層を挟んで電圧を印加することにより、陰極から注入された電子および陽極から注入された正孔が有機化合物層中の発光中心で再結合して分子励起子を形成し、その分子励起子が基底状態に戻る際にエネルギーを放出して発光するものと一般的に考えられている。 The light emitting mechanism of the light emitting element, by applying a voltage across the organic compound layer between a pair of electrodes, holes injected from an electron and an anode are injected from the cathode at a center of luminescence in the organic compound layer recombined to form molecular excitons, and the molecular excitons is generally considered as those energy is released to emit light when returning to the ground state. そして、励起状態には一重項励起と三重項励起が知られるが、本発明に係る発光素子にはいずれも適用することができる。 Then, although singlet excitation and triplet excitation are known to the excited state, can be either the light emitting device according to the present invention is applied.

例えば、三重項励起状態からの発光(燐光)を用いる場合、燐光を得ることができる有機化合物(トリプレット化合物とも呼ぶ)として、カルバゾールからなるCBP+Ir(ppy) を用いることができる。 For example, when using the light-emitting (phosphorescence) from a triplet excited state (also referred to as a triplet compound) organic compounds which can be obtained phosphorescence as can be used CBP + Ir (ppy) 3 consisting of carbazole. 燐光は、一重項励起状態からの発光(蛍光)よりも発光効率が高く、同じ発光輝度を得るにも動作電圧(有機発光素子を発光させるに要する電圧)を低くすることが可能であるという利点を有する。 Advantage that phosphorescence is high in luminous efficiency than the light-emitting (fluorescent) from the singlet excited state, it is possible to the on operation voltage to obtain the same emission luminance (voltage required to emit an organic light emitting element) lower having.

次いで、電界発光層12上には、透明電極13が設けられる。 Then, on the electroluminescent layer 12, the transparent electrode 13 is provided. 透明電極13を陽極として機能させる場合には、ITO等の透明導電膜を用いればよい。 The transparent electrode 13 in the case of functioning as an anode may be formed using a transparent conductive film such as ITO. 一方、透明電極13を陰極として機能させる場合には、透明電極13と電界発光層12の間に陰極用材料であるLi等の薄膜を形成すればよい。 On the other hand, in the case of functional transparent electrode 13 as a cathode, may be formed a thin film of Li such a cathode material between the transparent electrode 13 and the electroluminescent layer 12.

透明電極13上には、パッシベーション膜14が設けられる。 On the transparent electrode 13, the passivation film 14 is provided. パッシベーション膜14は、窒化珪素(代表的には、Si )、酸化珪素(代表的には、SiO )、窒化酸化珪素(SiNO(組成比N>O))、酸化窒化珪素(SiON(組成比N<O)、又は炭素を主成分とする薄膜(DLC(Diamond like Carbon)膜、CN膜等)等を用い、単層又は積層により形成するのがよい。特に窒化物からなるパッシベーション膜14は膜質が緻密であるため、透明電極13を保護するとともに、電界発光層12に悪影響を及ぼす水分、酸素、その他不純物に対して極めて高いブロッキング効果を有する。 The passivation film 14 (typically, Si 3 N 4) of silicon nitride (typically, SiO 2) silicon oxide, silicon nitride oxide (SiNO (composition ratio N> O)), silicon oxynitride (SiON (composition ratio N <O), or a thin film (DLC (Diamond like carbon) film, CN film) containing carbon as a main component with a like, preferably formed by a single layer or a laminate. passivation, especially made of a nitride because film 14 is the film quality is dense, it has to protect the transparent electrode 13, adversely affect moisture electroluminescent layer 12, oxygen, an extremely high blocking effect against other impurities.

このようにパッシベーション膜14は、高いブロッキング効果を有しているが、膜厚が厚くなると膜応力が増大してピーリングやクラック(ひび割れ)が生じやすくなる。 Thus the passivation film 14 is high but has a blocking effect, membrane stress when the film thickness is increased is peeling or cracking (cracking) tends to occur with increase. しかし、パッシベーション膜14上に、応力緩和層15を設けることにより、パッシベーション膜14のピーリング等を防止することができる。 However, on the passivation film 14, by providing the stress relieving layer 15, it is possible to prevent the peeling or the like of the passivation film 14. 応力緩和層15としては、応力の小さい有機材料や無機材料を適宜選択して用いることができるが、さらに、透明電極13又はパッシベーション膜14よりも、低屈折率の材料を用いるのが望ましい。 The stress relieving layer 15, can be appropriately selected and used small organic or inorganic material stress, further than the transparent electrode 13 or the passivation film 14, to use a low refractive index material is desirable. 例えば、ポリイミド樹脂、アクリル樹脂、スチレン樹脂を用いることができる。 For example, polyimide resin, an acrylic resin, a styrene resin. 他にも、ポリアミド、ポリイミドアミド、レジスト若しくはベンゾシクロブテン、塗布法により得られるSOG膜(例えば、シロキサンは、シリコン(Si)と酸素と(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。塗布膜を用いたアルキル基を含むSiOx膜、ポリシラザン塗布膜を用いたSiOx膜)、又は電界発光層に用いられる有機材料と同一又は類似の材料を用いることができる。 Additional, polyamide, polyimide amide, resist or benzocyclobutene, SOG film obtained by a coating method (e.g., siloxane has a skeleton structure formed by the bond of silicon (Si) oxygen and (O). Substituted as group, an organic group (e.g. an alkyl group or aromatic hydrocarbon) containing at least hydrogen as a. substituent is used, as may also. or substituent with a fluoro group and an organic group containing at least hydrogen, fluoro group DOO can be used SiOx film, SiOx film using polysilazane coating film), or an organic material identical or similar materials used in the electroluminescent layer containing an alkyl group using well be. coating film with.

このように、応力緩和層15を設けることにより、パッシベーション膜14のピーリングやクラック等の悪影響を受けることなくパッシベーション膜14の膜厚を厚くすることができ、結果的に、極めて高いブロッキング効果を得ることができる。 Thus, by providing the stress relieving layer 15, it is possible to increase the film thickness of the passivation film 14 without being adversely affected, such as peeling or cracking of the passivation film 14, consequently, obtain a very high blocking effect be able to. なお、応力緩和層として用いられる材料には、パッシベーション膜としての機能を有するものも含まれる。 Note that the material used as the stress relaxation layer includes those having the function as a passivation film. このような場合にも、応力緩和層としての機能(すなわち、膜応力が比較的大きい材料に接して形成されることにより、結果的に膜のピーリング又はクラック等を防止しうる機能、又は現実に膜のピーリング又はクラックを防止している状態を実現している機能)を有している限り、応力緩和層に含まれるものとする。 In such a case, functions as a stress relaxation layer (i.e., by the film stress is formed in contact with the relatively large material, resulting in peeling or function capable of preventing cracks of the film, or actually as long as it has a function) that implements a state of preventing peeling or cracking of the film, it is intended to be included in the stress relieving layer. 例えば、パッシベーション膜としてSiN(屈折率n=2.1〜2.3)を形成した場合に、さらにSiO (n=1.5程度)又はSiNO(n=1.8程度)等を応力緩和層として(かつパッシベーション膜として)形成する場合等が挙げられる。 For example, in the case of forming a SiN (refractive index n = 2.1-2.3) as a passivation film, and (approximately n = 1.5) SiO 2 or SiNO (n = about 1.8), etc. The stress relaxation like the case of (and as a passivation film) formed as a layer and the like.

次いで、応力緩和層15上には、低屈折率層16が設けられる。 Then, on the stress relieving layer 15, the low refractive index layer 16 is provided. ここで低屈折率層16とは、応力緩和層15よりも低い屈折率を有し、発光素子の外部の雰囲気(通常、n=1)よりも高い屈折率を有する層をいう。 Here, the low refractive index layer 16 has a lower refractive index than the stress relieving layer 15 refers to a layer having a refractive index higher than the external atmosphere of the light emitting element (typically, n = 1). 外部の雰囲気は空気でもよいし、窒素ガス等を充填させたものであってもよい。 It external atmosphere may be air, or may be obtained by filling with nitrogen gas or the like.

ここで、パッシベーション膜14上に応力緩和層15を設けた場合においては、透明電極13、パッシベーション膜14、応力緩和層15、低屈折率層16の屈折率をそれぞれ、n 、n 、n 、n とすると、これらの関係は以下のようになっていることが望ましい。 Here, in a case in which the stress relieving layer 15 on the passivation film 14, the transparent electrode 13, the passivation film 14, the stress relieving layer 15, the refractive index of the low refractive index layer 16, respectively, n T, n P, n B, and a n L, it is desirable that these relationships is as follows.

(1)n <n の場合、n >n >n の関係を満たす。 (1) <For n P, n P> n T satisfy the relationship n B> n L.
(2)n >n の場合、n >n >n の関係を満たす。 (2) For n T> n P, satisfies the relationship of n T> n B> n L . より好ましくは、n >n >n 又はn ≒n >n の関係を満たす(すなわち、透明電極13から低屈折率層16にかけて、屈折率が徐々に低下していく関係を満たす。)。 More preferably satisfy the relationship of n P> n B> n L or n P ≒ n B> n L ( i.e., over the low refractive index layer 16 from the transparent electrode 13, the reduction to go related refractive index gradually Fulfill.).

例えば、透明電極13としてITOを用いた場合、その屈折率は1.9〜2.0である。 For example, in the case of using ITO as the transparent electrode 13, a refractive index of 1.9 to 2.0. また、例えば、パッシベーション膜14として、SiNを用いた場合には、その屈折率は2.1〜2.3、SiNOを用いた場合には、その屈折率は、1,8程度、SiO を用いた場合には、その屈折率は1.5程度である。 Further, for example, as a passivation film 14, in the case of using SiN is that the refractive index is 2.1 to 2.3, when using SiNO, the refractive index is about 1,8, the SiO 2 when used, the refractive index is about 1.5. したがって、応力緩和層15として用いられる材料の屈折率は、上述したように、ポリイミド樹脂(n=1.50〜1.55)、アクリル樹脂(n=1.45〜1.50)、スチレン樹脂(n=1.55〜1.60)、フッ化マグネシウム(MgF 、n=1.38〜1.40)、フッ化バリウム(BaF 、n=1.47)、電界発光層に用いられる有機材料(n=1.6程度)等を用いるとよい。 Accordingly, the refractive index of the material used as the stress relieving layer 15, as described above, a polyimide resin (n = 1.50 to 1.55), acrylic resin (n = 1.45~1.50), a styrene resin (n = 1.55~1.60), magnesium fluoride (MgF 2, n = 1.38~1.40) , barium fluoride (BaF 2, n = 1.47) , used in the electroluminescent layer organic material (n = about 1.6), etc. may be used to. また、MgO(n=1.64〜1.74)、SrO 、SrOは吸湿性及び透光性を有し、蒸着法で薄膜を得ることができるため、応力緩和層15として好適である。 Further, MgO (n = 1.64~1.74), SrO 2, SrO has a hygroscopic property and translucency, it is possible to obtain a thin film by vapor deposition, is suitable as a stress relieving layer 15.

また、応力緩和層15として有機材料を用いる場合には、α―NPD(4,4'−ビス−[N−(ナフチル)−N−フェニル−アミノ]ビフェニル)、BCP(バソキュプロイン)、MTDATA(4,4',4”−トリス(N−3−メチルフェニル−N−フェニル−アミノ)トリフェニルアミン)、Alq (トリス−8−キノリノラトアルミニウム錯体)などを用いることができる。これらの有機材料は、吸湿性を有し、膜厚が薄ければほぼ透明である。 In the case of using an organic material as the stress relieving layer 15, alpha-NPD (4,4'-bis - [N-(naphthyl) -N- phenyl - amino] biphenyl), BCP (bathocuproin), MTDATA (4 , 4 ', 4 "- tris. (N-3- methylphenyl -N- phenyl - amino) triphenylamine), or the like can be used Alq 3 (tris-8-quinolinolato aluminum complex) these organic material has a hygroscopicity is substantially transparent if the film thickness is thin.

また、低屈折率層16としては、応力緩和層15よりも屈折率の低いフッ化リチウム(LiF、n=1.30〜1.39)、フッ化マグネシウム(MgF 、n=1.38〜1.40)、フッ化カルシウム(CaF 、n=1.23〜1.45)、フッ化バリウム(BaF 、n=1.47)等を用いるとよい。 As the low-refractive index layer 16, low lithium fluoride refractive index than the stress relieving layer 15 (LiF, n = 1.30~1.39) , magnesium fluoride (MgF 2, n = 1.38~ 1.40), calcium fluoride (CaF 2, n = 1.23~1.45) , preferably used barium fluoride (BaF 2, n = 1.47) .

なお、上記(1)、(2)のいずれかの関係を満たすものであれば、透明電極13、パッシベーション膜14、応力緩和層15、低屈折率層16の材質は、上述したものに限定されない。 The above (1), as long as it satisfies one of relationships (2), the transparent electrode 13, the passivation film 14, the stress relieving layer 15, a material of the low refractive index layer 16 is not limited to those described above . 透明電極13、パッシベーション膜14、応力緩和層15、低屈折率層16の屈折率に関し、上記(1)、(2)のいずれかの関係を有せしめることにより、各層の界面における屈折率の差を低減させることができ、外部の空間への光の取り出し効率を向上させることができる。 Transparent electrode 13, the passivation film 14, the stress relieving layer 15 relates to the refractive index of the low refractive index layer 16, the (1), by allowed to have a one relationship (2), the difference in refractive index at the interface of each layer it can be reduced, thereby improving the light extraction efficiency to the outside space.

なお、透明電極13、パッシベーション膜14、応力緩和層15、低屈折率層16は、スパッタ法、CVD法、蒸着法等を用いて形成することができる。 The transparent electrode 13, the passivation film 14, the stress relieving layer 15, the low refractive index layer 16 can be formed by sputtering, CVD, vapor deposition or the like. 例えば、透明電極13をスパッタ法で形成し、パッシベーション膜14をCVD法で形成し、応力緩和層15及び低屈折率層16を蒸着法で形成するとよい。 For example, the transparent electrode 13 is formed by sputtering, the passivation film 14 formed by the CVD method, may be formed of stress relieving layer 15 and the low refractive index layer 16 by vapor deposition. この場合、スパッタ成膜室、CVD成膜室、蒸着室及び乾燥処理を行うベーク室等を一体化させたマルチチャンバー方式を採用することにより、各チャンバーに基板を搬送して効率的に成膜を行うことができる。 In this case, the sputter deposition chamber, CVD film-forming chamber, by employing a multi-chamber system in which are integrated baking chamber for performing a deposition chamber and a drying process, efficient film formation to transport the substrate into the chambers It can be performed.

上述したように、本発明に係る発光素子は、パッシベーション膜14上に応力緩和層15を有していることにより、パッシベーション膜14のピーリングやクラック等の悪影響を受けることなくパッシベーション膜14の膜厚を厚くすることができ、結果的に、極めて高いブロッキング効果を得ることができる。 As described above, the light-emitting element according to the present invention, by having a stress relieving layer 15 on the passivation film 14, the thickness of the passivation film 14 without being adversely affected, such as peeling or cracking of the passivation film 14 can a thicker, as a result, it is possible to obtain an extremely high blocking effect.

また、応力緩和層15は、パッシベーション膜14又は透明電極13と、低屈折率層16の中間の屈折率を有することにより、透明電極13、パッシベーション膜14、応力緩和層15、低屈折率層16各層の界面における屈折率の差を低減させることができ、外部の空間への光の取り出し効率を向上させることができる。 Further, the stress relieving layer 15, a passivation film 14 or the transparent electrode 13, by having an intermediate refractive index of the low refractive index layer 16, the transparent electrode 13, the passivation film 14, the stress relieving layer 15, the low refractive index layer 16 it is possible to reduce the difference in refractive index at the interface of each layer, it is possible to improve the light extraction efficiency to the outside space.

なお、本発明に係る発光素子はELディスプレイに代表される発光装置に採用することができる。 The light-emitting device according to the present invention can be adopted to a light emitting device typified by an EL display. 該発光装置は、互いに直交するように設けられた2種類のストライプ状電極の間に電界発光層を形成する方式(単純マトリクス方式)、又はTFTに接続されマトリクス状に配列された画素電極と対向電極との間に電界発光層を形成する方式(アクティブマトリクス方式)の2種類に大別されるが、本発明に係る発光素子は、単純マトリクス方式とアクティブマトリクス方式のいずれにも適用することができる。 Light emitting device, two methods (simple matrix type) for forming an electroluminescent layer between the stripe electrodes, or connected to the TFT pixel electrode and the counter arranged in a matrix provided so as to be perpendicular to each other Although is roughly classified into two methods of forming the electroluminescent layer (active matrix system) between the electrodes, the light emitting device according to the present invention, be applied to any of the simple matrix system and an active matrix system it can.

(実施の形態2) 図1(B)を参照して、本実施の形態に係る発光素子の構成について説明する。 Referring to (Embodiment 2) FIG. 1 (B), description will be given of a configuration of the light-emitting element according to this embodiment. 図1(B)は本実施の形態に係る発光素子の模式的断面図である。 Figure 1 (B) is a schematic sectional view of a light emitting device according to the present embodiment. 本実施の形態に係る発明は、パッシベーション膜14が積層構造を有していることを特徴としている。 The invention according to this embodiment is characterized in that the passivation film 14 has a laminated structure. 図示した構成においては、窒化珪素膜14aの上に酸化珪素膜14b、窒化珪素膜14cの順に積層される三層構造としている。 In the configuration shown, and a three-layer structure laminated on the silicon nitride film 14a of silicon oxide film 14b, in the order of the silicon nitride film 14c. ここで、2層目のSiO 膜は、パッシベーション膜としての機能と、SiN膜のピーリング又はクラックを防止するための機能(応力緩和層としての機能)を兼ね備えている。 Here, the second layer of SiO 2 film has both a function as a passivation film, functions to prevent the peeling or cracking of the SiN film (functions as a stress relaxation layer). そして、三層構造とすることにより、パッシベーション膜が有するバリア機能が向上し、透明電極13や電界発光層12への水分、酸素、その他不純物の侵入を効果的に阻止することができる。 Then, by a three-layer structure, improves the barrier function of the passivation film, the moisture to the transparent electrode 13 and the electroluminescent layer 12, oxygen can be effectively prevented other impurities intrusion.

なお、パッシベーション膜14の構成は、図1(B)に示したものに限定されないが、パッシベーション膜を構成する各層の界面における屈折率の差ができるだけ小さいものを用いるのが望ましい。 The structure of the passivation film 14 is not limited to that shown in FIG. 1 (B), it is desirable difference in refractive index at the interface of the layers constituting the passivation film used as small as possible. さらに、パッシベーション膜14上には、応力緩和層15、低屈折率層16が設けられる。 Further, on the passivation film 14, the stress relieving layer 15, the low refractive index layer 16 is provided. 本実施の形態における応力緩和層15は、パッシベーション膜14の最上部の層に対して、実施の形態1の(1)、(2)の関係を満たしていればよい。 Stress relieving layer 15 of the present embodiment, with respect to the top layer of the passivation film 14, in the first embodiment (1), it satisfies the relationship (2). また、応力緩和層15自体を実施の形態1に示した材料を用いた積層構造とする場合、低屈折率層16は、応力緩和層15の最上部の層に対して、実施の形態1の(1)、(2)の関係を満たしていればよい。 In the case of a laminated structure using a material showing a stress relieving layer 15 itself to the first embodiment, the low refractive index layer 16, to the uppermost layer of stress relieving layer 15, a first embodiment (1), it is sufficient to satisfy the relationship of (2). なお、本実施の形態に係る発光素子のその余の構成については、実施の形態1に準ずる。 As for its other constitution of a light emitting device according to the present embodiment conforms to the first embodiment.

本発明に係る発光素子は、パッシベーション膜14を積層構造としていることにより、バリア機能が向上し、透明電極13や電界発光層12への水分、酸素、その他不純物の侵入をより効果的に阻止することができる。 Light-emitting device according to the present invention, by that the passivation film 14 and the laminated structure, improved barrier function, moisture to the transparent electrode 13 and the electroluminescent layer 12, oxygen is more effectively prevented other impurities intrusion be able to. また、パッシベーション膜14上に応力緩和層15を有していることにより、パッシベーション膜14のピーリングやクラック等の悪影響を受けることなくパッシベーション膜14の膜厚を厚くすることができ、結果的に、極めて高いブロッキング効果を得ることができる。 Further, by having a stress relieving layer 15 on the passivation film 14, it is possible to increase the film thickness of the passivation film 14 without being adversely affected, such as peeling or cracking of the passivation film 14, consequently, it is possible to obtain an extremely high blocking effect.

また、応力緩和層15は、実施の形態1の(1)、(2)の関係に従い、パッシベーション膜14又は透明電極13と、低屈折率層16の中間の屈折率を有することにより、透明電極13、パッシベーション膜14、応力緩和層15、低屈折率層16各層の界面における屈折率の差を低減させることができ、外部の空間への光の取り出し効率を向上させることができる。 Also, the stress relaxation layer 15, the first embodiment (1), in accordance with the relationship (2), the passivation film 14 or the transparent electrode 13, by having an intermediate refractive index of the low refractive index layer 16, a transparent electrode 13, the passivation film 14, the stress relieving layer 15, it is possible to reduce the difference in refractive index at the interface of the low refractive index layer 16 layers, thereby improving the light extraction efficiency to the outside space.

なお、本発明に係る発光素子はELディスプレイに代表される発光装置に採用することができる。 The light-emitting device according to the present invention can be adopted to a light emitting device typified by an EL display. 該発光装置は、互いに直交するように設けられた2種類のストライプ状電極の間に電界発光層を形成する方式(単純マトリクス方式)、又はTFTに接続されマトリクス状に配列された画素電極と対向電極との間に電界発光層を形成する方式(アクティブマトリクス方式)の2種類に大別されるが、本発明に係る発光素子は、単純マトリクス方式とアクティブマトリクス方式のいずれにも適用することができる。 Light emitting device, two methods (simple matrix type) for forming an electroluminescent layer between the stripe electrodes, or connected to the TFT pixel electrode and the counter arranged in a matrix provided so as to be perpendicular to each other Although is roughly classified into two methods of forming the electroluminescent layer (active matrix system) between the electrodes, the light emitting device according to the present invention, be applied to any of the simple matrix system and an active matrix system it can.

(実施の形態3) 図2を参照して、本実施の形態に係る発光素子の構成について説明する。 Referring to FIG. 2 (Embodiment 3), the configuration of a light emitting device according to this embodiment. 図2は本実施の形態に係る発光素子の模式的断面図である。 Figure 2 is a schematic cross-sectional view of a light emitting device according to the present embodiment. 本実施の形態に係る発明は、低屈折率層16と対向基板18の間の空間が、充填層17によって充填されていることを特徴としている。 The invention according to this embodiment, the space between the low refractive index layer 16 and the counter substrate 18 is characterized by being filled with the filling layer 17. ここで、充填層17の屈折率は、低屈折率層16若しくは対向基板18の屈折率とほぼ同等の値、又は低屈折率層16及び対向基板18の中間の値を有していることが望ましい。 Here, the refractive index of the filling layer 17, to have substantially the same value, or intermediate value of the low refractive index layer 16 and the counter substrate 18 and the refractive index of the low refractive index layer 16 or the counter substrate 18 desirable. 例えば、低屈折率層16がLiF(n=1.30〜1.39)、対向基板18がガラス基板(n=1.5)である場合には、充填層17として、1.2〜1.6程度の屈折率を有する素材を用いるのがよい。 For example, when the low refractive index layer 16 is LiF (n = 1.30~1.39), a glass substrate (n = 1.5) the counter substrate 18, as the filling layer 17, 1.2 to 1 it is preferable to use a material having a refractive index of about .6. 例えば、フッ素を含む不活性液体のフロリナート(n=1.23〜1.31)を用いるのがよい。 For example, it is preferable to use a Fluorinert inert liquid containing fluorine (n = 1.23~1.31). あるいは、ポリテトラフロオロエチレン(n=1.36)、ポリメタクリル酸メチル(PMMA、n=1.49)、フッ素を含むポリマー(n=1.35〜1.43)の膜を用いてもよい。 Alternatively, polytetrafluoroethylene (n = 1.36), polymethyl methacrylate (PMMA, n = 1.49), even with a film of the polymer (n = 1.35~1.43) containing fluorine good.

ただし、低屈折率層16若しくは対向基板18の屈折率とほぼ同等の値、又は両者の中間の値を有するものであれば、上記材料に限定されるものではない。 However, as long as it has almost the same value, or both of the intermediate value between the refractive index of the low refractive index layer 16 or the counter substrate 18, but it is not limited to the above materials. また、屈折率の下限については、空気(n=1)よりも大きいものであれば、充填層17を設ける効果が発揮されるので、1.2程度以下でも構わない。 Further, the lower limit of the refractive index, if larger one than air (n = 1), the effect of providing a filling layer 17 is exhibited, may even not more than about 1.2.

充填層17は、対向基板18によって発光素子を封止した後、液体を真空下で注入することによって形成することができる。 Filling layer 17, after sealing the light emitting element by the counter substrate 18 can be formed by injecting a liquid under vacuum. あるいは、インクジェット法に代表される液滴吐出法、滴下法、印刷法、塗布法等を用いて作製することができる。 Alternatively, a droplet discharging method typified by an ink-jet method, a dropping method, a printing method, can be produced using a coating method, or the like.

また、対向基板18はガラス基板に限定されるものではなく、石英基板、実施の形態1で示した各種プラスチック基板等を用いることができる。 The counter substrate 18 is not limited to a glass substrate, a quartz substrate, various plastic substrates such as shown in the first embodiment. 基板10と同様の材質であっても良い。 It may be the same material as the substrate 10. なお、本実施の形態に係る発光素子のその余の構成については、実施の形態1に準ずる。 As for its other constitution of a light emitting device according to the present embodiment conforms to the first embodiment.

本発明に係る発光素子は、低屈折率層16と対向基板18の間の空間が、充填層17によって充填されていることにより、低屈折率層16と充填層17の界面、充填層17と対向基板18の界面におけるそれぞれの屈折率の差を低減させることができ、光の取り出し効率をより向上させることができる。 Light emitting device according to the present invention, the space between the low refractive index layer 16 and the counter substrate 18, by being filled with the filling layer 17, and the low-refractive index layer 16 interface of the filling layer 17, and the filling layer 17 the difference between the respective refractive indices at the interface of the counter substrate 18 can be reduced, it is possible to improve the light extraction efficiency.

なお、本発明に係る発光素子はELディスプレイに代表される発光装置に採用することができる。 The light-emitting device according to the present invention can be adopted to a light emitting device typified by an EL display. 該発光装置は、互いに直交するように設けられた2種類のストライプ状電極の間に電界発光層を形成する方式(単純マトリクス方式)、又はTFTに接続されマトリクス状に配列された画素電極と対向電極との間に電界発光層を形成する方式(アクティブマトリクス方式)の2種類に大別されるが、本発明に係る発光素子は、単純マトリクス方式とアクティブマトリクス方式のいずれにも適用することができる。 Light emitting device, two methods (simple matrix type) for forming an electroluminescent layer between the stripe electrodes, or connected to the TFT pixel electrode and the counter arranged in a matrix provided so as to be perpendicular to each other Although is roughly classified into two methods of forming the electroluminescent layer (active matrix system) between the electrodes, the light emitting device according to the present invention, be applied to any of the simple matrix system and an active matrix system it can.

(実施の形態4) 本実施の形態では、図3を参照して、応力緩和層をパッシベーション膜の下部(画素電極側)に設けた場合について説明する。 In this embodiment (Embodiment 4), with reference to FIG. 3, description will be given of a case where the stress relaxation layer provided on the lower (pixel electrode side) of the passivation film. 上記実施の形態においては、応力緩和層は、パッシベーション膜上のみに設けたが、パッシベーション膜14の下部に応力緩和層15aを形成することによっても(図3(A))、パッシベーション膜14のピーリング又はクラックを有効に防止することができる。 In the above embodiment, the stress relaxing layer is provided only on the passivation Makujo, also by forming the stress relieving layer 15a in the lower portion of the passivation film 14 (FIG. 3 (A)), peeling of the passivation film 14 or cracks can be effectively prevented. そして、応力緩和層15aを設けることにより、パッシベーション膜14のピーリングやクラック等の悪影響を受けることなくパッシベーション膜14の膜厚を厚くすることができ、結果的に、極めて高いブロッキング効果を得ることができる。 By providing the stress relieving layer 15a, it is possible to increase the film thickness of the passivation film 14 without being adversely affected, such as peeling or cracking of the passivation film 14, as a result, is possible to obtain an extremely high blocking effect it can. なお、応力緩和層15aは、積層構造を有するものであっても良い。 Incidentally, the stress relieving layer 15a may also have a layered structure.

ここで、応力緩和層15aとしては、応力の小さい有機材料や無機材料を適宜選択して用いることができる。 Here, as the stress relieving layer 15a, it may be appropriately selected and used small organic or inorganic material stress. 例えば、SiNOは応力緩和層として好適である。 For example, SiNO is suitable as a stress relaxation layer. また、SiO 、SiONを用いてもよい。 In addition, it may be used SiO 2, SiON. 他にも、α−NPD(単にNPDということもある。)やNPB(4,4'−ビス−[N−(ナフチル)−N−フェニル−アミノ]ビフェニル)、TPD等のEL素子において所謂正孔輸送、注入材料に分類されるような芳香族アミン類を用いることもできる。 Besides, (sometimes referred to simply as NPD.) Alpha-NPD and NPB (4,4'-bis - [N-(naphthyl) -N- phenyl - amino] biphenyl), ITadashi where in the EL elements of TPD like hole transport, it may also be used aromatic amines such as those classified in the injected material. 本実施の形態においては、応力緩和層15aの屈折率については、特に制限はなく材料を選択することができる。 In the present embodiment, for the refractive index of the stress relieving layer 15a, it is possible to select a material not particularly limited.

また、図3(B)のように、パッシベーション膜14の上下に応力緩和層15a(第1の応力緩和層)、応力緩和層15b(第2の応力緩和層)を設けても良い。 Further, as shown in FIG. 3 (B), the vertical stress relaxation layer 15a (first stress relieving layer) of the passivation film 14, the stress relaxation layer 15b (second stress relieving layer) may be provided. ここで、応力緩和層15bは、実施の形態1に示した条件のものを用いればよい。 Here, the stress relaxing layer 15b may be used as the condition shown in the first embodiment. 一方、応力緩和層15aについては、特に制限はないが、上述した材料を選択して用いればよい。 On the other hand, the stress relieving layer 15a, is not particularly limited, may be selected and used the above-mentioned materials. なお、応力緩和層15a、15bの材質は、同じでも異なっていても良い。 Incidentally, the stress relieving layer 15a, the material of 15b may be the same or different.

このように、パッシベーション膜14の上下に応力緩和層を設けた場合には、パッシベーション膜14のピーリングやクラックを防止しつつ、光の取り出し効率を向上させることができる。 Thus, in case of providing the stress relaxation layer and below the passivation film 14, while preventing the peeling or cracking of the passivation film 14, it is possible to improve the light extraction efficiency.

本実施例では、実施の形態1乃至3に係る発光素子を用いたアクティブマトリクス型表示装置(アクティブマトリクス型発光装置ともいう。以下同じ。)の構成について、図4、5を参照して説明する。 In this embodiment, the configuration of the active matrix display device using a light emitting device according to the first to third embodiments (also referred to as an active matrix light-emitting device. Hereinafter the same.), It will be described with reference to FIGS . 本実施例に係る表示装置は、ソース線Sx(xは自然数、1≦x≦m)と、ゲート線Gy(yは自然数、1≦y≦n)が絶縁体を介して交差する領域に複数の素子を含む画素310を複数有する(図4(A))。 Display apparatus according to this embodiment, the source line Sx (x is a natural number, 1 ≦ x ≦ m) multiple and the gate line Gy (y is a natural number, 1 ≦ y ≦ n) in the area crossing through the insulator the pixel 310 that contains the elements to a plurality Available (FIG 4 (a)). 画素310は、発光素子313と、容量素子316と、2つのトランジスタとを有する。 Pixel 310 includes a light emitting element 313, a capacitor 316, and two transistors. 2つのトランジスタのうち、1つは画素310に対するビデオ信号の入力を制御するスイッチング用のトランジスタ311であり、もう1つは発光素子313の点灯と非点灯を制御する駆動用のトランジスタ312である。 Of the two transistors, one is a transistor 311 for switching which controls input of a video signal to the pixel 310, and the other is a transistor 312 for driving controlling the lighting and non-lighting of the light emitting element 313. 容量素子316は、トランジスタ312のゲート・ソース間電圧を保持する機能を有する。 Capacitive element 316 has a function of holding the gate-source voltage of the transistor 312.

トランジスタ311のゲート電極はゲート線Gyに接続し、ソース電極及びドレイン電極の一方はソース線Sxに接続し、他方はトランジスタ312のゲート電極に接続する。 The gate electrode of the transistor 311 is connected to the gate line Gy, one of a source electrode and a drain electrode connected to the source line Sx, the other is connected to a gate electrode of the transistor 312. トランジスタ312のソース電極及びドレイン電極の一方は電源線Vx(xは自然数、1≦x≦l)を介して第1の電源317に接続し、他方は発光素子313の画素電極に接続する。 The source electrode and the one power supply line Vx of the drain electrode (x is a natural number, 1 ≦ x ≦ l) of the transistor 312 is connected to the first power supply 317 through, the other is connected to a pixel electrode of the light emitting element 313. 発光素子313の対向電極(透明電極13)は第2の電源318に接続する。 The counter electrode of the light emitting element 313 (the transparent electrode 13) is connected to the second power supply 318. 容量素子316はトランジスタ312のゲート電極とソース電極の間に設けられる。 Capacitive element 316 is provided between the gate electrode and the source electrode of the transistor 312. トランジスタ311、312の導電型は、N型とP型のどちらでもよいが、図示する構成では、トランジスタ311はN型、トランジスタ312はP型の場合を示す。 The conductivity type of transistors 311 and 312, but may be either N-type and P-type, in the shown structure, the transistor 311 is N-type, the transistor 312 shows the case of a P-type. 第1の電源317の電位と第2の電源318の電位は特に制約されないが、発光素子313に順方向バイアス又は逆方向バイアスの電圧が印加されるように、互いに異なる電位に設定する。 The first potential of the power supply 317 and the potential of the second power source 318 is not particularly limited, as a forward bias voltage or a reverse bias to the light emitting element 313 is applied, it is set to different potentials from each other.

トランジスタ311、312を構成する半導体は、非晶質半導体(アモルファスシリコン)、微結晶半導体、結晶質半導体、有機半導体等のいずれでもよい。 Semiconductor constituting the transistor 311 and 312, an amorphous semiconductor (amorphous silicon), a microcrystalline semiconductor, a crystalline semiconductor may be either an organic semiconductor. 微結晶半導体は、シランガス(SiH )とフッ素ガス(F )を用いて形成するか、シランガスと水素ガスを用いて形成するか、上記に挙げたガスを用いて薄膜を形成後にレーザ光の照射を行って形成してもよい。 Microcrystalline semiconductor, silane gas (SiH 4) and fluorine gas (F 2) or formed using either formed using a silane gas and hydrogen gas, the laser beam after forming a thin film using the gas listed above it may be formed by performing the irradiation. トランジスタ311、312のゲート電極は、導電性材料により単層又は積層で形成する。 The gate electrode of the transistor 311 and 312, a conductive material formed in a single layer or stacked layers. 例えば、窒化タングステン(WN)の上にタングステン(W)を積む積層構造や、モリブデン(Mo)の上にアルミニウム(Al)、Moを積む積層構造、窒化モリブデン(MoN)の上にMoを順に積む積層構造を採用するとよい。 For example, gain and layered structure to gain tungsten (W) on the tungsten nitride (WN), the laminated structure to gain aluminum (Al), Mo on molybdenum (Mo), a Mo on molybdenum nitride (MoN) in order or to employ a stacked structure.

また図4(B)は、本実施例に係る表示装置の表示パネル部分の上面図である。 The FIG. 4 (B) is a top view of a display panel portion of the display device according to the present embodiment. 図4(B)において、基板405上には、発光素子を含む画素(図4(A)で示した画素310)を複数有する表示領域400、ゲートドライバ401、ゲートドライバ402、ソースドライバ403及びFPC等の接続フィルム407が設けられる(図4(B))。 In FIG. 4 (B), on the substrate 405, the pixel (FIG. 4 (a pixel 310 shown in A)) display area 400 in which a plurality having a gate driver 401, gate driver 402, source driver 403 and the FPC including a light emitting element connecting film 407 are provided in an equal (FIG. 4 (B)). 接続フィルム407はICチップなどに接続する。 Connecting film 407 is connected, such as an IC chip.

図5は、図4(B)の表示パネルのA−Bにおける断面図を示している。 Figure 5 shows a cross-sectional view taken along A-B of the display panel of FIG. 4 (B). 図5(A)はトップエミッション型、図5(B)はデュアルエミッション型の表示パネルを示している。 FIG. 5 (A) top emission type, FIG. 5 (B) shows a display panel of a dual emission type.

図5(A)、(B)ともに、表示領域400に設けられたトランジスタ312(図4(A)におけるトランジスタ311は省略する。)と、発光素子313、ソースドライバ403に設けられた素子群410を示している。 Figure 5 (A), (B) both transistors 312 provided in the display area 400 (the transistor 311 in FIG. 4 (A) is omitted.) And, the light emitting element 313, group elements provided in the source driver 403 410 the shows. また、316は、容量素子である。 Also, 316 is a capacitive element. 表示領域400、ゲートドライバ401、402及びソースドライバ403の周囲にはシール材408が設けられ、発光素子313は、シール材408と対向基板406により封止される。 Display area 400, in the periphery of the gate driver 401 and the source driver 403 is a sealing material 408 provided, the light emitting element 313 is sealed by a sealing member 408 and the counter substrate 406. この封止処理は、発光素子313を水分から保護するための処理であり、ここではカバー材(ガラス、セラミックス、プラスチック、金属等)により封止する方法を用いるが、熱硬化性樹脂や紫外光硬化性樹脂を用いて封止する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法を用いてもよい。 The sealing treatment is a light-emitting element 313 a process for protecting from moisture, wherein the cover member is (glass, ceramics, plastic, metal, etc.) using the method of sealing, the thermosetting resin or ultraviolet light method of sealing with a curable resin, a method may be used for sealing the thin film having a high barrier property such as metal oxide or nitride. ただし、光の取り出し効率を向上させるために、空気又は実施の形態3における充填層17に対して屈折率が小さい材料を用いるのが望ましい。 However, in order to improve the light extraction efficiency, to use a material having a smaller refractive index with respect to the filling layer 17 in the third air or implementation desired.

ここで、シール材408としては、代表的には紫外線硬化又は熱硬化のエポキシ樹脂を用いればよい。 Here, the sealing member 408, typically epoxy resin may be used ultraviolet-curing or heat curing. ここでは屈折率1.50、粘度500cps、ショアD硬度90、テンシル強度3000psi、Tg点150℃、体積抵抗1×10 15 Ω・cm、耐電圧450V/milである高耐熱のUVエポキシ樹脂(エレクトロライト社製:2500Clear)を用いる。 Here refractive index 1.50, viscosity 500 cps, a Shore D hardness of 90, tensile strength 3000 psi, Tg point 0.99 ° C., the volume resistivity 1 × 10 15 Ω · cm, high temperature resistant UV epoxy resin which is the withstand voltage 450V / mil (Electro light Co., Ltd.: 2500Clear) is used.

また、発光素子313のうち、透明電極13は、図4(A)における第2の電源318に接続される。 Also, of the light emitting element 313, the transparent electrode 13 is connected to the second power supply 318 in FIG. 4 (A). 基板405上に形成される素子は、非晶質半導体に比べて移動度等の特性が良好な結晶質半導体(ポリシリコン)により形成することが好適であり、そうすると、同一表面上におけるモノリシック化が実現される。 Element formed on the substrate 405 is preferably made of characteristics such as mobility than an amorphous semiconductor is formed by excellent crystalline semiconductor (polysilicon), Then, it monolithically on the same surface It is realized. 上記構成を有するパネルは、接続する外部ICの個数が減少するため、小型・軽量・薄型が実現される。 Panel having the above structure, the number of external IC to be connected to reduce, small, light and thin is realized.

なお、表示領域400は絶縁表面上に形成された非晶質半導体(アモルファスシリコン)をチャネル部としたトランジスタにより構成し、ゲートドライバ401、402及びソースドライバ403はICチップにより構成してもよい。 The display area 400 is constituted by transistors having a channel portion of the amorphous semiconductor formed on an insulating surface (amorphous silicon), a gate driver 401, 402 and the source driver 403 may be formed of IC chips. ICチップは、COG方式により基板405上に貼り合わせたり、基板405に接続する接続フィルム407に貼り合わせたりしてもよい。 IC chips, or bonded on the substrate 405 by a COG method, may or bonded to the connection film 407 to be connected to the substrate 405. 非晶質半導体は、CVD法を用いることで、大面積の基板に簡単に形成することができ、かつ結晶化の工程が不要であることから、安価なパネルの提供を可能とする。 Amorphous semiconductor, the use of the CVD method, can be easily formed on a large substrate, and which since crystallization process is not required, and possible to provide an inexpensive panel. また、この際、インクジェット法に代表される液滴吐出法により導電層を形成すると、より安価なパネルの提供を可能とする。 At this time, when forming a conductive layer by a droplet discharging method typified by an ink-jet method, and more inexpensive panel can be provided.

ここで、図5(A)についてさらに詳説する。 Now it is further described in detail FIG. 5 (A). 図5(A)に示す構成では、トランジスタ312及び素子群410上に、第1の層間絶縁膜411、第2の層間絶縁膜412、第3の層間絶縁膜413が設けられている。 In the configuration shown in FIG. 5 (A), over the transistor 312 and the element group 410, the first interlayer insulating film 411, second interlayer insulating film 412, the third interlayer insulating film 413 is provided. そして、第1の層間絶縁膜411、第2の層間絶縁膜412に設けられた開孔部を介して配線414が形成されている。 Then, the first interlayer insulating film 411, the wiring 414 through an opening provided in the second interlayer insulating film 412 is formed. 配線414はトランジスタ312及び素子群410のソース配線若しくはドレイン配線、又は容量素子316の容量配線等として機能する。 Wiring 414 is a source wiring or a drain wiring of the transistor 312 and the element group 410, or functions as a capacitor wiring, etc. of the capacitor 316. 配線414としては、アルミニウム及びニッケルを含む合金を用いるのが望ましい。 As the wiring 414, to use an alloy containing aluminum and nickel it is preferable. また、この合金に、さらに炭素、コバルト、鉄、珪素等を含有させても良い。 Further, in the alloy, further carbon, cobalt, iron, may be contained or silicon. これらの含有率は、例えば、炭素を0.1〜3.0原子%、ニッケル、コバルト、鉄のうち少なくとも一種以上の元素を0.5〜7.0原子%、珪素を0.5〜2.0原子%とするのがよい。 These contents, for example, carbon 0.1 to 3.0 atom%, nickel, cobalt, at least one element of iron 0.5 to 7.0 atomic%, silicon 0.5 to 2 preferably set to 2.0 atomic%. この材料は、抵抗値が3.0〜5.0Ωcmと低いのが、特徴の一つである。 This material, the resistance value is 3.0~5.0Ωcm low, which is one of the features.

ここで、配線414としてAlを用いた場合、画素電極11、例えばITOとの腐食が発生してしまうという問題がある。 Here, if a wiring 414 with Al, there is a problem that corrosion of the pixel electrode 11, for example, ITO occurs. ただし、このような場合であっても、Al(又はAl−Si合金)をTi又はTiNで挟んだ積層構造をすることにより、ITOとの良好なコンタクトを獲得することができる。 However, even in such a case, Al (or Al-Si alloy) by a laminated structure sandwiched between Ti or TiN, may obtain a good contact with the ITO. 例えば、基板側からTiの上にAl、Tiの順に積層される積層構造とすればよい。 For example, it may be on the substrate side of the Ti Al, a laminate structure laminated in the order of Ti. これに対し、上記Al−C合金又はAl−C−Ni合金等は、その酸化還元電位がITO等の透明導電膜のそれと非常に近似しているため、積層構造としなくとも(Ti又はTiN等で挟持しなくとも)ITO等と直接接するコンタクトが可能である。 In contrast, the Al-C alloy or Al-C-Ni alloy or the like, since the oxidation-reduction potential is the same very similar transparent conductive film such as ITO, even without a laminate structure (Ti or TiN or the like in even without pinching) can contact in direct contact with ITO or the like. 配線414は、上記合金からなるターゲット材を用い、スパッタリング法を用いて形成することができる。 Wire 414, using a target material made of the alloy can be formed by a sputtering method. また、上記合金に対し、レジストをマスクとしてエッチングを行う際には、ウエットエッチングによって行うのがよい。 Further, with respect to the alloy, when performing etching using the resist as a mask, it may be carried out by wet etching. この場合、エッチャントとしては、リン酸等を用いることができる。 In this case, as an etchant, it is possible to use phosphoric acid and the like. なお、第2の電源318に接続される配線も、配線414と同様に形成することができる。 The wiring connected to the second power supply 318 may also be formed in the same manner as the wiring 414.

さらに、第3の層間絶縁膜413に設けられた開孔部を介して画素電極11が形成されている。 Further, the pixel electrode 11 through an opening provided in the third interlayer insulating film 413 is formed. 図5(A)はトップエミッション型であるので、画素電極11は、反射性導電膜を用いる。 Since FIG. 5 (A) is a top emission type, the pixel electrode 11 using a reflective conductive film.

なお、第1乃至第3の層間絶縁膜の材質については特に制限はないが、例えば、第1の層間絶縁膜は無機材料、第2の及び第3の層間絶縁膜は有機材料とすればよい。 Although no particular limitation on the material of the first to third interlayer insulating film, for example, a first interlayer insulating film is an inorganic material, the second and the third interlayer insulating film may be an organic material . この際、無機材料としては、酸化珪素、窒化珪素、酸窒化珪素、DLC或いは窒化炭素(CN)等の炭素を有する膜、PSG(リンガラス)、BPSG(リンボロンガラス)、アルミナ膜等を用いることができる。 In this case, as the inorganic material, silicon oxide, silicon nitride, silicon oxynitride, DLC or film containing carbon such as a carbon nitride (CN), PSG (phosphosilicate glass), BPSG (borophosphosilicate glass), an alumina film, etc. be able to. 形成方法としては、プラズマCVD法、減圧CVD(LPCVD)法、大気圧プラズマ等を用いることができる。 As a forming method, it is possible to use a plasma CVD method, a low pressure CVD (LPCVD) method, atmospheric pressure plasma, or the like. あるいは、塗布法により得られるSOG膜(例えば、アルキル基を含むSiOx膜)を用いることもできる。 Alternatively, it is also possible to use an SOG film obtained by a coating method (e.g., SiOx film containing an alkyl group).

一方、有機材料としては、ポリイミド、アクリル、ポリアミド、レジスト又はベンゾシクロブテン等の感光性又は非感光性の有機材料や、シロキサン等の耐熱性有機樹脂、を用いることができる。 Meanwhile, as the organic material, polyimide, acrylic, polyamide, resist, or or a photosensitive or non-photosensitive organic material benzocyclobutene, heat-resistant organic resin such as siloxane, a. 形成方法としては、その材料に応じて、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン印刷、オフセット印刷等)、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を採用することができる。 As a forming method, depending on the material, spin coating, dip coating, spray coating, droplet discharging (ink-jet method, screen printing, or offset printing), doctor knife, a roll coater, a curtain coater, employing a knife coater, or the like be able to. なお、上記材料を積層させて、第1乃至第3の層間絶縁膜を形成しても良い。 Incidentally, by laminating the material may be formed first to third interlayer insulating film.

画素電極11の周囲には、隔壁層409(土手、バンク、障壁などとも呼ばれる。)が形成されている。 Around the pixel electrode 11, partition layer 409 (the bank, the bank is also referred to as a barrier.) Are formed. 隔壁層409としては、感光性又は非感光性のポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン)等の有機樹脂材料や、シロキサン等の耐熱性有機樹脂、その他無機絶縁材料(SiN、SiO、SiON、SiNO等)、又はこれらの積層を用いることができる。 The partition wall layer 409, a photosensitive or non-photosensitive polyimide, acrylic, polyamide, polyimide amide, resist, or or an organic resin material benzocyclobutene), heat-resistant organic resin such as siloxane, other inorganic insulating material (SiN, SiO, SiON, SiNO, etc.), or it can be used those stacked. ここでは窒化シリコン膜で覆われた感光性の有機樹脂を用いる。 Here a photosensitive organic resin covered with a silicon nitride film. また、上記絶縁物として、感光性の光によってエッチャントに不溶解性となるネガ型、又は光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。 Further, as the insulator, it can be used either a positive type which becomes soluble in an etchant in an etchant by photosensitive light insoluble become negative, or by light.

なお、隔壁層409の側面形状については特に制限はないが、図5等に示すように、S字状を有しているのがよい。 Although no particular limitation on the side shape of the partition layer 409, as shown in FIG. 5 or the like, it is preferable has a S-shape. 換言すれば隔壁層409の側面において、変曲点を有するような構造とするのが望ましい。 In aspects of the partition layer 409 in other words, it is desirable to structure so as to have an inflection point. これにより、画素電極11上に形成される電界発光層12、透明電極13等のカバレッジを良好にすることができる。 This makes it possible to improve the electroluminescent layer 12 is formed on the pixel electrode 11, the coverage of such transparent electrode 13. ただし、これに限定されるものではなく、絶縁物の上端部のみに曲率半径を有する曲面を持たせる構造としても良い。 However, the invention is not limited thereto, may have a structure has a curved surface with a curvature radius of only a top portion of the insulator.

さらに、画素電極11上には、実施の形態1乃至3の要領で、電界発光層12、透明電極13、パッシベーション膜14、応力緩和層15、低屈折率層16等が形成される。 Furthermore, on the pixel electrode 11, in the manner of the first to third embodiments, the electroluminescent layer 12, the transparent electrode 13, the passivation film 14, the stress relieving layer 15, the low refractive index layer 16 and the like are formed. 図示する構成では、実施の形態1を採用したが、これに限定されるものではない。 In the shown structure, but it adopts the first embodiment, but is not limited thereto. 例えば、空間415に、実施の形態3で説明した充填層17を設けても良い。 For example, the space 415 may be provided with a filling layer 17 described in the third embodiment. また、パッシベーション膜14以上の層は基板全面に形成したが、勿論これに限定されるものではない。 Further, although the passivation film 14 or more layers are formed on the entire surface of the substrate, but the present invention is of course not limited thereto.

図5(A)に示す構造では、第2の層間絶縁膜412上にさらに、第3の層間絶縁膜413を設け、その上に画素電極11を形成しているため、発光素子313が形成される領域がトランジスタ312や配線414の形成領域によって制限されることなく、設計の自由度が増す。 In the structure shown in FIG. 5 (A), further on the second interlayer insulating film 412, the third interlayer insulating film 413 is provided, for forming the pixel electrode 11 thereon, the light emitting element 313 is formed that area without being limited by the formation region of the transistor 312 and the wiring 414, the degree of freedom in design is increased. また、それによって、所望の開口率を有する表示装置を得ることができる。 It also makes it possible to obtain a display device having a desired aperture ratio.

次に、図5(B)についてさらに詳説する。 Now it is described in detail FIG. 5 (B). 図5(B)に示す構成では、トランジスタ312及び素子群410上に、第1の層間絶縁膜411、第2の層間絶縁膜412が設けられている。 5 In the structure (B), the over the transistor 312 and the element group 410, the first interlayer insulating film 411, second interlayer insulating film 412 is provided. そして、第1の層間絶縁膜411、第2の層間絶縁膜412に設けられた開孔部を介して配線414が形成されている。 Then, the first interlayer insulating film 411, the wiring 414 through an opening provided in the second interlayer insulating film 412 is formed. 配線414はトランジスタ312及び素子群410のソース配線若しくはドレイン配線、又は容量素子316の容量配線等として機能する。 Wiring 414 is a source wiring or a drain wiring of the transistor 312 and the element group 410, or functions as a capacitor wiring, etc. of the capacitor 316. さらに、少なくとも一の配線414を介して、トランジスタ312と画素電極11とが接続されている。 Furthermore, through at least one wiring 414, the transistor 312 and the pixel electrode 11 is connected. 図5(B)はデュアルエミッション型であるので、画素電極11は透光性導電膜を用いる。 Since FIG. 5 (B) is a dual emission type, the pixel electrode 11 using a light-transmitting conductive film. また、図示する構成では、配線414を形成した後に、画素電極11を形成しているが、その逆の構成としても良い。 Further, in the shown structure, after forming the wiring 414, but forms a pixel electrode 11 may be configured vice versa. また、配線414と画素電極11を同一のレイヤー(層)で形成しても良い。 It is also possible to form the wiring 414 and the pixel electrode 11 in the same layer (layer).

なお、本実施例において、トランジスタ312上に設けられる第1の層間絶縁膜411は、主にNa、O 、水分等の不純物のトランジスタ312への侵入を阻止するバリア機能を有するため(該機能を有することから「キャップ絶縁膜」等と呼ばれることもある。)、できるだけ形成するのが望ましいが、省略することも可能である。 In the present embodiment, the first interlayer insulating film 411 provided over the transistor 312 is mainly Na, O 2, because it has a barrier function of preventing invasion of impurities of the transistor 312 such as moisture (the functional sometimes referred to as "cap insulating film" and the like because of its.), it is desirable as much as possible formation, it may be omitted.

画素電極11の周囲には、隔壁層409(土手、バンクなどとも呼ばれる。)が形成されている。 Around the pixel electrode 11, partition layer 409 (bank, also referred to as banks.) Are formed. さらに、画素電極11上には、実施の形態1乃至3の要領で、電界発光層12、透明電極13、パッシベーション膜14、応力緩和層15、低屈折率層16等が形成される。 Furthermore, on the pixel electrode 11, in the manner of the first to third embodiments, the electroluminescent layer 12, the transparent electrode 13, the passivation film 14, the stress relieving layer 15, the low refractive index layer 16 and the like are formed. 図示する構成では、実施の形態1を採用したが、これに限定されるものではない。 In the shown structure, but it adopts the first embodiment, but is not limited thereto. 例えば、空間415に、実施の形態3で説明した充填層17を設けても良い。 For example, the space 415 may be provided with a filling layer 17 described in the third embodiment.

また、本発明に係る発光素子は、透明電極13を通過させて発光させる上面出射型(又は両面出射型)である。 The light emitting element according to the present invention is a top emission type in which light is emitted by passing through the transparent electrode 13 (or dual emission). 例えば、透明電極13が陰極として機能する場合には、1nm〜10nmのアルミニウム膜、もしくはLiを微量に含むアルミニウム膜を用いるとよい。 For example, in the case where the transparent electrode 13 functions as a cathode, an aluminum film of 1 nm to 10 nm, or a Li may be used an aluminum film containing a small amount. 透明電極13としてAl膜を用いる構成とすると、電界発光層12と接する材料を酸化物以外の材料で形成することが可能となり、発光装置の信頼性を向上させることができる。 When a configuration is used an Al film as the transparent electrode 13, it is possible to form a material in contact with the electroluminescent layer 12 of a material other than an oxide, it is possible to improve the reliability of the light emitting device. また、1nm〜10nmのアルミニウム膜を形成する前に陰極バッファ層としてCaF 、MgF 、またはBaF からなる透光性を有する層(膜厚1nm〜5nm)を形成してもよい。 Further, CaF 2, MgF 2, or BaF layer (thickness 1 nm to 5 nm) with 2 consisting translucent may be formed as a cathode buffer layer before forming the aluminum film 1 nm to 10 nm. また、陰極の低抵抗化を図るため、透明電極13として、1nm〜10nmの金属薄膜と透明導電膜(ITO、酸化インジウム酸化亜鉛合金(In ―ZnO)、酸化亜鉛(ZnO)等)との積層構造としてもよい。 Further, in order to lower the resistance of the cathode, as a transparent electrode 13, the metal thin film and a transparent conductive film of 1 nm to 10 nm (ITO, indium oxide-zinc oxide alloy (In 2 O 3 -ZnO), zinc oxide (ZnO), etc.) or a stacked structure of the. 或いは、陰極の低抵抗化を図るため、発光領域とならない領域の透明電極13上に補助電極を設けてもよい。 Alternatively, to reduce the resistance of the cathode may be an auxiliary electrode provided on the transparent electrode 13 in the region which is not a light emitting region. また、陰極形成の際には蒸着による抵抗加熱法を用い、蒸着マスクを用いて選択的に形成すればよい。 Also, when the cathode was formed using a resistance heating method by vapor deposition, it may be selectively formed by using an evaporation mask.

なお、第1及び第2の層間絶縁膜、配線414、隔壁層409等の材質、構成は、図5(A)に係る発明に準ずる。 The first and second interlayer insulating film, the wiring 414, a material such as the partition layer 409, the structure conforms to the invention according to FIG. 5 (A).

また、図5(B)では、画素電極11が容量素子404が形成される領域まで延在しており、画素電極11が容量素子404の容量電極の役割をも担っている。 Further, in FIG. 5 (B), the extend to a region where the pixel electrode 11 the capacitor 404 is formed, the pixel electrode 11 also plays the role of a capacitor electrode of the capacitor 404. また、接続フィルム407を設ける位置が、図5(A)とは異なっており、第2の層間絶縁膜412上に形成されている。 The connection film 407 is provided position is different from the FIG. 5 (A), the is formed on the second interlayer insulating film 412. この際、接続フィルム407と素子群410とは、配線414を介して接続されている。 In this case, the connecting film 407 and the element group 410 are connected via the wiring 414. かくして、デュアルエミッション型表示装置が得られる。 Thus, the dual emission display device can be obtained.

なお、図5(A)、(B)に係る発明におけるそれぞれの特徴的部分は、相互に置換又は組み合わせて実施することができる。 Incidentally, each characteristic portion of the invention according to FIG. 5 (A), (B) can be carried substituted or in combination with one another. また、本実施例は、上記実施の形態及び他の実施例と自由に組み合わせることができる。 This embodiment can be freely combined with the embodiment mode and other embodiments described above.

本実施例では、実施例1に係るアクティブマトリクス型表示装置の他の構成について、図6を参照して説明する。 In this embodiment, another configuration of an active matrix display device according to the first embodiment will be described with reference to FIG. 本実施例に係る表示装置は、各画素部にカラーフィルタが設けられ、実施例1における第2若しくは第3の層間絶縁膜、若しくは隔壁層409のうち少なくとも一の層に又はその層の一部に、カーボンや、遮光性を有する金属の粒子が添加されていることを特徴としている。 Display apparatus according to this embodiment, the color filter is provided in each pixel unit, the second or the third interlayer insulating film in Embodiment 1, or a portion of at least one layer or the layer of the partition wall layer 409 to, is characterized in that, carbon, metal particles having a light shielding property is added. 以下、詳説する。 It will now be described in detail.

まず、図6(A)に示すトップエミッション型表示装置は、対向基板406上にR、G、Bのカラーフィルタ90〜92を有する。 First, a top emission type display device shown in FIG. 6 (A), having R, G, and color filters 90 to 92 of the B on the counter substrate 406. カラーフィルタ90〜92は、公知の材料、公知の方法によって作成することができる。 Color filters 90 to 92 may be made known material by a known method. 電界発光層の材料は、基本的には、白色発光が可能なものとする。 Materials of the electroluminescent layer is basically assumed white light possible. また、第2の層間絶縁膜及び隔壁層として、アクリル、ポリイミド、シロキサン等の有機材料に、カーボン(炭素)又は金属の粒子を添加した遮光性を有する層間絶縁膜417及び遮光性を有する隔壁層416を用いた構成を有する。 Further, as the second interlayer insulating film and the partition layer, acrylic, polyimide, an organic material such as siloxane, a partition layer having an interlayer insulating film 417 and the light-shielding property having a light-shielding property obtained by adding carbon (carbon) or metal particles having a configuration using a 416. 一方、第3の層間絶縁膜413は、アクリル、ポリイミド、シロキサン等の透明な有機樹脂を用いて形成されている。 On the other hand, the third interlayer insulating film 413, an acrylic, a polyimide, and is formed of a transparent organic resin such as siloxane.

ここで、遮光性を有する層間絶縁膜417及び遮光性を有する隔壁層416は、振とう機や超音波振動器等を用いて、アクリル、ポリイミド、シロキサン等の有機材料に、カーボンや、遮光性を有する金属の粒子を添加して撹拌した後、必要に応じて濾過を行い、その後、スピンコート法を用いて形成される。 Here, the partition wall layer 416 having an interlayer insulating film 417 and the light-shielding property having a light shielding property, using a shaker or an ultrasonic vibrator or the like, acrylic, polyimide, an organic material such as siloxane, or carbon, light-shielding property after stirring by adding particles of a metal having, then filtered if necessary, then, is formed by spin coating. 有機材料にカーボン粒子や金属粒子を添加する際は、均一に混合されるように、界面活性剤や分散剤などを添加してもよい。 When adding carbon particles or metal particles to organic materials, as are uniformly mixed, and a surfactant or a dispersant may be added. また、カーボン粒子を添加する際は、カーボン粒子の濃度が重量パーセントで5〜15%となるように、その添加量を調節するとよい。 Further, when adding the carbon particles, so that the concentration of the carbon particles is 5-15% by weight, it may be adjusted to the amount added. また、スピンコート法で形成した後の薄膜をそのまま用いてもよいが、硬化を目的とした焼成を行ってもよい。 Although the thin film may also be used as it is after formation by a spin coating method, curing may be baked for the purpose of. 成膜された薄膜の透過率は0%、又はほぼ0%近い値となる。 Transmittance of the deposited film 0%, or becomes almost 0% value close. また、反射率も0%、又はほぼ0%に近い値となる。 The zero percent reflectance, or is substantially close to 0%.

なお、遮光性を有する層間絶縁膜417又は遮光性を有する隔壁層416は、その一部に透明な絶縁層を含んでいても良い。 Incidentally, the partition wall layer 416 having an interlayer insulating film 417 or the light-shielding property having a light shielding property may include a transparent insulating layer on a portion thereof. 逆に、第3の層間絶縁膜は、その一部に遮光性を有する絶縁層を含んでいても良い。 Conversely, the third interlayer insulating film may include an insulating layer having a light shielding property in a part thereof. なお、画素電極11上には、実施の形態1乃至3の要領で、電界発光層12、透明電極13、パッシベーション膜14、応力緩和層15、低屈折率層16等が形成される。 Incidentally, on the pixel electrode 11, in the manner of the first to third embodiments, the electroluminescent layer 12, the transparent electrode 13, the passivation film 14, the stress relieving layer 15, the low refractive index layer 16 and the like are formed. 図示する構成では、実施の形態1を採用したが、これに限定されるものではない。 In the shown structure, but it adopts the first embodiment, but is not limited thereto. 例えば、空間415に、実施の形態3で説明した充填層17を設けても良い。 For example, the space 415 may be provided with a filling layer 17 described in the third embodiment. また、第1の層間絶縁膜411、配線414の材質、構成は、実施例1に準ずる。 Further, the first interlayer insulating film 411, the material of the wiring 414, the structure conforms to the first embodiment.

図6(A)に示すトップエミッション型表示装置は、遮光性を有する層間絶縁膜417、遮光性を有する隔壁層416が設けられていることにより、発光層からの不要光(下面出射された光が反射することによって発生する光も含む。)により、画素間の輪郭がぼやけたりする影響を抑制することができる。 Top emission type display device shown in FIG. 6 (A), the interlayer insulating film 417 having a light-shielding property, by the partition wall layer 416 is provided having a light-shielding property, unnecessary light from the light-emitting layer (bottom emission light There also comprises light generated by reflection. by), it is possible to suppress the influence of blurred outline between pixels. つまり、遮光性を有する上記絶縁膜が不要光を吸収するために、画素間の輪郭が明瞭なものとなり、高精細な画像を表示することができる。 That is, to the insulating film having a light shielding property absorbs unnecessary light, the contour between the pixels becomes as clear, it is possible to display a high-definition image. また、遮光膜の配置により不要光による影響を抑制することができるために、偏光板が不要となり、小型化、軽量化、薄型化が実現される。 Further, in order to be able to suppress the influence of unnecessary light by the arrangement of the light-shielding film, a polarizing plate is not necessary, smaller, lighter, thinner is achieved. また、不要光が、特に画素のトランジスタ形成領域にリークすることを防止することができ、信頼性の高いトランジスタによるアクティブマトリクス駆動が可能となる。 Furthermore, unnecessary light, in particular can be prevented from being leaked to the transistor forming region of a pixel, it is possible to active matrix drive by highly reliable transistor.

次に、図6(B)に示すデュアルエミッション型表示装置は、基板405上に、トランジスタ312、第1の層間絶縁膜411が設けられ、さらに、遮光性を有する層間絶縁膜417が設けられた構成を有する。 Next, the dual emission display device shown in FIG. 6 (B), on a substrate 405, transistors 312, a first interlayer insulating film 411 is provided, further, the interlayer insulating film 417 having a light-shielding property is provided having the configuration. そして、遮光性を有する層間絶縁膜417には、発光層からの光を通過させるための開口部が設けられた後、該開口部に、赤、緑、青色の顔料を含み、かつ透光性を有する樹脂を充填することにより、カラーフィルタ93〜95が形成される。 Then, the interlayer insulating film 417 having a light shielding property, after the opening for passing the light from the light-emitting layer is provided, the opening includes red, green, blue pigment, and translucent by filling a resin having a color filter 93 to 95 is formed. この顔料を含んだ樹脂は、液滴吐出法を用いて選択的に形成するのが望ましい。 Resin containing the pigment, it is desirable to selectively formed by a droplet discharge method. さらに、対向基板406には、図6(A)と同様に、R、G、Bのカラーフィルタ90〜92が設けられている。 Further, the counter substrate 406, similarly to FIG. 6 (A), R, G, color filters 90 to 92 of the B are provided. カラーフィルタ90〜92は、公知の材料、公知の方法によって作成することができる。 Color filters 90 to 92 may be made known material by a known method.

また、第2層間絶縁膜及び隔壁層の一部として、アクリル、ポリイミド、シロキサン等の有機材料に、カーボン又は金属の粒子を添加した遮光性を有する層間絶縁膜417及び遮光性を有する隔壁層416を用いた構成を有する。 Also as part of the second interlayer insulating film and the partition layer, acrylic, polyimide, an organic material such as siloxane, a partition layer having an interlayer insulating film 417 and the light-shielding property having a light-shielding property obtained by adding carbon or metal particles 416 It has a configuration that was used. 隔壁層の残りの一部は、アクリル、ポリイミド、シロキサン等の透明な有機樹脂を用いて形成されている。 The remaining portion of the partition wall layer, acrylic, polyimide, is formed using a transparent organic resin such as siloxane. なお、遮光性を有する層間絶縁膜417は、その一部に透明な絶縁層を含んでいても良い。 The interlayer insulating film 417 having a light shielding property may include a transparent insulating layer on a portion thereof.

ここで、遮光性を有する層間絶縁膜417及び遮光性を有する隔壁層416は、振とう機や超音波振動器等を用いて、アクリル、ポリイミド、シロキサン等の有機材料に、カーボンや、遮光性を有する金属の粒子を添加して撹拌した後、必要に応じて濾過を行い、その後、スピンコート法を用いて形成される。 Here, the partition wall layer 416 having an interlayer insulating film 417 and the light-shielding property having a light shielding property, using a shaker or an ultrasonic vibrator or the like, acrylic, polyimide, an organic material such as siloxane, or carbon, light-shielding property after stirring by adding particles of a metal having, then filtered if necessary, then, is formed by spin coating. 有機材料にカーボン粒子や金属粒子を添加する際は、均一に混合されるように、界面活性剤や分散剤などを添加してもよい。 When adding carbon particles or metal particles to organic materials, as are uniformly mixed, and a surfactant or a dispersant may be added. また、カーボン粒子を添加する際は、カーボン粒子の濃度が重量パーセントで5〜15%となるように、その添加量を調節するとよい。 Further, when adding the carbon particles, so that the concentration of the carbon particles is 5-15% by weight, it may be adjusted to the amount added. また、スピンコート法で形成した後の薄膜をそのまま用いてもよいが、硬化を目的とした焼成を行ってもよい。 Although the thin film may also be used as it is after formation by a spin coating method, curing may be baked for the purpose of. 成膜された薄膜の透過率と反射率は、共に0%、又はほぼ0%に近い値となる。 Transmittance and reflectance of the formed film are both 0%, or is substantially close to 0%.

なお、画素電極11上には、実施の形態1乃至3の要領で、電界発光層12、透明電極13、パッシベーション膜14、応力緩和層15、低屈折率層16等が形成される。 Incidentally, on the pixel electrode 11, in the manner of the first to third embodiments, the electroluminescent layer 12, the transparent electrode 13, the passivation film 14, the stress relieving layer 15, the low refractive index layer 16 and the like are formed. 図示する構成では、実施の形態1を採用したが、これに限定されるものではない。 In the shown structure, but it adopts the first embodiment, but is not limited thereto. 例えば、空間415に、実施の形態3で説明した充填層17を設けても良い。 For example, the space 415 may be provided with a filling layer 17 described in the third embodiment. また、第1の層間絶縁膜411、配線414の材質、構成は、実施例1に準ずる。 Further, the first interlayer insulating film 411, the material of the wiring 414, the structure conforms to the first embodiment.

図6(B)に示すデュアルエミッション型表示装置は、遮光性を有する層間絶縁膜417、遮光性を有する隔壁層416が設けられていることにより、発光層からの不要光により、画素間の輪郭がぼやけたりする影響を抑制することができる。 Dual emission type display device shown in FIG. 6 (B), by an interlayer insulating film 417 having a light-shielding property, the barrier layer 416 having a light shielding property is provided by unnecessary light from the light emitting layer, the contour between the pixels it is possible to suppress the effect is blurred. つまり、遮光性を有する上記絶縁膜が不要光を吸収するために、画素間の輪郭が明瞭なものとなり、高精細な画像を表示することができる。 That is, to the insulating film having a light shielding property absorbs unnecessary light, the contour between the pixels becomes as clear, it is possible to display a high-definition image. また、遮光膜の配置により不要光による影響を抑制することができるために、偏光板が不要となり、小型化、軽量化、薄型化が実現される。 Further, in order to be able to suppress the influence of unnecessary light by the arrangement of the light-shielding film, a polarizing plate is not necessary, smaller, lighter, thinner is achieved. また、不要光が、特に画素のトランジスタ形成領域にリークすることを防止することができ、信頼性の高いトランジスタによるアクティブマトリクス駆動が可能となる。 Furthermore, unnecessary light, in particular can be prevented from being leaked to the transistor forming region of a pixel, it is possible to active matrix drive by highly reliable transistor.

また、通常、カラーフィルタを形成する場合には、その周囲にブラックマトリクス(R、G、Bの各画素を光学的に分離するための格子状又はストライプ状の遮光膜)を設ける。 Also, usually, in the case of forming a color filter is provided with a black matrix around (R, G, lattice-shaped or stripe-shaped light-shielding film for each pixel optically separated B). しかし、上述した図6(A)、(B)の構成に係る発明では、当該ブラックマトリクスを設けるべき箇所に対応して、遮光性を有する隔壁層416又は遮光性を有する層間絶縁膜417が形成されている。 However, Figure 6 described above (A), in the invention according to the configuration of (B), corresponding to the locations to be provided the black matrix, an interlayer insulating film 417 having a partition wall layer 416 or light-shielding property having a light shielding property is formed It is. したがって、ブラックマトリクスを別途形成するのと比較して、本発明は、アライメントが取りやすくなることによって歩留まりが向上し、また、余分な工程を追加する必要がないためコスト削減につながる。 Therefore, as compared with to separately form the black matrix, the present invention is to improve the yield by easily alignment takes, also leads to a cost reduction because there is no need to add an extra step.

なお、本実施例において、遮光性を有する隔壁層416、遮光性を有する層間絶縁膜417のうち、少なくとも一方が形成されていれば、発光層からの不要光による悪影響を抑制する等の上記効果を発揮することができる。 In the present embodiment, the partition wall layer 416 having a light-shielding property among the interlayer insulating film 417 having a light shielding property, if it is at least one of forming, the effect of such suppressing the adverse effect of unnecessary light from the light-emitting layer it can be exhibited. 勿論、両方形成されていることが望ましいことは言うまでもない。 Of course, it is needless to say it is desirable that both are formed. また、図6(A)、(B)に係る発明におけるそれぞれの特徴的部分は、相互に置換又は組み合わせて実施することができる。 Also, each characteristic portion of the invention according to FIG. 6 (A), (B) can be carried substituted or in combination with one another. また、本実施例は、上記実施の形態及び他の実施例と自由に組み合わせることができる。 This embodiment can be freely combined with the embodiment mode and other embodiments described above.

本実施例では、上記実施の形態に係る発光素子の構成の一例を示す。 In this embodiment, an example of a structure of a light emitting device according to the above embodiment. リファレンスのサンプルとして、基板側から陽極ITO(110nm)の上にα−NPD(40nm)、Alq :DMQd(キナクリドン誘導体)(37.5nm)、Alq (20nm)、BzOS:Li(20nm)、陰極ITO(110nm)の順に積層される構造を有するリファレンス用EL素子を作製した。 As a sample reference, the alpha-NPD over the anode ITO (110 nm) from the substrate side (40nm), Alq 3: DMQd ( quinacridone derivative) (37.5nm), Alq 3 ( 20nm), BzOS: Li (20nm), Reference EL device having a structure laminated in the order of cathode ITO (110 nm) was prepared. さらに、陰極ITO上に、表1に示す層を形成したEL素子(本実施例では、パッシベーション膜の上下に応力緩和層が設けられた構造とした。)を作製し、電流密度2.5mA/cm の電流を流し、上面出射される光の輝度を測定した。 Further, on the cathode ITO, (in this embodiment, the stress relaxation layer has a structure that is provided above and below the passivation film.) EL element to form a layer as shown in Table 1 to prepare a current density 2.5 mA / flowing a current of cm 2, and measure the brightness of the light top emission. そして、リファレンス用EL素子について、同じ電流を流して得られた輝度(105.8cd/m )と比較した結果、リファレンス用EL素子の輝度に対して、表1に示す輝度の上昇が観察された。 Then, the reference EL device, the luminance obtained by the same current flows (105.8cd / m 2) results compared with respect to the luminance of the reference EL element, rise of luminance shown in Table 1 was observed It was.

上記測定結果から、応力緩和層としては、特にSiNOを用いるのが好適であることが判った。 From the above measurement results, as the stress relaxation layer, it was found to be especially used SiNO is suitable. また、リファレンス用EL素子においては、ダークスポットが発生し、信頼性としてはあまり良いものとは言えなかったが、陰極ITO上に表2に示す積層構造を有するEL素子においては、いずれもダークスポットは著しく減少し又はダークスポットは観察されず、信頼性としては良好であった。 In the EL elements for reference, dark spots occur, although the reliability was not said to be very good, in the EL device having the lamination structure shown in Table 2 on the cathode ITO are both dark spots significantly reduced or dark spots were not observed, it was good as reliability. 勿論、応力緩和層の存在により、パッシベーション膜であるSiN層のピーリング及びクラックは発生しなかった。 Of course, the presence of the stress relieving layer, peeling and cracking of the SiN layer is a passivation film did not occur.

なお、他の実施の形態又は実施例においても、本実施例のように、透明電極13とパッシベーション膜の間に、新たに応力緩和層を形成しても良い。 Also in the embodiment mode or the other embodiments, as in the present embodiment, between the transparent electrode 13 and the passivation film may be formed a new stress relieving layer. この応力緩和層の材質は、パッシベーション膜上に設けられる応力緩和層と同じでも良いし、異なっていても良い。 The material of the stress relaxation layer may be the same as the stress relieving layer provided on the passivation film, it may be different.

本実施例では、本発明におけるパッシベーション膜14及び応力緩和層15の作製方法の一例について説明する。 In this embodiment, an example of a manufacturing method of the passivation film 14 and the stress relaxation layer 15 in the present invention. まず、パッシベーション膜14は、スパッタ法またはCVD法により得られる窒化珪素膜、酸化珪素膜、酸化窒化珪素膜、DLC膜、CN膜、またはこれらの積層とすることができる。 First, the passivation film 14, sputtering or CVD by obtained a silicon nitride film, a silicon oxide film, a silicon oxynitride film can DLC film, a CN film or a lamination thereof. 特に、シリコンをターゲットとした高周波スパッタリング法により成膜される窒化珪素膜とすることが望ましい。 In particular, it is preferable to use a silicon nitride film formed by RF sputtering using the silicon target. また、シリコンターゲットを用いたRFスパッタ法により得られる緻密な窒化珪素膜は、ナトリウム、リチウム、マグネシウム等のアルカリ金属又はアルカリ土類金属がTFT(薄膜トランジスタ)のごとき能動素子を汚染して、しきい値電圧の変動等を効果的に防ぎ、且つ、水分や酸素に対して極めて高いブロッキング効果を有する。 Further, dense silicon nitride film obtained by RF sputtering using a silicon target, sodium, lithium, an alkali metal or alkaline earth metal such as magnesium to contaminate such active element TFT (thin film transistor), the threshold effectively prevents the fluctuation of the value voltage, and, an extremely high blocking effect against moisture or oxygen. また、ブロッキング効果を高めるために、窒化珪素膜中における酸素及び水素含有量は10原子%以下、好ましくは1原子%以下とすることが望ましい。 In order to enhance the blocking effect, the oxygen and hydrogen content in the silicon nitride film is 10 atomic% or less, it is desirable that preferably the% 1 atom or less.

具体的なスパッタ条件は、窒素ガスまたは窒素と希ガスの混合ガスを用い、圧力を0.1〜1.5Pa、周波数を13MHz〜40MHz、電力を5〜20W/cm 、基板温度を室温〜350℃、シリコンターゲット(1〜10Ωcm)と基板との距離を40mm〜200mm、背圧を1×10 −3 Pa以下とする。 Specific sputtering conditions, using a mixed gas of nitrogen gas or a nitrogen and a rare gas, pressure 0.1~1.5Pa, 13MHz~40MHz frequency, 5~20W / cm 2 electric power, the substrate temperature from room temperature to 350 ° C., the distance between the silicon target (1~10Ωcm) and substrate 40Mm~200mm, and 1 × 10 -3 Pa or less back pressure. さらに基板裏面に加熱された希ガスを吹き付けてもよい。 It may be blown rare gas further heated to the rear surface of the substrate. 例えば、流量比をAr:N =20sccm:20sccmとし、圧力を0.8Pa、周波数を13.56MHz、電力を16.5W/cm 、基板温度を200℃、シリコンターゲットと基板との距離を60mm、背圧を3×10 −5 Paとして得られた緻密な窒化珪素膜は、エッチング速度(LAL500を用いて20℃でエッチングした際のエッチング速度をいう。以下、同じ。)が9nm以下(好ましくは、0.5〜3.5nm以下)と遅く、水素濃度が1×10 21 atoms/cm 以下(好ましくは、5×10 20 atoms/cm 以下)と低いという特徴を有している。 For example, a flow ratio Ar: N 2 = 20sccm: and 20 sccm, 0.8 Pa pressure, 13.56 MHz frequency, 16.5 W / cm 2 power, the substrate temperature 200 ° C., the distance between the silicon target and the substrate 60 mm, dense silicon nitride film obtained backpressure as 3 × 10 -5 Pa, the etching rate (referred to the etch rate at the time of etching at 20 ° C. using LAL500. hereinafter, the same.) is 9nm or less ( preferably, 0.5~3.5Nm less) and slow, hydrogen concentration 1 × 10 21 atoms / cm 3 or less (preferably, has a feature that 5 × 10 20 atoms / cm 3 or less) and low . なお、「LAL500」とは、橋本化成株式会社製「LAL500 SAバッファードフッ酸」であり、NH HF (7.13%)とNH F(15.4%)の水溶液である。 Note that the "LAL500" is Hashimoto Chemical Co., Ltd. "LAL500 SA buffered hydrofluoric acid" is an aqueous solution of NH 4 HF 2 (7.13%) and NH 4 F (15.4%).

また、上記スパッタ法による窒化珪素膜の比誘電率は7.02〜9.3、屈折率は1.91〜2.13、内部応力は4.17×10 dyn/cm 、エッチング速度は0.77〜1.31nm/minである。 The dielectric constant of the silicon nitride film by the sputtering method from 7.02 to 9.3, the refractive index from 1.91 to 2.13, an internal stress is 4.17 × 10 8 dyn / cm 2 , the etching rate it is a 0.77~1.31nm / min. また、内部応力は、圧縮応力か引っ張り応力かで数値の正負の符号が変わるが、ここでは絶対値のみを取り扱う。 Also, internal stress is positive or negative sign of the number in or compressive stress or tensile stress vary, here dealing only absolute values. また、上記スパッタ法による窒化珪素膜のRBSにより得られるSi濃度は37.3atomic%、N濃度は55.9atomic%である。 Further, Si concentration obtained by RBS silicon nitride film by the sputtering method 37.3atomic%, N concentration is 55.9atomic%. また、上記スパッタ法による窒化珪素膜のSIMSによる水素濃度は4×10 20 atoms/cm 、酸素濃度は8×10 20 atoms/cm 、炭素濃度は、1×10 19 atoms/cm である。 Further, the hydrogen concentration by SIMS of the silicon nitride film by the sputtering method is 4 × 10 20 atoms / cm 3 , an oxygen concentration of 8 × 10 20 atoms / cm 3 , carbon concentration, is 1 × 10 19 atoms / cm 3 . また、上記スパッタ法による窒化珪素膜は可視光域において80%以上の透過率を有している。 Further, the silicon nitride film by the sputtering method has a transmittance of 80% or more in the visible light region.

また、上記各構成において、前記炭素を主成分とする薄膜は、膜厚3〜50mのDLC膜、CN膜、またはアモルファスカーボン膜である。 In the above structure, a thin film composed mainly of the carbon is a DLC film, CN film or amorphous carbon film, having a thickness of 3 to 50 m. DLC膜は短距離秩序的には炭素間の結合として、SP 結合をもっているが、マクロ的にはアモルファス状の構造となっている。 The DLC film as a coupling between the short-range orderly carbon, but have a SP 3 bond, it is macroscopically has an amorphous-like structure. DLC膜の組成は炭素が70〜95原子%、水素が5〜30原子%であり、非常に硬く絶縁性に優れている。 Composition 70-95 atomic percent carbon of the DLC film, the hydrogen is from 5 to 30 atomic%, excellent in very hard insulation. 加えて、DLC膜は、化学的に安定で変化しにくい薄膜である。 In addition, DLC film is hardly changes thin film is chemically stable. また、DLC膜の熱伝導率は200〜600W/m・K、屈折率は2.3〜2.4であり、駆動時に発生する発熱を放熱させることができる。 The thermal conductivity of the DLC film was 200~600W / m · K, a refractive index 2.3 to 2.4, it is possible to dissipate the heat generated during driving. このようなDLC膜は、水蒸気や酸素などのガス透過率が低いという特徴もある。 Such DLC film has gas permeability such as water vapor or oxygen is also characterized in that low. また、微少硬度計による測定で、15〜25GPaの硬度を有することが知られている。 Moreover, as measured by micro hardness meter, it is known to have a hardness of 15~25GPa.

DLC膜はプラズマCVD法(代表的には、RFプラズマCVD法、マイクロ波CVD法、電子サイクロトロン共鳴(ECR)CVD法、熱フィラメントCVD法など)、燃焼炎法、スパッタ法、イオンビーム蒸着法、レーザ蒸着法などで形成することができる。 DLC film formed by a plasma CVD method (typically, RF plasma CVD, microwave CVD, electron cyclotron resonance (ECR) CVD, hot filament CVD method, etc.), a combustion flame method, a sputtering method, an ion beam deposition method, it can be formed by such as a laser evaporation method. いずれの成膜方法を用いても、密着性良くDLC膜を形成することができる。 Using either of the film forming method, it is possible to form a good adhesion DLC film. DLC膜は基板をカソードに設置して成膜する。 DLC film is formed by the substrate was placed on the cathode. または、負のバイアスを印加して、イオン衝撃をある程度利用して緻密で硬質な膜を形成できる。 Or, by applying a negative bias to form a dense and hard film to some extent use of ion bombardment. DLC膜の成膜に用いる反応ガスは、水素ガスと、炭化水素からなるガス(例えばCH 、C 、C など)とを用い、グロー放電によりイオン化し、負の自己バイアスがかかったカソードにイオンを加速衝突させて成膜する。 The reaction gas used for film formation of the DLC film, using a hydrogen gas, and a gas comprising a hydrocarbon (e.g. CH 4, etc. C 2 H 2, C 6 H 6), and ionized by glow discharge, negative self-bias to accelerate ions collide with the cathode is applied to the film formation. こうすることにより、緻密で平滑なDLC膜を得ることができる。 By doing so, it is possible to obtain a dense and smooth DLC film. なお、このDLC膜は、可視光に対して透明もしくは半透明な絶縁膜である。 Incidentally, the DLC film is a transparent or semi-transparent insulating film with respect to visible light. 本明細書において、可視光に対して透明とは可視光の透過率が80〜100%であることを指し、可視光に対して半透明とは可視光の透過率が50〜80%であることを指す。 In this specification, refers to the transparent to visible light transmittance of visible light is 80% to 100%, the transmittance of visible light is 50% to 80% are semi-transparent to visible light It refers to.

また、CN膜の成膜に用いる反応ガスは、窒素ガスと、炭化水素からなるガス(例えばC 、C など)とを用いればよい。 Further, the reaction gas used for film formation CN film, a nitrogen gas, a gas consisting of hydrocarbons (such as C 2 H 2, C 2 H 4) and may be used.

次に、応力緩和層15について説明する。 Next, a description will be given stress relieving layer 15. 応力緩和層は、MgO、SrO 、SrO、CaNなどの合金膜、またはα―NPD(4,4'−ビス−[N−(ナフチル)−N−フェニル−アミノ]ビフェニル)、BCP(バソキュプロイン)、MTDATA(4,4',4”−トリス(N−3−メチルフェニル−N−フェニル−アミノ)トリフェニルアミン)、Alq (トリス−8−キノリノラトアルミニウム錯体)などの有機化合物を含む材料膜を用いればよい。このように応力緩和層は、陰極と陽極とで挟まれた有機化合物を含む層(電界発光層)を構成する多層のうち、少なくとも一層と同一の材料を用いることができる。また、応力緩和層は、塗布法(インクジェット法やスピンコート法)により得られる有機化合物を含む高分子材料膜としてもよい。例えば、ポリアニリン Stress relieving layer, MgO, SrO 2, SrO, alloy film such as CaN, or α-NPD, (4,4'- bis - [N-(naphthyl) -N- phenyl - amino] biphenyl), BCP (bathocuproin) , MTDATA (4,4 ', 4 " - tris (N-3- methylphenyl -N- phenyl - amino) triphenylamine), containing an organic compound, such as Alq 3 (tris-8-quinolinolato aluminum complex) the material film may be used. Thus the stress relieving layer, of the multi-layer constituting the layer (electroluminescence layer) containing an organic compound sandwiched between the cathode and the anode, be at least the same material to further possible. in addition, the stress relaxation layer may be a polymer material film containing an organic compound obtained by a coating method (ink jet method or a spin coating method). for example, polyaniline ポリチオフェン誘導体(PEDOT)等を用いればよい。なお、上記材料はいずれも、膜応力が少なく、透明性を有する膜であることは勿論のことであるが、さらに吸湿性を有するという点で好適である。 May be used polythiophene derivative (PEDOT) or the like. In addition, any of the above materials, less film stress, it is a film having transparency is of course, preferable in that it further comprises a hygroscopic is there.

本実施例では、実施例1に係るアクティブマトリクス型表示装置の他の構成について、図7を参照して説明する。 In this embodiment, another configuration of an active matrix display device according to the first embodiment will be described with reference to FIG. 図7(A)に示すアクティブマトリクス型表示装置は、対向基板406の上下面又は少なくともその一方の面に、低屈折率層418が設けられていることを特徴とする。 Active matrix display device shown in FIG. 7 (A), the upper and lower surfaces or at least one surface of the counter substrate 406, wherein the low refractive index layer 418 is provided. 低屈折率層418としては、空気よりも屈折率が高く、対向基板406(代表的には、ガラス基板)の屈折率(n=1.5)よりも低い、フッ化リチウム(LiF、n=1.30〜1.39)、フッ化マグネシウム(MgF 、n=1.38〜1.40)、フッ化カルシウム(CaF 、n=1.23〜1.45)、フッ化バリウム(BaF 、n=1.47)等を用いるとよい。 The low refractive index layer 418, a higher refractive index than air (typically, glass substrates) the counter substrate 406 is lower than the refractive index of (n = 1.5), lithium fluoride (LiF, n = 1.30 to 1.39), magnesium fluoride (MgF 2, n = 1.38~1.40) , calcium fluoride (CaF 2, n = 1.23~1.45) , barium fluoride (BaF 2, n = 1.47) or the like may used. なお、対向基板406の上下両面に低屈折率層418を設ける場合には、その材料は同じでも異なっていても良い。 Incidentally, in the case of providing a low refractive index layer 418 on the upper and lower surfaces of the counter substrate 406, the material may be the same or different.

低屈折率層418として、LiFをガラス基板の両面に30nm成膜したものを対向基板として、1×1のEL素子を作製し、電流密度2.5mA/cm で輝度の測定を行ったところ、陰極(透明電極13)の膜厚に拘わらず、約3%の輝度の上昇を観測できた。 As a low refractive index layer 418, as opposed substrate obtained by 30nm deposited LiF on both surfaces of the glass substrate, to manufacture an EL element 1 × 1, it was measured for brightness at a current density of 2.5 mA / cm 2 , regardless of the thickness of the cathode (transparent electrode 13), it was observed an increase of about 3% luminance.

また、対向基板を(1)ガラスのみ、(2)低屈折率層の上にガラスを積層、(3)ガラスの上に低屈折率層を積層、(4)低屈折率層の上にガラス、低屈折率層を積層、の場合に分けて透過率を測定したところ、番号の順に透過率が向上する、つまり輝度が上昇することが判った。 Further, the counter substrate (1) Glass only, (2) laminating the glass on the low refractive index layer, (3) laminating a low refractive index layer on a glass, glass onto (4) a low refractive index layer , was measured for transmittance divided when stacking a low refractive index layer, of improved transmittance in the order of number, i.e. it was found that the luminance is increased.

図7(B)に示すアクティブマトリクス型表示装置は、対向基板406の上下面又は少なくともその一方の面に、低屈折率層418が設けられ、さらに、発光素子313側の低屈折率層16と、対向基板406に設けられた低屈折率層418の間に、充填層17が設けられていることを特徴とする。 Active matrix display device shown in FIG. 7 (B), the upper and lower surfaces or at least one surface of the counter substrate 406, the low refractive index layer 418 is provided, further, the low refractive index layer 16 of the light emitting element 313 side , between the low refractive index layer 418 which is provided on the counter substrate 406, wherein the is provided filling layer 17. 低屈折率層418としては、図7(A)と同様の材料を用いることができる。 The low refractive index layer 418 may be formed of the same material as in FIG. 7 (A). また、充填層17としては、その屈折率が、低屈折率層16若しくは低屈折率層418の屈折率とほぼ同等の値、又は両者の中間の値を有していることが望ましい。 As the filling layer 17, the refractive index is approximately the same value as the refractive index of the low refractive index layer 16 or the low refractive index layer 418, or to have an intermediate value therebetween desirable. 例えば、低屈折率層16及び418がともにLiF(n=1.30〜1.39)である場合には、充填層17として、1.2〜1.5程度の屈折率を有する素材を用いるのがよい。 For example, when the low refractive index layer 16 and 418 are both LiF (n = 1.30~1.39), as the filling layer 17, using a material having a refractive index of about 1.2 to 1.5 good it is. 例えば、フッ素を含む不活性液体のフロリナート(n=1.23〜1.31)を用いるのがよい。 For example, it is preferable to use a Fluorinert inert liquid containing fluorine (n = 1.23~1.31). あるいは、ポリテトラフロオロエチレン(n=1.36)、(ポリメタクリル酸メチル(PMMA、n=1.49)、フッ素を含むポリマー(n=1.35〜1.43)の膜を用いてもよい。 Alternatively, polytetrafluoroethylene (n = 1.36), using a film of (polymethyl methacrylate (PMMA, n = 1.49), a polymer containing fluorine (n = 1.35 to 1.43) it may be.

ただし、両方の低屈折率層の屈折率とほぼ同等の値、又は中間の値を有するものであれば、上記材料に限定されるものではない。 However, almost the same value as the refractive index of both the low refractive index layer, or as long as it has an intermediate value, is not limited to the above materials. また、屈折率の下限については、空気(n=1)よりも大きいものであれば、充填層17を設ける効果が発揮されるので、1.2程度以下でも構わない。 Further, the lower limit of the refractive index, if larger one than air (n = 1), the effect of providing a filling layer 17 is exhibited, may even not more than about 1.2. 充填層17は、低屈折率層418が形成された対向基板406によって発光素子を封止した後、液体を真空下で注入することによって形成することができる。 Filling layer 17, after sealing the light-emitting element by a counter substrate 406 having a low refractive index layer 418 is formed, it can be formed by injecting a liquid under vacuum. あるいは、インクジェット法に代表される液滴吐出法、滴下法、印刷法、塗布法等を用いて作製することができる。 Alternatively, a droplet discharging method typified by an ink-jet method, a dropping method, a printing method, can be produced using a coating method, or the like.

なお、本実施例においては、アクティブマトリクス型表示装置の場合について説明したが、実施の形態1乃至3に係る発明の技術的特徴を有し、かつ、対向基板に低屈折率層を形成した構成を有するものであれば、パッシブ型表示装置にも適用することができる。 In the present embodiment, the description has been given of the active matrix display device, a technical feature of the invention according to the first to third embodiments, and, to form a low refractive index layer on the counter substrate configuration as long as it has a, it can be applied to a passive-type display device. なお、図7に示す発明の他の構成は、他の実施の形態又は実施例に準ずる。 Note that other configurations of the invention shown in Figure 7, pursuant to the embodiment mode or the other embodiments. また、本実施例は、上記実施の形態及び他の実施例と自由に組み合わせることができる。 This embodiment can be freely combined with the embodiment mode and other embodiments described above.

本実施例では、図4(A)に示した画素回路以外で、本発明に適用可能な画素回路の例について、図8を参照して説明する。 In the present embodiment, other than the pixel circuit shown in FIG. 4 (A), an example of a pixel circuit applicable to the present invention will be described with reference to FIG. 図8(A)は、図4(A)に示した画素310に、消去用のトランジスタ340と、消去用のゲート線Ryを新たに設けた構成の画素回路である。 FIG. 8 (A) to the pixel 310 illustrated in FIG. 4 (A), a transistor 340 for erasing, a pixel circuit configuration newly provided the gate line Ry for erasing. トランジスタ340の配置により、強制的に発光素子313に電流が流れない状態を作ることができるため、全ての画素310に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができる。 The arrangement of the transistors 340, it is possible to make a state in which no force the current to the light emitting element 313 flows without waiting for writing signals to all the pixels 310, a start simultaneously with or lighting period immediately after a writing period it is possible to start. 従って、デューティ比が向上して、動画の表示は特に良好に行うことができる。 Therefore, to improve the duty ratio, the display of the moving image can be carried out particularly well.

図8(B)は、図4(A)に示した画素310のトランジスタ312を削除して、新たに、トランジスタ341、342と、電源線Vax(xは自然数、1≦x≦l)を設けた画素回路である。 FIG. 8 (B) by removing the transistor 312 of the pixel 310 shown in FIG. 4 (A), the new, provided the transistors 341 and 342, the power supply line Vax (x is a natural number, 1 ≦ x ≦ l) a it is a pixel circuit. 電源線Vaxは電源343に接続する。 Power line Vax is connected to the power source 343. 本構成では、トランジスタ341のゲート電極を一定の電位に保持した電源線Vaxに接続することにより、トランジスタ341のゲート電極の電位を固定にし、なおかつ飽和領域で動作させる。 In this configuration, by connecting to a power source line Vax holding the gate electrode at a constant potential of the transistor 341, the potential of the gate electrode of the transistor 341 is fixed, to operate yet in the saturation region. また、トランジスタ342は線形領域で動作させて、そのゲート電極には、画素の点灯又は非点灯の情報を含むビデオ信号を入力する。 Further, the transistor 342 is operated in the linear region, the gate electrode thereof, and inputs a video signal including a lighting or non-lighting information of the pixel. 線形領域で動作するトランジスタ342のソースドレイン間電圧の値は小さいため、トランジスタ342のゲート・ソース間電圧の僅かな変動は、発光素子313に流れる電流値には影響を及ぼさない。 Since the value of the source-drain voltage of the transistor 342 which operates in the linear region is small, a slight variation in the gate-source voltage of the transistor 342 does not affect the current flowing through the light emitting element 313. 従って、発光素子313に流れる電流値は、飽和領域で動作するトランジスタ341により決定される。 Accordingly, current flowing through the light emitting element 313 is determined by the transistor 341 operates in the saturation region. 上記構成を有する本発明は、トランジスタ341の特性バラツキに起因した発光素子313の輝度ムラを改善して画質を高めることができる。 The present invention having the above structure, it is possible to improve the image quality by improving the luminance unevenness of the light emitting device 313 due to variations in characteristics of the transistor 341. 本実施例は、上記実施の形態及び他の実施例と自由に組み合わせることができる。 This embodiment can be freely combined with the embodiment mode and other embodiments described above.

本実施例では、図9を参照して、上記実施例における配線414(第2の電源318を含む。本実施例において以下同じ。)及び画素電極11の積層構造について説明する。 In this embodiment, with reference to FIG. 9, and the laminated structure of the pixel electrode 11 will be described (same. Hereinafter in. This embodiment includes a second power supply 318) line 414 in the above embodiment. 図9の各図は、画素領域の発光素子の一部分のみ抽出して示したものであり、パッシベーション膜、応力緩和層、低屈折率層等の図示は省略した。 Each of FIGS. 9, there is shown by extracting only a portion of the light-emitting element in the pixel region, a passivation film, a stress relaxation layer, shown such as a low refractive index layer is omitted.

図9(A)は、配線としてMo600、アルミニウムを含む合金601の積層構造とし、画素電極11としてITO602とした場合を示している。 Figure 9 (A) is, Mo600 as a wiring, a stacked structure of an alloy 601 containing aluminum, shows the case of a ITO602 as the pixel electrode 11. アルミニウムを含む合金601としては、アルミニウムに、炭素、ニッケル、コバルト、鉄、珪素等を含有させたものが望ましい。 The alloy 601 containing aluminum, aluminum, carbon, nickel, cobalt, iron, those obtained by containing silicon or the like desired. これらの含有率は、例えば、炭素を0.1〜3.0原子%、ニッケル、コバルト、鉄のうち少なくとも一種以上の元素を0.5〜7.0原子%、珪素を0.5〜2.0原子%とするのがよい。 These contents, for example, carbon 0.1 to 3.0 atom%, nickel, cobalt, at least one element of iron 0.5 to 7.0 atomic%, silicon 0.5 to 2 preferably set to 2.0 atomic%. この材料は、抵抗値が3.0〜5.0Ωcmと低いのが、特徴の一つである。 This material, the resistance value is 3.0~5.0Ωcm low, which is one of the features. なお、ここでMo600は、バリアメタルとして機能する。 Here, Mo600 functions as a barrier metal.

このように、アルミニウムを含む合金601にニッケル、コバルト、鉄のうち少なくとも一種以上の元素を0.5%以上含有させた場合には、ITO602の電極電位に近づけることができ、ITO602と直接接してコンタクトが可能になる。 Thus, nickel alloy 601 containing aluminum, cobalt, at least one element of the iron when it is contained more than 0.5% can be brought closer to the electrode potential of ITO602, in direct contact with ITO602 contact is possible. また、アルミニウムを含む合金601の耐熱性も向上する。 Also improved heat resistance of the alloy 601 containing aluminum. また、炭素の含有量を0.1%以上とすることにより、ヒロックの発生を抑制することができる。 Further, the content of carbon by 0.1% or more, it is possible to suppress the occurrence of hillocks. また、珪素を含有させた場合にも、高温で加熱処理した際でも、ヒロックが発生しにくくなるというメリットがある。 Further, even when it is contained silicon, even when the heat treatment at a high temperature, there is a merit that hillock is hardly generated.

図9(B)は、配線としてアルミニウムを含む合金603を用い、画素電極11としてITO602を用いる場合を示している。 FIG. 9 (B) an alloy 603 containing aluminum used as a wiring is shown a case of using ITO602 as the pixel electrode 11. ここでは、アルミニウムを含む合金603は、少なくともニッケルを含む構成とする。 Here, an alloy 603 containing aluminum has a structure including at least nickel. このアルミニウムを含む合金603を形成した後、該合金に含まれるニッケルがしみ出してきて、画素領域を駆動させるための能動素子(例えば、TFT)のシリコン半導体層608のSiと化学反応することにより、ニッケルシリサイド607が形成され、接合性が向上するというメリットがある。 After forming the alloy 603 containing aluminum, come seeps nickel contained in the alloy, an active element for driving the pixel region (e.g., TFT) by chemical reaction with Si of the silicon semiconductor layer 608 of the , nickel silicide 607 is formed, there is a merit that the bonding is improved.

図9(C)は、配線としてアルミニウムを含む合金604を、画素電極11としてITO605を積層させた場合を示している。 FIG. 9 (C) an alloy 604 containing aluminum as a wiring, shows a case where a laminate of ITO605 as the pixel electrode 11. 特に、両者の組合せの積層構造を採用した場合、平坦性が著しく向上することが実験的に判った。 Especially, when adopting the laminated structure of a combination of both, it was found experimentally that flatness is markedly improved. 例えば、Al−Si合金の上にTiNを形成した配線とITOの積層構造、Al−Si合金の上にTiNを形成した配線とITSOの積層構造の場合と比較すると、その平坦性は約2倍の良好さを示した。 For example, the laminated structure of the wiring and ITO forming the TiN on the Al-Si alloy, as compared with the case of a laminated structure of the wiring and ITSO formed of TiN on the Al-Si alloy, the flatness twice It showed the good of.

図9(D)は、配線として、また画素電極として、ともにアルミニウムを含む合金604、606を用いた場合を示している。 Figure 9 (D), as the wiring, also as a pixel electrode, shows a case where both an alloy 604, 606 containing aluminum.

上記アルミニウムを含む合金は、ウエットエッチングによって簡単にパターニング形成ができることから、その用途は、配線、画素電極を問わず幅広く利用できる。 An alloy containing the aluminum, because it can be easily patterned by wet etching, their uses, wiring, widely available regardless of the pixel electrode. ただし、上記アルミニウムを含む合金は、反射性に優れているため、トップエミッション型とする場合には好適である。 However, an alloy containing the aluminum is excellent in reflectivity, is suitable in the case of a top emission type. また、デュアルエミッション型表示装置とする場合には、配線又は画素電極を光が透過できるように、薄膜として形成する必要がある。 Further, in the case of a dual emission type display device, the light wiring or the pixel electrode so as to be transparent, it is necessary to form a thin film. なお、本実施例は、上記実施の形態及び他の実施例と自由に組み合わせることができる。 Note that this embodiment can be freely combined with the embodiment mode and other embodiments described above.

本発明に係る発光素子を含む画素領域を備えた表示装置を用いた電子機器として、テレビジョン装置(テレビ、テレビジョン受信機)、デジタルカメラ、デジタルビデオカメラ、携帯電話装置(携帯電話機)、PDA等の携帯情報端末、携帯型ゲーム機、モニタ、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。 Such electronic devices using a display device including a pixel region including a light emitting device according to the present invention, a television device (TV, a television receiver), a digital camera, a digital video camera, a mobile phone (cellular phone), PDA a portable information terminal etc., a portable game machine, a monitor, a computer, an audio reproducing device such as a car audio, a home game machine image reproducing device provided with a recording medium such like. その具体例について、図10を参照して説明する。 Specific examples thereof will be described with reference to FIG. 10.

図10(A)に示す本発明の表示装置を用いた携帯情報端末は、本体9201、表示部9202等を含み、本発明により高精細な画像を表示することができる。 Portable information terminal using the display device of the present invention shown in FIG. 10 (A), the main body 9201 includes a like display unit 9202 can display high-definition images in accordance with the present invention. 図10(B)に示す本発明の表示装置を用いたデジタルビデオカメラは、表示部9701、9702等を含み、本発明により高精細な画像を表示することができる。 Digital video camera using the display device of the present invention shown in FIG. 10 (B), include such as a display unit 9701 and 9702, it is possible to display a high-definition image by the present invention. 図10(C)に示す本発明の表示装置を用いた携帯端末は、本体9101、表示部9102等を含み、本発明により高精細な画像を表示することができる。 Mobile terminal using the display device of the present invention shown in FIG. 10 (C) includes a main body 9101, include such as a display unit 9102 can display high-definition images in accordance with the present invention. 図10(D)に示す本発明の表示装置を用いた携帯型のテレビジョン装置は、本体9301、表示部9302等を含み、本発明により高精細な画像を表示することができる。 A portable television device using the display device of the present invention shown in FIG. 10 (D) includes a main body 9301, include such as a display unit 9302 can display high-definition images in accordance with the present invention. 図10(E)に示す本発明の表示装置を用いた携帯型のコンピュータは、本体9401、表示部9402等を含み、本発明により高精細な画像を表示することができる。 Portable computer using the display device of the present invention shown in FIG. 10 (E) includes a main body 9401, include such as a display unit 9402 can display high-definition images in accordance with the present invention. 図10(F)に示す本発明の表示装置を用いたテレビジョン装置は、本体9501、表示部9502等を含み、本発明により高精細な画像を表示することができる。 Television apparatus using the display device of the present invention shown in FIG. 10 (F) includes a main body 9501 includes display portion 9502, and the like, can display high-definition images in accordance with the present invention. また、上記実施例のように、遮光性を有する層間絶縁膜又は遮光性を有する隔壁層を設けた場合には、不要光による影響を抑制することができるために、偏光板が不要となり、小型化、軽量化、薄型化が実現される。 Also, as in the above embodiment, the case of providing the partition wall layer having an interlayer insulating film or light-shielding property having a light-shielding property, in order to be able to suppress the influence of unnecessary light, the polarizing plate is not required, small , lighter and thinner is achieved.

ここで、上記テレビジョン装置の主要な構成について、図11のブロック図を用いて簡単に説明する。 Here, the main structure of the television apparatus is briefly described with reference to the block diagram of FIG. 11. 図中、EL表示パネル801は、本発明に係る表示装置を用いて作製されており、さらにEL表示パネル801と外部回路との接続方法として、(1)表示パネルの画素部と走査線側駆動回路803を基板上に一体形成し、さらに信号線側駆動回路802を別途ドライバICとして実装する場合、(2)表示パネルの画素部のみが形成されて走査線側駆動回路803と信号線側駆動回路802とがTAB方式により実装される場合、(3)表示パネルの画素部とその周辺に走査線側駆動回路803と信号線側駆動回路802とがCOG方式により実装される場合、などがあるが、どのような形態としても良い。 In the figure, the EL display panel 801 is manufactured by using the display device according to the present invention, further as a connection method of an EL display panel 801 and an external circuit, (1) scanning line driver and a pixel portion of the display panel the circuit 803 is formed integrally on the substrate, further the case of mounting the signal line driver circuit 802 as a separate driver IC, (2) a pixel portion only is formed by the scanning line driver circuit 803 and a signal line side driving of the display panel If the circuit 802 is implemented by a TAB method, there is a case, where (3) the pixel portion of the display panel and the scan line driver circuit 803 and a signal line side driver circuit 802 in the periphery thereof is mounted by a COG method There may be any form.

その他の外部回路の構成として、映像信号の入力側では、チューナ804で受信した信号のうち、映像信号を増幅する映像波増幅回路805と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路806と、その映像信号をドライバICの入力仕様に変換するためのコントロール回路807などからなっている。 As for other external circuits, the input side of the video signal among signals received by a tuner 804, a video wave amplifier 805 for amplifying the video signal, red signals output from the green, blue color in a video signal processing circuit 806 for converting the color signal corresponding, a control circuit 807 for converting the video signal into an input specification of the driver IC. コントロール回路807は、走査線側と信号線側にそれぞれ信号が出力する。 Control circuit 807 outputs signals to both a scanning line side and signal line side. デジタル駆動する場合には、信号線側に信号分割回路808を設け、入力デジタル信号をm個に分割して供給する構成としても良い。 In the case of digital driving, a signal dividing circuit 808 is provided on the signal line side, it may be supplied by dividing the input digital signal into m.

チューナ804で受信した信号のうち、音声信号は、音声波増幅回路809に送られ、その出力は音声信号処理回路810を経てスピーカ813に供給される。 Among the signals received by the tuner 804, an audio signal is transmitted to an audio wave amplifying circuit 809, an output thereof is supplied to a speaker 813 through an audio signal processing circuit 810. 制御回路811は受信局(受信周波数)や音量の制御情報を入力部812から受け、チューナ804や音声信号処理回路810に信号を送出する。 The control circuit 811 receives control information on receiving station (receiving frequency) or sound volume from an input portion 812 and transmits signals to the tuner 804 and the audio signal processing circuit 810.

このような外部回路と、EL表示パネルを筐体に組みこんで、図10(F)に示すようなテレビ受像機を完成させることができる。 Such an external circuit, by incorporating the EL display panel in a housing, can be completed television set as shown in FIG. 10 (F). 勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。 Of course, the present invention is not limited to the television receiver, apply a monitor of a personal computer started, and information display boards in railway stations, airports, in a variety of applications as a display medium having a large area in particular, such as advertising display board on the street can do. なお、本実施例は、上記実施の形態又は他の実施例と自由に組み合わせることができる。 Note that this embodiment can be freely combined with the embodiment mode or another embodiment of the above embodiment.

本発明の表示装置は、メモリや処理回路などの機能回路やアンテナコイルを搭載することで、非接触でデータの送受信が可能なIDカードとして用いることができる。 Display device of the present invention, by mounting the functional circuit and the antenna coil such as memory and processing circuit, can be used as an ID card that can transmit and receive data without contact. そのようなIDカードの構成の一例について図面を参照して説明する。 It will be described with reference to the accompanying drawings, an example of the configuration of such ID cards.

図12(A)に、本発明に係る表示装置を内蔵したIDカードの一形態を示す。 Figure 12 (A), illustrating one embodiment of a ID card with a built-in display device according to the present invention. 図12(A)に示すIDカードは、非接触で端末装置のリーダ/ライタとデータの送受信を行う非接触型である。 ID card shown in FIG. 12 (A) is a non-contact transmitting and receiving the reader / writer and the data of the terminal device in a non-contact manner. 101はカード本体であり、102はカード本体101に搭載されている表示装置の画素部に相当する。 101 is a card body, 102 corresponds to a pixel portion of a display device mounted on the card body 101.

図12(B)に、図12(A)に示したカード本体101に含まれるカード基板103の構成を示す。 Figure 12 (B), it shows a configuration of a card substrate 103 included in the card body 101 shown in FIG. 12 (A). カード基板103には、薄膜の半導体膜で形成されたIDチップ104と、上記実施の形態又は実施例に係る表示装置105とが貼り合わされている。 The card substrate 103, an ID chip 104 formed in a thin semiconductor film, and a display device 105 according to the embodiment mode or the above embodiment is bonded. IDチップ104と表示装置105は共に別途用意された基板上において形成された後、カード基板103上に転写されたものである。 After being formed in the ID chip 104 and the display device 105 on the substrate together have been separately prepared, are those that have been transferred onto the card substrate 103. 転写方法としては、多数のTFTからなる薄膜集積回路を作製した後、小型真空ピンセット等を用いて、貼り付ける方法や、UV光照射法を用いて選択的に貼り付ける方法などがある。 As the transfer method, after manufacturing the thin film integrated circuit comprising a plurality of TFT, using a small vacuum tweezers, a method of pasting or, there is a method of pasting selectively using UV light irradiation method. また、表示装置における画素部や駆動回路部についても、同様に行うことができる。 As for the pixel portion and the driver circuit portion of the display device can be performed similarly. IDチップ104と表示装置105とを含む、薄膜の半導体膜を用いて形成され、なおかつ形成後にカード基板に転写される部分を、薄膜部107と呼ぶ。 ID and a chip 104 and the display device 105 is formed using a thin semiconductor film, yet the portions to be transferred onto the card substrate after formation, referred to as a thin film portion 107.

またカード基板103には、TFTを用いて作製された集積回路106が実装されている。 Also on the card substrate 103, an integrated circuit 106 which is manufactured using a TFT is mounted. 集積回路106の実装の仕方は、特に限定されるものではなく、公知のCOG方法やワイヤボンディング方法、或いはTAB方法などを用いることができる。 Implementation of how the integrated circuit 106 is not limited in particular, and a known COG method, a wire bonding method, or a TAB method, or the like can be used. 集積回路106は、薄膜部107と、カード基板103に形成された配線108を介して電気的に接続されている。 Integrated circuit 106 includes a thin film portion 107, are electrically connected through a wiring 108 formed on the card substrate 103.

またカード基板103上には、集積回路106と電気的に接続されたアンテナコイル109が形成されている。 Also on the card substrate 103, an integrated circuit 106 is electrically connected to the antenna coil 109 was is formed. アンテナコイル109により、端末装置との間のデータの送受信を、電磁誘導を用いて非接触で行うことができるので、非接触型のIDカードは接触型に比べてIDカードが物理的な磨耗による損傷を受けにくい。 The antenna coil 109, the transmission and reception of data between the terminal device, can be performed in a non-contact manner using electromagnetic induction, ID card contactless ID card compared to the contact type by physical abrasion damage less susceptible. さらに非接触型のIDカードは、非接触にて情報の管理を行うタグ(無線タグ)としても用いることができる。 Furthermore contactless ID card can also be used as a tag for managing information in a non-contact (wireless tag). 非接触型のIDカードは、同じく非接触で情報の読み取りができるバーコードに比べて、管理可能な情報量が飛躍的に高い。 Contactless ID card, also in comparison with the bar code in a non-contact can read information, manageable amount of information significantly higher. また情報を読み取ることができる端末装置との間の距離を、バーコードを用いた場合に比べて長くすることができる。 Also the distance between the terminal device that can read information may be longer than the case of using a bar code.

なお図12(B)では、アンテナコイル109をカード基板103上に形成した例を示しているが、別途作製しておいたアンテナコイルをカード基板103に実装するようにしても良い。 Note that in FIG. 12 (B), the is shown an example of forming the antenna coil 109 over the card substrate 103, may be mounted to the antenna coil produced separately on a card substrate 103. 例えば銅線などをコイル状に巻き、100μm程度の厚さを有する2枚のプラスチックフィルムの間に該銅線を挟んでプレスしたものを、アンテナコイルとして用いることができる。 For example winding a copper wire in a coil shape, a material obtained by press across the copper lines between the two plastic films having a thickness of about 100 [mu] m, can be used as an antenna coil. また、薄膜集積回路の中に、アンテナコイルを作りこんでおいても良い。 In addition, in the thin film integrated circuit, it may be previously crowded to make the antenna coil. また、図12(B)では、1つのIDカードにアンテナコイル109が1つだけ用いられているが、アンテナコイル109が複数用いられていても良い。 Further, in FIG. 12 (B), the the antenna coil 109 to one of the ID card is used only one antenna coil 109 may be used more.

なお、図12では表示装置105を搭載したIDカードの形態を示しているが、この構成に限定されるものではなく、必ずしも表示装置を設ける必要はない。 Although shown in the form of ID cards with FIG. 12, the display device 105, is not limited to this configuration, it is not always necessary to provide the display device. ただし、表示装置を設けることで、顔写真のデータを表示装置において表示させることができ、印刷法を用いた場合に比べて顔写真のすり替えを困難にすることができる。 However, by providing the display device, it can be displayed on the display device the data of the face photograph, can be difficult to swap photograph of the face as compared with the case of using a printing method. また顔写真以外の情報を表示することができ、IDカードの高機能化を実現することができる。 In addition it is possible to display the information other than the face photograph, it is possible to realize a high performance of the ID card.

なお、カード基板103には、可撓性を有するプラスチック基板を用いることができる。 Note that the card substrate 103, it is possible to use a plastic substrate having flexibility. プラスチック基板としては、極性基のついたノルボルネン樹脂からなるARTON:JSR製を用いることができる。 As the plastic substrate, ARTON consists with norbornene resin having a polar group: it can be used made JSR. また、ポリエチレンテレフタレート(PET)、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネート(PC)、ナイロン、ポリエーテルエーテルケトン(PEEK)、ポリスルホン(PSF)、ポリエーテルイミド(PEI)、ポリアリレート(PAR)、ポリブチレンテレフタレート(PBT)、ポリイミドなどのプラスチック基板を用いることができる。 Moreover, polyethylene terephthalate (PET), polyether sulfone (PES), polyethylene naphthalate (PEN), polycarbonate (PC), nylon, polyether ether ketone (PEEK), polysulfone (PSF), polyetherimide (PEI), poly arylate (PAR), polybutylene terephthalate (PBT), can be used a plastic substrate such as polyimide.

なお、本実施例では、IDチップと薄膜集積回路との間の電気的な接続は、図12において示した形態に限定されない。 In this embodiment, the electrical connection between the ID chip and the thin film integrated circuit is not limited to the configuration shown in FIG. 12. 例えば、カード基板上に形成された配線を介すのではなく、IDチップの端子と薄膜集積回路の端子とを異方性の導電性樹脂やハンダなどで直接接続するようにしても良い。 For example, instead of going through the wiring formed on the card substrate, it may be connected directly to the terminals of the terminal and the thin film integrated circuit of the ID chip with a conductive resin or solder anisotropy.

また図12において、薄膜集積回路と、カード基板に形成された配線との間の接続は、ワイヤボンディング法、ソルダーボールを用いたフリップチップ法で接続しても良いし、異方性の導電性樹脂やハンダなどで直接接続しても良いし、その他の方法を用いて接続しても良い。 In FIG. 12, the connection between the thin film integrated circuit, a wiring formed on the card substrate, a wire bonding method, may be connected by a flip-chip method using a solder ball, conductive anisotropic it such a resin or solder may be directly connected, may be connected using other methods. なお、本実施例は、上記実施の形態及び他の実施例と自由に組み合わせることができる。 Incidentally, this embodiment can be combined freely with Embodiment and other embodiments described above. また、本発明に係る表示装置は、IDカードのみならず、IDタグ、無線チップ、無線タグ等の半導体装置に組み込んで使用することもできる。 The display device according to the present invention can not ID card only, ID tag, a wireless chip, also be used by being incorporated into a semiconductor device, such as a wireless tag.

上述した本発明の発光素子は、表示機能を有する発光装置の画素部や、照明機能を有する発光装置の照明部に適用することができる。 Light-emitting element of the present invention described above can be applied pixel portion and the light-emitting device having a display function, the lighting of the light-emitting device having the illumination function. 本実施例では、表示機能を有する発光装置の回路構成および駆動方法について図13〜16を用いて説明する。 In this embodiment, it will be described with reference to FIG. 13 to 16 for the circuit structure and a driving method of a light emitting device having a display function.

図13は本発明を適用した発光装置を上面からみた模式図である。 Figure 13 is a schematic view of a light emitting device according to the present invention from the upper surface. 図13において、基板6500上には、画素部6511と、ソース信号線駆動回路6512と、書込用ゲート信号線駆動回路6513と、消去用ゲート信号線駆動回路6514とが設けられている。 13, on a substrate 6500, a pixel portion 6511, the source signal line driver circuit 6512, the writing gate signal line driver circuit 6513 is provided with an erasing gate signal line driver circuit 6514. ソース信号線駆動回路6512と、書込用ゲート信号線駆動回路6513と、消去用ゲート信号線駆動回路6514とは、それぞれ、配線群を介して、外部入力端子であるFPC(フレキシブルプリントサーキット)6503と接続している。 A source signal line driver circuit 6512, the writing gate signal line driver circuit 6513 and the erasing gate signal line driver circuit 6514, respectively, via the wiring group, FPC is an external input terminal (flexible printed circuit) 6503 It is connected to the. そして、ソース信号線駆動回路6512と、書込用ゲート信号線駆動回路6513と、消去用ゲート信号線駆動回路6514とは、それぞれ、FPC6503からビデオ信号、クロック信号、スタート信号、リセット信号等を受け取る。 The source signal line driver circuit 6512, the writing gate signal line driver circuit 6513 and the erasing gate signal line driver circuit 6514, respectively, and receives a video signal, a clock signal, a start signal, a reset signal or the like from FPC6503 . またFPC6503にはプリント配線基盤(PWB)6504が取り付けられている。 The printed wiring board (PWB) 6504 is attached to the FPC 6503. なお、駆動回路部は、上記のように必ずしも画素部6511と同一基板上に設けられている必要はなく、例えば、配線パターンが形成されたFPC上にICチップを実装したもの(TCP)等を利用し、基板外部に設けられていてもよい。 Note that the driver circuit portion is not necessarily provided over the same substrate as the pixel portion 6511 as described above, for example, an implementation of the IC chip on FPC on which a wiring pattern is formed with (TCP), etc. use may be provided outside the substrate.

画素部6511には、列方向に延びた複数のソース信号線が行方向に並んで配列している。 The pixel portion 6511, a plurality of source signal lines extending in columns are aligned in rows. また、電流供給線が行方向に並んで配列している。 The current supply lines are arranged in rows. また、画素部6511には、行方向に延びた複数のゲート信号線が列方向に並んで配列している。 Further, the pixel portion 6511, a plurality of gate signal lines extending in rows are aligned in the column direction. また画素部6511には、発光素子を含む一組の回路が複数配列している。 Further in the pixel portion 6511, a pair of circuits each including a light-emitting element is arranged.

図14は、一画素を動作するための回路を表した図である。 Figure 14 is a diagram showing a circuit for operating one pixel. 図14に示す回路には、第1のトランジスタ901と第2のトランジスタ902と発光素子903とが含まれている。 The circuit shown in FIG. 14, it includes a first transistor 901, a second transistor 902 and the light emitting element 903. 第1のトランジスタ901と、第2のトランジスタ902とは、それぞれ、ゲート電極と、ドレイン領域と、ソース領域とを含む三端子の素子であり、ドレイン領域とソース領域の間にチャネル領域を有する。 A first transistor 901 and second transistor 902, each having a gate electrode, a drain region, an element of a three terminals of a source region, a channel region between the drain region and the source region. ここで、ソース領域とドレイン領域とは、トランジスタの構造や動作条件等によって変わるため、いずれがソース領域またはドレイン領域であるかを限定することが困難である。 Here, the source region and the drain region since they depend a structure or operating conditions of a transistor, it is difficult to define which is a source region or a drain region. そこで、本形態においては、ソースまたはドレインとして機能する領域を、それぞれ第1電極、第2電極と表記する。 Therefore, in this embodiment, a region functioning as a source or a drain, to the first electrode, a second electrode notation.

ゲート信号線911と、書込用ゲート信号線駆動回路913とはスイッチ918によって電気的に接続または非接続の状態になるように設けられている。 The gate signal line 911 is provided so as to be electrically connected or disconnected by a switch 918 and the writing gate signal line driver circuit 913. また、ゲート信号線911と、消去用ゲート信号線駆動回路914とはスイッチ919によって電気的に接続または非接続の状態になるように設けられている。 Further, the gate signal line 911 is provided so as to be electrically connected or disconnected by a switch 919 and the erasing gate signal line driver circuit 914. また、ソース信号線912は、スイッチ920によってソース信号線駆動回路915または電源916のいずれかに電気的に接続するように設けられている。 The source signal line 912 is provided so as to be electrically connected to one of source signal line driver circuit 915 or a power source 916 by a switch 920. そして、第1のトランジスタ901のゲートはゲート信号線911に電気的に接続している。 The gate of the first transistor 901 is electrically connected to the gate signal line 911. また、第1のトランジスタ901の第1電極はソース信号線912に電気的に接続し、第2電極は第2のトランジスタ902のゲート電極と電気的に接続している。 The first electrode of the first transistor 901 is electrically connected to the source signal line 912, a second electrode is electrically connected to the gate electrode of the second transistor 902. 第2のトランジスタ902の第1電極は電流供給線917と電気的に接続し、第2電極は発光素子903に含まれる一の電極と電気的に接続している。 First electrode of the second transistor 902 is electrically connected to a current supply line 917, a second electrode is electrically connected to the one electrode included in the light emitting element 903. なお、スイッチ918は、書込用ゲート信号線駆動回路913に含まれていてもよい。 The switch 918 may be included in the writing gate signal line driver circuit 913. またスイッチ919についても消去用ゲート信号線駆動回路914の中に含まれていてもよい。 Or may be included in the erasing gate signal line driver circuit 914 also switches 919. また、スイッチ920についてもソース信号線駆動回路915の中に含まれていてもよい。 The program may be included in the source signal line driver circuit 915 also switches 920.

また画素部におけるトランジスタや発光素子等の配置について特に限定はないが、例えば図15の上面図に表すように配置することができる。 Also there is no particular limitation on arrangement such as transistors and light-emitting element in the pixel portion, but can be arranged as represented in the top view of FIG. 15, for example. 図15において、第1のトランジスタ1001の第1電極はソース信号線1004に接続し、第2の電極は第2のトランジスタ1002のゲート電極に接続している。 15, the first electrode of the first transistor 1001 is connected to a source signal line 1004, the second electrode is connected to a gate electrode of the second transistor 1002. また第2のトランジスタ1002の第1電極は電流供給線1005に接続し、第2電極は発光素子の電極1006に接続している。 The first electrode of the second transistor 1002 is connected to a current supply line 1005, the second electrode is connected to an electrode 1006 of the light emitting element. ゲート信号線1003の一部は第1のトランジスタ1001のゲート電極として機能する。 Part of the gate signal line 1003 serves as a gate electrode of the first transistor 1001.

次に、駆動方法について説明する。 Next, a driving method will be explained. 図16は時間経過に伴ったフレームの動作について説明する図である。 Figure 16 is a diagram explaining the operation of a frame with time. 図16において、横方向は時間経過を表し、縦方向はゲート信号線の走査段数を表している。 16, the horizontal direction indicates time passage while a longitudinal direction indicates the number of scanning stages of a gate signal line.

本発明の発光装置を用いて画像表示を行うとき、表示期間においては、画面の書き換え動作と表示動作とが繰り返し行われる。 When an image is displayed on the light emitting device of the present invention, it is repeated in a display period a rewriting operation and a displaying operation of the screen. この書き換え回数について特に限定はないが、画像をみる人がちらつき(フリッカ)を感じないように少なくとも1秒間に60回程度とすることが好ましい。 Although the number of rewrites is not particularly limited, it is preferably about 60 times a second so that a person who watches the image does not find flickering. ここで、一画面(1フレーム)の書き換え動作と表示動作を行う期間を1フレーム期間という。 Here, it referred to as one frame period time period for rewriting operation and the displaying operation of one image (one frame).

1フレームは、図16に示すように、書き込み期間501a、502a、503a、504aと保持期間501b、502b、503b、504bとを含む4つのサブフレーム501、502、503、504に時分割されている。 1 frame, as shown in FIG. 16, the writing period 501a, 502a, 503a, 504a and the holding period 501b, 502b, 503b, and is divided at four subframes 501, 502, 503 and 504 two including a 504b . 発光するための信号を与えられた発光素子は、保持期間において発光状態となっている。 The light emitting element applied with a signal for emitting light is a light emitting state in the holding period. 各々のサブフレームにおける保持期間の長さの比は、第1のサブフレーム501:第2のサブフレーム502:第3のサブフレーム503:第4のサブフレーム504=2 :2 :2 :2 =8:4:2:1となっている。 The ratio of the length of the retention period in each sub-frame is first sub-frame 501: second sub-frame 502: third sub-frame 503: fourth sub-frame 504 = 2 3: 2 2: 2 1 : 2 0 = 8: 4: 2: 1. これによって4ビット階調を表現することができる。 This makes it possible to represent 4-bit gray scale. 但し、ビット数及び階調数はここに記すものに限定されず、例えば8つのサブフレームを設け8ビット階調を行えるようにしてもよい。 However, the number of bits and the number of gray scales are not limited to those referred to here may be, for example so as to perform 8-bit gradation provided eight subframes.

1フレームにおける動作について説明する。 Operation in one frame will be described. まず、サブフレーム501において、1行目から最終行まで順に書き込み動作が行われる。 First, in the sub-frame 501, the writing operation in order from the first row to the last row is performed. 従って、行によって書き込み期間の開始時間が異なる。 Therefore, the starting time of the writing period is different depending on the row. 書き込み期間501aが終了した行から順に保持期間501bへと移る。 Starts in the rows in which the writing period 501a is completed to the holding period 501b in order. 当該保持期間において、発光するための信号を与えられている発光素子は発光状態となっている。 In the retention period, a light emitting element applied with a signal for emitting light remains in a light emitting state. また、保持期間501bが終了した行から順に次のサブフレーム502へ移り、サブフレーム501の場合と同様に1行目から最終行まで順に書き込み動作が行われる。 The transfers from the row in which the holding period 501b is completed the next sub-frame 502 sequentially as in the sub-frame 501 from the first row to the last row is performed. 以上のような動作を繰り返し、サブフレーム504の保持期間504b迄終了する。 Repeating the above described operation, it ends up retention period 504b of the subframe 504. サブフレーム504における動作を終了したら次のフレームへ移る。 When finished the operation in the sub-frame 504 moves to the next frame. このように、各サブフレームにおいて発光した時間の積算時間が、1フレームにおける各々の発光素子の発光時間となる。 Accordingly, the sum of the light-emitting time in each sub-frame is emission time for each light-emitting element in one frame. この発光時間を発光素子ごとに変えて一画素内で様々に組み合わせることによって、明度および色度の異なる様々な表示色を形成することができる。 By various combinations in one pixel by changing the light emission time for each light-emitting element, it is possible to form various display colors with different brightness and different chromaticity.

サブフレーム504のように、最終行目までの書込が終了する前に、既に書込を終え、保持期間に移行した行における保持期間を強制的に終了させたいときは、保持期間504bの後に消去期間504cを設け、強制的に非発光の状態となるように制御することが好ましい。 As in the sub-frame 504, before the writing of the last row is completed, when already finished writing, intended to be forcibly terminated retention period in the row in which the holding period, after a holding period 504b an erasing period 504c is provided, it is preferably controlled to forcibly become the non-emission state. そして、強制的に非発光状態にした行については、一定期間、非発光の状態を保つ(この期間を非発光期間504dとする。)。 And, for the forced rows in the non-emitting state for a certain period, keeping the non-emission state (and this period non-emission period 504d.). そして、最終行目の書込期間が終了したら直ちに、一行目から順に次の(またはフレーム)の書込期間に移行する。 Then, as soon as the last row of the write-in period is completed, the transition from the first row in order in the writing period of the next (or frame). なお、このようにある行の画素では書き込みを行い、またある行の画素には画素を非発光の状態にする消去信号を入力するには、図18に示すように、1水平期間を2つに分割し、一方の期間を書き込みにあて、他方の期間を消去にあてる。 Note that such writes in the pixel rows in the, and to input the erase signal for the state of non-light emitting pixels in the pixel in a row, as shown in FIG. 18, two one horizontal period divided into, it relies on one period to the write, exposure to erase the other period. 分割された水平期間内で、各々のゲート信号線911を選択し、そのときに対応する信号をソース信号線912に入力する。 In divided horizontal period, and selecting each of the gate signal line 911, and inputs a signal corresponding to the time to the source signal line 912. 例えば、ある1水平期間において、前半はi行目を選択し、後半はj行目を選択する。 For example, in a certain horizontal period, the first half select i-th row, is selected in the latter half of the j-th row. すると、1水平期間において、あたかも同時に2行分を選択したかのように動作させることが可能となる。 Then, in one horizontal period, it is possible to operate as if the two rows are selected at one time. つまり、それぞれの1水平期間の書き込み期間を用いて、書き込み期間501a〜504aに画素へ映像信号を書き込む。 In other words, by using the write period of each horizontal period, writing the video signal to a pixel in the writing period 501A~504a. そして、このときの1水平期間の消去期間には画素を選択しない。 Then, a pixel is not selected in the erase period of one horizontal period at this time. また、別の1水平期間の消去期間を用いて消去期間504cに画素へ書き込まれた信号を消去する。 Furthermore, to erase the signal written to the pixel in the erasing period 504c using an erasing period of another 1 horizontal period. このときの1水平期間の書き込み期間には画素を選択しない。 A pixel is not selected in the write period of the one horizontal period at this time. これによって、開口率の高い画素を有する表示装置を提供することができ、歩留まりの向上を図ることができる。 Thus, it is possible to provide a display device having a high aperture ratio pixel, it is possible to improve the yield.

なお、本実施例では、サブフレーム501乃至504は保持期間の長いものから順に並んでいるが、必ずしも本実施例のような並びにする必要はなく、例えば保持期間の短いものから順に並べられていてもよいし、または保持期間の長いものと短いものとがランダムに並んでいてもよい。 In this embodiment, sub-frames 501 to 504 are arranged in order of retention period from longest to shortest, they are not necessary to be arranged in this order in this embodiment, for example, from as short as retention periods have ordered it may be, or long and short and the holding period may be arranged in random order. また、サブフレームは、さらに複数のフレームに分割されていてもよい。 The sub-frame may be further divided into a plurality of frames. つまり、同じ映像信号を与えている期間、ゲート信号線の走査を複数回行ってもよい。 In other words, during the period of giving the same video signal may be performed a plurality of times scanning of the gate signal line.

ここで、書込期間および消去期間における、図14で示す回路の動作について説明する。 Here, in a writing period and an erasing period, the operation of the circuit shown in FIG. 14. まず書込期間における動作について説明する。 First operation in the writing period will be described. 書込期間において、i行目(iは自然数)のゲート信号線911は、スイッチ918を介して書込用ゲート信号線駆動回路913と電気的に接続し、消去用ゲート信号線駆動回路914とは非接続である。 In the writing period, the gate signal line 911 of the i-th row (i is a natural number) is electrically connected to the writing gate signal line driver circuit 913 through the switch 918, and the erasing gate signal line driver circuit 914 it is a non-connection. また、ソース信号線912はスイッチ920を介してソース信号線駆動回路915と電気的に接続している。 Further, the source signal line 912 is electrically connected to the source signal line driver circuit 915 via the switch 920. ここで、i行目のゲート信号線911に接続した第1のトランジスタ901のゲートに信号が入力され、第1のトランジスタ901はオンとなる。 Here, the signal to the gate of the first transistor 901 is input connected to the gate signal line 911 of the i-th row, the first transistor 901 is turned on. そして、この時、1列目から最終列目迄のソース信号線に同時に映像信号が入力される。 At this time, at the same time the video signal from the first column to the source signal line up to the last column is inputted. なお、各列のソース信号線912から入力される映像信号は互いに独立したものである。 The video signal inputted from the source signal line 912 of each column are independent from each other. ソース信号線912から入力された映像信号は、各々のソース信号線に接続した第1のトランジスタ901を介して第2のトランジスタ902のゲート電極に入力される。 The video signal inputted from the source signal line 912 is input to the gate electrode of the second transistor 902 via the first transistor 901 connected to each source signal line. この時、第2のトランジスタ902のゲート電極に入力された信号によって、第2のトランジスタ902のオンオフが制御される。 At this time, by the signal inputted to the gate electrode of the second transistor 902, off of the second transistor 902 is controlled. そして、第2のトランジスタ902がオンすると発光素子903に電圧が印加され、発光素子903に電流が流れる。 Then, the voltage to the light emitting element 903 and the second transistor 902 is turned on is applied, current flows to the light-emitting element 903. つまり、第2のトランジスタ902のゲート電極に入力する信号によって、発光素子903の発光又は非発光が決まる。 In other words, the signal inputted to the gate electrode of the second transistor 902, emission or non-emission of the light emitting element 903 is determined. 例えば、第2のトランジスタ902がPチャネル型である場合は、第2のトランジスタ902のゲート電極にLow Levelの信号が入力されることによって発光素子903が発光する。 For example, when the second transistor 902 is a P-channel type, the light emitting element 903 emits light by a Low Level signal is inputted to the gate electrode of the second transistor 902. 一方、第2のトランジスタ902がNチャネル型である場合は、第2のトランジスタ902のゲート電極にHigh Levelの信号が入力されることによって発光素子903が発光する。 On the other hand, when the second transistor 902 is an N-channel type, the light emitting element 903 emits light by a High Level signal is inputted to the gate electrode of the second transistor 902.

次に消去期間における動作について説明する。 It will be described operation in the erasing period. 消去期間において、j行目(jは自然数)のゲート信号線911は、スイッチ919を介して消去用ゲート信号線駆動回路914と電気的に接続し、書込用ゲート信号線駆動回路913とは非接続である。 In the erasing period, the gate signal line 911 of the j-th row (j is a natural number), via a switch 919 electrically connected to the erasing gate signal line driver circuit 914, the writing gate signal line driver circuit 913 it is a non-connection. また、ソース信号線912はスイッチ920を介して電源916と電気的に接続している。 Further, the source signal line 912 is connected through a switch 920 to power source 916 electrically. ここで、j行目のゲート信号線911に接続した第1のトランジスタ901のゲートに信号が入力され、第1のトランジスタ901はオンとなる。 Here, the signal to the gate of the first transistor 901 is input connected to the gate signal line 911 of the j-th row, the first transistor 901 is turned on. そして、この時、1列目から最終列目迄のソース信号線に同時に消去信号が入力される。 At this time, erasing signals are simultaneously from the first column to the source signal line up to the last column is inputted. ソース信号線912から入力された消去信号は、各々のソース信号線に接続した第1のトランジスタ901を介して第2のトランジスタ902のゲート電極に入力される。 Erasing signal inputted from the source signal line 912 is input to the gate electrode of the second transistor 902 via the first transistor 901 connected to each source signal line. この時第2のトランジスタ902のゲート電極に入力された消去信号によって、第2のトランジスタ902はオフし、電流供給線917から発光素子903への電流の供給が阻止される。 The erase signal inputted to the gate electrode at this time the second transistor 902, second transistor 902 is turned off, current supply from the current supply line 917 to the light emitting element 903 is blocked. そして、発光素子903は強制的に非発光となる。 Then, the light emitting element 903 is forcibly made to emit light. 例えば、第2のトランジスタ902がPチャネル型である場合は、第2のトランジスタ902のゲート電極にHigh Levelの信号が入力されることによって発光素子903は非発光となる。 For example, when the second transistor 902 is a P-channel type, the light emitting element 903 by a High Level signal to the gate electrode of the second transistor 902 is inputted it emits no light. 一方、第2のトランジスタ902がNチャネル型である場合は、第2のトランジスタ902のゲート電極にLow Levelの信号が入力されることによって発光素子903は非発光となる。 On the other hand, when the second transistor 902 is an N-channel type, the light emitting element 903 by a Low Level signal to the gate electrode of the second transistor 902 is inputted it emits no light.

なお、消去期間では、j行目については、以上に説明したような動作によって消去する為の信号を入力する。 In the erasing period, for the j-th row, and inputs a signal for erasing by the operation as described above. しかし、前述のように、j行目が消去期間であると共に、他の行(i行目とする。)については書込期間となる場合がある。 However, as mentioned above, the j-th row is in an erasing period, (the i-th row.) Other lines may be in a writing period for. このような場合、同じ列のソース信号線を利用してj行目には消去の為の信号を、i行目には書込の為の信号を入力する必要があるため、以下に説明するような動作をさせることが好ましい。 In this case, a signal for erasing is the j-th row by utilizing the source signal lines in the same column, since the i-th row it is necessary to input a signal for writing is described below it is preferable to act like.

消去期間における動作によって、j−1行目の発光素子903が非発光となった後、直ちに、ゲート信号線911と消去用ゲート信号線駆動回路914とを非接続の状態とすると共に、スイッチ920を切り替えてソース信号線912とソース信号線駆動回路915と接続させる。 The operation in the erasing period, after the j-1 th row of the light emitting element 903 becomes non-light emitting, immediately with the gate signal line 911 and the erasing gate signal line driver circuit 914 and the non-connected state, the switch 920 by switching to connect the source signal line 912 and the source signal line driver circuit 915. そして、ソース信号線912とソース信号線駆動回路915とを接続させると共に、スイッチ918を切り替えてゲート信号線911と書込用ゲート信号線駆動回路913とを接続させる。 Then, the to connect the source signal line 912 and the source signal line driver circuit 915 are connected to the gate signal line 911 and the writing gate signal line driver circuit 913 switches the switch 918. そして、書込用ゲート信号線駆動回路913からi行目のゲート信号線911に選択的に信号が入力され、第1のトランジスタ901がオンすると共に、ソース信号線駆動回路915からは、1列目から最終列目迄のソース信号線912に書込の為の映像信号が入力される。 Then, selectively signal is inputted from the writing gate signal line driver circuit 913 to the i-th row of the gate signal line 911, the first transistor 901 is turned on, from the source signal line driver circuit 915, a row video signal for writing from the eye to the source signal line 912 up to the last column is inputted. この映像信号によって、i行目の発光素子903は、発光または非発光となる。 This video signal, the light emitting element 903 of the i-th row emits light or no light.

以上のようにしてi行目について書込期間を終えたら、直ちに、j行目の消去期間に移行する。 When you have finished writing period for the i-th row as mentioned above, an erasing period of the j-th row. その為にスイッチ918を切り替えて、ゲート信号線と書込用ゲート信号線駆動回路913を非接続とすると共に、スイッチ920を切り替えてソース信号線を電源916と接続する。 Therefore by switching the switch 918, the the gate signal line and the writing gate signal line driver circuit 913 are disconnected, connected to the power supply 916 to the source signal line by switching the switch 920. また、ゲート信号線911と書込用ゲート信号線駆動回路913を非接続とすると共に、ゲート信号線911については、スイッチ919を切り替えて消去用ゲート信号線駆動回路914と接続状態にする。 Further, the gate signal line 911 and the writing gate signal line driver circuit 913 are disconnected, the gate signal line 911 is to be connected to the erasing gate signal line driver circuit 914 switches the switch 919. そして、消去用ゲート信号線駆動回路914からj行目のゲート信号線911に選択的に信号を入力して第1のトランジスタ901がオンすると共に、電源916から消去信号が入力される。 Then, the first transistor 901 as well as on, the erase signal is inputted from the power source 916 to input selectively signal from the erasing gate signal line driver circuit 914 to the gate signal line 911 of the j-th row. そして、消去信号により、発光素子903は強制的に非発光となる。 By erasing signal, the light emitting element 903 is forcibly made to emit light. このようにして、j行目の消去期間を終えたら、直ちに、i+1行目の書込期間に移行する。 In this way, When you have finished erasing period of the j-th row, immediately, to migrate to the (i + 1) th row of the writing period. 以下、同様に、消去期間と書込期間とを繰り返し、最終行目の消去期間まで動作させればよい。 Hereinafter, similarly, repeating the erasing period and a writing period may be until the erasing period of the last row.

なお、本形態では、j―1行目の消去期間とj行目の消去期間との間にi行目の書込期間を設ける態様について説明したが、これに限らず、j行目の消去期間とj+1行目の消去期間との間にi行目の書込期間を設けてもよい。 In the present embodiment has been described manner to provide a writing period of the i-th row between the j-1 th row of the erasure period and the j-th row of the erasing period is not limited to this, the j-th row of the erasure writing period of the i-th row between the period and the j + 1 th row of the erasing period may be provided.

また、本形態では、サブフレーム504のように非発光期間504dを設ける場合において、消去用ゲート信号線駆動回路914と或る一のゲート信号線とを非接続状態にすると共に、書込用ゲート信号線駆動回路913と他のゲート信号線とを接続状態にする動作を繰り返している。 Further, in this embodiment, in a case where the non-emission period 504d as the sub-frame 504, while the gate signal line in the erasing gate signal line driver circuit 914 and one one disconnected state, writing gate and repeating an operation of a signal line driver circuit 913 and another gate signal line in the connected state. このような動作は、特に非発光期間を設けないフレームにおいて行っても構わない。 Such an operation may be performed in a frame, especially without the non-emission period. なお、本実施例は、上記実施の形態又は他の実施例と自由に組み合わせることができる。 Note that this embodiment can be freely combined with the embodiment mode or another embodiment of the above embodiment.

本発明に係る発光素子は、パッシベーション膜の上面又は下面に接して応力緩和層が形成されていることにより、パッシベーション膜のピーリングやクラック等の悪影響を受けることなくパッシベーション膜の膜厚を厚くすることができ、結果的に、極めて高いブロッキング効果を得ることができる。 Light-emitting device according to the present invention, by being stress relaxation layer in contact with the upper or lower surface of the passivation film is formed, and increasing the thickness of the passivation film, without being adversely affected, such as peeling or cracking of the passivation film it can be, as a result, it is possible to obtain an extremely high blocking effect. したがって、信頼性が高い発光素子を、高歩留まりで提供することができる。 Therefore, a highly reliable light emitting element can be provided with high yield. また、パッシベーション膜の上面に応力緩和層を設けた場合(両面に設けた場合を含む。)には、低屈折率層の屈折率を応力緩和層の屈折率よりも小さくすることにより、応力緩和層と空間の間の屈折率の差を低減させることができ、外部の空間への光の取り出し効率を向上させることができる。 Further, in the case of the stress relaxation layer provided on the upper surface of the passivation film (. Including cases provided on both sides), to be smaller than the refractive index of the stress relieving layer the refractive index of the low refractive index layer, a stress relaxing it is possible to reduce the difference in refractive index between the layer and the space, it is possible to improve the light extraction efficiency to the outside space.

上記作用効果を有する発光素子はELディスプレイに代表される表示装置に採用することができる。 Emitting element having the above functions and effects can be adopted to a display device typified by an EL display. 該表示装置は、互いに直交するように設けられた2種類のストライプ状電極の間に電界発光層を形成する方式(単純マトリクス方式)、又はTFTに接続されマトリクス状に配列された画素電極と対向電極との間に電界発光層を形成する方式(アクティブマトリクス方式)の2種類に大別されるが、本発明に係る発光素子は、単純マトリクス方式とアクティブマトリクス方式のいずれにも適用することができる。 The display device, two methods (simple matrix type) for forming an electroluminescent layer between the stripe electrodes, or connected to the TFT pixel electrode and the counter arranged in a matrix provided so as to be perpendicular to each other Although is roughly classified into two methods of forming the electroluminescent layer (active matrix system) between the electrodes, the light emitting device according to the present invention, be applied to any of the simple matrix system and an active matrix system it can. また、上記表示装置は、あらゆる電子機器やIDカード等のユビキタス製品に搭載することができ、本発明の利用可能性は極めて多岐に渡る。 Further, the display device may be mounted on the ubiquitous products such as various electronic devices and ID cards, the availability of the present invention over a very widely.

本発明に係る発光素子の構成を説明する図 It illustrates a structure of a light emitting device according to the present invention 本発明に係る発光素子の構成を説明する図(充填層を設けた場合) It illustrates a structure of a light emitting device according to the present invention (case of providing a packed bed) 本発明に係る発光素子の構成を説明する図(パッシベーション膜の下部に応力緩和層を設けた場合) Illustrates a structure of a light emitting device according to the present invention (if the stress relieving layer provided on the lower portion of the passivation film) 本発明に係る表示装置の画素領域の等価回路図及び表示装置の表示パネル部分の上面図 Top view of a display panel portion of an equivalent circuit diagram and a display device having the pixel area of ​​the display device according to the present invention 本発明に係る表示装置の断面図 Sectional view of a display device according to the present invention 本発明に係る表示装置の断面図(カラーフィルタを設けた場合) Sectional view of a display device according to the present invention (case of providing the color filter) 本発明に係る表示装置の断面図(対向基板に低屈折率層を設けた場合) Sectional view of a display device according to the present invention (case of providing a low refractive index layer on the counter substrate) 本発明に係る表示装置の画素領域の等価回路図 Equivalent circuit diagram of a pixel region of a display device according to the present invention 配線を積層構造とした場合を示す断面図 Sectional view showing a case where the wiring laminate structure 本発明に係る表示装置を用いた電子機器を示す図 It shows an electronic device using a display device according to the present invention 本発明に係る表示装置を用いたテレビジョン装置の主要な構成を示すブロック図 Block diagram showing the main structure of a television apparatus using the display device according to the present invention 本発明に係る表示装置を用いたIDカードを説明する図 Diagram for explaining the ID card using the display device according to the present invention 本発明に係る発光装置の上面図 Top view of a light emitting device according to the present invention 本発明に係る発光装置における一画素を動作するための回路を表した図 Diagram showing a circuit for operating one pixel in a light emitting apparatus according to the present invention 本発明に係る発光装置における画素領域の上面図 Top view of a pixel region in a light-emitting device according to the present invention 時間経過に伴ったフレームの動作について説明する図 Diagram illustrating the operation of a frame with time 従来の発光素子の構成を説明する図 It illustrates a structure of a conventional light emitting element 1水平期間にゲート信号線を複数同時に選択する方法を説明する図 View for explaining a method of selecting the gate signal line multiple simultaneously in one horizontal period

符号の説明 DESCRIPTION OF SYMBOLS

1:基板2:電極3:正孔輸送層4:発光層5:電子注入層6:透明電極7:防湿層8:反射防止層10:基板11:画素電極12:電界発光層13:透明電極14:パッシベーション膜14a:窒化珪素膜14b:酸化珪素膜14c:窒化珪素膜15:応力緩和層15a:応力緩和層15b:応力緩和層16:低屈折率層17:充填層18:対向基板90:カラーフィルタ91:カラーフィルタ92:カラーフィルタ93:カラーフィルタ94:カラーフィルタ95:カラーフィルタ101:カード本体102:画素部103:カード基板104:IDチップ105:表示装置106:集積回路107:薄膜部108:配線109:アンテナコイル310:画素311:トランジスタ312:トランジスタ313:発光素子316:容量素 1: substrate 2: electrode 3: hole transport layer 4: light emitting layer 5: electron injection layer 6: the transparent electrode 7: moisture barrier 8: antireflection layer 10: substrate 11: a pixel electrode 12: light emitting layer 13: Transparent electrode 14: passivation film 14a: silicon nitride film 14b: silicon oxide film 14c: silicon nitride film 15: stress relieving layer 15a: stress relaxation layer 15b: stress relieving layer 16: low refractive index layer 17: filling layer 18: counter substrate 90: The color filter 91: color filter 92: color filter 93: color filter 94: color filter 95: the color filter 101: card body 102: a pixel portion 103: card board 104: ID chip 105: display device 106: integrated circuit 107: thin portion 108: wiring 109: antenna coil 310: pixel 311: transistor 312: the transistor 313: the light emitting element 316: capacitance element 317:第1の電源318:第2の電源340:トランジスタ341:トランジスタ342:トランジスタ343:電源400:表示領域401:ゲートドライバ402:ゲートドライバ403:ソースドライバ404:容量素子405:基板406:対向基板407:接続フィルム408:シール材409:隔壁層410:素子群411:第1の層間絶縁膜412:第2の層間絶縁膜413:第3の層間絶縁膜414:配線415:空間416:遮光性を有する隔壁層417:遮光性を有する層間絶縁膜418:低屈折率層501:サブフレーム501a:書き込み期間501b:保持期間502:サブフレーム502a:書き込み期間502b:保持期間503:サブフレーム503a:書き込み期間503b:保持期間504:サブ 317: first power supply 318: second power supply 340: transistor 341: the transistor 342: the transistor 343: Power 400: display region 401: a gate driver 402: gate driver 403: source driver 404: capacitor element 405: substrate 406: counter substrate 407: connecting film 408: sealing material 409: partition wall layer 410: element group 411: first interlayer insulating film 412: second interlayer insulating film 413: third interlayer insulating film 414: wiring 415: space 416: shielding partition wall layer 417 has a sex: interlayer insulating film 418 having a light shielding property: the low refractive index layer 501: subframe 501a: writing period 501b: retention time 502: subframe 502a: writing period 502b: retention time 503: subframe 503a: writing period 503b: retention time 504: sub レーム504a:書き込み期間504b:保持期間504c:消去期間504d:非発光期間600:Mo Frame 504a: writing period 504b: retention 504c: erase period 504d: non-emission period 600: Mo
601:アルミニウムを含む合金602:ITO 601: Alloy containing aluminum 602: ITO
603:アルミニウムを含む合金604:アルミニウムを含む合金605:ITO 603: Alloy containing aluminum 604: alloy containing aluminum 605: ITO
606:アルミニウムを含む合金607:ニッケルシリサイド608:シリコン半導体層801:EL表示パネル802:信号線側駆動回路803:走査線側駆動回路804:チューナ805:映像波増幅回路806:映像信号処理回路807:コントロール回路808:信号分割回路809:音声波増幅回路810:音声信号処理回路811:制御回路812:入力部813:スピーカ901:第1のトランジスタ902:第2のトランジスタ903:発光素子911:ゲート信号線912:ソース信号線913:書込用ゲート信号線駆動回路914:消去用ゲート信号線駆動回路915:ソース信号線駆動回路916:電源917:電流供給線918:スイッチ919:スイッチ920:スイッチ1001:第1のトランジスタ1002 606: Alloy containing aluminum 607: Nickel silicide 608: silicon semiconductor layer 801: EL display panel 802: the signal line driver circuit 803: a scanning line driver circuit 804: tuner 805: video wave amplifier circuit 806: video signal processing circuit 807 : control circuit 808: signal dividing circuit 809: voice wave amplifier circuit 810: audio signal processing circuit 811: control circuit 812: input section 813: speaker 901: first transistor 902: second transistor 903: light emitting element 911: gate signal line 912: a source signal line 913: writing gate signal line driver circuit 914: erasing gate signal line driver circuit 915: a source signal line driver circuit 916: power 917: current supply line 918: switch 919: switch 920: switch 1001: the first transistor 1002 第2のトランジスタ1003:ゲート信号線1004:ソース信号線1005:電流供給線1006:発光素子の電極6500:基板6503:FPC(フレキシブルプリントサーキット) The second transistor 1003: Gate signal line 1004: the source signal line 1005: the current supply line 1006: the electrodes of the light-emitting element 6500: substrate 6503: FPC (flexible printed circuit)
6504:プリント配線基板(PWB) 6504: a printed wiring board (PWB)
6511:画素部6512:ソース信号線駆動回路6513:書込用ゲート信号線駆動回路6514:消去用ゲート信号線駆動回路9101:本体9102:表示部9201:本体9202:表示部9301:本体9302:表示部9401:本体9402:表示部9501:本体9502:表示部9701:表示部9702:表示部 6511: the pixel portion 6512: the source signal line driver circuit 6513: writing gate signal line driver circuit 6514: erasing gate signal line driver circuit 9101: body 9102: display unit 9201: main body 9202: display unit 9301: main body 9302: display part 9401: body 9402: the display unit 9501: body 9502: the display unit 9701: the display section 9702: a display unit

Claims (2)

  1. 陽極として機能し、ITOからなる第1の電極と、 Functions as an anode, a first electrode made of ITO,
    前記第1の電極上で接する電界発光層と、 And the electroluminescent layer in contact over the first electrode,
    前記電界発光層上で接し、陰極として機能し、ITOからなる第2の電極と、 Contact with the electroluminescent layer, and functions as a cathode, a second electrode made of ITO,
    前記第2の電極上で接し、窒化酸化珪素からなる第1の応力緩和層と、 Contact on the second electrode, a first stress relieving layer formed of silicon oxynitride,
    前記第1の応力緩和層上で接し、窒化珪素からなるパッシベーション膜と、 Contact with the first stress relieving layer, and the passivation film made of silicon nitride,
    前記パッシベーション膜上で接し、窒化酸化珪素からなる第2の応力緩和層と、 Contact on the passivation film, a second stress relieving layer formed of silicon oxynitride,
    前記第2の応力緩和層上で接し、MgF 及びLiFの積層からなる低屈折率層と、を有することを特徴とする発光装置。 It said second contact at the stress relaxation layer, the light emitting device characterized by having a low refractive index layer made of a stack of MgF 2 and LiF.
  2. 請求項において、 According to claim 1,
    前記発光装置は、照明機能を有することを特徴とする発光装置。 The light-emitting device, light emitting device characterized by having an illumination function.
JP2005139233A 2004-05-20 2005-05-12 The light-emitting device Active JP4906033B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004151036 2004-05-20
JP2004151036 2004-05-20
JP2005139233A JP4906033B2 (en) 2004-05-20 2005-05-12 The light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005139233A JP4906033B2 (en) 2004-05-20 2005-05-12 The light-emitting device

Publications (3)

Publication Number Publication Date
JP2006004917A true JP2006004917A (en) 2006-01-05
JP2006004917A5 true JP2006004917A5 (en) 2008-05-08
JP4906033B2 true JP4906033B2 (en) 2012-03-28

Family

ID=35773102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005139233A Active JP4906033B2 (en) 2004-05-20 2005-05-12 The light-emitting device

Country Status (1)

Country Link
JP (1) JP4906033B2 (en)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007207655A (en) * 2006-02-03 2007-08-16 Dainippon Printing Co Ltd Organic el display
JP4722746B2 (en) * 2006-03-29 2011-07-13 京セラ株式会社 El apparatus
JP5007941B2 (en) * 2007-07-26 2012-08-22 日本精機株式会社 Organic el panel
FR2925224B1 (en) * 2007-12-14 2010-06-18 Commissariat Energie Atomique Device comprising an organic component and an encapsulating layer with a reactive material to moisture
US8487299B2 (en) 2008-09-26 2013-07-16 Sharp Kabushiki Kaisha Organic EL device and method of manufacturing same
JP2010181777A (en) * 2009-02-09 2010-08-19 Hitachi Displays Ltd Display device
JP5525890B2 (en) * 2009-03-30 2014-06-18 富士フイルム株式会社 Photoelectric conversion element and an imaging device
WO2011061789A1 (en) 2009-11-17 2011-05-26 富士電機ホールディングス株式会社 Organic el display
JP2012054225A (en) * 2010-08-04 2012-03-15 Canon Inc Display device
JP5687638B2 (en) * 2012-01-26 2015-03-18 株式会社東芝 Method for manufacturing a display device
JP2013211424A (en) * 2012-03-30 2013-10-10 Toppan Printing Co Ltd Organic el element and manufacturing method of the same
JP5674707B2 (en) * 2012-05-22 2015-02-25 株式会社東芝 Display device
KR20150011231A (en) 2013-07-22 2015-01-30 삼성디스플레이 주식회사 Organic light emitting display apparatus and the manufacturing method thereof
JPWO2015037463A1 (en) * 2013-09-12 2017-03-02 コニカミノルタ株式会社 The organic electroluminescence device and a manufacturing method thereof
JP2015156381A (en) * 2015-03-31 2015-08-27 ユニファイド イノヴェイティヴ テクノロジー, エルエルシー Organic electroluminescence (el) display
US20180269430A1 (en) * 2015-09-30 2018-09-20 Konica Minolta, Inc. Organic electroluminescence device and lighting apparatus equipped with the same
WO2017159503A1 (en) * 2016-03-15 2017-09-21 シャープ株式会社 Organic el display device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3817081B2 (en) * 1999-01-29 2006-08-30 パイオニア株式会社 A method of manufacturing an organic el element
JP4279971B2 (en) * 1999-11-10 2009-06-17 パナソニック電工株式会社 The light-emitting element
JP4244120B2 (en) * 2001-06-20 2009-03-25 株式会社半導体エネルギー研究所 Emitting device and a manufacturing method thereof
JP2003142262A (en) * 2001-11-06 2003-05-16 Seiko Epson Corp Photoelectric device, film-shaped member, laminated film, film with low refractive index, multi-layered laminated film, and electronic device
JP2003203771A (en) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd Organic light emitting element, display device, and illumination device
JP3501148B2 (en) * 2002-03-25 2004-03-02 富士電機ホールディングス株式会社 Organic el display
JP2003297547A (en) * 2002-03-28 2003-10-17 Idemitsu Kosan Co Ltd Organic el display device
JP2003303685A (en) * 2002-04-09 2003-10-24 Canon Inc Organic luminous element
JP2003303679A (en) * 2002-04-09 2003-10-24 Canon Inc Organic luminous element package
JP2003332070A (en) * 2002-05-16 2003-11-21 Seiko Epson Corp Electro-optical device, its manufacturing method, and electronic apparatus
JP4465951B2 (en) * 2002-09-30 2010-05-26 セイコーエプソン株式会社 Method of manufacturing an electro-optical device

Also Published As

Publication number Publication date Type
JP2006004917A (en) 2006-01-05 application

Similar Documents

Publication Publication Date Title
US6869635B2 (en) Organic electroluminescence device and manufacturing method therefor
US6692845B2 (en) Light-emitting device
US20040152392A1 (en) Method for manufacturing light-emitting device
US20040169624A1 (en) Light emitting device and electric appliance
US7402948B2 (en) Light emitting device
US20050116620A1 (en) Light-emitting device, manufacturing method thereof, and electronic apparatus
US7109655B2 (en) Light emitting device and method for manufacturing the same
US20070040161A1 (en) Light-emitting element and light-emitting device
US7230271B2 (en) Light emitting device comprising film having hygroscopic property and transparency and manufacturing method thereof
US20020180372A1 (en) Luminescent device and process of manufacturing the same
US20080023724A1 (en) Light emitting element, light emitting device having the same and method for manufacturing the same
US20040263056A1 (en) Light-emitting device and electronic device
JP2004103337A (en) Light-emitting device and its manufacturing method
JP2002164181A (en) Display device and its manufacturing method
US20110198629A1 (en) Organic Light Emitting Display Apparatus
JP2004119219A (en) Electrooptical device, panel substrate, and electronic apparatus
US20070222379A1 (en) Light-Emitting Element and Display Device
JP2002151253A (en) Luminescent device and display device
JP2005031251A (en) Light emission type display device
WO2004064453A1 (en) Light emitting element and process for preparing the same
WO2012108384A1 (en) Fluorescent substrate, and display device and lighting device using same
JP2003257659A (en) Organic electro-luminescence element, image forming device using the element, and portable terminal
JP2002324662A (en) Display device and its manufacturing method
US20080018243A1 (en) Light-emitting device and electronic apparatus
US20040056589A1 (en) Light-emitting apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080320

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111116

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250