JP4906033B2 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
JP4906033B2
JP4906033B2 JP2005139233A JP2005139233A JP4906033B2 JP 4906033 B2 JP4906033 B2 JP 4906033B2 JP 2005139233 A JP2005139233 A JP 2005139233A JP 2005139233 A JP2005139233 A JP 2005139233A JP 4906033 B2 JP4906033 B2 JP 4906033B2
Authority
JP
Japan
Prior art keywords
layer
light
film
refractive index
stress relaxation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005139233A
Other languages
Japanese (ja)
Other versions
JP2006004917A (en
JP2006004917A5 (en
Inventor
寿雄 池田
宏樹 大原
誠 細羽
淳一郎 坂田
俊一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005139233A priority Critical patent/JP4906033B2/en
Publication of JP2006004917A publication Critical patent/JP2006004917A/en
Publication of JP2006004917A5 publication Critical patent/JP2006004917A5/ja
Application granted granted Critical
Publication of JP4906033B2 publication Critical patent/JP4906033B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)

Description

本発明は、有機EL素子に代表される発光素子及び該発光素子を有する表示装置に関する。 The present invention relates to a light emitting element typified by an organic EL element and a display device having the light emitting element.

近年、有機EL(Electro Luminescence)素子に代表される発光素子を有する表示装置の開発が進められ、自発光型ゆえの高画質、広視野角、薄型、軽量等の利点を活かして、幅広い利用が期待されている。EL素子とは、陰極と陽極との間に流れる電流によって、両電極間に挟持された電界発光層が発光するという原理を用いた発光素子である。発光素子としては、例えば、対向基板側の電極を透明にし、発光層からの光を対向基板側へ放射させる、所謂トップエミッション型発光素子が知られている。その断面構造を図17に示す。図17中、1は基板、2は電極、3は正孔輸送層、4は発光層、5は電子注入層、6は透明電極、7は防湿層、8は反射防止層をそれぞれ表している。この発光素子は、透明電極6から電子注入層5を通して発光層4に注入された電子と、電極2から正孔輸送層3を通して発光層4へ注入された正孔との再結合によって生成された励起子が、基底状態にもどる際に放射される光を利用する素子である。 In recent years, a display device having a light emitting element typified by an organic EL (Electro Luminescence) element has been developed, and it is widely used by taking advantage of self-light emitting type, such as high image quality, wide viewing angle, thinness, and light weight. Expected. An EL element is a light emitting element based on the principle that an electroluminescent layer sandwiched between both electrodes emits light by a current flowing between a cathode and an anode. As the light emitting element, for example, a so-called top emission type light emitting element is known in which the electrode on the counter substrate side is transparent and the light from the light emitting layer is emitted to the counter substrate side. The cross-sectional structure is shown in FIG. In FIG. 17, 1 is a substrate, 2 is an electrode, 3 is a hole transport layer, 4 is a light emitting layer, 5 is an electron injection layer, 6 is a transparent electrode, 7 is a moisture-proof layer, and 8 is an antireflection layer. . This light emitting device was generated by recombination of electrons injected from the transparent electrode 6 through the electron injection layer 5 into the light emitting layer 4 and holes injected from the electrode 2 through the hole transport layer 3 into the light emitting layer 4. An element that uses light emitted when an exciton returns to a ground state.

このトップエミッション型発光素子のような上面側(対向基板側)から光を取り出す発光素子では、対向電極として透明電極6を用いる必要があり、例えば、酸化インジウムスズ(ITO:Indium Tin Oxide)等が用いられている。この場合において、透明電極6とその周囲に存在する空気の屈折率の差が大きいため、光の取り出し効率が低下するという問題があった(特許文献1、2参照)。 In a light emitting element that extracts light from the upper surface side (opposite substrate side) such as the top emission type light emitting element, it is necessary to use the transparent electrode 6 as the counter electrode. For example, indium tin oxide (ITO) is used. It is used. In this case, since the difference in refractive index between the transparent electrode 6 and the air existing therearound is large, there is a problem that the light extraction efficiency is reduced (see Patent Documents 1 and 2).

また、特に有機化合物を主体とする発光素子は、主に水分や酸素が原因で劣化しやすく、この原因に起因する不良状態として、部分的な輝度の低下が生じたり、非発光領域が生じたりすることがある。これを防止するために、透明電極6の上に耐湿用のSiN膜等のパッシベーション膜(防湿層7)を形成する技術が知られている(特許文献2参照)。しかし、透明電極6の上に耐湿用のSiN膜等のパッシベーション膜(防湿層7)を形成した場合においても、SiN膜の屈折率と空気との屈折率差が大きい為、光の取り出し効率が低下するという問題があった(特許文献2参照)。 In particular, light-emitting elements mainly composed of organic compounds are likely to be deteriorated mainly due to moisture and oxygen. As a defective state due to this cause, a partial decrease in luminance or a non-light-emitting region may occur. There are things to do. In order to prevent this, a technique for forming a passivation film (moisture-proof layer 7) such as a moisture-resistant SiN film on the transparent electrode 6 is known (see Patent Document 2). However, even when a passivation film (moisture-proof layer 7) such as a moisture-resistant SiN film is formed on the transparent electrode 6, since the difference in refractive index between the SiN film and air is large, the light extraction efficiency is high. There has been a problem of reduction (see Patent Document 2).

これらの問題点に対し、透明電極6上又は防湿層7上に、反射防止層8として、透明電極6よりも屈折率が低い材料を単層又は多層により形成する技術が知られている(特許文献1、2参照)。
特開2003−303679号公報 特開2003−303685号公報
To solve these problems, a technique is known in which a material having a refractive index lower than that of the transparent electrode 6 is formed as a single layer or a multilayer on the transparent electrode 6 or the moisture-proof layer 7 as the antireflection layer 8 (patent). References 1 and 2).
JP 2003-303679 A Japanese Patent Laid-Open No. 2003-303585

しかしながら、透明電極6の屈折率が、例えばITOの場合、1.9〜2.0程度であるのに対し、その上に設けられる防湿層7の屈折率は、例えばSiN膜の場合、2.1〜2.3程度と、透明電極6の屈折率よりも高い。そのため、透明電極6上にSiN膜等の防湿層7を設けた場合には、さらに透明電極6よりも屈折率が低い反射防止層8を防湿層7上に設けたとしても、防湿層7と反射防止層8との間の屈折率の差は依然として大きい状態のままであった。したがって、防湿層7と反射防止層8との界面における反射率は、防湿層7を設けない場合に比べてさらに高くなる、すなわち、該界面における光の反射損失がより大きくなることにより、発光層からの光の外部取り出し効率が低くなってしまうという問題があった。 However, the refractive index of the transparent electrode 6 is, for example, about 1.9 to 2.0 in the case of ITO, whereas the refractive index of the moisture-proof layer 7 provided on the transparent electrode 6 is about 2. It is about 1 to 2.3, which is higher than the refractive index of the transparent electrode 6. Therefore, when the moisture-proof layer 7 such as a SiN film is provided on the transparent electrode 6, even if the antireflection layer 8 having a lower refractive index than that of the transparent electrode 6 is provided on the moisture-proof layer 7, The difference in refractive index from the antireflection layer 8 remained large. Therefore, the reflectance at the interface between the moisture-proof layer 7 and the anti-reflection layer 8 is higher than that when the moisture-proof layer 7 is not provided, that is, the light reflection loss at the interface is further increased, so that the light-emitting layer There is a problem that the efficiency of extracting light from the outside becomes low.

また、防湿層7を設けた場合には、応力に起因する膜剥がれ(ピーリング)やひび割れ(クラック)等が起きやすく、発光素子作製の歩留まりの低下や、作製された発光素子の信頼性や寿命の低下をもたらしてしまうという問題があった。 Further, when the moisture-proof layer 7 is provided, film peeling (cracking) or cracking (crack) due to stress is likely to occur, and the yield of light-emitting elements is reduced, and the reliability and life of the manufactured light-emitting elements are reduced. There was a problem that it would bring about a decline.

本発明は、上記問題点の少なくとも一を解決することを目的とする。すなわち、透明電極上に、パッシベーション膜を設けた場合であっても、ピーリングやクラック等が起きにくく、信頼性が高い発光素子及びそれを用いた表示装置を提供することを目的とする。あるいは、発光層からの光の外部取り出し効率が高い発光素子及びそれを用いた表示装置を提供することを目的とする。あるいは、上記問題点のすべてを同時に解決することが可能な発光素子及びそれを用いた表示装置を提供することを目的とする。 An object of the present invention is to solve at least one of the above problems. That is, even when a passivation film is provided on a transparent electrode, an object is to provide a light-emitting element that is less likely to cause peeling or cracking and has high reliability and a display device using the light-emitting element. Alternatively, it is an object to provide a light emitting element having high efficiency of extracting light from the light emitting layer and a display device using the light emitting element. Alternatively, it is an object of the present invention to provide a light emitting element that can solve all of the above problems at the same time and a display device using the light emitting element.

本発明に係る発光素子は、画素電極、電界発光層、透明電極、パッシベーション膜、応力緩和層及び低屈折率層が順次積層されてなることを特徴とする。ここで、応力緩和層は、パッシベーション膜の膜剥がれを防止する機能を有する。低屈折率層は、電界発光層から出射される光が、空気中に入射する際の反射率を低減し、光の取り出し効率を向上させる機能を有する。画素電極及び透明電極は、電界発光層に電子又は正孔(ホール)を供給するための陽極又は陰極として機能する。パッシベーション膜は、透明電極や電界発光層に、水分等の不純物の混入を防止する機能を有する。パッシベーション膜、応力緩和層又は前記低屈折率層は、積層構造を有していてもよい。なお、上記応力緩和層は、透明電極とパッシベーション膜の間にも設けられていても良い。また、電界発光層は、単層構造又は積層構造であっても良い。 The light emitting device according to the present invention is characterized in that a pixel electrode, an electroluminescent layer, a transparent electrode, a passivation film, a stress relaxation layer, and a low refractive index layer are sequentially laminated. Here, the stress relaxation layer has a function of preventing the passivation film from peeling off. The low refractive index layer has a function of reducing the reflectance when light emitted from the electroluminescent layer enters the air and improving the light extraction efficiency. The pixel electrode and the transparent electrode function as an anode or a cathode for supplying electrons or holes to the electroluminescent layer. The passivation film has a function of preventing impurities such as moisture from entering the transparent electrode and the electroluminescent layer. The passivation film, the stress relaxation layer, or the low refractive index layer may have a laminated structure. The stress relaxation layer may also be provided between the transparent electrode and the passivation film. The electroluminescent layer may have a single layer structure or a laminated structure.

また、本発明に係る発光素子は、画素電極、電界発光層、透明電極、パッシベーション膜、応力緩和層及び低屈折率層が順次積層されてなり、前記低屈折率層の屈折率は、前記応力緩和層の屈折率よりも小さいことを特徴とする。低屈折率層は、応力緩和層と空間(空気又は窒素等の充填ガスによって満たされた空間。以下同じ。)との屈折率の差を低減させる機能を有する。 The light emitting device according to the present invention includes a pixel electrode, an electroluminescent layer, a transparent electrode, a passivation film, a stress relaxation layer, and a low refractive index layer, which are sequentially stacked, and the refractive index of the low refractive index layer is the stress It is characterized by being smaller than the refractive index of the relaxation layer. The low refractive index layer has a function of reducing a difference in refractive index between the stress relaxation layer and a space (a space filled with a filling gas such as air or nitrogen; the same applies hereinafter).

また、本発明に係る発光素子は、画素電極、電界発光層、透明電極、応力緩和層、パッシベーション膜及び低屈折率層が順次積層されてなることを特徴とする。 The light-emitting element according to the present invention is characterized in that a pixel electrode, an electroluminescent layer, a transparent electrode, a stress relaxation layer, a passivation film, and a low refractive index layer are sequentially laminated.

また、本発明に係る発光素子は、画素電極、電界発光層、透明電極、第1の応力緩和層、パッシベーション膜、第2の応力緩和層及び低屈折率層が順次積層されてなることを特徴とする。ここで、前記低屈折率層の屈折率は、前記第2の応力緩和層の屈折率よりも小さいものであってもよい。 The light emitting device according to the present invention is characterized in that a pixel electrode, an electroluminescent layer, a transparent electrode, a first stress relaxation layer, a passivation film, a second stress relaxation layer, and a low refractive index layer are sequentially laminated. And Here, the refractive index of the low refractive index layer may be smaller than the refractive index of the second stress relaxation layer.

また、本発明に係る表示装置は、基板上に設けられたトランジスタと、層間絶縁膜を介して前記トランジスタと接続された発光素子とを有し、前記発光素子は、画素電極、電界発光層、透明電極、パッシベーション膜、応力緩和層及び低屈折率層が積層されてなることを特徴とする。ここで、トランジスタは、発光素子の点灯と非点灯を制御する機能を有するが、他の機能を有するトランジスタが含まれていても良い。このトランジスタは、通常、薄膜トランジスタ(TFT)を用いるが、これに限定されるものではない。また、層間絶縁膜は、トランジスタと発光素子とを隔てる絶縁膜であり、単層でも積層でも良い。応力緩和層は、パッシベーション膜の膜剥がれを防止する機能を有する。低屈折率層は、電界発光層から出射される光が、空気中に入射する際の反射率を低減し、光の取り出し効率を向上させる機能を有するものであるが、前記応力緩和層の屈折率よりも小さいことが望ましい。画素電極及び透明電極は、電界発光層に電子又は正孔(ホール)を供給するための陽極又は陰極として機能する。パッシベーション膜は、透明電極や電界発光層に、水分等の不純物の混入を防止する機能を有する。パッシベーション膜、応力緩和層又は前記低屈折率層は、積層構造を有していてもよい。 The display device according to the present invention includes a transistor provided over a substrate and a light-emitting element connected to the transistor through an interlayer insulating film. The light-emitting element includes a pixel electrode, an electroluminescent layer, A transparent electrode, a passivation film, a stress relaxation layer, and a low refractive index layer are laminated. Here, the transistor has a function of controlling lighting and non-lighting of the light-emitting element, but a transistor having another function may be included. This transistor is usually a thin film transistor (TFT), but is not limited thereto. The interlayer insulating film is an insulating film that separates the transistor and the light-emitting element, and may be a single layer or a stacked layer. The stress relaxation layer has a function of preventing the passivation film from peeling off. The low refractive index layer has a function of reducing the reflectance when light emitted from the electroluminescent layer enters the air and improving the light extraction efficiency. Desirably less than the rate. The pixel electrode and the transparent electrode function as an anode or a cathode for supplying electrons or holes to the electroluminescent layer. The passivation film has a function of preventing impurities such as moisture from entering the transparent electrode and the electroluminescent layer. The passivation film, the stress relaxation layer, or the low refractive index layer may have a laminated structure.

また、本発明に係る表示装置は、基板上に設けられたトランジスタと、層間絶縁膜を介して前記トランジスタと接続された発光素子とを有し、前記発光素子は、画素電極、電界発光層、透明電極、応力緩和層、パッシベーション膜及び低屈折率層が順次積層されてなることを特徴とする。 The display device according to the present invention includes a transistor provided over a substrate and a light-emitting element connected to the transistor through an interlayer insulating film. The light-emitting element includes a pixel electrode, an electroluminescent layer, A transparent electrode, a stress relaxation layer, a passivation film, and a low refractive index layer are sequentially laminated.

また、本発明に係る表示装置は、基板上に設けられたトランジスタと、層間絶縁膜を介して前記トランジスタと接続された発光素子とを有し、前記発光素子は、画素電極、電界発光層、透明電極、第1の応力緩和層、パッシベーション膜、第2の応力緩和層及び低屈折率層が順次積層されてなることを特徴とする。ここで、前記低屈折率層の屈折率は、前記第2の応力緩和層の屈折率よりも小さいものであってもよい。 The display device according to the present invention includes a transistor provided over a substrate and a light-emitting element connected to the transistor through an interlayer insulating film. The light-emitting element includes a pixel electrode, an electroluminescent layer, A transparent electrode, a first stress relaxation layer, a passivation film, a second stress relaxation layer, and a low refractive index layer are sequentially laminated. Here, the refractive index of the low refractive index layer may be smaller than the refractive index of the second stress relaxation layer.

また、本発明に係る上記表示装置において、前記発光素子は、充填層を介して対向基板によって封止されていてもよい。ここで、充填層の屈折率は、低屈折率層若しくは対向基板の屈折率とほぼ同等の値、又は低屈折率層及び対向基板の中間の値を有していることが望ましいが、少なくとも空気(又は窒素等の充填ガス)の屈折率よりも大きい液層又は固層であればよい。 In the display device according to the present invention, the light emitting element may be sealed with a counter substrate through a filling layer. Here, it is desirable that the refractive index of the filling layer has a value substantially equal to the refractive index of the low refractive index layer or the counter substrate, or an intermediate value between the low refractive index layer and the counter substrate, but at least air Any liquid layer or solid layer larger than the refractive index of (or a filling gas such as nitrogen) may be used.

本発明に係る発光素子は、パッシベーション膜の上面又は下面に接して応力緩和層が形成されていることにより、パッシベーション膜のピーリングやクラック等の悪影響を受けることなくパッシベーション膜の膜厚を厚くすることができ、結果的に、極めて高いブロッキング効果を得ることができる。したがって、信頼性が高く高寿命の発光素子を、高歩留まりで提供することができる。 In the light emitting device according to the present invention, since the stress relaxation layer is formed in contact with the upper surface or the lower surface of the passivation film, the thickness of the passivation film is increased without being adversely affected by peeling or cracking of the passivation film. As a result, an extremely high blocking effect can be obtained. Therefore, a light-emitting element with high reliability and long life can be provided with high yield.

また、パッシベーション膜の上面に応力緩和層を設けた場合(両面に設けた場合を含む。)には、低屈折率層の屈折率を応力緩和層の屈折率よりも小さくすることにより、応力緩和層と空間の間の屈折率の差を低減させることができ、外部の空間への光の取り出し効率を向上させることができる。 In addition, when a stress relaxation layer is provided on the upper surface of the passivation film (including the case where the stress relaxation layer is provided on both sides), the stress relaxation is achieved by making the refractive index of the low refractive index layer smaller than the refractive index of the stress relaxation layer. The difference in refractive index between the layer and the space can be reduced, and the light extraction efficiency to the external space can be improved.

本発明に係る表示装置は、その発光素子におけるパッシベーション膜上に応力緩和層を有していることにより、パッシベーション膜のピーリングやクラック等の悪影響を受けることなくパッシベーション膜の膜厚を厚くすることができ、結果的に、極めて高いブロッキング効果を得ることができる。したがって、信頼性が高い表示装置を、高歩留まりで提供することができる。 The display device according to the present invention has a stress relaxation layer on the passivation film in the light-emitting element, thereby increasing the thickness of the passivation film without being adversely affected by peeling or cracking of the passivation film. As a result, an extremely high blocking effect can be obtained. Accordingly, a highly reliable display device can be provided with high yield.

また、低屈折率層の屈折率を応力緩和層の屈折率よりも小さくする場合には、応力緩和層と空間の間の屈折率の差を低減させることができ、外部の空間への光の取り出し効率を向上させることができる。さらに、低屈折率層と対向基板の間に、充填層を設けた場合には、外部の空間への光の取り出し効率をさらに向上させることができる。 In addition, when the refractive index of the low refractive index layer is made smaller than the refractive index of the stress relaxation layer, the difference in refractive index between the stress relaxation layer and the space can be reduced, and the light to the external space can be reduced. The extraction efficiency can be improved. Further, when a filling layer is provided between the low refractive index layer and the counter substrate, the light extraction efficiency to the external space can be further improved.

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更することができる。従って、本発明は以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。例えば、以下に述べる各実施の形態及び各実施例の特徴的部分を組み合わせて実施することが可能である。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。 Embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and various changes and modifications can be made without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments and examples below. For example, it is possible to carry out by combining the following embodiments and characteristic portions of the examples. Note that in the structures of the present invention described below, the same reference numerals are used in common in different drawings.

なお、本明細書において、発光素子と言う場合には、(1)陽極、陰極、その間に設けられる電界発光層(有機化合物を含む層、EL層とも呼ぶ。)からなる素子、という一般的な定義に加え、(2)前記陽極又は陰極上に、本発明の特徴的部分であるパッシベーション膜、応力緩和層、低屈折率層等が形成されている素子、という定義も含むものとする。換言すれば、光の透過部分における屈折率の差を低減する、又はパッシベーション膜の応力を緩和するという本発明に特有の機能を発揮する箇所を含めて発光素子と言う場合がある。また、本明細書において、各種化合物材料を化学式を用いて説明する場合には、特に示さない限り、任意の組成比の材料を適宜選択することができるものとする(例えば、「SiN」と表記した場合、SixNy(x、y>0)を意味するものとする。)。また、屈折率をnで略記することがある。 Note that in this specification, a light-emitting element is generally referred to as (1) an element including an anode, a cathode, and an electroluminescent layer (also referred to as an organic compound layer or EL layer) provided therebetween. In addition to the definition, the definition includes (2) an element in which a passivation film, a stress relaxation layer, a low refractive index layer and the like, which are characteristic parts of the present invention, are formed on the anode or the cathode. In other words, a light emitting element may be included including a portion that exhibits a function peculiar to the present invention of reducing a difference in refractive index in a light transmitting portion or relieving stress of a passivation film. In the present specification, when various compound materials are described using chemical formulas, materials having an arbitrary composition ratio can be appropriately selected unless otherwise indicated (for example, “SiN”). In this case, it means SixNy (x, y> 0).) The refractive index may be abbreviated as n.

(実施の形態1) 図1(A)を参照して、本実施の形態に係る発光素子の構成について説明する。図1(A)は本実施の形態に係る発光素子の模式的断面図である。本発明に係る発光素子は、図1(A)に示すように、画素電極11、電界発光層12、透明電極13、パッシベーション膜14、応力緩和層15、低屈折率層16からなり、通常、基板10上に設けられている。また、本発明に係る発光素子は、いわゆるトップエミッション(上面発光)が可能な発光素子であり、発光取り出し電極となる透明電極13上に設けられたパッシベーション膜14と、パッシベーション膜14上に設けられた応力緩和層15と、応力緩和層15上に設けられた低屈折率層16を有することを特徴とする。本発明は、トップエミッション型発光素子にも、発光層の上下両面から光を取り出すデュアルエミッション(両面発光)型発光素子にも適用することができる。図1(A)では、便宜的に、上面発光のみの光を示した。以下、具体的に説明する。 Embodiment Mode 1 A structure of a light-emitting element according to this embodiment mode will be described with reference to FIG. FIG. 1A is a schematic cross-sectional view of the light-emitting element according to this embodiment. As shown in FIG. 1A, the light emitting device according to the present invention includes a pixel electrode 11, an electroluminescent layer 12, a transparent electrode 13, a passivation film 14, a stress relaxation layer 15, and a low refractive index layer 16, and It is provided on the substrate 10. The light-emitting element according to the present invention is a light-emitting element capable of so-called top emission (upper surface light emission), and is provided on the passivation film 14 provided on the transparent electrode 13 serving as a light emission extraction electrode, and on the passivation film 14. And a low refractive index layer 16 provided on the stress relaxation layer 15. The present invention can be applied to both a top emission type light emitting device and a dual emission type (light emitting on both sides) type that takes out light from both upper and lower sides of a light emitting layer. In FIG. 1A, for the sake of convenience, only top emission light is shown. This will be specifically described below.

基板10は、ガラスや石英、プラスチック等からなる絶縁表面を有する基板であるが、これらに限定されるものではない。なお、プラスチック基板を用いる場合、可撓性を有するものであれば特に限定されないが、例えば、ポリエチレンテレフタレート(PET)、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネート(PC)、ナイロン、ポリエーテルエーテルケトン(PEEK)、ポリスルホン(PSF)、ポリエーテルイミド(PEI)、ポリアリレート(PAR)、ポリブチレンテレフタレート(PBT)、ポリイミドから選ばれた1種からなるプラスチック基板を用いることができる。 The substrate 10 is a substrate having an insulating surface made of glass, quartz, plastic, or the like, but is not limited thereto. In addition, when using a plastic substrate, if it has flexibility, it will not specifically limit, For example, a polyethylene terephthalate (PET), a polyether sulfone (PES), a polyethylene naphthalate (PEN), a polycarbonate (PC), nylon A plastic substrate made of one selected from polyetheretherketone (PEEK), polysulfone (PSF), polyetherimide (PEI), polyarylate (PAR), polybutylene terephthalate (PBT), and polyimide can be used. .

基板10上には、画素電極11が設けられる。トップエミッション型の場合には、画素電極11が陽極として機能するか陰極として機能するかにかかわらず、画素電極11として反射性のある金属材料を用いる。例えば、陰極の場合には、Al、AlLi、MgAg、MgIn、Ca、又は周期表の1族もしくは2族に属する元素とアルミニウムとを共蒸着法により形成した透光性導電膜を用いることができる。これらの材料は仕事関数が小さく、電子を取り出しやすいため、陰極材料として好適である。この場合、発光素子の構造は、基板側から陰極の上に電界発光層、陽極の順に積層される。この積層構造を逆積み構造という。 A pixel electrode 11 is provided on the substrate 10. In the case of the top emission type, a reflective metal material is used as the pixel electrode 11 regardless of whether the pixel electrode 11 functions as an anode or a cathode. For example, in the case of a cathode, a light-transmitting conductive film formed by co-evaporation with Al, AlLi, MgAg, MgIn, Ca, or an element belonging to Group 1 or 2 of the periodic table and aluminum can be used. . Since these materials have a small work function and easily extract electrons, they are suitable as a cathode material. In this case, the structure of the light emitting element is formed by laminating an electroluminescent layer and an anode in this order on the cathode from the substrate side. This laminated structure is called reverse stacking structure.

一方、画素電極11を陽極として機能させる場合には、Cr、Ti、TiN、TiSixNy、Ni、W、WSix、WNx、WSixNy、NbN、Pt、Zn、Sn、In又はMoから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を用いればよい。この場合、発光素子の構造は、基板側から陽極の上に電界発光層、陰極の順に積層される。この積層構造を順積み構造という。 On the other hand, when the pixel electrode 11 functions as an anode, an element selected from Cr, Ti, TiN, TiSixNy, Ni, W, WSix, WNx, WSixNy, NbN, Pt, Zn, Sn, In, or Mo, or A film mainly containing an alloy material or compound material containing the element as a main component or a stacked film thereof may be used. In this case, the structure of the light emitting element is formed by laminating the electroluminescent layer and the cathode in this order on the anode from the substrate side. This laminated structure is called a sequential stacking structure.

一方、デュアルエミッション型の場合には、下面発光も行う必要があるため、画素電極11として、光透過性のある金属材料を用いる。代表的にはITOを用いる。ITOは一般的には、陽極として用いられる。この場合、発光素子の構造は、順積み構造となる。なお、画素電極11を陰極として機能させる場合には、ITOを用い透明性を確保しつつ、ITOと電界発光層12の間に陰極用材料であるLi等の薄膜を形成すればよい。なお、ITOに代えて、ITOに酸化珪素を含有させたITSO、酸化亜鉛(ZnO:Zinc Oxide)、ガリウムを添加した酸化亜鉛(GZO)、酸化インジウムに1〜20%程度の酸化亜鉛を混合した酸化インジウム亜鉛(IZO:Indium Zinc Oxide)等の透明導電膜を用いることもできる。 On the other hand, in the case of the dual emission type, since it is necessary to perform bottom emission, a metal material having optical transparency is used as the pixel electrode 11. Typically, ITO is used. ITO is generally used as the anode. In this case, the structure of the light emitting element is a stacked structure. When the pixel electrode 11 functions as a cathode, a thin film such as Li as a cathode material may be formed between the ITO and the electroluminescent layer 12 while ensuring transparency using ITO. Instead of ITO, ITSO containing silicon oxide in ITO, zinc oxide (ZnO: Zinc Oxide), zinc oxide added with gallium (GZO), and zinc oxide of about 1 to 20% were mixed with indium oxide. A transparent conductive film such as indium zinc oxide (IZO) can also be used.

なお、ITO等の透明導電膜と電界発光層12との間に、珪素、酸化珪素、窒化珪素等を含むバリア層を挟持させてもよい。これにより、発光効率が上昇することが実験的に判っている。また、画素電極11は、ITO等の上下面又はその一方をCr膜等で覆った反射防止機能を有する電極としてもよい。これにより、外光又は発光光が画素電極11で反射し、外部に取り出される光と干渉することを防止することができる。 Note that a barrier layer containing silicon, silicon oxide, silicon nitride, or the like may be sandwiched between the transparent conductive film such as ITO and the electroluminescent layer 12. This has been experimentally found to increase luminous efficiency. Further, the pixel electrode 11 may be an electrode having an antireflection function in which the upper and lower surfaces of ITO or the like are covered with a Cr film or the like. Thereby, it is possible to prevent external light or emitted light from being reflected by the pixel electrode 11 and interfering with light extracted outside.

画素電極11上には、電界発光層12が設けられる。なお、電界発光層12は、順積みの場合、従来例に示すように、正孔輸送層3、発光層4、電子注入層5の積層構造としてもよいし(図17参照)、発光層のみの単層構造としても良い。複数の層で構成する場合、基板1側から見て、(1)陽極の上にホール(正孔)注入層、ホール輸送層、発光層、電子輸送層、陰極、(2)陽極の上にホール注入層、発光層、電子輸送層、陰極、(3)陽極の上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層、陰極、(4)陽極の上にホール注入層、ホール輸送層、発光層、ホールブロッキング層、電子輸送層、陰極、(5)陽極の上にホール注入層、ホール輸送層、発光層、ホールブロッキング層、電子輸送層、電子注入層、陰極、等の順に積層される素子構造とすることもできる。以上は、順積みの場合であるから、逆積みの場合には、積層順を逆にすればよい。 An electroluminescent layer 12 is provided on the pixel electrode 11. In the case of stacking, the electroluminescent layer 12 may have a stacked structure of a hole transport layer 3, a light emitting layer 4, and an electron injection layer 5 as shown in the conventional example (see FIG. 17), or only the light emitting layer. A single layer structure may be used. When composed of a plurality of layers, as viewed from the substrate 1 side, (1) a hole (hole) injection layer, hole transport layer, light emitting layer, electron transport layer, cathode on the anode, (2) on the anode Hole injection layer, light emitting layer, electron transport layer, cathode, (3) hole injection layer, hole transport layer, light emitting layer, electron transport layer, electron injection layer, cathode on the anode, (4) hole injection on the anode Layer, hole transport layer, light emitting layer, hole blocking layer, electron transport layer, cathode, (5) hole injection layer, hole transport layer, light emitting layer, hole blocking layer, electron transport layer, electron injection layer, cathode on the anode It is also possible to form an element structure in which the layers are stacked in this order. Since the above is the case of order stacking, in the case of reverse stacking, the stacking order may be reversed.

発光素子の中心とも言える電界発光層12は、一般に有機化合物層からなり、上述したホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層等は、全て電界発光層12に含まれる。電界発光層12を構成する層としては、低分子の有機化合物材料、中分子の有機化合物材料、高分子(ポリマー)の有機化合物材料若しくは無機材料、又はこれらを適宣組み合わせた材料を用いることが可能であるが、一般に、低分子の材料よりも高分子の材料の方が、取り扱いが容易で高耐熱性を有している。また、電子輸送性材料と正孔輸送性材料を適宜混合させた混合層、又はそれぞれの接合界面に混合領域を形成した混合接合を形成しても良い。また、発光層に対して蛍光性色素等をドーピングしても良い。これらの有機化合物の成膜方法には、蒸着法、スピンコーティング法、インクジェット法といった方法が知られている。特に、高分子の材料を用いてフルカラー化を実現させるには、スピンコーティング法やインクジェット法が好適である。 The electroluminescent layer 12, which can be said to be the center of the light emitting element, is generally composed of an organic compound layer, and the above-described hole injection layer, hole transport layer, light emitting layer, electron transport layer, electron injection layer and the like are all included in the electroluminescent layer 12. . As the layer constituting the electroluminescent layer 12, a low molecular organic compound material, a medium molecular organic compound material, a high molecular (polymer) organic compound material or an inorganic material, or a material appropriately combining these materials may be used. Although it is possible, in general, a polymer material is easier to handle and has higher heat resistance than a low-molecular material. Alternatively, a mixed layer in which an electron transporting material and a hole transporting material are appropriately mixed, or a mixed junction in which a mixed region is formed at each joint interface may be formed. Further, a fluorescent pigment or the like may be doped into the light emitting layer. As a method for forming these organic compounds, methods such as a vapor deposition method, a spin coating method, and an ink jet method are known. In particular, in order to realize full color using a polymer material, a spin coating method and an ink jet method are suitable.

なお、信頼性を向上させるため、電界発光層12の形成直前に真空加熱(100℃〜250℃)を行って脱気を行うことが好ましい。例えば、蒸着法を用いる場合、真空度が0.665Pa(5×10−3Torr)以下、好ましくは1.33×10−2Pa〜1.33×10−4Pa(10−4〜10−6Torr)まで真空排気された成膜室で蒸着を行う。蒸着工程の際、予め、抵抗加熱により有機化合物は気化されており、シャッターが開くことにより基板の方向へ飛散し、蒸着が行われる。気化された有機化合物は、上方に飛散し、メタルマスクに設けられた開口部を通って基板に蒸着される。例えば、Alq(以下、Alqと表記する場合がある。)、赤色発光色素であるナイルレッドを部分的にドープしたAlq、p−EtTAZ、TPD(芳香族ジアミン)を蒸着法により順次積層することで白色を得ることができる。 In order to improve reliability, it is preferable to perform deaeration by performing vacuum heating (100 ° C. to 250 ° C.) immediately before the formation of the electroluminescent layer 12. For example, when the vapor deposition method is used, the degree of vacuum is 0.665 Pa (5 × 10 −3 Torr) or less, preferably 1.33 × 10 −2 Pa to 1.33 × 10 −4 Pa (10 −4 to 10 Evaporation is performed in a deposition chamber evacuated to 6 Torr). In the vapor deposition process, the organic compound is vaporized in advance by resistance heating, and when the shutter is opened, the organic compound is scattered in the direction of the substrate and vapor deposition is performed. The vaporized organic compound scatters upward and is deposited on the substrate through an opening provided in the metal mask. For example, Alq 3 (hereinafter sometimes referred to as “Alq”), Alq 3 partially doped with Nile Red, which is a red luminescent dye, p-EtTAZ, and TPD (aromatic diamine) are sequentially stacked by vapor deposition. Thus, white can be obtained.

また、スピンコートを用いた塗布法により電界発光層12を形成する場合、塗布した後、真空加熱で焼成することが好ましい。例えば、正孔注入層として作用するポリ(エチレンジオキシチオフェン)/ポリ(スチレンスルホン酸)水溶液(PEDOT/PSS)を全面に塗布、焼成し、その後、発光層として作用する発光中心色素(1,1,4,4−テトラフェニル−1,3−ブタジエン(TPB)、4−ジシアノメチレン−2−メチル−6−(p−ジメチルアミノ−スチリル)−4H−ピラン(DCM1)、ナイルレッド、クマリン6など)ドープしたポリビニルカルバゾール(PVK)溶液を全面に塗布、焼成すればよい。なお、PEDOT/PSSは溶媒に水を用いており、有機溶剤には溶けない。従って、PVKをその上から塗布する場合にも、再溶解する心配はない。また、PEDOT/PSSとPVKは溶媒が異なるため、成膜室は同一のものを使用しないことが好ましい。また、電界発光層12を単層とすることもでき、ホール輸送性のポリビニルカルバゾール(PVK)に電子輸送性の1,3,4−オキサジアゾール誘導体(PBD)を分散させてもよい。また、30wt%のPBDを電子輸送剤として分散し、4種類の色素(TPB、クマリン6、DCM1、ナイルレッド)を適当量分散することで白色発光が得られる。 Moreover, when forming the electroluminescent layer 12 by the apply | coating method using spin coating, after apply | coating, it is preferable to bake by vacuum heating. For example, a poly (ethylenedioxythiophene) / poly (styrenesulfonic acid) aqueous solution (PEDOT / PSS) that acts as a hole injection layer is applied and baked on the entire surface, and then a luminescent center dye (1, 1,4,4-tetraphenyl-1,3-butadiene (TPB), 4-dicyanomethylene-2-methyl-6- (p-dimethylamino-styryl) -4H-pyran (DCM1), Nile Red, Coumarin 6 Etc.) A doped polyvinyl carbazole (PVK) solution may be applied to the entire surface and fired. PEDOT / PSS uses water as a solvent and does not dissolve in organic solvents. Therefore, when PVK is applied from above, there is no fear of redissolving. Further, since PEDOT / PSS and PVK have different solvents, it is preferable not to use the same film forming chamber. Further, the electroluminescent layer 12 may be a single layer, and an electron transporting 1,3,4-oxadiazole derivative (PBD) may be dispersed in hole transporting polyvinyl carbazole (PVK). Further, white light emission can be obtained by dispersing 30 wt% PBD as an electron transporting agent and dispersing an appropriate amount of four kinds of dyes (TPB, coumarin 6, DCM1, Nile red).

ここでは白色発光を得る発光素子の例を示したが、電界発光層12の材料を適宜選択することによって、赤色発光、緑色発光、または青色発光を得ることのできる発光素子を作製することができることは言うまでもない。この場合には、図6に示すようなカラーフィルタを省略することができる。また、発光素子の発光機構は、一対の電極間に有機化合物層を挟んで電圧を印加することにより、陰極から注入された電子および陽極から注入された正孔が有機化合物層中の発光中心で再結合して分子励起子を形成し、その分子励起子が基底状態に戻る際にエネルギーを放出して発光するものと一般的に考えられている。そして、励起状態には一重項励起と三重項励起が知られるが、本発明に係る発光素子にはいずれも適用することができる。 Although an example of a light-emitting element that emits white light is shown here, a light-emitting element that can obtain red light emission, green light emission, or blue light emission can be manufactured by appropriately selecting the material of the electroluminescent layer 12. Needless to say. In this case, a color filter as shown in FIG. 6 can be omitted. Further, the light emitting mechanism of the light emitting element is such that an electron injected from the cathode and a hole injected from the anode are at the emission center in the organic compound layer by applying a voltage with the organic compound layer sandwiched between a pair of electrodes. It is generally considered that a molecular exciton is formed by recombination and emits energy when the molecular exciton returns to the ground state. As excited states, singlet excitation and triplet excitation are known, and any of the light-emitting elements according to the present invention can be applied.

例えば、三重項励起状態からの発光(燐光)を用いる場合、燐光を得ることができる有機化合物(トリプレット化合物とも呼ぶ)として、カルバゾールからなるCBP+Ir(ppy)を用いることができる。燐光は、一重項励起状態からの発光(蛍光)よりも発光効率が高く、同じ発光輝度を得るにも動作電圧(有機発光素子を発光させるに要する電圧)を低くすることが可能であるという利点を有する。 For example, when light emission from a triplet excited state (phosphorescence) is used, CBP + Ir (ppy) 3 made of carbazole can be used as an organic compound (also referred to as a triplet compound) from which phosphorescence can be obtained. Phosphorescence has the advantage that it has higher luminous efficiency than light emission from a singlet excited state (fluorescence), and the operating voltage (voltage required for causing the organic light-emitting element to emit light) can be lowered to obtain the same light emission luminance. Have

次いで、電界発光層12上には、透明電極13が設けられる。透明電極13を陽極として機能させる場合には、ITO等の透明導電膜を用いればよい。一方、透明電極13を陰極として機能させる場合には、透明電極13と電界発光層12の間に陰極用材料であるLi等の薄膜を形成すればよい。 Next, a transparent electrode 13 is provided on the electroluminescent layer 12. When the transparent electrode 13 functions as an anode, a transparent conductive film such as ITO may be used. On the other hand, when the transparent electrode 13 functions as a cathode, a thin film such as Li as a cathode material may be formed between the transparent electrode 13 and the electroluminescent layer 12.

透明電極13上には、パッシベーション膜14が設けられる。パッシベーション膜14は、窒化珪素(代表的には、Si)、酸化珪素(代表的には、SiO)、窒化酸化珪素(SiNO(組成比N>O))、酸化窒化珪素(SiON(組成比N<O)、又は炭素を主成分とする薄膜(DLC(Diamond like Carbon)膜、CN膜等)等を用い、単層又は積層により形成するのがよい。特に窒化物からなるパッシベーション膜14は膜質が緻密であるため、透明電極13を保護するとともに、電界発光層12に悪影響を及ぼす水分、酸素、その他不純物に対して極めて高いブロッキング効果を有する。 A passivation film 14 is provided on the transparent electrode 13. The passivation film 14 includes silicon nitride (typically Si 3 N 4 ), silicon oxide (typically SiO 2 ), silicon nitride oxide (SiNO (composition ratio N> O)), silicon oxynitride (SiON). (Composition ratio N <O) or a thin film (DLC (Diamond Like Carbon) film, CN film, etc.) containing carbon as a main component, etc., is preferably formed by a single layer or stacked layers, particularly a passivation made of nitride. Since the film 14 is dense, it protects the transparent electrode 13 and has a very high blocking effect against moisture, oxygen, and other impurities that adversely affect the electroluminescent layer 12.

このようにパッシベーション膜14は、高いブロッキング効果を有しているが、膜厚が厚くなると膜応力が増大してピーリングやクラック(ひび割れ)が生じやすくなる。しかし、パッシベーション膜14上に、応力緩和層15を設けることにより、パッシベーション膜14のピーリング等を防止することができる。応力緩和層15としては、応力の小さい有機材料や無機材料を適宜選択して用いることができるが、さらに、透明電極13又はパッシベーション膜14よりも、低屈折率の材料を用いるのが望ましい。例えば、ポリイミド樹脂、アクリル樹脂、スチレン樹脂を用いることができる。他にも、ポリアミド、ポリイミドアミド、レジスト若しくはベンゾシクロブテン、塗布法により得られるSOG膜(例えば、シロキサンは、シリコン(Si)と酸素と(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。塗布膜を用いたアルキル基を含むSiOx膜、ポリシラザン塗布膜を用いたSiOx膜)、又は電界発光層に用いられる有機材料と同一又は類似の材料を用いることができる。 As described above, the passivation film 14 has a high blocking effect. However, as the film thickness increases, the film stress increases and peeling and cracks (cracks) are likely to occur. However, by providing the stress relaxation layer 15 on the passivation film 14, peeling of the passivation film 14 can be prevented. As the stress relaxation layer 15, an organic material or an inorganic material having a low stress can be appropriately selected and used, but it is preferable to use a material having a lower refractive index than the transparent electrode 13 or the passivation film 14. For example, a polyimide resin, an acrylic resin, or a styrene resin can be used. In addition, polyamide, polyimide amide, resist or benzocyclobutene, and an SOG film obtained by a coating method (for example, siloxane has a skeleton structure formed of a bond of silicon (Si), oxygen, and (O). As a group, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used, a fluoro group may be used as a substituent, or an organic group containing at least hydrogen as a substituent and a fluoro group An SiOx film containing an alkyl group using a coating film, a SiOx film using a polysilazane coating film), or the same or similar material as the organic material used for the electroluminescent layer can be used.

このように、応力緩和層15を設けることにより、パッシベーション膜14のピーリングやクラック等の悪影響を受けることなくパッシベーション膜14の膜厚を厚くすることができ、結果的に、極めて高いブロッキング効果を得ることができる。なお、応力緩和層として用いられる材料には、パッシベーション膜としての機能を有するものも含まれる。このような場合にも、応力緩和層としての機能(すなわち、膜応力が比較的大きい材料に接して形成されることにより、結果的に膜のピーリング又はクラック等を防止しうる機能、又は現実に膜のピーリング又はクラックを防止している状態を実現している機能)を有している限り、応力緩和層に含まれるものとする。例えば、パッシベーション膜としてSiN(屈折率n=2.1〜2.3)を形成した場合に、さらにSiO(n=1.5程度)又はSiNO(n=1.8程度)等を応力緩和層として(かつパッシベーション膜として)形成する場合等が挙げられる。 Thus, by providing the stress relaxation layer 15, the thickness of the passivation film 14 can be increased without being adversely affected by peeling or cracking of the passivation film 14, resulting in an extremely high blocking effect. be able to. Note that materials used as the stress relaxation layer include those having a function as a passivation film. Even in such a case, a function as a stress relaxation layer (that is, a function that can prevent peeling or cracking of the film as a result of being formed in contact with a material having a relatively large film stress, or actually As long as it has a function that realizes a state in which peeling or cracking of the film is prevented, it is included in the stress relaxation layer. For example, when SiN (refractive index n = 2.1 to 2.3) is formed as a passivation film, stress relaxation of SiO 2 (n = 1.5) or SiNO (n = 1.8) is further performed. For example, it may be formed as a layer (and as a passivation film).

次いで、応力緩和層15上には、低屈折率層16が設けられる。ここで低屈折率層16とは、応力緩和層15よりも低い屈折率を有し、発光素子の外部の雰囲気(通常、n=1)よりも高い屈折率を有する層をいう。外部の雰囲気は空気でもよいし、窒素ガス等を充填させたものであってもよい。 Next, the low refractive index layer 16 is provided on the stress relaxation layer 15. Here, the low refractive index layer 16 refers to a layer having a lower refractive index than the stress relaxation layer 15 and a higher refractive index than the atmosphere outside the light emitting element (usually n = 1). The external atmosphere may be air or may be filled with nitrogen gas or the like.

ここで、パッシベーション膜14上に応力緩和層15を設けた場合においては、透明電極13、パッシベーション膜14、応力緩和層15、低屈折率層16の屈折率をそれぞれ、n、n、n、nとすると、これらの関係は以下のようになっていることが望ましい。 Here, when the stress relaxation layer 15 is provided on the passivation film 14, the refractive indexes of the transparent electrode 13, the passivation film 14, the stress relaxation layer 15, and the low refractive index layer 16 are n T , n P , n, respectively. Assuming B 1 and n L , these relationships are preferably as follows.

(1)n<nの場合、n>n>nの関係を満たす。
(2)n>nの場合、n>n>nの関係を満たす。より好ましくは、n>n>n又はn≒n>nの関係を満たす(すなわち、透明電極13から低屈折率層16にかけて、屈折率が徐々に低下していく関係を満たす。)。
(1) In the case of n T <n P , the relationship of n P > n B > n L is satisfied.
(2) For n T> n P, satisfies the relationship of n T> n B> n L . More preferably, the relationship of n P > n B > n L or n P ≈n B > n L is satisfied (that is, the relationship in which the refractive index gradually decreases from the transparent electrode 13 to the low refractive index layer 16). Fulfill.).

例えば、透明電極13としてITOを用いた場合、その屈折率は1.9〜2.0である。また、例えば、パッシベーション膜14として、SiNを用いた場合には、その屈折率は2.1〜2.3、SiNOを用いた場合には、その屈折率は、1,8程度、SiOを用いた場合には、その屈折率は1.5程度である。したがって、応力緩和層15として用いられる材料の屈折率は、上述したように、ポリイミド樹脂(n=1.50〜1.55)、アクリル樹脂(n=1.45〜1.50)、スチレン樹脂(n=1.55〜1.60)、フッ化マグネシウム(MgF、n=1.38〜1.40)、フッ化バリウム(BaF、n=1.47)、電界発光層に用いられる有機材料(n=1.6程度)等を用いるとよい。また、MgO(n=1.64〜1.74)、SrO、SrOは吸湿性及び透光性を有し、蒸着法で薄膜を得ることができるため、応力緩和層15として好適である。 For example, when ITO is used as the transparent electrode 13, the refractive index is 1.9 to 2.0. Further, for example, when SiN is used as the passivation film 14, the refractive index is 2.1 to 2.3, and when SiNO is used, the refractive index is about 1, 8 and SiO 2 is used. When used, the refractive index is about 1.5. Therefore, as described above, the refractive index of the material used as the stress relaxation layer 15 is polyimide resin (n = 1.50 to 1.55), acrylic resin (n = 1.45 to 1.50), styrene resin. (n = 1.55~1.60), magnesium fluoride (MgF 2, n = 1.38~1.40) , barium fluoride (BaF 2, n = 1.47) , used in the electroluminescent layer An organic material (n = 1.6) or the like may be used. Further, MgO (n = 1.64 to 1.74), SrO 2 , and SrO are hygroscopic and translucent, and can be obtained as a thin film by a vapor deposition method. Therefore, they are suitable as the stress relaxation layer 15.

また、応力緩和層15として有機材料を用いる場合には、α―NPD(4,4’−ビス−[N−(ナフチル)−N−フェニル−アミノ]ビフェニル)、BCP(バソキュプロイン)、MTDATA(4,4’,4”−トリス(N−3−メチルフェニル−N−フェニル−アミノ)トリフェニルアミン)、Alq(トリス−8−キノリノラトアルミニウム錯体)などを用いることができる。これらの有機材料は、吸湿性を有し、膜厚が薄ければほぼ透明である。 When an organic material is used as the stress relaxation layer 15, α-NPD (4,4′-bis- [N- (naphthyl) -N-phenyl-amino] biphenyl), BCP (bathocuproin), MTDATA (4 , 4 ′, 4 ″ -tris (N-3-methylphenyl-N-phenyl-amino) triphenylamine), Alq 3 (tris-8-quinolinolato aluminum complex), and the like. The material is hygroscopic and is almost transparent when the film thickness is thin.

また、低屈折率層16としては、応力緩和層15よりも屈折率の低いフッ化リチウム(LiF、n=1.30〜1.39)、フッ化マグネシウム(MgF、n=1.38〜1.40)、フッ化カルシウム(CaF、n=1.23〜1.45)、フッ化バリウム(BaF、n=1.47)等を用いるとよい。 Further, as the low refractive index layer 16, lithium fluoride (LiF, n = 1.30 to 1.39), magnesium fluoride (MgF 2 , n = 1.38 to lower in refractive index than the stress relaxation layer 15 is used. 1.40), calcium fluoride (CaF 2 , n = 1.23 to 1.45), barium fluoride (BaF 2 , n = 1.47), or the like may be used.

なお、上記(1)、(2)のいずれかの関係を満たすものであれば、透明電極13、パッシベーション膜14、応力緩和層15、低屈折率層16の材質は、上述したものに限定されない。透明電極13、パッシベーション膜14、応力緩和層15、低屈折率層16の屈折率に関し、上記(1)、(2)のいずれかの関係を有せしめることにより、各層の界面における屈折率の差を低減させることができ、外部の空間への光の取り出し効率を向上させることができる。 Note that the material of the transparent electrode 13, the passivation film 14, the stress relaxation layer 15, and the low refractive index layer 16 is not limited to those described above as long as either of the relations (1) and (2) is satisfied. . With respect to the refractive indexes of the transparent electrode 13, the passivation film 14, the stress relaxation layer 15, and the low refractive index layer 16, the difference in refractive index at the interface between the respective layers can be obtained by providing the relationship (1) or (2). Can be reduced, and the light extraction efficiency to the external space can be improved.

なお、透明電極13、パッシベーション膜14、応力緩和層15、低屈折率層16は、スパッタ法、CVD法、蒸着法等を用いて形成することができる。例えば、透明電極13をスパッタ法で形成し、パッシベーション膜14をCVD法で形成し、応力緩和層15及び低屈折率層16を蒸着法で形成するとよい。この場合、スパッタ成膜室、CVD成膜室、蒸着室及び乾燥処理を行うベーク室等を一体化させたマルチチャンバー方式を採用することにより、各チャンバーに基板を搬送して効率的に成膜を行うことができる。 The transparent electrode 13, the passivation film 14, the stress relaxation layer 15, and the low refractive index layer 16 can be formed using a sputtering method, a CVD method, a vapor deposition method, or the like. For example, the transparent electrode 13 may be formed by sputtering, the passivation film 14 may be formed by CVD, and the stress relaxation layer 15 and the low refractive index layer 16 may be formed by vapor deposition. In this case, by adopting a multi-chamber system that integrates a sputter film forming chamber, a CVD film forming chamber, a vapor deposition chamber, a baking chamber for performing a drying process, etc., a substrate is transferred to each chamber and film is formed efficiently. It can be performed.

上述したように、本発明に係る発光素子は、パッシベーション膜14上に応力緩和層15を有していることにより、パッシベーション膜14のピーリングやクラック等の悪影響を受けることなくパッシベーション膜14の膜厚を厚くすることができ、結果的に、極めて高いブロッキング効果を得ることができる。 As described above, the light-emitting element according to the present invention has the stress relaxation layer 15 on the passivation film 14, so that the thickness of the passivation film 14 is not adversely affected by peeling or cracking of the passivation film 14. As a result, an extremely high blocking effect can be obtained.

また、応力緩和層15は、パッシベーション膜14又は透明電極13と、低屈折率層16の中間の屈折率を有することにより、透明電極13、パッシベーション膜14、応力緩和層15、低屈折率層16各層の界面における屈折率の差を低減させることができ、外部の空間への光の取り出し効率を向上させることができる。 The stress relaxation layer 15 has an intermediate refractive index between the passivation film 14 or the transparent electrode 13 and the low refractive index layer 16, so that the transparent electrode 13, the passivation film 14, the stress relaxation layer 15, and the low refractive index layer 16. The difference in refractive index at the interface between the layers can be reduced, and the light extraction efficiency to the external space can be improved.

なお、本発明に係る発光素子はELディスプレイに代表される発光装置に採用することができる。該発光装置は、互いに直交するように設けられた2種類のストライプ状電極の間に電界発光層を形成する方式(単純マトリクス方式)、又はTFTに接続されマトリクス状に配列された画素電極と対向電極との間に電界発光層を形成する方式(アクティブマトリクス方式)の2種類に大別されるが、本発明に係る発光素子は、単純マトリクス方式とアクティブマトリクス方式のいずれにも適用することができる。 Note that the light-emitting element according to the present invention can be employed in a light-emitting device typified by an EL display. The light emitting device has a method of forming an electroluminescent layer between two types of stripe electrodes provided so as to be orthogonal to each other (simple matrix method) or a pixel electrode connected to a TFT and arranged in a matrix. The light emitting element according to the present invention can be applied to both a simple matrix method and an active matrix method, which are roughly classified into two types (active matrix method) in which an electroluminescent layer is formed between electrodes. it can.

(実施の形態2) 図1(B)を参照して、本実施の形態に係る発光素子の構成について説明する。図1(B)は本実施の形態に係る発光素子の模式的断面図である。本実施の形態に係る発明は、パッシベーション膜14が積層構造を有していることを特徴としている。図示した構成においては、窒化珪素膜14aの上に酸化珪素膜14b、窒化珪素膜14cの順に積層される三層構造としている。ここで、2層目のSiO膜は、パッシベーション膜としての機能と、SiN膜のピーリング又はクラックを防止するための機能(応力緩和層としての機能)を兼ね備えている。そして、三層構造とすることにより、パッシベーション膜が有するバリア機能が向上し、透明電極13や電界発光層12への水分、酸素、その他不純物の侵入を効果的に阻止することができる。 Embodiment Mode 2 A structure of a light-emitting element according to this embodiment mode will be described with reference to FIG. FIG. 1B is a schematic cross-sectional view of the light-emitting element according to this embodiment. The invention according to the present embodiment is characterized in that the passivation film 14 has a laminated structure. The illustrated configuration has a three-layer structure in which a silicon oxide film 14b and a silicon nitride film 14c are stacked in this order on the silicon nitride film 14a. Here, the second SiO 2 film has a function as a passivation film and a function for preventing peeling or cracking of the SiN film (function as a stress relaxation layer). And by setting it as a three-layer structure, the barrier function which a passivation film has can improve, and the penetration | invasion of the water | moisture content, oxygen, and another impurity to the transparent electrode 13 or the electroluminescent layer 12 can be prevented effectively.

なお、パッシベーション膜14の構成は、図1(B)に示したものに限定されないが、パッシベーション膜を構成する各層の界面における屈折率の差ができるだけ小さいものを用いるのが望ましい。さらに、パッシベーション膜14上には、応力緩和層15、低屈折率層16が設けられる。本実施の形態における応力緩和層15は、パッシベーション膜14の最上部の層に対して、実施の形態1の(1)、(2)の関係を満たしていればよい。また、応力緩和層15自体を実施の形態1に示した材料を用いた積層構造とする場合、低屈折率層16は、応力緩和層15の最上部の層に対して、実施の形態1の(1)、(2)の関係を満たしていればよい。なお、本実施の形態に係る発光素子のその余の構成については、実施の形態1に準ずる。 Note that the structure of the passivation film 14 is not limited to that shown in FIG. 1B, but it is desirable to use a film having the smallest possible difference in the refractive index at the interface between the layers constituting the passivation film. Further, a stress relaxation layer 15 and a low refractive index layer 16 are provided on the passivation film 14. The stress relaxation layer 15 in the present embodiment only needs to satisfy the relationships (1) and (2) in the first embodiment with respect to the uppermost layer of the passivation film 14. Further, when the stress relaxation layer 15 itself has a laminated structure using the material shown in the first embodiment, the low refractive index layer 16 is the same as that in the first embodiment with respect to the uppermost layer of the stress relaxation layer 15. It is only necessary to satisfy the relationship of (1) and (2). Note that the remaining structure of the light-emitting element according to this embodiment is similar to that of Embodiment 1.

本発明に係る発光素子は、パッシベーション膜14を積層構造としていることにより、バリア機能が向上し、透明電極13や電界発光層12への水分、酸素、その他不純物の侵入をより効果的に阻止することができる。また、パッシベーション膜14上に応力緩和層15を有していることにより、パッシベーション膜14のピーリングやクラック等の悪影響を受けることなくパッシベーション膜14の膜厚を厚くすることができ、結果的に、極めて高いブロッキング効果を得ることができる。 In the light emitting device according to the present invention, since the passivation film 14 has a laminated structure, the barrier function is improved, and the penetration of moisture, oxygen, and other impurities into the transparent electrode 13 and the electroluminescent layer 12 is more effectively prevented. be able to. Further, since the stress relaxation layer 15 is provided on the passivation film 14, the thickness of the passivation film 14 can be increased without being adversely affected by peeling or cracking of the passivation film 14. An extremely high blocking effect can be obtained.

また、応力緩和層15は、実施の形態1の(1)、(2)の関係に従い、パッシベーション膜14又は透明電極13と、低屈折率層16の中間の屈折率を有することにより、透明電極13、パッシベーション膜14、応力緩和層15、低屈折率層16各層の界面における屈折率の差を低減させることができ、外部の空間への光の取り出し効率を向上させることができる。 In addition, the stress relaxation layer 15 has a refractive index intermediate between the passivation film 14 or the transparent electrode 13 and the low refractive index layer 16 in accordance with the relationship of (1) and (2) of the first embodiment. 13, the passivation film 14, the stress relaxation layer 15, and the low refractive index layer 16 can reduce the difference in refractive index at each interface, and can improve the light extraction efficiency to the external space.

なお、本発明に係る発光素子はELディスプレイに代表される発光装置に採用することができる。該発光装置は、互いに直交するように設けられた2種類のストライプ状電極の間に電界発光層を形成する方式(単純マトリクス方式)、又はTFTに接続されマトリクス状に配列された画素電極と対向電極との間に電界発光層を形成する方式(アクティブマトリクス方式)の2種類に大別されるが、本発明に係る発光素子は、単純マトリクス方式とアクティブマトリクス方式のいずれにも適用することができる。 Note that the light-emitting element according to the present invention can be employed in a light-emitting device typified by an EL display. The light emitting device has a method of forming an electroluminescent layer between two types of stripe electrodes provided so as to be orthogonal to each other (simple matrix method) or a pixel electrode connected to a TFT and arranged in a matrix. The light emitting element according to the present invention can be applied to both a simple matrix method and an active matrix method, which are roughly classified into two types (active matrix method) in which an electroluminescent layer is formed between electrodes. it can.

(実施の形態3) 図2を参照して、本実施の形態に係る発光素子の構成について説明する。図2は本実施の形態に係る発光素子の模式的断面図である。本実施の形態に係る発明は、低屈折率層16と対向基板18の間の空間が、充填層17によって充填されていることを特徴としている。ここで、充填層17の屈折率は、低屈折率層16若しくは対向基板18の屈折率とほぼ同等の値、又は低屈折率層16及び対向基板18の中間の値を有していることが望ましい。例えば、低屈折率層16がLiF(n=1.30〜1.39)、対向基板18がガラス基板(n=1.5)である場合には、充填層17として、1.2〜1.6程度の屈折率を有する素材を用いるのがよい。例えば、フッ素を含む不活性液体のフロリナート(n=1.23〜1.31)を用いるのがよい。あるいは、ポリテトラフロオロエチレン(n=1.36)、ポリメタクリル酸メチル(PMMA、n=1.49)、フッ素を含むポリマー(n=1.35〜1.43)の膜を用いてもよい。 (Embodiment 3) With reference to FIG. 2, the structure of the light emitting element which concerns on this Embodiment is demonstrated. FIG. 2 is a schematic cross-sectional view of the light-emitting element according to this embodiment. The invention according to the present embodiment is characterized in that the space between the low refractive index layer 16 and the counter substrate 18 is filled with the filling layer 17. Here, the refractive index of the filling layer 17 may have a value substantially equal to the refractive index of the low refractive index layer 16 or the counter substrate 18, or an intermediate value between the low refractive index layer 16 and the counter substrate 18. desirable. For example, when the low refractive index layer 16 is LiF (n = 1.30 to 1.39) and the counter substrate 18 is a glass substrate (n = 1.5), the filling layer 17 has 1.2 to 1 It is better to use a material having a refractive index of about .6. For example, an inert liquid fluorinate (n = 1.23 to 1.31) containing fluorine may be used. Alternatively, a film of polytetrafluoroethylene (n = 1.36), polymethyl methacrylate (PMMA, n = 1.49), or a polymer containing fluorine (n = 1.35 to 1.43) may be used. Good.

ただし、低屈折率層16若しくは対向基板18の屈折率とほぼ同等の値、又は両者の中間の値を有するものであれば、上記材料に限定されるものではない。また、屈折率の下限については、空気(n=1)よりも大きいものであれば、充填層17を設ける効果が発揮されるので、1.2程度以下でも構わない。 However, the material is not limited to the above material as long as it has a value substantially equal to the refractive index of the low refractive index layer 16 or the counter substrate 18 or a value intermediate between them. Further, the lower limit of the refractive index may be about 1.2 or less because the effect of providing the filling layer 17 is exhibited as long as it is larger than air (n = 1).

充填層17は、対向基板18によって発光素子を封止した後、液体を真空下で注入することによって形成することができる。あるいは、インクジェット法に代表される液滴吐出法、滴下法、印刷法、塗布法等を用いて作製することができる。 The filling layer 17 can be formed by sealing a light emitting element with the counter substrate 18 and then injecting a liquid under vacuum. Alternatively, it can be manufactured using a droplet discharge method typified by an inkjet method, a dropping method, a printing method, a coating method, or the like.

また、対向基板18はガラス基板に限定されるものではなく、石英基板、実施の形態1で示した各種プラスチック基板等を用いることができる。基板10と同様の材質であっても良い。なお、本実施の形態に係る発光素子のその余の構成については、実施の形態1に準ずる。 Further, the counter substrate 18 is not limited to a glass substrate, and a quartz substrate, various plastic substrates shown in Embodiment Mode 1, or the like can be used. The same material as the substrate 10 may be used. Note that the remaining structure of the light-emitting element according to this embodiment is similar to that of Embodiment 1.

本発明に係る発光素子は、低屈折率層16と対向基板18の間の空間が、充填層17によって充填されていることにより、低屈折率層16と充填層17の界面、充填層17と対向基板18の界面におけるそれぞれの屈折率の差を低減させることができ、光の取り出し効率をより向上させることができる。 In the light emitting device according to the present invention, since the space between the low refractive index layer 16 and the counter substrate 18 is filled with the filling layer 17, the interface between the low refractive index layer 16 and the filling layer 17, the filling layer 17, and the like. The difference in refractive index between the interfaces of the counter substrate 18 can be reduced, and the light extraction efficiency can be further improved.

なお、本発明に係る発光素子はELディスプレイに代表される発光装置に採用することができる。該発光装置は、互いに直交するように設けられた2種類のストライプ状電極の間に電界発光層を形成する方式(単純マトリクス方式)、又はTFTに接続されマトリクス状に配列された画素電極と対向電極との間に電界発光層を形成する方式(アクティブマトリクス方式)の2種類に大別されるが、本発明に係る発光素子は、単純マトリクス方式とアクティブマトリクス方式のいずれにも適用することができる。 Note that the light-emitting element according to the present invention can be employed in a light-emitting device typified by an EL display. The light emitting device has a method of forming an electroluminescent layer between two types of stripe electrodes provided so as to be orthogonal to each other (simple matrix method) or a pixel electrode connected to a TFT and arranged in a matrix. The light emitting element according to the present invention can be applied to both a simple matrix method and an active matrix method, which are roughly classified into two types (active matrix method) in which an electroluminescent layer is formed between electrodes. it can.

(実施の形態4) 本実施の形態では、図3を参照して、応力緩和層をパッシベーション膜の下部(画素電極側)に設けた場合について説明する。上記実施の形態においては、応力緩和層は、パッシベーション膜上のみに設けたが、パッシベーション膜14の下部に応力緩和層15aを形成することによっても(図3(A))、パッシベーション膜14のピーリング又はクラックを有効に防止することができる。そして、応力緩和層15aを設けることにより、パッシベーション膜14のピーリングやクラック等の悪影響を受けることなくパッシベーション膜14の膜厚を厚くすることができ、結果的に、極めて高いブロッキング効果を得ることができる。なお、応力緩和層15aは、積層構造を有するものであっても良い。 Embodiment Mode 4 In this embodiment mode, a case where a stress relaxation layer is provided below a passivation film (pixel electrode side) will be described with reference to FIG. In the above-described embodiment, the stress relaxation layer is provided only on the passivation film, but the peeling of the passivation film 14 can also be achieved by forming the stress relaxation layer 15a below the passivation film 14 (FIG. 3A). Or a crack can be prevented effectively. By providing the stress relaxation layer 15a, the thickness of the passivation film 14 can be increased without being adversely affected by peeling or cracking of the passivation film 14, and as a result, an extremely high blocking effect can be obtained. it can. The stress relaxation layer 15a may have a laminated structure.

ここで、応力緩和層15aとしては、応力の小さい有機材料や無機材料を適宜選択して用いることができる。例えば、SiNOは応力緩和層として好適である。また、SiO、SiONを用いてもよい。他にも、α−NPD(単にNPDということもある。)やNPB(4,4’−ビス−[N−(ナフチル)−N−フェニル−アミノ]ビフェニル)、TPD等のEL素子において所謂正孔輸送、注入材料に分類されるような芳香族アミン類を用いることもできる。本実施の形態においては、応力緩和層15aの屈折率については、特に制限はなく材料を選択することができる。 Here, as the stress relaxation layer 15a, an organic material or an inorganic material having a low stress can be appropriately selected and used. For example, SiNO is suitable as a stress relaxation layer. Further, SiO 2 and SiON may be used. In addition, EL elements such as α-NPD (sometimes simply referred to as NPD), NPB (4,4′-bis- [N- (naphthyl) -N-phenyl-amino] biphenyl), TPD and so-called positive elements are used. Aromatic amines such as those classified as pore transport and injection materials can also be used. In the present embodiment, the refractive index of the stress relaxation layer 15a is not particularly limited, and a material can be selected.

また、図3(B)のように、パッシベーション膜14の上下に応力緩和層15a(第1の応力緩和層)、応力緩和層15b(第2の応力緩和層)を設けても良い。ここで、応力緩和層15bは、実施の形態1に示した条件のものを用いればよい。一方、応力緩和層15aについては、特に制限はないが、上述した材料を選択して用いればよい。なお、応力緩和層15a、15bの材質は、同じでも異なっていても良い。 Further, as shown in FIG. 3B, a stress relaxation layer 15a (first stress relaxation layer) and a stress relaxation layer 15b (second stress relaxation layer) may be provided above and below the passivation film. Here, the stress relaxation layer 15b may be used under the conditions described in the first embodiment. On the other hand, although there is no restriction | limiting in particular about the stress relaxation layer 15a, What is necessary is just to select and use the material mentioned above. The material of the stress relaxation layers 15a and 15b may be the same or different.

このように、パッシベーション膜14の上下に応力緩和層を設けた場合には、パッシベーション膜14のピーリングやクラックを防止しつつ、光の取り出し効率を向上させることができる。 As described above, when the stress relaxation layers are provided above and below the passivation film 14, light extraction efficiency can be improved while preventing peeling and cracking of the passivation film 14.

本実施例では、実施の形態1乃至3に係る発光素子を用いたアクティブマトリクス型表示装置(アクティブマトリクス型発光装置ともいう。以下同じ。)の構成について、図4、5を参照して説明する。本実施例に係る表示装置は、ソース線Sx(xは自然数、1≦x≦m)と、ゲート線Gy(yは自然数、1≦y≦n)が絶縁体を介して交差する領域に複数の素子を含む画素310を複数有する(図4(A))。画素310は、発光素子313と、容量素子316と、2つのトランジスタとを有する。2つのトランジスタのうち、1つは画素310に対するビデオ信号の入力を制御するスイッチング用のトランジスタ311であり、もう1つは発光素子313の点灯と非点灯を制御する駆動用のトランジスタ312である。容量素子316は、トランジスタ312のゲート・ソース間電圧を保持する機能を有する。 In this example, the structure of an active matrix display device (also referred to as an active matrix light-emitting device; hereinafter the same) using the light-emitting elements according to Embodiments 1 to 3 is described with reference to FIGS. . In the display device according to this example, a plurality of source lines Sx (x is a natural number, 1 ≦ x ≦ m) and a plurality of gate lines Gy (y is a natural number, 1 ≦ y ≦ n) are intersected via an insulator. A plurality of pixels 310 including the above elements are included (FIG. 4A). The pixel 310 includes a light-emitting element 313, a capacitor 316, and two transistors. Of the two transistors, one is a switching transistor 311 that controls input of a video signal to the pixel 310, and the other is a driving transistor 312 that controls lighting and non-lighting of the light emitting element 313. The capacitor 316 has a function of holding the gate-source voltage of the transistor 312.

トランジスタ311のゲート電極はゲート線Gyに接続し、ソース電極及びドレイン電極の一方はソース線Sxに接続し、他方はトランジスタ312のゲート電極に接続する。トランジスタ312のソース電極及びドレイン電極の一方は電源線Vx(xは自然数、1≦x≦l)を介して第1の電源317に接続し、他方は発光素子313の画素電極に接続する。発光素子313の対向電極(透明電極13)は第2の電源318に接続する。容量素子316はトランジスタ312のゲート電極とソース電極の間に設けられる。トランジスタ311、312の導電型は、N型とP型のどちらでもよいが、図示する構成では、トランジスタ311はN型、トランジスタ312はP型の場合を示す。第1の電源317の電位と第2の電源318の電位は特に制約されないが、発光素子313に順方向バイアス又は逆方向バイアスの電圧が印加されるように、互いに異なる電位に設定する。 The gate electrode of the transistor 311 is connected to the gate line Gy, one of the source electrode and the drain electrode is connected to the source line Sx, and the other is connected to the gate electrode of the transistor 312. One of a source electrode and a drain electrode of the transistor 312 is connected to the first power supply 317 through a power supply line Vx (x is a natural number, 1 ≦ x ≦ l), and the other is connected to a pixel electrode of the light emitting element 313. The counter electrode (transparent electrode 13) of the light emitting element 313 is connected to the second power source 318. The capacitor 316 is provided between the gate electrode and the source electrode of the transistor 312. The conductivity types of the transistors 311 and 312 may be either N-type or P-type. However, in the illustrated structure, the transistor 311 is N-type and the transistor 312 is P-type. The potential of the first power source 317 and the potential of the second power source 318 are not particularly limited, but are set to different potentials so that a forward bias voltage or a reverse bias voltage is applied to the light emitting element 313.

トランジスタ311、312を構成する半導体は、非晶質半導体(アモルファスシリコン)、微結晶半導体、結晶質半導体、有機半導体等のいずれでもよい。微結晶半導体は、シランガス(SiH)とフッ素ガス(F)を用いて形成するか、シランガスと水素ガスを用いて形成するか、上記に挙げたガスを用いて薄膜を形成後にレーザ光の照射を行って形成してもよい。トランジスタ311、312のゲート電極は、導電性材料により単層又は積層で形成する。例えば、窒化タングステン(WN)の上にタングステン(W)を積む積層構造や、モリブデン(Mo)の上にアルミニウム(Al)、Moを積む積層構造、窒化モリブデン(MoN)の上にMoを順に積む積層構造を採用するとよい。 A semiconductor included in the transistors 311 and 312 may be any of an amorphous semiconductor (amorphous silicon), a microcrystalline semiconductor, a crystalline semiconductor, an organic semiconductor, and the like. The microcrystalline semiconductor is formed by using silane gas (SiH 4 ) and fluorine gas (F 2 ), by using silane gas and hydrogen gas, or after forming a thin film by using the gas mentioned above, You may form by irradiating. The gate electrodes of the transistors 311 and 312 are formed as a single layer or stacked layers using a conductive material. For example, a stacked structure in which tungsten (W) is stacked on tungsten nitride (WN), a stacked structure in which aluminum (Al) and Mo are stacked on molybdenum (Mo), and Mo is sequentially stacked on molybdenum nitride (MoN). A laminated structure may be employed.

また図4(B)は、本実施例に係る表示装置の表示パネル部分の上面図である。図4(B)において、基板405上には、発光素子を含む画素(図4(A)で示した画素310)を複数有する表示領域400、ゲートドライバ401、ゲートドライバ402、ソースドライバ403及びFPC等の接続フィルム407が設けられる(図4(B))。接続フィルム407はICチップなどに接続する。 FIG. 4B is a top view of the display panel portion of the display device according to this example. 4B, a display region 400 including a plurality of pixels including light-emitting elements (the pixel 310 illustrated in FIG. 4A), a gate driver 401, a gate driver 402, a source driver 403, and an FPC over a substrate 405. A connection film 407 such as is provided (FIG. 4B). The connection film 407 is connected to an IC chip or the like.

図5は、図4(B)の表示パネルのA−Bにおける断面図を示している。図5(A)はトップエミッション型、図5(B)はデュアルエミッション型の表示パネルを示している。 FIG. 5 is a cross-sectional view taken along line AB of the display panel in FIG. FIG. 5A shows a top emission type display, and FIG. 5B shows a dual emission type display panel.

図5(A)、(B)ともに、表示領域400に設けられたトランジスタ312(図4(A)におけるトランジスタ311は省略する。)と、発光素子313、ソースドライバ403に設けられた素子群410を示している。また、316は、容量素子である。表示領域400、ゲートドライバ401、402及びソースドライバ403の周囲にはシール材408が設けられ、発光素子313は、シール材408と対向基板406により封止される。この封止処理は、発光素子313を水分から保護するための処理であり、ここではカバー材(ガラス、セラミックス、プラスチック、金属等)により封止する方法を用いるが、熱硬化性樹脂や紫外光硬化性樹脂を用いて封止する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法を用いてもよい。ただし、光の取り出し効率を向上させるために、空気又は実施の形態3における充填層17に対して屈折率が小さい材料を用いるのが望ましい。 5A and 5B, the transistor 312 provided in the display region 400 (the transistor 311 in FIG. 4A is omitted), the light-emitting element 313, and the element group 410 provided in the source driver 403. Is shown. Reference numeral 316 denotes a capacitive element. A sealant 408 is provided around the display region 400, the gate drivers 401 and 402, and the source driver 403, and the light-emitting element 313 is sealed with the sealant 408 and the counter substrate 406. This sealing process is a process for protecting the light emitting element 313 from moisture. Here, a method of sealing with a cover material (glass, ceramics, plastic, metal, or the like) is used, but a thermosetting resin or ultraviolet light is used. A method of sealing with a curable resin or a method of sealing with a thin film having a high barrier ability such as a metal oxide or a nitride may be used. However, in order to improve the light extraction efficiency, it is desirable to use air or a material having a small refractive index with respect to the filling layer 17 in the third embodiment.

ここで、シール材408としては、代表的には紫外線硬化又は熱硬化のエポキシ樹脂を用いればよい。ここでは屈折率1.50、粘度500cps、ショアD硬度90、テンシル強度3000psi、Tg点150℃、体積抵抗1×1015Ω・cm、耐電圧450V/milである高耐熱のUVエポキシ樹脂(エレクトロライト社製:2500Clear)を用いる。 Here, as the sealant 408, typically, an ultraviolet curable or thermosetting epoxy resin may be used. Here, a highly heat-resistant UV epoxy resin having a refractive index of 1.50, a viscosity of 500 cps, a Shore D hardness of 90, a tensile strength of 3000 psi, a Tg point of 150 ° C., a volume resistance of 1 × 10 15 Ω · cm, and a withstand voltage of 450 V / mil (electro Wright Corporation: 2500 Clear) is used.

また、発光素子313のうち、透明電極13は、図4(A)における第2の電源318に接続される。基板405上に形成される素子は、非晶質半導体に比べて移動度等の特性が良好な結晶質半導体(ポリシリコン)により形成することが好適であり、そうすると、同一表面上におけるモノリシック化が実現される。上記構成を有するパネルは、接続する外部ICの個数が減少するため、小型・軽量・薄型が実現される。 In addition, the transparent electrode 13 in the light-emitting element 313 is connected to the second power source 318 in FIG. The element formed over the substrate 405 is preferably formed using a crystalline semiconductor (polysilicon) having favorable characteristics such as mobility as compared to an amorphous semiconductor. Realized. Since the number of external ICs to be connected is reduced, the panel having the above configuration can be made small, light, and thin.

なお、表示領域400は絶縁表面上に形成された非晶質半導体(アモルファスシリコン)をチャネル部としたトランジスタにより構成し、ゲートドライバ401、402及びソースドライバ403はICチップにより構成してもよい。ICチップは、COG方式により基板405上に貼り合わせたり、基板405に接続する接続フィルム407に貼り合わせたりしてもよい。非晶質半導体は、CVD法を用いることで、大面積の基板に簡単に形成することができ、かつ結晶化の工程が不要であることから、安価なパネルの提供を可能とする。また、この際、インクジェット法に代表される液滴吐出法により導電層を形成すると、より安価なパネルの提供を可能とする。 Note that the display region 400 may be formed using a transistor using an amorphous semiconductor (amorphous silicon) formed over an insulating surface as a channel portion, and the gate drivers 401 and 402 and the source driver 403 may be formed using an IC chip. The IC chip may be bonded onto the substrate 405 by a COG method, or may be bonded to the connection film 407 connected to the substrate 405. An amorphous semiconductor can be easily formed on a large-area substrate by using the CVD method and does not require a crystallization step, so that an inexpensive panel can be provided. At this time, if a conductive layer is formed by a droplet discharge method typified by an ink jet method, a cheaper panel can be provided.

ここで、図5(A)についてさらに詳説する。図5(A)に示す構成では、トランジスタ312及び素子群410上に、第1の層間絶縁膜411、第2の層間絶縁膜412、第3の層間絶縁膜413が設けられている。そして、第1の層間絶縁膜411、第2の層間絶縁膜412に設けられた開孔部を介して配線414が形成されている。配線414はトランジスタ312及び素子群410のソース配線若しくはドレイン配線、又は容量素子316の容量配線等として機能する。配線414としては、アルミニウム及びニッケルを含む合金を用いるのが望ましい。また、この合金に、さらに炭素、コバルト、鉄、珪素等を含有させても良い。これらの含有率は、例えば、炭素を0.1〜3.0原子%、ニッケル、コバルト、鉄のうち少なくとも一種以上の元素を0.5〜7.0原子%、珪素を0.5〜2.0原子%とするのがよい。この材料は、抵抗値が3.0〜5.0Ωcmと低いのが、特徴の一つである。 Here, FIG. 5A will be described in more detail. In the structure illustrated in FIG. 5A, a first interlayer insulating film 411, a second interlayer insulating film 412, and a third interlayer insulating film 413 are provided over the transistor 312 and the element group 410. A wiring 414 is formed through an opening provided in the first interlayer insulating film 411 and the second interlayer insulating film 412. The wiring 414 functions as a source wiring or a drain wiring of the transistor 312 and the element group 410, a capacitor wiring of the capacitor 316, or the like. As the wiring 414, an alloy containing aluminum and nickel is preferably used. Further, this alloy may further contain carbon, cobalt, iron, silicon or the like. These contents include, for example, 0.1 to 3.0 atomic% of carbon, 0.5 to 7.0 atomic% of at least one element among nickel, cobalt, and iron, and 0.5 to 2 of silicon. It is preferable to set it to 0 atomic%. One of the characteristics of this material is that the resistance value is as low as 3.0 to 5.0 Ωcm.

ここで、配線414としてAlを用いた場合、画素電極11、例えばITOとの腐食が発生してしまうという問題がある。ただし、このような場合であっても、Al(又はAl−Si合金)をTi又はTiNで挟んだ積層構造をすることにより、ITOとの良好なコンタクトを獲得することができる。例えば、基板側からTiの上にAl、Tiの順に積層される積層構造とすればよい。これに対し、上記Al−C合金又はAl−C−Ni合金等は、その酸化還元電位がITO等の透明導電膜のそれと非常に近似しているため、積層構造としなくとも(Ti又はTiN等で挟持しなくとも)ITO等と直接接するコンタクトが可能である。配線414は、上記合金からなるターゲット材を用い、スパッタリング法を用いて形成することができる。また、上記合金に対し、レジストをマスクとしてエッチングを行う際には、ウエットエッチングによって行うのがよい。この場合、エッチャントとしては、リン酸等を用いることができる。なお、第2の電源318に接続される配線も、配線414と同様に形成することができる。 Here, when Al is used as the wiring 414, there is a problem that corrosion with the pixel electrode 11, for example, ITO occurs. However, even in such a case, good contact with ITO can be obtained by forming a laminated structure in which Al (or Al—Si alloy) is sandwiched between Ti or TiN. For example, a stacked structure in which Al and Ti are stacked in this order on Ti from the substrate side may be used. On the other hand, the Al—C alloy or Al—C—Ni alloy has an oxidation-reduction potential that is very close to that of a transparent conductive film such as ITO. Contact with ITO or the like is possible. The wiring 414 can be formed by a sputtering method using a target material made of the above alloy. Further, when etching the above alloy using a resist as a mask, it is preferable to perform the etching by wet etching. In this case, phosphoric acid or the like can be used as the etchant. Note that a wiring connected to the second power supply 318 can be formed in a manner similar to that of the wiring 414.

さらに、第3の層間絶縁膜413に設けられた開孔部を介して画素電極11が形成されている。図5(A)はトップエミッション型であるので、画素電極11は、反射性導電膜を用いる。 Further, the pixel electrode 11 is formed through an opening provided in the third interlayer insulating film 413. Since FIG. 5A is a top emission type, the pixel electrode 11 uses a reflective conductive film.

なお、第1乃至第3の層間絶縁膜の材質については特に制限はないが、例えば、第1の層間絶縁膜は無機材料、第2の及び第3の層間絶縁膜は有機材料とすればよい。この際、無機材料としては、酸化珪素、窒化珪素、酸窒化珪素、DLC或いは窒化炭素(CN)等の炭素を有する膜、PSG(リンガラス)、BPSG(リンボロンガラス)、アルミナ膜等を用いることができる。形成方法としては、プラズマCVD法、減圧CVD(LPCVD)法、大気圧プラズマ等を用いることができる。あるいは、塗布法により得られるSOG膜(例えば、アルキル基を含むSiOx膜)を用いることもできる。 The material of the first to third interlayer insulating films is not particularly limited. For example, the first interlayer insulating film may be an inorganic material, and the second and third interlayer insulating films may be organic materials. . At this time, as the inorganic material, a film containing carbon such as silicon oxide, silicon nitride, silicon oxynitride, DLC or carbon nitride (CN), PSG (phosphorus glass), BPSG (phosphorus boron glass), an alumina film, or the like is used. be able to. As a formation method, a plasma CVD method, a low pressure CVD (LPCVD) method, an atmospheric pressure plasma, or the like can be used. Alternatively, an SOG film obtained by a coating method (for example, an SiOx film containing an alkyl group) can also be used.

一方、有機材料としては、ポリイミド、アクリル、ポリアミド、レジスト又はベンゾシクロブテン等の感光性又は非感光性の有機材料や、シロキサン等の耐熱性有機樹脂、を用いることができる。形成方法としては、その材料に応じて、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン印刷、オフセット印刷等)、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を採用することができる。なお、上記材料を積層させて、第1乃至第3の層間絶縁膜を形成しても良い。 On the other hand, as the organic material, a photosensitive or non-photosensitive organic material such as polyimide, acrylic, polyamide, resist or benzocyclobutene, or a heat-resistant organic resin such as siloxane can be used. Depending on the material, spin coating, dipping, spray coating, droplet discharge methods (inkjet method, screen printing, offset printing, etc.), doctor knife, roll coater, curtain coater, knife coater, etc. are adopted as the forming method. be able to. Note that the first to third interlayer insulating films may be formed by stacking the above materials.

画素電極11の周囲には、隔壁層409(土手、バンク、障壁などとも呼ばれる。)が形成されている。隔壁層409としては、感光性又は非感光性のポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン)等の有機樹脂材料や、シロキサン等の耐熱性有機樹脂、その他無機絶縁材料(SiN、SiO、SiON、SiNO等)、又はこれらの積層を用いることができる。ここでは窒化シリコン膜で覆われた感光性の有機樹脂を用いる。また、上記絶縁物として、感光性の光によってエッチャントに不溶解性となるネガ型、又は光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。 A partition wall layer 409 (also called a bank, a bank, a barrier, or the like) is formed around the pixel electrode 11. As the partition layer 409, an organic resin material such as photosensitive or non-photosensitive polyimide, acrylic, polyamide, polyimide amide, resist or benzocyclobutene), a heat-resistant organic resin such as siloxane, and other inorganic insulating materials (SiN, SiO, SiON, SiNO, etc.), or a stack of these can be used. Here, a photosensitive organic resin covered with a silicon nitride film is used. As the insulator, either a negative type that becomes insoluble in an etchant by photosensitive light or a positive type that becomes soluble in an etchant by light can be used.

なお、隔壁層409の側面形状については特に制限はないが、図5等に示すように、S字状を有しているのがよい。換言すれば隔壁層409の側面において、変曲点を有するような構造とするのが望ましい。これにより、画素電極11上に形成される電界発光層12、透明電極13等のカバレッジを良好にすることができる。ただし、これに限定されるものではなく、絶縁物の上端部のみに曲率半径を有する曲面を持たせる構造としても良い。 Note that the side wall shape of the partition wall layer 409 is not particularly limited, but preferably has an S shape as shown in FIG. In other words, it is desirable to have a structure having an inflection point on the side surface of the partition wall layer 409. Thereby, the coverage of the electroluminescent layer 12 and the transparent electrode 13 formed on the pixel electrode 11 can be improved. However, the present invention is not limited to this, and a structure in which a curved surface having a radius of curvature is provided only at the upper end portion of the insulator may be employed.

さらに、画素電極11上には、実施の形態1乃至3の要領で、電界発光層12、透明電極13、パッシベーション膜14、応力緩和層15、低屈折率層16等が形成される。図示する構成では、実施の形態1を採用したが、これに限定されるものではない。例えば、空間415に、実施の形態3で説明した充填層17を設けても良い。また、パッシベーション膜14以上の層は基板全面に形成したが、勿論これに限定されるものではない。 Further, on the pixel electrode 11, the electroluminescent layer 12, the transparent electrode 13, the passivation film 14, the stress relaxation layer 15, the low refractive index layer 16, and the like are formed in the same manner as in the first to third embodiments. In the illustrated configuration, the first embodiment is adopted, but the present invention is not limited to this. For example, the filling layer 17 described in Embodiment 3 may be provided in the space 415. Moreover, although the layer more than the passivation film 14 was formed in the whole substrate surface, of course, it is not limited to this.

図5(A)に示す構造では、第2の層間絶縁膜412上にさらに、第3の層間絶縁膜413を設け、その上に画素電極11を形成しているため、発光素子313が形成される領域がトランジスタ312や配線414の形成領域によって制限されることなく、設計の自由度が増す。また、それによって、所望の開口率を有する表示装置を得ることができる。 In the structure shown in FIG. 5A, since the third interlayer insulating film 413 is further provided over the second interlayer insulating film 412, and the pixel electrode 11 is formed thereon, the light-emitting element 313 is formed. The area to be designed is not limited by the formation area of the transistor 312 and the wiring 414, and the degree of freedom in design increases. Accordingly, a display device having a desired aperture ratio can be obtained.

次に、図5(B)についてさらに詳説する。図5(B)に示す構成では、トランジスタ312及び素子群410上に、第1の層間絶縁膜411、第2の層間絶縁膜412が設けられている。そして、第1の層間絶縁膜411、第2の層間絶縁膜412に設けられた開孔部を介して配線414が形成されている。配線414はトランジスタ312及び素子群410のソース配線若しくはドレイン配線、又は容量素子316の容量配線等として機能する。さらに、少なくとも一の配線414を介して、トランジスタ312と画素電極11とが接続されている。図5(B)はデュアルエミッション型であるので、画素電極11は透光性導電膜を用いる。また、図示する構成では、配線414を形成した後に、画素電極11を形成しているが、その逆の構成としても良い。また、配線414と画素電極11を同一のレイヤー(層)で形成しても良い。 Next, FIG. 5B will be described in further detail. In the structure illustrated in FIG. 5B, a first interlayer insulating film 411 and a second interlayer insulating film 412 are provided over the transistor 312 and the element group 410. A wiring 414 is formed through an opening provided in the first interlayer insulating film 411 and the second interlayer insulating film 412. The wiring 414 functions as a source wiring or a drain wiring of the transistor 312 and the element group 410, a capacitor wiring of the capacitor 316, or the like. Further, the transistor 312 and the pixel electrode 11 are connected through at least one wiring 414. Since FIG. 5B is a dual emission type, the pixel electrode 11 uses a light-transmitting conductive film. In the illustrated configuration, the pixel electrode 11 is formed after the wiring 414 is formed. However, the opposite configuration may be employed. Further, the wiring 414 and the pixel electrode 11 may be formed in the same layer.

なお、本実施例において、トランジスタ312上に設けられる第1の層間絶縁膜411は、主にNa、O、水分等の不純物のトランジスタ312への侵入を阻止するバリア機能を有するため(該機能を有することから「キャップ絶縁膜」等と呼ばれることもある。)、できるだけ形成するのが望ましいが、省略することも可能である。 Note that in this embodiment, the first interlayer insulating film 411 provided over the transistor 312 has a barrier function that mainly prevents impurities such as Na, O 2 , and moisture from entering the transistor 312 (this function). It is sometimes called a “cap insulating film” or the like.) It is desirable to form it as much as possible, but it can be omitted.

画素電極11の周囲には、隔壁層409(土手、バンクなどとも呼ばれる。)が形成されている。さらに、画素電極11上には、実施の形態1乃至3の要領で、電界発光層12、透明電極13、パッシベーション膜14、応力緩和層15、低屈折率層16等が形成される。図示する構成では、実施の形態1を採用したが、これに限定されるものではない。例えば、空間415に、実施の形態3で説明した充填層17を設けても良い。 A partition wall layer 409 (also referred to as a bank or a bank) is formed around the pixel electrode 11. Further, on the pixel electrode 11, the electroluminescent layer 12, the transparent electrode 13, the passivation film 14, the stress relaxation layer 15, the low refractive index layer 16, and the like are formed in the same manner as in the first to third embodiments. In the illustrated configuration, the first embodiment is adopted, but the present invention is not limited to this. For example, the filling layer 17 described in Embodiment 3 may be provided in the space 415.

また、本発明に係る発光素子は、透明電極13を通過させて発光させる上面出射型(又は両面出射型)である。例えば、透明電極13が陰極として機能する場合には、1nm〜10nmのアルミニウム膜、もしくはLiを微量に含むアルミニウム膜を用いるとよい。透明電極13としてAl膜を用いる構成とすると、電界発光層12と接する材料を酸化物以外の材料で形成することが可能となり、発光装置の信頼性を向上させることができる。また、1nm〜10nmのアルミニウム膜を形成する前に陰極バッファ層としてCaF、MgF、またはBaFからなる透光性を有する層(膜厚1nm〜5nm)を形成してもよい。また、陰極の低抵抗化を図るため、透明電極13として、1nm〜10nmの金属薄膜と透明導電膜(ITO、酸化インジウム酸化亜鉛合金(In―ZnO)、酸化亜鉛(ZnO)等)との積層構造としてもよい。或いは、陰極の低抵抗化を図るため、発光領域とならない領域の透明電極13上に補助電極を設けてもよい。また、陰極形成の際には蒸着による抵抗加熱法を用い、蒸着マスクを用いて選択的に形成すればよい。 The light emitting device according to the present invention is a top emission type (or a dual emission type) that emits light through the transparent electrode 13. For example, when the transparent electrode 13 functions as a cathode, an aluminum film of 1 nm to 10 nm or an aluminum film containing a small amount of Li may be used. When the Al film is used as the transparent electrode 13, the material in contact with the electroluminescent layer 12 can be formed of a material other than oxide, and the reliability of the light emitting device can be improved. Further, a light-transmitting layer (film thickness: 1 nm to 5 nm) made of CaF 2 , MgF 2 , or BaF 2 may be formed as a cathode buffer layer before forming an aluminum film having a thickness of 1 nm to 10 nm. Further, in order to reduce the resistance of the cathode, as the transparent electrode 13, a 1 nm to 10 nm metal thin film and a transparent conductive film (ITO, indium zinc oxide alloy (In 2 O 3 —ZnO), zinc oxide (ZnO), etc.) It is good also as a laminated structure. Alternatively, in order to reduce the resistance of the cathode, an auxiliary electrode may be provided on the transparent electrode 13 in a region that does not become a light emitting region. Further, when the cathode is formed, a resistance heating method by vapor deposition is used, and the cathode may be selectively formed using a vapor deposition mask.

なお、第1及び第2の層間絶縁膜、配線414、隔壁層409等の材質、構成は、図5(A)に係る発明に準ずる。 Note that the materials and structures of the first and second interlayer insulating films, the wiring 414, the partition wall layer 409, and the like are the same as those of the invention according to FIG.

また、図5(B)では、画素電極11が容量素子404が形成される領域まで延在しており、画素電極11が容量素子404の容量電極の役割をも担っている。また、接続フィルム407を設ける位置が、図5(A)とは異なっており、第2の層間絶縁膜412上に形成されている。この際、接続フィルム407と素子群410とは、配線414を介して接続されている。かくして、デュアルエミッション型表示装置が得られる。 In FIG. 5B, the pixel electrode 11 extends to a region where the capacitor 404 is formed, and the pixel electrode 11 also serves as a capacitor electrode of the capacitor 404. Further, the position where the connection film 407 is provided is different from that in FIG. 5A and is formed over the second interlayer insulating film 412. At this time, the connection film 407 and the element group 410 are connected via the wiring 414. Thus, a dual emission type display device can be obtained.

なお、図5(A)、(B)に係る発明におけるそれぞれの特徴的部分は、相互に置換又は組み合わせて実施することができる。また、本実施例は、上記実施の形態及び他の実施例と自由に組み合わせることができる。 In addition, each characteristic part in the invention which concerns on FIG. 5 (A) and (B) can be implemented by mutually replacing or combining. This embodiment can be freely combined with the above embodiment mode and other embodiments.

本実施例では、実施例1に係るアクティブマトリクス型表示装置の他の構成について、図6を参照して説明する。本実施例に係る表示装置は、各画素部にカラーフィルタが設けられ、実施例1における第2若しくは第3の層間絶縁膜、若しくは隔壁層409のうち少なくとも一の層に又はその層の一部に、カーボンや、遮光性を有する金属の粒子が添加されていることを特徴としている。以下、詳説する。 In this example, another structure of the active matrix display device according to Example 1 will be described with reference to FIG. In the display device according to the present embodiment, a color filter is provided in each pixel portion, and at least one layer of the second or third interlayer insulating film or the partition layer 409 in Embodiment 1 or a part of the layer. Further, carbon or light-shielding metal particles are added. The details will be described below.

まず、図6(A)に示すトップエミッション型表示装置は、対向基板406上にR、G、Bのカラーフィルタ90〜92を有する。カラーフィルタ90〜92は、公知の材料、公知の方法によって作成することができる。電界発光層の材料は、基本的には、白色発光が可能なものとする。また、第2の層間絶縁膜及び隔壁層として、アクリル、ポリイミド、シロキサン等の有機材料に、カーボン(炭素)又は金属の粒子を添加した遮光性を有する層間絶縁膜417及び遮光性を有する隔壁層416を用いた構成を有する。一方、第3の層間絶縁膜413は、アクリル、ポリイミド、シロキサン等の透明な有機樹脂を用いて形成されている。 First, the top emission display device illustrated in FIG. 6A includes R, G, and B color filters 90 to 92 on a counter substrate 406. The color filters 90 to 92 can be made by a known material or a known method. The material for the electroluminescent layer is basically capable of emitting white light. In addition, as the second interlayer insulating film and the partition layer, a light-blocking interlayer insulating film 417 in which carbon (carbon) or metal particles are added to an organic material such as acrylic, polyimide, or siloxane, and a light-blocking partition layer. 416 is used. On the other hand, the third interlayer insulating film 413 is formed using a transparent organic resin such as acrylic, polyimide, or siloxane.

ここで、遮光性を有する層間絶縁膜417及び遮光性を有する隔壁層416は、振とう機や超音波振動器等を用いて、アクリル、ポリイミド、シロキサン等の有機材料に、カーボンや、遮光性を有する金属の粒子を添加して撹拌した後、必要に応じて濾過を行い、その後、スピンコート法を用いて形成される。有機材料にカーボン粒子や金属粒子を添加する際は、均一に混合されるように、界面活性剤や分散剤などを添加してもよい。また、カーボン粒子を添加する際は、カーボン粒子の濃度が重量パーセントで5〜15%となるように、その添加量を調節するとよい。また、スピンコート法で形成した後の薄膜をそのまま用いてもよいが、硬化を目的とした焼成を行ってもよい。成膜された薄膜の透過率は0%、又はほぼ0%近い値となる。また、反射率も0%、又はほぼ0%に近い値となる。 Here, the interlayer insulating film 417 having a light shielding property and the partition wall layer 416 having a light shielding property are formed using an organic material such as acrylic, polyimide, siloxane, or the like, using a shaker or an ultrasonic vibrator. After adding and stirring the metal particles having the above, filtration is carried out as necessary, and then the film is formed using a spin coating method. When carbon particles or metal particles are added to the organic material, a surfactant, a dispersant, or the like may be added so that the particles are uniformly mixed. Moreover, when adding carbon particles, it is good to adjust the addition amount so that the density | concentration of carbon particles may be 5 to 15% by weight percent. Further, the thin film formed by the spin coating method may be used as it is, but baking for the purpose of curing may be performed. The transmittance of the deposited thin film is 0% or nearly 0%. The reflectance is also 0% or a value close to 0%.

なお、遮光性を有する層間絶縁膜417又は遮光性を有する隔壁層416は、その一部に透明な絶縁層を含んでいても良い。逆に、第3の層間絶縁膜は、その一部に遮光性を有する絶縁層を含んでいても良い。なお、画素電極11上には、実施の形態1乃至3の要領で、電界発光層12、透明電極13、パッシベーション膜14、応力緩和層15、低屈折率層16等が形成される。図示する構成では、実施の形態1を採用したが、これに限定されるものではない。例えば、空間415に、実施の形態3で説明した充填層17を設けても良い。また、第1の層間絶縁膜411、配線414の材質、構成は、実施例1に準ずる。 Note that the light-blocking interlayer insulating film 417 or the light-blocking partition wall 416 may include a transparent insulating layer in part. On the contrary, the third interlayer insulating film may include an insulating layer having a light shielding property in a part thereof. On the pixel electrode 11, the electroluminescent layer 12, the transparent electrode 13, the passivation film 14, the stress relaxation layer 15, the low refractive index layer 16, and the like are formed as in the first to third embodiments. In the illustrated configuration, the first embodiment is adopted, but the present invention is not limited to this. For example, the filling layer 17 described in Embodiment 3 may be provided in the space 415. The materials and structures of the first interlayer insulating film 411 and the wiring 414 are the same as those in the first embodiment.

図6(A)に示すトップエミッション型表示装置は、遮光性を有する層間絶縁膜417、遮光性を有する隔壁層416が設けられていることにより、発光層からの不要光(下面出射された光が反射することによって発生する光も含む。)により、画素間の輪郭がぼやけたりする影響を抑制することができる。つまり、遮光性を有する上記絶縁膜が不要光を吸収するために、画素間の輪郭が明瞭なものとなり、高精細な画像を表示することができる。また、遮光膜の配置により不要光による影響を抑制することができるために、偏光板が不要となり、小型化、軽量化、薄型化が実現される。また、不要光が、特に画素のトランジスタ形成領域にリークすることを防止することができ、信頼性の高いトランジスタによるアクティブマトリクス駆動が可能となる。 The top emission display device illustrated in FIG. 6A is provided with an interlayer insulating film 417 having a light shielding property and a partition wall layer 416 having a light shielding property, so that unnecessary light (light emitted from the bottom surface) is emitted from the light emitting layer. This also includes the light generated by the reflection of the light. That is, since the insulating film having a light-shielding property absorbs unnecessary light, the contour between pixels becomes clear and a high-definition image can be displayed. In addition, since the influence of unnecessary light can be suppressed by the arrangement of the light shielding film, a polarizing plate is not necessary, and a reduction in size, weight, and thickness can be realized. In addition, unnecessary light can be prevented from leaking to the transistor formation region of the pixel in particular, and active matrix driving with a highly reliable transistor is possible.

次に、図6(B)に示すデュアルエミッション型表示装置は、基板405上に、トランジスタ312、第1の層間絶縁膜411が設けられ、さらに、遮光性を有する層間絶縁膜417が設けられた構成を有する。そして、遮光性を有する層間絶縁膜417には、発光層からの光を通過させるための開口部が設けられた後、該開口部に、赤、緑、青色の顔料を含み、かつ透光性を有する樹脂を充填することにより、カラーフィルタ93〜95が形成される。この顔料を含んだ樹脂は、液滴吐出法を用いて選択的に形成するのが望ましい。さらに、対向基板406には、図6(A)と同様に、R、G、Bのカラーフィルタ90〜92が設けられている。カラーフィルタ90〜92は、公知の材料、公知の方法によって作成することができる。 Next, in the dual emission display device illustrated in FIG. 6B, a transistor 312 and a first interlayer insulating film 411 are provided over a substrate 405, and an interlayer insulating film 417 having a light-blocking property is further provided. It has a configuration. The interlayer insulating film 417 having a light-shielding property is provided with an opening for allowing light from the light-emitting layer to pass therethrough, and the opening includes a pigment of red, green, and blue, and transmits light. The color filters 93 to 95 are formed by filling the resin having The resin containing the pigment is desirably formed selectively using a droplet discharge method. Further, the counter substrate 406 is provided with R, G, and B color filters 90 to 92 as in FIG. The color filters 90 to 92 can be made by a known material or a known method.

また、第2層間絶縁膜及び隔壁層の一部として、アクリル、ポリイミド、シロキサン等の有機材料に、カーボン又は金属の粒子を添加した遮光性を有する層間絶縁膜417及び遮光性を有する隔壁層416を用いた構成を有する。隔壁層の残りの一部は、アクリル、ポリイミド、シロキサン等の透明な有機樹脂を用いて形成されている。なお、遮光性を有する層間絶縁膜417は、その一部に透明な絶縁層を含んでいても良い。 Further, as part of the second interlayer insulating film and the partition layer, a light-blocking interlayer insulating film 417 in which carbon or metal particles are added to an organic material such as acrylic, polyimide, or siloxane, and a light-blocking partition layer 416 are used. It has the structure using. The remaining part of the partition layer is formed using a transparent organic resin such as acrylic, polyimide, or siloxane. Note that the interlayer insulating film 417 having a light-shielding property may include a transparent insulating layer in a part thereof.

ここで、遮光性を有する層間絶縁膜417及び遮光性を有する隔壁層416は、振とう機や超音波振動器等を用いて、アクリル、ポリイミド、シロキサン等の有機材料に、カーボンや、遮光性を有する金属の粒子を添加して撹拌した後、必要に応じて濾過を行い、その後、スピンコート法を用いて形成される。有機材料にカーボン粒子や金属粒子を添加する際は、均一に混合されるように、界面活性剤や分散剤などを添加してもよい。また、カーボン粒子を添加する際は、カーボン粒子の濃度が重量パーセントで5〜15%となるように、その添加量を調節するとよい。また、スピンコート法で形成した後の薄膜をそのまま用いてもよいが、硬化を目的とした焼成を行ってもよい。成膜された薄膜の透過率と反射率は、共に0%、又はほぼ0%に近い値となる。 Here, the interlayer insulating film 417 having a light shielding property and the partition wall layer 416 having a light shielding property are formed using an organic material such as acrylic, polyimide, siloxane, or the like, using a shaker or an ultrasonic vibrator. After adding and stirring the metal particles having the above, filtration is carried out as necessary, and then the film is formed using a spin coating method. When carbon particles or metal particles are added to the organic material, a surfactant, a dispersant, or the like may be added so that the particles are uniformly mixed. Moreover, when adding carbon particles, it is good to adjust the addition amount so that the density | concentration of carbon particles may be 5 to 15% by weight percent. Further, the thin film formed by the spin coating method may be used as it is, but baking for the purpose of curing may be performed. The transmittance and reflectance of the thin film formed are both 0% or nearly 0%.

なお、画素電極11上には、実施の形態1乃至3の要領で、電界発光層12、透明電極13、パッシベーション膜14、応力緩和層15、低屈折率層16等が形成される。図示する構成では、実施の形態1を採用したが、これに限定されるものではない。例えば、空間415に、実施の形態3で説明した充填層17を設けても良い。また、第1の層間絶縁膜411、配線414の材質、構成は、実施例1に準ずる。 On the pixel electrode 11, the electroluminescent layer 12, the transparent electrode 13, the passivation film 14, the stress relaxation layer 15, the low refractive index layer 16, and the like are formed as in the first to third embodiments. In the illustrated configuration, the first embodiment is adopted, but the present invention is not limited to this. For example, the filling layer 17 described in Embodiment 3 may be provided in the space 415. The materials and structures of the first interlayer insulating film 411 and the wiring 414 are the same as those in the first embodiment.

図6(B)に示すデュアルエミッション型表示装置は、遮光性を有する層間絶縁膜417、遮光性を有する隔壁層416が設けられていることにより、発光層からの不要光により、画素間の輪郭がぼやけたりする影響を抑制することができる。つまり、遮光性を有する上記絶縁膜が不要光を吸収するために、画素間の輪郭が明瞭なものとなり、高精細な画像を表示することができる。また、遮光膜の配置により不要光による影響を抑制することができるために、偏光板が不要となり、小型化、軽量化、薄型化が実現される。また、不要光が、特に画素のトランジスタ形成領域にリークすることを防止することができ、信頼性の高いトランジスタによるアクティブマトリクス駆動が可能となる。 The dual emission display device illustrated in FIG. 6B is provided with a light-blocking interlayer insulating film 417 and a light-blocking partition layer 416, so that an outline between pixels is formed by unnecessary light from the light-emitting layer. The effect of blurring can be suppressed. That is, since the insulating film having a light-shielding property absorbs unnecessary light, the contour between pixels becomes clear and a high-definition image can be displayed. In addition, since the influence of unnecessary light can be suppressed by the arrangement of the light shielding film, a polarizing plate is not necessary, and a reduction in size, weight, and thickness can be realized. In addition, unnecessary light can be prevented from leaking to the transistor formation region of the pixel in particular, and active matrix driving with a highly reliable transistor is possible.

また、通常、カラーフィルタを形成する場合には、その周囲にブラックマトリクス(R、G、Bの各画素を光学的に分離するための格子状又はストライプ状の遮光膜)を設ける。しかし、上述した図6(A)、(B)の構成に係る発明では、当該ブラックマトリクスを設けるべき箇所に対応して、遮光性を有する隔壁層416又は遮光性を有する層間絶縁膜417が形成されている。したがって、ブラックマトリクスを別途形成するのと比較して、本発明は、アライメントが取りやすくなることによって歩留まりが向上し、また、余分な工程を追加する必要がないためコスト削減につながる。 In general, when a color filter is formed, a black matrix (a lattice-shaped or striped light-shielding film for optically separating R, G, and B pixels) is provided around the color filter. However, in the invention according to the configuration of FIGS. 6A and 6B described above, the light-blocking partition layer 416 or the light-blocking interlayer insulating film 417 is formed corresponding to the portion where the black matrix is to be provided. Has been. Therefore, as compared with the case where a black matrix is separately formed, the present invention improves the yield by making alignment easier, and reduces the cost because it is not necessary to add an extra process.

なお、本実施例において、遮光性を有する隔壁層416、遮光性を有する層間絶縁膜417のうち、少なくとも一方が形成されていれば、発光層からの不要光による悪影響を抑制する等の上記効果を発揮することができる。勿論、両方形成されていることが望ましいことは言うまでもない。また、図6(A)、(B)に係る発明におけるそれぞれの特徴的部分は、相互に置換又は組み合わせて実施することができる。また、本実施例は、上記実施の形態及び他の実施例と自由に組み合わせることができる。 Note that in this embodiment, if at least one of the light-blocking partition layer 416 and the light-blocking interlayer insulating film 417 is formed, the above-described effects such as suppressing adverse effects due to unnecessary light from the light-emitting layer are provided. Can be demonstrated. Of course, it goes without saying that it is desirable to form both. Moreover, each characteristic part in the invention which concerns on FIG. 6 (A) and (B) can be implemented by mutually replacing or combining. This embodiment can be freely combined with the above embodiment mode and other embodiments.

本実施例では、上記実施の形態に係る発光素子の構成の一例を示す。リファレンスのサンプルとして、基板側から陽極ITO(110nm)の上にα−NPD(40nm)、Alq:DMQd(キナクリドン誘導体)(37.5nm)、Alq(20nm)、BzOS:Li(20nm)、陰極ITO(110nm)の順に積層される構造を有するリファレンス用EL素子を作製した。さらに、陰極ITO上に、表1に示す層を形成したEL素子(本実施例では、パッシベーション膜の上下に応力緩和層が設けられた構造とした。)を作製し、電流密度2.5mA/cmの電流を流し、上面出射される光の輝度を測定した。そして、リファレンス用EL素子について、同じ電流を流して得られた輝度(105.8cd/m)と比較した結果、リファレンス用EL素子の輝度に対して、表1に示す輝度の上昇が観察された。

Figure 0004906033
In this example, an example of a structure of the light-emitting element according to any of the above embodiments is shown. As a reference sample, α-NPD (40 nm), Alq 3 : DMQd (quinacridone derivative) (37.5 nm), Alq 3 (20 nm), BzOS: Li (20 nm) on the anode ITO (110 nm) from the substrate side, A reference EL element having a structure in which the cathode ITO (110 nm) was laminated in this order was produced. Furthermore, an EL element (in this example, a structure in which stress relaxation layers are provided above and below the passivation film) having the layers shown in Table 1 formed on the cathode ITO was prepared, and a current density of 2.5 mA / A current of cm 2 was passed, and the luminance of light emitted from the top surface was measured. As a result of comparison with the luminance (105.8 cd / m 2 ) obtained by flowing the same current for the reference EL element, the increase in luminance shown in Table 1 was observed with respect to the luminance of the reference EL element. It was.
Figure 0004906033

上記測定結果から、応力緩和層としては、特にSiNOを用いるのが好適であることが判った。また、リファレンス用EL素子においては、ダークスポットが発生し、信頼性としてはあまり良いものとは言えなかったが、陰極ITO上に表2に示す積層構造を有するEL素子においては、いずれもダークスポットは著しく減少し又はダークスポットは観察されず、信頼性としては良好であった。勿論、応力緩和層の存在により、パッシベーション膜であるSiN層のピーリング及びクラックは発生しなかった。 From the above measurement results, it was found that it is particularly preferable to use SiNO as the stress relaxation layer. Further, in the reference EL element, a dark spot was generated and the reliability was not so good. However, in the EL element having the laminated structure shown in Table 2 on the cathode ITO, all dark spots were observed. Was significantly reduced or dark spots were not observed, and the reliability was good. Of course, due to the presence of the stress relaxation layer, peeling and cracking of the SiN layer as the passivation film did not occur.

なお、他の実施の形態又は実施例においても、本実施例のように、透明電極13とパッシベーション膜の間に、新たに応力緩和層を形成しても良い。この応力緩和層の材質は、パッシベーション膜上に設けられる応力緩和層と同じでも良いし、異なっていても良い。 In other embodiments or examples, a new stress relaxation layer may be formed between the transparent electrode 13 and the passivation film as in this example. The material of the stress relaxation layer may be the same as or different from the stress relaxation layer provided on the passivation film.

本実施例では、本発明におけるパッシベーション膜14及び応力緩和層15の作製方法の一例について説明する。まず、パッシベーション膜14は、スパッタ法またはCVD法により得られる窒化珪素膜、酸化珪素膜、酸化窒化珪素膜、DLC膜、CN膜、またはこれらの積層とすることができる。特に、シリコンをターゲットとした高周波スパッタリング法により成膜される窒化珪素膜とすることが望ましい。また、シリコンターゲットを用いたRFスパッタ法により得られる緻密な窒化珪素膜は、ナトリウム、リチウム、マグネシウム等のアルカリ金属又はアルカリ土類金属がTFT(薄膜トランジスタ)のごとき能動素子を汚染して、しきい値電圧の変動等を効果的に防ぎ、且つ、水分や酸素に対して極めて高いブロッキング効果を有する。また、ブロッキング効果を高めるために、窒化珪素膜中における酸素及び水素含有量は10原子%以下、好ましくは1原子%以下とすることが望ましい。 In this example, an example of a method for manufacturing the passivation film 14 and the stress relaxation layer 15 in the present invention will be described. First, the passivation film 14 can be a silicon nitride film, a silicon oxide film, a silicon oxynitride film, a DLC film, a CN film, or a laminate thereof obtained by a sputtering method or a CVD method. In particular, a silicon nitride film formed by a high frequency sputtering method using silicon as a target is desirable. In addition, a dense silicon nitride film obtained by RF sputtering using a silicon target is contaminated with an active element such as a TFT (thin film transistor) due to alkali metal or alkaline earth metal such as sodium, lithium and magnesium. It effectively prevents fluctuations in value voltage and the like, and has a very high blocking effect against moisture and oxygen. In order to enhance the blocking effect, the oxygen and hydrogen contents in the silicon nitride film are 10 atomic% or less, preferably 1 atomic% or less.

具体的なスパッタ条件は、窒素ガスまたは窒素と希ガスの混合ガスを用い、圧力を0.1〜1.5Pa、周波数を13MHz〜40MHz、電力を5〜20W/cm、基板温度を室温〜350℃、シリコンターゲット(1〜10Ωcm)と基板との距離を40mm〜200mm、背圧を1×10−3Pa以下とする。さらに基板裏面に加熱された希ガスを吹き付けてもよい。例えば、流量比をAr:N=20sccm:20sccmとし、圧力を0.8Pa、周波数を13.56MHz、電力を16.5W/cm、基板温度を200℃、シリコンターゲットと基板との距離を60mm、背圧を3×10−5Paとして得られた緻密な窒化珪素膜は、エッチング速度(LAL500を用いて20℃でエッチングした際のエッチング速度をいう。以下、同じ。)が9nm以下(好ましくは、0.5〜3.5nm以下)と遅く、水素濃度が1×1021atoms/cm以下(好ましくは、5×1020atoms/cm以下)と低いという特徴を有している。なお、「LAL500」とは、橋本化成株式会社製「LAL500 SAバッファードフッ酸」であり、NHHF(7.13%)とNHF(15.4%)の水溶液である。 Specific sputtering conditions are nitrogen gas or a mixed gas of nitrogen and rare gas, pressure is 0.1 to 1.5 Pa, frequency is 13 MHz to 40 MHz, power is 5 to 20 W / cm 2 , and substrate temperature is room temperature to room temperature. The distance between the silicon target (1 to 10 Ωcm) and the substrate is 350 mm to 200 mm, and the back pressure is 1 × 10 −3 Pa or less. Further, a heated rare gas may be sprayed on the back surface of the substrate. For example, the flow rate ratio is Ar: N 2 = 20 sccm: 20 sccm, the pressure is 0.8 Pa, the frequency is 13.56 MHz, the power is 16.5 W / cm 2 , the substrate temperature is 200 ° C., and the distance between the silicon target and the substrate is A dense silicon nitride film obtained at 60 mm and a back pressure of 3 × 10 −5 Pa has an etching rate of 9 nm or less (referred to as an etching rate when etched at 20 ° C. using LAL500; the same applies hereinafter). Preferably, the hydrogen concentration is as low as 0.5 to 3.5 nm or less, and the hydrogen concentration is as low as 1 × 10 21 atoms / cm 3 or less (preferably 5 × 10 20 atoms / cm 3 or less). . “LAL500” is “LAL500 SA buffered hydrofluoric acid” manufactured by Hashimoto Kasei Co., Ltd., and is an aqueous solution of NH 4 HF 2 (7.13%) and NH 4 F (15.4%).

また、上記スパッタ法による窒化珪素膜の比誘電率は7.02〜9.3、屈折率は1.91〜2.13、内部応力は4.17×10dyn/cm、エッチング速度は0.77〜1.31nm/minである。また、内部応力は、圧縮応力か引っ張り応力かで数値の正負の符号が変わるが、ここでは絶対値のみを取り扱う。また、上記スパッタ法による窒化珪素膜のRBSにより得られるSi濃度は37.3atomic%、N濃度は55.9atomic%である。また、上記スパッタ法による窒化珪素膜のSIMSによる水素濃度は4×1020atoms/cm、酸素濃度は8×1020atoms/cm、炭素濃度は、1×1019atoms/cmである。また、上記スパッタ法による窒化珪素膜は可視光域において80%以上の透過率を有している。 Further, the relative dielectric constant of the silicon nitride film formed by the sputtering method is 7.02 to 9.3, the refractive index is 1.91 to 2.13, the internal stress is 4.17 × 10 8 dyn / cm 2 , and the etching rate is 0.77 to 1.31 nm / min. Further, the sign of the numerical value of the internal stress changes depending on the compressive stress or the tensile stress, but only the absolute value is handled here. Further, the Si concentration obtained by RBS of the silicon nitride film by the sputtering method is 37.3 atomic%, and the N concentration is 55.9 atomic%. Further, the hydrogen concentration by SIMS of the silicon nitride film formed by the sputtering method is 4 × 10 20 atoms / cm 3 , the oxygen concentration is 8 × 10 20 atoms / cm 3 , and the carbon concentration is 1 × 10 19 atoms / cm 3 . . Further, the silicon nitride film formed by the sputtering method has a transmittance of 80% or more in the visible light region.

また、上記各構成において、前記炭素を主成分とする薄膜は、膜厚3〜50mのDLC膜、CN膜、またはアモルファスカーボン膜である。DLC膜は短距離秩序的には炭素間の結合として、SP結合をもっているが、マクロ的にはアモルファス状の構造となっている。DLC膜の組成は炭素が70〜95原子%、水素が5〜30原子%であり、非常に硬く絶縁性に優れている。加えて、DLC膜は、化学的に安定で変化しにくい薄膜である。また、DLC膜の熱伝導率は200〜600W/m・K、屈折率は2.3〜2.4であり、駆動時に発生する発熱を放熱させることができる。このようなDLC膜は、水蒸気や酸素などのガス透過率が低いという特徴もある。また、微少硬度計による測定で、15〜25GPaの硬度を有することが知られている。 In each of the above structures, the carbon-based thin film is a DLC film, a CN film, or an amorphous carbon film having a thickness of 3 to 50 m. Although the DLC film has SP 3 bonds as carbon-carbon bonds in a short-range order, it has an amorphous structure on a macro scale. The composition of the DLC film is 70 to 95 atomic% for carbon and 5 to 30 atomic% for hydrogen, and is very hard and excellent in insulation. In addition, the DLC film is a thin film that is chemically stable and hardly changes. The DLC film has a thermal conductivity of 200 to 600 W / m · K and a refractive index of 2.3 to 2.4, so that heat generated during driving can be dissipated. Such a DLC film is also characterized by low gas permeability such as water vapor and oxygen. It is also known to have a hardness of 15 to 25 GPa as measured by a microhardness meter.

DLC膜はプラズマCVD法(代表的には、RFプラズマCVD法、マイクロ波CVD法、電子サイクロトロン共鳴(ECR)CVD法、熱フィラメントCVD法など)、燃焼炎法、スパッタ法、イオンビーム蒸着法、レーザ蒸着法などで形成することができる。いずれの成膜方法を用いても、密着性良くDLC膜を形成することができる。DLC膜は基板をカソードに設置して成膜する。または、負のバイアスを印加して、イオン衝撃をある程度利用して緻密で硬質な膜を形成できる。DLC膜の成膜に用いる反応ガスは、水素ガスと、炭化水素からなるガス(例えばCH、C、Cなど)とを用い、グロー放電によりイオン化し、負の自己バイアスがかかったカソードにイオンを加速衝突させて成膜する。こうすることにより、緻密で平滑なDLC膜を得ることができる。なお、このDLC膜は、可視光に対して透明もしくは半透明な絶縁膜である。本明細書において、可視光に対して透明とは可視光の透過率が80〜100%であることを指し、可視光に対して半透明とは可視光の透過率が50〜80%であることを指す。 The DLC film is formed by a plasma CVD method (typically, an RF plasma CVD method, a microwave CVD method, an electron cyclotron resonance (ECR) CVD method, a hot filament CVD method, etc.), a combustion flame method, a sputtering method, an ion beam evaporation method, It can be formed by a laser vapor deposition method or the like. Whichever film formation method is used, the DLC film can be formed with good adhesion. The DLC film is formed by placing the substrate on the cathode. Alternatively, a dense and hard film can be formed by applying a negative bias and utilizing ion bombardment to some extent. The reactive gas used for forming the DLC film is hydrogen gas and a hydrocarbon gas (for example, CH 4 , C 2 H 2 , C 6 H 6, etc.), ionized by glow discharge, and negative self-bias. The film is formed by accelerating and colliding ions with the cathode subjected to the irradiation. By doing so, a dense and smooth DLC film can be obtained. The DLC film is an insulating film that is transparent or translucent to visible light. In the present specification, transparent to visible light means that the visible light transmittance is 80 to 100%, and translucent to visible light is a visible light transmittance of 50 to 80%. Refers to that.

また、CN膜の成膜に用いる反応ガスは、窒素ガスと、炭化水素からなるガス(例えばC、Cなど)とを用いればよい。 In addition, as a reaction gas used for forming the CN film, a nitrogen gas and a hydrocarbon gas (for example, C 2 H 2 , C 2 H 4, etc.) may be used.

次に、応力緩和層15について説明する。応力緩和層は、MgO、SrO、SrO、CaNなどの合金膜、またはα―NPD(4,4’−ビス−[N−(ナフチル)−N−フェニル−アミノ]ビフェニル)、BCP(バソキュプロイン)、MTDATA(4,4’,4”−トリス(N−3−メチルフェニル−N−フェニル−アミノ)トリフェニルアミン)、Alq(トリス−8−キノリノラトアルミニウム錯体)などの有機化合物を含む材料膜を用いればよい。このように応力緩和層は、陰極と陽極とで挟まれた有機化合物を含む層(電界発光層)を構成する多層のうち、少なくとも一層と同一の材料を用いることができる。また、応力緩和層は、塗布法(インクジェット法やスピンコート法)により得られる有機化合物を含む高分子材料膜としてもよい。例えば、ポリアニリンやポリチオフェン誘導体(PEDOT)等を用いればよい。なお、上記材料はいずれも、膜応力が少なく、透明性を有する膜であることは勿論のことであるが、さらに吸湿性を有するという点で好適である。 Next, the stress relaxation layer 15 will be described. The stress relaxation layer is made of an alloy film such as MgO, SrO 2 , SrO, CaN, or α-NPD (4,4′-bis- [N- (naphthyl) -N-phenyl-amino] biphenyl), BCP (vasocuproin) , MTDATA (4,4 ′, 4 ″ -tris (N-3-methylphenyl-N-phenyl-amino) triphenylamine), Alq 3 (tris-8-quinolinolato aluminum complex) As described above, the stress relaxation layer may be made of the same material as at least one of the layers constituting the layer containing the organic compound (electroluminescent layer) sandwiched between the cathode and the anode. The stress relaxation layer may be a polymer material film containing an organic compound obtained by a coating method (inkjet method or spin coating method), for example, polyaniline. A polythiophene derivative (PEDOT), etc. may be used, although any of the above materials is a film having low film stress and transparency, it is suitable in terms of having further hygroscopicity. is there.

本実施例では、実施例1に係るアクティブマトリクス型表示装置の他の構成について、図7を参照して説明する。図7(A)に示すアクティブマトリクス型表示装置は、対向基板406の上下面又は少なくともその一方の面に、低屈折率層418が設けられていることを特徴とする。低屈折率層418としては、空気よりも屈折率が高く、対向基板406(代表的には、ガラス基板)の屈折率(n=1.5)よりも低い、フッ化リチウム(LiF、n=1.30〜1.39)、フッ化マグネシウム(MgF、n=1.38〜1.40)、フッ化カルシウム(CaF、n=1.23〜1.45)、フッ化バリウム(BaF、n=1.47)等を用いるとよい。なお、対向基板406の上下両面に低屈折率層418を設ける場合には、その材料は同じでも異なっていても良い。 In this embodiment, another configuration of the active matrix display device according to Embodiment 1 will be described with reference to FIG. The active matrix display device illustrated in FIG. 7A is characterized in that a low refractive index layer 418 is provided on the upper and lower surfaces of the counter substrate 406 or at least one surface thereof. The low refractive index layer 418 has a refractive index higher than that of air and lower than a refractive index (n = 1.5) of the counter substrate 406 (typically, a glass substrate), and is lithium fluoride (LiF, n = 1.30 to 1.39), magnesium fluoride (MgF 2 , n = 1.38 to 1.40), calcium fluoride (CaF 2 , n = 1.23 to 1.45), barium fluoride (BaF) 2 , n = 1.47) or the like. Note that in the case where the low refractive index layers 418 are provided on the upper and lower surfaces of the counter substrate 406, the materials may be the same or different.

低屈折率層418として、LiFをガラス基板の両面に30nm成膜したものを対向基板として、1×1のEL素子を作製し、電流密度2.5mA/cmで輝度の測定を行ったところ、陰極(透明電極13)の膜厚に拘わらず、約3%の輝度の上昇を観測できた。 A low-refractive index layer 418 having a LiF film of 30 nm formed on both surfaces of a glass substrate as a counter substrate was used to produce a 1 × 1 EL element, and the luminance was measured at a current density of 2.5 mA / cm 2. Regardless of the film thickness of the cathode (transparent electrode 13), an increase in luminance of about 3% was observed.

また、対向基板を(1)ガラスのみ、(2)低屈折率層の上にガラスを積層、(3)ガラスの上に低屈折率層を積層、(4)低屈折率層の上にガラス、低屈折率層を積層、の場合に分けて透過率を測定したところ、番号の順に透過率が向上する、つまり輝度が上昇することが判った。 Further, the counter substrate is (1) glass only, (2) glass is laminated on the low refractive index layer, (3) the low refractive index layer is laminated on the glass, and (4) glass is laminated on the low refractive index layer. When the transmittance was measured separately in the case of laminating a low refractive index layer, it was found that the transmittance improved in the order of the numbers, that is, the luminance increased.

図7(B)に示すアクティブマトリクス型表示装置は、対向基板406の上下面又は少なくともその一方の面に、低屈折率層418が設けられ、さらに、発光素子313側の低屈折率層16と、対向基板406に設けられた低屈折率層418の間に、充填層17が設けられていることを特徴とする。低屈折率層418としては、図7(A)と同様の材料を用いることができる。また、充填層17としては、その屈折率が、低屈折率層16若しくは低屈折率層418の屈折率とほぼ同等の値、又は両者の中間の値を有していることが望ましい。例えば、低屈折率層16及び418がともにLiF(n=1.30〜1.39)である場合には、充填層17として、1.2〜1.5程度の屈折率を有する素材を用いるのがよい。例えば、フッ素を含む不活性液体のフロリナート(n=1.23〜1.31)を用いるのがよい。あるいは、ポリテトラフロオロエチレン(n=1.36)、(ポリメタクリル酸メチル(PMMA、n=1.49)、フッ素を含むポリマー(n=1.35〜1.43)の膜を用いてもよい。 In the active matrix display device illustrated in FIG. 7B, a low refractive index layer 418 is provided on the top and bottom surfaces of the counter substrate 406 or at least one surface thereof, and the low refractive index layer 16 on the light emitting element 313 side is provided. The filling layer 17 is provided between the low refractive index layers 418 provided on the counter substrate 406. The low refractive index layer 418 can be formed using a material similar to that shown in FIG. Further, it is desirable that the filling layer 17 has a refractive index substantially equal to or intermediate between the refractive index of the low refractive index layer 16 or the low refractive index layer 418. For example, when the low refractive index layers 16 and 418 are both LiF (n = 1.30 to 1.39), a material having a refractive index of about 1.2 to 1.5 is used as the filling layer 17. It is good. For example, an inert liquid fluorinate (n = 1.23 to 1.31) containing fluorine may be used. Alternatively, using a film of polytetrafluoroethylene (n = 1.36), (polymethyl methacrylate (PMMA, n = 1.49), polymer containing fluorine (n = 1.35 to 1.43) Also good.

ただし、両方の低屈折率層の屈折率とほぼ同等の値、又は中間の値を有するものであれば、上記材料に限定されるものではない。また、屈折率の下限については、空気(n=1)よりも大きいものであれば、充填層17を設ける効果が発揮されるので、1.2程度以下でも構わない。充填層17は、低屈折率層418が形成された対向基板406によって発光素子を封止した後、液体を真空下で注入することによって形成することができる。あるいは、インクジェット法に代表される液滴吐出法、滴下法、印刷法、塗布法等を用いて作製することができる。 However, the material is not limited to the above material as long as it has a value approximately equal to or intermediate between the refractive indexes of both low refractive index layers. Further, the lower limit of the refractive index may be about 1.2 or less because the effect of providing the filling layer 17 is exhibited as long as it is larger than air (n = 1). The filling layer 17 can be formed by sealing a light emitting element with the counter substrate 406 provided with the low refractive index layer 418 and then injecting a liquid under vacuum. Alternatively, it can be manufactured using a droplet discharge method typified by an inkjet method, a dropping method, a printing method, a coating method, or the like.

なお、本実施例においては、アクティブマトリクス型表示装置の場合について説明したが、実施の形態1乃至3に係る発明の技術的特徴を有し、かつ、対向基板に低屈折率層を形成した構成を有するものであれば、パッシブ型表示装置にも適用することができる。なお、図7に示す発明の他の構成は、他の実施の形態又は実施例に準ずる。また、本実施例は、上記実施の形態及び他の実施例と自由に組み合わせることができる。 In this embodiment, the case of an active matrix display device has been described. However, the present invention has the technical features of the inventions according to Embodiments 1 to 3, and a structure in which a low refractive index layer is formed on a counter substrate. Can be applied to a passive display device. Note that other configurations of the invention shown in FIG. 7 are based on other embodiments or examples. This embodiment can be freely combined with the above embodiment mode and other embodiments.

本実施例では、図4(A)に示した画素回路以外で、本発明に適用可能な画素回路の例について、図8を参照して説明する。図8(A)は、図4(A)に示した画素310に、消去用のトランジスタ340と、消去用のゲート線Ryを新たに設けた構成の画素回路である。トランジスタ340の配置により、強制的に発光素子313に電流が流れない状態を作ることができるため、全ての画素310に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができる。従って、デューティ比が向上して、動画の表示は特に良好に行うことができる。 In this embodiment, examples of pixel circuits applicable to the present invention other than the pixel circuit shown in FIG. 4A will be described with reference to FIGS. FIG. 8A illustrates a pixel circuit in which an erasing transistor 340 and an erasing gate line Ry are newly provided in the pixel 310 illustrated in FIG. The arrangement of the transistor 340 can forcibly create a state in which no current flows to the light-emitting element 313. Therefore, without waiting for signal writing to all the pixels 310, the lighting period can be set at the same time or immediately after the start of the writing period. Can start. Therefore, the duty ratio is improved, and moving images can be displayed particularly well.

図8(B)は、図4(A)に示した画素310のトランジスタ312を削除して、新たに、トランジスタ341、342と、電源線Vax(xは自然数、1≦x≦l)を設けた画素回路である。電源線Vaxは電源343に接続する。本構成では、トランジスタ341のゲート電極を一定の電位に保持した電源線Vaxに接続することにより、トランジスタ341のゲート電極の電位を固定にし、なおかつ飽和領域で動作させる。また、トランジスタ342は線形領域で動作させて、そのゲート電極には、画素の点灯又は非点灯の情報を含むビデオ信号を入力する。線形領域で動作するトランジスタ342のソースドレイン間電圧の値は小さいため、トランジスタ342のゲート・ソース間電圧の僅かな変動は、発光素子313に流れる電流値には影響を及ぼさない。従って、発光素子313に流れる電流値は、飽和領域で動作するトランジスタ341により決定される。上記構成を有する本発明は、トランジスタ341の特性バラツキに起因した発光素子313の輝度ムラを改善して画質を高めることができる。本実施例は、上記実施の形態及び他の実施例と自由に組み合わせることができる。 8B, the transistor 312 of the pixel 310 illustrated in FIG. 4A is deleted, and transistors 341 and 342 and a power supply line Vax (x is a natural number, 1 ≦ x ≦ l) are newly provided. Pixel circuit. The power supply line Vax is connected to the power supply 343. In this configuration, the potential of the gate electrode of the transistor 341 is fixed by operating the transistor 341 in the saturation region by connecting the gate electrode of the transistor 341 to the power supply line Vax held at a constant potential. Further, the transistor 342 is operated in a linear region, and a video signal including information on lighting or non-lighting of a pixel is input to a gate electrode thereof. Since the value of the source-drain voltage of the transistor 342 operating in the linear region is small, a slight change in the gate-source voltage of the transistor 342 does not affect the value of the current flowing through the light-emitting element 313. Accordingly, the value of the current flowing through the light emitting element 313 is determined by the transistor 341 operating in the saturation region. In the present invention having the above structure, luminance unevenness of the light-emitting element 313 due to variation in characteristics of the transistor 341 can be improved and image quality can be improved. This embodiment can be freely combined with the above embodiment mode and other embodiments.

本実施例では、図9を参照して、上記実施例における配線414(第2の電源318を含む。本実施例において以下同じ。)及び画素電極11の積層構造について説明する。図9の各図は、画素領域の発光素子の一部分のみ抽出して示したものであり、パッシベーション膜、応力緩和層、低屈折率層等の図示は省略した。 In this embodiment, a stacked structure of the wiring 414 (including the second power supply 318; the same applies to this embodiment) and the pixel electrode 11 in the above embodiment will be described with reference to FIG. Each drawing of FIG. 9 shows only a part of the light emitting element in the pixel region, and illustration of a passivation film, a stress relaxation layer, a low refractive index layer, and the like is omitted.

図9(A)は、配線としてMo600、アルミニウムを含む合金601の積層構造とし、画素電極11としてITO602とした場合を示している。アルミニウムを含む合金601としては、アルミニウムに、炭素、ニッケル、コバルト、鉄、珪素等を含有させたものが望ましい。これらの含有率は、例えば、炭素を0.1〜3.0原子%、ニッケル、コバルト、鉄のうち少なくとも一種以上の元素を0.5〜7.0原子%、珪素を0.5〜2.0原子%とするのがよい。この材料は、抵抗値が3.0〜5.0Ωcmと低いのが、特徴の一つである。なお、ここでMo600は、バリアメタルとして機能する。 FIG. 9A shows a case where the wiring structure is a laminated structure of Mo600 and an alloy 601 containing aluminum, and the pixel electrode 11 is ITO602. As the alloy 601 containing aluminum, an aluminum alloy containing carbon, nickel, cobalt, iron, silicon, or the like is desirable. These contents include, for example, 0.1 to 3.0 atomic% of carbon, 0.5 to 7.0 atomic% of at least one element among nickel, cobalt, and iron, and 0.5 to 2 of silicon. It is preferable to set it to 0 atomic%. One of the characteristics of this material is that the resistance value is as low as 3.0 to 5.0 Ωcm. Here, Mo600 functions as a barrier metal.

このように、アルミニウムを含む合金601にニッケル、コバルト、鉄のうち少なくとも一種以上の元素を0.5%以上含有させた場合には、ITO602の電極電位に近づけることができ、ITO602と直接接してコンタクトが可能になる。また、アルミニウムを含む合金601の耐熱性も向上する。また、炭素の含有量を0.1%以上とすることにより、ヒロックの発生を抑制することができる。また、珪素を含有させた場合にも、高温で加熱処理した際でも、ヒロックが発生しにくくなるというメリットがある。 Thus, when the alloy 601 containing aluminum contains 0.5% or more of at least one element of nickel, cobalt, and iron, the electrode potential of the ITO 602 can be brought close to and directly in contact with the ITO 602. Contact is possible. In addition, the heat resistance of the alloy 601 containing aluminum is improved. Moreover, generation | occurrence | production of a hillock can be suppressed by making content of carbon 0.1% or more. Further, even when silicon is contained, there is an advantage that hillocks are hardly generated even when heat treatment is performed at a high temperature.

図9(B)は、配線としてアルミニウムを含む合金603を用い、画素電極11としてITO602を用いる場合を示している。ここでは、アルミニウムを含む合金603は、少なくともニッケルを含む構成とする。このアルミニウムを含む合金603を形成した後、該合金に含まれるニッケルがしみ出してきて、画素領域を駆動させるための能動素子(例えば、TFT)のシリコン半導体層608のSiと化学反応することにより、ニッケルシリサイド607が形成され、接合性が向上するというメリットがある。 FIG. 9B shows a case where an alloy 603 containing aluminum is used as the wiring and ITO 602 is used as the pixel electrode 11. Here, the alloy 603 containing aluminum has a structure containing at least nickel. After forming the alloy 603 containing aluminum, nickel contained in the alloy oozes out and chemically reacts with Si in the silicon semiconductor layer 608 of the active element (for example, TFT) for driving the pixel region. Nickel silicide 607 is formed, and there is a merit that the bondability is improved.

図9(C)は、配線としてアルミニウムを含む合金604を、画素電極11としてITO605を積層させた場合を示している。特に、両者の組合せの積層構造を採用した場合、平坦性が著しく向上することが実験的に判った。例えば、Al−Si合金の上にTiNを形成した配線とITOの積層構造、Al−Si合金の上にTiNを形成した配線とITSOの積層構造の場合と比較すると、その平坦性は約2倍の良好さを示した。 FIG. 9C shows a case where an alloy 604 containing aluminum is stacked as a wiring and ITO 605 is stacked as a pixel electrode 11. In particular, it has been experimentally found that flatness is remarkably improved when a laminated structure of a combination of both is employed. For example, the flatness is about twice as high as that of the wiring structure in which TiN is formed on the Al-Si alloy and the laminated structure of ITO, and the wiring structure in which TiN is formed on the Al-Si alloy and the laminated structure of ITSO. It showed goodness.

図9(D)は、配線として、また画素電極として、ともにアルミニウムを含む合金604、606を用いた場合を示している。 FIG. 9D shows the case where alloys 604 and 606 containing aluminum are used as wirings and pixel electrodes.

上記アルミニウムを含む合金は、ウエットエッチングによって簡単にパターニング形成ができることから、その用途は、配線、画素電極を問わず幅広く利用できる。ただし、上記アルミニウムを含む合金は、反射性に優れているため、トップエミッション型とする場合には好適である。また、デュアルエミッション型表示装置とする場合には、配線又は画素電極を光が透過できるように、薄膜として形成する必要がある。なお、本実施例は、上記実施の形態及び他の実施例と自由に組み合わせることができる。 Since the alloy containing aluminum can be easily patterned by wet etching, it can be used widely regardless of wiring and pixel electrodes. However, since the alloy containing aluminum is excellent in reflectivity, it is suitable for the top emission type. In the case of a dual emission display device, it is necessary to form a thin film so that light can pass through the wiring or the pixel electrode. Note that this embodiment can be freely combined with the above embodiment mode and other embodiments.

本発明に係る発光素子を含む画素領域を備えた表示装置を用いた電子機器として、テレビジョン装置(テレビ、テレビジョン受信機)、デジタルカメラ、デジタルビデオカメラ、携帯電話装置(携帯電話機)、PDA等の携帯情報端末、携帯型ゲーム機、モニタ、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その具体例について、図10を参照して説明する。 As an electronic device using a display device including a pixel region including a light emitting element according to the present invention, a television device (television, television receiver), a digital camera, a digital video camera, a mobile phone device (mobile phone), a PDA Such as a portable information terminal such as a portable game machine, a monitor, a computer, an audio reproducing device such as a car audio, and an image reproducing device equipped with a recording medium such as a home game machine. A specific example thereof will be described with reference to FIG.

図10(A)に示す本発明の表示装置を用いた携帯情報端末は、本体9201、表示部9202等を含み、本発明により高精細な画像を表示することができる。図10(B)に示す本発明の表示装置を用いたデジタルビデオカメラは、表示部9701、9702等を含み、本発明により高精細な画像を表示することができる。図10(C)に示す本発明の表示装置を用いた携帯端末は、本体9101、表示部9102等を含み、本発明により高精細な画像を表示することができる。図10(D)に示す本発明の表示装置を用いた携帯型のテレビジョン装置は、本体9301、表示部9302等を含み、本発明により高精細な画像を表示することができる。図10(E)に示す本発明の表示装置を用いた携帯型のコンピュータは、本体9401、表示部9402等を含み、本発明により高精細な画像を表示することができる。図10(F)に示す本発明の表示装置を用いたテレビジョン装置は、本体9501、表示部9502等を含み、本発明により高精細な画像を表示することができる。また、上記実施例のように、遮光性を有する層間絶縁膜又は遮光性を有する隔壁層を設けた場合には、不要光による影響を抑制することができるために、偏光板が不要となり、小型化、軽量化、薄型化が実現される。 A portable information terminal using the display device of the present invention illustrated in FIG. 10A includes a main body 9201, a display portion 9202, and the like, and can display a high-definition image according to the present invention. A digital video camera using the display device of the present invention illustrated in FIG. 10B includes display portions 9701 and 9702 and the like, and can display a high-definition image according to the present invention. A portable terminal using the display device of the present invention illustrated in FIG. 10C includes a main body 9101, a display portion 9102, and the like, and can display a high-definition image according to the present invention. A portable television device using the display device of the present invention illustrated in FIG. 10D includes a main body 9301, a display portion 9302, and the like, and can display a high-definition image according to the present invention. A portable computer using the display device of the present invention illustrated in FIG. 10E includes a main body 9401, a display portion 9402, and the like, and can display a high-definition image according to the present invention. A television set using the display device of the present invention illustrated in FIG. 10F includes a main body 9501, a display portion 9502, and the like, and can display a high-definition image according to the present invention. Further, when an interlayer insulating film having a light shielding property or a partition wall layer having a light shielding property is provided as in the above embodiment, the influence of unnecessary light can be suppressed, so that a polarizing plate is not required and a small size. , Lighter and thinner.

ここで、上記テレビジョン装置の主要な構成について、図11のブロック図を用いて簡単に説明する。図中、EL表示パネル801は、本発明に係る表示装置を用いて作製されており、さらにEL表示パネル801と外部回路との接続方法として、(1)表示パネルの画素部と走査線側駆動回路803を基板上に一体形成し、さらに信号線側駆動回路802を別途ドライバICとして実装する場合、(2)表示パネルの画素部のみが形成されて走査線側駆動回路803と信号線側駆動回路802とがTAB方式により実装される場合、(3)表示パネルの画素部とその周辺に走査線側駆動回路803と信号線側駆動回路802とがCOG方式により実装される場合、などがあるが、どのような形態としても良い。 Here, the main configuration of the television apparatus will be briefly described with reference to the block diagram of FIG. In the figure, an EL display panel 801 is manufactured by using the display device according to the present invention. Further, as a method of connecting the EL display panel 801 and an external circuit, (1) a pixel portion of the display panel and scanning line side driving When the circuit 803 is integrally formed on the substrate and the signal line side driver circuit 802 is separately mounted as a driver IC, (2) only the pixel portion of the display panel is formed and the scanning line side driver circuit 803 and the signal line side driver are formed. When the circuit 802 is mounted by the TAB method, (3) the scanning line side driving circuit 803 and the signal line side driving circuit 802 are mounted by the COG method on and around the pixel portion of the display panel. However, any form is acceptable.

その他の外部回路の構成として、映像信号の入力側では、チューナ804で受信した信号のうち、映像信号を増幅する映像波増幅回路805と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路806と、その映像信号をドライバICの入力仕様に変換するためのコントロール回路807などからなっている。コントロール回路807は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路808を設け、入力デジタル信号をm個に分割して供給する構成としても良い。 As other external circuit configurations, on the input side of the video signal, among the signals received by the tuner 804, the video wave amplifier circuit 805 that amplifies the video signal, and the signal output therefrom is each of red, green, and blue colors And a control circuit 807 for converting the video signal into the input specification of the driver IC. The control circuit 807 outputs signals to the scanning line side and the signal line side, respectively. In the case of digital driving, a signal dividing circuit 808 may be provided on the signal line side so that an input digital signal is divided into m pieces and supplied.

チューナ804で受信した信号のうち、音声信号は、音声波増幅回路809に送られ、その出力は音声信号処理回路810を経てスピーカ813に供給される。制御回路811は受信局(受信周波数)や音量の制御情報を入力部812から受け、チューナ804や音声信号処理回路810に信号を送出する。 Of the signals received by the tuner 804, the audio signal is sent to the audio wave amplification circuit 809, and the output is supplied to the speaker 813 through the audio signal processing circuit 810. The control circuit 811 receives control information on the receiving station (reception frequency) and volume from the input unit 812, and sends a signal to the tuner 804 and the audio signal processing circuit 810.

このような外部回路と、EL表示パネルを筐体に組みこんで、図10(F)に示すようなテレビ受像機を完成させることができる。勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。なお、本実施例は、上記実施の形態又は他の実施例と自由に組み合わせることができる。 A television receiver as shown in FIG. 10F can be completed by incorporating such an external circuit and an EL display panel in a housing. Of course, the present invention is not limited to a television receiver, and is applied to various uses as a display medium of a particularly large area such as a monitor of a personal computer, an information display board in a railway station or airport, an advertisement display board in a street, etc. can do. Note that this embodiment can be freely combined with the above embodiment mode or other embodiments.

本発明の表示装置は、メモリや処理回路などの機能回路やアンテナコイルを搭載することで、非接触でデータの送受信が可能なIDカードとして用いることができる。そのようなIDカードの構成の一例について図面を参照して説明する。 The display device of the present invention can be used as an ID card capable of transmitting and receiving data without contact by mounting a functional circuit such as a memory or a processing circuit or an antenna coil. An example of the configuration of such an ID card will be described with reference to the drawings.

図12(A)に、本発明に係る表示装置を内蔵したIDカードの一形態を示す。図12(A)に示すIDカードは、非接触で端末装置のリーダ/ライタとデータの送受信を行う非接触型である。101はカード本体であり、102はカード本体101に搭載されている表示装置の画素部に相当する。 FIG. 12A shows one mode of an ID card incorporating a display device according to the present invention. The ID card shown in FIG. 12A is a non-contact type that transmits and receives data with a reader / writer of a terminal device in a non-contact manner. Reference numeral 101 denotes a card body, and 102 corresponds to a pixel portion of a display device mounted on the card body 101.

図12(B)に、図12(A)に示したカード本体101に含まれるカード基板103の構成を示す。カード基板103には、薄膜の半導体膜で形成されたIDチップ104と、上記実施の形態又は実施例に係る表示装置105とが貼り合わされている。IDチップ104と表示装置105は共に別途用意された基板上において形成された後、カード基板103上に転写されたものである。転写方法としては、多数のTFTからなる薄膜集積回路を作製した後、小型真空ピンセット等を用いて、貼り付ける方法や、UV光照射法を用いて選択的に貼り付ける方法などがある。また、表示装置における画素部や駆動回路部についても、同様に行うことができる。IDチップ104と表示装置105とを含む、薄膜の半導体膜を用いて形成され、なおかつ形成後にカード基板に転写される部分を、薄膜部107と呼ぶ。 FIG. 12B shows a configuration of the card substrate 103 included in the card main body 101 shown in FIG. An ID chip 104 formed of a thin semiconductor film and a display device 105 according to the above embodiment or examples are attached to the card substrate 103. Both the ID chip 104 and the display device 105 are formed on a separately prepared substrate and then transferred onto the card substrate 103. As a transfer method, there are a method in which a thin film integrated circuit including a large number of TFTs is manufactured and then attached using small vacuum tweezers or the like, or a method of selectively attaching using a UV light irradiation method. The same can be applied to the pixel portion and the driver circuit portion in the display device. A portion formed using a thin semiconductor film including the ID chip 104 and the display device 105 and transferred to the card substrate after the formation is referred to as a thin film portion 107.

またカード基板103には、TFTを用いて作製された集積回路106が実装されている。集積回路106の実装の仕方は、特に限定されるものではなく、公知のCOG方法やワイヤボンディング方法、或いはTAB方法などを用いることができる。集積回路106は、薄膜部107と、カード基板103に形成された配線108を介して電気的に接続されている。 An integrated circuit 106 manufactured using TFT is mounted on the card substrate 103. A method for mounting the integrated circuit 106 is not particularly limited, and a known COG method, wire bonding method, TAB method, or the like can be used. The integrated circuit 106 is electrically connected to the thin film portion 107 via a wiring 108 formed on the card substrate 103.

またカード基板103上には、集積回路106と電気的に接続されたアンテナコイル109が形成されている。アンテナコイル109により、端末装置との間のデータの送受信を、電磁誘導を用いて非接触で行うことができるので、非接触型のIDカードは接触型に比べてIDカードが物理的な磨耗による損傷を受けにくい。さらに非接触型のIDカードは、非接触にて情報の管理を行うタグ(無線タグ)としても用いることができる。非接触型のIDカードは、同じく非接触で情報の読み取りができるバーコードに比べて、管理可能な情報量が飛躍的に高い。また情報を読み取ることができる端末装置との間の距離を、バーコードを用いた場合に比べて長くすることができる。 An antenna coil 109 that is electrically connected to the integrated circuit 106 is formed on the card substrate 103. Since the antenna coil 109 can transmit and receive data to and from the terminal device in a non-contact manner using electromagnetic induction, the non-contact ID card is physically worn compared to the contact type. Not easily damaged. Furthermore, the non-contact type ID card can also be used as a tag (wireless tag) for managing information without contact. A non-contact type ID card has a remarkably high amount of information that can be managed compared to a barcode that can also read information without contact. In addition, the distance from the terminal device that can read information can be made longer than when a barcode is used.

なお図12(B)では、アンテナコイル109をカード基板103上に形成した例を示しているが、別途作製しておいたアンテナコイルをカード基板103に実装するようにしても良い。例えば銅線などをコイル状に巻き、100μm程度の厚さを有する2枚のプラスチックフィルムの間に該銅線を挟んでプレスしたものを、アンテナコイルとして用いることができる。また、薄膜集積回路の中に、アンテナコイルを作りこんでおいても良い。また、図12(B)では、1つのIDカードにアンテナコイル109が1つだけ用いられているが、アンテナコイル109が複数用いられていても良い。 FIG. 12B shows an example in which the antenna coil 109 is formed on the card substrate 103, but an antenna coil that is separately manufactured may be mounted on the card substrate 103. For example, a coil formed by winding a copper wire or the like and sandwiching the copper wire between two plastic films having a thickness of about 100 μm can be used as an antenna coil. An antenna coil may be built in the thin film integrated circuit. In FIG. 12B, only one antenna coil 109 is used for one ID card, but a plurality of antenna coils 109 may be used.

なお、図12では表示装置105を搭載したIDカードの形態を示しているが、この構成に限定されるものではなく、必ずしも表示装置を設ける必要はない。ただし、表示装置を設けることで、顔写真のデータを表示装置において表示させることができ、印刷法を用いた場合に比べて顔写真のすり替えを困難にすることができる。また顔写真以外の情報を表示することができ、IDカードの高機能化を実現することができる。 Note that FIG. 12 shows a form of an ID card on which the display device 105 is mounted. However, the present invention is not limited to this configuration, and a display device is not necessarily provided. However, by providing the display device, the face photo data can be displayed on the display device, and the face photo replacement can be made more difficult than when the printing method is used. In addition, information other than the face photo can be displayed, and the ID card can be enhanced.

なお、カード基板103には、可撓性を有するプラスチック基板を用いることができる。プラスチック基板としては、極性基のついたノルボルネン樹脂からなるARTON:JSR製を用いることができる。また、ポリエチレンテレフタレート(PET)、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネート(PC)、ナイロン、ポリエーテルエーテルケトン(PEEK)、ポリスルホン(PSF)、ポリエーテルイミド(PEI)、ポリアリレート(PAR)、ポリブチレンテレフタレート(PBT)、ポリイミドなどのプラスチック基板を用いることができる。 As the card substrate 103, a flexible plastic substrate can be used. As the plastic substrate, ARTON: JSR made of norbornene resin with a polar group can be used. Polyethylene terephthalate (PET), polyethersulfone (PES), polyethylene naphthalate (PEN), polycarbonate (PC), nylon, polyetheretherketone (PEEK), polysulfone (PSF), polyetherimide (PEI), poly A plastic substrate such as arylate (PAR), polybutylene terephthalate (PBT), or polyimide can be used.

なお、本実施例では、IDチップと薄膜集積回路との間の電気的な接続は、図12において示した形態に限定されない。例えば、カード基板上に形成された配線を介すのではなく、IDチップの端子と薄膜集積回路の端子とを異方性の導電性樹脂やハンダなどで直接接続するようにしても良い。 In this embodiment, the electrical connection between the ID chip and the thin film integrated circuit is not limited to the form shown in FIG. For example, the terminal of the ID chip and the terminal of the thin film integrated circuit may be directly connected with an anisotropic conductive resin or solder instead of via the wiring formed on the card substrate.

また図12において、薄膜集積回路と、カード基板に形成された配線との間の接続は、ワイヤボンディング法、ソルダーボールを用いたフリップチップ法で接続しても良いし、異方性の導電性樹脂やハンダなどで直接接続しても良いし、その他の方法を用いて接続しても良い。なお、本実施例は、上記実施の形態及び他の実施例と自由に組み合わせることができる。また、本発明に係る表示装置は、IDカードのみならず、IDタグ、無線チップ、無線タグ等の半導体装置に組み込んで使用することもできる。 In FIG. 12, the connection between the thin film integrated circuit and the wiring formed on the card substrate may be connected by a wire bonding method, a flip chip method using a solder ball, or anisotropic conductivity. It may be directly connected with resin or solder, or may be connected using other methods. Note that this embodiment can be freely combined with the above embodiment mode and other embodiments. The display device according to the present invention can be used by being incorporated in a semiconductor device such as an ID tag, a wireless chip, and a wireless tag as well as an ID card.

上述した本発明の発光素子は、表示機能を有する発光装置の画素部や、照明機能を有する発光装置の照明部に適用することができる。本実施例では、表示機能を有する発光装置の回路構成および駆動方法について図13〜16を用いて説明する。 The light-emitting element of the present invention described above can be applied to a pixel portion of a light-emitting device having a display function and an illumination portion of a light-emitting device having a lighting function. In this example, a circuit configuration and a driving method of a light-emitting device having a display function will be described with reference to FIGS.

図13は本発明を適用した発光装置を上面からみた模式図である。図13において、基板6500上には、画素部6511と、ソース信号線駆動回路6512と、書込用ゲート信号線駆動回路6513と、消去用ゲート信号線駆動回路6514とが設けられている。ソース信号線駆動回路6512と、書込用ゲート信号線駆動回路6513と、消去用ゲート信号線駆動回路6514とは、それぞれ、配線群を介して、外部入力端子であるFPC(フレキシブルプリントサーキット)6503と接続している。そして、ソース信号線駆動回路6512と、書込用ゲート信号線駆動回路6513と、消去用ゲート信号線駆動回路6514とは、それぞれ、FPC6503からビデオ信号、クロック信号、スタート信号、リセット信号等を受け取る。またFPC6503にはプリント配線基盤(PWB)6504が取り付けられている。なお、駆動回路部は、上記のように必ずしも画素部6511と同一基板上に設けられている必要はなく、例えば、配線パターンが形成されたFPC上にICチップを実装したもの(TCP)等を利用し、基板外部に設けられていてもよい。 FIG. 13 is a schematic view of a light emitting device to which the present invention is applied as viewed from above. In FIG. 13, a pixel portion 6511, a source signal line driver circuit 6512, a write gate signal line driver circuit 6513, and an erase gate signal line driver circuit 6514 are provided over a substrate 6500. The source signal line drive circuit 6512, the write gate signal line drive circuit 6513, and the erase gate signal line drive circuit 6514 are each an FPC (flexible printed circuit) 6503 which is an external input terminal via a wiring group. Connected. The source signal line driver circuit 6512, the writing gate signal line driver circuit 6513, and the erasing gate signal line driver circuit 6514 receive a video signal, a clock signal, a start signal, a reset signal, and the like from the FPC 6503, respectively. . A printed wiring board (PWB) 6504 is attached to the FPC 6503. Note that the driver circuit portion is not necessarily provided over the same substrate as the pixel portion 6511 as described above. For example, an IC chip mounted on an FPC on which a wiring pattern is formed (TCP) or the like is used. It may be used and provided outside the substrate.

画素部6511には、列方向に延びた複数のソース信号線が行方向に並んで配列している。また、電流供給線が行方向に並んで配列している。また、画素部6511には、行方向に延びた複数のゲート信号線が列方向に並んで配列している。また画素部6511には、発光素子を含む一組の回路が複数配列している。 In the pixel portion 6511, a plurality of source signal lines extending in the column direction are arranged side by side in the row direction. In addition, current supply lines are arranged side by side in the row direction. In the pixel portion 6511, a plurality of gate signal lines extending in the row direction are arranged side by side in the column direction. In the pixel portion 6511, a plurality of sets of circuits including light-emitting elements are arranged.

図14は、一画素を動作するための回路を表した図である。図14に示す回路には、第1のトランジスタ901と第2のトランジスタ902と発光素子903とが含まれている。第1のトランジスタ901と、第2のトランジスタ902とは、それぞれ、ゲート電極と、ドレイン領域と、ソース領域とを含む三端子の素子であり、ドレイン領域とソース領域の間にチャネル領域を有する。ここで、ソース領域とドレイン領域とは、トランジスタの構造や動作条件等によって変わるため、いずれがソース領域またはドレイン領域であるかを限定することが困難である。そこで、本形態においては、ソースまたはドレインとして機能する領域を、それぞれ第1電極、第2電極と表記する。 FIG. 14 is a diagram illustrating a circuit for operating one pixel. The circuit illustrated in FIG. 14 includes a first transistor 901, a second transistor 902, and a light-emitting element 903. Each of the first transistor 901 and the second transistor 902 is a three-terminal element including a gate electrode, a drain region, and a source region, and has a channel region between the drain region and the source region. Here, since the source region and the drain region vary depending on the structure and operating conditions of the transistor, it is difficult to limit which is the source region or the drain region. Therefore, in this embodiment, regions functioning as a source or a drain are referred to as a first electrode and a second electrode, respectively.

ゲート信号線911と、書込用ゲート信号線駆動回路913とはスイッチ918によって電気的に接続または非接続の状態になるように設けられている。また、ゲート信号線911と、消去用ゲート信号線駆動回路914とはスイッチ919によって電気的に接続または非接続の状態になるように設けられている。また、ソース信号線912は、スイッチ920によってソース信号線駆動回路915または電源916のいずれかに電気的に接続するように設けられている。そして、第1のトランジスタ901のゲートはゲート信号線911に電気的に接続している。また、第1のトランジスタ901の第1電極はソース信号線912に電気的に接続し、第2電極は第2のトランジスタ902のゲート電極と電気的に接続している。第2のトランジスタ902の第1電極は電流供給線917と電気的に接続し、第2電極は発光素子903に含まれる一の電極と電気的に接続している。なお、スイッチ918は、書込用ゲート信号線駆動回路913に含まれていてもよい。またスイッチ919についても消去用ゲート信号線駆動回路914の中に含まれていてもよい。また、スイッチ920についてもソース信号線駆動回路915の中に含まれていてもよい。 The gate signal line 911 and the writing gate signal line driving circuit 913 are provided so as to be electrically connected or disconnected by a switch 918. The gate signal line 911 and the erasing gate signal line driver circuit 914 are provided so as to be electrically connected or disconnected by a switch 919. The source signal line 912 is provided so as to be electrically connected to either the source signal line driver circuit 915 or the power source 916 by the switch 920. The gate of the first transistor 901 is electrically connected to the gate signal line 911. The first electrode of the first transistor 901 is electrically connected to the source signal line 912, and the second electrode is electrically connected to the gate electrode of the second transistor 902. The first electrode of the second transistor 902 is electrically connected to the current supply line 917, and the second electrode is electrically connected to one electrode included in the light-emitting element 903. Note that the switch 918 may be included in the write gate signal line driver circuit 913. The switch 919 may also be included in the erase gate signal line driver circuit 914. Further, the switch 920 may also be included in the source signal line driver circuit 915.

また画素部におけるトランジスタや発光素子等の配置について特に限定はないが、例えば図15の上面図に表すように配置することができる。図15において、第1のトランジスタ1001の第1電極はソース信号線1004に接続し、第2の電極は第2のトランジスタ1002のゲート電極に接続している。また第2のトランジスタ1002の第1電極は電流供給線1005に接続し、第2電極は発光素子の電極1006に接続している。ゲート信号線1003の一部は第1のトランジスタ1001のゲート電極として機能する。 There is no particular limitation on the arrangement of transistors, light-emitting elements, and the like in the pixel portion. For example, they can be arranged as shown in the top view of FIG. In FIG. 15, the first electrode of the first transistor 1001 is connected to the source signal line 1004, and the second electrode is connected to the gate electrode of the second transistor 1002. The first electrode of the second transistor 1002 is connected to the current supply line 1005, and the second electrode is connected to the electrode 1006 of the light emitting element. Part of the gate signal line 1003 functions as a gate electrode of the first transistor 1001.

次に、駆動方法について説明する。図16は時間経過に伴ったフレームの動作について説明する図である。図16において、横方向は時間経過を表し、縦方向はゲート信号線の走査段数を表している。 Next, a driving method will be described. FIG. 16 is a diagram for explaining the operation of a frame over time. In FIG. 16, the horizontal direction represents the passage of time, and the vertical direction represents the number of scanning stages of the gate signal line.

本発明の発光装置を用いて画像表示を行うとき、表示期間においては、画面の書き換え動作と表示動作とが繰り返し行われる。この書き換え回数について特に限定はないが、画像をみる人がちらつき(フリッカ)を感じないように少なくとも1秒間に60回程度とすることが好ましい。ここで、一画面(1フレーム)の書き換え動作と表示動作を行う期間を1フレーム期間という。 When image display is performed using the light emitting device of the present invention, the screen rewriting operation and the display operation are repeatedly performed during the display period. The number of rewrites is not particularly limited, but is preferably at least about 60 times per second so that a person viewing the image does not feel flicker. Here, a period during which one screen (one frame) is rewritten and displayed is referred to as one frame period.

1フレームは、図16に示すように、書き込み期間501a、502a、503a、504aと保持期間501b、502b、503b、504bとを含む4つのサブフレーム501、502、503、504に時分割されている。発光するための信号を与えられた発光素子は、保持期間において発光状態となっている。各々のサブフレームにおける保持期間の長さの比は、第1のサブフレーム501:第2のサブフレーム502:第3のサブフレーム503:第4のサブフレーム504=2:2:2:2=8:4:2:1となっている。これによって4ビット階調を表現することができる。但し、ビット数及び階調数はここに記すものに限定されず、例えば8つのサブフレームを設け8ビット階調を行えるようにしてもよい。 As shown in FIG. 16, one frame is time-divided into four subframes 501, 502, 503, and 504 including a writing period 501a, 502a, 503a, and 504a and a holding period 501b, 502b, 503b, and 504b. . A light emitting element to which a signal for emitting light is given is in a light emitting state in the holding period. The ratio of the length of the holding period in each subframe is as follows: first subframe 501: second subframe 502: third subframe 503: fourth subframe 504 = 2 3 : 2 2 : 2 1 : 2 0 = 8: 4: 2: 1. As a result, 4-bit gradation can be expressed. However, the number of bits and the number of gradations are not limited to those described here. For example, eight subframes may be provided so that 8-bit gradation can be performed.

1フレームにおける動作について説明する。まず、サブフレーム501において、1行目から最終行まで順に書き込み動作が行われる。従って、行によって書き込み期間の開始時間が異なる。書き込み期間501aが終了した行から順に保持期間501bへと移る。当該保持期間において、発光するための信号を与えられている発光素子は発光状態となっている。また、保持期間501bが終了した行から順に次のサブフレーム502へ移り、サブフレーム501の場合と同様に1行目から最終行まで順に書き込み動作が行われる。以上のような動作を繰り返し、サブフレーム504の保持期間504b迄終了する。サブフレーム504における動作を終了したら次のフレームへ移る。このように、各サブフレームにおいて発光した時間の積算時間が、1フレームにおける各々の発光素子の発光時間となる。この発光時間を発光素子ごとに変えて一画素内で様々に組み合わせることによって、明度および色度の異なる様々な表示色を形成することができる。 An operation in one frame will be described. First, in the subframe 501, the write operation is performed in order from the first row to the last row. Therefore, the start time of the writing period differs depending on the row. From the row in which the writing period 501a ends, the storage period 501b is started in order. In the holding period, the light-emitting element to which a signal for emitting light is given is in a light-emitting state. Further, the processing proceeds to the next subframe 502 in order from the row in which the holding period 501b ends, and the writing operation is performed in order from the first row to the last row as in the case of the subframe 501. The operation as described above is repeated until the holding period 504b of the subframe 504 ends. When the operation in the subframe 504 is completed, the process proceeds to the next frame. Thus, the accumulated time of the light emission in each subframe is the light emission time of each light emitting element in one frame. Various display colors having different brightness and chromaticity can be formed by changing the light emission time for each light emitting element and combining them in various ways within one pixel.

サブフレーム504のように、最終行目までの書込が終了する前に、既に書込を終え、保持期間に移行した行における保持期間を強制的に終了させたいときは、保持期間504bの後に消去期間504cを設け、強制的に非発光の状態となるように制御することが好ましい。そして、強制的に非発光状態にした行については、一定期間、非発光の状態を保つ(この期間を非発光期間504dとする。)。そして、最終行目の書込期間が終了したら直ちに、一行目から順に次の(またはフレーム)の書込期間に移行する。なお、このようにある行の画素では書き込みを行い、またある行の画素には画素を非発光の状態にする消去信号を入力するには、図18に示すように、1水平期間を2つに分割し、一方の期間を書き込みにあて、他方の期間を消去にあてる。分割された水平期間内で、各々のゲート信号線911を選択し、そのときに対応する信号をソース信号線912に入力する。例えば、ある1水平期間において、前半はi行目を選択し、後半はj行目を選択する。すると、1水平期間において、あたかも同時に2行分を選択したかのように動作させることが可能となる。つまり、それぞれの1水平期間の書き込み期間を用いて、書き込み期間501a〜504aに画素へ映像信号を書き込む。そして、このときの1水平期間の消去期間には画素を選択しない。また、別の1水平期間の消去期間を用いて消去期間504cに画素へ書き込まれた信号を消去する。このときの1水平期間の書き込み期間には画素を選択しない。これによって、開口率の高い画素を有する表示装置を提供することができ、歩留まりの向上を図ることができる。 When it is desired to forcibly end the holding period in the row that has already finished writing and has shifted to the holding period before the writing up to the last row is completed as in the subframe 504, after the holding period 504b. It is preferable to provide an erasing period 504c and control to forcibly enter a non-light emitting state. Then, the row that is forcibly set to the non-light-emitting state is kept in the non-light-emitting state for a certain period (this period is referred to as a non-light-emitting period 504d). Then, as soon as the writing period of the last row ends, the next (or frame) writing period starts in order from the first row. In order to perform writing in the pixels in a certain row in this way and input an erasing signal for making the pixels in a non-light-emitting state in the pixels in a certain row, two horizontal periods are provided as shown in FIG. And one period is used for writing and the other period is used for erasing. Each gate signal line 911 is selected within the divided horizontal period, and a corresponding signal is input to the source signal line 912 at that time. For example, in one horizontal period, the i-th row is selected in the first half and the j-th row is selected in the second half. Then, in one horizontal period, it is possible to operate as if two rows were selected at the same time. That is, video signals are written to the pixels in the writing periods 501a to 504a using the writing period of each one horizontal period. In this case, no pixel is selected in the erase period of one horizontal period. Further, the signal written to the pixel in the erasing period 504c is erased using another erasing period of one horizontal period. At this time, no pixel is selected in the writing period of one horizontal period. Accordingly, a display device having a pixel with a high aperture ratio can be provided, and the yield can be improved.

なお、本実施例では、サブフレーム501乃至504は保持期間の長いものから順に並んでいるが、必ずしも本実施例のような並びにする必要はなく、例えば保持期間の短いものから順に並べられていてもよいし、または保持期間の長いものと短いものとがランダムに並んでいてもよい。また、サブフレームは、さらに複数のフレームに分割されていてもよい。つまり、同じ映像信号を与えている期間、ゲート信号線の走査を複数回行ってもよい。 In this embodiment, the subframes 501 to 504 are arranged in order from the longest holding period. However, the subframes 501 to 504 are not necessarily arranged as in this embodiment, and are arranged in order from the shortest holding period, for example. Alternatively, the long holding period and the short holding period may be arranged at random. In addition, the subframe may be further divided into a plurality of frames. That is, the gate signal line may be scanned a plurality of times during the period when the same video signal is applied.

ここで、書込期間および消去期間における、図14で示す回路の動作について説明する。まず書込期間における動作について説明する。書込期間において、i行目(iは自然数)のゲート信号線911は、スイッチ918を介して書込用ゲート信号線駆動回路913と電気的に接続し、消去用ゲート信号線駆動回路914とは非接続である。また、ソース信号線912はスイッチ920を介してソース信号線駆動回路915と電気的に接続している。ここで、i行目のゲート信号線911に接続した第1のトランジスタ901のゲートに信号が入力され、第1のトランジスタ901はオンとなる。そして、この時、1列目から最終列目迄のソース信号線に同時に映像信号が入力される。なお、各列のソース信号線912から入力される映像信号は互いに独立したものである。ソース信号線912から入力された映像信号は、各々のソース信号線に接続した第1のトランジスタ901を介して第2のトランジスタ902のゲート電極に入力される。この時、第2のトランジスタ902のゲート電極に入力された信号によって、第2のトランジスタ902のオンオフが制御される。そして、第2のトランジスタ902がオンすると発光素子903に電圧が印加され、発光素子903に電流が流れる。つまり、第2のトランジスタ902のゲート電極に入力する信号によって、発光素子903の発光又は非発光が決まる。例えば、第2のトランジスタ902がPチャネル型である場合は、第2のトランジスタ902のゲート電極にLow Levelの信号が入力されることによって発光素子903が発光する。一方、第2のトランジスタ902がNチャネル型である場合は、第2のトランジスタ902のゲート電極にHigh Levelの信号が入力されることによって発光素子903が発光する。 Here, the operation of the circuit shown in FIG. 14 in the writing period and the erasing period will be described. First, the operation in the writing period will be described. In the write period, the i-th (i is a natural number) gate signal line 911 is electrically connected to the write gate signal line drive circuit 913 via the switch 918, and the erase gate signal line drive circuit 914 Is disconnected. The source signal line 912 is electrically connected to the source signal line driver circuit 915 through the switch 920. Here, a signal is input to the gate of the first transistor 901 connected to the gate signal line 911 in the i-th row, and the first transistor 901 is turned on. At this time, video signals are simultaneously input to the source signal lines from the first column to the last column. Note that the video signals input from the source signal lines 912 in each column are independent from each other. A video signal input from the source signal line 912 is input to the gate electrode of the second transistor 902 through the first transistor 901 connected to each source signal line. At this time, on / off of the second transistor 902 is controlled by a signal input to the gate electrode of the second transistor 902. When the second transistor 902 is turned on, a voltage is applied to the light-emitting element 903, and a current flows through the light-emitting element 903. That is, light emission or non-light emission of the light-emitting element 903 is determined by a signal input to the gate electrode of the second transistor 902. For example, in the case where the second transistor 902 is a p-channel transistor, the light-emitting element 903 emits light by inputting a low level signal to the gate electrode of the second transistor 902. On the other hand, in the case where the second transistor 902 is an n-channel transistor, the light-emitting element 903 emits light when a high level signal is input to the gate electrode of the second transistor 902.

次に消去期間における動作について説明する。消去期間において、j行目(jは自然数)のゲート信号線911は、スイッチ919を介して消去用ゲート信号線駆動回路914と電気的に接続し、書込用ゲート信号線駆動回路913とは非接続である。また、ソース信号線912はスイッチ920を介して電源916と電気的に接続している。ここで、j行目のゲート信号線911に接続した第1のトランジスタ901のゲートに信号が入力され、第1のトランジスタ901はオンとなる。そして、この時、1列目から最終列目迄のソース信号線に同時に消去信号が入力される。ソース信号線912から入力された消去信号は、各々のソース信号線に接続した第1のトランジスタ901を介して第2のトランジスタ902のゲート電極に入力される。この時第2のトランジスタ902のゲート電極に入力された消去信号によって、第2のトランジスタ902はオフし、電流供給線917から発光素子903への電流の供給が阻止される。そして、発光素子903は強制的に非発光となる。例えば、第2のトランジスタ902がPチャネル型である場合は、第2のトランジスタ902のゲート電極にHigh Levelの信号が入力されることによって発光素子903は非発光となる。一方、第2のトランジスタ902がNチャネル型である場合は、第2のトランジスタ902のゲート電極にLow Levelの信号が入力されることによって発光素子903は非発光となる。 Next, the operation in the erasing period will be described. In the erasing period, the gate signal line 911 in the j-th row (j is a natural number) is electrically connected to the erasing gate signal line driving circuit 914 via the switch 919, and is connected to the writing gate signal line driving circuit 913. Not connected. The source signal line 912 is electrically connected to the power source 916 through the switch 920. Here, a signal is input to the gate of the first transistor 901 connected to the gate signal line 911 in the j-th row, and the first transistor 901 is turned on. At this time, the erase signal is simultaneously input to the source signal lines from the first column to the last column. The erase signal input from the source signal line 912 is input to the gate electrode of the second transistor 902 through the first transistor 901 connected to each source signal line. At this time, the second transistor 902 is turned off by the erase signal input to the gate electrode of the second transistor 902 and current supply from the current supply line 917 to the light-emitting element 903 is blocked. Then, the light emitting element 903 is forced to emit no light. For example, in the case where the second transistor 902 is a p-channel transistor, the light-emitting element 903 does not emit light when a high level signal is input to the gate electrode of the second transistor 902. On the other hand, in the case where the second transistor 902 is an n-channel transistor, the light emitting element 903 does not emit light by inputting a low level signal to the gate electrode of the second transistor 902.

なお、消去期間では、j行目については、以上に説明したような動作によって消去する為の信号を入力する。しかし、前述のように、j行目が消去期間であると共に、他の行(i行目とする。)については書込期間となる場合がある。このような場合、同じ列のソース信号線を利用してj行目には消去の為の信号を、i行目には書込の為の信号を入力する必要があるため、以下に説明するような動作をさせることが好ましい。 In the erasing period, a signal for erasing the j-th row is input by the operation as described above. However, as described above, the j-th row may be an erasing period, and the other rows (i-th row) may be a writing period. In such a case, it is necessary to input a signal for erasure to the j-th row and a signal for writing to the i-th row by using the source signal line in the same column, and will be described below. It is preferable to perform such an operation.

消去期間における動作によって、j−1行目の発光素子903が非発光となった後、直ちに、ゲート信号線911と消去用ゲート信号線駆動回路914とを非接続の状態とすると共に、スイッチ920を切り替えてソース信号線912とソース信号線駆動回路915と接続させる。そして、ソース信号線912とソース信号線駆動回路915とを接続させると共に、スイッチ918を切り替えてゲート信号線911と書込用ゲート信号線駆動回路913とを接続させる。そして、書込用ゲート信号線駆動回路913からi行目のゲート信号線911に選択的に信号が入力され、第1のトランジスタ901がオンすると共に、ソース信号線駆動回路915からは、1列目から最終列目迄のソース信号線912に書込の為の映像信号が入力される。この映像信号によって、i行目の発光素子903は、発光または非発光となる。 The gate signal line 911 and the erasing gate signal line drive circuit 914 are immediately disconnected after the light emitting element 903 in the j−1th row does not emit light by the operation in the erasing period, and the switch 920 And the source signal line 912 and the source signal line driver circuit 915 are connected. Then, the source signal line 912 and the source signal line driver circuit 915 are connected, and the switch 918 is switched to connect the gate signal line 911 and the writing gate signal line driver circuit 913. Then, a signal is selectively input from the write gate signal line driver circuit 913 to the gate signal line 911 in the i-th row, the first transistor 901 is turned on, and the source signal line driver circuit 915 supplies one column. A video signal for writing is input to the source signal line 912 from the first to the last column. By this video signal, the i-th light emitting element 903 emits light or does not emit light.

以上のようにしてi行目について書込期間を終えたら、直ちに、j行目の消去期間に移行する。その為にスイッチ918を切り替えて、ゲート信号線と書込用ゲート信号線駆動回路913を非接続とすると共に、スイッチ920を切り替えてソース信号線を電源916と接続する。また、ゲート信号線911と書込用ゲート信号線駆動回路913を非接続とすると共に、ゲート信号線911については、スイッチ919を切り替えて消去用ゲート信号線駆動回路914と接続状態にする。そして、消去用ゲート信号線駆動回路914からj行目のゲート信号線911に選択的に信号を入力して第1のトランジスタ901がオンすると共に、電源916から消去信号が入力される。そして、消去信号により、発光素子903は強制的に非発光となる。このようにして、j行目の消去期間を終えたら、直ちに、i+1行目の書込期間に移行する。以下、同様に、消去期間と書込期間とを繰り返し、最終行目の消去期間まで動作させればよい。 Immediately after the writing period for the i-th row is completed as described above, the erasing period for the j-th row is started. For this purpose, the switch 918 is switched to disconnect the gate signal line and the write gate signal line drive circuit 913, and the switch 920 is switched to connect the source signal line to the power source 916. In addition, the gate signal line 911 and the write gate signal line drive circuit 913 are disconnected, and the gate signal line 911 is switched to the erasure gate signal line drive circuit 914 by switching the switch 919. Then, a signal is selectively input from the erasing gate signal line driver circuit 914 to the gate signal line 911 in the j-th row to turn on the first transistor 901 and an erasing signal is input from the power supply 916. Then, the light emitting element 903 is forcibly turned off by the erase signal. In this way, immediately after the erasing period of the j-th row is finished, the writing period of the (i + 1) -th row is started. Thereafter, similarly, the erasing period and the writing period may be repeated until the erasing period of the last row is operated.

なお、本形態では、j―1行目の消去期間とj行目の消去期間との間にi行目の書込期間を設ける態様について説明したが、これに限らず、j行目の消去期間とj+1行目の消去期間との間にi行目の書込期間を設けてもよい。 In this embodiment, the mode in which the writing period of the i-th row is provided between the erasing period of the j−1-th row and the erasing period of the j-th row is not limited to this. An i-th writing period may be provided between the period and the (j + 1) -th erasing period.

また、本形態では、サブフレーム504のように非発光期間504dを設ける場合において、消去用ゲート信号線駆動回路914と或る一のゲート信号線とを非接続状態にすると共に、書込用ゲート信号線駆動回路913と他のゲート信号線とを接続状態にする動作を繰り返している。このような動作は、特に非発光期間を設けないフレームにおいて行っても構わない。なお、本実施例は、上記実施の形態又は他の実施例と自由に組み合わせることができる。 In this embodiment, when the non-light emission period 504d is provided as in the subframe 504, the erase gate signal line driver circuit 914 and a certain gate signal line are disconnected from each other, and the write gate The operation of connecting the signal line driver circuit 913 and the other gate signal lines is repeated. Such an operation may be performed particularly in a frame in which a non-light emitting period is not provided. Note that this embodiment can be freely combined with the above embodiment mode or other embodiments.

本発明に係る発光素子は、パッシベーション膜の上面又は下面に接して応力緩和層が形成されていることにより、パッシベーション膜のピーリングやクラック等の悪影響を受けることなくパッシベーション膜の膜厚を厚くすることができ、結果的に、極めて高いブロッキング効果を得ることができる。したがって、信頼性が高い発光素子を、高歩留まりで提供することができる。また、パッシベーション膜の上面に応力緩和層を設けた場合(両面に設けた場合を含む。)には、低屈折率層の屈折率を応力緩和層の屈折率よりも小さくすることにより、応力緩和層と空間の間の屈折率の差を低減させることができ、外部の空間への光の取り出し効率を向上させることができる。 In the light emitting device according to the present invention, since the stress relaxation layer is formed in contact with the upper surface or the lower surface of the passivation film, the thickness of the passivation film is increased without being adversely affected by peeling or cracking of the passivation film. As a result, an extremely high blocking effect can be obtained. Therefore, a highly reliable light-emitting element can be provided with high yield. In addition, when a stress relaxation layer is provided on the upper surface of the passivation film (including the case where the stress relaxation layer is provided on both sides), the stress relaxation is achieved by making the refractive index of the low refractive index layer smaller than the refractive index of the stress relaxation layer. The difference in refractive index between the layer and the space can be reduced, and the light extraction efficiency to the external space can be improved.

上記作用効果を有する発光素子はELディスプレイに代表される表示装置に採用することができる。該表示装置は、互いに直交するように設けられた2種類のストライプ状電極の間に電界発光層を形成する方式(単純マトリクス方式)、又はTFTに接続されマトリクス状に配列された画素電極と対向電極との間に電界発光層を形成する方式(アクティブマトリクス方式)の2種類に大別されるが、本発明に係る発光素子は、単純マトリクス方式とアクティブマトリクス方式のいずれにも適用することができる。また、上記表示装置は、あらゆる電子機器やIDカード等のユビキタス製品に搭載することができ、本発明の利用可能性は極めて多岐に渡る。 A light-emitting element having the above-described effects can be employed in a display device typified by an EL display. The display device is a method in which an electroluminescent layer is formed between two types of stripe-shaped electrodes provided so as to be orthogonal to each other (simple matrix method), or opposed to pixel electrodes arranged in a matrix connected to a TFT. The light emitting element according to the present invention can be applied to both a simple matrix method and an active matrix method, which are roughly classified into two types (active matrix method) in which an electroluminescent layer is formed between electrodes. it can. Further, the display device can be mounted on any electronic device or ubiquitous product such as an ID card, and the applicability of the present invention is extremely diverse.

本発明に係る発光素子の構成を説明する図3A and 3B illustrate a structure of a light-emitting element according to the present invention. 本発明に係る発光素子の構成を説明する図(充填層を設けた場合)The figure explaining the structure of the light emitting element which concerns on this invention (when a filler layer is provided) 本発明に係る発光素子の構成を説明する図(パッシベーション膜の下部に応力緩和層を設けた場合)FIG. 6 illustrates a structure of a light-emitting element according to the present invention (when a stress relaxation layer is provided below a passivation film). 本発明に係る表示装置の画素領域の等価回路図及び表示装置の表示パネル部分の上面図The equivalent circuit schematic of the pixel area of the display apparatus which concerns on this invention, and the top view of the display panel part of a display apparatus 本発明に係る表示装置の断面図Sectional drawing of the display apparatus which concerns on this invention 本発明に係る表示装置の断面図(カラーフィルタを設けた場合)Sectional drawing of the display apparatus which concerns on this invention (when a color filter is provided) 本発明に係る表示装置の断面図(対向基板に低屈折率層を設けた場合)Sectional drawing of the display apparatus which concerns on this invention (when a low-refractive-index layer is provided in the opposing board | substrate) 本発明に係る表示装置の画素領域の等価回路図Equivalent circuit diagram of pixel area of display device according to the present invention 配線を積層構造とした場合を示す断面図Sectional view showing the case where the wiring has a laminated structure 本発明に係る表示装置を用いた電子機器を示す図FIG. 11 is a diagram showing an electronic device using a display device according to the invention. 本発明に係る表示装置を用いたテレビジョン装置の主要な構成を示すブロック図The block diagram which shows the main structures of the television apparatus using the display apparatus which concerns on this invention 本発明に係る表示装置を用いたIDカードを説明する図The figure explaining the ID card using the display apparatus which concerns on this invention 本発明に係る発光装置の上面図Top view of light emitting device according to the present invention 本発明に係る発光装置における一画素を動作するための回路を表した図The figure showing the circuit for operating one pixel in the light-emitting device which concerns on this invention 本発明に係る発光装置における画素領域の上面図The top view of the pixel area | region in the light-emitting device which concerns on this invention 時間経過に伴ったフレームの動作について説明する図The figure explaining the operation of the frame over time 従来の発光素子の構成を説明する図The figure explaining the structure of the conventional light emitting element 1水平期間にゲート信号線を複数同時に選択する方法を説明する図The figure explaining the method of selecting a plurality of gate signal lines simultaneously in one horizontal period

符号の説明Explanation of symbols

1:基板
2:電極
3:正孔輸送層
4:発光層
5:電子注入層
6:透明電極
7:防湿層
8:反射防止層
10:基板
11:画素電極
12:電界発光層
13:透明電極
14:パッシベーション膜
14a:窒化珪素膜
14b:酸化珪素膜
14c:窒化珪素膜
15:応力緩和層
15a:応力緩和層
15b:応力緩和層
16:低屈折率層
17:充填層
18:対向基板
90:カラーフィルタ
91:カラーフィルタ
92:カラーフィルタ
93:カラーフィルタ
94:カラーフィルタ
95:カラーフィルタ
101:カード本体
102:画素部
103:カード基板
104:IDチップ
105:表示装置
106:集積回路
107:薄膜部
108:配線
109:アンテナコイル
310:画素
311:トランジスタ
312:トランジスタ
313:発光素子
316:容量素子
317:第1の電源
318:第2の電源
340:トランジスタ
341:トランジスタ
342:トランジスタ
343:電源
400:表示領域
401:ゲートドライバ
402:ゲートドライバ
403:ソースドライバ
404:容量素子
405:基板
406:対向基板
407:接続フィルム
408:シール材
409:隔壁層
410:素子群
411:第1の層間絶縁膜
412:第2の層間絶縁膜
413:第3の層間絶縁膜
414:配線
415:空間
416:遮光性を有する隔壁層
417:遮光性を有する層間絶縁膜
418:低屈折率層
501:サブフレーム
501a:書き込み期間
501b:保持期間
502:サブフレーム
502a:書き込み期間
502b:保持期間
503:サブフレーム
503a:書き込み期間
503b:保持期間
504:サブフレーム
504a:書き込み期間
504b:保持期間
504c:消去期間
504d:非発光期間
600:Mo
601:アルミニウムを含む合金
602:ITO
603:アルミニウムを含む合金
604:アルミニウムを含む合金
605:ITO
606:アルミニウムを含む合金
607:ニッケルシリサイド
608:シリコン半導体層
801:EL表示パネル
802:信号線側駆動回路
803:走査線側駆動回路
804:チューナ
805:映像波増幅回路
806:映像信号処理回路
807:コントロール回路
808:信号分割回路
809:音声波増幅回路
810:音声信号処理回路
811:制御回路
812:入力部
813:スピーカ
901:第1のトランジスタ
902:第2のトランジスタ
903:発光素子
911:ゲート信号線
912:ソース信号線
913:書込用ゲート信号線駆動回路
914:消去用ゲート信号線駆動回路
915:ソース信号線駆動回路
916:電源
917:電流供給線
918:スイッチ
919:スイッチ
920:スイッチ
1001:第1のトランジスタ
1002:第2のトランジスタ
1003:ゲート信号線
1004:ソース信号線
1005:電流供給線
1006:発光素子の電極
6500:基板
6503:FPC(フレキシブルプリントサーキット)
6504:プリント配線基板(PWB)
6511:画素部
6512:ソース信号線駆動回路
6513:書込用ゲート信号線駆動回路
6514:消去用ゲート信号線駆動回路
9101:本体
9102:表示部
9201:本体
9202:表示部
9301:本体
9302:表示部
9401:本体
9402:表示部
9501:本体
9502:表示部
9701:表示部
9702:表示部
1: Substrate 2: Electrode 3: Hole transport layer 4: Light-emitting layer 5: Electron injection layer 6: Transparent electrode 7: Moisture-proof layer 8: Antireflection layer 10: Substrate 11: Pixel electrode 12: Electroluminescent layer 13: Transparent electrode 14: Passivation film 14a: Silicon nitride film 14b: Silicon oxide film 14c: Silicon nitride film 15: Stress relaxation layer 15a: Stress relaxation layer 15b: Stress relaxation layer 16: Low refractive index layer 17: Filling layer 18: Counter substrate 90: Color filter 91: Color filter 92: Color filter 93: Color filter 94: Color filter 95: Color filter 101: Card body 102: Pixel portion 103: Card substrate 104: ID chip 105: Display device 106: Integrated circuit 107: Thin film portion 108: wiring 109: antenna coil 310: pixel 311: transistor 312: transistor 313: light emitting element 316: capacitive element 317: first power source 318: second power source 340: transistor 341: transistor 342: transistor 343: power source 400: display area 401: gate driver 402: gate driver 403: source driver 404: capacitor element 405: substrate 406: opposite Substrate 407: Connection film 408: Sealing material 409: Partition layer 410: Element group 411: First interlayer insulating film 412: Second interlayer insulating film 413: Third interlayer insulating film 414: Wiring 415: Space 416: Light shielding Barrier layer 417: light-shielding interlayer insulating film 418: low refractive index layer 501: subframe 501a: writing period 501b: holding period 502: subframe 502a: writing period 502b: holding period 503: subframe 503a: Write period 503b: retention period 504: sub Frame 504a: writing period 504b: retention 504c: erase period 504d: non-emission period 600: Mo
601: Alloy containing aluminum 602: ITO
603: Alloy containing aluminum 604: Alloy containing aluminum 605: ITO
606: Alloy containing aluminum 607: Nickel silicide 608: Silicon semiconductor layer 801: EL display panel 802: Signal line side drive circuit 803: Scan line side drive circuit 804: Tuner 805: Video wave amplifier circuit 806: Video signal processing circuit 807 : Control circuit 808: signal dividing circuit 809: audio wave amplifier circuit 810: audio signal processing circuit 811: control circuit 812: input unit 813: speaker 901: first transistor 902: second transistor 903: light emitting element 911: gate Signal line 912: Source signal line 913: Write gate signal line drive circuit 914: Erase gate signal line drive circuit 915: Source signal line drive circuit 916: Power supply 917: Current supply line 918: Switch 919: Switch 920: Switch 1001: first transistor 1002 The second transistor 1003: Gate signal line 1004: the source signal line 1005: the current supply line 1006: the electrodes of the light-emitting element 6500: substrate 6503: FPC (flexible printed circuit)
6504: Printed wiring board (PWB)
6511: Pixel portion 6512: Source signal line drive circuit 6513: Write gate signal line drive circuit 6514: Erase gate signal line drive circuit 9101: Main body 9102: Display portion 9201: Main body 9202: Display portion 9301: Main body 9302: Display Unit 9401: main body 9402: display unit 9501: main body 9502: display unit 9701: display unit 9702: display unit

Claims (2)

陽極として機能し、ITOからなる第1の電極と、
前記第1の電極上で接する電界発光層と、
前記電界発光層上で接し、陰極として機能し、ITOからなる第2の電極と、
前記第2の電極上で接し、窒化酸化珪素からなる第1の応力緩和層と、
前記第1の応力緩和層上で接し、窒化珪素からなるパッシベーション膜と、
前記パッシベーション膜上で接し、窒化酸化珪素からなる第2の応力緩和層と、
前記第2の応力緩和層上で接し、MgF及びLiFの積層からなる低屈折率層と、を有することを特徴とする発光装置。
A first electrode functioning as an anode and made of ITO;
An electroluminescent layer in contact with the first electrode;
A second electrode in contact with the electroluminescent layer, functioning as a cathode and made of ITO;
A first stress relaxation layer made of silicon nitride oxide in contact with the second electrode;
A passivation film made of silicon nitride in contact with the first stress relaxation layer;
A second stress relaxation layer made of silicon nitride oxide in contact with the passivation film;
A light-emitting device comprising: a low-refractive-index layer that is in contact with the second stress relaxation layer and includes a stacked layer of MgF 2 and LiF.
請求項において、
前記発光装置は、照明機能を有することを特徴とする発光装置。
In claim 1 ,
The light emitting device has a lighting function.
JP2005139233A 2004-05-20 2005-05-12 Light emitting device Expired - Fee Related JP4906033B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005139233A JP4906033B2 (en) 2004-05-20 2005-05-12 Light emitting device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004151036 2004-05-20
JP2004151036 2004-05-20
JP2005139233A JP4906033B2 (en) 2004-05-20 2005-05-12 Light emitting device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011250367A Division JP2012033510A (en) 2004-05-20 2011-11-16 Light-emitting element

Publications (3)

Publication Number Publication Date
JP2006004917A JP2006004917A (en) 2006-01-05
JP2006004917A5 JP2006004917A5 (en) 2008-05-08
JP4906033B2 true JP4906033B2 (en) 2012-03-28

Family

ID=35773102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005139233A Expired - Fee Related JP4906033B2 (en) 2004-05-20 2005-05-12 Light emitting device

Country Status (1)

Country Link
JP (1) JP4906033B2 (en)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007207655A (en) * 2006-02-03 2007-08-16 Dainippon Printing Co Ltd Organic el display
JP2007234391A (en) * 2006-03-01 2007-09-13 Seiko Epson Corp Electroluminescence display device and electronic apparatus
JP4722746B2 (en) * 2006-03-29 2011-07-13 京セラ株式会社 EL device
JP5007941B2 (en) * 2007-07-26 2012-08-22 日本精機株式会社 Organic EL panel
FR2925224B1 (en) * 2007-12-14 2010-06-18 Commissariat Energie Atomique DEVICE COMPRISING AN ORGANIC COMPONENT AND AN ENCAPSULATION LAYER WITH A MOISTURE-REACTIVE MATERIAL
JP5378354B2 (en) * 2008-09-26 2013-12-25 シャープ株式会社 Organic EL device and manufacturing method thereof
JP2010181777A (en) * 2009-02-09 2010-08-19 Hitachi Displays Ltd Display device
JP5525890B2 (en) * 2009-03-30 2014-06-18 富士フイルム株式会社 Photoelectric conversion element and imaging element
US20120228603A1 (en) 2009-11-17 2012-09-13 Sharp Kabushiki Kaisha Organic el display
JP2012054225A (en) * 2010-08-04 2012-03-15 Canon Inc Display device
JP5687638B2 (en) * 2012-01-26 2015-03-18 株式会社東芝 Manufacturing method of display device
JP2013211424A (en) * 2012-03-30 2013-10-10 Toppan Printing Co Ltd Organic el element and manufacturing method of the same
JP5674707B2 (en) 2012-05-22 2015-02-25 株式会社東芝 Display device
KR20150011231A (en) 2013-07-22 2015-01-30 삼성디스플레이 주식회사 Organic light emitting display apparatus and the manufacturing method thereof
JPWO2015037463A1 (en) * 2013-09-12 2017-03-02 コニカミノルタ株式会社 Organic electroluminescence device and method for manufacturing the same
JP2015156381A (en) * 2015-03-31 2015-08-27 ユニファイド イノヴェイティヴ テクノロジー, エルエルシー Organic electroluminescence (el) display
US20180269430A1 (en) * 2015-09-30 2018-09-20 Konica Minolta, Inc. Organic electroluminescence device and lighting apparatus equipped with the same
US10468467B2 (en) * 2016-03-15 2019-11-05 Sharp Kabushiki Kaisha Organic electroluminescence display device
KR102598743B1 (en) * 2016-05-17 2023-11-03 엘지디스플레이 주식회사 Organic light emitting display device and method for fabricating the same
JP6807178B2 (en) * 2016-07-07 2021-01-06 株式会社ジャパンディスプレイ Display device, manufacturing method of display device
KR102083315B1 (en) * 2017-09-11 2020-03-03 삼성디스플레이 주식회사 Organic light-emitting display device and method of manufacturing the same
DE112018005069T5 (en) 2017-09-12 2020-07-02 Semiconductor Energy Laboratory Co., Ltd. Light emitting element, light emitting device, electronic device and lighting device
CN111903190A (en) * 2018-03-22 2020-11-06 夏普株式会社 Light emitting element and display device
CN115377229A (en) * 2022-09-16 2022-11-22 武汉敏芯半导体股份有限公司 Silicon dioxide passivation film and manufacturing method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3817081B2 (en) * 1999-01-29 2006-08-30 パイオニア株式会社 Manufacturing method of organic EL element
JP4279971B2 (en) * 1999-11-10 2009-06-17 パナソニック電工株式会社 Light emitting element
JP2002093586A (en) * 2000-09-19 2002-03-29 Semiconductor Energy Lab Co Ltd Luminescence equipment and its producing method
JP4244120B2 (en) * 2001-06-20 2009-03-25 株式会社半導体エネルギー研究所 Light emitting device and manufacturing method thereof
JP2003142262A (en) * 2001-11-06 2003-05-16 Seiko Epson Corp Photoelectric device, film-shaped member, laminated film, film with low refractive index, multi-layered laminated film, and electronic device
JP2003203771A (en) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd Organic light emitting element, display device, and illumination device
JP3501148B2 (en) * 2002-03-25 2004-03-02 富士電機ホールディングス株式会社 Organic EL display
JP2003297547A (en) * 2002-03-28 2003-10-17 Idemitsu Kosan Co Ltd Organic el display device
JP2003303685A (en) * 2002-04-09 2003-10-24 Canon Inc Organic luminous element
JP2003303679A (en) * 2002-04-09 2003-10-24 Canon Inc Organic luminous element package
JP2003332070A (en) * 2002-05-16 2003-11-21 Seiko Epson Corp Electro-optical device, its manufacturing method, and electronic apparatus
JP2004095551A (en) * 2002-08-09 2004-03-25 Semiconductor Energy Lab Co Ltd Light emitting device and its manufacturing method
JP4465951B2 (en) * 2002-09-30 2010-05-26 セイコーエプソン株式会社 Manufacturing method of electro-optical device

Also Published As

Publication number Publication date
JP2006004917A (en) 2006-01-05

Similar Documents

Publication Publication Date Title
JP6598916B2 (en) Light emitting device
JP4906033B2 (en) Light emitting device
JP5005081B2 (en) Light emitting element and display device
JP4731996B2 (en) Light emitting element and display device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080320

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111116

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4906033

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees