JP4887847B2 - Power system - Google Patents

Power system Download PDF

Info

Publication number
JP4887847B2
JP4887847B2 JP2006071060A JP2006071060A JP4887847B2 JP 4887847 B2 JP4887847 B2 JP 4887847B2 JP 2006071060 A JP2006071060 A JP 2006071060A JP 2006071060 A JP2006071060 A JP 2006071060A JP 4887847 B2 JP4887847 B2 JP 4887847B2
Authority
JP
Japan
Prior art keywords
switching
power supply
main power
noise
distributed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006071060A
Other languages
Japanese (ja)
Other versions
JP2007252070A (en
Inventor
正志 赤羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2006071060A priority Critical patent/JP4887847B2/en
Publication of JP2007252070A publication Critical patent/JP2007252070A/en
Application granted granted Critical
Publication of JP4887847B2 publication Critical patent/JP4887847B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、主電源と該主電源に接続された複数の分散電源とを備える電源システムに関し、特に、上記主電源に設けられたスイッチング電源のスイッチングノイズと上記各分散電源に設けられたスイッチング電源のスイッチングノイズとの重なりを回避する技術に関するものである。   The present invention relates to a power supply system including a main power supply and a plurality of distributed power supplies connected to the main power supply, and in particular, switching noise of a switching power supply provided in the main power supply and a switching power supply provided in each of the distributed power supplies. The present invention relates to a technique for avoiding overlap with switching noise.

バッテリに接続された単一の電源バスに複数の分散電源を接続し、該各分散電源に内蔵されたスイッチング電源の出力をそれらの分散電源に接続された負荷に供給するように構成された電源供給装置が提案されている(例えば、特許文献1参照)。   A power supply configured to connect a plurality of distributed power supplies to a single power supply bus connected to a battery and supply an output of a switching power supply incorporated in each of the distributed power supplies to a load connected to the distributed power supplies A supply device has been proposed (see, for example, Patent Document 1).

特開平9−37482号公報Japanese Patent Laid-Open No. 9-37482

上記バッテリに代えてスイッチング電源を有する主電源を設けることが考えられる。この場合、上記電源バスには、主電源に設けられたスイッチング電源のスイッチングノイズ(以下、第1のスイッチングノイズという)が重畳される。また、上記電源バスには、上記複数の分散電源に設けられたスイッチング電源のスイッチングノイズ(以下、第2のスイッチングノイズという)が回り込んで乗ることになる。   It is conceivable to provide a main power supply having a switching power supply instead of the battery. In this case, switching noise (hereinafter referred to as first switching noise) of a switching power supply provided in the main power supply is superimposed on the power supply bus. Further, switching noise (hereinafter referred to as second switching noise) of a switching power supply provided in the plurality of distributed power supplies wraps around the power bus.

この状態において、上記第1、第2のスイッチングノイズは、同期がとれた関係になく、しかも、両ノイズの周波数が相対的に変化することもあり得る。このため、上記電源バス上において上記第1のスイッチングノイズの発生タイミングと第2のスイッチングノイズのそれとが一致する可能性があり、その場合、ノイズのピークレベルが大きくなって、周辺回路要素に悪影響を及ぼすおそれがある。   In this state, the first and second switching noises are not in a synchronized relationship, and the frequencies of both noises may change relatively. For this reason, there is a possibility that the generation timing of the first switching noise and that of the second switching noise coincide with each other on the power supply bus. In this case, the noise peak level becomes large and adversely affects peripheral circuit elements. May cause effects.

そこで、本発明の目的は、主電源と該主電源に接続された複数の分散電源とを備える電源システムにおいて、上記主電源に設けられたスイッチング電源のスイッチングノイズと上記各分散電源に設けられたスイッチング電源のスイッチングノイズとの重なりを回避することにある。   Therefore, an object of the present invention is to provide switching noise of a switching power source provided in the main power source and each of the distributed power sources in a power source system including a main power source and a plurality of distributed power sources connected to the main power source. It is to avoid overlap with switching noise of the switching power supply.

本発明は、上記目的を達成するために、スイッチング周期を第1、第2のスイッチング周期に変化させることが可能な第1のスイッチング電源を有する主電源と、前記主電源に接続され、該主電源の出力に基づいて作動する第2のスイッチング電源をそれぞれ有する複数の分散電源と、を備え、前記各分散電源は、前記主電源の第1のスイッチング電源が発生するスイッチングノイズを検出するスイッチングノイズ検出手段と、前記スイッチングノイズに基づいて、前記主電源のスイッチング周期を検出するスイッチング周期検出手段と、前記主電源のスイッチング周期が前記第1、第2のスイッチング周期のいずれであるかを判定するスイッチング周期判定手段と、スイッチング周期が前記主電源のスイッチング周期と同じになるように、かつ、該スイッチング周期が前記主電源のスイッチング周期から遅延して開始されるように前記第2のスイッチング電源を制御する電源制御手段と、を備え、前記各分散電源における前記遅延の大きさを相違させるようにしている。
In order to achieve the above object, the present invention provides a main power source having a first switching power source capable of changing a switching cycle to first and second switching cycles, and is connected to the main power source. A plurality of distributed power sources each having a second switching power source that operates based on an output of the power source, wherein each of the distributed power sources detects a switching noise generated by the first switching power source of the main power source . Based on the switching means, a switching period detecting means for detecting a switching period of the main power source, and determining whether the switching period of the main power source is the first switching period or the second switching period So that the switching cycle determination means and the switching cycle are the same as the switching cycle of the main power supply, One, and a power control means for controlling the second switching power supply as the switching cycle is started with a delay from the switching period of the main power supply, the difference of the magnitude of the delay in each distributed power I try to let them.

前記スイッチングノイズ検出手段は、前記スイッチングノイズを検波して対応するパルス信号に変換する検波手段を備え、このパルス信号に基づいて前記スイッチングノイズを検出するように構成することができる。   The switching noise detection means may include detection means for detecting the switching noise and converting it into a corresponding pulse signal, and configured to detect the switching noise based on the pulse signal.

前記スイッチングノイズ検出手段は、例えば、前記スイッチングノイズの検出後に所定のマスク時間を計時し、このマスク時間の計時終了後に次のスイッチングノイズを検出するように構成される。   For example, the switching noise detecting means is configured to measure a predetermined mask time after detection of the switching noise, and to detect the next switching noise after the time measurement of the mask time is completed.

前記主電源は、前記第1のスイッチング電源のスイッチング周波数を所定の通信データに基づいて変調する変調手段を備えることができる。また、前記各分散電源は、前記スイッチング周期判定手段で判定されるスイッチング周期に基づいて、前記変調手段によって変調された前記第1のスイッチング電源のスイッチング周波数より前記通信データを復調するデータ復調手段を備えることができる。前記通信データは、例えば、前記各分散電源を制御するための指令データとして使用される。 It said main power source, Ru may comprise a modulating means for modulating, based the first switching frequency of the switching power supply to a predetermined communication data. Further, each of the distributed power supply based on the switching cycle is determined by the switching cycle determining unit, a data demodulation means for demodulating said communication data than the switching frequency of the modulated first switching power supply by the modulation means Can be provided. The communication data is used as command data for controlling each of the distributed power sources, for example.

本発明によれば、主電源に設けられたスイッチング電源のスイッチングノイズと各分散電源のスイッチング電源のスイッチングノイズが分散されるので、前者のスイッチングノイズと後者のスイッチングノイズの重なりが回避される。この結果、スイッチングノイズのピークレベルの増大が防止されて、該スイッチングノイズによる周辺回路要素への悪影響が抑制される。
また、主電源のスイッチング電源のスイッチングタイミングと、各分散電源のスイッチング電源のスイッチングタイミングとが同期することになるので、主電源のスイッチング電源のスイッチングノイズを利用して該主電源と各分散電源との間で通信を行う場合に、通信エラーを回避して信頼性の高い通信を実現することができる。
According to the present invention, since the switching noise of the switching power supply provided in the main power supply and the switching noise of the switching power supply of each distributed power supply are distributed, the overlap of the former switching noise and the latter switching noise is avoided. As a result, an increase in the peak level of switching noise is prevented, and adverse effects on peripheral circuit elements due to the switching noise are suppressed.
In addition, since the switching timing of the switching power supply of the main power supply is synchronized with the switching timing of the switching power supply of each distributed power supply, the main power supply and each distributed power supply are switched using the switching noise of the switching power supply of the main power supply. When performing communication between the two, it is possible to avoid communication errors and achieve highly reliable communication.

以下、図面を用いて本発明の実施の形態について説明する。
図1は、本発明に係る電源システムの実施形態を示すブロック図である。
この電源システムは、主電源10と、電源ライン20を介して該主電源10に接続された複数の分散電源30(30−1,30−2)と、通信データを発生するホスト40(マイコン等からなる)とを備えている。なお、分散電源30は2個以上の任意個数設けることができる。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing an embodiment of a power supply system according to the present invention.
This power supply system includes a main power supply 10, a plurality of distributed power supplies 30 (30-1 and 30-2) connected to the main power supply 10 via a power supply line 20, and a host 40 (such as a microcomputer) that generates communication data. Consisting of). Note that an arbitrary number of two or more distributed power sources 30 can be provided.

図2に示すように、主電源10は、変調制御部11およびスイッチング電源部12を備えている。変調制御部11は、ホスト40から与えられる制御データ(通信データ)に基づいてスイッチング電源部12のスイッチング周波数を変調させる。   As shown in FIG. 2, the main power supply 10 includes a modulation control unit 11 and a switching power supply unit 12. The modulation control unit 11 modulates the switching frequency of the switching power supply unit 12 based on control data (communication data) given from the host 40.

スイッチング電源部12は、図3に例示するような発振部120を備えている。この発振部120において、例えば、スイッチSa1,Sb1がオンされると、抵抗Ra1、スイッチSa1および一方の開閉素子(例えば、PチャンネルMOS)123aを介してコンデンサCが充電される。そして、このコンデンサCの充電電圧が所定の基準電圧Vaを超えると、コンパレータ121aによってフリップフロップ122がセットされ、その結果、前記一方の開閉素子123aがオフされると共に、他方の開閉素子(例えば、nチャンネルMOS)123bがオンされる。 The switching power supply unit 12 includes an oscillation unit 120 as illustrated in FIG. In the oscillating unit 120, for example, when the switches S a1 and S b1 are turned on, the capacitor C is charged via the resistor R a1 , the switch S a1 and one switching element (for example, P channel MOS) 123a. When the charging voltage of the capacitor C exceeds a predetermined reference voltage Va, the comparator 121a sets the flip-flop 122. As a result, the one switching element 123a is turned off and the other switching element (for example, , N-channel MOS) 123b is turned on.

これにより、上記コンデンサCの電荷が前記他方の開閉素子123b、抵抗Rb1及びスイッチSb1を介して放電される。この放電によってコンデンサCの電圧が基準電圧Vbまで低下すると、コンパレータ121bによってフリップフロップ122がリセットされるので、上記一方の開閉素子123aがオンし、他方の開閉素子123bがオフされる。以後、このような動作が繰り返され、その結果、この発振部120からは図示のような三角波が出力される。 Thus, the charge of the capacitor C is discharged through the other switching element 123b, resistors R b1 and switch S b1. When the voltage of the capacitor C decreases to the reference voltage Vb due to this discharge, the flip-flop 122 is reset by the comparator 121b, so that the one switching element 123a is turned on and the other switching element 123b is turned off. Thereafter, such an operation is repeated, and as a result, the oscillating unit 120 outputs a triangular wave as illustrated.

一方、スイッチSa2,Sb2がオンされると、抵抗Ra2,Rb2がそれぞれ選択されて、上記と同様のスイッチング動作が実行される。この実施形態では、抵抗Ra1,Rb1が選択されたときにスイッチング電源部12のスイッチング周波数がf1(例えば、1.2MHz)に設定され、抵抗Ra2,Rb2が選択されたときに同スイッチング周波数がf2(例えば、1MHz)に設定される。 On the other hand, when the switches S a2 and S b2 are turned on, the resistors R a2 and R b2 are selected, and the same switching operation as described above is performed. In this embodiment, when the resistors R a1 and R b1 are selected, the switching frequency of the switching power supply unit 12 is set to f 1 (for example, 1.2 MHz), and when the resistors R a2 and R b2 are selected. The switching frequency is set to f 2 (for example, 1 MHz).

上記変調制御部11は、例えば制御データ“1”,“0”,“1”が順次入力された場合に、データ“1”に対してスイッチング電源部12のスイッチSa1,Sb1をオンさせ、データ“0”に対してスイッチング電源部12のスイッチSa2,Sb2をオンさせる。したがって、発振部120は、制御データの変化“1”→“0”→“1”に応じてf1→f2→f1という形態でスイッチング周波数が変調される。 For example, when the control data “1”, “0”, and “1” are sequentially input, the modulation control unit 11 turns on the switches S a1 and S b1 of the switching power supply unit 12 for the data “1”. turns on the switch Sa2, S b2 of the switching power supply unit 12 to the data "0". Therefore, in the oscillation unit 120, the switching frequency is modulated in the form of f 1 → f 2 → f 1 in accordance with the change of control data “1” → “0” → “1”.

駆動回路124は、電源ライン20の電圧と基準電圧Vrefとを比較する図示しない誤差増幅器を内蔵し、この誤差増幅器の出力であるエラー信号を発振部120から出力される三角波と比較して、図5(a)に示すような方形波(PWM(Pulse Width Modultion)パルス)を生成する。
スイッチング回路125は、上記PWMパルスにより上記三角波の周波数でオン・オフ駆動されるスイッチング素子を内蔵している。このスイッチング素子は、スイッチング電源部12に入力電圧Vinを供給する電源ライン50とスイッチング回路125の出力との間に設けられている。なお、スイッチング回路125には、出力電流を転流させるダイオードもしくは同期トランジスタも設けられている。
平滑回路126は、スイッチング回路125の出力を平滑して所定の直流電圧を形成し、この直流電圧を電源ライン20に出力する。
上記駆動回路124,スイッチング回路125および平滑回路126の構成および動作は、通常のスイッチング電源のものと同じなので、これらについての詳細な説明は省略する。
The drive circuit 124 includes an error amplifier (not shown) that compares the voltage of the power supply line 20 and the reference voltage V ref , and compares an error signal that is an output of the error amplifier with a triangular wave output from the oscillation unit 120. A square wave (PWM (Pulse Width Modulation) pulse) as shown in FIG. 5A is generated.
The switching circuit 125 includes a switching element that is driven on / off at the frequency of the triangular wave by the PWM pulse. The switching element is provided between the output of the power supply line 50 and the switching circuit 125 supplies an input voltage V in to the switching power supply unit 12. The switching circuit 125 is also provided with a diode or a synchronous transistor that commutates the output current.
The smoothing circuit 126 smoothes the output of the switching circuit 125 to form a predetermined DC voltage, and outputs this DC voltage to the power supply line 20.
Since the configuration and operation of the drive circuit 124, the switching circuit 125, and the smoothing circuit 126 are the same as those of a normal switching power supply, detailed description thereof will be omitted.

図5(a)に示す方形波によりスイッチング回路中のスイッチング素子をスイッチングさせるため、平滑回路126の出力電圧には、図5(d)に符号Nmf,Nmrで示すようなスイッチングノイズが重畳することになる。このスイッチングノイズNmf,Nmrは、図5(a)に示す方形波のフロントエッジとリアエッジの位置でそれぞれ発生するので、発振部120のスイッチング周波数(f1もしくはf2)に対応する周波数を有している。
なお、図3に示す電源ライン50から入力される電圧Vinは、図1に示すバッテリ60の出力電圧である。
Since the switching elements in the switching circuit are switched by the square wave shown in FIG. 5A, switching noise as indicated by reference numerals N mf and N mr is superimposed on the output voltage of the smoothing circuit 126 in FIG. Will do. Since the switching noises N mf and N mr are respectively generated at the positions of the front edge and the rear edge of the square wave shown in FIG. 5A, the frequency corresponding to the switching frequency (f 1 or f 2 ) of the oscillation unit 120 is set. Have.
The voltage V in supplied from the power supply line 50 shown in FIG. 3 is an output voltage of the battery 60 shown in FIG.

分散電源30は、図4に示すように、検波回路31、タイマ32 レジスタ33、時間比較判定回路34、データ復調回路35、スイッチング制御回路36およびスイッチング電源部37を備えている。なお、上記各要素31〜37は、図示していないレギュレータ等を介して与えられる電源ライン20の電圧(主電源10の出力電圧)により作動される。   As shown in FIG. 4, the distributed power supply 30 includes a detection circuit 31, a timer 32 register 33, a time comparison / determination circuit 34, a data demodulation circuit 35, a switching control circuit 36, and a switching power supply unit 37. The elements 31 to 37 are operated by the voltage of the power supply line 20 (output voltage of the main power supply 10) given through a regulator or the like (not shown).

検波回路31には、電源ライン20上の直流電圧に重畳されたスイッチングノイズ(図5(d)参照)が入力される。検波回路31は、このスイッチングノイズを包絡線検波した後、2値化する。したがって、この検波回路31からは、上記スイッチングノイズに対応するパルス信号が出力される。   Switching noise (see FIG. 5D) superimposed on the DC voltage on the power supply line 20 is input to the detection circuit 31. The detection circuit 31 binarizes the switching noise after detecting the envelope. Accordingly, the detection circuit 31 outputs a pulse signal corresponding to the switching noise.

タイマ32は、検波回路31から図5(d)に示すスイッチングノイズNmfに対応するパルス信号が入力された時点から、同図に示す時分割スイッチング帯(主電源10および分散電源30が間隔をおいて順次スイッチング動作を開始する(スイッチング素子をオンにする)期間)に相当する時間と、入出力依存スイッチング帯(主電源10および分散電源30が設定周期,設定電圧および負荷などに応じてスイッチング動作を行っている期間)に相当する時間と、スイッチング禁止帯(主電源10および分散電源30のスイッチング動作を禁止する期間)に相当する時間の全部もしくは一部を合計した時間Tm(以下、マスク時間という)を計時する。そして、このマスク時間を除いた時間における検波回路31の出力パルス信号を上記スイッチングノイズNmfに対応するパルス信号として抽出する。 The timer 32 starts from the time when a pulse signal corresponding to the switching noise N mf shown in FIG. 5D is input from the detection circuit 31, and the time division switching band shown in FIG. 5 (the main power supply 10 and the distributed power supply 30 are spaced apart from each other). Time corresponding to the period of time when the switching operation is sequentially started (the switching element is turned on) and the input / output dependent switching band (the main power supply 10 and the distributed power supply 30 are switched according to the set cycle, set voltage, load, etc. A time T m (hereinafter referred to as “the period during which the operation is performed”) and a time corresponding to all or a part of the time corresponding to the switching inhibition band (the period during which the switching operation of the main power supply 10 and the distributed power supply 30 is prohibited). Time). Then, the output pulse signal of the detection circuit 31 at the time excluding the mask time is extracted as a pulse signal corresponding to the switching noise N mf .

タイマ32では、上記抽出されたパルス信号の発生周期、つまり、主電源10のスイッチング周期に対応する上記スイッチングノイズNmfの発生周期の計測も行う。上記主電源10のスイッチング周期は、上記パルス信号が2つ抽出される期間にクロック信号をカウントすることにより計測される。したがって、タイマ32は、クロック信号発生器とその出力信号をカウントするカウンタを内蔵している。上記カウンタのカウント値は、上記主電源10のスイッチング周期を示す情報としてレジスタ33に書き込まれる。 The timer 32 also measures the generation cycle of the extracted pulse signal, that is, the generation cycle of the switching noise N mf corresponding to the switching cycle of the main power supply 10. The switching cycle of the main power supply 10 is measured by counting clock signals during a period in which two pulse signals are extracted. Therefore, the timer 32 has a built-in clock signal generator and a counter that counts its output signal. The count value of the counter is written in the register 33 as information indicating the switching cycle of the main power supply 10.

上記カウンタは、そのカウント値がレジスタ33に記録された時点でリセットされる。したがって、レジスタ33は常に最新のスイッチング周期情報が記録されるように更新される。
一方、タイマ32は、上記パルス信号の抽出時点を基準とする遅延時間Δti(CH1
の分散電源30−1においてはΔt1、CH2の分散電源30−1においてはΔt2)を
計時し、その計時終了信号をスイッチング制御回路36に出力する。なお、遅延時間Δt
1、Δt2は、Δt1<Δt2となるように設定されている。
The counter is reset when the count value is recorded in the register 33. Therefore, the register 33 is updated so that the latest switching cycle information is always recorded.
On the other hand, the timer 32 has a delay time Δti (CH1
The distributed power source 30-1 counts Δt1 and the CH2 distributed power source 30-1 counts Δt2), and outputs a timing end signal to the switching control circuit 36. The delay time Δt
1 and Δt2 are set to satisfy Δt1 <Δt2.

時間比較判定回路34は、レジスタ33に記録された上記カウント値を所定の閾値と比較して、主電源10のスイッチング周期がT1(=1/f1),T2(=1/f2)のいずれであるかを判定する。そして、例えば、周期がT1であると判定した場合にはデータ“1”を、また、周期がT2であると判定した場合にはデータ“0”をそれぞれ出力する。 The time comparison / determination circuit 34 compares the count value recorded in the register 33 with a predetermined threshold, and the switching cycle of the main power supply 10 is T1 (= 1 / f 1 ), T2 (= 1 / f 2 ). It is determined which one. For example, data “1” is output when it is determined that the cycle is T1, and data “0” is output when it is determined that the cycle is T2.

データ復調回路35は、時間比較判定回路34から与えられるシリアルデータに基づき、1つの通信データ(例えば、1バイトのデータ)を示すパラレルデータを形成し、そのパラレルデータを分散電源30に対する指令データ(起動、停止、出力電圧切り替え等を指令するデータ)としてスイッチング制御回路36に与える。なお、上記通信データは、上記シリアルデータを予め決定された複数種の1バイトデータ配列パターンと照合することによって認識される。例えば、シリアルデータが“1”1“0”である場合、その各ビットのデータの配列パターンからある通信データ(指令データ)を認識する。   The data demodulating circuit 35 forms parallel data indicating one piece of communication data (for example, 1 byte data) based on the serial data given from the time comparison / determination circuit 34, and the parallel data is used as command data for the distributed power supply 30 ( The data is given to the switching control circuit 36 as data for commanding start, stop, output voltage switching, and the like. The communication data is recognized by collating the serial data with a plurality of predetermined one-byte data arrangement patterns. For example, when the serial data is “1” 1 “0”, certain communication data (command data) is recognized from the data arrangement pattern of each bit.

スイッチング制御回路36は、タイマ32から与えられる前記遅延時間Δtiの計時終
了データと、時間比較判定回路34から与えられる周期データと、データ復調回路35から与えられる指令データとに基づいて、スイッチング電源部32を制御する。
スイッチング電源部37は、図3に示すスイッチング電源部12と同等の構成を有している。
The switching control circuit 36 switches the switching power supply unit based on the time measurement end data of the delay time Δti given from the timer 32, the period data given from the time comparison determination circuit 34, and the command data given from the data demodulation circuit 35. 32 is controlled.
The switching power supply unit 37 has the same configuration as the switching power supply unit 12 shown in FIG.

ところで、前記主電源10と分散電源30を結ぶ電源ライン20には、前記したように、主電源10のスイッチング電源部12のスイッチングノイズが重畳する。一方、分散電源30−1,30−2のスイッチング電源部がスイッチング動作すると、その動作に伴って発生したスイッチングノイズが該分散電源30−1,30−2の回路パターン、特にグランドパターンを介して上記電源ライン20に回り込むことになる(図5(d)参照)。
なお、分散電源30のスイッチング電源部37にバッテリ60の電圧Vin(電源ライン50上の電圧)を入力することに代えて、電源ライン20の電圧を入力することも有り得る。この場合、分散電源30のスイッチングノイズが電源ライン20に直接的に重畳されることになる。
上記電源ライン20に回り込んだ(あるいは重畳された)スイッチング電源部37のスイッチングノイズが主電源10のスイッチングノイズと重なった場合、ノイズのピークレベルが大きくなって、周辺回路要素に悪影響を及ぼすおそれがある。
そこで、本実施形態の電源システムは、電源ライン20における主電源10のスイッチングノイズと分散電源30−1,30−2のスイッチングノイズの重なりを回避するように、換言すれば、上記各スイッチングノイズを分散させるように動作する。
Incidentally, the switching noise of the switching power supply unit 12 of the main power supply 10 is superimposed on the power supply line 20 connecting the main power supply 10 and the distributed power supply 30 as described above. On the other hand, when the switching power supply unit of the distributed power supplies 30-1 and 30-2 performs a switching operation, the switching noise generated by the operation is caused to pass through the circuit pattern of the distributed power supplies 30-1 and 30-2, particularly the ground pattern. It goes around the power supply line 20 (see FIG. 5D).
Instead of inputting the voltage V in of the battery 60 (voltage on the power supply line 50) to the switching power supply unit 37 of the distributed power supply 30, the voltage of the power supply line 20 may be input. In this case, the switching noise of the distributed power supply 30 is directly superimposed on the power supply line 20.
When the switching noise of the switching power supply unit 37 that wraps around (or is superimposed on) the power supply line 20 overlaps with the switching noise of the main power supply 10, the noise peak level may increase and adversely affect peripheral circuit elements. There is.
In view of this, the power supply system according to the present embodiment avoids an overlap between the switching noise of the main power supply 10 and the switching noise of the distributed power supplies 30-1 and 30-2 in the power supply line 20. Operates to be distributed.

以下、上記の動作を詳細に説明する。
本実施形態の電源システムでは、主電源10のスイッチング周期の開始時点に対して分散電源30−i(i=1〜n)のスイッチング周期の開始時点を遅延させることにより上記スイッチングノイズの重なりを回避する。
上記主電源10および分散電源30のスイッチング周期としては、T1,T2(T2>T1)の2種類が使用される。
Hereinafter, the above operation will be described in detail.
In the power supply system of the present embodiment, the overlap of the switching noise is avoided by delaying the start point of the switching cycle of the distributed power source 30-i (i = 1 to n) with respect to the start point of the switching cycle of the main power source 10. To do.
As switching periods of the main power supply 10 and the distributed power supply 30, two types of T1 and T2 (T2> T1) are used.

システムの起動前には、主電源10のスイッチング電源部12がスイッチング動作を停止しているので、前記電源ライン20に直流電圧が出力されない。このため、電源ライン20に接続された各分散電源30−1,30−2は、非給電状態におかれて休止している。
システムの起動時には、ホスト40から主電源10に起動指令データ(“0”で構成される1バイトデータ)が出力される。これに伴い、主電源10のスイッチング電源部12がスイッチング周期T1でスイッチングするので、電源ライン20に周期T1のスイッチングノイズが重畳した所定値の直流電圧が出力される。図6(a)は、システムの起動時における主電源10のスイッチング動作を示している。
Before starting the system, the switching power supply unit 12 of the main power supply 10 stops the switching operation, so that no DC voltage is output to the power supply line 20. For this reason, each of the distributed power supplies 30-1 and 30-2 connected to the power supply line 20 is in a non-power-feeding state and is suspended.
When the system is activated, activation command data (1 byte data composed of “0”) is output from the host 40 to the main power supply 10. Accordingly, the switching power supply unit 12 of the main power supply 10 switches at the switching cycle T1, and thus a DC voltage having a predetermined value in which the switching noise of the cycle T1 is superimposed on the power supply line 20 is output. FIG. 6A shows the switching operation of the main power supply 10 when the system is started.

上記直流電圧が分散電源30−i(i=1,2)に供給されると、その各構成要素31〜35が前述した動作を実行する。そして、分散電源30−iのスイッチング制御回路36にデータ復調回路35から上記起動指令データが入力されると、該スイッチング制御回路36がスイッチング電源部37を制御して、主電源10のスイッチング周期から前記遅延時間Δtiだけ遅延するスイッチング周期T1で該スイッチング電源部37をスイッチング動作させる。   When the DC voltage is supplied to the distributed power supply 30-i (i = 1, 2), each of the components 31 to 35 performs the above-described operation. When the activation command data is input from the data demodulating circuit 35 to the switching control circuit 36 of the distributed power supply 30-i, the switching control circuit 36 controls the switching power supply unit 37 to start from the switching cycle of the main power supply 10. The switching power supply unit 37 is switched in the switching period T1 delayed by the delay time Δti.

つまり、システムの起動時においては、図6(b)および(c)に示すように、分散電源30−1(CH−1)および分散電源30−2(CH−2)の最初のスイッチング周期(T1)が、主電源10のスイッチング周期からそれぞれ時間Δt1および時間Δt2だけ遅延することになる。   That is, at the time of starting the system, as shown in FIGS. 6B and 6C, the first switching cycle of the distributed power supply 30-1 (CH-1) and the distributed power supply 30-2 (CH-2) ( T1) is delayed from the switching cycle of the main power supply 10 by time Δt1 and time Δt2, respectively.

次に、分散電源30−iが2周期目以降において主電源10のスイッチングノイズを検出した場合について説明する。
図9(a)に示すように、上記遅延時間ΔtiがΔti=Δtimin(=T2−T1)であるとすると、同図(b)に示すように、Δtimin遅延されたCHiの分散電源のスイッチング周期の終了時点が主電源10のスイッチング周期の終了時点と一致することになる。
Next, the case where the distributed power supply 30-i detects the switching noise of the main power supply 10 in the second and subsequent cycles will be described.
As shown in FIG. 9A, if the delay time Δti is Δti = Δti min (= T2−T1), as shown in FIG. 9B, the distributed power source of CHi delayed by Δti min is used. The end point of the switching cycle coincides with the end point of the switching cycle of the main power supply 10.

一方 スイッチング周期T1,T2と遅延時間Δtiの関係が
T1+Δti>T2>T1 (1)
のように設定されている場合には、分散電源30のスイッチング周期が終わる前に必ず主電源10の次のスイッチングノイズを検出することができる。この関係下における分散電源30の動作規則は次のとおりである。
分散電源30−iが2周期目以降において主電源10のスイッチングノイズを検出した場合、スイッチング制御回路36は、レジスタ33から与えられるその前のスイッチングノイズからの経過時間(主電源10のスイッチング周期を意味する)に基づいて、次のスイッチング周期をT1とT2のどちらにするかを決める。つまり、上記経過時間が周期T1に相当する場合には、次のスイッチング周期をT1に決定し、上記経過時間が周期T2に相当する場合には、次のスイッチング周期をT2に決定する。
On the other hand, the relationship between the switching periods T1 and T2 and the delay time Δti
T1 + Δti>T2> T1 (1)
In such a case, the next switching noise of the main power supply 10 can always be detected before the switching cycle of the distributed power supply 30 ends. The operation rule of the distributed power supply 30 under this relationship is as follows.
When the distributed power source 30-i detects the switching noise of the main power source 10 in the second cycle and thereafter, the switching control circuit 36 determines the elapsed time from the previous switching noise given from the register 33 (the switching cycle of the main power source 10 is changed). The next switching period is determined to be T1 or T2. That is, when the elapsed time corresponds to the cycle T1, the next switching cycle is determined as T1, and when the elapsed time corresponds to the cycle T2, the next switching cycle is determined as T2.

次の周期をT1に決定した場合は、主電源10のスイッチングノイズを検出した時点から上記遅延時間Δtiだけ遅れて次のスイッチング周期を開始させる(図7,8参照)。この場合、上記遅延時間Δtiの経過後に前のスイッチング周期が終了していなくても、強制的に次のスイッチング周期を開始させる。これは、主電源10と分散電源30−iの同期を外さないためである。
一方、次のスイッチング周期をT2に決定した場合は、現在のスイッチング周期の終了とともに次の周期を開始させる(図7,8参照)。
なお、主電源10のスイッチングノイズを検出できなかった場合は、スイッチング電源部37のスイッチング動作を停止させる。その後、スイッチングノイズを検出したら、起動時と同様にスイッチング周期T1で動作を再開する。
When the next cycle is determined as T1, the next switching cycle is started with a delay of the delay time Δti from the time point when the switching noise of the main power supply 10 is detected (see FIGS. 7 and 8). In this case, even if the previous switching cycle has not ended after the delay time Δti has elapsed, the next switching cycle is forcibly started. This is because the main power supply 10 and the distributed power supply 30-i are not out of synchronization.
On the other hand, when the next switching cycle is determined as T2, the next cycle is started with the end of the current switching cycle (see FIGS. 7 and 8).
In addition, when the switching noise of the main power supply 10 cannot be detected, the switching operation of the switching power supply unit 37 is stopped. Thereafter, when switching noise is detected, the operation is resumed at the switching cycle T1 in the same manner as at startup.

次に、スイッチング周期T1,T2と遅延時間Δtiの関係が
T2>T1+Δti>T1 (2)
のように設定されている場合について説明する。この場合、分散電源30のスイッチング周期が終わる前に必ず親の次のスイッチングノイズが検出されるとは限らない。この関係下における分散電源30−iの動作規則は次のとおりである。
Next, the relationship between the switching periods T1 and T2 and the delay time Δti is
T2> T1 + Δti> T1 (2)
The case where it is set as follows will be described. In this case, the next switching noise of the parent is not always detected before the switching cycle of the distributed power supply 30 ends. The operating rules of the distributed power supply 30-i under this relationship are as follows.

システムの起動時における動作は、前記した関係(1)が設定されている場合と同様である。2周期目以降においては、主電源10のスイッチング周期がT1である場合に、分散電源30−iが次のような動作を実行する。
a.分散電源30−iのスイッチング周期が終了する前に主電源10の次のスイッチングノイズを検出した場合、その検出時点からΔti時間が経過した時点でT1からなる次のスイッチング周期を開始させる。この場合、上記遅延時間Δtiの経過後に現スイッチング周期が終了していなくても、強制的に次のスイッチング周期を開始させる。これは、主電源10と分散電源30−iの同期を外さないためである。
b.分散電源30−iの周期が終了するまでに主電源10の次のスイッチングノイズを検出できない場合、T2からなる次のスイッチング周期を開始させる。
The operation at the time of starting the system is the same as when the relationship (1) is set. In the second and subsequent cycles, when the switching cycle of the main power supply 10 is T1, the distributed power supply 30-i performs the following operation.
a. When the next switching noise of the main power source 10 is detected before the switching cycle of the distributed power source 30-i is completed, the next switching cycle consisting of T1 is started when Δti time has elapsed from the detection time. In this case, even if the current switching cycle has not ended after the delay time Δti has elapsed, the next switching cycle is forcibly started. This is because the main power supply 10 and the distributed power supply 30-i are not out of synchronization.
b. If the next switching noise of the main power supply 10 cannot be detected by the end of the cycle of the distributed power supply 30-i, the next switching cycle consisting of T2 is started.

一方、2周期目以降において、主電源10のスイッチング周期がT2である場合、分散電源30−iは次のような動作を実行する。
a.分散電源30−iのスイッチング周期中に主電源10のスイッチングノイズを1回しか検出しない場合、自身のスイッチング周期が終了した時点でT2からなる次のスイッチング周期を開始させる。
b.分散電源30−iのスイッチング周期中に主電源10のスイッチングノイズを2回検出した場合、2回目の検出時点からΔti時間が経過した時点でT1からなる次のスイッチング周期を開始させる。この場合、上記遅延時間Δtiの経過後に自身の現スイッチング周期が終了していなくても、強制的に次のスイッチング周期を開始させる。これは、主電源10と分散電源30−iの同期を外さないためである。
c.分散電源30−iのスイッチング周期中に主電源10のスイッチングノイズを1回も検出できない場合は、スイッチング動作を停止する。その後、スイッチングノイズを検出したら、起動時と同様にスイッチング周期T1で動作を再開する。
On the other hand, after the second cycle, when the switching cycle of the main power supply 10 is T2, the distributed power supply 30-i performs the following operation.
a. When the switching noise of the main power source 10 is detected only once during the switching cycle of the distributed power source 30-i, the next switching cycle consisting of T2 is started when the own switching cycle is completed.
b. When the switching noise of the main power source 10 is detected twice during the switching cycle of the distributed power source 30-i, the next switching cycle consisting of T1 is started when Δti time has elapsed from the second detection time. In this case, even if the current switching cycle has not ended after the delay time Δti has elapsed, the next switching cycle is forcibly started. This is because the main power supply 10 and the distributed power supply 30-i are not out of synchronization.
c. When the switching noise of the main power supply 10 cannot be detected even once during the switching cycle of the distributed power supply 30-i, the switching operation is stopped. Thereafter, when switching noise is detected, the operation is resumed at the switching cycle T1 in the same manner as at startup.

ところで、前記データ復調回路35は、以上のようなスイッチング動作の間に電源ライン20を介して送信されるホスト40からの通信データを監視し、その通信データに基づく指令データをスイッチング制御回路36に出力する。そして、例えば、この指令データが出力電圧の切り替えを指令するものである場合には、スイッチング制御回路36がスイッチング電源部37の基準電圧Vref(図3参照)を変化させて、該スイッチング電源部37の出力電圧を切り替えることになる。 By the way, the data demodulating circuit 35 monitors communication data from the host 40 transmitted via the power supply line 20 during the switching operation as described above, and sends command data based on the communication data to the switching control circuit 36. Output. For example, when the command data instructs switching of the output voltage, the switching control circuit 36 changes the reference voltage V ref (see FIG. 3) of the switching power supply unit 37 to change the switching power supply unit. 37 output voltage is switched.

上述した動作の説明から明らかなように、2周期目以降における遅延時間はΔt1、Δ
t2と必ずしも一致しない。そこで、前記時分割スイッチング帯は、予め想定される最大の遅延時間を考慮して規定される。
一方、前記入出力依存スイッチング帯は、次のように設定される。すなわち、ホスト40が分散電源30−iの出力電圧を変更する指令データを出力した場合、該分散電源30−iのスイッチング電源37は、スイッチングにおけるオン・オフのデューティ比を変化させることによって指令データに対応した出力電圧を実現する。また、分散電源30−iは、その出力に接続された負荷の変動によって出力電圧が変動した場合、目標電圧を維持するために、上記デューティ比を変化させる。上記デューティ比の変化は、図5(b),(c)に示す信号のリアエッジの変化、換言すれば、このリアエッジに同期する図5(d)のスイッチングノイズの発生時間の変化をもたらす。前記入出力依存スイッチング帯は、スイッチングノイズの発生時間の変化を見越して設定される。
スイッチング禁止帯は、主電源10のスイッチング電源部12および分散電源30のスイッチング電源部37のいずれもがスイッチングをしない時間域を確保する目的で設定したものである。
As is clear from the above description of the operation, the delay time in the second and subsequent cycles is Δt1, Δ
It does not necessarily match t2. Therefore, the time division switching band is defined in consideration of the maximum delay time assumed in advance.
On the other hand, the input / output dependent switching band is set as follows. That is, when the host 40 outputs command data for changing the output voltage of the distributed power source 30-i, the switching power source 37 of the distributed power source 30-i changes the command data by changing the ON / OFF duty ratio in switching. The output voltage corresponding to is realized. Further, the distributed power source 30-i changes the duty ratio in order to maintain the target voltage when the output voltage fluctuates due to fluctuations in the load connected to the output. The change in the duty ratio causes a change in the rear edge of the signals shown in FIGS. 5B and 5C, in other words, a change in the generation time of the switching noise in FIG. 5D synchronized with the rear edge. The input / output dependent switching band is set in anticipation of changes in switching noise generation time.
The switching prohibition band is set for the purpose of ensuring a time region in which neither the switching power supply unit 12 of the main power supply 10 nor the switching power supply unit 37 of the distributed power supply 30 performs switching.

上記のように動作する本実施形態に係る電源システムによれば、主電源10に設けられたスイッチング電源部12のスイッチングノイズと各分散電源30−iのスイッチング電源37のスイッチングノイズが分散されるので、前者のスイッチングノイズと後者のスイッチングノイズの重なりが回避される。この結果、スイッチングノイズのピークレベルの増大が防止されて、該スイッチングノイズによる周辺回路要素への悪影響が抑制される。
また、主電源10のスイッチング電源部12のスイッチングタイミングと、各分散電源のスイッチング電源部37のスイッチングタイミングとが同期することになるので、主電源のスイッチング電源のスイッチングノイズを利用した主電源と各分散電源との間の通信の信頼性が向上する。
According to the power supply system according to the present embodiment that operates as described above, the switching noise of the switching power supply unit 12 provided in the main power supply 10 and the switching noise of the switching power supply 37 of each distributed power supply 30-i are distributed. The overlap of the former switching noise and the latter switching noise is avoided. As a result, an increase in the peak level of switching noise is prevented, and adverse effects on peripheral circuit elements due to the switching noise are suppressed.
Moreover, since the switching timing of the switching power supply unit 12 of the main power supply 10 and the switching timing of the switching power supply unit 37 of each distributed power supply are synchronized, the main power supply using the switching noise of the switching power supply of the main power supply and each Reliability of communication with the distributed power source is improved.

本発明に係る電源システムの実施形態を示すブロック図である。1 is a block diagram showing an embodiment of a power supply system according to the present invention. 主電源の構成例を示すブロック図である。It is a block diagram which shows the structural example of a main power supply. スイッチング電源部の構成例を示す回路図である。It is a circuit diagram which shows the structural example of a switching power supply part. 分散電源の構成例を示すブロック図である。It is a block diagram which shows the structural example of a distributed power supply. 主電源および分散電源のスイッチング電源の動作波形およびスイッチングノイズを示すチャートである。It is a chart which shows the operation waveform and switching noise of the switching power supply of a main power supply and a distributed power supply. 主電源および各分散電源の起動時におけるスイッチング周期を示すチャートである。It is a chart which shows the switching period at the time of starting of a main power supply and each distributed power supply. 主電源および各分散電源の起動後におけるスイッチング周期の一変化例を示すチャートである。It is a chart which shows an example of change of a switching cycle after starting of a main power supply and each distributed power supply. 主電源および各分散電源の起動後におけるスイッチング周期の他の変化例を示すチャートである。It is a chart which shows the other example of a change of a switching cycle after starting of a main power supply and each distributed power supply. スイッチング周期と遅延時間の関係を説明するためのチャートである。It is a chart for demonstrating the relationship between a switching period and delay time.

符号の説明Explanation of symbols

10 主電源
11 変調制御部
12 スイッチング電源部
20 電源ライン
30−1,30−2 分散電源
31 検波回路31
32 タイマ
33 レジスタ
34 時間比較判定回路
35 データ復調回路
36 スイッチング制御回路
37 スイッチング電源部
DESCRIPTION OF SYMBOLS 10 Main power supply 11 Modulation control part 12 Switching power supply part 20 Power supply line 30-1, 30-2 Distributed power supply 31 Detection circuit 31
32 Timer 33 Register 34 Time Comparison Judgment Circuit 35 Data Demodulation Circuit 36 Switching Control Circuit 37 Switching Power Supply Unit

Claims (6)

スイッチング周期を第1、第2のスイッチング周期に変化させることが可能な第1のスイッチング電源を有する主電源と、
前記主電源に接続され、該主電源の出力に基づいて作動する第2のスイッチング電源をそれぞれ有する複数の分散電源と、を備え、前記各分散電源は、
前記主電源の第1のスイッチング電源が発生するスイッチングノイズを検出するスイッチングノイズ検出手段と、
前記スイッチングノイズに基づいて、前記主電源のスイッチング周期を検出するスイッチング周期検出手段と、
前記主電源のスイッチング周期が前記第1、第2のスイッチング周期のいずれであるかを判定するスイッチング周期判定手段と、
スイッチング周期が前記主電源のスイッチング周期と同じになるように、かつ、該スイッチング周期が前記主電源のスイッチング周期から遅延して開始されるように前記第2のスイッチング電源を制御する電源制御手段と、を備え、
前記各分散電源における前記遅延の大きさを相違させたことを特徴とする電源システム。
A main power supply having a first switching power supply capable of changing the switching period to first and second switching periods;
A plurality of distributed power sources each having a second switching power source connected to the main power source and operating based on an output of the main power source, and each of the distributed power sources,
Switching noise detecting means for detecting switching noise generated by the first switching power supply of the main power supply;
Switching period detecting means for detecting a switching period of the main power source based on the switching noise;
Switching period determining means for determining whether the switching period of the main power source is the first switching period or the second switching period;
Power control means for controlling the second switching power supply so that the switching period becomes the same as the switching period of the main power supply, and the switching period is delayed from the switching period of the main power supply. With
A power supply system, wherein the magnitudes of the delays in the respective distributed power supplies are made different.
前記スイッチングノイズ検出手段は、前記スイッチングノイズを検波して対応するパルス信号に変換する検波手段を備え、このパルス信号に基づいて前記スイッチングノイズを検出するように構成されていることを特徴とする請求項1に記載の電源システム。   The switching noise detection means includes detection means for detecting the switching noise and converting it to a corresponding pulse signal, and configured to detect the switching noise based on the pulse signal. Item 2. The power supply system according to Item 1. 前記スイッチングノイズ検出手段は、前記スイッチングノイズの検出後に所定のマスク時間を計時し、このマスク時間の計時終了後に次のスイッチングノイズを検出するように構成されていることを特徴とする請求項1に記載の電源システム。   2. The switching noise detecting means is configured to time a predetermined mask time after detecting the switching noise, and to detect the next switching noise after the time measurement of the mask time is completed. The described power supply system. 前記主電源は、前記第1のスイッチング電源のスイッチング周波数を所定の通信データに基づいて変調する変調手段を備えることを特徴とする請求項1に記載の分散型電源システム。 The distributed power supply system according to claim 1, wherein the main power supply includes modulation means for modulating the switching frequency of the first switching power supply based on predetermined communication data. 前記各分散電源は、前記スイッチング周期判定手段で判定されるスイッチング周期に基づいて、前記変調手段によって変調された前記第1のスイッチング電源のスイッチング周波数より前記通信データを復調するデータ復調手段を備えることを特徴とする請求項4に記載の電源システム。 Each of the distributed power sources includes data demodulating means for demodulating the communication data based on the switching frequency of the first switching power supply modulated by the modulating means based on the switching period determined by the switching period determining means. The power supply system according to claim 4. 前記通信データは、前記各分散電源を制御するための指令データであることを特徴とする請求項4または5に記載の電源システム。
6. The power supply system according to claim 4 or 5, wherein the communication data is command data for controlling each of the distributed power supplies.
JP2006071060A 2006-03-15 2006-03-15 Power system Expired - Fee Related JP4887847B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006071060A JP4887847B2 (en) 2006-03-15 2006-03-15 Power system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006071060A JP4887847B2 (en) 2006-03-15 2006-03-15 Power system

Publications (2)

Publication Number Publication Date
JP2007252070A JP2007252070A (en) 2007-09-27
JP4887847B2 true JP4887847B2 (en) 2012-02-29

Family

ID=38595796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006071060A Expired - Fee Related JP4887847B2 (en) 2006-03-15 2006-03-15 Power system

Country Status (1)

Country Link
JP (1) JP4887847B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7449568B2 (en) 2020-11-19 2024-03-14 株式会社ユニオン Fire door locking device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077603A (en) * 2009-09-29 2011-04-14 Kyocera Mita Corp Information processing apparatus and image forming apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004248377A (en) * 2003-02-12 2004-09-02 Toyoda Mach Works Ltd Drive voltage output device and control method thereof
JP4148048B2 (en) * 2003-07-14 2008-09-10 富士電機デバイステクノロジー株式会社 Signal transmission method
JP4817045B2 (en) * 2005-10-31 2011-11-16 富士電機株式会社 Distributed power system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7449568B2 (en) 2020-11-19 2024-03-14 株式会社ユニオン Fire door locking device

Also Published As

Publication number Publication date
JP2007252070A (en) 2007-09-27

Similar Documents

Publication Publication Date Title
US8164357B2 (en) Digital noise protection circuit and method
EP2561605B1 (en) A power supply and method of operation
US9093986B2 (en) Pulse width modulation synchronization of switched mode power converters
US7888921B2 (en) Switching power supply controller with high frequency current balance
KR20010014722A (en) Voltage detecting circuit
JP2008541690A (en) Apparatus and method for synchronizing switching frequencies of a plurality of power regulators
KR20110110283A (en) Autonomous multi-device event synchronization and sequencing technique eliminating master and slave assignments
JP2003324944A (en) Power source circuit
JP4887847B2 (en) Power system
JP3688689B2 (en) DC-DC converter
US8451887B2 (en) Phase interleaving control method for a multi-channel regulator system
JP2005210845A (en) Power supply circuit
JP2004070767A (en) Controller
US9356579B2 (en) Waveform generation
CN110475324B (en) Low power heartbeat for low power mode
JP4311915B2 (en) DC-DC converter with voltage detection function
JP4817045B2 (en) Distributed power system
JP3359613B2 (en) Voltage detection circuit and voltage detection method
JP4760407B2 (en) Distributed power system
JP4821749B2 (en) Clock supply control circuit
JP2005234962A (en) Clock switching apparatus
JP2005301388A (en) Semiconductor integrated circuit
TWM650457U (en) Isolation integrated circuit and carrier frequency control circuit
KR20000056986A (en) Apparatus and method for generating a voltage for driving CRT
JP2002369371A (en) Switching power source circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090217

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111128

R150 Certificate of patent or registration of utility model

Ref document number: 4887847

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees