JP4883679B2 - Element substrate, inspection method, and manufacturing method of semiconductor device - Google Patents

Element substrate, inspection method, and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4883679B2
JP4883679B2 JP2006058820A JP2006058820A JP4883679B2 JP 4883679 B2 JP4883679 B2 JP 4883679B2 JP 2006058820 A JP2006058820 A JP 2006058820A JP 2006058820 A JP2006058820 A JP 2006058820A JP 4883679 B2 JP4883679 B2 JP 4883679B2
Authority
JP
Japan
Prior art keywords
substrate
characteristic evaluation
thin film
ring oscillator
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006058820A
Other languages
Japanese (ja)
Other versions
JP2006284565A5 (en
JP2006284565A (en
Inventor
清 加藤
小波 泉
昌彦 早川
康一郎 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006058820A priority Critical patent/JP4883679B2/en
Publication of JP2006284565A publication Critical patent/JP2006284565A/en
Publication of JP2006284565A5 publication Critical patent/JP2006284565A5/ja
Application granted granted Critical
Publication of JP4883679B2 publication Critical patent/JP4883679B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は素子基板、その検査方法、及び当該検査方法を用いた半導体装置の作製方法に関する。   The present invention relates to an element substrate, an inspection method thereof, and a method for manufacturing a semiconductor device using the inspection method.

近年、無線で情報の送受信を行う半導体装置(無線チップ、RFIDタグ等と呼ばれる)の開発が進んでいる。
一般に、LSIチップを製造する場合にはLSIチップを形成する基板上にTEG(test elementary group)と呼ばれる特性評価用素子あるいは回路が形成される。TEGを評価することで、LSIチップの製造プロセスの検証、あるいはLSI設計に用いられるパラメータの検証を行うことができる。無線チップもLSIチップによって構成されており、製造プロセスの検証等の目的で、LSIチップを形成する基板上にはTEGが設けられている。
In recent years, development of semiconductor devices (referred to as wireless chips, RFID tags, and the like) that transmit and receive information wirelessly has progressed.
Generally, when an LSI chip is manufactured, a characteristic evaluation element or circuit called a TEG (test elementary group) is formed on a substrate on which the LSI chip is formed. By evaluating the TEG, it is possible to verify the manufacturing process of the LSI chip or the parameters used for the LSI design. The wireless chip is also composed of an LSI chip, and a TEG is provided on a substrate on which the LSI chip is formed for the purpose of verifying the manufacturing process.

また半導体装置の検査工程において、非接触の検査工程が提案されている(特許文献1参照)。
特開2003−31814号公報
In addition, a non-contact inspection process has been proposed in a semiconductor device inspection process (see Patent Document 1).
JP 2003-31814 A

無線チップを構成するLSIチップは現在シリコンウェハ上に形成されたものが知られているが、可撓性のある基板に設けられたチップ(以下、可撓性を有するチップと呼ぶ)に関する開発が進められている。可撓性を有するチップは、非常に薄く、可撓性を有するために、様々な用途に用いることができる。   Although LSI chips that make up wireless chips are currently formed on silicon wafers, development related to chips provided on flexible substrates (hereinafter referred to as flexible chips) has been made. It is being advanced. Since the chip having flexibility is very thin and flexible, it can be used for various applications.

ところで、上記チップの評価は、通常、TEGを形成した基板上にプローバと呼ばれる針を接触させ、電気的特性を測定することにより行われている。つまり接触による測定を行う。しかしながら、可撓性を有するチップでは、薄い半導体層を損傷する危険性が高いため、針を接触させての自動測定は困難である。そのため接触による測定を行うには、手動で精度よく針を接触させる、あるいは所定の異方性伝導膜を用いる必要があり、時間と手間を要する。   By the way, evaluation of the above-mentioned chip is usually performed by bringing a needle called a prober into contact with a substrate on which a TEG is formed and measuring electrical characteristics. That is, measurement by contact is performed. However, since a flexible chip has a high risk of damaging a thin semiconductor layer, it is difficult to perform automatic measurement by bringing a needle into contact with the chip. Therefore, in order to perform measurement by contact, it is necessary to manually contact the needle with accuracy or to use a predetermined anisotropic conductive film, which requires time and labor.

このように、可撓性を有するチップに対して、効率よく、また高い信頼性をもって測定することは難しかった。   As described above, it has been difficult to measure the chip having flexibility efficiently and with high reliability.

また、TEGでは電極パッドを介して静電破壊の危険性がある。このような問題は電極を表面にさらすために生じる。従って、電極パッド数を極力減らしたTEG、あるいは全く有さないTEG、およびそのようなTEGを評価する方法は、TEG評価の信頼性を改善する上で有効である。   Further, TEG has a risk of electrostatic breakdown through the electrode pad. Such problems arise because the electrodes are exposed to the surface. Therefore, a TEG with the number of electrode pads reduced as much as possible, or a TEG that does not have any, and a method for evaluating such a TEG are effective in improving the reliability of TEG evaluation.

そこで本発明は、無線技術を利用して、極力電極に接触することなく、もしくは全く電極に接触することなく、半導体素子特性を評価することができるTEG、および該TEGが形成された素子基板を提供することを課題とする。また、その測定方法を提供することを課題とする。   Accordingly, the present invention provides a TEG capable of evaluating semiconductor element characteristics by using wireless technology without contacting an electrode as much as possible or without contacting an electrode, and an element substrate on which the TEG is formed. The issue is to provide. It is another object of the present invention to provide a measurement method.

上記課題を解決するために本発明では以下の手段を講ずる。   In order to solve the above problems, the present invention takes the following measures.

本発明は、アンテナコイルと、半導体素子とが直列に接続されてなる閉ループ回路を有する特性評価素子(TEG)が設けられ、閉ループ回路が設けられた領域の表面は絶縁膜で覆われている素子基板であって、当該基板を用いて半導体素子の特性を評価することができる。   In the present invention, a characteristic evaluation element (TEG) having a closed loop circuit in which an antenna coil and a semiconductor element are connected in series is provided, and the surface of the region where the closed loop circuit is provided is covered with an insulating film It is a board | substrate, The characteristic of a semiconductor element can be evaluated using the said board | substrate.

本発明の別の形態は、アンテナコイルと、半導体素子とが直列に接続された閉ループ回路を有する特性評価素子が設けられ、可撓性を有することを特徴とする素子基板であって、当該基板を用いて半導体素子の特性を評価することができる。   Another aspect of the present invention is an element substrate characterized in that a characteristic evaluation element having a closed loop circuit in which an antenna coil and a semiconductor element are connected in series is provided and has flexibility. Can be used to evaluate the characteristics of the semiconductor element.

本発明の別の形態は、アンテナコイルと、容量素子と、半導体素子とが直列に接続された閉ループ回路を有する特性評価素子が設けられ、閉ループ回路が設けられた領域の表面は絶縁膜で覆われていることを特徴とする素子基板であって、当該基板を用いて半導体素子の特性を評価することができる。   In another embodiment of the present invention, a characteristic evaluation element having a closed loop circuit in which an antenna coil, a capacitor element, and a semiconductor element are connected in series is provided, and the surface of the region where the closed loop circuit is provided is covered with an insulating film. The element substrate is characterized in that the characteristics of the semiconductor element can be evaluated using the substrate.

本発明の別の形態は、アンテナコイルと、容量素子と、半導体素子とが直列に接続された閉ループ回路を有する特性評価素子が設けられ、可撓性を有することを特徴とする素子基板であって、当該基板を用いて半導体素子の特性を評価することができる。   Another embodiment of the present invention is an element substrate characterized in that a characteristic evaluation element having a closed loop circuit in which an antenna coil, a capacitor element, and a semiconductor element are connected in series is provided and has flexibility. Thus, the characteristics of the semiconductor element can be evaluated using the substrate.

本発明の別の形態は、アンテナコイルと、電源回路と、リングオシレータと、トランジスタと、を有する特性評価素子が設けられ、電源回路はリングオシレータに電源電圧を供給する機能を有し、アンテナコイルにはリングオシレータの発振周波数で負荷変調が行われる回路が接続され、電源回路、リングオシレータ、及び、トランジスタが設けられた領域の表面は絶縁膜で覆われていることを特徴とする素子基板であって、当該基板を用いて半導体素子の特性を評価することができる。   According to another aspect of the present invention, a characteristic evaluation element including an antenna coil, a power supply circuit, a ring oscillator, and a transistor is provided, and the power supply circuit has a function of supplying a power supply voltage to the ring oscillator. Is connected to a circuit that performs load modulation at the oscillation frequency of the ring oscillator, and the surface of the region where the power supply circuit, the ring oscillator, and the transistor are provided is covered with an insulating film. Thus, the characteristics of the semiconductor element can be evaluated using the substrate.

本発明の別の形態は、アンテナコイルと、電源回路と、リングオシレータと、トランジスタと、を有する特性評価用素子が設けられ、電源回路はリングオシレータに電源電圧を供給する機能を有し、アンテナコイルにはリングオシレータの発振周波数で負荷変調が行われる回路が接続され、可撓性を有することを特徴とする素子基板であって、当該基板を用いて半導体素子の特性を評価することができる。   Another embodiment of the present invention includes a characteristic evaluation element including an antenna coil, a power supply circuit, a ring oscillator, and a transistor, and the power supply circuit has a function of supplying a power supply voltage to the ring oscillator. The coil is connected to a circuit that performs load modulation at the oscillation frequency of the ring oscillator and has flexibility, and the characteristics of the semiconductor element can be evaluated using the substrate. .

本発明の別の形態は、アンテナコイルと、リングオシレータと、トランジスタと、リングオシレータへ電源電圧の供給を行う電極パッドとを有する特性評価用素子が設けられ、アンテナコイルはリングオシレータの発振周波数で負荷変調が行われる回路が接続され、電源回路、リングオシレータ、及び、トランジスタが設けられた領域の表面は、電極パッド又は絶縁膜で構成されていることを特徴とする素子基板であって、当該基板を用いて半導体素子の特性を評価することができる。   Another embodiment of the present invention is provided with a characteristic evaluation element having an antenna coil, a ring oscillator, a transistor, and an electrode pad for supplying a power supply voltage to the ring oscillator, and the antenna coil has an oscillation frequency of the ring oscillator. A circuit board to which load modulation is performed is connected, and a surface of a region where a power supply circuit, a ring oscillator, and a transistor are provided is configured by an electrode pad or an insulating film. The characteristics of the semiconductor element can be evaluated using the substrate.

本発明の別の形態は、アンテナコイルと、リングオシレータと、トランジスタと、リングオシレータへ電源電圧の供給を行う電極パッドとを有する特性評価用素子が設けられ、アンテナコイルはリングオシレータの発振周波数で負荷変調が行われる回路が接続され、可撓性を有することを特徴とする素子基板であって、当該基板を用いて半導体素子の特性を評価することができる。   Another embodiment of the present invention is provided with a characteristic evaluation element having an antenna coil, a ring oscillator, a transistor, and an electrode pad for supplying a power supply voltage to the ring oscillator, and the antenna coil has an oscillation frequency of the ring oscillator. An element substrate characterized in that a circuit to which load modulation is performed is connected and has flexibility, and the characteristics of the semiconductor element can be evaluated using the substrate.

また本発明の検査方法は、上記したいずれかの素子基板に電磁波を印加するステップと、素子基板に吸収される電力を測定するステップと、により半導体素子の特性を評価する。
また、素子基板で消費される電力を測定することで前記半導体素子の特性を評価する。
The inspection method of the present invention evaluates the characteristics of a semiconductor element by applying an electromagnetic wave to any one of the element substrates described above and measuring the power absorbed by the element substrate.
In addition, the characteristics of the semiconductor element are evaluated by measuring the power consumed by the element substrate.

また本発明は、制御可能な電磁波をアンテナから放出可能な測定装置を用いて、電磁波を印加する。   The present invention also applies electromagnetic waves using a measuring device capable of emitting controllable electromagnetic waves from an antenna.

また本発明の検査方法は、磁界プローバにより素子基板に吸収される電力を測定するステップを有する。   The inspection method of the present invention includes a step of measuring the power absorbed by the element substrate by the magnetic field prober.

また本発明の検査方法を用いて、素子基板に設けられた半導体素子の静特性又は動特性を非接触で評価することができる。   Further, by using the inspection method of the present invention, the static characteristics or dynamic characteristics of a semiconductor element provided on an element substrate can be evaluated without contact.

また本発明の半導体装置の作製方法は、非可撓性基板上に第1の半導体層を有する特性評価用素子と、第2の半導体層を有する薄膜トランジスタを形成し、特性評価用素子に対して接触式で検査を行い、非可撓性基板を剥離して、特性評価用素子及び薄膜トランジスタを可撓性基板上に転置し、可撓性基板上に転置された特性評価用素子に対して非接触式で検査を行うことによって薄膜トランジスタの特性を評価し、薄膜トランジスタの特性が許容範囲を満たした基板を切断する。   In addition, a method for manufacturing a semiconductor device of the present invention includes forming a characteristic evaluation element having a first semiconductor layer and a thin film transistor having a second semiconductor layer over a non-flexible substrate. The contact type inspection is performed, the non-flexible substrate is peeled off, the element for characteristic evaluation and the thin film transistor are transferred onto the flexible substrate, and the element for characteristic evaluation transferred onto the flexible substrate is non-exposed. The characteristics of the thin film transistor are evaluated by performing a contact type inspection, and the substrate in which the characteristics of the thin film transistor satisfy the allowable range is cut.

本発明の別形態の半導体装置の作製方法は、非可撓性基板上に第1の半導体層を有する特性評価用素子と、第2の半導体層を有する薄膜トランジスタを形成し、特性評価用素子に対して接触式で検査を行い、非可撓性基板を剥離して、特性評価用素子及び薄膜トランジスタを可撓性基板上に転置し、可撓性基板上に転置された特性評価用素子に対して非接触式で検査を行うことによって薄膜トランジスタの特性を評価し、薄膜トランジスタの特性が許容範囲を満たした基板を切断し、切断された基板上の薄膜トランジスタを検査する工程を有する。   According to another embodiment of the present invention, there is provided a method for manufacturing a semiconductor device, in which a characteristic evaluation element having a first semiconductor layer and a thin film transistor having a second semiconductor layer are formed over a non-flexible substrate. The contact type inspection is performed, the non-flexible substrate is peeled off, the characteristic evaluation element and the thin film transistor are transferred onto the flexible substrate, and the characteristic evaluation element transferred onto the flexible substrate is transferred. Then, a non-contact type inspection is performed to evaluate the characteristics of the thin film transistor, a substrate in which the characteristics of the thin film transistor satisfy an allowable range is cut, and the thin film transistor on the cut substrate is inspected.

本発明の半導体装置の作製方法は、接触式の検査によって、特性評価用素子の電圧−電流特性を求め、可撓性基板上に転置された特性評価用素子に対して非接触式で検査を行うことによって薄膜トランジスタの特性を評価し、薄膜トランジスタの電圧−電流特性の許容範囲を満たした基板を切断する工程を有する。   According to the method for manufacturing a semiconductor device of the present invention, the voltage-current characteristic of the element for characteristic evaluation is obtained by contact type inspection, and the element for characteristic evaluation transferred on the flexible substrate is inspected in a non-contact type. It has the process of evaluating the characteristic of a thin-film transistor by performing and cut | disconnecting the board | substrate which satisfy | filled the allowable range of the voltage-current characteristic of a thin-film transistor.

本発明によって、電極パッドに針を接触させて行う測定が難しい場合も、効率よく、かつ信頼性の高い、素子特性評価を行うことができる。また、露出した電極表面の面積を極力減らすことによって、評価用素子の静電破壊を抑制することが可能となり、信頼性の高い素子特性評価を行うことができる。その結果、製造プロセス、あるいは設計パラメータの検証を効率よく行うことが可能となる。   According to the present invention, even when it is difficult to perform measurement by bringing a needle into contact with an electrode pad, it is possible to perform element characteristic evaluation efficiently and with high reliability. Further, by reducing the area of the exposed electrode surface as much as possible, electrostatic breakdown of the evaluation element can be suppressed, and highly reliable element characteristic evaluation can be performed. As a result, it is possible to efficiently verify the manufacturing process or design parameters.

本発明の実施の形態を、図面を用いて説明する。しかしながら本発明は以下の説明に限定されず、本発明の趣旨から逸脱することなくその形態を様々に変更し得ることは当業者であれば容易に理解される。したがって本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通する場合がある。   Embodiments of the present invention will be described with reference to the drawings. However, the present invention is not limited to the following description, and it will be easily understood by those skilled in the art that various modifications can be made without departing from the spirit of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Moreover, in the structure of this invention demonstrated below, the code | symbol which points to the same thing may be common between different drawings.

(実施の形態1)
本発明のTEGを有する素子基板と、これを用いて半導体素子特性を測定する方法とを図1を用いて説明する。
(Embodiment 1)
An element substrate having the TEG of the present invention and a method for measuring semiconductor element characteristics using the same will be described with reference to FIG.

本発明の素子基板107は、TEGとしてアンテナコイル105と半導体素子106が直列に接続された構成、つまり閉ループ回路を有することを特徴とする。   The element substrate 107 of the present invention has a configuration in which an antenna coil 105 and a semiconductor element 106 are connected in series as a TEG, that is, a closed loop circuit.

また当該素子基板上には、TEGによって評価される薄膜トランジスタが設けられている。当該薄膜トランジスタによって、無線チップ等の半導体装置が構成される。薄膜トランジスタ及びTEGは、同様の構成を有しており、例えば下地膜上に形成された半導体層を有する。TEG及び薄膜トランジスタがそれぞれ有する半導体層は、同時に同一工程で形成される。さらに半導体層を覆って設けられたゲート絶縁膜、ゲート絶縁膜を介して半導体層上に設けられたゲート電極、ゲート電極及び半導体層を覆って設けられた絶縁膜、絶縁膜の開口部に形成され半導体層の不純物領域に接続された配線、配線上に設けられた保護膜等を有する。保護膜は窒素を有する絶縁膜から形成すると好ましく、半導体層へのアルカリ金属等の不純物元素の侵入を防止するため、素子基板107全体に設けられている。この保護膜により配線等を覆ってしまうため、接触式での検査を行うことが難しくなってしまう。   A thin film transistor evaluated by TEG is provided on the element substrate. The thin film transistor forms a semiconductor device such as a wireless chip. The thin film transistor and the TEG have the same configuration, and include, for example, a semiconductor layer formed on a base film. The semiconductor layers included in each of the TEG and the thin film transistor are simultaneously formed in the same process. Furthermore, a gate insulating film provided to cover the semiconductor layer, a gate electrode provided on the semiconductor layer via the gate insulating film, an insulating film provided to cover the gate electrode and the semiconductor layer, and an opening in the insulating film And a wiring connected to the impurity region of the semiconductor layer, a protective film provided on the wiring, and the like. The protective film is preferably formed of an insulating film containing nitrogen, and is provided over the entire element substrate 107 in order to prevent an impurity element such as an alkali metal from entering the semiconductor layer. Since the protective film covers the wiring and the like, it is difficult to perform a contact type inspection.

半導体装置の例として無線チップ、つまり非接触型チップを形成する場合、当該チップにアンテナコイルが実装された形態となり、具体的には不純物領域に接続された配線にアンテナコイルが接続された形態となる。そのためアンテナコイルは配線と同時に形成することができる。勿論、ゲート電極と同時にアンテナコイルを形成することもできるが、配線と接続する必要があるため、コンタクトホールを介して導電層により接続する必要がある。   When a wireless chip, that is, a non-contact type chip is formed as an example of a semiconductor device, an antenna coil is mounted on the chip, specifically, an antenna coil is connected to a wiring connected to the impurity region. Become. Therefore, the antenna coil can be formed simultaneously with the wiring. Of course, the antenna coil can be formed at the same time as the gate electrode. However, since it is necessary to connect to the wiring, it is necessary to connect with the conductive layer through the contact hole.

また半導体装置の例として接触型チップを形成する場合もある。この場合、アンテナコイルと接続するための配線が露出された形態となり得る。   In some cases, a contact chip is formed as an example of a semiconductor device. In this case, the wiring for connecting to the antenna coil can be exposed.

TEGは、アンテナコイル105と半導体素子106が直列に接続された構成を有するため、アンテナコイルが実装された形態を有しており、配線又はゲート電極と同時にアンテナコイルを形成することもできる。アンテナコイルの材料は、銅(Cu)、銀(Ag)、金(Au)等の導電性材料、又は酸化インジウムスズ(ITO)、酸化インジウムスズに酸化珪素が添加された材料(ISO)等の透明導電性材料から形成することができる。またアンテナコイルは、印刷法、インクジェットを代表とする液滴吐出法、スパッタリング法、蒸着法等により形成することができる。このようなアンテナコイルを実装することによって、TEGを非接触式で検査することができる。   Since the TEG has a configuration in which the antenna coil 105 and the semiconductor element 106 are connected in series, the TEG has a form in which the antenna coil is mounted, and the antenna coil can be formed simultaneously with the wiring or the gate electrode. The material of the antenna coil is a conductive material such as copper (Cu), silver (Ag), gold (Au), or indium tin oxide (ITO), a material obtained by adding silicon oxide to indium tin oxide (ISO), or the like. It can be formed from a transparent conductive material. The antenna coil can be formed by a printing method, a droplet discharge method typified by inkjet, a sputtering method, a vapor deposition method, or the like. By mounting such an antenna coil, the TEG can be inspected in a non-contact manner.

測定装置104は、電波インターフェイス102、アンテナコイル103、制御回路101等を有し、所定の周波数と電力で電磁波を放射することができる。   The measuring device 104 includes a radio wave interface 102, an antenna coil 103, a control circuit 101, and the like, and can radiate electromagnetic waves with a predetermined frequency and power.

測定装置104から電磁波が放射されると、電磁誘導により、素子基板107上の少なくともTEGが有するアンテナコイルの両端に誘導起電力が生じる。そして、TEGが有する半導体素子106には素子特性に従った電流が流れる。このことは、素子基板107上に設けられた半導体素子106を構成する薄膜トランジスタや配線が、半導体素子106の特性に依存した電力を吸収することを意味する。そして、測定装置104によってこの電力の吸収量を測定することにより半導体素子106の特性に関する情報を得ることができる。半導体素子106の特性と薄膜トランジスタの特性との相関関係があるため、半導体装置を構成する薄膜トランジスタからなる回路の特性を評価、検査することができる。   When electromagnetic waves are radiated from the measuring device 104, induced electromotive force is generated at both ends of the antenna coil of the TEG on the element substrate 107 by electromagnetic induction. A current in accordance with element characteristics flows through the semiconductor element 106 included in the TEG. This means that the thin film transistors and wirings constituting the semiconductor element 106 provided on the element substrate 107 absorb power depending on the characteristics of the semiconductor element 106. Information on the characteristics of the semiconductor element 106 can be obtained by measuring the amount of power absorbed by the measuring device 104. Since there is a correlation between the characteristics of the semiconductor element 106 and the characteristics of the thin film transistor, it is possible to evaluate and inspect characteristics of a circuit including the thin film transistor included in the semiconductor device.

図1に示した測定系をモデル化した回路を、図2を用いて説明する。   A circuit that models the measurement system shown in FIG. 1 will be described with reference to FIG.

図2に示すように、測定装置104は、容量Cを有する容量素子と、インダクタンスL、寄生抵抗Rを有するコイルとが直列に接続された共振回路を有する。そして、当該回路へは電流iおよび電圧Vが印加されている。一方、素子基板107上のTEGが有する半導体素子106は、インピーダンスZを有し、インダクタンスL、寄生抵抗Rを有するとみなすことができるアンテナコイルを有する。なお本発明のTEGは、共振回路が設けられていない。そして測定装置104のアンテナコイル及びTEGのアンテナコイル105は相互インダクタンスMを有する。このようなアンテナコイルには、測定装置104から放射された電磁波によって、誘導起電力uが生じ、電流iが流れる。 As shown in FIG. 2, the measurement device 104 includes a capacitive element having a capacitance C 1, the inductance L 1, a resonance circuit and a coil is connected in series with a parasitic resistance R 1. A current i 1 and a voltage V are applied to the circuit. On the other hand, the semiconductor element 106 included in the TEG on the element substrate 107 has an antenna coil that has an impedance Z 2 and can be regarded as having an inductance L 2 and a parasitic resistance R 2 . Note that the TEG of the present invention is not provided with a resonance circuit. The antenna coil of the measuring device 104 and the antenna coil 105 of the TEG have a mutual inductance M. In such an antenna coil, an induced electromotive force u 2 is generated by an electromagnetic wave radiated from the measuring device 104, and a current i 2 flows.

図2にモデル化した回路において、測定装置104の共振回路に印加される電圧Vは、共振条件(C・L・ω=1)において、式1(数1)のようにあらわされる。

Figure 0004883679
In the circuit modeled in FIG. 2, the voltage V applied to the resonance circuit of the measuring device 104 is expressed by Equation 1 (Equation 1) under the resonance condition (C 1 · L 1 · ω 2 = 1). .
Figure 0004883679

さらに半導体素子106に流れる電流iは式2(数2)のように表され、誘導起電力uは、式3(数3)のように表されることから、これらを代入すると電圧Vに関する式4(数4)が得られる。なお、jは虚数単位を表す。

Figure 0004883679
Figure 0004883679
Figure 0004883679
Furthermore, since the current i 2 flowing through the semiconductor element 106 is expressed as in Equation 2 (Equation 2) and the induced electromotive force u 2 is expressed as in Equation 3 (Equation 3), when these are substituted, the voltage V 2 Equation 4 (Equation 4) is obtained. J represents an imaginary unit.
Figure 0004883679
Figure 0004883679
Figure 0004883679

式4から、測定装置104の共振回路に生じる電圧Vと電流iは比例し、比例係数はω、R、M、R、L、Zによって決まることがわかる。ω、R、M、R、Lを固定して、半導体素子106のインピーダンスZを変化させた場合、電圧Vと電流iは図3に示すようなグラフで表されることがわかる。インピーダンスZが0に等しい領域、ある値をもつ領域、無限大となる領域にわけることができる。なおある値を持つ領域は、インピーダンスZの値を大きくするにつれ、同一電圧Vに対する電流iが大きくなるといった特性を持っている。 From Equation 4, it can be seen that the voltage V and current i 1 generated in the resonance circuit of the measuring apparatus 104 are proportional, and the proportionality coefficient is determined by ω, R 1 , M, R 2 , L 2 , and Z 2 . When ω, R 1 , M, R 2 , and L 2 are fixed and the impedance Z 2 of the semiconductor element 106 is changed, the voltage V and the current i 1 can be represented by a graph as shown in FIG. Recognize. Regions impedance Z 2 is equal to 0, the area having a certain value, can be divided into regions to be infinite. The region having a certain value has a characteristic that the current i 1 with respect to the same voltage V increases as the value of the impedance Z 2 increases.

測定装置104のアンテナコイル103に印加される電圧Vと電流iは測定可能な量であるから、これよりTEGの半導体素子106のインピーダンスZの情報を得ることが可能となる。このような原理に基づいて、非接触で該半導体素子106を評価することが可能となる。そして、半導体素子106の特性と、薄膜トランジスタの特性とは、同一工程で作成されているため相関関係を求めることができる。よって半導体素子106の特性から薄膜トランジスタの特性、当該薄膜トランジスタから構成される回路及び半導体装置の特性を検査することができる。 Since the voltage V and the current i 1 applied to the antenna coil 103 of the measuring device 104 are measurable quantities, it is possible to obtain information on the impedance Z 2 of the TEG semiconductor element 106. Based on such a principle, the semiconductor element 106 can be evaluated in a non-contact manner. Since the characteristics of the semiconductor element 106 and the characteristics of the thin film transistor are created in the same process, a correlation can be obtained. Therefore, the characteristics of the thin film transistor can be inspected from the characteristics of the semiconductor element 106, and the characteristics of the circuit and the semiconductor device including the thin film transistor can be inspected.

次に、本発明のより具体的な形態について説明する。   Next, a more specific form of the present invention will be described.

図4には、インピーダンスZを持つような半導体素子としてダイオード401を用い、アンテナコイル402を有するTEGが設けられた素子基板のモデル回路図を示す。なお図4において、容量素子403を、アンテナコイル402及びダイオード401と直列に接続した構成としているが、容量素子403は設けなくともよい。容量素子403は信号の位相成分を調整するために設けているため、当該調整が不要の場合には容量素子403は設けなくとも良い。なお容量素子403を設ける場合、上記数式において容量はインピーダンスに含まれているものとする。 FIG. 4, a diode 401 used as a semiconductor element, such as having an impedance Z 2, shows a model circuit diagram of a device substrate provided with a TEG including an antenna coil 402. Note that in FIG. 4, the capacitor 403 is connected in series with the antenna coil 402 and the diode 401, but the capacitor 403 is not necessarily provided. Since the capacitor 403 is provided to adjust the phase component of the signal, the capacitor 403 is not necessarily provided when the adjustment is not necessary. Note that in the case where the capacitor element 403 is provided, the capacitor is included in the impedance in the above formula.

次に図4に示した素子基板を用いてダイオード401のしきい値電圧Uthを評価する方法について説明する。   Next, a method for evaluating the threshold voltage Uth of the diode 401 using the element substrate shown in FIG. 4 will be described.

図5(A)はダイオード401の電圧−電流特性(I−V特性と呼ぶ)のグラフであり、電極に接することなく直接得ることが難しい。一方、図5(B)は上述した原理に基づき非接触による測定から得られる、測定装置104の共振回路に生じる電圧Vと電流iの関係を表すグラフである。なお図5(B)においてグラフが急激に変化する点(V,I)がダイオード401のしきい値に相当する。 FIG. 5A is a graph of voltage-current characteristics (referred to as IV characteristics) of the diode 401, and is difficult to obtain directly without being in contact with the electrodes. On the other hand, FIG. 5B is a graph showing the relationship between the voltage V and the current i 1 generated in the resonance circuit of the measuring device 104, which is obtained from the non-contact measurement based on the principle described above. Note that a point (V 0 , I 0 ) where the graph changes abruptly in FIG. 5B corresponds to the threshold value of the diode 401.

このように測定したダイオード401のI−V特性と、ダイオード401のV,Iとの関係を求めることで、非接触式の測定のみでダイオード401のしきい値Uthを評価することが可能となる。このように本発明によりダイオード401のI−V特性と、ダイオード401のV,Iとの関係を求めることによって、ダイオード401のしきい値を得ることができるのである。 By obtaining the relationship between the IV characteristic of the diode 401 measured in this way and V 0 and I 0 of the diode 401, the threshold value Uth of the diode 401 can be evaluated only by non-contact measurement. It becomes. Thus, the threshold value of the diode 401 can be obtained by obtaining the relationship between the IV characteristic of the diode 401 and the V 0 and I 0 of the diode 401 according to the present invention.

実用的には、TEGと同じ構成となるアンテナコイル及び回路を形成した基準となる素子基板に対して、接触式による測定を行うことが好ましい。その後当該素子基板に対して、非接触による測定を行うこともできる。基準となる素子基板に対して接触式の評価を用い、同一条件下、つまり相互インダクタンスM、アンテナコイルのインダクタンスLやアンテナコイルの寄生抵抗Rが一定の条件のもとで測定することによって、TEGが有するダイオードのしきい値Uthと、非接触式測定を行ったVやIとの関係を求めることが可能となるからである。 Practically, it is preferable to perform contact measurement on an element substrate serving as a reference on which an antenna coil and a circuit having the same configuration as the TEG are formed. Thereafter, non-contact measurement can be performed on the element substrate. Using the evaluation of contact to the element substrate as a reference, the same conditions, i.e. by the mutual inductance M, the parasitic resistance R 2 of the inductance L 2 and the antenna coil of the antenna coil is measured under certain conditions This is because the relationship between the threshold value Uth of the diode of the TEG and V 0 or I 0 in which non-contact measurement is performed can be obtained.

なお当該しきい値電圧Uthは、上述した式3から、相互インダクタンスM、アンテナコイルのインダクタンスL、寄生抵抗Rを用いて計算することもできる。相互インダクタンスM、アンテナコイルのインダクタンスLやアンテナコイルの寄生抵抗Rは、本発明の素子基板、及び測定装置を用いて得ることができる。アンテナコイルのLやRは、その形状と材質で決まり、製造ばらつきを小さくすることが可能である。また、相互インダクタンスは同じ位置と測定環境下で測定することで一定に保つことが可能である。 The threshold voltage Uth can also be calculated using the mutual inductance M, the inductance L 2 of the antenna coil, and the parasitic resistance R 2 from Equation 3 described above. The parasitic resistance R 2 of the mutual inductance M, the antenna coil inductance L 2 and the antenna coil can be obtained by the element substrate of the present invention, and a measuring device used. The L 2 and R 2 of the antenna coil are determined by the shape and material, and manufacturing variations can be reduced. The mutual inductance can be kept constant by measuring under the same position and measurement environment.

またさまざまなしきい値電圧Uthを有するダイオードについて、本発明のような測定を行うことで、ダイオードのしきい値Uthと測定装置104の電圧Vの関係は、例えば図5(C)のように求めることができる。 Further, by performing measurements as in the present invention for diodes having various threshold voltages Uth, the relationship between the threshold voltage Uth of the diode and the voltage V 0 of the measuring device 104 is, for example, as shown in FIG. Can be sought.

一旦、基準となる素子基板上のダイオードのしきい値Uthと測定装置104の電圧Vの関係が得られれば、あとは非接触での測定のみで、ダイオードのしきい値を評価することが可能となる。 Once the relationship between the threshold value Uth of the diode on the reference element substrate and the voltage V 0 of the measuring device 104 is obtained, the threshold value of the diode can be evaluated only by non-contact measurement. It becomes possible.

このように本発明では、評価する素子特性(しきい値等の値)を求める場合、接触式によって評価可能な基準となる素子基板を別途準備することが好ましい。一方、評価する素子特性を相対的に比較する場合、例えば複数の素子のしきい値の比較や、単数の素子の経時変化を評価する場合には、基準となる素子基板を準備する必要はない。   As described above, in the present invention, when obtaining element characteristics to be evaluated (values such as threshold values), it is preferable to separately prepare an element substrate as a reference that can be evaluated by a contact formula. On the other hand, when comparing the element characteristics to be evaluated relatively, for example, when comparing the threshold values of a plurality of elements, or evaluating the aging of a single element, it is not necessary to prepare a reference element substrate. .

なお、本実施の形態では、半導体素子106としてダイオードを用いる場合を説明したが、半導体素子106は、トランジスタ、抵抗素子、発光素子といった素子であってもよい。また、これら半導体素子のいずれかからなる単一の素子に限らず、一般に2端子を有する素子、或いは当該素子を有する回路であればよい。上記したダイオード、トランジスタ、発光素子を用いる場合、しきい値がわかり、抵抗素子を用いる場合抵抗値がわかる。このように本発明は、非接触でしきい値や抵抗値といった素子特性を表すパラメータ(素子パラメータと呼ぶ)を得ることができ、その結果、素子特性を評価することができる。   Note that although the case where a diode is used as the semiconductor element 106 has been described in this embodiment, the semiconductor element 106 may be an element such as a transistor, a resistance element, or a light-emitting element. In addition, it is not limited to a single element made of any of these semiconductor elements, and generally, an element having two terminals or a circuit having the element may be used. When the diode, transistor, and light emitting element described above are used, the threshold value is known, and when the resistor element is used, the resistance value is known. As described above, according to the present invention, it is possible to obtain parameters (referred to as element parameters) representing element characteristics such as a threshold value and a resistance value without contact, and as a result, it is possible to evaluate the element characteristics.

非接触による測定は、測定装置の電圧Vと電流iを測定する方法に限られず、一般に測定装置104から供給する電力に関する量と、素子基板107上に設けられた回路等による電力吸収に関する量とを測定することができればよい。例えば、測定装置104の電圧Vと、素子基板107のアンテナコイル付近に設置した磁界プローバから得られる磁界強度とによって上述した評価を行うことも可能である。このような磁界強度は、スペクトラムアナライザを用いて測定することが可能である。   Non-contact measurement is not limited to the method of measuring the voltage V and current i of the measurement device, and generally relates to the amount of power supplied from the measurement device 104 and the amount of power absorption by a circuit or the like provided on the element substrate 107. It suffices if it can be measured. For example, the above-described evaluation can be performed based on the voltage V of the measuring device 104 and the magnetic field strength obtained from a magnetic field prober installed near the antenna coil of the element substrate 107. Such a magnetic field strength can be measured using a spectrum analyzer.

上記したように、本発明の素子基板によって、非接触で半導体素子特性を評価することが可能となる。その結果、電極パッドに針を接触させて行う測定が難しい場合も、効率よく、かつ信頼性の高い、素子特性評価を行うことができる。また、評価用素子の静電破壊を抑制することが可能となり、信頼性の高い素子特性評価を行うことができる。   As described above, the element substrate of the present invention makes it possible to evaluate semiconductor element characteristics in a non-contact manner. As a result, even when it is difficult to perform measurement by bringing a needle into contact with the electrode pad, it is possible to perform element characteristic evaluation efficiently and with high reliability. In addition, electrostatic breakdown of the evaluation element can be suppressed, and highly reliable element characteristic evaluation can be performed.

(実施の形態2)
実施形態1とは異なる本発明の素子基板の評価形態について説明する。
(Embodiment 2)
An evaluation mode of the element substrate of the present invention, which is different from the first embodiment, will be described.

図6には、インピーダンスZを有する半導体素子601を評価する素子基板のモデル回路図を示す。素子基板に設けられたTEGは、アンテナコイル602、半導体素子601、及び容量素子603が直列に接続された回路、つまり閉ループ回路を有する。なお図4と同様に、容量素子603は設けなくともよい。 Figure 6 shows a model circuit diagram of an element substrate for evaluating the semiconductor device 601 having an impedance Z 2. The TEG provided on the element substrate has a circuit in which an antenna coil 602, a semiconductor element 601, and a capacitor 603 are connected in series, that is, a closed loop circuit. Note that as in FIG. 4, the capacitor 603 is not necessarily provided.

TEGの評価では、半導体製造プロセスにおいて、半導体素子の特性が許容される範囲内に入っているかどうかを判断することが重要な目的の一つである。ここでは、図6に示す素子基板を用いて半導体素子601の特性が許容範囲に入っているかどうかを評価する方法について説明する。   In the TEG evaluation, it is one of the important purposes to determine whether or not the characteristics of the semiconductor element are within an allowable range in the semiconductor manufacturing process. Here, a method for evaluating whether or not the characteristics of the semiconductor element 601 are within the allowable range using the element substrate shown in FIG. 6 will be described.

まず、基準となる素子基板のTEGとして、図6に示した素子基板と同じ構造のアンテナコイルおよび半導体素子601を有する構成とする。そして、接触式による測定と非接触式による測定の両方が可能となるTEGが複数形成された素子基板を準備する。接触式による測定を行う場合には、TEGはアンテナ等に接続される接続配線が露出した形態となっている。また非接触式による測定を行う場合には、TEGはアンテナを実装している形態となっている。このような形態をそれぞれ有するTEGを同一素子基板上に設ければよい。勿論、このような形態を有するTEGをそれぞれ別の素子基板上に設けてもよい。またさらに非接触式で測定を行う場合、素子基板として可撓性基板を用いることができる。   First, the TEG of the reference element substrate is configured to include an antenna coil and a semiconductor element 601 having the same structure as the element substrate shown in FIG. Then, an element substrate on which a plurality of TEGs capable of both contact-type measurement and non-contact-type measurement is formed is prepared. In the case of performing contact measurement, the TEG has a form in which the connection wiring connected to the antenna or the like is exposed. In the case of performing non-contact measurement, the TEG has an antenna mounted form. TEGs each having such a form may be provided on the same element substrate. Of course, you may provide TEG which has such a form on another element board | substrate, respectively. Further, when measurement is performed in a non-contact manner, a flexible substrate can be used as the element substrate.

このような素子基板を用い、接触式測定により相互インダクタンスM、アンテナコイルのインダクタンスLや寄生抵抗R一定のもとで半導体素子601を測定する。そして半導体素子601のV−I特性と、非接触式で測定を行った結果に相当する半導体素子のV−i曲線の関係を求めることができる。さらに多くのTEGを測定し、許容範囲のばらつきに入った半導体素子のV−iの領域を求めることで、許容される範囲を求めることができる。 Using such an element substrate, the mutual inductance M by the contact measurement, measuring the inductance L 2 and the parasitic resistance R 2 fixed semiconductor device 601 under the antenna coil. Then, the relationship between the VI characteristic of the semiconductor element 601 and the Vi 1 curve of the semiconductor element corresponding to the result of the non-contact measurement can be obtained. Further, an allowable range can be obtained by measuring a larger number of TEGs and obtaining a V-i 1 region of the semiconductor element that falls within the tolerance range.

例えば、半導体素子601の許容される特性が図7(A)の斜線領域のように表されるとき、非接触式(V,i)平面では、図7(B)の斜線領域のように表すことができる。これは接触式で得られた図7(A)に示すV−I特性は、非接触式で得られた図7(B)に示すV−I特性と相関があるために求めることができる。図7(B)に示すように得られた許容特性図に基づき、非接触で半導体素子601の評価を行うことができる。 For example, when the allowable characteristic of the semiconductor element 601 is expressed as a hatched area in FIG. 7A, in the non-contact (V, i 1 ) plane, as in the hatched area in FIG. Can be represented. This can be obtained because the VI characteristic shown in FIG. 7A obtained by the contact type has a correlation with the VI characteristic shown in FIG. 7B obtained by the non-contact type. Based on the allowable characteristic diagram obtained as shown in FIG. 7B, the semiconductor element 601 can be evaluated in a non-contact manner.

そして、一旦、半導体素子601の許容される特性が(V,i)平面上の領域として得られれば、あとは非接触での測定のみで半導体素子の特性が許容範囲に入っているかどうかを評価することが可能となる。なお、許容される特性の範囲は、半導体装置の仕様に基づき決定することができる。 Once the allowable characteristics of the semiconductor element 601 are obtained as a region on the (V, i 1 ) plane, it is determined whether the characteristics of the semiconductor element are within the allowable range only by non-contact measurement. It becomes possible to evaluate. The allowable characteristic range can be determined based on the specifications of the semiconductor device.

なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。   Note that this embodiment mode can be freely combined with the above embodiment modes.

(実施の形態3)
本実施の形態では、上記実施の形態2に示した評価方法を用いた半導体装置の作製工程について説明する。
(Embodiment 3)
In this embodiment, a manufacturing process of a semiconductor device using the evaluation method described in Embodiment 2 will be described.

図17(A)に示すように、素子基板となるガラス基板701に、TEG及びチップ等を構成する半導体層を形成する。ガラス基板等の非可撓性基板上に形成することによって、接触式でTEGを検査することが可能となる。TEGを接触式で検査することにより、図7(A)に示すようなV−I特性を得る(図17(D)のS100)。そして、図7(B)に示すような非接触式測定における許容特性図(V−i曲線)を作成する(図17(D)のS101)。 As shown in FIG. 17A, a semiconductor layer that forms a TEG, a chip, and the like is formed over a glass substrate 701 serving as an element substrate. By forming on a non-flexible substrate such as a glass substrate, the TEG can be inspected in a contact manner. By inspecting the TEG by a contact method, a VI characteristic as shown in FIG. 7A is obtained (S100 in FIG. 17D). Then, an allowable characteristic diagram (Vi- 1 curve) in the non-contact measurement as shown in FIG. 7B is created (S101 in FIG. 17D).

次いで、図17(B)に示すように、ガラス基板701を剥離し、素子基板として可撓性基板702を設ける。当該可撓性基板702上のTEG703に対して非接触式で検査を行う(図17(D)のS102)。そして上記許容特性図における許容特性を満たす素子基板か否かを判断する(図17(D)のS103)。許容特性とは素子パラメータのいずれかを用いることができる。   Next, as illustrated in FIG. 17B, the glass substrate 701 is peeled off, and a flexible substrate 702 is provided as an element substrate. The TEG 703 on the flexible substrate 702 is inspected in a non-contact manner (S102 in FIG. 17D). Then, it is determined whether or not the element substrate satisfies the permissible characteristic in the permissible characteristic diagram (S103 in FIG. 17D). Any of the element parameters can be used as the allowable characteristic.

TEGに対して非接触式で検査を行うことによって、当該TEGの静特性、又は動特性を得ることもできる。   By inspecting the TEG in a non-contact manner, the static characteristic or dynamic characteristic of the TEG can be obtained.

その後、図17(C)に示すように、許容特性を満たすと判断された素子基板は各チップ704に切断され(図17(D)のS104)、完成する(図17(D)のS105)。以上のようにして、チップ等の半導体装置を作製することができる。   After that, as shown in FIG. 17C, the element substrate determined to satisfy the allowable characteristics is cut into each chip 704 (S104 in FIG. 17D) and completed (S105 in FIG. 17D). . As described above, a semiconductor device such as a chip can be manufactured.

このとき、各チップ704に対する検査を行ってもよい(図17(D)のS106)。各チップに対する検査は、アンテナが実装されているチップの場合、非接触式で検査を行うことができ、アンテナが実装されていないチップの場合、アンテナ用接続端子に接して接触式で検査を行うことができる。   At this time, each chip 704 may be inspected (S106 in FIG. 17D). The inspection for each chip can be performed in a non-contact manner in the case of a chip on which an antenna is mounted, and the contact inspection is performed in contact with the antenna connection terminal in the case of a chip without an antenna. be able to.

図17(D)に、上記工程をフローチャートに示す。図17(D)に示すように、許容特性を満たすと判断された素子基板は各チップに切断され、完成する。以上のようにして、チップ等の半導体装置を作製することができる。   FIG. 17D shows the above process in a flowchart. As shown in FIG. 17D, the element substrate determined to satisfy the allowable characteristics is cut into each chip and completed. As described above, a semiconductor device such as a chip can be manufactured.

このような本発明の素子基板を用いた評価方法により、素子基板単位でチップ等の半導体装置の不良を検査することができる。その結果、半導体装置の不良検査の迅速化を図ることができる。   By such an evaluation method using the element substrate of the present invention, a defect of a semiconductor device such as a chip can be inspected for each element substrate. As a result, it is possible to speed up the defect inspection of the semiconductor device.

(実施の形態4)
実施形態1及び2とは異なる本発明の素子基板の構成と評価形態について説明する。
(Embodiment 4)
The configuration and evaluation mode of the element substrate of the present invention, which is different from the first and second embodiments, will be described.

本発明の素子基板は、図8(A)に示すようにアンテナコイル804、容量素子805、電源回路801、トランジスタ803、リングオシレータ802を具備したTEGを有する。アンテナコイル804、容量素子805、電源回路801は直列に接続されており、トランジスタ803は、容量素子805及びアンテナコイル804と並列に接続されている。トランジスタ803のゲート電極はリングオシレータ802の出力(Sout)に接続されており、電源回路801は一方が接地され(GND)、他方はリングオシレータ802の電源(VDD)に接続されている。トランジスタ803は、アンテナコイルの負荷変調用のトランジスタとして機能を奏する。また、リングオシレータの発振周波数で負荷変調を行う回路の代表例として、容量素子805と抵抗806からなる回路を図8(A)に示す。   The element substrate of the present invention includes a TEG including an antenna coil 804, a capacitor 805, a power supply circuit 801, a transistor 803, and a ring oscillator 802 as shown in FIG. The antenna coil 804, the capacitor 805, and the power supply circuit 801 are connected in series, and the transistor 803 is connected in parallel with the capacitor 805 and the antenna coil 804. The gate electrode of the transistor 803 is connected to the output (Sout) of the ring oscillator 802, one power supply circuit 801 is grounded (GND), and the other is connected to the power supply (VDD) of the ring oscillator 802. The transistor 803 functions as a load modulation transistor for the antenna coil. FIG. 8A illustrates a circuit including a capacitor 805 and a resistor 806 as a typical example of a circuit that performs load modulation at the oscillation frequency of the ring oscillator.

このような素子基板において、アンテナコイル804に誘導起電力が生じると、電源回路801は電源電圧を生成し、リングオシレータ802に供給する。リングオシレータ802は電力供給を受けると、発振信号を出力し、当該発振信号によってトランジスタ803のスイッチングを行うことができる。そして測定装置104は、電力供給が変化する周期を測定することで、リングオシレータの発振周波数を評価することができる。   In such an element substrate, when an induced electromotive force is generated in the antenna coil 804, the power supply circuit 801 generates a power supply voltage and supplies it to the ring oscillator 802. When the ring oscillator 802 receives power supply, the ring oscillator 802 outputs an oscillation signal, and the transistor 803 can be switched by the oscillation signal. And the measuring apparatus 104 can evaluate the oscillation frequency of a ring oscillator by measuring the period when electric power supply changes.

具体的な評価方法としては、例えば、リングオシレータの発振周波数を測定し、その相対的な変化を評価する。あらゆるストレス状況下での経時変化や、さまざまな環境下での周波数の変化を評価することで、リングオシレータや電源回路の信頼性を評価することができる。   As a specific evaluation method, for example, the oscillation frequency of the ring oscillator is measured and the relative change is evaluated. The reliability of ring oscillators and power supply circuits can be evaluated by evaluating changes over time under various stress conditions and changes in frequency under various environments.

または実際の無線チップで使用する電源回路を採用して、リングオシレータの発振周波数を測定する。無線チップの論理回路の周波数特性とリングオシレータの周波数特性には相関があるため、発振周波数を測定することで、同一工程で製造された無線チップの特性を評価することができる。つまり、無線チップが有する電源回路の能力を、TEGとして形成されたリングオシレータによって評価することが可能である。   Alternatively, a power supply circuit used in an actual wireless chip is employed to measure the oscillation frequency of the ring oscillator. Since there is a correlation between the frequency characteristics of the logic circuit of the wireless chip and the frequency characteristics of the ring oscillator, the characteristics of the wireless chip manufactured in the same process can be evaluated by measuring the oscillation frequency. That is, the capability of the power supply circuit included in the wireless chip can be evaluated by a ring oscillator formed as a TEG.

またリングオシレータ802からの放射電磁波を、磁界プローバ及びスペクトラムアナライザや、磁界プローバ及びオシロスコープを用いて測定することにより、リングオシレータや電源回路の信頼性を評価することができる。   Further, by measuring the radiated electromagnetic wave from the ring oscillator 802 using a magnetic field prober and spectrum analyzer, a magnetic field prober and an oscilloscope, the reliability of the ring oscillator and the power supply circuit can be evaluated.

また実施の形態1又は2で示したように、リングオシレータを用いた場合であっても基準となる素子基板を準備するとよい。基準となる素子基板には、接触式で測定できるリングオシレータ、及び非接触式で測定できるリングオシレータが設けられている。その結果、リングオシレータの動特性又は静特性、つまり発振周波数と電源の関係を評価することも可能である。また実施の形態1又は2で示したように、より多くのリングオシレータを設けることにより、許容される特性の範囲を決めることができる。   Further, as shown in the first or second embodiment, a reference element substrate may be prepared even when a ring oscillator is used. The reference element substrate is provided with a ring oscillator that can be measured by a contact type and a ring oscillator that can be measured by a non-contact type. As a result, it is possible to evaluate the dynamic characteristics or static characteristics of the ring oscillator, that is, the relationship between the oscillation frequency and the power supply. Further, as shown in the first or second embodiment, by providing a larger number of ring oscillators, an allowable characteristic range can be determined.

なお上記測定及び評価を行うことができる限り、図8(B)に示すように、トランジスタ803を省略した形態であってもよい。トランジスタ803は、アンテナコイルの負荷変調用に設けており、負荷変調が不要であれば設ける必要はない。   Note that as long as the above measurement and evaluation can be performed, the transistor 803 may be omitted as illustrated in FIG. The transistor 803 is provided for antenna coil load modulation, and need not be provided if load modulation is unnecessary.

なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。   Note that this embodiment mode can be freely combined with the above embodiment modes.

実施の形態4に用いる電源回路801の具体例を示す。   A specific example of the power supply circuit 801 used in Embodiment 4 will be described.

図9に示した電源回路は、ダイオード901及びダイオード902が直列に接続されており、ダイオード901の出力と、ダイオード902の入力間に容量素子903が設けられている。ダイオード902の入力は接地され(GND)ている。このような電源回路は、ダイオード901の入力に振幅Vinの交流信号を入力し、電源電圧Voutを出力する回路である。入力した交流信号はダイオード901によって整流され、容量素子903によって安定化される。   In the power supply circuit illustrated in FIG. 9, a diode 901 and a diode 902 are connected in series, and a capacitor 903 is provided between the output of the diode 901 and the input of the diode 902. The input of the diode 902 is grounded (GND). Such a power supply circuit is a circuit that inputs an AC signal having an amplitude Vin to the input of the diode 901 and outputs a power supply voltage Vout. The input AC signal is rectified by the diode 901 and stabilized by the capacitor 903.

図10に示した電源回路は、図9に示した電源回路に相当する電源1001の後段に、レギュレータ1002を設けた構成である。レギュレータ1002は、入力電圧によらず出力電圧をほぼ一定に保つための回路であって、公知の回路を用いることができる。図10に示した電源回路は、図11に示すように、入力する交流信号の振幅Vinにあまり依存せずに安定した電圧を出力することができる点で好ましい。   The power supply circuit shown in FIG. 10 has a configuration in which a regulator 1002 is provided at the subsequent stage of the power supply 1001 corresponding to the power supply circuit shown in FIG. The regulator 1002 is a circuit for keeping the output voltage substantially constant regardless of the input voltage, and a known circuit can be used. The power supply circuit shown in FIG. 10 is preferable in that it can output a stable voltage without depending much on the amplitude Vin of the input AC signal, as shown in FIG.

本発明のTEGは、接触による測定を行う場合であっても適用することができる。そして、接触させる電極パッド数は少ないほうが、静電破壊は起こりにくい。また、可撓性を有するチップにおいて、多数の電極パッドによる接触測定は困難であるが、少ない電極パッドであれば接触測定が可能な場合もある。   The TEG of the present invention can be applied even when performing measurement by contact. And the electrostatic breakdown is less likely to occur when the number of electrode pads to be brought into contact is small. Further, in a chip having flexibility, contact measurement with a large number of electrode pads is difficult, but contact measurement may be possible with a small number of electrode pads.

このような場合、図12、図13にモデル回路図を示したようなTEGが設けられた素子基板を用いてもよい。図12に示したTEGは、容量素子1204、アンテナコイル1203、トランジスタ1202、リングオシレータ1201、及び2個の電源パッド1205、1206を有する。電源パッド1205、1206からは電源電圧が供給される。そしてリングオシレータ1201の電源(VDD)とGNDとは、それぞれ電源パッド1205、1206に接続されている。このようなTEGをリングオシレータ評価回路と呼び、リングオシレータ評価回路は、発振周波数を無線によって測定することができる回路と表現することができる。   In such a case, an element substrate provided with a TEG as shown in the model circuit diagrams of FIGS. 12 and 13 may be used. The TEG illustrated in FIG. 12 includes a capacitor 1204, an antenna coil 1203, a transistor 1202, a ring oscillator 1201, and two power supply pads 1205 and 1206. A power supply voltage is supplied from the power supply pads 1205 and 1206. The power (VDD) and GND of the ring oscillator 1201 are connected to power pads 1205 and 1206, respectively. Such a TEG is called a ring oscillator evaluation circuit, and the ring oscillator evaluation circuit can be expressed as a circuit capable of measuring the oscillation frequency wirelessly.

このようなリングオシレータ評価回路を有する素子基板は、入力する電源電圧と発振周波数の両方を測定できるため、リングオシレータ1201の特性を正確に評価することが可能である。その結果、薄膜トランジスタから形成される回路の特性も正確に評価し得る。   Since the element substrate having such a ring oscillator evaluation circuit can measure both the input power supply voltage and the oscillation frequency, the characteristics of the ring oscillator 1201 can be accurately evaluated. As a result, the characteristics of the circuit formed from the thin film transistor can be accurately evaluated.

また電極パッド数を減らす構成としては、図13に示すように、2個の電極パッド1302、1303を共通として、複数のリングオシレータ評価回路1301(1)〜1301(n)を並列に接続した構成もある。複数のリングオシレータ評価回路を接続することによって、特性評価精度を向上させることができる。   As a configuration for reducing the number of electrode pads, as shown in FIG. 13, a configuration in which two electrode pads 1302 and 1303 are shared and a plurality of ring oscillator evaluation circuits 1301 (1) to 1301 (n) are connected in parallel. There is also. The characteristic evaluation accuracy can be improved by connecting a plurality of ring oscillator evaluation circuits.

なお、本実施例は上記実施の形態と自由に組み合わせたり、上記実施の形態のTEGと置き換えることができる。   Note that this embodiment can be freely combined with the above embodiment or replaced with the TEG of the above embodiment.

本実施例では、リングオシレータ評価回路を有する素子基板を、スペクトラムアナライザを用いて測定した結果を示す。   In this example, a result of measuring an element substrate having a ring oscillator evaluation circuit using a spectrum analyzer is shown.

図14に示すように、スペーサ141に支持された一対の基体140の間に、スペクトラムアナライザ用アンテナコイル144を挿入する。一基体上に配置された、リングオシレータ評価回路を有する評価用素子基板143に、ピコプローブ針142を接触させ、接続されたオシロスコープに測定周波数を出力する。なおリングオシレータは51段配置し、n型の薄膜トランジスタのチャネル幅は10μm、p型の薄膜トランジスタのチャネル幅は20μmとし、両薄膜トランジスタのチャネル長は1μmとし、ゲート絶縁膜の膜厚は40nmとした。またn型の薄膜トランジスタはLDD構造とし、p型の薄膜トランジスタはシングルドレイン構造とした。   As shown in FIG. 14, the spectrum analyzer antenna coil 144 is inserted between a pair of bases 140 supported by the spacer 141. A picoprobe needle 142 is brought into contact with an evaluation element substrate 143 having a ring oscillator evaluation circuit arranged on one base, and a measurement frequency is output to a connected oscilloscope. The ring oscillator was arranged in 51 stages, the channel width of the n-type thin film transistor was 10 μm, the channel width of the p-type thin film transistor was 20 μm, the channel length of both thin film transistors was 1 μm, and the thickness of the gate insulating film was 40 nm. The n-type thin film transistor has an LDD structure, and the p-type thin film transistor has a single drain structure.

図15には、オシロスコープによるリングオシレータの発振周波数の測定結果を示す。
図16には、スペクトラムアナライザによるリングオシレータの発振周波数の測定結果を示す。
図15に示す波形と、図16に示す波形とがほぼ一致するため、非接触アンテナを使用したスペクトラムアナライザによって非接触式でリングオシレータ評価回路の発振周波数を測定できることが分かる。
FIG. 15 shows the measurement result of the oscillation frequency of the ring oscillator using an oscilloscope.
FIG. 16 shows the measurement result of the oscillation frequency of the ring oscillator by the spectrum analyzer.
Since the waveform shown in FIG. 15 and the waveform shown in FIG. 16 substantially match, it can be seen that the oscillation frequency of the ring oscillator evaluation circuit can be measured in a non-contact manner by a spectrum analyzer using a non-contact antenna.

本発明の素子基板および測定装置からなるブロック図Block diagram comprising the element substrate and measuring apparatus of the present invention 本発明の半導体素子の評価原理を説明する回路図The circuit diagram explaining the evaluation principle of the semiconductor element of this invention 本発明の半導体素子特性の評価方法を説明するグラフThe graph explaining the evaluation method of the semiconductor element characteristic of this invention 本発明の素子基板に形成された回路図Circuit diagram formed on the element substrate of the present invention 本発明の半導体素子の評価方法を説明するグラフThe graph explaining the evaluation method of the semiconductor element of this invention 本発明の素子基板に形成された回路図Circuit diagram formed on the element substrate of the present invention 本発明の半導体素子の評価方法を説明するグラフThe graph explaining the evaluation method of the semiconductor element of this invention 本発明の素子基板に形成された回路図Circuit diagram formed on the element substrate of the present invention 本発明の素子基板に形成された電源回路の回路図Circuit diagram of power supply circuit formed on element substrate of the present invention 本発明の素子基板に形成された電源回路の回路図Circuit diagram of power supply circuit formed on element substrate of the present invention 本発明の素子基板に形成された電源回路の特性曲線Characteristic curve of power supply circuit formed on element substrate of the present invention 本発明の素子基板に形成された回路図Circuit diagram formed on the element substrate of the present invention 本発明の素子基板に形成された回路図Circuit diagram formed on the element substrate of the present invention スペクトラムアナライザによる測定モデル図Measurement model with spectrum analyzer オシロスコープによるリングオシレータの発振周波数の測定結果Measurement results of oscillation frequency of ring oscillator using oscilloscope スペクトラムアナライザによるリングオシレータの発振周波数の測定結果Measurement results of ring oscillator oscillation frequency using spectrum analyzer 本発明の評価方法を用いた半導体装置の作製方法を示す図FIG. 6 is a diagram showing a method for manufacturing a semiconductor device using the evaluation method of the present invention.

符号の説明Explanation of symbols

101 制御回路
102 電波インターフェイス
103 アンテナコイル
104 測定装置
105 アンテナコイル
106 半導体素子
107 素子基板
140 基体
141 スペーサ
142 ピコプローブ針
143 評価用素子基板
144 スペクトラムアナライザ用アンテナコイル
401 ダイオード
402 アンテナコイル
403 容量素子
601 半導体素子
602 アンテナコイル
603 容量素子
701 ガラス基板
702 可撓性基板
801 電源回路
802 リングオシレータ
803 トランジスタ
804 アンテナコイル
805 容量素子
901 ダイオード
902 ダイオード
903 容量素子
1001 電源
1002 レギュレータ
1201 リングオシレータ
1202 トランジスタ
1203 アンテナコイル
1204 容量素子
1205 電源パッド
1301 リングオシレータ評価回路
1302 電極パッド
DESCRIPTION OF SYMBOLS 101 Control circuit 102 Radio wave interface 103 Antenna coil 104 Measuring apparatus 105 Antenna coil 106 Semiconductor element 107 Element board 140 Base 141 Spacer 142 Pico probe needle 143 Evaluation element board 144 Spectrum analyzer antenna coil 401 Diode 402 Antenna coil 403 Capacitance element 601 Semiconductor Element 602 Antenna coil 603 Capacitor element 701 Glass substrate 702 Flexible substrate 801 Power supply circuit 802 Ring oscillator 803 Transistor 804 Antenna coil 805 Capacitor element 901 Diode 902 Diode 903 Capacitor element 1001 Power supply 1002 Regulator 1201 Ring oscillator 1202 Transistor 1203 Antenna coil 1204 Capacitor Element 1205 Power supply pad 1301 Phosphorus Oscillator evaluation circuit 1302 electrode pad

Claims (26)

アンテナコイルと、半導体素子とが電気的に直列に接続された閉ループ回路を有する特
性評価用素子が設けられ、前記閉ループ回路が設けられた領域の表面は絶縁膜で覆われて
いることを特徴とする素子基板。
A characteristic evaluation element having a closed loop circuit in which an antenna coil and a semiconductor element are electrically connected in series is provided, and a surface of the region in which the closed loop circuit is provided is covered with an insulating film. Element substrate to be used.
アンテナコイルと、半導体素子とが電気的に直列に接続された閉ループ回路を有する特
性評価用素子が設けられ、可撓性を有することを特徴とする素子基板。
An element substrate characterized by having a characteristic evaluation element having a closed loop circuit in which an antenna coil and a semiconductor element are electrically connected in series and having flexibility.
請求項1または請求項2において、
前記半導体素子はダイオード、トランジスタ、発光素子、抵抗素子、容量素子のいずれ
かであることを特徴とする素子基板。
In claim 1 or claim 2,
2. The element substrate according to claim 1, wherein the semiconductor element is any one of a diode, a transistor, a light emitting element, a resistance element, and a capacitor element.
アンテナコイルと、容量素子と、半導体素子とが電気的に直列に接続された閉ループ回
路を有する特性評価用素子が設けられ、前記閉ループ回路が設けられた領域の表面は絶縁
膜で覆われていることを特徴とする素子基板。
A characteristic evaluation element having a closed loop circuit in which an antenna coil, a capacitor element, and a semiconductor element are electrically connected in series is provided, and a surface of the region where the closed loop circuit is provided is covered with an insulating film An element substrate.
アンテナコイルと、容量素子と、半導体素子とが電気的に直列に接続された閉ループ回
路を有する特性評価用素子が設けられ、可撓性を有することを特徴とする素子基板。
An element substrate characterized in that a characteristic evaluation element having a closed loop circuit in which an antenna coil, a capacitor element, and a semiconductor element are electrically connected in series is provided and has flexibility.
請求項4または請求項5において、
前記半導体素子はダイオード、トランジスタ、発光素子、抵抗素子のいずれかであるこ
とを特徴とする素子基板。
In claim 4 or claim 5,
The element substrate, wherein the semiconductor element is any one of a diode, a transistor, a light emitting element, and a resistance element.
アンテナコイルと、電源回路と、リングオシレータと、トランジスタと、を有する特性
評価用素子が設けられ、
前記電源回路は前記リングオシレータに電源電圧を供給する機能を有し、
前記アンテナコイルには、前記トランジスタを有し、前記リングオシレータの発振周波数で負荷変調が行われる回路が電気的に接続され、
前記電源回路、前記リングオシレータ、及び、前記トランジスタが設けられた領域の表
面は絶縁膜で覆われていることを特徴とする素子基板。
An element for characteristic evaluation having an antenna coil, a power supply circuit, a ring oscillator, and a transistor is provided.
The power supply circuit has a function of supplying a power supply voltage to the ring oscillator;
The antenna coil has the transistor, and is electrically connected to a circuit that performs load modulation at the oscillation frequency of the ring oscillator,
The element substrate, wherein the surface of the region where the power supply circuit, the ring oscillator, and the transistor are provided is covered with an insulating film.
アンテナコイルと、電源回路と、リングオシレータと、トランジスタと、を有する特性
評価用素子が設けられ、
前記電源回路は前記リングオシレータに電源電圧を供給する機能を有し、
前記アンテナコイルには、前記トランジスタを有し、前記リングオシレータの発振周波数で負荷変調が行われる回路が電気的に接続され、
可撓性を有することを特徴とする素子基板。
An element for characteristic evaluation having an antenna coil, a power supply circuit, a ring oscillator, and a transistor is provided.
The power supply circuit has a function of supplying a power supply voltage to the ring oscillator;
The antenna coil has the transistor, and is electrically connected to a circuit that performs load modulation at the oscillation frequency of the ring oscillator,
An element substrate having flexibility.
アンテナコイルと、リングオシレータと、トランジスタと、前記リングオシレータへ電
源電圧の供給を行う電極パッドとを有する特性評価用素子が設けられ、
前記アンテナコイルは、前記トランジスタを有し、前記リングオシレータの発振周波数で負荷変調が行われる回路が電気的に接続され、
前記電源回路、前記リングオシレータ、及び、前記トランジスタが設けられた領域の表
面は、前記電極パッドが設けられた領域を除いて絶縁膜で覆われていることを特徴とする素子基板。
A characteristic evaluation element having an antenna coil, a ring oscillator, a transistor, and an electrode pad for supplying a power supply voltage to the ring oscillator is provided.
The antenna coil includes the transistor, and a circuit that performs load modulation at an oscillation frequency of the ring oscillator is electrically connected;
An element substrate, wherein a surface of a region where the power supply circuit, the ring oscillator, and the transistor are provided is covered with an insulating film except for a region where the electrode pad is provided .
アンテナコイルと、リングオシレータと、トランジスタと、前記リングオシレータへ電
源電圧の供給を行う電極パッドとを有する特性評価用素子が設けられ、
前記アンテナコイルは、前記トランジスタを有し、前記リングオシレータの発振周波数で負荷変調が行われる回路が電気的に接続され、
可撓性を有することを特徴とする素子基板。
A characteristic evaluation element having an antenna coil, a ring oscillator, a transistor, and an electrode pad for supplying a power supply voltage to the ring oscillator is provided.
The antenna coil includes the transistor, and a circuit that performs load modulation at an oscillation frequency of the ring oscillator is electrically connected;
An element substrate having flexibility.
請求項7乃至請求項10のいずれか一において、
前記トランジスタは負荷変調を行う機能を有することを特徴とする素子基板。
In any one of Claims 7 to 10,
The element substrate having a function of performing load modulation.
請求項1乃至請求項6のいずれか一に記載の素子基板に電磁波を放射し、
前記素子基板で消費される電力を測定することで前記半導体素子の特性を評価すること
を特徴とする検査方法。
Radiating electromagnetic waves to the element substrate according to any one of claims 1 to 6,
An inspection method characterized by evaluating characteristics of the semiconductor element by measuring electric power consumed by the element substrate.
請求項1乃至請求項6のいずれか一に記載の素子基板に、アンテナから電磁波を放
ることができる測定装置を用いて、前記電磁波を放射し、
前記アンテナに生じる電流又は電圧を測定することで前記半導体素子の特性を評価することを特徴とする検査方法。
The element substrate according to any one of claims 1 to 6, using a measuring device capable to <br/> Rukoto radiate electromagnetic waves from the antenna, and radiate the electromagnetic wave,
An inspection method for evaluating characteristics of the semiconductor element by measuring a current or a voltage generated in the antenna.
請求項1乃至請求項6のいずれか一に記載の素子基板に、電磁波をアンテナから放
能な測定装置を用いて、電磁波を放射するステップと、
磁界プローバにより前記素子基板に吸収される電力を測定するステップと、
により前記半導体素子の特性を評価することを特徴とする検査方法。
The element substrate according to any one of claims 1 to 6, an electromagnetic wave with a release morphism friendly <br/> ability measurement apparatus from the antenna, the steps of emitting an electromagnetic wave,
Measuring power absorbed by the element substrate by a magnetic field prober;
An inspection method characterized by evaluating the characteristics of the semiconductor element.
請求項12乃至請求項14のいずれか一に記載の検査方法を用いて、前記素子基板に設
けられた半導体素子の静特性を非接触で評価することを特徴とする検査方法。
An inspection method, wherein the static characteristics of a semiconductor element provided on the element substrate are evaluated in a non-contact manner using the inspection method according to claim 12.
請求項7乃至請求項9のいずれか一に記載の素子基板に、電磁波をアンテナから放
能な測定装置を用いて、電磁波を放射するステップと、
前記アンテナに生じる電流又は電圧を測定するステップと、
により、前記リングオシレータの特性を評価することを特徴とする検査方法。
The element substrate according to any one of claims 7 to 9, an electromagnetic wave with a release morphism friendly <br/> ability measurement apparatus from the antenna, the steps of emitting an electromagnetic wave,
Measuring the current or voltage generated in the antenna;
An inspection method characterized by evaluating characteristics of the ring oscillator.
請求項7乃至請求項9のいずれか一に記載の素子基板に、電磁波をアンテナから放
能な測定装置を用いて、電磁波を放射するステップと、
磁界プローバにより前記素子基板に吸収される電力を測定するステップと、
により、前記リングオシレータの特性を評価することを特徴とする検査方法。
The element substrate according to any one of claims 7 to 9, an electromagnetic wave with a release morphism friendly <br/> ability measurement apparatus from the antenna, the steps of emitting an electromagnetic wave,
Measuring power absorbed by the element substrate by a magnetic field prober;
An inspection method characterized by evaluating characteristics of the ring oscillator.
請求項7乃至請求項9のいずれか一に記載の素子基板に、電磁波をアンテナから放
能な測定装置を用いて、電磁波を放射するステップと、
前記リングオシレータから放された電磁波を測定するステップと、
により、前記リングオシレータの特性を評価する検査方法。
The element substrate according to any one of claims 7 to 9, an electromagnetic wave with a release morphism friendly <br/> ability measurement apparatus from the antenna, the steps of emitting an electromagnetic wave,
Measuring a morphism electromagnetic wave release from the ring oscillator,
An inspection method for evaluating characteristics of the ring oscillator.
請求項16乃至請求項18のいずれか一に記載の検査方法を用いて、前記素子基板に設
けられた半導体素子の動特性を非接触で評価することを特徴とする検査方法。
19. An inspection method using the inspection method according to claim 16, wherein the dynamic characteristics of the semiconductor element provided on the element substrate is evaluated in a non-contact manner.
請求項12乃至請求項19のいずれか一に記載の検査方法を用いて、前記素子基板を非
接触で検査する方法を有することを特徴とする半導体装置の作製方法。
A method for manufacturing a semiconductor device, comprising: a method for inspecting the element substrate in a non-contact manner using the inspection method according to claim 12.
第1の基板上に第1の半導体層を有する特性評価用素子と、第2の半導体層を有する薄
膜トランジスタを形成し、
前記特性評価用素子に対して接触式で検査を行い、
前記第1の基板から前記特性評価用素子及び前記薄膜トランジスタを剥離し、
前記特性評価用素子及び前記薄膜トランジスタを第2の基板上に転置し、
前記第2の基板上に転置された特性評価用素子に対して非接触式で検査を行うことによ
って前記薄膜トランジスタの特性を評価し、
前記薄膜トランジスタの特性が許容範囲を満たした前記第2の基板を切断することを特
徴とする半導体装置の作製方法。
Forming a characteristic evaluation element having a first semiconductor layer and a thin film transistor having a second semiconductor layer on a first substrate;
Perform contact inspection on the element for characteristic evaluation,
Peeling the element for characteristic evaluation and the thin film transistor from the first substrate;
Transferring the element for characteristic evaluation and the thin film transistor on a second substrate;
Evaluating the characteristics of the thin film transistor by performing a non-contact type inspection on the element for characteristic evaluation transferred on the second substrate;
A method for manufacturing a semiconductor device, comprising cutting the second substrate in which characteristics of the thin film transistor satisfy an allowable range.
第1の基板上に第1の半導体層を有する特性評価用素子と、第2の半導体層を有する薄
膜トランジスタを形成し、
前記特性評価用素子に対して接触式で検査を行い、
前記第1の基板から前記特性評価用素子及び前記薄膜トランジスタを剥離し、
前記特性評価用素子及び前記薄膜トランジスタを第2の基板上に転置し、
前記第2の基板上に転置された特性評価用素子に対して非接触式で検査を行うことによ
って前記薄膜トランジスタの特性を評価し、
前記薄膜トランジスタの特性が許容範囲を満たした前記第2の基板を切断し、
前記切断された第2の基板上の薄膜トランジスタを検査することを特徴とする半導体装
置の作製方法。
Forming a characteristic evaluation element having a first semiconductor layer and a thin film transistor having a second semiconductor layer on a first substrate;
Perform contact inspection on the element for characteristic evaluation,
Peeling the element for characteristic evaluation and the thin film transistor from the first substrate;
Transferring the element for characteristic evaluation and the thin film transistor on a second substrate;
Evaluating the characteristics of the thin film transistor by performing a non-contact type inspection on the element for characteristic evaluation transferred on the second substrate;
Cutting the second substrate in which the characteristics of the thin film transistor satisfy an allowable range;
A method for manufacturing a semiconductor device, comprising: inspecting a thin film transistor on the cut second substrate.
第1の基板上に第1の半導体層を有する特性評価用素子と、第2の半導体層を有する薄
膜トランジスタを形成し、
前記特性評価用素子に対して接触式で検査を行い、
前記接触式の検査によって、前記特性評価用素子の電圧−電流特性を求め、
前記第1の基板から前記特性評価用素子及び前記薄膜トランジスタを剥離し、
前記特性評価用素子及び前記薄膜トランジスタを第2の基板上に転置し、
前記第2の基板上に転置された特性評価用素子に対して非接触式で検査を行うことによ
って前記薄膜トランジスタの特性を評価し、
前記薄膜トランジスタの特性が、前記電圧−電流特性の許容範囲を満たした前記第2の
基板を切断することを特徴とする半導体装置の作製方法。
Forming a characteristic evaluation element having a first semiconductor layer and a thin film transistor having a second semiconductor layer on a first substrate;
Perform contact inspection on the element for characteristic evaluation,
By the contact type inspection, the voltage-current characteristic of the element for characteristic evaluation is obtained,
Peeling the element for characteristic evaluation and the thin film transistor from the first substrate;
Transferring the element for characteristic evaluation and the thin film transistor on a second substrate;
Evaluating the characteristics of the thin film transistor by performing a non-contact type inspection on the element for characteristic evaluation transferred on the second substrate;
A method for manufacturing a semiconductor device, comprising: cutting the second substrate in which characteristics of the thin film transistor satisfy an allowable range of the voltage-current characteristics.
第1の基板上に第1の半導体層を有する特性評価用素子と、第2の半導体層を有する薄
膜トランジスタを形成し、
前記特性評価用素子に対して接触式で検査を行い、
前記接触式の検査によって、前記特性評価用素子の電圧−電流特性を求め、
前記第1の基板から前記特性評価用素子及び前記薄膜トランジスタを剥離し、
前記特性評価用素子及び前記薄膜トランジスタを第2の基板上に転置し、
前記第2の基板上に転置された特性評価用素子に対して非接触式で検査を行うことによ
って前記薄膜トランジスタの特性を評価し、
前記薄膜トランジスタの特性が、前記電圧−電流特性の許容範囲を満たした前記第2の
基板を切断し、
前記切断された第2の基板上の薄膜トランジスタを検査することを特徴とする半導体装
置の作製方法。
Forming a characteristic evaluation element having a first semiconductor layer and a thin film transistor having a second semiconductor layer on a first substrate;
Perform contact inspection on the element for characteristic evaluation,
By the contact type inspection, the voltage-current characteristic of the element for characteristic evaluation is obtained,
Peeling the element for characteristic evaluation and the thin film transistor from the first substrate;
Transferring the element for characteristic evaluation and the thin film transistor on a second substrate;
Evaluating the characteristics of the thin film transistor by performing a non-contact type inspection on the element for characteristic evaluation transferred on the second substrate;
Cutting the second substrate where the characteristics of the thin film transistor satisfy the allowable range of the voltage-current characteristics;
A method for manufacturing a semiconductor device, comprising: inspecting a thin film transistor on the cut second substrate.
請求項21乃至請求項24のいずれか一において、
前記第1の半導体層と、前記第2の半導体層とは同一工程で前記第1の基板上に形成す
ることを特徴とする半導体装置の作製方法。
In any one of Claims 21 to 24,
The method for manufacturing a semiconductor device, wherein the first semiconductor layer and the second semiconductor layer are formed over the first substrate in the same step.
請求項21乃至請求項25のいずれか一において、In any one of Claims 21 to 25,
前記第2の基板は可撓性を有することを特徴とする半導体装置の作製方法。The method for manufacturing a semiconductor device, wherein the second substrate has flexibility.
JP2006058820A 2005-03-07 2006-03-06 Element substrate, inspection method, and manufacturing method of semiconductor device Expired - Fee Related JP4883679B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006058820A JP4883679B2 (en) 2005-03-07 2006-03-06 Element substrate, inspection method, and manufacturing method of semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005061717 2005-03-07
JP2005061717 2005-03-07
JP2006058820A JP4883679B2 (en) 2005-03-07 2006-03-06 Element substrate, inspection method, and manufacturing method of semiconductor device

Publications (3)

Publication Number Publication Date
JP2006284565A JP2006284565A (en) 2006-10-19
JP2006284565A5 JP2006284565A5 (en) 2009-04-16
JP4883679B2 true JP4883679B2 (en) 2012-02-22

Family

ID=37406628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006058820A Expired - Fee Related JP4883679B2 (en) 2005-03-07 2006-03-06 Element substrate, inspection method, and manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4883679B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808253B2 (en) 2005-12-02 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Test method of microstructure body and micromachine
JP2007175861A (en) * 2005-12-02 2007-07-12 Semiconductor Energy Lab Co Ltd Inspection method for micro-structure and micro-machine
JP2016180673A (en) * 2015-03-24 2016-10-13 株式会社デンソー Semiconductor integrated circuit and test system therefor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08334541A (en) * 1995-06-05 1996-12-17 Mitsubishi Electric Corp Current detector and method for detecting contact part at printed-wiring board utilizing it
CA2308820A1 (en) * 2000-05-15 2001-11-15 The Governors Of The University Of Alberta Wireless radio frequency technique design and method for testing of integrated circuits and wafers

Also Published As

Publication number Publication date
JP2006284565A (en) 2006-10-19

Similar Documents

Publication Publication Date Title
US7821279B2 (en) Element substrate, inspecting method, and manufacturing method of semiconductor device
US9318394B2 (en) Apparatus and methods for through substrate via test
US7105856B1 (en) Test key having a chain circuit and a kelvin structure
US6717426B2 (en) Blade-like connecting needle
KR20090018715A (en) Ac coupled parametric test probe
JP4883679B2 (en) Element substrate, inspection method, and manufacturing method of semiconductor device
US20110227601A1 (en) Test method of semiconductor integrated circuit and test system, and semiconductor integrated circuit
JP2008107216A (en) Measuring method, switching device and measuring system equipped with the switching device
US20080105891A1 (en) Method for determining self-heating free I-V characterstics of a transistor
CN110506212B (en) Electrical connection device
US8704531B2 (en) Loop element and noise analyzer
JP2014143236A (en) Semiconductor device
JPH06295949A (en) Inspecting device and method and semiconductor device
CN105203852B (en) Test board and testing scheme for integrated passive devices
US20140320156A1 (en) Apparatus for detecting misalignment of test pad
Elsobky et al. Characterization of on-foil sensors and ultra-thin chips for HySiF integration
JP2006284565A5 (en)
TWI580980B (en) Method of measuring electrical length in semiconductor testing apparatus and method of conductive region of wafer alignment
US9070651B2 (en) Non-linear kerf monitor and design structure thereof
US8723528B2 (en) Active 2-dimensional array structure for parallel testing
JP2007189498A (en) Semiconductor device and manufacturing method therefor
JP4877465B2 (en) Semiconductor device, semiconductor device inspection method, semiconductor wafer
CN203950019U (en) Test board and test macro for integrated passive devices
JP2010056132A (en) Semiconductor device
US20050268186A1 (en) Semiconductor wafer with test circuit and manufacturing method

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4883679

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees