JP4879700B2 - 表示装置及びその駆動方法 - Google Patents
表示装置及びその駆動方法 Download PDFInfo
- Publication number
- JP4879700B2 JP4879700B2 JP2006284608A JP2006284608A JP4879700B2 JP 4879700 B2 JP4879700 B2 JP 4879700B2 JP 2006284608 A JP2006284608 A JP 2006284608A JP 2006284608 A JP2006284608 A JP 2006284608A JP 4879700 B2 JP4879700 B2 JP 4879700B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- transistor
- light emitting
- emitting element
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 36
- 230000015654 memory Effects 0.000 claims description 46
- 230000006870 function Effects 0.000 claims description 18
- 239000010410 layer Substances 0.000 description 33
- 239000010408 film Substances 0.000 description 18
- 239000000463 material Substances 0.000 description 18
- 230000000694 effects Effects 0.000 description 8
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000005192 partition Methods 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 4
- 238000005401 electroluminescence Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 125000001424 substituent group Chemical group 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 125000000962 organic group Chemical group 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910002808 Si–O–Si Inorganic materials 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- Y02B20/343—
-
- Y02B20/346—
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
本発明は、デジタルビデオ信号を入力して、画像の表示を行う表示装置に関する。また、表示装置を用いた電子機器に関する。
近年、画素を発光ダイオード（ＬＥＤ）などの表示素子で形成した、いわゆる自発光型の表示装置が注目を浴びている。このような自発光型の表示装置に用いられる表示素子としては、有機発光ダイオード（ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、有機ＥＬ素子、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）素子などとも言う）が注目を集めており、ＥＬディスプレイなどに用いられるようになってきている。ＯＬＥＤなどの表示素子は自発光型であるため、液晶ディスプレイに比べて画素の視認性が高く、バックライトが不要で対応速度が速いなどの利点がある。なお、表示素子の輝度は、そこを流れる電流値によって制御される。
このような表示装置の階調を表現する駆動方式として、アナログ階調方式とデジタル階調方式がある。アナログ方式には、表示素子の発光強度をアナログ制御する方式と表示素子の発光時間をアナログ制御する方式がある。アナログ階調方式においては、表示素子の発光強度をアナログ制御する方式がよく用いられている。
しかし、発光強度をアナログ制御する方式は、画素毎の薄膜トランジスタ（以下ＴＦＴともいう）の特性バラツキの影響を受けやすく、画素毎の輝度にもバラツキが生じてしまう。一方、デジタル階調方式はデジタル制御で表示素子をオンオフさせ、階調を表現している。デジタル階調方式の場合、画素毎の輝度の均一性に優れているが、発光、非発光の２状態しかないため、このままでは、２階調しか表現できない。そこで、別の手法としては、画素の発光面積に重みを付けてその選択により階調表示を行う面積階調方式と、発光時間に重みをつけてその選択により階調表示を行う時間階調方式とがある。そして、デジタル階調方式の場合には、高精細化にも適している時間階調法が用いられることが多い（特許文献１参照。）。
特開２００２−６８０８号公報
デジタル階調方式において、時間階調法を用いることにより高精細化が可能となる。しかし、高精細化が進むにつれて画素数が増える。よって、信号の書き込みを行う画素数も増加することになる。
また、高階調表示を行うためにも、サブフレーム数を増加しなければならない。よって、画素への信号の書き込みの回数が増加する。
そこで、時間階調方式を行う場合、１フレーム期間をビット数で分割し、階調表現するための信号の書き込み回数を減らし、消費電力の低減を図ることが可能な表示装置を提供することを課題とする。また、時間階調方式で表示を行う電子機器の小型化を実現することを課題とする。
上記課題を鑑み本発明は、１個の発光素子に対して、同じ構成を有する回路が設けられたことを特徴とする。該回路は、それぞれ該発光素子を選択するためのスイッチング用素子と、該発光素子を駆動するための駆動用素子とが設けられている。例えば、該回路に機能の異なるスイッチング用素子を複数設けることにより、フレームメモリを削減することができる。または該回路は１つのスイッチング素子を有するが、複数の回路間で信号線を複数設けることによりフレームメモリを削減することができる。このようにフレームメモリの縮小又は削除を行うことにより、狭額縁化が図られた表示装置を得ることができる。
本発明の一形態は、発光素子と、発光素子に対して並列に接続された複数の駆動用トランジスタと、発光素子と複数の駆動用トランジスタとの間にそれぞれの駆動用トランジスタが別々に一つのスイッチング用トランジスタと対応するように設けられた複数のスイッチング用トランジスタと、を有することを特徴とする表示装置である。
本発明の別形態は、発光素子と、発光素子に対して並列に接続された複数の駆動用トランジスタと、発光素子と、複数の駆動用トランジスタとの間にそれぞれの駆動用トランジスタが別々に一つの第１のスイッチング用トランジスタと対応するように設けられた複数の第１のスイッチング用トランジスタと、駆動用トランジスタにそれぞれの駆動用トランジスタが別々に一つの第２のスイッチング用トランジスタと対応するように接続され、且つ複数の信号線にそれぞれの信号線が別々に一つの第２のスイッチング用トランジスタと対応するように接続された複数の第２のスイッチング用トランジスタと、を有することを特徴とする表示装置である。
本発明において、信号線の数は、駆動用トランジスタの数と等しいことを特徴とする。
本発明の別形態は、発光素子と、発光素子に対して並列に接続された第１の駆動用トランジスタ及び第２の駆動用トランジスタと、発光素子と第１の駆動用トランジスタとの間に設けられた第１のスイッチング用トランジスタと、発光素子と第２の駆動用トランジスタとの間に設けられた第２のスイッチング用トランジスタと、を有することを特徴とする表示装置である。
本発明の別形態は、発光素子と、発光素子に対して並列に接続された第１の駆動用トランジスタ、及び第２の駆動用トランジスタと、発光素子と第１の駆動用トランジスタとの間に設けられた第１のスイッチング用トランジスタと、発光素子と第２の駆動用トランジスタとの間に設けられた第２のスイッチング用トランジスタと、第１の駆動用トランジスタに接続され、且つ信号線に接続された第３のスイッチング用トランジスタと、第２の駆動用トランジスタに接続され、且つ信号線に接続された第４のスイッチング用トランジスタと、を有することを特徴とする表示装置である。
本発明の別形態は、発光素子と、発光素子に対して並列に接続された第１の駆動用トランジスタ、及び第２の駆動用トランジスタと、発光素子と第１の駆動用トランジスタとの間に設けられた第１のスイッチング用トランジスタと、発光素子と第２の駆動用トランジスタとの間に設けられた第２のスイッチング用トランジスタと、第１の駆動用トランジスタに接続され、且つ第１の信号線に接続された第３のスイッチング用トランジスタと、第２の駆動用トランジスタに接続され、且つ第２の信号線に接続された第４のスイッチング用トランジスタと、を有することを特徴とする表示装置である。
本発明の別形態は、発光素子と、発光素子に対して並列に接続された第１の駆動用トランジスタ、第２の駆動用トランジスタ、及び第３の駆動用トランジスタと、第１の駆動用トランジスタに接続され、且つ第１の信号線に接続された第１のスイッチング用トランジスタと、第２の駆動用トランジスタに接続され、且つ第２の信号線に接続された第２のスイッチング用トランジスタと、第３の駆動用トランジスタに接続され、且つ第３の信号線に接続された第３のスイッチング用トランジスタと、を有することを特徴とする表示装置である。
本発明の別形態は、発光素子と、発光素子に対して並列に接続された第１の駆動用トランジスタ、第２の駆動用トランジスタ、及び第３の駆動用トランジスタとを有し、第１の駆動用トランジスタは第１の電源供給線に接続され、第２の駆動用トランジスタは第２の電源供給線に接続され、第３の駆動用トランジスタは第３の電源供給線に接続されることを特徴とする表示装置である。
本発明の別形態は、発光素子と、発光素子と接続され、且つ並列に接続された複数の駆動用トランジスタと、発光素子及び複数の駆動用トランジスタの間にそれぞれの駆動用トランジスタが別々に一つのスイッチング用トランジスタと対応するように設けられた複数のスイッチング用トランジスタと、を有し、第１の書き込み期間で、複数の駆動用トランジスタのいずれか一の駆動用トランジスタが選択され、発光素子が発光し、第１の書き込み期間後に第２の書き込み期間で、複数の駆動用トランジスタの駆動用トランジスタとは異なる駆動用トランジスタが選択され、発光素子が発光することを特徴とする表示装置の駆動方法である。
本発明の別形態は、発光素子と、発光素子と接続され、且つ並列に接続された複数の駆動用トランジスタと、発光素子及び複数の駆動用トランジスタの間にそれぞれの駆動用トランジスタが別々に一つのスイッチング用トランジスタと対応するように設けられた複数のスイッチング用トランジスタと、を有し、第１の書き込み期間で、複数の駆動用トランジスタのいずれか一の駆動用トランジスタが選択され、発光素子が発光し、第１の書き込み期間後に第２の書き込み期間で、複数の駆動用トランジスタの駆動用トランジスタとは異なる駆動用トランジスタが選択され、発光素子が発光し、第１の書き込み期間後の第１の表示期間と、第２の書き込み期間後の第２の表示期間との比は１：２となることを特徴とする表示装置の駆動方法である。
上記信号線はソース信号線とすることができる。また上記駆動用トランジスタは発光素子を駆動するための駆動用トランジスタとして用いることができる。
時間階調方式による画素への信号書き込みの回数を減らすことができ、消費電力の低減を図ることが可能な表示装置を提供することができる。また、ＩＣに含まれるフレームメモリの縮小又は削除することができるため、電子機器の小型化を提供することができる。さらに、本発明の画素構成では、前記効果に加え疑似輪郭を低減することが可能である。
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態における画素構成を図１に示し説明する。なお、本実施の形態で用いている画素構成は、１画素のみを図示しているが、表示装置の画素部には行方向と列方向にマトリクスに複数の画素が配置されている。本実施の形態では、スイッチング用素子にＴＦＴを用いて説明するが、トランジスタ機能を有する素子であれば本発明に適用することができる。
本実施の形態における画素構成を図１に示し説明する。なお、本実施の形態で用いている画素構成は、１画素のみを図示しているが、表示装置の画素部には行方向と列方向にマトリクスに複数の画素が配置されている。本実施の形態では、スイッチング用素子にＴＦＴを用いて説明するが、トランジスタ機能を有する素子であれば本発明に適用することができる。
図１に示す画素は、スイッチング用ＴＦＴ１０１、１０２、１０４、１０５、駆動用ＴＦＴ１０３、１０６、発光素子１０７、ゲート信号線１０８、１０９、ゲート走査線１１０、１１１、ソース信号線１１２、電源供給線１１３を有している。駆動用ＴＦＴ１０３、１０６は、発光素子１０７に並列に接続している。スイッチング用ＴＦＴ１０１のゲート配線の一部、つまりゲート端子はゲート走査線１１０に接続され、ソース配線又はドレイン配線の一方の一部（これを第１端子と記す）はソース信号線１１２に接続され、ソース配線又はドレイン配線の他方の一部（これを第２端子と記す）は駆動用ＴＦＴ１０３のゲート端子に接続されている。そして、駆動用ＴＦＴ１０３の第１端子は電源供給線１１３に接続され、第２端子はスイッチング用ＴＦＴ１０２の第１端子に接続されている。さらに、スイッチング用ＴＦＴ１０２のゲート端子はゲート信号線１０８に接続され、第２端子は発光素子１０７の第１電極に接続されている。同様に、スイッチング用ＴＦＴ１０４のゲート端子はゲート走査線１１１に接続され、第１端子はソース信号線１１２に接続され、第２端子は駆動用ＴＦＴ１０６のゲート端子に接続される。そして、駆動用ＴＦＴ１０６の第１端子は電源供給線１１３に接続され、第２端子はスイッチング用ＴＦＴ１０５の第１端子に接続されている。さらに、スイッチング用ＴＦＴ１０５のゲート端子はゲート信号線１０９に接続され、第２端子は発光素子１０７の第１電極に接続されている。なお、スイッチング用ＴＦＴ１０２及び１０５の第２端子は互いに接続され、かつ、発光素子１０７の第１電極に接続されている。
つまり、本実施の形態の画素は、１個の発光素子に対して、２つのスイッチング用ＴＦＴと駆動用ＴＦＴを有する回路が２つ接続されているような構成になっている。このように本発明は、１つの発光素子に対して、同じ構成を有する回路を一つの画素に複数個設けたことを特徴とする。一の回路で書き込んでいるときに、他の回路で次に書き込む情報を保持することができる。それにより、フレームメモリを縮小又は削除することができる。
ここで、発光素子の第２電極には低電位側電位が設定されている。なお、低電位側電位とは、電源供給線１１３に設定される高電位側電位を基準にして低電位側電位＜高電位側電位を満たす電位であり、低電位側電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電位側電位と低電位側電位との電位差を発光素子１０７に印加して、発光素子に電流を流して発光素子１０７を発光させるため、高電位側電位と低電位側電位との電位差が発光素子１０７の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
また、本実施の形態において、スイッチング用ＴＦＴ１０１、１０４はｎチャネル型ＴＦＴであり、スイッチング用ＴＦＴ１０２、１０５、駆動用ＴＦＴ１０３、１０６はｐチャネル型ＴＦＴである。但し、本発明はＴＦＴの極性には限定されず、スイッチング用ＴＦＴ１０１、１０４がｐチャネル型ＴＦＴであり、スイッチング用ＴＦＴ１０２、１０５、駆動用ＴＦＴ１０３、１０６がｎチャネル型ＴＦＴであってもよい。この場合、ソース信号線や電源供給線の電位の高低を反転させればよい。
続いて、本実施の形態の動作について図６を用いて説明する。
ゲート走査線１１０及び１１１が順に選択され、ソース信号線１１２からスイッチング用ＴＦＴ１０１及び１０４を介して、Ｌレベル又はＨレベルの信号が駆動用ＴＦＴ１０３及び１０６のゲート端子に入力される。駆動用ＴＦＴ１０３及び１０６のゲート端子に、Ｌレベルの信号が入力されると駆動用ＴＦＴ１０３及び１０６はオンとなる。このとき、ゲート信号線１０８にＨレベルが書き込まれ、ゲート信号線１０９にはＬレベルが書き込まれて、それぞれスイッチング用ＴＦＴ１０２、１０５のゲート端子に入力されると、スイッチング用ＴＦＴ１０１又は１０４を介して、駆動用ＴＦＴのゲート端子にＬレベルの信号が入力された場合、かつ、スイッチング用ＴＦＴ１０２または１０５のゲート端子にＬレベルが入力されたとき、発光素子１０７は発光する。つまり、ＳＦ１期間では、スイッチング用ＴＦＴ１０５のゲート端子にＬレベルが入力されているので、スイッチング用ＴＦＴ１０４を介してソース信号線１１２からＬレベルの信号が入力されたとき、発光素子１０７は発光する。
次に、ゲート信号線１０８にＬレベルが書き込まれ、ゲート信号線１０９にＨレベルが書き込まれて、スイッチング用ＴＦＴ１０２、１０５のゲート端子に入力されると、スイッチング用ＴＦＴ１０１又は１０４を介して、駆動用ＴＦＴのゲート端子にＬレベルの信号が入力された場合、かつ、スイッチング用ＴＦＴ１０２または１０５のゲート端子にＬレベルが入力されたとき、発光素子１０７は発光する。つまり、ＳＦ２期間では、スイッチング用ＴＦＴ１０２のゲート端子にＬレベルが入力されているので、スイッチング用ＴＦＴ１０１を介してソース信号線１１２からＬレベルの信号が入力されたとき、発光素子１０７は発光する。
ここで、ゲート信号線１０８及び１０９のＬレベル及びＨレベルの信号は、電源供給線１１３の電位並びにスイッチング用ＴＦＴ１０２及び１０５のしきい値を考慮し（Ｌレベルは低く、Ｈレベルは高く設定）、スイッチング用ＴＦＴ１０２及び１０５を確実にオン又はオフできる値にする。また、ソース信号線１１２のＬレベル及びＨレベルの信号は、電源供給線１１３の電位並びに駆動用ＴＦＴ１０３及び１０６のしきい値を考慮し、駆動用ＴＦＴ１０３及び１０６を確実にオン又はオフできる値にする。また、ゲート走査線１１０及び１１１の電位は、前記ソース信号線１１２の電位並びにスイッチング用ＴＦＴ１０１及び１０４の閾値を考慮し、スイッチング用ＴＦＴ１０１及び１０４を確実にオン又はオフできる値にする。
本実施の形態では、図６に示すように１フレーム期間を２個のサブフレーム期間に 分割し、各サブフレームで発光時間の割合を変え、発光時間の総量（合計）が（目的とする）階調毎に差が付く（異なる）ことによって、階調を表現する。つまりここでは、発光期間の割合、つまり発光期間の長さはＴ ｓ１：Ｔｓ２＝１：２である。
このような画素構成により、時間階調方式による画素への信号書き込みの回数を減らすことができ、消費電力の低減を図ることができる。また、フレームメモリの縮小又は削除することができる。さらに、本発明の画素構成では、前記効果に加え疑似輪郭を低減することが可能である。
（実施の形態２）
本実施の形態における画素構成を図５に示し説明する。本実施の形態は、実施の形態１のソース信号線１１２を２本に分け、ゲート走査線１１０、１１１を１本に共通化したものである。
本実施の形態における画素構成を図５に示し説明する。本実施の形態は、実施の形態１のソース信号線１１２を２本に分け、ゲート走査線１１０、１１１を１本に共通化したものである。
図５に示す画素は、ソース信号線５１２、５１４、ゲート走査線５１０を有し、スイッチング用ＴＦＴ５０１の第１端子をソース信号線５１２に接続し、スイッチング用ＴＦＴ５０４の第１端子をソース信号線５１４に接続している。そして、スイッチング用ＴＦＴ５０１、５０４のゲート端子は共に、ゲート走査線５１０に接続されている。他のスイッチング用ＴＦＴ５０２および５０５、駆動用ＴＦＴ５０３および５０６、発光素子５０７、ゲート信号線５０８、５０９、電源供給線５１３による接続関係は実施の形態１と同様であるため、ここでは説明を省略する。
スイッチング用ＴＦＴ５０１、５０４のゲート端子は、ゲート走査線５１０に接続されているため同時に選択されてしまうが、ソース信号線を５１２、５１４の２本に分けることで、所望のタイミングで制御することができる。
このような画素構成により、時間階調方式による画素への信号書き込みの回数を減らすことができ、消費電力の低減を図ることができる。また、フレームメモリの縮小又は削除することができる。さらに、本発明の画素構成では、前記効果に加え疑似輪郭を低減することが可能である。
（実施の形態３）
本実施の形態における画素構成を図２に示し説明する。
本実施の形態における画素構成を図２に示し説明する。
図２に示す画素は、スイッチング用ＴＦＴ２０１、２０３、２０４、２０５、２０７、２０８、駆動用ＴＦＴ２０２、２０６、発光素子２０９、ゲート信号線２１０、２１１、ゲート走査線２１２、２１３、ソース信号線２１４、電源供給線２１５を有している。スイッチング用ＴＦＴ２０１のゲート端子がゲート走査線２１２に接続され、第１端子（ソース又はドレイン端子）がソース信号線２１４に接続され、第２端子は駆動用ＴＦＴ２０２及びスイッチング用ＴＦＴ２０３のゲート端子に接続されている。そして、駆動用ＴＦＴ２０２の第１端子は電源供給線２１５に接続され、第２端子は発光素子２０９の第１電極に接続されている。スイッチング用ＴＦＴ２０４のゲート端子はゲート信号線２１０に接続され、第１端子は電源供給線２１５に接続され、第２端子はスイッチング用ＴＦＴ２０３の第１端子に接続されている。同様に、スイッチング用ＴＦＴ２０５のゲート端子はゲート走査線２１３に接続され、第１端子はソース信号線２１４に接続され、第２端子は駆動用ＴＦＴ２０６及びスイッチング用ＴＦＴ２０７のゲート端子に接続されている。そして、駆動用ＴＦＴ２０６の第１端子は電源供給線２１５に接続され、第２端子は発光素子２０９の第１電極に接続されている。スイッチング用ＴＦＴ２０８のゲート端子はゲート信号線２１１に接続され、第１端子は電源供給線２１５に接続され、第２端子はスイッチング用ＴＦＴ２０７の第１端子に接続されている。さらに、スイッチング用ＴＦＴ２０３の第２端子はスイッチング用ＴＦＴ２０５の第２端子に接続され、スイッチング用ＴＦＴ２０７の第２端子はスイッチング用ＴＦＴ２０１の第２端子に接続されている。なお、駆動用ＴＦＴ２０２及び２０６の第２端子は互いに接続され、かつ、発光素子２０９の第１電極に接続されている。
発光素子の第２電極には低電位側電位が設定されている。なお、低電位側電位とは、電源供給線２１５に設定される高電位側電位を基準にして低電位側電位＜高電位側電位を満たす電位であり、低電位側電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電位側電位と低電位側電位との電位差を発光素子２０９に印加して、発光素子に電流を流して発光素子２０９を発光させるため、高電位側電位と低電位側電位との電位差が発光素子２０９の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
また、本実施の形態において、スイッチング用ＴＦＴ２０１、２０３、２０４、２０５、２０７、２０８はｎチャネル型ＴＦＴであり、駆動用ＴＦＴ２０２、２０６はｐチャネル型ＴＦＴである。
続いて、本実施の形態の動作について説明する。
ゲート信号線２１０及び２１１にＬレベルが書き込まれている場合、スイッチング用ＴＦＴ２０４及び２０８はオフとなる。ゲート走査線２１２及び２１３が順に選択され、ソース信号線２１４から、スイッチング用ＴＦＴ２０１及び２０５を介して、Ｌレベル又はＨレベルの信号が駆動用ＴＦＴ２０２及び２０６、スイッチング用ＴＦＴ２０３及び２０７のゲート端子に入力される。ソース信号線２１４からスイッチング用ＴＦＴ２０１を介してＬレベルの信号が入力され、スイッチング用ＴＦＴ２０５を介してＨレベルの信号が入力された場合、Ｌレベルの信号が入力された駆動用ＴＦＴ２０２がオンとなり、発光素子２０９は発光する。そして、ゲート信号線２１１にＨレベルが書き込まれると、スイッチング用ＴＦＴ２０８及び２０７がオンし、Ａの電位がＨレベルに変わる。すると、オンしていた駆動用ＴＦＴ２０２がオフするので、発光素子２０９の発光は終わる。また、ゲート信号線２１０及び２１１にＬレベルが書き込まれていて、ソース信号線２１４からスイッチング用ＴＦＴ２０１を介してＨレベルの信号が入力され、スイッチング用ＴＦＴ２０５を介してＬレベルの信号が入力された場合、Ｌレベルの信号が入力された駆動用ＴＦＴ２０６がオンとなり、発光素子２０９は発光する。そして、ゲート信号線２１０にＨレベルが書き込まれると、スイッチング用ＴＦＴ２０４及び２０３がオンし、Ｂの電位がＬレベルからＨレベルに変わる。すると、オンしていた駆動用ＴＦＴ２０６がオフするので、発光素子２０９の発光は終わる。また、ゲート信号線２１０及び２１１にＬレベルが書き込まれていて、ソース信号線２１４からスイッチング用ＴＦＴ２０１及び２０５を介してＬレベルの信号が入力された場合、Ｌレベルの信号が入力された駆動用ＴＦＴ２０２及び２０６がオンとなり、発光素子２０９は発光する。また、ソース信号線２１４からスイッチング用ＴＦＴ２０１及び２０５を介して、Ｈレベルの信号が入力された場合、発光素子２０９は発光しない。
ここで、ゲート信号線２１０及び２１１のＬレベル及びＨレベルの信号は、電源供給線２１５の電位並びにスイッチング用ＴＦＴ２０４及び２０８のしきい値を考慮し、スイッチング用ＴＦＴ２０４及び２０８を確実にオン又はオフできる値にする。また、ソース信号線２１４のＬレベル及びＨレベルの信号は、電源供給線２１５の電位並びに駆動用ＴＦＴ２０２及び２０６、スイッチング用ＴＦＴ２０３及び２０７のしきい値を考慮し、駆動用ＴＦＴ２０２及び２０６、スイッチング用ＴＦＴ２０３及び２０７を確実にオン又はオフできる値にする。また、ゲート走査線２１２及び２１３の電位は、前記ソース信号線２１４の電位並びにスイッチング用ＴＦＴ２０１及び２０５のしきい値を考慮し、スイッチング用ＴＦＴ２０１及び２０５を確実にオン又はオフできる値にする。
本実施の形態では、実施の形態１に比べＴＦＴの数が増え、回路が複雑になっている。しかし、発光期間に重み付けがされてなく、疑似輪郭を低減することが可能である。
このような画素構成により、時間階調方式による画素への信号書き込みの回数を減らすことができ、消費電力の低減を図ることができる。また、フレームメモリの縮小又は削除することができる。さらに、本発明の画素構成では、前記効果に加え疑似輪郭を低減することが可能である。
（実施の形態４）
本実施の形態における画素構成を図３に示し説明する。
本実施の形態における画素構成を図３に示し説明する。
図３に示す画素は、スイッチング用ＴＦＴ３０１、３０３、３０５、駆動用ＴＦＴ３０２、３０４、３０６、発光素子３０７、ゲート走査線３０８、電源供給線３０９、３１０、３１１、ソース信号線３１２、３１３、３１４を有している。駆動用ＴＦＴ３０２、３０４、３０６は、発光素子３０７に並列に接続している。スイッチング用ＴＦＴ３０１のゲート端子はゲート走査線３０８に接続され、第１端子はソース信号線３１２に接続され、第２端子は駆動用ＴＦＴ３０２のゲート端子に接続されている。そして、駆動用ＴＦＴ３０２の第１端子は電源供給線３０９に接続され、第２端子は発光素子３０７の第１電極に接続されている。同様に、スイッチング用ＴＦＴ３０３のゲート端子はゲート走査線３０８に接続され、第１端子はソース信号線３１３に接続され、第２端子は駆動用ＴＦＴ３０４のゲート端子に接続されている。そして、駆動用ＴＦＴ３０４の第１端子は電源供給線３１０に接続され、第２端子は発光素子３０７の第１電極に接続されている。また、同様に、スイッチング用ＴＦＴ３０５のゲート端子はゲート走査線３０８に接続され、第１端子はソース信号線３１４に接続され、第２端子は駆動用ＴＦＴ３０６のゲート端子に接続されている。そして、駆動用ＴＦＴ３０６の第１端子は電源供給線３１１に接続され、第２端子は発光素子の第１電極に接続されている。なお、駆動用ＴＦＴ３０２及び３０４及び３０６の第２端子は互いに接続され、かつ、発光素子３０７の第１電極に接続されている。
発光素子の第２電極には低電位側電位が設定されている。なお、低電位側電位とは、電源供給線３０９、３１０、３１１に設定される高電位側電位を基準にして低電位側電位＜高電位側電位を満たす電位であり、低電位側電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電位側電位と低電位側電位との電位差を発光素子３０７に印加して、発光素子に電流を流して発光素子３０７を発光させるため、高電位側電位と低電位側電位との電位差が発光素子３０７の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
また、本実施の形態において、スイッチング用ＴＦＴ３０１、３０３、３０５はｎチャネル型ＴＦＴであり、駆動用ＴＦＴ３０２、３０４、３０６はｐチャネル型ＴＦＴである。
続いて、本実施の形態の動作について説明する。
ゲート走査線３０８により、スイッチング用ＴＦＴ３０１、３０３、３０５が同時に選択され、ソース信号線３１２、３１３、３１４からスイッチング用ＴＦＴ３０１、３０３、３０５を介して、Ｌレベル又はＨレベルの信号が駆動用ＴＦＴ３０２、３０４、３０６のゲート端子にそれぞれ入力される。このとき、スイッチング用ＴＦＴ３０１、３０３、３０５が同時に選択されても、ソース信号線が３本に分かれているため、所望のタイミングで発光素子３０７の発光を制御することができる。駆動用ＴＦＴ３０２、３０４、３０６のゲート端子にＨレベルの信号が入力された場合、発光素子３０７は発光しない。駆動用ＴＦＴ３０２又は３０４又は３０６のどれか１つのゲート端子にＬレベルの信号が入力された場合、発光素子３０７は発光する。ゲート走査線３０８は３つのスイッチング用ＴＦＴのゲート端子に対して共通であり、ソース信号線は３１２、３１３、３１４の３本に分かれている。
電源供給線３０９、３１０、３１１の電位は異なる。そのため、駆動用ＴＦＴ３０２、３０４、３０６の２つ以上のゲート端子にＬレベルの信号が入力されないようにする。したがって、本実施の形態では、時間階調による階調表現において信号をメモリ（保持）する作業をせずに３ビットで４階調を表現することができる。
ここで、ソース信号線３１２、３１３、３１４のＬレベル及びＨレベルの信号は、電源供給線３０９、３１０、３１１の電位及び駆動用ＴＦＴ３０２、３０４、３０６のしきい値を考慮し、駆動用ＴＦＴ３０２、３０４、３０６を確実にオン又はオフできる値にする。また、ゲート走査線３０８の電位は、前記ソース信号線３１２の電位及びスイッチング用ＴＦＴ３０１、３０３、３０５のしきい値を考慮し、スイッチング用ＴＦＴ３０１、３０３、３０５を確実にオン又はオフできる値にする。
このような画素構成により、時間階調方式による画素への信号書き込みの回数を減らすことができ、消費電力の低減を図ることができる。また、フレームメモリの縮小又は削除することができる。さらに、本発明の画素構成では、前記効果に加え疑似輪郭を低減することが可能である。
（実施の形態５）
本実施の形態における画素構成を図４に示し説明する。
本実施の形態における画素構成を図４に示し説明する。
図４に示す画素は、スイッチング用ＴＦＴ４０１、４０３、４０５、駆動用ＴＦＴ４０２、４０４、４０６、発光素子４０７、ゲート走査線４０８、４０９、４１０、ソース信号線４１１、電源供給線４１２、４１３、４１４を有している。スイッチング用ＴＦＴ４０１のゲート端子はゲート走査線４０８に接続され、第１端子はソース信号線４１１に接続され、第２端子は駆動用ＴＦＴ４０２のゲート端子に接続されている。そして、駆動用ＴＦＴ４０２の第１端子は電源供給線４１２に接続され、第２端子は発光素子４０７の第１電極に接続されている。同様に、スイッチング用ＴＦＴ４０３のゲート端子はゲート走査線４０９に接続され、第１端子はソース信号線４１１に接続され、第２端子は駆動用ＴＦＴ４０４のゲート端子に接続されている。駆動用ＴＦＴ４０４の第１端子は電源供給線４１３に接続され、第２端子は発光素子４０７の第１電極に接続されている。また、同様に、スイッチング用ＴＦＴ４０５のゲート端子はゲート走査線４１０に接続され、第１端子はソース信号線４１１に接続され、第２端子は駆動用ＴＦＴ４０６のゲート端子に接続されている。駆動用ＴＦＴ４０６の第１端子は電源供給線４１４に接続され、第２端子は発光素子４０７の第１電極に接続されている。なお、駆動用ＴＦＴ４０２、４０４、４０６の第２端子は互いに接続され、かつ、発光素子４０７の第１電極に接続されている。
発光素子の第２電極には低電位側電位が設定されている。なお、低電位側電位とは、電源供給線４１２、４１３、４１４に設定される高電位側電位を基準にして低電位側電位＜高電位側電位を満たす電位であり、低電位側電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電位側電位と低電位側電位との電位差を発光素子４０７に印加して、発光素子に電流を流して発光素子４０７を発光させるため、高電位側電位と低電位側電位との電位差が発光素子４０７の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
また、本実施の形態において、スイッチング用ＴＦＴ４０１、４０３、４０５はｎチャネル型ＴＦＴであり、駆動用ＴＦＴ４０２、４０４、４０６はｐチャネル型ＴＦＴである。
続いて、本実施の形態の動作について説明する。
ゲート走査線４０８、４０９、４１０が順に選択され、ソース信号線４１１からＬレベル又はＨレベルの信号が、スイッチング用ＴＦＴ４０１、４０３、４０５を介して、駆動用ＴＦＴ４０２、４０４、４０６のゲート端子に入力される。駆動用ＴＦＴ４０２、４０４、４０６のゲート端子にＨレベルの信号が入力された場合、発光素子４０７は発光しない。駆動用ＴＦＴ４０２又は４０４又は４０６のどれか１つのゲート端子にＬレベルの信号が入力された場合、発光素子４０７は発光する。
電源供給線４１２、４１３、４１４の電位は異なる。そのため、駆動用ＴＦＴ４０２及び４０４及び４０６の２つ以上のゲート端子にＬレベルの信号が入力されないようにする。したがって、本実施の形態では、時間階調による階調表現で信号をメモリする作業をせずに３ビットで４階調を表現することができる。
ここで、ソース信号線４１１のＬレベル及びＨレベルの信号は、電源供給線４１２、４１３、４１４の電位及び駆動用ＴＦＴ４０２、４０４、４０６のしきい値を考慮し、駆動用ＴＦＴ４０２、４０４、４０６を確実にオン又はオフできる値にする。また、ゲート走査線４０８、４０９、４１０の電位は、前記ソース信号線４１１の電位及びスイッチング用ＴＦＴ４０１、４０３、４０５のしきい値を考慮し、スイッチング用ＴＦＴ４０１、４０３、４０５を確実にオン又はオフできる値にする。
このような画素構成により、時間階調方式による画素への信号書き込みの回数を減らすことができ、消費電力の低減を図ることができる。また、フレームメモリの縮小又は削除することができる。さらに、本発明の画素構成では、前記効果に加え疑似輪郭を低減することが可能である。
（実施の形態６）
本実施の形態では、発光素子を有する画素の断面構造について説明する。上述したような発光素子への電流の供給を制御する駆動用ＴＦＴがｐチャネル型ＴＦＴの場合における、画素の断面構造について、図１０を用いて説明する。なお本発明では、発光素子が有する陽極と陰極の２つの電極のうち、トランジスタによって電位を制御することができる一方の電極を第１の電極、他方の電極を第２の電極とする。そして図１０では、第１の電極が陽極、第２の電極が陰極の場合について説明するが、第１の電極が陰極、第２の電極が陽極であってもよい。
本実施の形態では、発光素子を有する画素の断面構造について説明する。上述したような発光素子への電流の供給を制御する駆動用ＴＦＴがｐチャネル型ＴＦＴの場合における、画素の断面構造について、図１０を用いて説明する。なお本発明では、発光素子が有する陽極と陰極の２つの電極のうち、トランジスタによって電位を制御することができる一方の電極を第１の電極、他方の電極を第２の電極とする。そして図１０では、第１の電極が陽極、第２の電極が陰極の場合について説明するが、第１の電極が陰極、第２の電極が陽極であってもよい。
図１０（Ａ）に、第１の駆動用ＴＦＴ６００１及び第２の駆動用ＴＦＴ６１０１がｐ型で、発光素子６００３から発せられる光を第１の電極６００４側から取り出す場合の、画素の断面図を示す。図１０（Ａ）では、発光素子６００３の第１の電極６００４と、第１の駆動用ＴＦＴ６００１及び第２の駆動用ＴＦＴ６１０１が電気的に接続されている。但し、図１０（Ａ）では、第２の駆動用ＴＦＴ６１０１と第１の電極６００４との接続領域は図示しない。
第１の駆動用ＴＦＴ６００１及び第２の駆動用ＴＦＴ６１０１は層間絶縁膜６００７で覆われており、層間絶縁膜６００７上には開口部を有する隔壁６００８が形成されている。隔壁６００８の開口部において第１の電極６００４が一部露出しており、該開口部において第１の電極６００４、電界発光層６００５、第２の電極６００６が順に積層されている。
電界発光層６００５は、基本的に、陽極、発光層、陰極の順に積み重ねた構造で示されるが、この他に、陽極、正孔注入層、発光層、電子注入層、陰極の順に積み重ねた構造や、陽極、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層、陰極の順に積み重ねた構造などがある。
なお、電界発光層は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等が、明確に区別された積層構造を有するものに限定されない。つまり、電界発光層は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等を構成する材料が、混合した層を有する構造であってもよい。
また電界発光層は、一重項励起子から基底状態に遷移する際の発光（蛍光）を利用するものと、三重項励起子から基底状態に遷移する際の発光（燐光）を利用するものの両方を示すものとしている。
また電界発光層は、無機物が混合された層を有していてもよい。
層間絶縁膜６００７は、有機樹脂膜、無機絶縁膜またはシロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む絶縁膜（以下、シロキサン系絶縁膜と記載する）を用いて形成することができる。なお、シロキサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。層間絶縁膜６００７に、低誘電率材料（ｌｏｗ−ｋ材料）と呼ばれる材料を用いていてもよい。
隔壁６００８は、有機樹脂膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成することができる。有機樹脂膜ならば、例えばアクリル、ポリイミド、ポリアミドなど、無機絶縁膜ならば酸化珪素、窒化酸化珪素などを用いることができる。特に感光性の有機樹脂膜を隔壁６００８に用い、第１の電極６００４上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することで、第１の電極６００４と第２の電極６００６とが接続してしまうのを防ぐことができる。
第１の電極６００４は、光を透過する材料または光を透過する膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。具体的な材料は、アルミニウム（Ａｌ）の他、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯとも表記する）、酸化亜鉛を含む酸化インジウム等の透光性材料の他、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、若しくはパラジウム（Ｐｄ）等の金属材料を用いることができ、いずれか一つからなる単層構造、又はこれらの積層構造を用いることができる。なお透光性材料以外の材料を用いる場合、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）として、第１の電極６００４を形成する。
また第２の電極６００６は、光を反射もしくは遮蔽する材料で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛を含む酸化インジウム等の透光性材料の他、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、若しくはパラジウム（Ｐｄ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、銀（Ａｇ）等の金属材料を用いることができ、いずれか一つからなる単層構造、又はこれらの積層構造を用いることができる。
図１０（Ａ）に示した画素の場合、発光素子６００３から発せられる光を、白抜きの矢印で示すように第１の電極６００４側から取り出すことができる。
次に図１０（Ｂ）に、第１の駆動用ＴＦＴ６０１１及び第２の駆動用ＴＦＴ６１１１がｐ型で、発光素子６０１３から発せられる光を第２の電極６０１６側から取り出す場合の、画素の断面図を示す。図１０（Ｂ）では、発光素子６０１３の第１の電極６０１４と、第１の駆動用ＴＦＴ６０１１及び第２の駆動用ＴＦＴ６１１１が電気的に接続されている。また、第１の駆動用ＴＦＴ６０１１および第２の駆動用ＴＦＴ６１１１は層間絶縁膜６０１７で覆われており、６０１７上には開口部を有する隔壁６０１８が形成されている。また第１の電極６０１４上に電界発光層６０１５、第２の電極６０１６が順に積層されている。
第１の電極６０１４は、光を反射もしくは遮蔽する材料で形成し、なおかつ陽極として用いるのに適する材料で形成する。図１０（Ａ）で示した第２の電極材料と同様な材料から形成することができる。
また第２の電極６０１６は、光を透過する材料またはを透過する膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。図１０（Ａ）で示した第１の電極材料と同様な材料から形成することができる。
電界発光層６０１５は、図１０（Ａ）の電界発光層６００５と同様に形成することができる。
図１０（Ｂ）に示した画素の場合、発光素子６０１３から発せられる光を、白抜きの矢印で示すように第２の電極６０１６側から取り出すことができる。
次に図１０（Ｃ）に、第１の駆動用ＴＦＴ６０２１及び第２の駆動用ＴＦＴ６１２１がｐ型で、発光素子６０２３から発せられる光を、第１の電極６０２４側及び第２の電極６０２６側から取り出す場合の、画素の断面図を示す。図１０（Ｃ）では、発光素子６０２３の第１の電極６０２４と、第１の駆動用ＴＦＴ６０２１及び第２の駆動用ＴＦＴ６１２１が電気的に接続されている。また第１の駆動用ＴＦＴ６０２１および第２の駆動用ＴＦＴ６１２１は層間絶縁膜６０２７で覆われており、６０２７上には開口部を有する隔壁６０２８が形成されている。また第１の電極６０２４上に電界発光層６０２５、第２の電極６０２６が順に積層されている。
第１の電極６０２４は、図１０（Ａ）の第１の電極６００４と同様に形成することができる。また第２の電極６０２６は、図１０（Ｂ）の第２の電極６０１６と同様に形成することができる。電界発光層６０２５は、図１０（Ａ）の電界発光層６００５と同様に形成することができる。
図１０（Ｃ）に示した画素の場合、発光素子６０２３から発せられる光を、白抜きの矢印で示すように第１の電極６０２４側及び第２の電極６０２６側から取り出すことができる。
このような画素構成において、基板とそれに対向する基板（以下、対向基板と記す）とに、それぞれ偏光板、又は円偏光板を設けてもよい。このような構成により、コントラストを高めることができる。特に図１０（Ｃ）に示す第１の電極６０２４側及び第２の電極６０２６側から光を取り出す場合、偏光板、又は円偏光板を設けて、コントラストを高めることは有効である。
このような画素構造を有し、上記実施の形態のような駆動方法を行うことにより、時間階調方式による画素への信号書き込みの回数を減らすことができ、消費電力の低減を図ることができる。また、フレームメモリの縮小又は削除することができる。さらに、本発明の画素構成では、前記効果に加え疑似輪郭を低減することが可能である。
本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
（実施の形態７）
本実施の形態では、表示装置の構成について図７を用いて説明する。
本実施の形態では、表示装置の構成について図７を用いて説明する。
表示装置は、絶縁表面を有する基板（画素基板と記す）７０６上に、画素部７０１が形成され、画素部７０１を囲むようにソース信号線駆動回路７０２、第１のゲート信号線駆動回路７０３、第２のゲート信号線駆動回路７０４を有する。画素部７０１は、上記した画素を複数有する。
ソース信号線駆動回路７０２から配線（ケーブルとも記す）７０８を介して外付け基板７０７が設けられている。外付け基板７０７は、コントロール回路７０９及び信号分割回路７１０を有する。コントロール回路７０９には、ＩＣ７０５が設けられている。このＩＣ７０５内に設けられていたフレームメモリを本発明により縮小又は削除することができる。
（実施の形態８）
本発明の発光装置を備えた電子機器として、テレビジョン装置（単にテレビ、又はテレビジョン受信機ともよぶ）、デジタルカメラ、デジタルビデオカメラ、携帯電話装置（単に携帯電話機、携帯電話ともよぶ）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その具体例について、図９を参照して説明する。
本発明の発光装置を備えた電子機器として、テレビジョン装置（単にテレビ、又はテレビジョン受信機ともよぶ）、デジタルカメラ、デジタルビデオカメラ、携帯電話装置（単に携帯電話機、携帯電話ともよぶ）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その具体例について、図９を参照して説明する。
図９（Ａ）に示す携帯情報端末機器は、本体９２０１、表示部９２０２等を含んでいる。表示部９２０２は、本発明の発光装置を適用することができる。その結果、信号書き込みの回数を減らすことができ、消費電力の低減を図ることが可能で、さらにフレームメモリの縮小又は削除することができるため、狭額縁化された携帯情報端末機器を提供することができる。
図９（Ｂ）に示すデジタルビデオカメラは、表示部９７０１、表示部９７０２等を含んでいる。表示部９７０１及び表示部９７０２は本発明の発光装置を適用することができる。その結果、信号書き込みの回数を減らすことができ、消費電力の低減を図ることが可能で、さらにフレームメモリの縮小又は削除することができるため、狭額縁化されたデジタルビデオカメラを提供することができる。
図９（Ｃ）に示す携帯電話機は、本体９１０１、表示部９１０２等を含んでいる。表示部９１０２は、本発明の発光装置を適用することができる。その結果、信号書き込みの回数を減らすことができ、消費電力の低減を図ることが可能で、さらにフレームメモリの縮小又は削除することができるため、狭額縁化された携帯電話機を提供することができる。
図９（Ｄ）に示す携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含んでいる。表示部９３０２は、本発明の発光装置を適用することができる。その結果、信号書き込みの回数を減らすことができ、消費電力の低減を図ることが可能で、さらにフレームメモリの縮小又は削除することができるため、狭額縁化された携帯型のテレビジョン装置を提供することができる。
またテレビジョン装置としては、携帯電話機などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの（例えば４０インチ以上）まで、幅広いものに、本発明の発光装置を適用することができる。
またテレビジョン装置としては、携帯電話機などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの（例えば４０インチ以上）まで、幅広いものに、本発明の発光装置を適用することができる。
図９（Ｅ）に示す携帯型のコンピュータは、本体９４０１、表示部９４０２等を含んでいる。表示部９４０２は、本発明の発光装置を適用することができる。その結果、信号書き込みの回数を減らすことができ、消費電力の低減を図ることが可能で、さらにフレームメモリの縮小又は削除することができるため、狭額縁化された携帯型のコンピュータを提供することができる。
図９（Ｆ）に示すテレビジョン装置は、本体９５０１、表示部９５０２等を含んでいる。表示部９５０２は、本発明の発光装置を適用することができる。その結果、信号書き込みの回数を減らすことができ、消費電力の低減を図ることが可能で、さらにフレームメモリの縮小又は削除することができるため、狭額縁化されたテレビジョン装置を提供することができる。
このように本発明の発光装置により、信号書き込みの回数を減らすことができ、消費電力の低減を図ることが可能で、さらにフレームメモリの縮小又は削除することができるため、狭額縁化された電子機器を提供することができる。
時間階調方式の駆動方法を行うための信号を、ディスプレイ８０１のソース信号線駆動回路８０５及びゲート信号線駆動回路８０６に入力する回路について図８を用いて説明する。
本明細書中では、表示装置に入力される映像信号を、デジタルビデオ信号と呼ぶことにする。なお、ここでは４ビットのデジタルビデオ信号を入力して、画像を表示する表示装置を例に説明する。ただし、本発明は４ビットに限定されるものではない。
信号制御回路８１９にデジタルビデオ信号が読み込まれ、ディスプレイ８０１にデジタル映像信号（ＶＤ）が出力される。
また、本明細書中では、信号制御回路８１９においてデジタルビデオ信号をディスプレイ８０１に入力する信号に変換したものを、デジタル映像信号と呼ぶ。
ディスプレイの、ソース信号線駆動回路８０５及びゲート信号線駆動回路８０６を駆動するための信号および駆動電圧は、ディスプレイコントローラ８２０によって入力されている。
信号制御回路８１９及びディスプレイコントローラ８２０の構成について説明する。
なお、ディスプレイ８０１のソース信号線駆動回路８０５は、シフトレジスタ８１０、ＬＡＴ（Ａ）８１１、ＬＡＴ（Ｂ）８１２によって構成される。他に、図示していないが、レベルシフタやバッファ等を設けてもよい。また、本発明はこのような構成に限定するものではない。
信号制御回路８１９は、ＣＰＵ８１５、メモリＡ８１６、メモリＢ８１７及びメモリコントローラ８１８によって構成されている。
信号制御回路８１９に入力されたデジタルビデオ信号は、メモリコントローラ８１８によって制御されるスイッチを介してメモリＡ８１６に入力される。ここで、メモリＡ８１６は、ディスプレイ８０１の画素部８０４の全画素分の４ビットのデジタルビデオ信号を、記憶可能な容量を有する。メモリＡ８１６に１フレーム期間分の信号が記憶されると、メモリコントローラ８１８によって、各ビットの信号が順に読み出され、デジタル映像信号ＶＤとして、ソース信号線駆動回路８０５に入力される。
メモリＡ８１６に記憶された信号の読み出しが始まると、今度は、メモリＢ８１７にメモリコントローラ８１８を介して次のフレーム期間に対応するデジタルビデオ信号が入力され、記憶され始める。メモリＢ８１７もメモリＡ８１６と同様に、表示装置の全画素分の４ビットのデジタルビデオ信号を記憶可能な容量を有するとする。
このように、信号制御回路８１９は、それぞれ１フレーム期間分ずつの４ビットのデジタルビデオ信号を記憶することができるメモリＡ８１６及びメモリＢ８１７を有し、このメモリＡ８１６とメモリＢ８１７とを交互に用いて、デジタルビデオ信号をサンプリングする。
ここでは、２つのメモリＡ８１６及びメモリＢ８１７を、交互に用いて信号を記憶する信号制御回路８１９について示したが、複数フレーム分の情報を記憶することができるメモリを複数有し、これらのメモリを交互に用いることができる。
このような表示装置により、時間階調方式による画素への信号書き込みの回数を減らすことができ、消費電力の低減を図ることができる。また、フレームメモリの縮小又は削除することができる。さらに、本発明の表示装置では、前記効果に加え疑似輪郭を低減することが可能である。
Claims (11)
- 発光素子と、第１のトランジスタと、第２のトランジスタと、第１のスイッチング素子と、第２のスイッチング素子と、第３のスイッチング素子と、第４のスイッチング素子と、を有し、
前記第１のトランジスタのゲートは、前記第１のスイッチング素子を介して信号線と電気的に接続され、
前記第１のトランジスタのソース及びドレインの一方は、電源線と電気的に接続され、
前記第１のトランジスタのソース及びドレインの他方は、前記第２のスイッチング素子を介して前記発光素子と電気的に接続され、
前記第２のトランジスタのゲートは、前記第３のスイッチング素子を介して前記信号線と電気的に接続され、
前記第２のトランジスタのソース及びドレインの一方は、前記電源線と電気的に接続され、
前記第２のトランジスタのソース及びドレインの他方は、前記第４のスイッチング素子を介して前記発光素子と電気的に接続され、
前記第１のトランジスタのゲートには、第１の映像信号が前記信号線から前記第１のスイッチング素子を介して入力され、
前記第２のトランジスタのゲートには、第２の映像信号が前記信号線から前記第３のスイッチング素子を介して入力され、
１フレーム期間は、第１のサブフレーム期間及び第２のサブフレーム期間からなり、
前記第１のサブフレーム期間において、前記第２のスイッチング素子がオンになり、前記第４のスイッチング素子がオフになり、前記第１のトランジスタがオンの場合には、前記第１の映像信号に応じた第１の電流が前記第１のトランジスタから前記発光素子に供給され、
前記第２のサブフレーム期間において、前記第２のスイッチング素子がオフになり、前記第４のスイッチング素子がオンになり、前記第２のトランジスタがオンの場合には、前記第２の映像信号に応じた第２の電流が前記第２のトランジスタから前記発光素子に供給されることを特徴とする表示装置。 - 発光素子と、第１のトランジスタと、第２のトランジスタと、第１のスイッチング素子と、第２のスイッチング素子と、第３のスイッチング素子と、第４のスイッチング素子と、を有し、
前記第１のトランジスタのゲートは、前記第１のスイッチング素子を介して第１の信号線と電気的に接続され、
前記第１のトランジスタのソース及びドレインの一方は、電源線と電気的に接続され、
前記第１のトランジスタのソース及びドレインの他方は、前記第２のスイッチング素子を介して前記発光素子と電気的に接続され、
前記第２のトランジスタのゲートは、前記第３のスイッチング素子を介して第２の信号線と電気的に接続され、
前記第２のトランジスタのソース及びドレインの一方は、前記電源線と電気的に接続され、
前記第２のトランジスタのソース及びドレインの他方は、前記第４のスイッチング素子を介して前記発光素子と電気的に接続され、
前記第１のトランジスタのゲートには、第１の映像信号が前記第１の信号線から前記第１のスイッチング素子を介して入力され、
前記第２のトランジスタのゲートには、第２の映像信号が前記第２の信号線から前記第３のスイッチング素子を介して入力され、
１フレーム期間は、第１のサブフレーム期間及び第２のサブフレーム期間からなり、
前記第１のサブフレーム期間において、前記第２のスイッチング素子がオンになり、前記第４のスイッチング素子がオフになり、前記第１のトランジスタがオンの場合には、前記第１の映像信号に応じた第１の電流が前記第１のトランジスタから前記発光素子に供給され、
前記第２のサブフレーム期間において、前記第２のスイッチング素子がオフになり、前記第４のスイッチング素子がオンになり、前記第２のトランジスタがオンの場合には、前記第２の映像信号に応じた第２の電流が前記第２のトランジスタから前記発光素子に供給されることを特徴とする表示装置。 - 発光素子と、第１のトランジスタと、第２のトランジスタと、第１のスイッチング素子と、第２のスイッチング素子と、第３のスイッチング素子と、第４のスイッチング素子と、を有し、
前記第１のスイッチング素子は、信号線と前記第１のトランジスタのゲートとの導通又は非導通を制御する機能を有し、
前記第１のトランジスタのゲートには、第１の映像信号が前記信号線から前記第１のスイッチング素子を介して入力され、
前記第１のトランジスタは、前記第１の映像信号に応じた第１の電流を前記発光素子に供給する機能を有し、
前記第２のスイッチング素子は、前記第１のトランジスタのソース又はドレインと前記発光素子との導通又は非導通を制御する機能を有し、
前記第３のスイッチング素子は、前記信号線と前記第２のトランジスタのゲートとの導通又は非導通を制御する機能を有し、
前記第２のトランジスタのゲートには、第２の映像信号が前記信号線から前記第３のスイッチング素子を介して入力され、
前記第２のトランジスタは、前記第２の映像信号に応じた第２の電流を前記発光素子に供給する機能を有し、
前記第４のスイッチング素子は、前記第２のトランジスタのソース又はドレインと前記発光素子との導通又は非導通を制御する機能を有し、
１フレーム期間は、第１のサブフレーム期間及び第２のサブフレーム期間からなり、
前記第１のサブフレーム期間において、前記第２のスイッチング素子がオンになり、前記第４のスイッチング素子がオフになり、
前記第２のサブフレーム期間において、前記第２のスイッチング素子がオフになり、前記第４のスイッチング素子がオンになることを特徴とする表示装置。 - 発光素子と、第１のトランジスタと、第２のトランジスタと、第１のスイッチング素子と、第２のスイッチング素子と、第３のスイッチング素子と、第４のスイッチング素子と、を有し、
前記第１のスイッチング素子は、第１の信号線と前記第１のトランジスタのゲートとの導通又は非導通する機能を有し、
前記第１のトランジスタのゲートには、第１の映像信号が前記第１の信号線から前記第１のスイッチング素子を介して入力され、
前記第１のトランジスタは、前記第１の映像信号に応じた第１の電流を前記発光素子に供給する機能を有し、
前記第２のスイッチング素子は、前記第１のトランジスタのソース又はドレインと前記発光素子との導通又は非導通を制御する機能を有し、
前記第３のスイッチング素子は、第２の信号線と前記第２のトランジスタのゲートとの導通又は非導通する機能を有し、
前記第２のトランジスタのゲートには、第２の映像信号が前記第２の信号線から前記第３のスイッチング素子を介して入力され、
前記第２のトランジスタは、前記第２の映像信号に応じた第２の電流を前記発光素子に供給する機能を有し、
前記第４のスイッチング素子は、前記第２のトランジスタのソース又はドレインと前記発光素子との導通又は非導通を制御する機能を有し、
１フレーム期間は、第１のサブフレーム期間及び第２のサブフレーム期間からなり、
前記第１のサブフレーム期間において、前記第２のスイッチング素子がオンになり、前記第４のスイッチング素子がオフになり、
前記第２のサブフレーム期間において、前記第２のスイッチング素子がオフになり、前記第４のスイッチング素子がオンになることを特徴とする表示装置。 - 請求項１又は請求項３において、
前記第１のスイッチング素子及び前記第３のスイッチング素子は、順にオンになることを特徴とする表示装置。 - 請求項２又は請求項４において、
前記第１のスイッチング素子及び前記第３のスイッチング素子は、同時にオンになることを特徴とする表示装置。 - 請求項１乃至請求項６のいずれか一項において、
前記第１のサブフレーム期間と前記第２のサブフレーム期間との比は、１：２であることを特徴とする表示装置。 - 請求項１乃至請求項７のいずれか一項において、
前記第１の映像信号及び前記第２の映像信号は、デジタル信号であることを特徴とする表示装置。 - 請求項１乃至請求項８のいずれか一項において、
前記発光素子の発光時間によって階調が制御されることを特徴とする表示装置。 - 請求項１乃至請求項９のいずれか一項において、
信号制御回路と、駆動回路と、を有し、
前記信号制御回路は、第１のメモリと、第２のメモリと、前記第１のメモリ及び前記第２のメモリを制御する機能を有するメモリコントローラと、を有し、
前記第１のメモリに第１のフレームに対応する映像信号が記憶された後、前記第１のフレームに対応する映像信号が読み出されて前記駆動回路に入力され、
前記第１のフレームに対応する映像信号の読み出しが始まると、前記第２のメモリに第２のフレームに対応する映像信号が記憶され始めることを特徴とする表示装置。 - 発光素子と、第１のトランジスタと、第２のトランジスタと、第１のスイッチング素子と、第２のスイッチング素子と、第３のスイッチング素子と、第４のスイッチング素子と、を有し、
前記第１のトランジスタのゲートは、前記第１のスイッチング素子を介して信号線と電気的に接続され、
前記第１のトランジスタのソース及びドレインの一方は、電源線と電気的に接続され、
前記第１のトランジスタのソース及びドレインの他方は、前記第２のスイッチング素子を介して前記発光素子と電気的に接続され、
前記第２のトランジスタのゲートは、前記第３のスイッチング素子を介して前記信号線と電気的に接続され、
前記第２のトランジスタのソース及びドレインの一方は、前記電源線と電気的に接続され、
前記第２のトランジスタのソース及びドレインの他方は、前記第４のスイッチング素子を介して前記発光素子と電気的に接続される表示装置の駆動方法であって、
前記第１のスイッチング素子をオンにし、第１の映像信号を前記信号線から前記第１のトランジスタのゲートに入力し、
前記第３のスイッチング素子をオンにし、第２の映像信号を前記信号線から前記第２のトランジスタのゲートに入力し、
１フレーム期間は、第１のサブフレーム期間及び第２のサブフレーム期間からなり、
前記第１のサブフレーム期間において、前記第２のスイッチング素子をオンにし、前記第４のスイッチング素子をオフにし、前記第１のトランジスタがオンの場合には、前記第１の映像信号に応じた第１の電流を前記第１のトランジスタから前記発光素子に供給し、
前記第２のサブフレーム期間において、前記第２のスイッチング素子をオフにし、前記第４のスイッチング素子をオンにし、前記第２のトランジスタがオンの場合には、前記第２の映像信号に応じた第２の電流を前記第２のトランジスタから前記発光素子に供給することを特徴とする表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006284608A JP4879700B2 (ja) | 2005-10-21 | 2006-10-19 | 表示装置及びその駆動方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005307906 | 2005-10-21 | ||
| JP2005307906 | 2005-10-21 | ||
| JP2006284608A JP4879700B2 (ja) | 2005-10-21 | 2006-10-19 | 表示装置及びその駆動方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010289336A Division JP5312443B2 (ja) | 2005-10-21 | 2010-12-27 | 表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007140501A JP2007140501A (ja) | 2007-06-07 |
| JP2007140501A5 JP2007140501A5 (ja) | 2009-11-26 |
| JP4879700B2 true JP4879700B2 (ja) | 2012-02-22 |
Family
ID=38203359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006284608A Expired - Fee Related JP4879700B2 (ja) | 2005-10-21 | 2006-10-19 | 表示装置及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4879700B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009013806A1 (ja) * | 2007-07-23 | 2009-01-29 | Pioneer Corporation | アクティブマトリクス型表示装置 |
| JP6146425B2 (ja) * | 2015-01-30 | 2017-06-14 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3656580B2 (ja) * | 2001-08-29 | 2005-06-08 | 日本電気株式会社 | 発光素子駆動回路及びそれを用いた発光表示装置 |
| JP2004054200A (ja) * | 2001-09-21 | 2004-02-19 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2003150104A (ja) * | 2001-11-15 | 2003-05-23 | Matsushita Electric Ind Co Ltd | Ｅｌ表示装置の駆動方法とｅｌ表示装置および情報表示装置 |
| JP4566523B2 (ja) * | 2002-05-17 | 2010-10-20 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP4489373B2 (ja) * | 2002-05-17 | 2010-06-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2005031534A (ja) * | 2003-07-10 | 2005-02-03 | Nec Electronics Corp | 電流負荷素子駆動回路およびその駆動方法 |
| JP4595300B2 (ja) * | 2003-08-21 | 2010-12-08 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
-
2006
- 2006-10-19 JP JP2006284608A patent/JP4879700B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007140501A (ja) | 2007-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5312443B2 (ja) | 表示装置 | |
| US10672329B2 (en) | Light emitting device and method of driving the light emitting device | |
| JP5977384B2 (ja) | 半導体装置 | |
| JP4494214B2 (ja) | 表示装置、電子機器 | |
| US7324123B2 (en) | Display device and electronic apparatus | |
| US6583576B2 (en) | Light-emitting device, and electric device using the same | |
| TW582000B (en) | Display device and method of driving a display device | |
| US7940239B2 (en) | Semiconductor device and display device utilizing the same | |
| US7595775B2 (en) | Light emitting display device with reverse biasing circuit | |
| JP4879700B2 (ja) | 表示装置及びその駆動方法 | |
| JP4467900B2 (ja) | 発光装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091008 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091008 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110519 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111130 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4879700 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |