JP4877670B2 - ケーブル検査装置 - Google Patents
ケーブル検査装置 Download PDFInfo
- Publication number
- JP4877670B2 JP4877670B2 JP2006220785A JP2006220785A JP4877670B2 JP 4877670 B2 JP4877670 B2 JP 4877670B2 JP 2006220785 A JP2006220785 A JP 2006220785A JP 2006220785 A JP2006220785 A JP 2006220785A JP 4877670 B2 JP4877670 B2 JP 4877670B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- connection
- core
- connector
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
図1は本発明のケーブル検査装置の構成を示すブロック図である。CPU(57)はクロック信号制御回路(58),端子信号制御回路(59),端子選択信号制御回路(60),バス選択信号制御回路(61)等を管理し,装置全体の動作を制御している。クロック信号制御回路(58)は,STARTスイッチ(42a)及びDATA比較スイッチ(50a)からの信号を受けて外部クロック信号(1)の発生や停止を制御している。この外部クロック信号(1)は検査の基本となる信号でCPU(57)に入力され,入力数を管理するカウンタや端子信号(3)の制御等に使用する。
また,第1芯線情報取得回路(68)の後段及び第2芯線情報取得回路(69)の出力側バス・トランシーバ(8)はオープンコレクタタイプであり,各々に対応するバス信号線をワイヤードOR接続にすることで,出力側のバス信号線は8本になっている。
したがって,一度に出力できるのは8ビットの信号であり,第1芯線情報(14)及び第2芯線情報(15)はそれぞれ8回に分けて出力されることになる。図3(b)のように,外部クロック信号(1)の入力数によって選択する端子選択信号(5)を変えることにより,結果的に端子信号1(3a)〜64(3L)をデコードしていることになる。外部クロック信号(1)の入力数が1〜16の時には,端子選択信号0(5a)を選択して端子信号1(3a)〜16(3c)がデコードされる。外部クロック信号(1)の入力数が17〜32の時には,端子選択信号1(5b)を選択して端子信号17(3d)〜32(3f)がデコードされる。このようにして,外部クロック信号(1)の入力数が33〜46の時には,端子選択信号2(5c)を選択して端子信号33(3g)〜46(3i)がデコードされ,外部クロック信号(1)の入力数が47〜64の時には,端子選択信号3(5d)を選択して端子信号47(3j)〜64(3L)がデコードされる。
このように,端子選択信号(5)とバス選択信号(4)の組み合わせによりバス信号線の重複を回避することができ,また対応するバス信号線を選択することができるため,結果的に目的とする芯線情報を取得することができる。
図1のように,第1の芯線情報取得回路(68)の前段のバス・トランシーバ(8)に端子選択信号(5)を接続し,後段及び第2の芯線情報取得回路(69)のバス・トランシーバ(8)にバス選択信号(4)を接続している。
このように,端子選択信号(5)とバス選択信号(4)を組合せて目的とする芯線情報を取得しているが,図2は各信号の対応関係を示す一覧表である。
検査対象とする端子信号(3)をアクティブ(「L」レベル電位にする)にした時,芯線の接続状態により違いはあるものの,第1のコネクタA(9)及び第2のコネクタA(10)には信号の変化を検出(「H」レベル電位から「L」レベル電位になる)するが,この「L」レベル電位を検出した時の被検査コネクタの端子番号と端子信号(3)との関係を知ることができれば接続の形態を知ることができる。
この部分についての詳細は後述する。
なお,本項以降に“〜をアクティブにする”という表現があった場合は,信号を「L」レベル電位にすることを意味している。
まず,実施の形態というのは,第1のコネクタA(9)と第2のコネクタA(10)に第1のコネクタB(11)と第2のコネクタB(12)を装着して,被検査ケーブルの芯線(13)の接続検査を行う機能である。
また,図3(b)は,外部クロック信号(1)の入力数によって変化する端子選択信号(5)を時系列にして表したものである。
外部クロック信号(1a)が入力されると同時に,端子信号1(3a)がアクティブな状態になり,この時に内部パルス信号(2a)が入力されると,その立ち上がりに同期してバス選択信号0(4a)もアクティブになる。
次に,内部パルス信号(2b)が入力されると,その立ち上がりに同期してバス選択信号1(4b)がアクティブになる。
このように,バス選択信号0(4a)〜バス選択信号7(4H)は内部パルス信号(2)の入力毎に順次変化していくことになる。
この様にして,第1の芯線情報(14)と第2の芯線情報(15)を取得すれば,端子信号1(3a)をアクティブ時の全芯線情報を取得することができる。
次に,内部パルス信号(2b)が入力されると,その立ち上がりに同期してバス選択信号1(4b)がアクティブになる。
このように,バス選択信号0(4a)〜バス選択信号7(4H)は内部パルス信号(2)の入力毎に順次変化していくことになる。
この様にして,第1の芯線情報(14)と第2の芯線情報(15)を取得すれば,端子信号2(3b)をアクティブ時の全芯線情報を取得することができる。
したがって,取得した芯線情報について各々のビットデータの状態を調べれば,被検査コネクタに接続された芯線(13)の端子番号を知ることができる。
第1の芯線反転情報と第2の芯線反転情報を使用するのは,意味のある接続を「H」レベル電位で検出するためである。
接続状態を判定するのに必要な信号及びデータは以下の通りである。
キャリー信号(以降はCY信号と記述)は,取得した芯線情報の各々のビットデータから被検査コネクタに接続されている端子番号を検出するのに必要な信号である。
外部クロック信号カウンタは,端子信号(3)を管理しているカウンタである。
ビットシフトカウンタは,ビットデータのシフト回数を管理しているカウンタである。
第1の状態判定データは,第1の芯線情報取得回路(68)から取得した第1の芯線情報(14)を基にして,接続状態に応じた固有の数値をセットするものであり,ここに格納されている数値で接続状態の違いを判定している。
第2の状態判定データは,第2の芯線情報取得回路(69)から取得した第2の芯線情報(15)を基にして,接続状態に応じた固有の数値をセットするものであり,ここに格納されている数値で接続状態の違いを判定している。
右シフト命令実行前のLSBが「H」レベル電位であれば,右シフト命令実行時にCY信号は「H」レベル電位になる。
取得した第1芯線反転情報と第2芯線反転情報について,各々のビットデータを右シフト実行時にCY信号が「H」レベル電位であれば,そのビットに対応している被検査コネクタの端子は導通状態にあり,接続していると判断できる。
つまり,外部クロック信号カウンタの数値を見れば,現在アクティブ中の端子信号(3)
を知ることができる。
第1の状態判定データと第2の状態判定データの当該ビットは,外部クロック信号カウンタの数値とCY信号が「H」レベル電位を検出した時のビットシフトカウンタの数値で変化する。
第1の状態判定データ及び第2の状態判定データのBIT0がON(1)になる条件は下記の通りである。
ビットシフトカウンタの数値が外部クロック信号カウンタの数値と一致時にCY信号が
「H」レベル電位を検出するとBIT0がON(1)になる。
第1の状態判定データ及び第2の状態判定データのBIT1がON(1)になる条件は下記の通りである。
ビットシフトカウンタの数値が外部クロック信号カウンタの数値と不一致時にCY信号が「H」レベル電位を検出するとBIT1がON(1)になる。
図4を見ると解るように,クロス接続とショート接続あるいはオープン接続とショート接続が複合した接続では,接続状態により検査結果は違ってくる。
クロス接続とショート接続が複合した時の接続は,下記のようになる。
ショート接続先がクロス接続先の端子番号に絡む接続を含む場合はショート接続と認識し,ショート接続先がクロス接続先の端子番号に関係しない接続を含む場合は複合接続と認識する。
また,オープン接続とショート接続が複合した時の接続は,下記のようになる。
第1コネクタB(11)と第2コネクタB(12)の両方にショート接続があり,そのショート接続先が両方とも同じ端子番号に接続している場合はショート接続と認識し,第2コネクタB(12)にのみショート接続がある場合はオープン接続と認識する。
そして,上記以外にショート接続があった場合は複合接続と認識する。
基本的に,上記のような結果になるが詳細については後述する。
実施の形態では,第1のコネクタA(9)と第2のコネクタA(10)にそれぞれ第1のコネクタB(11)と第2のコネクタB(12)を装着し,STARTスイッチ(42)の押下で接続検査を開始する。正常接続以外の接続を確認した場合には,現在アクティブ中の端子信号(3)で一時停止をして,外部クロック信号カウンタあるいは後述するエラーNO表示カウンタの数値を数字表示器(31)に転送して接続端子番号を表示し,当該するいずれかのLED(33〜36)を点灯するのと同時に,報知ブザー(32)を短く発報する。STARTスイッチ(42)の再押下で,一時停止以降の端子信号(3)をアクティブにして検査を続行する。上記動作を,外部クロック信号カウンタの数値が64になるまで,あるいは検査端子設定スイッチ(30)で設定した数値になるまで繰り返し実行する。検査が終了すると,検査終了LED(40)を点灯するのと同時に,報知ブザー(32)を少し長めに発報する。
本項以降に記載のある,コネクタ接続図及びビットデータ表を示す図は全て外部クロック信号カウンタの数値が8の時(端子信号(3)の8番目の信号をアクティブ時)のものである。
したがって,本項以降に記載のある外部クロック信号カウンタの数値は全て8になる。
図22のデータを見ると解るように,第1の芯線反転情報と第2の芯線反転情報は,ともに8回右シフトを実行した時にCY信号が「H」レベル電位を検出している。
したがって,ビットシフトカウンタの意味ある数値は8になる。
第1の芯線反転情報と第2の芯線反転情報はともに,外部クロック信号カウンタとビットシフトカウンタの数値が一致時にCY信号は「H」レベル電位を検出しているので,第1の状態判定データ及び第2の状態判定データは下記のようになる。
第1の状態判定データは16進表記で01Hとなる。(BIT1が0,BIT0が1)
第2の状態判定データは16進表記で01Hとなる。(BIT1が0,BIT0が1)
第1の状態判定データと第2の状態判定データの組合せから,この接続は正常接続であると判断できる。
図23のデータを見ると解るように,第1の芯線反転情報は8回右シフトを実行した時にCY信号が「H」レベル電位を検出している。
したがって,ビットシフトカウンタの意味ある数値は8になる。
第2の芯線反転情報は一度もCY信号が「H」レベル電位を検出していない。
(CY信号を検出していないのでビットシフトカウンタは無視する。)
第1の芯線反転情報は,外部クロック信号カウンタとビットシフトカウンタの数値が一致時にCY信号は「H」レベル電位を検出しているので,第1の状態判定データ及び第2の状態判定データは下記のようになる。
第1の状態判定データは16進表記で01Hとなる。(BIT1が0,BIT0が1)
第2の状態判定データは16進表記で00Hとなる。(BIT1が0,BIT0が0)
第1の状態判定データと第2の状態判定データの組合せから,この接続はオープン接続であると判断できる。
図9は,第1のコネクタB(11)の8番端子と12番端子がショート接続している場合のコネクタ接続図である。
図24のデータを見ると解るように,第1の芯線反転情報と第2の芯線反転情報は,ともに8回と12回右シフトを実行した時にCY信号が「H」レベル電位を検出している。
したがって,ビットシフトカウンタの意味ある数値は8と12になる。
第1の芯線反転情報と第2の芯線反転情報はともに,外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にCY信号は「H」レベル電位を検出しているので,第1の状態判定データ及び第2の状態判定データは下記のようになる。
第1の状態判定データは16進表記で11Hとなる。(BIT1が1,BIT0が1)
第2の状態判定データは16進表記で11Hとなる。(BIT1が1,BIT0が1)
第1の状態判定データと第2の状態判定データの組合せから,この接続はショート接続であると判断できる。
1)第2のコネクタB(12)にのみショート接続があった場合の接続。
2)第1のコネクタB(11)と第2のコネクタB(12)の両方にショート接続があり,第1のコネクタB(11)と第2のコネクタB(12)でショート接続先が同じ場合の接続。
3)第1のコネクタB(11)と第2のコネクタB(12)の両方にショート接続があり,第1のコネクタB(11)と第2のコネクタB(12)でショート接続先が違う場合の接続。
図10は,第1のコネクタB(11)の8番端子と第2のコネクタB(12)の12番端子が接続し,第2のコネクタB(12)の8番端子と第1のコネクタB(11)の12番端子が互いにクロス接続している場合のコネクタ接続図である。
図25のデータを見ると解るように,第1の芯線反転情報は8回右シフトを実行した時にCY信号が「H」レベル電位を検出している。
したがって,ビットシフトカウンタの意味ある数値は8になる。
第2の芯線反転情報は12回右シフトを実行した時にCY信号が「H」レベル電位を検出している。
したがって,ビットシフトカウンタの意味ある数値は12になる。
第1の芯線反転情報は,外部クロック信号カウンタとビットシフトカウンタの数値が一致時にCY信号は「H」レベル電位を検出している。
第2の芯線反転情報は,外部クロック信号カウンタとビットシフトカウンタの数値が不一致時にCY信号は「H」レベル電位を検出しているので,第1の状態判定データ及び第2の状態判定データは下記のようになる。
第1の状態判定データは16進表記で01Hとなる。(BIT1が0,BIT0が1)
第2の状態判定データは16進表記で10Hとなる。(BIT1が1,BIT0が0)
第1の状態判定データと第2の状態判定データの組合せから,この接続はクロス接続であると判断できる。
考えられる接続は,本項以降に記述するように8通りある。
この接続の場合,ショート接続先の状態により検査結果は違ってくる。
詳細は後述するが,ショート接続先がクロス接続先の端子番号に絡む接続を含む場合はショート接続と認識し,ショート接続先がクロス接続先の端子番号に関係しない接続の場合は複合接続と認識する。
図10は,第1のコネクタB(11)の8番端子と9番端子にショート接続があり,第1のコネクタB(11)の8番端子と第2のコネクタB(12)の12番端子,第2のコネクタB(12)の8番端子と第1のコネクタB(11)の12番端子がクロス接続している場合のコネクタ接続図である。
(この接続では,第1のコネクタB(11)の8番端子のショート接続先である9番端子は第2のコネクタB(12)の8番端子のクロス接続先である第1のコネクタB(11)の12番端子とは違う端子番号に接続している。)
図26のデータを見ると解るように,第1の芯線反転情報は8回と9回右シフトを実行した時にCY信号が「H」レベル電位を検出している。
したがって,ビットシフトカウンタの意味ある数値は8と9になる。
第2の芯線反転情報は9回と12回右シフトを実行した時にCY信号が「H」レベル電位を検出している。
したがって,ビットシフトカウンタの意味ある数値は9と12になる。
第1の芯線反転情報は,外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にCY信号は「H」レベル電位を検出している。
第2の芯線反転情報は,外部クロック信号カウンタとビットシフトカウンタの数値が不一致時にCY信号は「H」レベル電位を検出しているので,第1の状態判定データ及び第2の状態判定データは下記のようになる。
第1の状態判定データは16進表記で11Hとなる。(BIT1が1,BIT0が1)
第2の状態判定データは16進表記で10Hとなる。(BIT1が1,BIT0が0)
第1の状態判定データと第2の状態判定データの組合せから,この接続は複合接続であると判断できる。
図11は,第1のコネクタB(11)の8番端子と12番端子にショート接続があり,第1のコネクタB(11)の8番端子と第2のコネクタB(12)の12番端子,第2のコネクタB(12)の8番端子と第1のコネクタB(11)の12番端子がクロス接続している場合のコネクタ接続図である。
この接続では,第1のコネクタB(11)の8番端子のショート接続先である12番端子は第2のコネクタB(12)の8番端子のクロス接続先である第1のコネクタB(11)の12番端子と同じ端子番号に接続している。
図27のデータを見ると解るように,第1の芯線反転情報と第2の芯線反転情報はともに8回と12回右シフトを実行した時にCY信号が「H」レベル電位を検出している。
したがって,ビットシフトカウンタの意味ある数値は8と12になる。
第1の芯線反転情報と第2の芯線反転情報はともに,外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にCY信号は「H」レベル電位を検出しているので,第1の状態判定データ及び第2の状態判定データは下記のようになる。
第1の状態判定データは16進表記で11Hとなる。(BIT1が1,BIT0が1)
第2の状態判定データは16進表記で11Hとなる。(BIT1が1,BIT0が1)
第1の状態判定データと第2の状態判定データの組合せから,この接続はショート接続であると判断できる。
図12は,第2のコネクタB(12)の10番端子と12番端子にショート接続があり,第1のコネクタB(11)の8番端子と第2のコネクタB(12)の12番端子,第2のコネクタB(12)の8番端子と第1のコネクタB(11)の12番端子がクロス接続している場合のコネクタ接続図である。
(この接続では,第2のコネクタB(12)の12番端子のショート接続先である10番端子は第1のコネクタB(11)の12番端子のクロス接続先である第2のコネクタB(12)の8番端子とは違う端子番号に接続している。)
図28のデータを見ると解るように,第1の芯線反転情報は8回と10回右シフトを実行した時にCY信号が「H」レベル電位を検出している。
したがって,ビットシフトカウンタの意味ある数値は8と10になる。
第2の芯線反転情報は10回と12回右シフトをした時にCY信号が「H」レベル電位を検出している。
したがって,ビットシフトカウンタの意味ある数値は10と12になる。
第1の芯線反転情報は,外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にCY信号は「H」レベル電位を検出している。
第2の芯線反転情報は,外部クロック信号カウンタとビットシフトカウンタの数値が不一致時にCY信号は「H」レベル電位を検出しているので,第1の状態判定データ及び第2の状態判定データは下記のようになる。
第1の状態判定データは16進表記で11Hとなる。(BIT1が1,BIT0が1)
第2の状態判定データは16進表記で10Hとなる。(BIT1が0,BIT0が1)
第1の状態判定データと第2の状態判定データの組合せから,この接続は複合接続であると判断できる。
図13は,第2のコネクタB(12)の8番端子と12番端子にショート接続があり,第1のコネクタB(11)の8番端子と第2のコネクタB(12)の12番端子,第2のコネクタB(12)の8番端子と第1のコネクタB(11)の12番端子がクロス接続している場合のコネクタ接続図である。
この接続では,第2のコネクタB(12)の12番端子のショート接続先である8番端子は第1のコネクタB(11)の12番端子のクロス接続先である第2のコネクタB(12)の8番端子と同じ端子番号に接続してい
図29のデータを見ると解るように,第1の芯線反転情報と第2の芯線反転情報はともに8回と12回右シフトを実行した時にCY信号が「H」レベル電位を検出している。
したがって,ビットシフトカウンタの意味ある数値は8と12になる。
第1の芯線反転情報と第2の芯線反転情報はともに,外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にCY信号は「H」レベル電位を検出しているので,第1の状態判定データ及び第2の状態判定データは下記のようになる。
第1の状態判定データは16進表記で11Hとなる。(BIT1が1,BIT0が1)
第2の状態判定データは16進表記で11Hとなる。(BIT1が1,BIT0が1)
第1の状態判定データと第2の状態判定データの組合せから,この接続はショート接続であると判断できる。
図14は,第1のコネクタB(11)の8番端子と10番端子にショート接続があり,第2のコネクタB(12)の11番端子と12番端子にショート接続があり,第1のコネクタB(11)の8番端子と第2のコネクタB(12)の12番端子,第2のコネクタB(12)の8番端子と第1のコネクタB(11)の12番端子がクロス接続している場合のコネクタ接続図である。
この接続では,第1のコネクタB(11)の8番端子のショート接続先である10番端子は第2のコネクタB(12)の8番端子のクロス接続先である第1のコネクタB(11)の12番端子とは違う端子番号に接続し,第2のコネクタB(12)の12番端子のショート接続先である11番端子は第1のコネクタB(11)の12番端子のクロス接続先である第2のコネクタB(12)の8番端子とは違う端子番号に接続している。
図30のデータを見ると解るように,第1の芯線反転情報は8回と10回それに
11回右シフトを実行した時にCY信号が「H」レベル電位を検出している。
したがって,ビットシフトカウンタの意味ある数値は8と10と11になる。
第2の芯線反転情報は10回と11回それに12回右シフトを実行した時にCY信号が「H」レベル電位を検出している。
したがって,ビットシフトカウンタの意味ある数値は10と11と12になる。
第1の芯線反転情報は,外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にCY信号は「H」レベル電位を検出している。
第2の芯線反転情報は,外部クロック信号カウンタとビットシフトカウンタの数値が不一致時にCY信号は「H」レベル電位を検出しているので,第1の状態判定データ及び第2の状態判定データは下記のようになる。
第1の状態判定データは16進表記で11Hとなる。(BIT1が1,BIT0が1)
第2の状態判定データは16進表記で10Hとなる。(BIT1が1,BIT0が0)
第1の状態判定データと第2の状態判定データの組合せから,この接続は複合接続であると判断できる。
図15は,第1のコネクタB(11)の8番端子と12番端子にショート接続があり,第2のコネクタB(12)の11番端子と12番端子にショート接続があり,第1のコネクタB(11)の8番端子と第2のコネクタB(12)の12番端子,第2のコネクタB(12)の8番端子と第1のコネクタB(11)の12番端子がクロス接続している場合のコネクタ接続図である。
この接続では,第1のコネクタB(11)の8番端子のショート接続先である12番端子は第2のコネクタB(12)の8番端子のクロス接続先である第1のコネクタB(11)の12番端子と同じ端子番号に接続し,第2のコネクタB(12)の12番端子のショート接続先である11番端子は第1のコネクタB(11)の12番端子のクロス接続先である第2のコネクタB(12)の8番端子とは違う端子番号に接続している。
図31のデータを見ると解るように,第1の芯線反転情報と第2の芯線反転情報はともに8回と11回それに12回右シフトを実行した時にCY信号が「H」レベル電位を検出している。
したがって,ビットシフトカウンタの意味ある数値は8と11と12になる。
第1の芯線反転情報と第2の芯線反転情報はともに,外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にCY信号は「H」レベル電位を検出しているので,第1の状態判定データ及び第2の状態判定データは下記のようになる。
第1の状態判定データは16進表記で11Hとなる。(BIT1が1,BIT0が1)
第2の状態判定データは16進表記で11Hとなる。(BIT1が1,BIT0が1)
第1の状態判定データと第2の状態判定データの組合せから,この接続はショート接続であると判断できる。
図16は,第1のコネクタB(11)の8番端子と9番端子にショート接続があり,第2のコネクタB(12)の8番端子と12番端子にショート接続があり,第1のコネクタB(11)の8番端子と第2のコネクタB(12)の12番端子,第2のコネクタB(12)の8番端子と検査コネクタA(30)の12番端子がクロス接続している場合のコネクタ接続図である。
この接続では,第1のコネクタB(11)の8番端子のショート接続先である9番端子は第2のコネクタB(12)の8番端子のクロス接続先である第1のコネクタB(11)の12番端子とは違う端子番号に接続し,第2のコネクタB(12)の12番端子のショート接続先である8番端子は第1のコネクタB(11)の12番端子のクロス接続先である第2のコネクタB(12)の8番端子と同じ端子番号に接続している。
図32のデータを見ると解るように,第1の芯線反転情報と第2の芯線反転情報はともに8回と9回それに12回右シフトを実行した時にCY信号が「H」レベル電位を検出している。
したがって,ビットシフトカウンタの意味ある数値は8と9と12になる。
第1の芯線反転情報と第2の芯線反転情報はともに,外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にCY信号は「H」レベル電位を検出しているので,第1の状態判定データ及び第2の状態判定データは下記のようになる。
第1の状態判定データは16進表記で11Hとなる。(BIT1が1,BIT0が1)
第2の状態判定データは16進表記で11Hとなる。(BIT1が1,BIT0が1)
第1の状態判定データと第2の状態判定データの組合せから,この接続はショート接続であると判断できる。
図17は,第1のコネクタB(11)の8番端子と12番端子にショート接続があり,第2のコネクタB(12)の8番端子と12番端子にショート接続があり,第1のコネクタB(11)の8番端子と第2のコネクタB(12)の12番端子,第2のコネクタB(12)の8番端子と第1のコネクタB(11)の12番端子がクロス接続している場合のコネクタ接続図である。
この接続では,第1のコネクタB(11)の8番端子のショート接続先である12番端子は第2のコネクタB(12)の8番端子のクロス接続先である第1のコネクタB(11)の12番端子と同じ端子番号に接続し,第2のコネクタB(12)の12番端子のショート接続先である8番端子は第1のコネクタB(11)の12番端子のクロス接続先である第2のコネクタB(12)の8番端子と同じ端子番号に接続している。
図33のデータを見ると解るように,第1の芯線反転情報と第2の芯線反転情報はともに8回と12回右シフトを実行した時にCY信号が「H」レベル電位を検出している。
したがって,ビットシフトカウンタの意味ある数値は8と12になる。
第1の芯線反転情報と第2の芯線反転情報はともに,外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にCY信号は「H」レベル電位を検出しているので,第1の状態判定データ及び第2の状態判定データは下記のようになる。
第1の状態判定データは16進表記で11Hとなる。(BIT1が1,BIT0が1)
第2の状態判定データは16進表記で11Hとなる。(BIT1が1,BIT0が1)
第1の状態判定データと第2の状態判定データの組合せから,この接続はショート接続であると判断できる。
この接続の場合,図4のようにショート接続先の状態により検査結果は違ってくる。
詳細は後述するが,第1のコネクタB(11)と第2のコネクタB(12)の両方にショート接続があり,そのショート接続先が両方とも同じ端子番号に接続している場合はショート接続と認識し,第2のコネクタB(12)にのみにショート接続がある場合はオープン接続と認識する。
そして,上記以外にショート接続があった場合は複合接続と認識する。
図18は,第1のコネクタB(11)の8番端子と12番端子にショート接続があり,更にオープン接続があった場合のコネクタ接続図である。
図34のデータを見ると解るように,第1の芯線反転情報は8回と12回右シフトを実行した時にCY信号が「H」レベル電位を検出している。
したがって,ビットシフトカウンタの意味ある数値は8と12になる。
第2の芯線反転情報は12回右シフトを実行した時にCY信号が「H」レベル電位を検出している。
したがって,ビットシフトカウンタの意味ある数値は12になる。
第1の芯線反転情報は,外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にCY信号は「H」レベル電位を検出している。
第2の芯線反転情報は,外部クロック信号カウンタとビットシフトカウンタの数値が不一致時にCY信号は「H」レベル電位を検出しているので,第1の状態判定データ及び第2の状態判定データは下記のようになる。
第1の状態判定データは16進表記で11Hとなる。(BIT1が1,BIT0が1)
第2の状態判定データは16進表記で10Hとなる。(BIT1が1,BIT0が0)
第1の状態判定データと第2の状態判定データの組合せから,この接続は複合接続であると判断できる。
図19は,第2のコネクタB(12)の8番端子と12番端子にショート接続があり,更にオープン接続があった場合のコネクタ接続図である。
図35のデータを見ると解るように,第1の芯線反転情報は8回右シフトを実行した時にCY信号が「H」レベル電位を検出している。
したがって,ビットシフトカウンタの意味ある数値は8になる。
第2の芯線反転情報はCY信号が「H」レベル電位を検出していない。
CY信号を検出していないのでビットシフトカウンタは無視する。
第1の芯線反転情報は,外部クロック信号カウンタとビットシフトカウンタの数値が一致時にCY信号は「H」レベル電位を検出しているので,第1の状態判定データ及び第2の状態判定データは下記のようになる。
第1の状態判定データは16進表記で01Hとなる。(BIT1が0,BIT0が1)
第2の状態判定データは16進表記で00Hとなる。(BIT1が0,BIT0が0)
第1の状態判定データと第2の状態判定データの組合せから,この接続はオープン接続であると判断できる。
図20は,第1のコネクタB(11)の8番端子と12番端子にショート接続があり,第2のコネクタB(12)の12番端子と15番端子にショート接続があり,更にオープン接続があった場合のコネクタ接続図である。
図36のデータを見ると解るように,第1の芯線反転情報は8回と12回そして15回右シフトを実行した時にCY信号が「H」レベル電位を検出している。
したがって,ビットシフトカウンタの意味ある数値は8と12と15になる。
第2の芯線反転情報は12回と15回右シフトを実行した時にCY信号が「H」レベル電位を検出している。
したがって,ビットシフトカウンタの意味ある数値は12と15になる。
第1の芯線反転情報は,外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にCY信号は「H」レベル電位を検出している。
第2の芯線反転情報は,外部クロック信号カウンタとビットシフトカウンタの数値が不一致時にCY信号は「H」レベル電位を検出しているので,第1の状態判定データ及び第2の状態判定データは下記のようになる。
第1の状態判定データは16進表記で11Hとなる。(BIT1が1,BIT0が1)
第2の状態判定データは16進表記で10Hとなる。(BIT1が1,BIT0が0)
第1の状態判定データと第2の状態判定データの組合せから,この接続は複合接続であると判断できる。
図21は,第1のコネクタB(11)の8番端子と12番端子にショート接続があり,第2のコネクタB(12)の8番端子と12番端子にショート接続があり,更にオープン接続があった場合のコネクタ接続図である。
図37のデータを見ると解るように,第1の芯線反転情報と第2の芯線反転情報はともに8回と12回右シフトを実行した時にCY信号が「H」レベル電位を検出している。
したがって,ビットシフトカウンタの意味ある数値は8と12になる。
第1の芯線反転情報と第2の芯線反転情報はともに,外部クロック信号カウンタとビットシフトカウンタの数値が一致時と不一致時にCY信号は「H」レベル電位を検出しているので,第1の状態判定データ及び第2の状態判定データは下記のようになる。
第1の状態判定データは16進表記で11Hとなる。(BIT1が1,BIT0が1)
第2の状態判定データは16進表記で11Hとなる。(BIT1が1,BIT0が1)
第1の状態判定データと第2の状態判定データの組合せから,この接続はショート接続であると判断できる。
図39は,接続状態の違いを識別するための具体的な手順を示すフロー図であるが,第2の芯線情報取得回路(69)から取得した芯線情報を検査する手順を示している。
以下に,図39のフロー図を基に手順を記述する。
8ビットシフトカウンタが0であれば次工程に進む。
同じであるが、バス選択信号(4)が未使用なところだけが相違している。
次に,アドレスをインクリメントして,上記の動作を8回繰り返して実行すれば,端子信号1(3a)をアクティブ時に取得した第1の芯線反転情報の全芯線情報を読み出すことできる。上記動作を,全端子信号(3)に対して実行すれば第1の芯線反転情報の全芯線情報をEEPROMから読み出すことできる。
操作ボックス(29)とコネクタボックス(53)は別ユニットにしてあるが,一体型にしても機能は同じである。図44が,各スイッチの動作を示すフロー図である。電源投入時には,実施の形態あるいは実施例2が選択されるようになっている。基本的に,検査中あるいは異常接続検出時に点灯するLED(例えば,オープン接続LED等)が点灯中以外は,各スイッチは有効になる。必ず必要ではないが,検査を開始する前にはRESETスイッチ(44)を押下して装置を初期化しておいた方が良い。
MODEスイッチ_LED(47)が未点灯時には,実施の形態で検査を行い,点灯時には,実施例1で検査を行うことになる。実施の形態で検査中に,正常接続以外の接続を確認した場合,実施例1で検査中に,端子検査信号(19)が「L」レベル電位を検出した場合には,現在アクティブ中の端子信号(3)で一時停止をして,外部クロック信号カウンタやあるいは後述するエラーNO表示カウンタの数値を数字表示器(31)に転送して接続端子番号を表示し,当該するいずれかのLED(33〜37)を点灯するのと同時に,報知ブザー(32)を短く発報する。STARTスイッチ(42)の再押下で,一時停止以降の端子信号(3)をアクティブにして検査を続行する。上記動作を,外部クロック信号カウンタの数値が64になるまで,あるいは検査端子設定スイッチ(30)で設定した数値になるまで繰り返し実行する。
MODEスイッチ_LED(47)が未点灯時にMODEスイッチ(46)を押下すると,MODEスイッチLED(47)が点灯し,実施の形態から実施例1に検査モードを変更することができる。実施例1は,端子検査用クリップ(16)に接触している芯線(13)の任意の一本が第1のコネクタB(11)の何番端子に接続されているのかを検査するものである。また,MODEスイッチ_LED(47)が点灯時にMODEスイッチ(46)を押下すると,MODEスイッチLED(47)が消灯し,実施例1から実施の形態に検査モードを変更することができる。
複合接続を検出時には,複合エラーLED(36)を点灯する。実施例1では,検査中に端子検査信号(19)が一度も「L」レベル電位を検出できなかった場合には,検査終了時に端子未検出LED(37)を点灯する。検査終了時には,検査終了LED(40)を点灯する。実施の形態では,検査端子設定スイッチ(30)で接続検査端子数が設定可能なため,被検査コネクタの端子数に合わせて設定を変更すれば検査時間が短縮できる。
報知ブザー(32)は,検査終了時にはやや長く(約0.8秒程),異常接続検出時には短く(約0.2秒程)発報する。端子検査ソケット(18),端子検査クリップケーブル(17),端子検査用クリップ(16)は,実施例1で使用する。報知ブザーチェックソケット(54),報知ブザーチェッククリップケーブル(55),報知ブザーチェック用クリップ(56)は,導通か否かを報知ブザーの発報音で知りたい場合に使用する。報知ブザーチェックソケット(54)は,基本的に常時使用できるようにしている。
外部クロック信号
2
内部パルス信号
3
端子信号
4
バス選択信号
5
端子選択信号
6
VCC :電子回路の+電源
7
プルアップ抵抗
8
バス・トランシーバ
9
第1コネクタA
10
第2コネクタA
11
第1コネクタB
12
第2コネクタB
13
芯線
14
第1芯線情報
15
第2芯線情報
16
端子検査用クリップ
17
端子検査クリップケーブル
18
端子検査ソケット
19
端子検査信号
20
作業者A
21
作業者B
22
第1コネクタB1番端子
23
第1コネクタB64番端子
24
第2コネクタB1番端子
25
第2コネクタB64番端子
26
導電ブザー
27
導電ブザーリード線A
28
導電ブザーリード線B
29
操作ボックス
30
検査端子設定スイッチ
31
数字表示器 :二色表示(赤・緑)
32
報知ブザー
33
オープンエラーLED
34
ショートエラーLED
35
クロスエラーLED
36
複合エラーLED
37
端子未検出LED
38
一致LED
39
不一致LED
40
検査終了LED
41
WRITE/READ_LED
42
STARTスイッチ
43
STARTスイッチLED
44
RESETスイッチ
45
RESETスイッチLED
46
MODEスイッチ
47
MODEスイッチLED
48
PC接続スイッチ
49
PC接続スイッチLED
50
DATA比較スイッチ
51
DATA比較スイッチLED
52
中継コネクタ&中継ケーブル線
53
コネクタボックス
54
報知ブザーチェックソケット
55
報知ブザーチェッククリップケーブル
56
報知ブザーチェック用クリップ
57
CPU
58
外部クロック信号制御回路
59
端子信号制御回路
60
端子選択信号制御回路
61
バス選択信号制御回路
62
芯線情報入力制御回路
63
記憶回路
64
通信制御回路
65
検査端子設定スイッチ入力制御回路
66
表示機器制御回路
67
数字表示器制御回路
68
第1芯線情報取得回路
69 第2芯線情報取得回路
Claims (1)
- 検査対象とする端子信号を制御する端子信号制御回路と,目的とする芯線情報を取得するのに必要な端子選択信号制御回路と,被検査ケーブルの一端が接続される第1のコネクタAを有するものであって,複数のバス・トランシーバに接続されている各々のバス信号線は,被検査ケーブルの各芯線に1対1で対応しているものであって,外部クロック信号や内部パルス信号の入力に同期して,検査対象とする端子信号やバス・トランシーバの制御信号を順次にオン・オフ動作せしめるバス選択信号制御回路と,タンデムに接続した2つのバス・トランシーバの前段出力側から第1のコネクタAと後段のバス・トランシーバへ第1の芯線情報を送出する手段とを備えた,データ送出側の第1の芯線情報取得回路と,前記被検査ケーブルの他端が接続される第2のコネクタAを有するものであって,前記被検査ケーブルの各芯線に対応する前記複数のバス・トランシーバに接続されたバス信号線は,第1のコネクタBから第2のコネクタA,Bを通じて送出されてきた第1の芯線情報を受けて,送出されてきた制御信号を受けてバス・トランシーバを順次にオン・オフ動作せしめる手段と,バス・トランシーバ出力側から第2の芯線情報を送出する手段とを備えたデータ受信側の第2の芯線情報取得回路と,第1の芯線情報取得回路の後段バス・トランシーバ出力側から送出された第1の芯線情報と,第2の芯線情報取得回路のバス・トランシーバ出力側から送出されてきた第2の芯線情報を受けて,芯線情報入力制御回路でパラレルデータをシリアルデータに変換すると共に前記第1の芯線情報と第2の芯線情報を取得して検査すれば,前記1つの芯線と他の芯線を含む各芯線との間で第1及び第2状態を前記パラレルデータ、シリアルデータにより判定する手段及び正常接続、オープン接続、ショート接続、クロス接続あるいは,これらが複合した接続を判別する手段を備えたCPUと,該CPUからの出力信号により検査結果を表示する手段とを有するケーブル検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006220785A JP4877670B2 (ja) | 2006-08-12 | 2006-08-12 | ケーブル検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006220785A JP4877670B2 (ja) | 2006-08-12 | 2006-08-12 | ケーブル検査装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008045960A JP2008045960A (ja) | 2008-02-28 |
JP2008045960A5 JP2008045960A5 (ja) | 2009-05-21 |
JP4877670B2 true JP4877670B2 (ja) | 2012-02-15 |
Family
ID=39179850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006220785A Expired - Fee Related JP4877670B2 (ja) | 2006-08-12 | 2006-08-12 | ケーブル検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4877670B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020109373A (ja) * | 2019-01-07 | 2020-07-16 | 株式会社岩崎電機製作所 | 電線検査装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112858952B (zh) * | 2020-11-04 | 2022-12-23 | 昆明船舶设备集团有限公司 | 一种电缆连通性快速检测装置及方法 |
-
2006
- 2006-08-12 JP JP2006220785A patent/JP4877670B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020109373A (ja) * | 2019-01-07 | 2020-07-16 | 株式会社岩崎電機製作所 | 電線検査装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2008045960A (ja) | 2008-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0910026A2 (en) | Measurement data processing unit | |
CN108346404B (zh) | 一种时序控制器及屏驱动电路的参数调试方法 | |
CN203191491U (zh) | 线缆线序检测装置 | |
CN102479141A (zh) | 监控上电自检信息的处理系统 | |
JPH05256897A (ja) | Icテストシステム | |
CN108897647A (zh) | 测试系统、测试方法及装置 | |
JP4877670B2 (ja) | ケーブル検査装置 | |
US7484156B2 (en) | Apparatus and method for testing PS/2 interface | |
CN114281624A (zh) | 一种i2c信号完整性的测试方法、系统、装置及设备 | |
JP2008045960A5 (ja) | ||
US20160248502A1 (en) | Noise detection device | |
CN113985321B (zh) | 一种带智能自学习能力的线缆连通性能测试装置和方法 | |
JPS5836365B2 (ja) | インタ−フエ−スソウチ | |
US20180059179A1 (en) | Automatic control system and automatic instrument searching method for the same | |
RU2642397C2 (ru) | Устройство для контроля электрического монтажа | |
CN114490206A (zh) | 一种接口性能测试方法及系统 | |
CN106817631B (zh) | 无线通讯模块自动化检测方法 | |
TWI756619B (zh) | 聯合測試工作群組傳輸系統 | |
CN114518126B (zh) | 一种基于双轴转台的惯性传感器测试系统及测试方法 | |
JP3659007B2 (ja) | 試験治具の検査方法 | |
CN211149643U (zh) | 量测用无线传输设备、数显量具传输系统、数显量具系统 | |
CN215730882U (zh) | 存储设备检测装置及系统 | |
TWM561823U (zh) | 串列式訊號傳輸控制模組 | |
CN107391293A (zh) | 一种触控面板异常修复方法、移动终端及存储装置 | |
TWI647554B (zh) | Tandem signal transmission control module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090402 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090402 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20110609 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20110727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110825 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111107 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4877670 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |