JP4876571B2 - デジタル映像信号切替え装置 - Google Patents
デジタル映像信号切替え装置 Download PDFInfo
- Publication number
- JP4876571B2 JP4876571B2 JP2005369474A JP2005369474A JP4876571B2 JP 4876571 B2 JP4876571 B2 JP 4876571B2 JP 2005369474 A JP2005369474 A JP 2005369474A JP 2005369474 A JP2005369474 A JP 2005369474A JP 4876571 B2 JP4876571 B2 JP 4876571B2
- Authority
- JP
- Japan
- Prior art keywords
- tmds
- signal
- output
- input
- digital video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- GJWAPAVRQYYSTK-UHFFFAOYSA-N [(dimethyl-$l^{3}-silanyl)amino]-dimethylsilicon Chemical compound C[Si](C)N[Si](C)C GJWAPAVRQYYSTK-UHFFFAOYSA-N 0.000 claims description 80
- 239000011159 matrix material Substances 0.000 description 24
- 238000006243 chemical reaction Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Landscapes
- Studio Circuits (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Controls And Circuits For Display Device (AREA)
Description
この発明は、この課題を解決して、特定のマトリクススイッチユニットの仕様による制約を受けずに、また、映像の劣化を伴うアナログRGB信号等への変換を行うことなく直接デジタル映像信号を切替えるデジタル映像信号切替え装置を得ることを目的とする。
以下、この発明の実施の形態1を図1に基づいて説明する。なお、この例ではmチャンネルの入力とnチャンネルの出力の切替えを行うm×nの切替えを行うデジタル映像信号切替え装置の構成を示している。
まずは簡単な信号の流れについて説明する。図1において、デジタルカメラ等のデジタル映像機器やPCなどの映像入力装置(図示せず)からデジタル映像信号をDigital Visual Interface(以下、DVI)により入力する。このとき、映像信号はTransition Minimized Differential Signaling(以下、TMDS)信号で伝送される。
TMDS信号からデジタルRGB信号への変換は、アナログ信号への変換など信号の劣化を伴う変換ではない一方で、この変換によりTMDS信号をそのまま取り扱う場合に比べて、映像信号を分岐することがより容易になる利点がある。
このn個の突合せブロック2それぞれにおいてm個の入力信号のいずれか1つを選択して出力する事で、m×nの切替えが行われる。
各突合せブロック2にはm個のTMDSレシーバ1のそれぞれに対応してm個のTMDSトランシーバ3aがあり、それぞれが対応するTMDSレシーバ1の出力するRGB信号を受信する。
また、TMDSトランシーバ3aには、「有効」又は「無効」の2値を持つ出力イネーブル信号も入力されており、各TMDSトランシーバ3aは、出力イネーブル信号が「有効」となっているときに限って、デジタルRGB信号をTMDS信号へと変換して出力する。
出力イネーブル信号はCPUやマイコンなどで構成される制御手段4から制御回路(図示せず)を介して出力されるものであって、各突合せブロック2内のm個のTMDSレシーバ1への出力イネーブル信号から、その突合せブロック2に対応する出力チャンネルに出力するように指定された入力チャンネルに対応するTMDSトランシーバ3aを選択して「有効」とするように制御される。なお、図1では突合せブロック2それぞれに対応して制御手段を設ける構成としたが、これらを纏めて一体する構成でもよい。
以上により、mチャネルの入力とnチャネル出力との間で、直接デジタル映像信号を切替えることが可能になる。
DVIでの入出力を行う既存のDVIマトリクススイッチャがあったとき、この発明のTMDS信号をデジタルRGB信号に変換する方法を組み合わせることで、2重化された入出力切替え装置を実現することもできる。図2は、この発明の実施の形態2の2重化されたデジタル映像信号切替え装置のブロック図であって、mチャンネルの入力とnチャンネルの出力との切替えを行うDVIマトリクススイッチャを用いる例に取り上げている。
このように、m入力×n出力のDVIマトリクススイッチャ5を2個使用して、TMDSレシーバ1をm個、TMDSトランシーバ3bを2n個と組み合わせることで、mチャネルの入力を2nチャネルに出力する二重化が実現できる。
また、その場合にも実施の形態1で述べた排他制御は有効であって、m入力×2n出力の多重化に出力の衝突防止を実施できて、高信頼化に有効である。
DVIに対応しない、すなわちTMDS信号以外の映像信号を切替える非TMDSマトリクススイッチャと、この発明の方法を組み合わせる事も可能である。この例を図3及び図4に示す。
図3は、TMDSレシーバ1をm個、TMDSトランシーバ3bを2n個用いて、更に、2m個のTMDS→非TMDS変換回路6及び2n個の非TMDS→TMDS変換回路7、m入力×n出力の非TMDSマトリクススイッチャ8で構成されたものである。
この構成では、mチャンネルのDVIによるデジタル映像信号の入力をそれぞれ受信するm個のTMDSレシーバ1それぞれに対して、TMDSトランシーバ3bを2回路接続し、このTMDSトランシーバ3bの出力をそれぞれTMDS→非TMDS変換回路6で信号変換する。そして、変換された映像信号を2つの非TMDSマトリクススイッチャ8に入力する。これらの非TMDSマトリクススイッチャ8の出力を非TMDS→TMDS変換回路7によりDVIによるデジタル映像信号に変換して出力する。これにより、入力mチャネル×出力2nチャネルの二重化を実現できる。
図4の構成では、m個のDVIによるデジタル映像信号の入力をm個のTMDS→非TMDS変換回路6でそれぞれ受信して信号変換を行い、この変換された映像信号を非TMDSマトリクススイッチャ8に入力する。非TMDSマトリクススイッチャ8の出力は、n個の非TMDS→TMDS変換回路7によりTMDS信号にそれぞれ変換してから、TMDSレシーバ1で受信する。これらTMDSレシーバ1のそれぞれに対して、TMDSトランシーバ3bを2回路接続することで、2n個のチャンネルのDVIによるデジタル映像信号を得る。
この構成の場合、TMDSトランシーバ3b及びTMDSレシーバ1を非TMDSマトリクススイッチャ8の出力側に配置している。これは、出力回路側に複数の部品を配置できないなど物理的な制約がある場合などに有効である。
2 突合せブロック
3a、3b TMDSトランシーバ
4 制御手段
5 DVIマトリクススイッチャ
6 TMDS→非TMDS変換回路
7 非TMDS→TMDS変換回路
8 非TMDSマトリクススイッチャ
Claims (1)
- 入力チャンネルのそれぞれに対応して設けられて、対応する前記入力チャンネルから入力されるTMDS信号をデジタルRGB信号に変換して出力するTMDSレシーバ、
このTMDSレシーバそれぞれに対応して出力チャネルの数づつ設けられて、対応する前記TMDSレシーバの出力するデジタルRGB信号をTMDS信号に変換する一方、さらに入力される出力イネーブル信号が「有効」の時に限って変換後のTMDS信号を出力するTMDSトランシーバ、
出力チャンネルのそれぞれに対応して設けられて、前記TMDSトランシーバを全ての入力チャンネルに対応するものを網羅するように組み合わせて構成した突合せブロック、
及び、この突合せブロックのそれぞれについて、対応する出力チャンネルに出力するように指定された入力チャンネルに対応する前記TMDSトランシーバを選択して、その前記TMDSトランシーバに入力する前記出力イネーブル信号を有効とする制御を行う制御手段を備えたことを特徴とするデジタル映像信号切替え装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005369474A JP4876571B2 (ja) | 2005-12-22 | 2005-12-22 | デジタル映像信号切替え装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005369474A JP4876571B2 (ja) | 2005-12-22 | 2005-12-22 | デジタル映像信号切替え装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007171583A JP2007171583A (ja) | 2007-07-05 |
JP4876571B2 true JP4876571B2 (ja) | 2012-02-15 |
Family
ID=38298227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005369474A Active JP4876571B2 (ja) | 2005-12-22 | 2005-12-22 | デジタル映像信号切替え装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4876571B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10105298A (ja) * | 1996-09-30 | 1998-04-24 | Canon Inc | 切換装置 |
JP2002341846A (ja) * | 2001-05-18 | 2002-11-29 | Fujitsu General Ltd | ディジタル映像信号処理装置 |
JP3686396B2 (ja) * | 2001-08-06 | 2005-08-24 | 松下電器産業株式会社 | ストリーム処理装置 |
JP3808359B2 (ja) * | 2001-12-17 | 2006-08-09 | 矢崎総業株式会社 | 多段接続型の映像切替システム |
JP2005033511A (ja) * | 2003-07-14 | 2005-02-03 | Nec Engineering Ltd | マトリックススイッチャー |
-
2005
- 2005-12-22 JP JP2005369474A patent/JP4876571B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007171583A (ja) | 2007-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107682667B (zh) | 视频处理器及多信号源预监方法 | |
US9984024B2 (en) | USB control circuit with built-in bypass function | |
JP6196025B2 (ja) | Kvmスイッチ及びkvmシステム | |
EP1427198A3 (en) | Multi-mode imaging apparatus | |
TW201418987A (zh) | 採用雷霆介面之電子裝置、其連接方法及底座設備 | |
US10146728B2 (en) | USB control circuit with built-in signal repeater circuit | |
JP2014096746A (ja) | 画像処理装置及び画像処理方法 | |
JP4876571B2 (ja) | デジタル映像信号切替え装置 | |
US20110060849A1 (en) | Monitoring method and keyboard video mouse switch | |
JP5641513B2 (ja) | 高解像度マルチメディアインタフェース受信機/送信機チップセット | |
US11768545B2 (en) | Secured KVM switching device with unidirectional communications | |
US20090080538A1 (en) | Method and Apparatus for Decoding a Video Signal | |
WO2014118710A1 (en) | An image processing module comprising a fpga | |
US8817186B1 (en) | Video playing apparatus and video displaying apparatus | |
US20090079868A1 (en) | Method and Apparatus for Transmitting a Video Signal | |
KR101334746B1 (ko) | Usb 커넥터를 통해 입력되는 영상을 디스플레이하는디스플레이 장치 및 그 방법 | |
WO2010109598A1 (ja) | 映像表示装置 | |
CN111464766A (zh) | 视频处理器和显示系统 | |
JP6371153B2 (ja) | 電子装置、電子システム、および、方法 | |
US11587201B2 (en) | Image processing device and image processing method | |
US20090122193A1 (en) | Video processing apparatus and control method thereof | |
US20220398994A1 (en) | Computer device and multi-computer system | |
KR100818238B1 (ko) | 멀티비전 회로 시스템 | |
JP4945775B2 (ja) | 情報処理装置の出力装置及び出力ポートの制御方法 | |
JP6172749B2 (ja) | 映像信号処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111114 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4876571 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |