JP4876493B2 - Multilayer ceramic substrates and electronic components - Google Patents
Multilayer ceramic substrates and electronic components Download PDFInfo
- Publication number
- JP4876493B2 JP4876493B2 JP2005258949A JP2005258949A JP4876493B2 JP 4876493 B2 JP4876493 B2 JP 4876493B2 JP 2005258949 A JP2005258949 A JP 2005258949A JP 2005258949 A JP2005258949 A JP 2005258949A JP 4876493 B2 JP4876493 B2 JP 4876493B2
- Authority
- JP
- Japan
- Prior art keywords
- inner layer
- layer portion
- surface layer
- multilayer ceramic
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
この発明は、多層セラミック基板および多層セラミック基板を備える電子部品に関するもので、特に、多層セラミック基板の強度を向上させるための改良に関するものである。 The present invention relates to an electronic component including a multilayer ceramic substrate and the multi-layer ceramic substrate, in particular, to an improvement for enhancing the strength of the multilayer ceramic substrate.
この発明にとって興味ある多層セラミック基板が、たとえば特開平６−２９６６４号公報（特許文献１）に記載されている。特許文献１には、ガラスと残部が結晶質とからなる低温焼成多層セラミック基板であって、その最外層の熱膨張率を内層の熱膨張率より小さくし、かつ表裏の最外層の厚みの合計を内層の厚みより小さくしたものが開示されている。このような構成を採用することにより、焼成後の冷却過程において、表裏の最外層に圧縮応力が生じるため、多層セラミック基板の抗折強度が向上するとともに、表裏の応力差による反りを抑制することができるとされている。 A multilayer ceramic substrate that is of interest to the present invention is described, for example, in JP-A-6-29664 (Patent Document 1). Patent Document 1 discloses a low-temperature fired multilayer ceramic substrate made of glass and the balance being crystalline, the thermal expansion coefficient of the outermost layer being smaller than the thermal expansion coefficient of the inner layer, and the total thickness of the outermost layers on the front and back sides. Is made smaller than the thickness of the inner layer. By adopting such a configuration, in the cooling process after firing, compressive stress is generated in the outermost layers of the front and back, so that the bending strength of the multilayer ceramic substrate is improved and the warpage due to the stress difference between the front and back is suppressed. It is supposed to be possible.
しかしながら、上述した特許文献１に記載の多層セラミック基板には、抗折強度の向上に関して、さらなる改善の余地がある。すなわち、特許文献１に記載の多層セラミック基板にあっては、最外層すなわち表層部と内層部との界面部分において応力が最も大きい部分がもたらされ、界面部分から離れるほど応力が小さくなる。その結果、界面部分に応力が集中し、これが破壊の起点となって、多層セラミック基板が破壊されやすい。
そこで、この発明の目的は、上述したような問題を解決し、強度がより高められた多層セラミック基板を提供しようとすることである。 Accordingly, an object of the present invention is to solve the above-described problems and to provide a multilayer ceramic substrate with higher strength.
この発明の他の目的は、上述した多層セラミック基板を備える電子部品を提供しようとすることである。 Another object of the present invention is to provide an electronic component including the multilayer ceramic substrate described above.
この発明は、内層部ならびに内層部を積層方向に挟むように位置する第１および第２の表層部とからなる積層構造を有し、内層部ならびに第１および第２の表層部の各々は、少なくとも１つのセラミック層をもって構成され、各表層部の厚みが５〜６０μｍであり、内層部の厚みが５０μｍ以上であり、内層部はすべて同一のセラミック材料からなる、多層セラミック基板にまず向けられるものであって、上述した技術的課題を解決するため、表層部の熱膨張係数をα１［ｐｐｍＫ−１］とし、内層部の熱膨張係数をα２［ｐｐｍＫ−１］としたとき、０．３≦α２−α１≦１．５であり、かつ内層部には、針状結晶が析出していることを特徴としている。 The present invention has a laminated structure composed of an inner layer portion and first and second surface layer portions positioned so as to sandwich the inner layer portion in the laminating direction, and each of the inner layer portion and the first and second surface layer portions is Firstly directed to a multilayer ceramic substrate composed of at least one ceramic layer, the thickness of each surface layer portion being 5 to 60 μm, the thickness of the inner layer portion being 50 μm or more, and all the inner layer portions being made of the same ceramic material In order to solve the above technical problem, when the thermal expansion coefficient of the surface layer portion is α1 [ppmK −1 ] and the thermal expansion coefficient of the inner layer portion is α2 [ppmK −1 ], 0.3 ≦ It is characterized in that α2−α1 ≦ 1.5 and acicular crystals are precipitated in the inner layer portion.
この発明に係る多層セラミック基板において、針状結晶は、ウォラストナイト、シリマナイト、ルチルおよびムライトの少なくとも１種であることが好ましい。 In the multilayer ceramic substrate according to the present invention, the acicular crystal is preferably at least one of wollastonite, sillimanite, rutile and mullite.
また、内層部はホウケイ酸ガラスを含むことが好ましい。 The inner layer portion preferably contains borosilicate glass.
また、この発明に係る多層セラミック基板の抗折強度は、表層部および内層部のそれぞれの抗折強度より高いことが好ましい。 Moreover, it is preferable that the bending strength of the multilayer ceramic substrate according to the present invention is higher than the bending strength of each of the surface layer portion and the inner layer portion.
この発明は、さらに、前述したような多層セラミック基板を備える電子部品にも向けられる。 The present invention is further directed to an electronic component including the multilayer ceramic substrate as described above.
この発明に係る多層セラミック基板は、前述したように、表層部の熱膨張係数をα１とし、内層部の熱膨張係数をα２としたとき、０．３≦α２−α１≦１．５であるという第１の特徴を有している。この第１の特徴は、簡単に言えば、特許文献１の場合と同様、表層部の熱膨張係数α１が内層部の熱膨張係数α２より小さいことを意味している。したがって、焼成後の冷却過程で表層部に圧縮応力が発生し、その結果、多層セラミック基板の抗折強度を向上させることができるとともに、表裏の応力差による反りを抑制することができる。 In the multilayer ceramic substrate according to the present invention, as described above, when the thermal expansion coefficient of the surface layer portion is α1 and the thermal expansion coefficient of the inner layer portion is α2, 0.3 ≦ α2−α1 ≦ 1.5. It has the 1st characteristic. This first feature simply means that the thermal expansion coefficient α1 of the surface layer portion is smaller than the thermal expansion coefficient α2 of the inner layer portion, as in the case of Patent Document 1. Therefore, a compressive stress is generated in the surface layer portion in the cooling process after firing, and as a result, the bending strength of the multilayer ceramic substrate can be improved and the warpage due to the stress difference between the front and back surfaces can be suppressed.
この発明においては、表層部の熱膨張係数α１と内層部の熱膨張係数α２との差、すなわちα２−α１が、０．３≦α２−α１≦１．５となるようにされる。ここで、熱膨張係数の差α２−α１が０．３未満では、多層セラミック基板の強度が表層部のみの強度とほぼ同じとなり、高強度化の効果があまり奏されなくなる。他方、熱膨張係数の差α２−α１が１．５を超えると、表層部と内層部との界面での応力が大きくなりすぎ、その結果、界面部分での剥がれが発生しやすくなる。 In the present invention, the difference between the thermal expansion coefficient α1 of the surface layer portion and the thermal expansion coefficient α2 of the inner layer portion, that is, α2−α1 is set such that 0.3 ≦ α2−α1 ≦ 1.5. Here, when the difference α2-α1 in the thermal expansion coefficient is less than 0.3, the strength of the multilayer ceramic substrate is almost the same as the strength of only the surface layer portion, and the effect of increasing the strength is not so much achieved. On the other hand, when the difference α2-α1 in the thermal expansion coefficient exceeds 1.5, the stress at the interface between the surface layer portion and the inner layer portion becomes too large, and as a result, peeling at the interface portion tends to occur.
この発明に係る多層セラミック基板は、内層部に針状結晶が析出していることを第２の特徴としている。この発明に係る多層セラミック基板において、表層部と内層部との界面部分との内層部側では引っ張り応力が働き、機械的強度の点で不利な状態がもたらされるが、内層部が針状結晶を含む構造であると、上記引っ張り応力は界面部分から内層部のより内部へと効率的に伝達されるため、応力が分散される。その結果、内層部での最大引っ張り応力が緩和され、破壊する確率が下がり、多層セラミック基板の強度を高めることができる。なお、界面部分の表層部側で発生している圧縮応力については、多層セラミック基板の表面にまで届きやすいため、表層部では針状結晶の存在は特に必要とされるものではない。 The multilayer ceramic substrate according to the present invention is characterized in that needle-like crystals are precipitated in the inner layer portion. In the multilayer ceramic substrate according to the present invention, a tensile stress acts on the inner layer side of the interface portion between the surface layer portion and the inner layer portion, and a disadvantageous state is brought about in terms of mechanical strength. In the structure including the above, the tensile stress is efficiently transmitted from the interface portion to the inside of the inner layer portion, so that the stress is dispersed. As a result, the maximum tensile stress in the inner layer portion is relaxed, the probability of breakage is reduced, and the strength of the multilayer ceramic substrate can be increased. In addition, since the compressive stress generated on the surface layer side of the interface portion easily reaches the surface of the multilayer ceramic substrate, the presence of needle-like crystals is not particularly required in the surface layer portion.
また、この発明によれば、各表層部の厚みが５〜６０μｍであるので、高強度化の効果をより確実に得ることができる。多層セラミック基板の破壊の起点となる亀裂は、主に表層部で発生するため、多層セラミック基板の強度は表層部での亀裂の発生確率に依存する。この確率は、圧縮応力が無い場合に比べ、圧縮応力が有る場合の方がより低くなる。内層部に働いている応力は、表層部と内層部との界面部分で最も大きく、界面部分から離れるほど、応力緩和が起こるため、より小さくなる。このため、表層部の厚みが６０μｍを越えると、表層部には有効な大きさの圧縮応力が働かなくなる結果、高強度化の効果があまり期待できなくなる。他方、表層部の厚みが５μｍ未満では、応力緩和作用を働かせることが困難となり、界面部分での応力による表層部の単位体積あたりのエネルギーが大きくなりすぎ、その結果、表層部は逆に破壊されやすいものになってしまうことがある。 Moreover, according to this invention, since the thickness of each surface layer part is 5-60 micrometers, the effect of high intensity | strength can be acquired more reliably. Since cracks that are the starting points of the breakdown of the multilayer ceramic substrate are mainly generated in the surface layer portion, the strength of the multilayer ceramic substrate depends on the probability of occurrence of cracks in the surface layer portion. This probability is lower when there is compressive stress than when there is no compressive stress. The stress acting on the inner layer portion is the largest at the interface portion between the surface layer portion and the inner layer portion, and the further away from the interface portion, the smaller the stress, which is reduced. For this reason, if the thickness of the surface layer portion exceeds 60 μm, a compressive stress having an effective size does not act on the surface layer portion, so that the effect of increasing the strength cannot be expected. On the other hand, if the thickness of the surface layer portion is less than 5 μm, it becomes difficult to exert a stress relaxation action, and the energy per unit volume of the surface layer portion due to the stress at the interface portion becomes too large. It may become easy.
また、この発明に係る多層セラミック基板において、内層部の厚みが５０μｍ以上であるので、界面部分で発生している応力をより広く分散できることになり、多層セラミック基板が破壊する確率をより低下させることができる。この点において、内層部の厚みは１００μｍ以上であることがより好ましい。なお、上述した応力分散効果の点からは、内層部の厚みについての上限はない。しかしながら、内層部の厚みの上限は、８００μｍ程度とすることが好ましい。内層部の厚みが８００μｍを越えると、焼成工程での脱脂が困難となることがあるためである。 Further, in the multilayer ceramic substrate according to the present invention, since the thickness of the inner layer portion is 50 μm or more, the stress generated at the interface portion can be more widely dispersed, and the probability of the multilayer ceramic substrate breaking down is further reduced. Can do. In this respect, the thickness of the inner layer portion is more preferably 100 μm or more. Note that there is no upper limit on the thickness of the inner layer portion from the viewpoint of the stress dispersion effect described above. However, the upper limit of the thickness of the inner layer portion is preferably about 800 μm. This is because if the thickness of the inner layer portion exceeds 800 μm, degreasing in the firing step may be difficult.
内層部がホウケイ酸ガラスを含んでいると、焼成することにより針状結晶を析出しやすくすることができる。 When the inner layer portion contains borosilicate glass, acicular crystals can be easily precipitated by firing.
この発明において、多層セラミック基板の抗折強度が、表層部および内層部のそれぞれの抗折強度より高くされると、たとえば、表層部において、強度が比較的低いが、その他の特性の点で優れた材料を用いることができるようになり、材料の選択範囲を広くすることができる。 In this invention, when the bending strength of the multilayer ceramic substrate is made higher than the bending strength of each of the surface layer portion and the inner layer portion, for example, the strength is relatively low in the surface layer portion, but the other characteristics are excellent. The material can be used, and the selection range of the material can be widened.
図１は、この発明の一実施形態による多層セラミック基板１を備える電子部品２を示す正面図であり、多層セラミック基板１については断面図で示している。
FIG. 1 is a front view showing an
多層セラミック基板１は、内層部３ならびに内層部３を積層方向に挟むように位置する第１および第２の表層部４および５とからなる積層構造を有している。内層部３は、少なくとも１つの内層部セラミック層６をもって構成され、第１および第２の表層部４および５は、それぞれ、少なくとも１つの表層部セラミック層７および８をもって構成されている。
The multilayer ceramic substrate 1 has a laminated structure including an
多層セラミック基板１は、配線導体を備えている。配線導体は、たとえばコンデンサまたはインダクタのような受動素子を構成したり、あるいは素子間の電気的接続のような接続配線を行なったりするためのもので、典型的には、図示したように、いくつかの導体膜９〜１１ならびにいくつかのビアホール導体１２をもって構成される。
The multilayer ceramic substrate 1 includes a wiring conductor. The wiring conductor is used to form a passive element such as a capacitor or an inductor, or to perform connection wiring such as an electrical connection between elements. The
導体膜９は、多層セラミック基板１の内部に形成される。導体膜１０および１１は、それぞれ、多層セラミック基板１の一方主面上および他方主面上に形成される。ビアホール導体１２は、導体膜９〜１１のいずれかと電気的に接続されかつセラミック層６〜８のいずれか特定のものを厚み方向に貫通するように設けられる。
The
多層セラミック基板１の一方主面上には、外部導体膜１０に電気的に接続された状態で、チップ部品１３および１４が搭載される。これによって、多層セラミック基板１を備える電子部品２が構成される。多層セラミック基板１の他方主面上に形成された外部導体膜１１は、当該電子部品２を図示しないマザーボード上に実装する際の電気的接続手段として用いられる。
On one main surface of the multilayer ceramic substrate 1,
このような電子部品２に備える多層セラミック基板１において、この実施形態では、表層部４および５の熱膨張係数をα１［ｐｐｍＫ−１］とし、内層部３の熱膨張係数をα２［ｐｐｍＫ−１］としたとき、０．３≦α２−α１≦１．５であり、かつ、内層部３には、針状結晶が析出していることを特徴としている。上記のような特徴的構成によれば、前述したように、多層セラミック基板１の強度を高めることができる。
In the multilayer ceramic substrate 1 provided in such an
内層部３を構成する内層部セラミック層６ならびに表層部４および５を構成する表層部セラミック層７および８の各材料として、セラミックとガラスとの混合物を用いるようにすれば、セラミックとガラスとの比率、あるいはセラミックの種類および／またはガラスの種類を変えることによって、表層部４および５の熱膨張係数α１ならびに内層部３の熱膨張係数α２をそれぞれ調整することができ、これら熱膨張係数の差、すなわちα２−α１を所望の値とすることが容易である。
If a mixture of ceramic and glass is used as each material of the inner layer
内層部３に析出している針状結晶としては、たとえばウォラストナイト、シリマナイト、ルチル、ムライトなどがある。このような針状結晶をより容易に析出させるためには、内層部３すなわち内層部セラミック層６はホウケイ酸ガラスを含むことが好ましい。
Examples of the acicular crystals precipitated in the
また、内層部３における針状結晶の析出量は、ガラス量の６０重量％以下であって、ガラス量とセラミック量との合計の５重量％以上であることが好ましい。針状結晶の析出量が、ガラス量の６０重量％を超えると、ガラス中のＢ２Ｏ３成分比率が高まり、ガラスの耐湿性が低下するため好ましくない。また、針状結晶の析出量が、ガラス量とセラミック量との合計の５重量％未満であると、多層セラミック基板１の強度を十分に高めることができず、好ましくない。
In addition, the amount of acicular crystals deposited in the
表層部４および５の各々の厚みは、５〜６０μｍである。これによって、前述したように、多層セラミック基板１の高強度化の効果をより確実に得ることができる。
Each of the thickness of the
また、内層部３の厚みは、５０μｍ以上である。これによって、前述したように、内層部３の、表層部４および５の各々との界面部分で発生している応力をより広く分散できるようになり、多層セラミック基板１が破壊する確率をより低下させることができる。
The thickness of the
また、この多層セラミック基板１の抗折強度は、表層部４および５ならびに内層部３のそれぞれ抗折強度より高いことが好ましい。これによって、前述したように、表層部４および５において、強度が比較的低いが、その他の特性の点で優れた材料を用いることができるようになり、材料の選択範囲を広くすることができる。
Further, the bending strength of the multilayer ceramic substrate 1 is preferably higher than the bending strength of the
上述のような多層セラミック基板１は、好ましくは、次のようにして製造される。 The multilayer ceramic substrate 1 as described above is preferably manufactured as follows.
図２は、多層セラミック基板１の製造の途中で作製される複合積層体２１を示す断面図である。複合積層体２１は、多層セラミック基板１における内層部セラミック層６となるべき内層用セラミックグリーンシート２２と、表層部セラミック層７および８とそれぞれなるべき表層用セラミックグリーンシート２３および２４とを備えるとともに、拘束用セラミックグリーンシート２５および２６を備えている。また、内層用セラミックグリーンシート２２ならびに表層用セラミックグリーンシート２３および２４に関連して、多層セラミック基板１に備える配線導体としての導体膜９〜１１ならびにビアホール導体１２が設けられている。
FIG. 2 is a cross-sectional view showing a
このような複合積層体２１を作製するため、内層用セラミックグリーンシート２２、表層用セラミックグリーンシート２３および２４ならびに拘束用セラミックグリーンシート２５および２６がそれぞれ用意される。表層用セラミックグリーンシート２３および２４の焼結体の熱膨張係数をα１とし、内層セラミックグリーンシート２２の焼結体の熱膨張係数をα２としたとき、０．３≦α２−α１≦１．５となり、かつ、内層セラミックグリーンシート２２の焼結体に針状結晶が析出するように、これらグリーンシート２２〜２４の各組成が選ばれる。また、拘束用セラミックグリーンシート２５および２６は、表層用セラミックグリーンシート２３および２４ならびに内層用セラミックグリーンシート２２が焼結する温度では焼結しない無機材料を含む組成とされる。
In order to produce such a
次に、少なくとも１つの内層用セラミックグリーンシート２２を積層方向に挟むように、それぞれ、表層用セラミックグリーンシート２３および２４を配置し、さらに、その外側に拘束用セラミックグリーンシート２５および２６をそれぞれ配置することによって、図２に示すような複合積層体２１が作製される。
Next, surface ceramic
次に、複合積層体２１は、表層用セラミックグリーンシート２３および２４ならびに内層用セラミックグリーンシート２２が焼結するが、拘束用セラミックグリーンシート２５および２６が焼結しない温度で焼成される。その結果、表層用セラミックグリーンシート２３および２４に由来する表層部４および５（図１参照）の熱膨張係数をα１とし、内層セラミックグリーンシート２２に由来する内層部３（図１参照）の熱膨張係数をα２としたとき、０．３≦α２−α１≦１．５となり、かつ、内層部３には、針状結晶が析出した状態となる。なお、後述する実験例からわかるように、内層部３を構成する複数の内層部セラミック層６となる複数の内層用セラミックグリーンシート２２としては、同じ組成のセラミックグリーンシートが用いられるので、内層部３はすべて同一のセラミック材料からなる。
Next, the
次に、焼成後の複合積層体２１において、拘束用セラミックグリーンシート２５および２６に由来する部分が除去される。これによって、多層セラミック基板１が得られる。
Next, in the
なお、多層セラミック基板１を製造するにあたり、上述のような拘束用セラミックグリーンシート２５および２６を用いるのではなく、これら拘束用セラミックグリーンシートが無い状態の積層体を焼成するようにしてもよい。
In manufacturing the multilayer ceramic substrate 1, instead of using the constraining ceramic
次に、この発明による効果を確認するために実施した実験例について説明する。 Next, experimental examples carried out to confirm the effects of the present invention will be described.
まず、表１に示すような種々の組成を有するホウケイ酸ガラス粉末を用意した。 First, borosilicate glass powders having various compositions as shown in Table 1 were prepared.
次に、表２に示す各試料が得られるように、表層用セラミックグリーンシートおよび内層用セラミックグリーンシートをそれぞれ作製した。 Next, a ceramic green sheet for the surface layer and a ceramic green sheet for the inner layer were prepared so that each sample shown in Table 2 was obtained.
表層用セラミックグリーンシートについては、そこに含まれるセラミック粉末の組成および重量部ならびにガラス粉末の組成および重量部が、表２の「表層用シート組成／重量部」における「セラミック」および「ガラス」の各欄にそれぞれ示されている。内層用セラミックグリーンシートについては、そこに含まれるセラミック粉末の組成および重量部ならびにガラス粉末の組成および重量部が、表２の「内層用シート組成／重量部」における「セラミック」および「ガラス」の各欄にそれぞれ示されている。なお、上記「ガラス」の欄に示された「Ｇ１」〜「Ｇ９」の記号は、表１の「ガラス記号」に対応するものである。 For the ceramic green sheet for the surface layer, the composition and parts by weight of the ceramic powder and the composition and parts by weight of the glass powder contained therein are those of “ceramic” and “glass” in “Sheet composition / part by weight” of Table 2. Each column is shown separately. Regarding the ceramic green sheet for the inner layer, the composition and parts by weight of the ceramic powder and the composition and parts by weight of the glass powder contained therein are those of “ceramic” and “glass” in “Sheet composition / part by weight” in Table 2. Each column is shown separately. The symbols “G1” to “G9” shown in the column “Glass” correspond to the “glass symbols” in Table 1.
表２に示した各試料を得るため、上述のようなセラミック粉末とガラス粉末と有機溶剤とを混合し、さらに、１０重量部のブチラール系バインダと１重量部の可塑剤とを加えて、所定の条件にて湿式混合して、スラリーを得た。次いで、得られたスラリーをドクターブレード法により６〜２００μｍの範囲の種々の厚みのシート状に成形し、表層用セラミックグリーンシートおよび内層用セラミックグリーンシートをそれぞれ得た。 In order to obtain each sample shown in Table 2, ceramic powder, glass powder and organic solvent as described above are mixed, and further 10 parts by weight of butyral binder and 1 part by weight of plasticizer are added, The mixture was wet-mixed under the conditions described above to obtain a slurry. Subsequently, the obtained slurry was formed into sheets having various thicknesses in the range of 6 to 200 μm by a doctor blade method, thereby obtaining a ceramic green sheet for surface layer and a ceramic green sheet for inner layer, respectively.
他方、１００重量部のアルミナ粉末と有機溶剤とを混合し、さらに、１０重量部のブチラール系バインダと１重量部の可塑剤と球状セルロースとを加えて、所定の条件にて湿式混合してスラリーを得た。次いで、得られたスラリーをドクターブレード法により厚み５０μｍのシート状に成形し、拘束用セラミックグリーンシートを得た。 On the other hand, 100 parts by weight of alumina powder and an organic solvent are mixed, and 10 parts by weight of a butyral binder, 1 part by weight of a plasticizer and spherical cellulose are added and wet-mixed under predetermined conditions to obtain a slurry. Got. Next, the obtained slurry was formed into a sheet having a thickness of 50 μm by a doctor blade method to obtain a constraining ceramic green sheet.
次に、上記の表層用グリーンシート、内層用グリーンシートおよび拘束用グリーンシートの各々を１００ｍｍ角の大きさにカットした後、拘束用セラミックグリーンシート１枚、表層用セラミックグリーンシート１枚、内層用セラミックグリーンシート５枚、表層用セラミックグリーンシート１枚、拘束用セラミックグリーンシート１枚の順で積層して複合積層体を作製し、これをプレス機にてプレスした後、８７０℃の温度で１０分間保持する条件で焼成した。次いで、焼成後の複合積層体の表面に粉状に付着している拘束用セラミックグリーンシートに由来する未焼結部分を、超音波洗浄機を用いて除去し、評価用の積層焼結体を得た。
Next, after cutting each of the surface layer green sheet, the inner layer green sheet, and the constraining green sheet into a size of 100 mm square, one constraining ceramic green sheet, one surface ceramic green sheet, and
なお、上記の積層工程では、表２に示した「表層部厚み」および「内層部厚み」が焼成後においてそれぞれ得られるように、用いる表層用セラミックグリーンシートおよび内層用セラミックグリーンシートの各厚みを調整した。 In the laminating step, the thickness of the ceramic green sheet for the surface layer and the ceramic green sheet for the inner layer to be used is set so that the “surface layer thickness” and “inner layer thickness” shown in Table 2 are obtained after firing, respectively. It was adjusted.
上記の評価用の積層焼結体について、表３に示すように、「熱膨張係数」、「析出結晶」、「抗折強度」および「デラミネーション有無」の各項目について評価した。 As shown in Table 3, the laminated sintered body for evaluation was evaluated for each item of “thermal expansion coefficient”, “precipitated crystal”, “bending strength”, and “presence / absence of delamination”.
「熱膨張係数」は、「表層部（α１）」および「内層部（α２）」の各々について測定した。表３には、さらに、「α２−α１」についても示されている。 The “thermal expansion coefficient” was measured for each of the “surface layer portion (α1)” and “inner layer portion (α2)”. Table 3 also shows “α2-α1”.
「析出結晶」の欄に示した「Ａ」〜「Ｆ」は、以下の表４に示した「結晶記号」に対応している。 “A” to “F” shown in the column of “Precipitated crystals” correspond to “Crystal symbols” shown in Table 4 below.
「抗折強度」は、３点曲げ法によって測定したもので、「表層部」、「内層部」および「基板」（積層焼結体全体）の各々について測定した結果が示されている。 “Folding strength” is measured by a three-point bending method, and shows the results of measurement for each of “surface layer part”, “inner layer part” and “substrate” (the entire laminated sintered body).
「デラミネーション有無」は、評価用の積層焼結体断面を顕微鏡観察することによって評価したもので、各々１００個の試料についてデラミネーションの有無を評価し、デラミネーションがたとえ１個の試料において認められた場合であっても、デラミネーションが「有」と評価した。 “Delamination presence / absence” was evaluated by observing a cross section of the laminated sintered body for evaluation under a microscope. Each of the 100 samples was evaluated for the presence or absence of delamination, and delamination was recognized even in one sample. Even if it was, the delamination was evaluated as “Yes”.
なお、前の表２に示した「表層部厚み」および「内層部厚み」は、評価用の積層焼結体の断面上での厚みを実測することによって求めたものである。 The “surface layer thickness” and “inner layer thickness” shown in Table 2 above are obtained by actually measuring the thickness of the laminated sintered body for evaluation on the cross section.
表３を参照して、「熱膨張係数」における「α２−α１」の数値に関して、試料１および２は、０．３未満となっている。その結果、表層部に圧縮応力がほとんど働かず、「基板」の「抗折強度」が「表層部」の「抗折強度」と同等となり、また、「基板」の「抗折強度」が他の試料に比べて相対的に低くなっている。
Referring to Table 3,
他方、試料８では、「α２−α１」が１．５を超えている。その結果、デラミネーションが発生し、また、「基板」の抗折強度の測定が不可能となっている。
On the other hand, in
また、表３において、試料２３は、「析出結晶」が「Ｅ」（エンスタタイト）であり、試料２４は、「析出結晶」が「Ｆ」（ウレマイト）であり、いずれも、析出結晶が針状結晶ではない。そのため、引っ張り応力を内層部で十分に分散させることができない。また、試料２５では、結晶が析出しなかったため、この場合も、引っ張り応力を内層部で十分に分散させることができない。これらのことから、試料２３〜２５では、応力を十分に緩和することができず、「抗折強度」に関して、「基板」は、「表層部」および「内層部」のいずれか高い方の値を超えるような値を示すことはない。
In Table 3,
これらに対して、０．３≦α２−α１≦１．５の条件を満足し、かつ「析出結晶」が「Ａ」（ウォラストナイト）、「Ｂ」（シリマナイト）、「Ｃ」（ルチル）または「Ｄ」（ムライト）のような針状結晶である、試料３〜７および９〜２２によれば、高い抗折強度が得られ、また、デラミネーションが発生していない。
On the other hand, the condition of 0.3 ≦ α2−α1 ≦ 1.5 is satisfied, and the “precipitated crystal” is “A” (wollastonite), “B” (sillimanite), “C” (rutile). Alternatively, according to the
上述した試料３〜７および９〜２２の間で比較すると、試料１５については、表２に示すように、「表層部厚み」が５〜６０μｍの範囲を外れ、５μｍ未満の３μｍである。そのため、表層部と内層部との界面部分で大きく働く応力を表層部で十分に緩和することができず、その結果、「抗折強度」に関して、「基板」は「内層部」よりわずかに高い値を示すにとどまっている。
When comparing between the
他方、試料２１については、表２に示すように「表層部厚み」が５〜６０μｍの範囲を外れ、６０μｍを超える６５μｍである。そのため、表層部には有効な大きさの圧縮応力が十分に働かなくなり、「抗折強度」に関して、「基板」は、「内層部」よりわずかに高い値を示すにとどまっている。
On the other hand, as shown in Table 2, the “surface layer thickness” of the
また、試料１６では、表２に示すように、「内層部厚み」が５０μｍ未満の４０μｍである。そのため、表層部と内層部との界面部分で発生している応力をそれほど分散できず、「抗折強度」に関して、「基板」は、「内層部」よりわずかに高い値を示すにとどまっている。 In Sample 16, as shown in Table 2, the “inner layer thickness” is 40 μm, which is less than 50 μm. For this reason, the stress generated at the interface between the surface layer portion and the inner layer portion cannot be dispersed so much, and the “substrate” shows a slightly higher value than the “inner layer portion” with respect to “bending strength”. .
１ 多層セラミック基板
２ 電子部品
３ 内層部
４ 表層部
６ 内層部セラミック層
７，８ 表層部セラミック層
２１ 複合積層体
２２ 内層用セラミックグリーンシート
２３，２４ 表層用セラミックグリーンシート
２５，２６ 拘束用セラミックグリーンシート
DESCRIPTION OF SYMBOLS 1 Multilayer
Claims (5)
前記表層部の熱膨張係数をα１［ｐｐｍＫ−１］とし、前記内層部の熱膨張係数をα２［ｐｐｍＫ−１］としたとき、０．３≦α２−α１≦１．５であり、かつ、前記内層部には、針状結晶が析出している、多層セラミック基板。 Each of the inner layer portion and the first and second surface layer portions has at least a laminated structure including an inner layer portion and first and second surface layer portions positioned so as to sandwich the inner layer portion in the lamination direction. A multilayer ceramic substrate comprising a single ceramic layer , wherein each of the surface layer portions has a thickness of 5 to 60 μm, the inner layer portion has a thickness of 50 μm or more, and the inner layer portions are all made of the same ceramic material. ,
When the thermal expansion coefficient of the surface layer portion is α1 [ppmK −1 ] and the thermal expansion coefficient of the inner layer portion is α2 [ppmK −1 ], 0.3 ≦ α2−α1 ≦ 1.5, and A multilayer ceramic substrate in which needle-like crystals are deposited on the inner layer portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005258949A JP4876493B2 (en) | 2005-09-07 | 2005-09-07 | Multilayer ceramic substrates and electronic components |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005258949A JP4876493B2 (en) | 2005-09-07 | 2005-09-07 | Multilayer ceramic substrates and electronic components |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007073728A JP2007073728A (en) | 2007-03-22 |
| JP4876493B2 true JP4876493B2 (en) | 2012-02-15 |
Family
ID=37934925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005258949A Active JP4876493B2 (en) | 2005-09-07 | 2005-09-07 | Multilayer ceramic substrates and electronic components |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4876493B2 (en) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101073873B1 (en) | 2006-06-02 | 2011-10-14 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic substrate, method for producing the same and electronic component |
| JP4601637B2 (en) | 2007-03-20 | 2010-12-22 | 株式会社エヌ・ティ・ティ・ドコモ | Mobile station, transmission method, and wireless communication system |
| JP5104761B2 (en) * | 2007-04-09 | 2012-12-19 | 株式会社村田製作所 | Ceramic substrate and manufacturing method thereof |
| WO2008132913A1 (en) * | 2007-04-20 | 2008-11-06 | Murata Manufacturing Co., Ltd. | Multilayered ceramic substrate, process for producing the multilayered ceramic substrate, and electronic component |
| JP5076652B2 (en) * | 2007-06-07 | 2012-11-21 | 株式会社デンソー | Ceramic multilayer wiring board |
| CN102027813A (en) * | 2008-05-15 | 2011-04-20 | 株式会社村田制作所 | Multilayer ceramic substrate and method for producing the same |
| JP5481854B2 (en) | 2008-12-16 | 2014-04-23 | Ｔｄｋ株式会社 | Electronic components |
| WO2017094335A1 (en) * | 2015-11-30 | 2017-06-08 | 株式会社村田製作所 | Multilayer ceramic substrate and electronic component |
| JP6455633B2 (en) * | 2016-05-17 | 2019-01-23 | 株式会社村田製作所 | Multilayer ceramic substrate and electronic device |
| CN110024498B (en) * | 2016-12-08 | 2021-12-31 | 株式会社村田制作所 | Multilayer ceramic substrate and electronic device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03261634A (en) * | 1990-03-13 | 1991-11-21 | Fujitsu Ltd | Glass ceramic substrate |
| JPH04364945A (en) * | 1991-06-12 | 1992-12-17 | Inax Corp | High strength polycrystalline sintered ceramic laminate |
| JPH0629664A (en) * | 1992-07-10 | 1994-02-04 | Nippon Cement Co Ltd | Multilayered ceramic wiring board |
| JP3042441B2 (en) * | 1997-03-12 | 2000-05-15 | 日本電気株式会社 | Low temperature fired glass-ceramic substrate and its manufacturing method |
| JP3129261B2 (en) * | 1997-11-25 | 2001-01-29 | 株式会社村田製作所 | Method for manufacturing multilayer ceramic substrate |
| JPH11233674A (en) * | 1998-02-13 | 1999-08-27 | Sumitomo Metal Electronics Devices Inc | Manufacture of ceramics substrate |
| JP3327214B2 (en) * | 1998-07-21 | 2002-09-24 | 株式会社村田製作所 | Method for manufacturing multilayer ceramic substrate |
| JP4557417B2 (en) * | 2000-12-26 | 2010-10-06 | 京セラ株式会社 | Manufacturing method of low-temperature fired ceramic wiring board |
| JP2003332741A (en) * | 2002-05-14 | 2003-11-21 | Murata Mfg Co Ltd | Method of manufacturing ceramic multilayer substrate |
| JP4508625B2 (en) * | 2003-12-16 | 2010-07-21 | 京セラ株式会社 | Multilayer substrate and manufacturing method thereof |
-
2005
- 2005-09-07 JP JP2005258949A patent/JP4876493B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007073728A (en) | 2007-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4876493B2 (en) | Multilayer ceramic substrates and electronic components | |
| JP4957723B2 (en) | Multilayer ceramic substrate, method for manufacturing the same, and electronic component | |
| JP4793447B2 (en) | Multilayer ceramic substrate, method for manufacturing the same, and electronic component | |
| CN107637185B (en) | Multilayer ceramic substrate and method for manufacturing multilayer ceramic substrate | |
| JP5012899B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
| JPWO2006046554A1 (en) | Ceramic multilayer substrate and manufacturing method thereof | |
| JP5182367B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
| JP2010045209A (en) | Method of manufacturing laminated ceramic electronic component | |
| JP2011135036A (en) | Laminated ceramic capacitor and method of manufacturing the same | |
| JP7309666B2 (en) | Multilayer ceramic substrate and electronic device | |
| JP5071559B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JP6493560B2 (en) | Multilayer ceramic substrate and electronic component | |
| JP2014232850A (en) | Lamination type electronic part | |
| JPH11354370A (en) | Layered ceramic electronic parts | |
| JP6301629B2 (en) | Multilayer electronic components | |
| JP5110420B2 (en) | Ag powder, conductor paste, multilayer ceramic substrate and manufacturing method thereof | |
| JP6455633B2 (en) | Multilayer ceramic substrate and electronic device | |
| JP2015070048A (en) | Laminated electronic component | |
| JP2003347730A (en) | Ceramic multilayer substrate fabricating method | |
| JP2012193077A (en) | Ceramic substrate and method of producing the same | |
| JPH09139320A (en) | Composite laminated ceramic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080826 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110519 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111114 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4876493 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |