JP4872422B2 - Pn junction diode and method of manufacturing pn junction diode - Google Patents

Pn junction diode and method of manufacturing pn junction diode Download PDF

Info

Publication number
JP4872422B2
JP4872422B2 JP2006107452A JP2006107452A JP4872422B2 JP 4872422 B2 JP4872422 B2 JP 4872422B2 JP 2006107452 A JP2006107452 A JP 2006107452A JP 2006107452 A JP2006107452 A JP 2006107452A JP 4872422 B2 JP4872422 B2 JP 4872422B2
Authority
JP
Japan
Prior art keywords
nanocolumn
type
electrode
conductivity type
junction diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006107452A
Other languages
Japanese (ja)
Other versions
JP2007281284A (en
Inventor
孝夫 中村
誠 木山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2006107452A priority Critical patent/JP4872422B2/en
Publication of JP2007281284A publication Critical patent/JP2007281284A/en
Application granted granted Critical
Publication of JP4872422B2 publication Critical patent/JP4872422B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は、pn接合ダイオードとpn接合ダイオードの製造方法とに関する。   The present invention relates to a pn junction diode and a method of manufacturing a pn junction diode.

非特許文献1には、サファイヤ基板上に設けられたGaNから成るナノコラムについて記載されている。非特許文献1に記載のナノコラムは、RFガンを用いてAl上に成長させたものであり、平均径が40〜45nmとなっている。このナノコラムは、GaN/Al0.18Ga0.82Nから成る多層構造を有している。また、特許文献1には、n型GaNナノロッドと、このn型GaNナノロッド上に設けられたInGaN量子井戸と、このInGaN量子井戸上に設けられたp型GaNナノロッドとを備える発光ダイオードが開示されている。
Masaki Yoshizawa et.al, “Self-organization of GaN/Al0.18Ga0.82Nmulti-layer nano-columns on (0001) Al2O3 by RF molecularbeam epitaxy for fabricating GaN quantum disks”, Journal of CrystalGrowth, 1998, 189/190, p138-p141。 特開2005−228936号公報
Non-Patent Document 1 describes a nanocolumn made of GaN provided on a sapphire substrate. The nanocolumn described in Non-Patent Document 1 is grown on Al 2 O 3 using an RF gun and has an average diameter of 40 to 45 nm. This nanocolumn has a multilayer structure composed of GaN / Al 0.18 Ga 0.82 N. Patent Document 1 discloses a light-emitting diode including an n-type GaN nanorod, an InGaN quantum well provided on the n-type GaN nanorod, and a p-type GaN nanorod provided on the InGaN quantum well. ing.
Masaki Yoshizawa et.al, “Self-organization of GaN / Al0.18Ga0.82Nmulti-layer nano-columns on (0001) Al2O3 by RF molecularbeam epitaxy for featuring GaN quantum disks”, Journal of CrystalGrowth, 1998, 189/190, p138 -p141. JP 2005-228936 A

比較的高電圧が印加されるパワーデバイスにはSiが従来より用いられている。しかし、Si半導体をパワーデバイスとして用いると、耐電圧やオン抵抗等の点で限界がある。そこで、Siに替わる素材としてワイドギャップ半導体であるGaNがある。しかし、従来のバルク型のGaN単結晶(以下、バルクGaN単結晶という)は他の半導体結晶に比べ比較的高い転位密度を有する。このバルクGaN単結晶を用いたパワーデバイスは現在研究段階にある。   Conventionally, Si is used for a power device to which a relatively high voltage is applied. However, when a Si semiconductor is used as a power device, there are limitations in terms of withstand voltage and on-resistance. Therefore, there is GaN which is a wide gap semiconductor as a material replacing Si. However, a conventional bulk type GaN single crystal (hereinafter referred to as a bulk GaN single crystal) has a relatively high dislocation density compared to other semiconductor crystals. A power device using this bulk GaN single crystal is currently in the research stage.

一方、本発明者等は、上述のGaNから成るナノコラムが従来のバルクGaN単結晶に比較して低い転位密度を有している、という知見を得た。そこで、本発明者等は、特許文献1に記載のような発光ダイオードではなくパワーデバイスに好適であり、ナノコラムの特徴を生かせるデバイス構造を検討し、本発明を成すに至った。本発明は、GaNから成るナノコラムを有するパワーデバイス用のpn接合ダイオードの提供を目的とする。   On the other hand, the present inventors have found that the above-mentioned nanocolumns made of GaN have a lower dislocation density than conventional bulk GaN single crystals. Therefore, the present inventors have studied the device structure that is suitable for a power device, not a light emitting diode as described in Patent Document 1, and can make use of the characteristics of the nanocolumn, and have achieved the present invention. An object of the present invention is to provide a pn junction diode for a power device having a nanocolumn made of GaN.

本発明は、パワーデバイス用のpn接合ダイオードであって、1)第1電極と、2)複数のナノコラムを有しており第1電極上に設けられたナノコラム領域と、3)ナノコラム領域上に設けられた第2導電型の半導体部と、4)半導体部上に設けられた第2電極とを備え、ナノコラムの各々は、第1電極から半導体部に向かう方向に延びており、GaN又はAlGaNから成る第1導電型の第1ナノコラム部と、GaN又はAlGaNから成る第2導電型の第2ナノコラム部とを含み、第1ナノコラムと第2ナノコラムとはホモ接合により接続されている、ことを特徴とする。更に、本発明のpn接合ダイオードは、第1電極とナノコラム領域との間に設けられたAlN領域を更に有していてもよい。   The present invention relates to a pn junction diode for a power device, comprising 1) a first electrode, 2) a nanocolumn region having a plurality of nanocolumns provided on the first electrode, and 3) on the nanocolumn region. A semiconductor portion of the second conductivity type provided; and 4) a second electrode provided on the semiconductor portion. Each of the nanocolumns extends in a direction from the first electrode toward the semiconductor portion, and is formed of GaN or AlGaN. A first nanocolumn part of the first conductivity type made of and a second nanocolumn part of the second conductivity type made of GaN or AlGaN, wherein the first nanocolumn and the second nanocolumn are connected by homojunction. Features. Furthermore, the pn junction diode of the present invention may further include an AlN region provided between the first electrode and the nanocolumn region.

第1ナノコラム部と第2ナノコラム部とはpn接合を形成し、pn接合は複数のナノコラム毎に設けられる。このため、pn接合が設けられている箇所がpn接合ダイオード内において分散される。従って、このpn接合ダイオードは、熱放射が大きく高温化しにくいため、大きな電流値に対しても良好な特性が維持される。よって、このpn接合ダイオードは、例えばパワーデバイスに好適である。このように、本発明のpn接合ダイオードによれば、GaNから成るナノコラムを有するパワーデバイス用のpn接合ダイオードが提供される。また、このようなGaNから成るナノコラムでは、ナノコラムを有さない従来のバルクGaN単結晶よりも転位密度が低減されるので結晶構造が高品質となる。   The first nanocolumn part and the second nanocolumn part form a pn junction, and the pn junction is provided for each of the plurality of nanocolumns. For this reason, the location where the pn junction is provided is dispersed in the pn junction diode. Therefore, since this pn junction diode has a large thermal radiation and is difficult to increase in temperature, good characteristics are maintained even for a large current value. Therefore, this pn junction diode is suitable for a power device, for example. Thus, according to the pn junction diode of the present invention, a pn junction diode for a power device having a nanocolumn made of GaN is provided. In addition, in such a nanocolumn made of GaN, the dislocation density is reduced as compared with a conventional bulk GaN single crystal having no nanocolumn, so that the crystal structure has a high quality.

本発明のpn接合ダイオードは、複数のナノコラム間に設けられた絶縁部を更に備えていてもよい。この絶縁部によりpn接合ダイオードの機械的強度や絶縁耐圧が向上される。   The pn junction diode of the present invention may further include an insulating portion provided between the plurality of nanocolumns. This insulating portion improves the mechanical strength and withstand voltage of the pn junction diode.

また、本発明は、パワーデバイス用のpn接合ダイオードであって、1)第1電極と、2)第1電極上に設けられた基板と、3)複数のナノコラムを有しており基板上に設けられたナノコラム領域と、4)ナノコラム領域上に設けられた第2導電型の半導体部と、5)半導体部上に設けられた第2電極とを備え、ナノコラムの各々は、基板から半導体部に向かう方向に延びており、GaN又はAlGaNから成る第1導電型の第1ナノコラム部と、GaN又はAlGaNから成る第2導電型の第2ナノコラム部とを含み、第1ナノコラムと第2ナノコラムとはホモ接合により接続されている、ことを特徴とする。更に、本発明のpn接合ダイオードは、基板とナノコラムとの間に設けられたAlN領域を更に有していてもよく、基板は、GaAs又はSiから成るのが好ましい。   The present invention also relates to a pn junction diode for a power device, comprising 1) a first electrode, 2) a substrate provided on the first electrode, and 3) a plurality of nanocolumns on the substrate. A nanocolumn region provided; 4) a second conductivity type semiconductor portion provided on the nanocolumn region; and 5) a second electrode provided on the semiconductor portion. The first nanocolumn portion of the first conductivity type made of GaN or AlGaN and the second nanocolumn portion of the second conductivity type made of GaN or AlGaN, the first nanocolumn and the second nanocolumn, Are connected by homojunction. Furthermore, the pn junction diode of the present invention may further include an AlN region provided between the substrate and the nanocolumn, and the substrate is preferably made of GaAs or Si.

第1ナノコラム部と第2ナノコラム部とはpn接合を形成し、pn接合は複数のナノコラム毎に設けられる。このため、pn接合が設けられている箇所がpn接合ダイオード内において分散される。従って、このpn接合ダイオードは、熱放射が大きく高温化しにくいため、大きな電流値に対しても良好な特性が維持される。よって、このpn接合ダイオードは、例えばパワーデバイスに好適である。このように、本発明のpn接合ダイオードによれば、GaNから成るナノコラムを有するパワーデバイス用のpn接合ダイオードが提供される。また、このようなGaNから成るナノコラムでは、ナノコラムを有さない従来のバルクGaN単結晶よりも転位密度が低減されるので結晶構造が高品質となる。また、基板は、GaAs又はSiから成るためダイシングが容易となる。   The first nanocolumn part and the second nanocolumn part form a pn junction, and the pn junction is provided for each of the plurality of nanocolumns. For this reason, the location where the pn junction is provided is dispersed in the pn junction diode. Therefore, since this pn junction diode has a large thermal radiation and is difficult to increase in temperature, good characteristics are maintained even for a large current value. Therefore, this pn junction diode is suitable for a power device, for example. Thus, according to the pn junction diode of the present invention, a pn junction diode for a power device having a nanocolumn made of GaN is provided. In addition, in such a nanocolumn made of GaN, the dislocation density is reduced as compared with a conventional bulk GaN single crystal having no nanocolumn, so that the crystal structure has a high quality. Further, since the substrate is made of GaAs or Si, dicing is facilitated.

本発明のpn接合ダイオードは、前記ナノコラムの転位密度が、10cm−2より低いのが好ましい。このように、ナノコラムの結晶品質は向上される。 In the pn junction diode of the present invention, the dislocation density of the nanocolumn is preferably lower than 10 5 cm −2 . Thus, the crystal quality of the nanocolumn is improved.

本発明は、パワーデバイス用のpn接合ダイオードの製造方法であって、1)第1導電型を示しておりGaNから成る複数の第1ナノコラム部を、GaAs又はSiから成る第1導電型の基板上に形成する第1ナノコラム部形成工程と、2)第2導電型を示しておりGaNから成る複数の第2ナノコラム部を、複数の第1ナノコラム部の端部に形成する第2ナノコラム部形成工程と、3)第2ナノコラムの形成の後、第1ナノコラム部形成工程及び第2ナノコラム部形成工程の各工程におけるGaの供給量よりも多くのGaを供給することにより、第2ナノコラム部の端部同士が結合された第2導電型を示す半導体部を形成する半導体部形成工程とを有する、ことを特徴とする。更に、本発明のpn接合ダイオードの製造方法は、1)半導体部を形成した後に、該半導体部上に第2電極を形成する第1の電極形成工程と、2)第2電極を形成した後に、基板を除去する基板除去工程と、3)基板を除去した後に、第1ナノコラム部の端部に第1電極を形成する第2の電極形成工程とを更に有していてもよい。   The present invention relates to a method of manufacturing a pn junction diode for a power device, and 1) a first conductivity type substrate having a first conductivity type, and a plurality of first nanocolumn portions made of GaN formed of GaAs or Si. A first nanocolumn portion forming step to be formed thereon; and 2) a second nanocolumn portion forming a plurality of second nanocolumn portions made of GaN, which are of the second conductivity type, at the ends of the plurality of first nanocolumn portions. And 3) after the formation of the second nanocolumn, by supplying more Ga than the supply amount of Ga in each step of the first nanocolumn portion forming step and the second nanocolumn portion forming step, And a semiconductor part forming step of forming a semiconductor part having a second conductivity type in which ends are coupled to each other. Further, the manufacturing method of the pn junction diode of the present invention includes 1) a first electrode forming step of forming a second electrode on the semiconductor portion after forming the semiconductor portion, and 2) after forming the second electrode. The method may further include a substrate removing step for removing the substrate, and 3) a second electrode forming step for forming the first electrode at the end of the first nanocolumn portion after removing the substrate.

また、本発明は、パワーデバイス用のpn接合ダイオードの製造方法であって、1)第1導電型を示しておりGaNから成る複数の第1ナノコラム部を、GaAs又はSiから成る第1導電型の基板上に形成する第1ナノコラム部形成工程と、2)第2導電型を示しておりGaNから成る複数の第2ナノコラム部を、複数の第1ナノコラム部の端部に形成する第2ナノコラム部形成工程と、3)第2ナノコラムの形成の後、第1ナノコラム部形成工程及び第2ナノコラム部形成工程の各工程におけるGaの供給量よりも多くのGaを供給することにより、第2ナノコラム部の端部同士が結合された第2導電型を示す半導体部を形成する半導体部形成工程とを有する、ことを特徴とする。本発明のpn接合ダイオードの製造方法は、1)半導体部を形成した後に、該半導体部上に第2電極を形成する第1の電極形成工程と、2)第2電極を形成した後に、基板上に第1電極を形成する第2の電極形成工程と、を更に有していてもよい。   The present invention also relates to a method of manufacturing a pn junction diode for a power device. 1) A first conductivity type is shown, in which a plurality of first nanocolumn parts made of GaN are replaced with a first conductivity type made of GaAs or Si. A first nanocolumn part forming step formed on the substrate, and 2) a second nanocolumn showing a second conductivity type and forming a plurality of second nanocolumn parts made of GaN at end portions of the plurality of first nanocolumn parts. And 3) after the formation of the second nanocolumn, by supplying more Ga than the supply amount of Ga in each step of the first nanocolumn portion formation step and the second nanocolumn portion formation step, the second nanocolumn And a semiconductor part forming step of forming a semiconductor part having a second conductivity type in which end parts of the parts are coupled to each other. The manufacturing method of the pn junction diode of the present invention includes 1) a first electrode forming step of forming a second electrode on the semiconductor portion after forming the semiconductor portion, and 2) a substrate after forming the second electrode. And a second electrode forming step of forming a first electrode thereon.

第1ナノコラム部と第2ナノコラム部とはpn接合を形成し、pn接合は複数のナノコラム毎に設けられる。このため、pn接合が設けられている箇所がpn接合ダイオード内において分散される。従って、製造されるpn接合ダイオードは、熱放射が大きく高温化しにくくなるため、大きな電流値に対しても良好な特性が維持される。よって、このpn接合ダイオードは、例えばパワーデバイスに好適である。このように、本発明のpn接合ダイオードの製造方法によれば、GaNから成るナノコラムを有するパワーデバイス用のpn接合ダイオードが製造される。また、このようなGaNから成るナノコラムでは、ナノコラムを有さない従来のバルクGaN単結晶よりも転位密度が低減されるので結晶構造が高品質となる。従って、本発明のpn接合ダイオードの製造方法は、従来のバルクGaN単結晶から成るpn接合ダイオードと比較して高品質なpn接合ダイオードが製造される。   The first nanocolumn part and the second nanocolumn part form a pn junction, and the pn junction is provided for each of the plurality of nanocolumns. For this reason, the location where the pn junction is provided is dispersed in the pn junction diode. Therefore, the manufactured pn junction diode has a large heat radiation and is difficult to increase in temperature, and therefore, good characteristics are maintained even for a large current value. Therefore, this pn junction diode is suitable for a power device, for example. Thus, according to the method for manufacturing a pn junction diode of the present invention, a pn junction diode for a power device having a nanocolumn made of GaN is manufactured. In addition, in such a nanocolumn made of GaN, the dislocation density is reduced as compared with a conventional bulk GaN single crystal having no nanocolumn, so that the crystal structure has a high quality. Therefore, the pn junction diode manufacturing method of the present invention can manufacture a high quality pn junction diode as compared with a conventional pn junction diode made of bulk GaN single crystal.

本発明によれば、GaNから成るナノコラムを有するパワーデバイス用のpn接合ダイオードが提供できる。   According to the present invention, a pn junction diode for a power device having a nanocolumn made of GaN can be provided.

以下、図面を参照して、本発明に係る好適な実施形態について詳細に説明する。なお、図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する場合がある。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings. In the description of the drawings, where possible, the same reference numerals are assigned to the same elements, and duplicate descriptions may be omitted.

<第1実施形態>
図1は、第1実施形態に係るpn接合ダイオード1aの構成を示す断面図である。pn接合ダイオード1aは、第1電極4a、ナノコラム領域5a、AlN領域7a、半導体部12a及び第2電極14aを備えるパワーデバイスである。ナノコラム領域5aは、AlN領域7aを介して第1電極4a上に設けられており、また、複数のナノコラム10a(nano-colmns)を有する。半導体部12aは、ナノコラム領域5a上に設けられており、第2電極14aは半導体部12a上に設けられている。
<First Embodiment>
FIG. 1 is a cross-sectional view showing a configuration of a pn junction diode 1a according to the first embodiment. The pn junction diode 1a is a power device including a first electrode 4a, a nanocolumn region 5a, an AlN region 7a, a semiconductor portion 12a, and a second electrode 14a. The nanocolumn region 5a is provided on the first electrode 4a via the AlN region 7a, and has a plurality of nanocolumns 10a (nano-colmns). The semiconductor part 12a is provided on the nanocolumn region 5a, and the second electrode 14a is provided on the semiconductor part 12a.

ナノコラム10aの各々は、第1電極4aから半導体部12aに向かう方向に延びており、また、第1ナノコラム部6aと第2ナノコラム部8aとを有する。ナノコラム10aの各々は、互いに離隔して設けられている。ナノコラム10aの転位密度は10cm−2より低い。第1ナノコラム部6aは、AlN領域7aを介して第1電極4a上に設けられており第1導電型(p型又はn型の一方)を示すGaNから成る。第1ナノコラム部6aは、第1電極4aと接続されている。ナノコラム領域5aと第1電極4aとの間、より詳細には、第1ナノコラム部6aと第1電極4aとの間にはAlNから成るAlN領域7aが設けられており、第1ナノコラム部6aは、このAlN領域7aを介して、第1電極4aと接続されている。第2ナノコラム部8aは、複数の第1ナノコラムの各端部に設けられており第2導電型(p型又はn型の他方)を示すGaNから成る。第1ナノコラム部6aと第2ナノコラム部8aとはホモ接合により接続されている。第1ナノコラム部6aと第2ナノコラム部8aとはpn接合を形成する。半導体部12aは、複数の第2ナノコラム部8aの各端部に設けられており第2導電型を示すGaNから成る。半導体部12aは、1μm以上の厚みを有している。現在、2μm程度の厚みの半導体部12aが供給される。半導体部12aは、第2ナノコラム部8aと接続されている。第2電極14aは、上記半導体部12a上に設けられた電極であり、半導体部12aと接続されている。n型不純物としては、例えば、Siが好ましく、p型不純物としてはMg又はBeが好ましい。n型不純物の濃度は、例えば、1017cm−3以下である。現在、1014cm−3程度のn型不純物の濃度が供給される。また、p型不純物の濃度は、1018cm−3以上である。 Each of the nanocolumns 10a extends in the direction from the first electrode 4a toward the semiconductor portion 12a, and includes a first nanocolumn portion 6a and a second nanocolumn portion 8a. Each of the nanocolumns 10a is provided apart from each other. The dislocation density of the nanocolumn 10a is lower than 10 5 cm −2 . The first nanocolumn portion 6a is provided on the first electrode 4a via the AlN region 7a, and is made of GaN showing the first conductivity type (one of p-type or n-type). The first nanocolumn portion 6a is connected to the first electrode 4a. An AlN region 7a made of AlN is provided between the nanocolumn region 5a and the first electrode 4a, more specifically, between the first nanocolumn portion 6a and the first electrode 4a, and the first nanocolumn portion 6a The AlN region 7a is connected to the first electrode 4a. The second nanocolumn portion 8a is provided at each end portion of the plurality of first nanocolumns and is made of GaN indicating the second conductivity type (the other of the p-type and the n-type). The first nanocolumn part 6a and the second nanocolumn part 8a are connected by homojunction. The first nanocolumn part 6a and the second nanocolumn part 8a form a pn junction. The semiconductor portion 12a is provided at each end of the plurality of second nanocolumn portions 8a and is made of GaN showing the second conductivity type. The semiconductor part 12a has a thickness of 1 μm or more. Currently, the semiconductor portion 12a having a thickness of about 2 μm is supplied. The semiconductor part 12a is connected to the second nanocolumn part 8a. The second electrode 14a is an electrode provided on the semiconductor portion 12a and is connected to the semiconductor portion 12a. For example, Si is preferable as the n-type impurity, and Mg or Be is preferable as the p-type impurity. The concentration of the n-type impurity is, for example, 10 17 cm −3 or less. Currently, a concentration of n-type impurities of about 10 14 cm −3 is supplied. Further, the concentration of the p-type impurity is 10 18 cm −3 or more.

第1電極4aは、第1導電型がn型であり、第2導電型がp型の場合には、Ti/Au/Ti/Au(各厚みは20/100/20/300nm程度)により構成されている。第1電極4aは、第1導電型がp型であり、第2導電型がn型の場合には、Ni/Au(各厚みは50/100nm程度)により構成されている。第2電極14aは、半導体部12a上に設けられており、半導体部12aと接続されている。第2電極14aは、第1導電型がn型であり、第2導電型がp型の場合には、Ni/Au(各厚みは50/100nm程度)により構成されている。第2電極14aは、第1導電型がp型であり、第2導電型がn型の場合には、Ti/Au/Ti/Au(各厚みは20/100/20/300nm程度)により構成されている。   The first electrode 4a is composed of Ti / Au / Ti / Au (each thickness is about 20/100/20/300 nm) when the first conductivity type is n-type and the second conductivity type is p-type. Has been. The first electrode 4a is made of Ni / Au (each thickness is about 50/100 nm) when the first conductivity type is p-type and the second conductivity type is n-type. The second electrode 14a is provided on the semiconductor unit 12a and is connected to the semiconductor unit 12a. The second electrode 14a is made of Ni / Au (each thickness is about 50/100 nm) when the first conductivity type is n-type and the second conductivity type is p-type. The second electrode 14a is composed of Ti / Au / Ti / Au (each thickness is about 20/100/20/300 nm) when the first conductivity type is p-type and the second conductivity type is n-type. Has been.

なお、第1導電型がn型で、第2導電型がp型の場合、n型を示す第1ナノコラム部6aの長さL1aは、1μm以上である。現在、n型を示す第1ナノコラム部6aにおいては、3μm程度の長さL1aが実現される。また、p型を示す第2ナノコラム部8aの長さL2aは、0.1μm以上である。現在、p型を示す第2ナノコラム部8aにおいては、0.5μm程度の長さL2aが実現される。第1ナノコラム部6aの長さL1aは、第2ナノコラム部8aの長さL2aよりも厚い(図1には、第1導電型がn型で第2導電型がp型の場合が示されている)。一方、第1導電型がp型で、第2導電型がn型の場合、p型を示す第1ナノコラム部6aの長さL1aは、1μm以上である。現在、p型を示す第1ナノコラム部6aにおいては、3μm程度の長さL1aが実現される。n型を示す第2ナノコラム部8aの長さL2aは、0.1μm以上である。現在、n型を示す第2ナノコラム部8aにおいては、0.5μm程度の長さL2aが実現される。第1ナノコラム部6aの長さL1aは、第2ナノコラム部8aの長さL2aよりも薄い。   When the first conductivity type is n-type and the second conductivity type is p-type, the length L1a of the first nanocolumn portion 6a indicating the n-type is 1 μm or more. Currently, a length L1a of about 3 μm is realized in the first nanocolumn portion 6a showing the n-type. Further, the length L2a of the second nanocolumn portion 8a showing the p-type is 0.1 μm or more. Currently, a length L2a of about 0.5 μm is realized in the second nanocolumn portion 8a showing the p-type. The length L1a of the first nanocolumn part 6a is thicker than the length L2a of the second nanocolumn part 8a (FIG. 1 shows the case where the first conductivity type is n-type and the second conductivity type is p-type). ) On the other hand, when the first conductivity type is p-type and the second conductivity type is n-type, the length L1a of the first nanocolumn part 6a indicating the p-type is 1 μm or more. Currently, a length L1a of about 3 μm is realized in the first nanocolumn portion 6a showing the p-type. The length L2a of the second nanocolumn portion 8a showing the n-type is 0.1 μm or more. Currently, a length L2a of about 0.5 μm is realized in the second nanocolumn portion 8a showing the n-type. The length L1a of the first nanocolumn part 6a is thinner than the length L2a of the second nanocolumn part 8a.

以上説明した第1実施形態に係るpn接合ダイオード1aでは、第1ナノコラム部6aと第2ナノコラム部8aとがpn接合を形成する。従って、GaNから成るナノコラム10aを有するパワーデバイス用のpn接合ダイオードが提供される。また、このようなGaNから成るナノコラム10aでは、ナノコラムを有さない従来のバルクGaN単結晶よりも転位密度が低減される。このため、pn接合ダイオード1aの結晶構造は高品質である。また、pn接合ダイオード1aが有するpn接合はナノコラム10a毎に設けられている。このように、pn接合が設けられている箇所はpn接合ダイオード1a内において分散している。従って、熱放射が大きく高温化しにくいため、大きな電流値に対しても良好な特性が維持される。このため、pn接合ダイオード1aは例えばパワーデバイスに好適である。また、合金(Ti/Au/Ti/AuやNi/Au)の第1電極4aは、熱伝導性に優れているため、高い放熱性を有する。また、第1ナノコラム部6aがn型を示す場合、この第1ナノコラム部6aは、合金(Ti/Au/Ti/Au)の第1電極4aに対する接触抵抗が低いため、電流による発熱が低減される。また、上記基板2aは、GaAs又はSiから成るためダイシングが容易となる。   In the pn junction diode 1a according to the first embodiment described above, the first nanocolumn part 6a and the second nanocolumn part 8a form a pn junction. Accordingly, a pn junction diode for a power device having a nanocolumn 10a made of GaN is provided. Further, in such a nanocolumn 10a made of GaN, the dislocation density is reduced as compared with a conventional bulk GaN single crystal having no nanocolumn. Therefore, the crystal structure of the pn junction diode 1a is high quality. The pn junction of the pn junction diode 1a is provided for each nanocolumn 10a. Thus, the locations where the pn junctions are provided are dispersed in the pn junction diode 1a. Therefore, since heat radiation is large and it is difficult to increase the temperature, good characteristics are maintained even for a large current value. For this reason, the pn junction diode 1a is suitable for a power device, for example. Further, the first electrode 4a made of an alloy (Ti / Au / Ti / Au or Ni / Au) has excellent heat conductivity, and therefore has high heat dissipation. In addition, when the first nanocolumn portion 6a is n-type, the first nanocolumn portion 6a has a low contact resistance with respect to the first electrode 4a of the alloy (Ti / Au / Ti / Au), so that heat generation due to current is reduced. The Further, since the substrate 2a is made of GaAs or Si, dicing is facilitated.

次に、図2を参照して、第1実施形態に係るpn接合ダイオード1aの製造方法について説明する。以下で説明するpn接合ダイオード1aの製造方法は、図2(a)に示す基板準備工程A1、図2(b)に示す形成工程A2、図2(c)に示す第1の電極形成工程A3、図2(d)に示す基板除去工程A4及び図2(e)に示す第2の電極形成工程A5を含む。はじめに、図2(a)を参照して、基板準備工程A1について説明する。図2(a)に示すように、以下に示す基板21aを用意する。基板21aは、面方位(111)を有しており第1導電型を示す低抵抗の7.6×10−2m(3インチ)径以上のSi基板である。現在、3.0×10−1m(12インチ)径のSi基板が供給されている。このような大口径の基板を用いてpn接合ダイオード1aが製造できるため、一枚の基板から得られるpn接合ダイオード1aの数が増加する。よって、製造コストや製造時間が削減できる。この基板21aをRCA洗浄した後、この洗浄後の基板21aをMBE装置に設置する。このMBE装置により、基板21aを、真空中において摂氏850度〜摂氏950度の範囲内の温度で10分〜40分間加熱する。これにより、基板21aに形成された自然酸化膜が除去される。なお、基板21aは、GaAs基板でもよい。このGaAs基板は、面方位(111)を有しており第1導電型を示す7.6×10−2m(3インチ)径以上の基板である。現在、1.5×10−1m(6インチ)径のGaAs基板が供給されている(以上、基板準備工程A1)。 Next, a manufacturing method of the pn junction diode 1a according to the first embodiment will be described with reference to FIG. The manufacturing method of the pn junction diode 1a described below includes a substrate preparation step A1 shown in FIG. 2A, a formation step A2 shown in FIG. 2B, and a first electrode formation step A3 shown in FIG. 2D, a substrate removal step A4 shown in FIG. 2D and a second electrode formation step A5 shown in FIG. First, the substrate preparation step A1 will be described with reference to FIG. As shown in FIG. 2A, the following substrate 21a is prepared. The substrate 21a is a Si substrate having a surface orientation (111) and having a diameter of at least 7.6 × 10 −2 m (3 inches) and having a first conductivity type. Currently, a Si substrate having a diameter of 3.0 × 10 −1 m (12 inches) is supplied. Since the pn junction diode 1a can be manufactured using such a large-diameter substrate, the number of pn junction diodes 1a obtained from a single substrate increases. Therefore, manufacturing cost and manufacturing time can be reduced. After this substrate 21a is RCA cleaned, the cleaned substrate 21a is placed in the MBE apparatus. With this MBE apparatus, the substrate 21a is heated in a vacuum at a temperature in the range of 850 degrees Celsius to 950 degrees Celsius for 10 minutes to 40 minutes. Thereby, the natural oxide film formed on the substrate 21a is removed. The substrate 21a may be a GaAs substrate. This GaAs substrate is a substrate having a surface orientation (111) and a diameter of 7.6 × 10 −2 m (3 inches) or more indicating the first conductivity type. Currently, a GaAs substrate having a diameter of 1.5 × 10 −1 m (6 inches) is supplied (the substrate preparation step A1).

次に、図2(b)を参照して、形成工程A2について説明する。以下で説明する工程には、RFガンと、Kセルが取り付けられたMBE(Molecular Beam Epitaxy)とが用いられる。材料には、Ga(7N)及びAl(7N)と、RFガン用のN(6N)及びドーパント用のSiセル、Mgセル及びKセルが用いられる。形成工程A2は、ナノコラム形成工程と半導体部形成工程とを含む。まず、ナノコラム形成工程について説明する。Alを摂氏500度で基板21aの表面に蒸着し、1−3モノレイヤーを形成する。その後、活性窒素(N)をRFガンから供給する。これにより、基板21a表面にAlNから成るAlN領域71aを形成する。その後、摂氏750度〜摂氏850度の温度範囲で、AlN領域71aを設けた基板21a表面にGaと活性窒素とを供給し、ナノコラム10aの形成を行う。この時、活性窒素の供給量をGaの供給量より多くすることにより、Gaの核生成やGaNのマイグレーションが抑制される。これにより、AlN領域71a上に(0001)成長方位でナノコラムが成長し、ナノコラム10aが形成される。 Next, the formation step A2 will be described with reference to FIG. In the process described below, an RF gun and MBE (Molecular Beam Epitaxy) to which a K cell is attached are used. As materials, Ga (7N) and Al (7N), N 2 (6N) for RF gun, Si cell for dopant, Mg cell, and K cell are used. The forming step A2 includes a nanocolumn forming step and a semiconductor part forming step. First, the nanocolumn forming process will be described. Al is deposited on the surface of the substrate 21a at 500 degrees Celsius to form a 1-3 monolayer. Thereafter, active nitrogen (N) is supplied from the RF gun. Thereby, an AlN region 71a made of AlN is formed on the surface of the substrate 21a. Thereafter, in the temperature range of 750 degrees Celsius to 850 degrees Celsius, Ga and active nitrogen are supplied to the surface of the substrate 21a provided with the AlN region 71a to form the nanocolumn 10a. At this time, by making the supply amount of active nitrogen larger than the supply amount of Ga, nucleation of Ga and migration of GaN are suppressed. As a result, nanocolumns grow in the (0001) growth direction on the AlN region 71a, and the nanocolumns 10a are formed.

ナノコラム10aのうち、第1ナノコラム部6a及び第2ナノコラム部8aの形成について説明する。まず、n型を示す第1ナノコラム部6aを形成した後に、p型を示す第2ナノコラム部8aを形成する場合(第1導電型がn型であり第2導電型がp型の場合)について説明する。なお、n型不純物としては、例えば、Siが好ましく、p型不純物としてはMg又はBeが好ましい。n型不純物の濃度は、例えば、1017cm−3以下である。現在、1014cm−3程度のn型不純物の濃度が供給される。また、p型不純物の濃度は、1018cm−3以上である。 The formation of the first nanocolumn part 6a and the second nanocolumn part 8a in the nanocolumn 10a will be described. First, after forming the first nanocolumn portion 6a showing the n-type, the second nanocolumn portion 8a showing the p-type is formed (when the first conductivity type is n-type and the second conductivity type is p-type). explain. For example, Si is preferable as the n-type impurity, and Mg or Be is preferable as the p-type impurity. The concentration of the n-type impurity is, for example, 10 17 cm −3 or less. Currently, a concentration of n-type impurities of about 10 14 cm −3 is supplied. Further, the concentration of the p-type impurity is 10 18 cm −3 or more.

(第1ナノコラム部形成工程)n型を示す第1ナノコラム部6aをAlN領域71a上において1μm以上に成長させる。現在、n型を示す第1ナノコラム部6aを3μm程度に成長させることも可能である。この成長は、n型不純物を添加しながら行われる。これにより、n型を示す複数の第1ナノコラム部6aが形成される(以上、第1ナノコラム部形成工程)。なお、第1ナノコラム部の形成条件は以下の通りである。
成長温度:摂氏800度
の流量:6sccm
RF入力:400W
圧力:2.7×10−3Pa(2×10−5Torr)
Gaセルの温度:摂氏1100度
Mgセルの温度:摂氏600度(シャッターは閉)
Siセルの温度:摂氏1000度(シャッターは開)
この場合、n型を示す第1ナノコラム部6aの厚みとキャリア濃度とを好適に設定することにより、パンチスルーの生じない好適なブレークダウンが実現可能となる。n型を示す第1ナノコラム部6aは、無転位の高品位ドリフト層となる。
(First nanocolumn part forming step) The first nanocolumn part 6a showing the n-type is grown on the AlN region 71a to 1 μm or more. At present, it is also possible to grow the first nanocolumn portion 6a showing n-type to about 3 μm. This growth is performed while adding n-type impurities. Thereby, a plurality of first nanocolumn portions 6a exhibiting n-type are formed (the first nanocolumn portion forming step). The conditions for forming the first nanocolumn part are as follows.
Growth temperature: 800 degrees Celsius N 2 Flow rate: 6 sccm
RF input: 400W
Pressure: 2.7 × 10 −3 Pa (2 × 10 −5 Torr)
Ga cell temperature: 1100 degrees Celsius Mg cell temperature: 600 degrees Celsius (shutter closed)
Si cell temperature: 1000 degrees Celsius (shutter open)
In this case, by appropriately setting the thickness and carrier concentration of the first nanocolumn portion 6a showing the n-type, it is possible to realize a suitable breakdown that does not cause punch-through. The n-type first nanocolumn portion 6a is a dislocation-free high-grade drift layer.

(第2ナノコラム部形成工程)上述のように形成したn型を示す複数の第1ナノコラム部6aの各端部に対し、p型を示す複数の第2ナノコラム部8aの各々を0.1μm以上に成長させる。現在、p型を示す第2ナノコラム部8aを0.5μm程度に成長させることも可能である。この成長は、p型不純物を添加しながら行われる。これにより、n型を示す複数の第1ナノコラム部6aの各端部にp型を示す複数の第2ナノコラム部8aが形成される(以上、第2ナノコラム部形成工程)。なお、第2ナノコラム部の形成条件は以下の通りである。
成長温度:摂氏800度
の流量:6sccm
RF入力:400W
圧力:2.7×10−3Pa(2×10−5Torr)
Gaセルの温度:摂氏1100度
Mgセルの温度:摂氏600度(シャッターは開)
Siセルの温度:摂氏1000度(シャッターは閉)
(Second Nanocolumn Part Forming Step) Each end of each of the plurality of first nanocolumn parts 6a showing the n-type formed as described above is provided with 0.1 μm or more of each of the plurality of second nanocolumn parts 8a showing the p-type. To grow. At present, it is also possible to grow the second nanocolumn portion 8a showing the p-type to about 0.5 μm. This growth is performed while adding p-type impurities. As a result, a plurality of second nanocolumn portions 8a exhibiting p-type are formed at each end of the plurality of first nanocolumn portions 6a exhibiting n-type (the second nanocolumn portion forming step). The formation conditions of the second nanocolumn part are as follows.
Growth temperature: 800 degrees Celsius N 2 Flow rate: 6 sccm
RF input: 400W
Pressure: 2.7 × 10 −3 Pa (2 × 10 −5 Torr)
Ga cell temperature: 1100 degrees Celsius Mg cell temperature: 600 degrees Celsius (shutter open)
Si cell temperature: 1000 degrees Celsius (shutter closed)

次に、p型を示す第1ナノコラム部6aを形成し、n型を示す第2ナノコラム部8aを形成する場合(第1導電型がp型であり第2導電型がn型の場合)について説明する。なお、n型不純物としては、例えば、Siが好ましく、p型不純物としてはMg又はBeが好ましい。n型不純物の濃度は、例えば、1017cm−3以下である。現在、1014cm−3程度のn型不純物の濃度が供給される。また、p型不純物の濃度は、1018cm−3以上である。 Next, in the case where the first nanocolumn portion 6a indicating p-type is formed and the second nanocolumn portion 8a indicating n-type is formed (when the first conductivity type is p-type and the second conductivity type is n-type). explain. For example, Si is preferable as the n-type impurity, and Mg or Be is preferable as the p-type impurity. The concentration of the n-type impurity is, for example, 10 17 cm −3 or less. Currently, a concentration of n-type impurities of about 10 14 cm −3 is supplied. Further, the concentration of the p-type impurity is 10 18 cm −3 or more.

(第1ナノコラム部形成工程)p型を示す第1ナノコラム部6aをAlN領域71a上において1μm以上に成長させる。現在、p型を示す第1ナノコラム部6aを3μm程度に成長させることも可能である。この成長は、p型不純物を添加しながら行われる。これにより、p型を示す複数の第1ナノコラム部6aが形成される(以上、第1ナノコラム部形成工程)。   (First nanocolumn part forming step) The first nanocolumn part 6a showing the p-type is grown on the AlN region 71a to 1 μm or more. Currently, it is also possible to grow the first nanocolumn portion 6a showing the p-type to about 3 μm. This growth is performed while adding p-type impurities. Thereby, a plurality of first nanocolumn parts 6a exhibiting p-type are formed (the first nanocolumn part forming step).

(第2ナノコラム部形成工程)上述のように形成したp型を示す複数の第1ナノコラム部6aの各端部に対し、n型を示す複数の第2ナノコラム部8aの各々を0.1μm以上に成長させる。現在、n型を示す第2ナノコラム部8aを0.5μm程度に成長させることも可能である。この成長は、n型不純物を添加しながら行われる。これにより、p型を示す複数の第1ナノコラム部6aの各端部にn型を示す複数の第2ナノコラム部8aが形成される(以上、第2ナノコラム部形成工程)。この場合、n型を示す第1ナノコラム部6aの厚みとキャリア濃度とを好適に設定することにより、パンチスルーの生じない好適なブレークダウンが実現可能となる。n型を示す第2ナノコラム部8aは、無転位の高品位ドリフト層となる。   (Second Nanocolumn Part Forming Step) Each end of each of the plurality of first nanocolumn parts 6a showing the p-type formed as described above is provided with 0.1 μm or more of each of the plurality of second nanocolumn parts 8a showing the n-type. To grow. At present, it is also possible to grow the second nanocolumn portion 8a showing the n-type to about 0.5 μm. This growth is performed while adding n-type impurities. As a result, a plurality of second nanocolumn portions 8a exhibiting n-type are formed at each end of the plurality of first nanocolumn portions 6a exhibiting p-type (the second nanocolumn portion forming step). In this case, by appropriately setting the thickness and carrier concentration of the first nanocolumn portion 6a showing the n-type, it is possible to realize a suitable breakdown that does not cause punch-through. The n-type second nanocolumn portion 8a becomes a high-quality drift layer without dislocation.

次に、半導体部形成工程について説明する。上述のナノコラム形成工程におけるナノコラム10aの形成の後、第1ナノコラム部形成工程及び第2ナノコラム部形成工程の各工程におけるGaの供給量よりも多くのGaを供給することによって(別の表現を用いれば、Gaの供給量と活性窒素の供給量との比(Ga供給量)/(活性窒素供給量)の値を、ナノコラム10aの形成時に比較して大きくすることによって)、Gaの核生成やGaのマイグレーションを増加する。これにより、隣接するナノコラム10aの端部(第2ナノコラム部8aの端部)同士が結合される。その後、第2ナノコラム部8a(第2ナノコラム部8aの端部)からの半導体部12aの厚みが10μm以上に至るまで上述と同様の供給量でGa及び活性窒素の供給を継続する。現在、1000μm程度の厚みを有する半導体部12aの形成も可能である。この半導体部形成工程は、第2導電型の不純物を、第2ナノコラム部8aと同程度の濃度で供給しながら行われる。これにより、第2ナノコラム部8a上(第2ナノコラム部8aの端部)に半導体部121aが形成される(以上、半導体部形成工程)。以上で、形成工程A2が終了する。   Next, the semiconductor part forming step will be described. After the formation of the nanocolumn 10a in the nanocolumn formation step described above, by supplying more Ga than the supply amount of Ga in each step of the first nanocolumn portion formation step and the second nanocolumn portion formation step (another expression is used). For example, the ratio of Ga supply amount and active nitrogen supply amount (Ga supply amount) / (Active nitrogen supply amount) is increased as compared with the formation of nanocolumns 10a), Ga nucleation, Increases Ga migration. Thereby, the edge part (edge part of the 2nd nanocolumn part 8a) of the adjacent nanocolumn 10a is couple | bonded. Thereafter, the supply of Ga and active nitrogen is continued at the same supply amount as described above until the thickness of the semiconductor portion 12a from the second nanocolumn portion 8a (the end portion of the second nanocolumn portion 8a) reaches 10 μm or more. At present, it is possible to form the semiconductor portion 12a having a thickness of about 1000 μm. This semiconductor part forming step is performed while supplying the second conductivity type impurity at a concentration similar to that of the second nanocolumn part 8a. As a result, the semiconductor part 121a is formed on the second nanocolumn part 8a (the end part of the second nanocolumn part 8a) (the semiconductor part forming step). Above, formation process A2 is complete | finished.

次に、図2(c)を参照して、第1の電極形成工程A3について説明する。この第1の電極形成工程A3では、半導体部121a上に第2電極14aを形成する。半導体部121aがp型の導電性を示す場合(第1導電型がn型であり第2導電型がp型の場合)、半導体部121aの表面にNi/Au(各厚みは50/100nm程度)を蒸着した後、リフトオフ法を用いて10mm角程度のp型電極としての第2電極14aを得る。また、半導体部121aがn型の導電性を示す場合(第1導電型がp型であり第2導電型がn型の場合)、半導体部121aの表面にTi/Au/Ti/Au(各厚みは20/100/20/300nm程度)を蒸着した後、リフトオフ法を用いて10mm角程度のn型電極としての第2電極14aを得る。なお、半導体部121aの表面にガードリングを設けることも可能である。このガードリングは金属マスクを用いたイオン注入等により形成可能である(以上、第1の電極形成工程)。   Next, the first electrode formation step A3 will be described with reference to FIG. In the first electrode formation step A3, the second electrode 14a is formed on the semiconductor portion 121a. When the semiconductor portion 121a exhibits p-type conductivity (when the first conductivity type is n-type and the second conductivity type is p-type), Ni / Au (each thickness is about 50/100 nm) on the surface of the semiconductor portion 121a. The second electrode 14a as a p-type electrode of about 10 mm square is obtained using a lift-off method. Further, when the semiconductor portion 121a exhibits n-type conductivity (when the first conductivity type is p-type and the second conductivity type is n-type), Ti / Au / Ti / Au (each of which is formed on the surface of the semiconductor portion 121a). After vapor deposition of a thickness of about 20/100/20/300 nm, the second electrode 14a as an n-type electrode of about 10 mm square is obtained using a lift-off method. Note that a guard ring can be provided on the surface of the semiconductor portion 121a. This guard ring can be formed by ion implantation or the like using a metal mask (the first electrode forming step).

次に、図2(d)を参照して、基板除去工程A4について説明する。この基板除去工程A4では、強酸性又は強アルカリ性を示す溶液を用いて基板21aをナノコラム10aから分離する。この溶液は、Siに対しては、HF+HNO(更に、CHCOOHを加えた溶液)等が用いられ、GaAsに対しては、HSO+H+HO、又は王水等が用いられる。これにより、駆動電圧の上昇が抑制される。また、半導体部121aの反りも解消される(以上、基板除去工程)。 Next, the substrate removal step A4 will be described with reference to FIG. In this substrate removal step A4, the substrate 21a is separated from the nanocolumns 10a using a solution showing strong acidity or strong alkalinity. As for this solution, HF + HNO 3 (further added with CH 3 COOH) or the like is used for Si, and H 2 SO 4 + H 2 O 2 + H 2 O or aqua regia is used for GaAs. Is used. Thereby, an increase in drive voltage is suppressed. Further, the warp of the semiconductor portion 121a is also eliminated (the substrate removing process).

次に、図2(e)を参照して、第2の電極形成工程A5について説明する。この第2の電極形成工程A5では、基板21aを分離した後、この分離した基板21aに替えて、第1ナノコラム部6a上(第1ナノコラム部6aの端部)に第1電極41aを形成する。第1ナノコラム部6aがn型の導電性を示す場合(第1導電型がn型であり第2導電型がp型の場合)、第1ナノコラム部6aの端部に対しTi/Au/Ti/Au(各厚みは20/100/20/300nm程度)を蒸着することによりn型電極としての第1電極41aを得る。第1ナノコラム部6aがp型の導電性を示す場合(第1導電型がp型であり第2導電型がn型の場合)、第1ナノコラム部6aの端部に対しNi/Au(各厚みは50/100nm程度)を蒸着することによりp型電極としての第1電極41aを得る。次に、図2(e)の図中符号D1に示す線に沿ってダイシングを行う。これにより、pn接合ダイオード1aが得られる(以上、第2の電極形成工程)。なお、半導体部121aはGaNから成るため、サファイア基板等と比較してダイシングが容易である。   Next, the second electrode formation step A5 will be described with reference to FIG. In the second electrode formation step A5, after the substrate 21a is separated, the first electrode 41a is formed on the first nanocolumn portion 6a (the end portion of the first nanocolumn portion 6a) instead of the separated substrate 21a. . When the first nanocolumn portion 6a exhibits n-type conductivity (when the first conductivity type is n-type and the second conductivity type is p-type), the end of the first nanocolumn portion 6a is Ti / Au / Ti. The first electrode 41a as the n-type electrode is obtained by evaporating / Au (each thickness is about 20/100/20/300 nm). When the first nanocolumn part 6a exhibits p-type conductivity (when the first conductivity type is p-type and the second conductivity type is n-type), Ni / Au (each of the first nanocolumn part 6a with respect to the end of the first nanocolumn part 6a) The first electrode 41a as a p-type electrode is obtained by vapor-depositing a thickness of about 50/100 nm. Next, dicing is performed along the line indicated by reference numeral D1 in FIG. Thereby, the pn junction diode 1a is obtained (the second electrode forming step). In addition, since the semiconductor part 121a is made of GaN, dicing is easy as compared with a sapphire substrate or the like.

上記のように第1ナノコラム部6aと第2ナノコラム部8aとはpn接合を形成する。従って、第1実施形態に係るpn接合ダイオード1aの製造方法によれば、GaNから成るナノコラム10aを有するパワーデバイス用のpn接合ダイオードが製造される。また、このようなGaNから成るナノコラム10aでは、ナノコラムを有さない従来のバルクGaN単結晶よりも転位密度が低減される。このため、pn接合ダイオード1aの結晶構造は高品質である。   As described above, the first nanocolumn portion 6a and the second nanocolumn portion 8a form a pn junction. Therefore, according to the manufacturing method of the pn junction diode 1a according to the first embodiment, a pn junction diode for a power device having the nanocolumn 10a made of GaN is manufactured. Further, in such a nanocolumn 10a made of GaN, the dislocation density is reduced as compared with a conventional bulk GaN single crystal having no nanocolumn. Therefore, the crystal structure of the pn junction diode 1a is high quality.

<第2実施形態>
図3(a)は、第2実施形態に係るpn接合ダイオード1bの構成を示す断面図である。pn接合ダイオード1bは、基板2b、第1電極4b、ナノコラム領域5b、第1ナノコラム部6b、AlN領域7b、第2ナノコラム部8b、ナノコラム10b、半導体部12b及び第2電極14bを備えるパワーデバイスである。ナノコラム領域5b、第1ナノコラム部6b、AlN領域7b、第2ナノコラム部8b、ナノコラム10b、半導体部12b、第2電極14b、長さL1b及び長さL2bの各々は、上述の第1実施形態に係るpn接合ダイオード1aのナノコラム領域5a、第1ナノコラム部6a、AlN領域7a、第2ナノコラム部8a、ナノコラム10a、半導体部12a、第2電極14a、長さL1a及び長さL2aの各々と同様である。以下では、pn接合ダイオード1bの各構成要素のうち、pn接合ダイオード1aと同様の構成要素についての詳細な説明を省略し、pn接合ダイオード1aと異なる構成要素である基板2b及び第1電極4bについて詳細に説明する。
<Second Embodiment>
FIG. 3A is a cross-sectional view showing a configuration of a pn junction diode 1b according to the second embodiment. The pn junction diode 1b is a power device including a substrate 2b, a first electrode 4b, a nanocolumn region 5b, a first nanocolumn portion 6b, an AlN region 7b, a second nanocolumn portion 8b, a nanocolumn 10b, a semiconductor portion 12b, and a second electrode 14b. is there. Each of the nanocolumn region 5b, the first nanocolumn portion 6b, the AlN region 7b, the second nanocolumn portion 8b, the nanocolumn 10b, the semiconductor portion 12b, the second electrode 14b, the length L1b, and the length L2b is the same as that in the first embodiment described above. This is the same as each of the nanocolumn region 5a, the first nanocolumn portion 6a, the AlN region 7a, the second nanocolumn portion 8a, the nanocolumn 10a, the semiconductor portion 12a, the second electrode 14a, the length L1a, and the length L2a of the pn junction diode 1a. is there. In the following, among the components of the pn junction diode 1b, detailed description of the same components as the pn junction diode 1a is omitted, and the substrate 2b and the first electrode 4b that are components different from the pn junction diode 1a are omitted. This will be described in detail.

第1電極4bは、Al等の導電性の金属から成る。基板2bは、面方位(111)を有しており第1導電型を示す低抵抗の基板である。基板2bは、第1電極4b上に設けられており、第1電極4bは、基板2bと接続されている。基板2b上には複数の第1ナノコラム部6bが立設されており、基板2bは第1ナノコラム部6bと接続されている。より詳細には、基板2bは、AlN領域7bと接続されている。なお、基板2bがSiの場合、第1電極4bは、Al−Si合金である。また、基板2bは、GaAs基板でもよい。このGaAs基板は、面方位(111)を有しており第1導電型を示す7.6×10−2m(3インチ)径以上の基板である。現在、1.5×10−1m(6インチ)径のGaAs基板が供給されている。 The first electrode 4b is made of a conductive metal such as Al. The substrate 2b is a low-resistance substrate having a plane orientation (111) and showing the first conductivity type. The substrate 2b is provided on the first electrode 4b, and the first electrode 4b is connected to the substrate 2b. A plurality of first nanocolumn portions 6b are erected on the substrate 2b, and the substrate 2b is connected to the first nanocolumn portions 6b. More specifically, the substrate 2b is connected to the AlN region 7b. When the substrate 2b is Si, the first electrode 4b is an Al—Si alloy. The substrate 2b may be a GaAs substrate. This GaAs substrate is a substrate having a surface orientation (111) and a diameter of 7.6 × 10 −2 m (3 inches) or more indicating the first conductivity type. Currently, a GaAs substrate having a diameter of 1.5 × 10 −1 m (6 inches) is supplied.

以上説明した第3実施形態に係るpn接合ダイオード1bでは、第1ナノコラム部6bと第2ナノコラム部8bとがpn接合を形成する。従って、GaNから成るナノコラム10bを有するパワーデバイス用のpn接合ダイオードが提供される。また、このようなGaNから成るナノコラム10bでは、ナノコラムを有さない従来のバルクGaN単結晶よりも転位密度が低減される。このため、pn接合ダイオード1bの結晶構造は高品質である。また、pn接合ダイオード1bが有するpn接合はナノコラム10b毎に設けられている。このように、pn接合が設けられている箇所はpn接合ダイオード1b内において分散している。従って、熱放射が大きく高温化しにくいため、大きな電流値に対しても良好な特性が維持される。このため、pn接合ダイオード1bは例えばパワーデバイスに好適である。また、Siから成る基板2bや、合金の第1電極4bは、熱伝導性に優れているため、高い放熱性を有する。   In the pn junction diode 1b according to the third embodiment described above, the first nanocolumn part 6b and the second nanocolumn part 8b form a pn junction. Accordingly, a pn junction diode for a power device having a nanocolumn 10b made of GaN is provided. Further, in such a nanocolumn 10b made of GaN, the dislocation density is reduced as compared with a conventional bulk GaN single crystal having no nanocolumn. For this reason, the crystal structure of the pn junction diode 1b is of high quality. The pn junction included in the pn junction diode 1b is provided for each nanocolumn 10b. Thus, the locations where the pn junctions are provided are dispersed in the pn junction diode 1b. Therefore, since heat radiation is large and it is difficult to increase the temperature, good characteristics are maintained even for a large current value. For this reason, the pn junction diode 1b is suitable for a power device, for example. Moreover, since the substrate 2b made of Si and the first electrode 4b made of an alloy are excellent in thermal conductivity, they have high heat dissipation.

次に、図4を参照して、第2実施形態に係るpn接合ダイオード1bの製造方法について説明する。以下で説明するpn接合ダイオード1bの製造方法は、図4(a)に示す基板準備工程B1、図4(b)に示す形成工程B2、図4(c)に示す第1の電極形成工程B3及び図4(d)に示す第2の電極形成工程B4を含む。基板準備工程B1、形成工程B2及び第1の電極形成工程B3は、それぞれ、上述の第1実施形態に係るpn接合ダイオード1aの製造方法のうち、基板準備工程A1、形成工程A2及び第1の電極形成工程A3の各々と同様に行われる。この場合、上記したpn接合ダイオード1aの製造方法において、基板21a、第1ナノコラム部6a、AlN領域71a、第2ナノコラム部8a、ナノコラム10a、半導体部121a及び第2電極14aに替えて、それぞれ、基板21b、第1ナノコラム部6b、AlN領域71b、第2ナノコラム部8b、ナノコラム10b、半導体部121b及び第2電極14bを用いる。上記において、pn接合ダイオード1aと同様の工程について説明した。引き続いて、pn接合ダイオード1aの製造方法と異なる図4(d)に示す第2の電極形成工程B4を詳細に説明する。なお、第2実施形態に係るpn接合ダイオード1bの製造方法には、第1実施形態に係るpn接合ダイオード1aの製造方法の基板除去工程を含まない。   Next, with reference to FIG. 4, the manufacturing method of the pn junction diode 1b which concerns on 2nd Embodiment is demonstrated. The manufacturing method of the pn junction diode 1b described below includes a substrate preparation step B1 shown in FIG. 4A, a formation step B2 shown in FIG. 4B, and a first electrode formation step B3 shown in FIG. And a second electrode formation step B4 shown in FIG. The substrate preparation step B1, the formation step B2, and the first electrode formation step B3 are respectively the substrate preparation step A1, the formation step A2, and the first step in the method of manufacturing the pn junction diode 1a according to the first embodiment described above. This is performed in the same manner as in each of the electrode forming steps A3. In this case, in the manufacturing method of the pn junction diode 1a described above, instead of the substrate 21a, the first nanocolumn part 6a, the AlN region 71a, the second nanocolumn part 8a, the nanocolumn 10a, the semiconductor part 121a, and the second electrode 14a, The substrate 21b, the first nanocolumn portion 6b, the AlN region 71b, the second nanocolumn portion 8b, the nanocolumn 10b, the semiconductor portion 121b, and the second electrode 14b are used. In the above, the process similar to that of the pn junction diode 1a has been described. Subsequently, the second electrode formation step B4 shown in FIG. 4D, which is different from the method for manufacturing the pn junction diode 1a, will be described in detail. Note that the method of manufacturing the pn junction diode 1b according to the second embodiment does not include the substrate removal step of the method of manufacturing the pn junction diode 1a according to the first embodiment.

図4(d)を参照して第2の電極形成工程B4について説明する。第1の電極形成工程B3の後(基板2bは除去されない)、基板21b表面にAlを蒸着して第1電極41bを形成する。特に、基板21bがSi基板の場合、まず、基板21b表面の酸化膜をバッファードフッ酸を用いて除去した後、スパッタ法を用いてその表面にAl−Si(Siは1重量パーセント程度含有)を形成する。この場合、摂氏450度程度で約30分間アニールすることによりオーミック電極を得る。これにより、第1電極41bが形成される。次に、図4(d)の図中符号D2に示す線に沿ってダイシングを行う。これにより、pn接合ダイオード1bが得られる。   The second electrode formation step B4 will be described with reference to FIG. After the first electrode formation step B3 (the substrate 2b is not removed), Al is evaporated on the surface of the substrate 21b to form the first electrode 41b. In particular, when the substrate 21b is a Si substrate, first, the oxide film on the surface of the substrate 21b is removed using buffered hydrofluoric acid, and then Al—Si (Si is contained at about 1 weight percent) is formed on the surface using a sputtering method. Form. In this case, an ohmic electrode is obtained by annealing at about 450 degrees Celsius for about 30 minutes. Thereby, the first electrode 41b is formed. Next, dicing is performed along the line indicated by reference numeral D2 in FIG. Thereby, the pn junction diode 1b is obtained.

上記のように第1ナノコラム部6bと第2ナノコラム部8bとはpn接合を形成する。従って、第2実施形態に係るpn接合ダイオード1bの製造方法によれば、GaNから成るナノコラム10bを有するパワーデバイス用のpn接合ダイオードが製造される。また、このようなGaNから成るナノコラム10bでは、ナノコラムを有さない従来のバルクGaN単結晶よりも転位密度が低減される。このため、pn接合ダイオード1bの結晶構造は高品質である。   As described above, the first nanocolumn portion 6b and the second nanocolumn portion 8b form a pn junction. Therefore, according to the method of manufacturing the pn junction diode 1b according to the second embodiment, a pn junction diode for a power device having the nanocolumn 10b made of GaN is manufactured. Further, in such a nanocolumn 10b made of GaN, the dislocation density is reduced as compared with a conventional bulk GaN single crystal having no nanocolumn. For this reason, the crystal structure of the pn junction diode 1b is of high quality.

<第3実施形態>
図3(b)は、第3実施形態に係るpn接合ダイオード1cの構成を示す断面図である。pn接合ダイオード1cは、第1電極4c、ナノコラム領域5c、第1ナノコラム部6c、AlN領域7c、第2ナノコラム部8c、ナノコラム10c、半導体部12c、第2電極14c及び絶縁部16cを備えるパワーデバイスである。第1電極4c、ナノコラム領域5c、第1ナノコラム部6c、AlN領域7c、第2ナノコラム部8c、ナノコラム10c、半導体部12c、第2電極14c、長さL1c及び長さL2cの各々は、上述の第1実施形態に係るpn接合ダイオード1aの第1電極4a、ナノコラム領域5a、第1ナノコラム部6a、AlN領域7a、第2ナノコラム部8a、ナノコラム10a、半導体部12a、第2電極14a、長さL1a及び長さL2aの各々と同様である。以下では、pn接合ダイオード1aと同様の構成要素についての詳細な説明を省略し、pn接合ダイオード1aと異なる構成要素である絶縁部16cについて詳細に説明する。pn接合ダイオード1aと異なる構成要素である絶縁部16cは、複数のナノコラム10cの間に設けられている。絶縁部16cは、SOG(Spin On Glass)等の無機系の素材から成る。
<Third Embodiment>
FIG. 3B is a cross-sectional view showing a configuration of a pn junction diode 1c according to the third embodiment. The pn junction diode 1c includes a first electrode 4c, a nanocolumn region 5c, a first nanocolumn portion 6c, an AlN region 7c, a second nanocolumn portion 8c, a nanocolumn 10c, a semiconductor portion 12c, a second electrode 14c, and an insulating portion 16c. It is. Each of the first electrode 4c, the nanocolumn region 5c, the first nanocolumn portion 6c, the AlN region 7c, the second nanocolumn portion 8c, the nanocolumn 10c, the semiconductor portion 12c, the second electrode 14c, the length L1c, and the length L2c is as described above. First electrode 4a, nanocolumn region 5a, first nanocolumn portion 6a, AlN region 7a, second nanocolumn portion 8a, nanocolumn 10a, semiconductor portion 12a, second electrode 14a, length of pn junction diode 1a according to the first embodiment It is the same as each of L1a and length L2a. In the following, detailed description of the same components as the pn junction diode 1a is omitted, and the insulating portion 16c that is a different component from the pn junction diode 1a will be described in detail. The insulating portion 16c, which is a component different from the pn junction diode 1a, is provided between the plurality of nanocolumns 10c. The insulating portion 16c is made of an inorganic material such as SOG (Spin On Glass).

以上説明した第3実施形態に係るpn接合ダイオード1cでは、第1ナノコラム部6cと第2ナノコラム部8cとがpn接合を形成する。従って、GaNから成るナノコラム10cを有するパワーデバイス用のpn接合ダイオードが提供される。また、このようなGaNから成るナノコラム10cでは、ナノコラムを有さない従来のバルクGaN単結晶よりも転位密度が低減される。このため、pn接合ダイオード1cの結晶構造は高品質である。また、pn接合ダイオード1cが有するpn接合はナノコラム10a毎に設けられている。このように、pn接合が設けられている箇所はpn接合ダイオード1c内において分散している。従って、熱放射が大きく高温化しにくいため、大きな電流値に対しても良好な特性が維持される。このため、pn接合ダイオード1cは例えばパワーデバイスに好適である。また、合金(Ti/Au/Ti/AuやNi/Au)の第1電極4cは、熱伝導性に優れているため、高い放熱性を有する。また、第1ナノコラム部6cがn型を示す場合、この第1ナノコラム部6cは、合金(Ti/Au/Ti/Au)の第1電極4cに対する接触抵抗が低いため、電流による発熱が低減される。また、絶縁部16cにより、pn接合ダイオード1cの機械的強度や耐電圧が向上される。-   In the pn junction diode 1c according to the third embodiment described above, the first nanocolumn part 6c and the second nanocolumn part 8c form a pn junction. Accordingly, a pn junction diode for a power device having a nanocolumn 10c made of GaN is provided. Further, in such a nanocolumn 10c made of GaN, the dislocation density is reduced as compared with a conventional bulk GaN single crystal having no nanocolumn. For this reason, the crystal structure of the pn junction diode 1c is of high quality. The pn junction of the pn junction diode 1c is provided for each nanocolumn 10a. Thus, the locations where the pn junctions are provided are dispersed in the pn junction diode 1c. Therefore, since heat radiation is large and it is difficult to increase the temperature, good characteristics are maintained even for a large current value. For this reason, the pn junction diode 1c is suitable for a power device, for example. In addition, the first electrode 4c made of an alloy (Ti / Au / Ti / Au or Ni / Au) has excellent heat conductivity, and therefore has high heat dissipation. Further, when the first nanocolumn portion 6c is n-type, the first nanocolumn portion 6c has a low contact resistance with respect to the first electrode 4c of the alloy (Ti / Au / Ti / Au), and thus heat generation due to current is reduced. The Further, the mechanical strength and the withstand voltage of the pn junction diode 1c are improved by the insulating portion 16c. -

次に、図5を参照して、第3実施形態に係るpn接合ダイオード1cの製造方法について説明する。以下で説明するpn接合ダイオード1cの製造方法は、図5(a)に示す基板準備工程C1、図5(b)に示す形成工程C2、図5(c)に示す第1の電極形成工程C3、図5(d)に示す基板除去工程C4、図5(e)に示す絶縁部形成工程C5及び図5(f)に示す第2の電極形成工程C6を含む。基板準備工程C1、形成工程C2、第1の電極形成工程C3、基板除去工程C4及び第2の電極形成工程C6は、それぞれ、上述の第1実施形態に係るpn接合ダイオード1aの製造方法のうち、基板準備工程A1、形成工程A2、第1の電極形成工程A3、基板除去工程A4及び第2の電極形成工程A5の各々と同様に行われる。この場合、上記したpn接合ダイオード1aの製造方法の説明において、基板21a、第1電極41a、第1ナノコラム部6a、AlN領域71a、第2ナノコラム部8a、ナノコラム10a、半導体部121a及び第2電極14aに替えて、それぞれ、基板21c、第1電極41c、第1ナノコラム部6c、AlN領域71c、第2ナノコラム部8c、ナノコラム10c、半導体部121c及び第2電極14cを用いる。上記において、pn接合ダイオード1aと同様の工程について説明した。引き続いて、pn接合ダイオード1aの製造方法と異なる図5(e)に示す絶縁部形成工程C5を詳細に説明する。   Next, with reference to FIG. 5, the manufacturing method of the pn junction diode 1c which concerns on 3rd Embodiment is demonstrated. The manufacturing method of the pn junction diode 1c described below includes a substrate preparation step C1 shown in FIG. 5A, a formation step C2 shown in FIG. 5B, and a first electrode formation step C3 shown in FIG. 5D, a substrate removing step C4 shown in FIG. 5D, an insulating portion forming step C5 shown in FIG. 5E, and a second electrode forming step C6 shown in FIG. The substrate preparation step C1, the formation step C2, the first electrode formation step C3, the substrate removal step C4, and the second electrode formation step C6 are respectively a method of manufacturing the pn junction diode 1a according to the first embodiment described above. The substrate preparation step A1, the formation step A2, the first electrode formation step A3, the substrate removal step A4, and the second electrode formation step A5 are performed in the same manner. In this case, in the above description of the method of manufacturing the pn junction diode 1a, the substrate 21a, the first electrode 41a, the first nanocolumn portion 6a, the AlN region 71a, the second nanocolumn portion 8a, the nanocolumn 10a, the semiconductor portion 121a, and the second electrode Instead of 14a, the substrate 21c, the first electrode 41c, the first nanocolumn portion 6c, the AlN region 71c, the second nanocolumn portion 8c, the nanocolumn 10c, the semiconductor portion 121c, and the second electrode 14c are used, respectively. In the above, the process similar to that of the pn junction diode 1a has been described. Subsequently, the insulating part forming step C5 shown in FIG. 5E, which is different from the method for manufacturing the pn junction diode 1a, will be described in detail.

図5(e)を参照して絶縁部形成工程C5について説明する。絶縁部形成工程C5は、基板除去工程C4の後であって第2の電極形成工程C6の前に行われる。絶縁部形成工程C5では、複数のナノコラム10c(第1ナノコラム部6c及び第2ナノコラム部8c)の間に、SOG等の無機系の素材から成る絶縁部16cが形成される。換言すると、複数のナノコラム10c同士の間に形成されるスペースに絶縁部16cが形成される。この絶縁部形成工程C5の後、第2の電極形成工程C6が行われる。   With reference to FIG.5 (e), the insulation part formation process C5 is demonstrated. The insulating part forming step C5 is performed after the substrate removing step C4 and before the second electrode forming step C6. In the insulating portion forming step C5, an insulating portion 16c made of an inorganic material such as SOG is formed between the plurality of nanocolumns 10c (the first nanocolumn portion 6c and the second nanocolumn portion 8c). In other words, the insulating portion 16c is formed in a space formed between the plurality of nanocolumns 10c. After this insulating part forming step C5, a second electrode forming step C6 is performed.

上記のように第1ナノコラム部6cと第2ナノコラム部8cとはpn接合を形成する。従って、第3実施形態に係るpn接合ダイオード1cの製造方法によれば、GaNから成るナノコラム10cを有するパワーデバイス用のpn接合ダイオードが製造される。また、このようなGaNから成るナノコラム10cでは、ナノコラムを有さない従来のバルクGaN単結晶よりも転位密度が低減される。このため、pn接合ダイオード1cの結晶構造は高品質である。また、第1電極41cの形成前に絶縁部16cをナノコラム10cの間に設けるため、第1電極41cの形成時に第1電極41cを構成する金属材料がナノコラム10cの間に入り込むのを防止できる。   As described above, the first nanocolumn portion 6c and the second nanocolumn portion 8c form a pn junction. Therefore, according to the manufacturing method of the pn junction diode 1c according to the third embodiment, the pn junction diode for the power device having the nanocolumn 10c made of GaN is manufactured. Further, in such a nanocolumn 10c made of GaN, the dislocation density is reduced as compared with a conventional bulk GaN single crystal having no nanocolumn. For this reason, the crystal structure of the pn junction diode 1c is of high quality. In addition, since the insulating portion 16c is provided between the nanocolumns 10c before the first electrode 41c is formed, it is possible to prevent the metal material constituting the first electrode 41c from entering between the nanocolumns 10c when the first electrode 41c is formed.

第1実施形態に係るpn接合ダイオードの断面図である。It is sectional drawing of the pn junction diode which concerns on 1st Embodiment. 第1実施形態に係るpn接合ダイオードの製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the pn junction diode which concerns on 1st Embodiment. 第2及び第3実施形態に係るpn接合ダイオードの断面図である。It is sectional drawing of the pn junction diode which concerns on 2nd and 3rd embodiment. 第2実施形態に係るpn接合ダイオードの製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the pn junction diode which concerns on 2nd Embodiment. 第3実施形態に係るpn接合ダイオードの製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the pn junction diode which concerns on 3rd Embodiment.

符号の説明Explanation of symbols

1a,1b,1c…pn接合ダイオード、2a,2b,2c…基板、4a,4b,4c…第1電極、5a,5b,5c…ナノコラム領域、6a,6b,6c…第1ナノコラム部、7a,7b,7c…AlN領域、8a,8b,8c…第2ナノコラム部、10a,10b,10c…ナノコラム、12a,12b,12c…半導体部、14a,14b,14c…第2電極、16c…絶縁部。


1a, 1b, 1c ... pn junction diode, 2a, 2b, 2c ... substrate, 4a, 4b, 4c ... first electrode, 5a, 5b, 5c ... nanocolumn region, 6a, 6b, 6c ... first nanocolumn portion, 7a, 7b, 7c ... AlN region, 8a, 8b, 8c ... second nanocolumn part, 10a, 10b, 10c ... nanocolumn, 12a, 12b, 12c ... semiconductor part, 14a, 14b, 14c ... second electrode, 16c ... insulating part.


Claims (11)

パワーデバイス用のpn接合ダイオードであって、
第1電極と、
複数のナノコラムを有しており前記第1電極上に設けられたナノコラム領域と、
前記ナノコラム領域上に設けられた第2導電型の半導体部と、
前記半導体部上に設けられた第2電極と
を備え、
前記ナノコラムの各々は、前記第1電極から前記半導体部に向かう方向に延びており、GaN又はAlGaNから成る第1導電型の第1ナノコラム部と、GaN又はAlGaNから成る第2導電型の第2ナノコラム部とを含み、
前記第1ナノコラムと前記第2ナノコラムとはホモ接合により接続されており、
前記第1導電型がn型であり前記第2導電型がp型の場合に前記第1ナノコラム部の長さは前記第2ナノコラム部の長さよりも大きく、又は、前記第1導電型がp型であり前記第2導電型がn型の場合に前記第2ナノコラム部の長さは前記第1ナノコラム部の長さよりも大きい、ことを特徴とするpn接合ダイオード。
A pn junction diode for a power device,
A first electrode;
A nanocolumn region having a plurality of nanocolumns and provided on the first electrode;
A semiconductor portion of a second conductivity type provided on the nanocolumn region;
A second electrode provided on the semiconductor part,
Each of the nanocolumns extends in a direction from the first electrode toward the semiconductor portion, and includes a first conductivity type first nanocolumn portion made of GaN or AlGaN and a second conductivity type second made of GaN or AlGaN. Including the nanocolumn part,
The first nanocolumn and the second nanocolumn are connected by homojunction ,
When the first conductivity type is n-type and the second conductivity type is p-type, the length of the first nanocolumn part is greater than the length of the second nanocolumn part, or the first conductivity type is p-type When the second conductivity type is n-type, the length of the second nanocolumn part is larger than the length of the first nanocolumn part .
前記第1電極と前記ナノコラム領域との間に設けられたAlN領域を更に有する、ことを特徴とする請求項1に記載のpn接合ダイオード。   The pn junction diode according to claim 1, further comprising an AlN region provided between the first electrode and the nanocolumn region. 前記複数のナノコラム間に設けられた絶縁部を更に備える、ことを特徴とする請求項1又は2に記載のpn接合ダイオード。   The pn junction diode according to claim 1, further comprising an insulating part provided between the plurality of nanocolumns. パワーデバイス用のpn接合ダイオードであって、
第1電極と、
前記第1電極上に設けられた基板と、
複数のナノコラムを有しており前記基板上に設けられたナノコラム領域と、
前記ナノコラム領域上に設けられた第2導電型の半導体部と、
前記半導体部上に設けられた第2電極と
を備え、
前記ナノコラムの各々は、前記基板から前記半導体部に向かう方向に延びており、GaN又はAlGaNから成る第1導電型の第1ナノコラム部と、GaN又はAlGaNから成る第2導電型の第2ナノコラム部とを含み、
前記第1ナノコラムと前記第2ナノコラムとはホモ接合により接続されており、
前記第1導電型がn型であり前記第2導電型がp型の場合に前記第1ナノコラム部の長さは前記第2ナノコラム部の長さよりも大きく、又は、前記第1導電型がp型であり前記第2導電型がn型の場合に前記第2ナノコラム部の長さは前記第1ナノコラム部の長さよりも大きい、ことを特徴とするpn接合ダイオード。
A pn junction diode for a power device,
A first electrode;
A substrate provided on the first electrode;
A nanocolumn region provided on the substrate having a plurality of nanocolumns;
A semiconductor portion of a second conductivity type provided on the nanocolumn region;
A second electrode provided on the semiconductor part,
Each of the nanocolumns extends in a direction from the substrate toward the semiconductor portion, and includes a first conductivity type first nanocolumn portion made of GaN or AlGaN and a second conductivity type second nanocolumn portion made of GaN or AlGaN. Including
The first nanocolumn and the second nanocolumn are connected by homojunction ,
When the first conductivity type is n-type and the second conductivity type is p-type, the length of the first nanocolumn part is greater than the length of the second nanocolumn part, or the first conductivity type is p-type When the second conductivity type is n-type, the length of the second nanocolumn part is larger than the length of the first nanocolumn part .
前記基板はGaAs又はSiから成る、ことを特徴とする請求項4に記載のpn接合ダイオード。   The pn junction diode according to claim 4, wherein the substrate is made of GaAs or Si. 前記基板と前記ナノコラム領域との間に設けられたAlN領域を更に有する、ことを特徴とする請求項4又は5に記載のpn接合ダイオード。   The pn junction diode according to claim 4, further comprising an AlN region provided between the substrate and the nanocolumn region. 前記ナノコラムの転位密度は、10cm−2より低い、ことを特徴とする請求項1〜6のうち何れか一項に記載のpn接合ダイオード。 7. The pn junction diode according to claim 1, wherein a dislocation density of the nanocolumn is lower than 10 5 cm −2 . パワーデバイス用のpn接合ダイオードの製造方法であって、
第1導電型を示しておりGaNから成る複数の第1ナノコラム部を、GaAs又はSiから成る第1導電型の基板上に形成する第1ナノコラム部形成工程と、
第2導電型を示しておりGaNから成る複数の第2ナノコラム部を、前記複数の第1ナノコラム部の端部に形成する第2ナノコラム部形成工程と、
前記第2ナノコラムの形成の後、前記第1ナノコラム部形成工程及び前記第2ナノコラム部形成工程の各工程におけるGaの供給量よりも多くのGaを供給することにより、前記第2ナノコラム部の端部同士が結合された第2導電型を示す半導体部を形成する半導体部形成工程と
を有し、
前記第1導電型がn型であり前記第2導電型がp型の場合に前記第1ナノコラム部の長さは前記第2ナノコラム部の長さよりも大きく、又は、前記第1導電型がp型であり前記第2導電型がn型の場合に前記第2ナノコラム部の長さは前記第1ナノコラム部の長さよりも大きい、ことを特徴とするpn接合ダイオードの製造方法。
A method of manufacturing a pn junction diode for a power device, comprising:
A first nanocolumn portion forming step of forming a plurality of first nanocolumn portions of the first conductivity type and made of GaN on a substrate of the first conductivity type made of GaAs or Si;
A second nanocolumn portion forming step of forming a plurality of second nanocolumn portions of the second conductivity type and made of GaN at end portions of the plurality of first nanocolumn portions;
After the formation of the second nanocolumn, by supplying more Ga than the supply amount of Ga in each step of the first nanocolumn part forming step and the second nanocolumn part forming step, an end of the second nanocolumn part is formed. have a semiconductor forming step of forming a semiconductor portion of a second conductivity type parts to each other are coupled,
When the first conductivity type is n-type and the second conductivity type is p-type, the length of the first nanocolumn part is greater than the length of the second nanocolumn part, or the first conductivity type is p-type When the second conductivity type is n-type, the length of the second nanocolumn part is larger than the length of the first nanocolumn part .
前記半導体部を形成した後に、該半導体部上に第2電極を形成する第1の電極形成工程と、
前記第2電極を形成した後に、前記基板を除去する基板除去工程と、
前記基板を除去した後に、前記第1ナノコラム部の端部に第1電極を形成する第2の電極形成工程と
を更に有する、ことを特徴とする請求項8に記載のpn接合ダイオードの製造方法。
A first electrode forming step of forming a second electrode on the semiconductor portion after forming the semiconductor portion;
A substrate removing step of removing the substrate after forming the second electrode;
The method of manufacturing a pn junction diode according to claim 8, further comprising: a second electrode forming step of forming a first electrode at an end of the first nanocolumn portion after removing the substrate. .
パワーデバイス用のpn接合ダイオードの製造方法であって、
第1導電型を示しておりGaNから成る複数の第1ナノコラム部を、GaAs又はSiから成る第1導電型の基板上に形成する第1ナノコラム部形成工程と、
第2導電型を示しておりGaNから成る複数の第2ナノコラム部を、前記複数の第1ナノコラム部の端部に形成する第2ナノコラム部形成工程と、
前記第2ナノコラムの形成の後、前記第1ナノコラム部形成工程及び前記第2ナノコラム部形成工程の各工程におけるGaの供給量よりも多くのGaを供給することにより、前記第2ナノコラム部の端部同士が結合された第2導電型を示す半導体部を形成する半導体部形成工程と
を有し、
前記第1導電型がn型であり前記第2導電型がp型の場合に前記第1ナノコラム部の長さは前記第2ナノコラム部の長さよりも大きく、又は、前記第1導電型がp型であり前記第2導電型がn型の場合に前記第2ナノコラム部の長さは前記第1ナノコラム部の長さよりも大きい、ことを特徴とするpn接合ダイオードの製造方法。
A method of manufacturing a pn junction diode for a power device, comprising:
A first nanocolumn portion forming step of forming a plurality of first nanocolumn portions of the first conductivity type and made of GaN on a substrate of the first conductivity type made of GaAs or Si;
A second nanocolumn portion forming step of forming a plurality of second nanocolumn portions of the second conductivity type and made of GaN at end portions of the plurality of first nanocolumn portions;
After the formation of the second nanocolumn, by supplying more Ga than the supply amount of Ga in each step of the first nanocolumn portion formation step and the second nanocolumn portion formation step, an end of the second nanocolumn portion is formed. have a semiconductor forming step of forming a semiconductor portion of a second conductivity type parts to each other are coupled,
When the first conductivity type is n-type and the second conductivity type is p-type, the length of the first nanocolumn part is greater than the length of the second nanocolumn part, or the first conductivity type is p-type When the second conductivity type is n-type, the length of the second nanocolumn part is larger than the length of the first nanocolumn part .
前記半導体部を形成した後に、該半導体部上に第2電極を形成する第1の電極形成工程と、
前記第2電極を形成した後に、前記基板上に第1電極を形成する第2の電極形成工程と、
を更に有する、ことを特徴とする請求項10に記載のpn接合ダイオードの製造方法。
A first electrode forming step of forming a second electrode on the semiconductor portion after forming the semiconductor portion;
A second electrode forming step of forming the first electrode on the substrate after forming the second electrode;
The method of manufacturing a pn junction diode according to claim 10, further comprising:
JP2006107452A 2006-04-10 2006-04-10 Pn junction diode and method of manufacturing pn junction diode Expired - Fee Related JP4872422B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006107452A JP4872422B2 (en) 2006-04-10 2006-04-10 Pn junction diode and method of manufacturing pn junction diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006107452A JP4872422B2 (en) 2006-04-10 2006-04-10 Pn junction diode and method of manufacturing pn junction diode

Publications (2)

Publication Number Publication Date
JP2007281284A JP2007281284A (en) 2007-10-25
JP4872422B2 true JP4872422B2 (en) 2012-02-08

Family

ID=38682414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006107452A Expired - Fee Related JP4872422B2 (en) 2006-04-10 2006-04-10 Pn junction diode and method of manufacturing pn junction diode

Country Status (1)

Country Link
JP (1) JP4872422B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5210175A (en) * 1992-02-25 1993-05-11 Eastman Kodak Company Preparation of aromatic polyamides from CO, aromatic, diamine and di(trifluoromethane sulfonate)
WO1998037584A1 (en) * 1997-02-20 1998-08-27 The Board Of Trustees Of The University Of Illinois Solid state power-control device using group iii nitrides
JP4028355B2 (en) * 2002-10-29 2007-12-26 古河電気工業株式会社 GaN-based III-V nitride semiconductor diode

Also Published As

Publication number Publication date
JP2007281284A (en) 2007-10-25

Similar Documents

Publication Publication Date Title
JP5050574B2 (en) Group III nitride semiconductor light emitting device
JP5280004B2 (en) Light emitting device and manufacturing method thereof
JP5818853B2 (en) Vertical nitride semiconductor device using n-type aluminum nitride single crystal substrate
JP6324654B2 (en) GaN thin film structure, manufacturing method thereof, and semiconductor device including the same
TWI436424B (en) Semiconductor device and fabrication method thereof
US20120205661A1 (en) Semiconductor device and method for manufacturing the same
TW200818248A (en) Substrate having thin film of GaN joined thereon and method of fabricating the same, and a GaN-based semiconductor device and method of fabricating the same
JP2015082662A (en) Semiconductor buffer structure, semiconductor device including the same, and method of manufacturing semiconductor device using semiconductor buffer structure
TW200925340A (en) GaN epitaxial substrate, semiconductor device and methods for manufacturing gan epitaxial substrate and semiconductor device
JP2005123619A (en) Nitride semiconductor formed on silicon substrate, and manufacturing method therefor
FR2969995A1 (en) Producing nitride nanostructures e.g. nanowires on side of substrate, by forming base of nanostructures made of wurtzite nitride phase on substrate, and forming upper part of nanostructures made of nitrides having zinc-blende phase on base
JP5749888B2 (en) Semiconductor device and method for manufacturing the semiconductor device
JP6266490B2 (en) Semiconductor device and manufacturing method thereof
JP4508021B2 (en) Manufacturing method of semiconductor light emitting device
JP5043363B2 (en) Method for forming gallium nitride crystal, substrate, and method for forming gallium nitride substrate
JPWO2019058467A1 (en) Epitaxial growth substrate, method for manufacturing epitaxial growth substrate, epitaxial substrate and semiconductor device
JP5598321B2 (en) Manufacturing method of semiconductor device
US20160133792A1 (en) Semiconductor substrate and method of fabricating the same
US9315920B2 (en) Growth substrate and light emitting device comprising the same
JP4872422B2 (en) Pn junction diode and method of manufacturing pn junction diode
JP4936653B2 (en) Sapphire substrate and light emitting device using the same
KR101695761B1 (en) Flexible light emitting device and method of manufacturing the same
US8415707B2 (en) Group III nitride semiconductor device
JP5136615B2 (en) Method for manufacturing group III nitride semiconductor light emitting device
WO2014114730A1 (en) Method for the production of a layer comprising group-iii-element nitride by means of spontaneous delamination

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4872422

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees