JP4861613B2 - データ収集装置 - Google Patents

Description

本発明は、データ収集装置に係り、特に、小型かつ軽量で消費電力を低減させたデータ収集装置に関する。

測定対象に装着してデータを収集するデータ収集装置としては、アナログ量を計測して収集し、パソコンを使用して多様なデータ解析を行なうことを目的としたデータ収集装置が知られている（特許文献１）。このデータ収集装置には、データ記憶部に計測データを記録すると共に記録された計測データを外部のパーソナルコンピュータに転送する１つのマイクロコンピュータ（ＣＰＵ）が搭載されている。
特開平８−１５９８１７号公報

しかしながら、従来のデータ収集装置では、１つのマイクロコンピュータでデータ記憶部に計測データを記録すると共に記録された計測データを外部のパーソナルコンピュータに転送しているため、装置全体を更に小型かつ軽量すること及び消費電力を更に低減することが困難である、という問題があった。

本発明は、上記問題を解決すべく成されたもので、装置全体をできるだけ小型つ軽量にしたデータ収集装置、更には消費電量を低減したデータ収集装置を提供することを目的とする。

上記目的を達成するために本発明は、アナログ量で計測された計測データをデジタル信号に変換して変換データを出力するＡ／Ｄ変換器と、前記変換データを格納するためのメモリと、前記Ａ／Ｄ変換器の制御、前記変換データの前記メモリへの格納処理、及び前記メモリに格納された前記変換データを読み出す読出処理を含む定型的な処理を行なう専用処理回路と、外部からの指令に応じて内部クロック周波数が元の状態に復帰して前記専用処理回路に前記格納処理及び前記読出処理を行なわせ、前記専用処理回路が前記読出処理を行っているときに前記専用処理回路によって読み出された変換データを受けて前記変換データを外部に転送する中央処理装置（ＣＰＵ）と、を含んで構成したものである。

本発明によれば、専用処理回路を設けてＣＰＵと機能を分担させているため、専用処理回路及びＣＰＵの各々を小型にすることができ、これによってデータ収集装置を小型かつ軽量にすることができる。

専用処理回路及びＣＰＵの各々を小型にすることができることから、これらのデバイスのレイアウトを自由に設定することができ、データ収集装置の形状の自由度を増すことができる。すなわち、データ収集装置の形状を縦長、横長、平板状、キューブ状など自由に設定することができるようになる。

測定対象に装着して測定対象と共に高速で運動する必要のあるデータ収集装置においては、装置全体をできるだけ小型かつ軽量に構成する必要があるので、本発明は、この種のデータ収集装置に好適である。

データ収集装置は、データ収集装置本体を小型かつ軽量にすること、またはデータ収集装置の消費電力を低減して電池を小型化することにより小型かつ軽量にすることができる。このいずれも解決するには、ＣＰＬＤ（Complex Programmable Logic Device）等のプログラム型回路素子で構成された専用処理回路とＣＰＵとを組合せてデータ収集装置を構成ればよい。なお、ＣＰＬＤとＣＰＵとを組み合わせて、各々補完しあって性能を向上させることは行なわれているものの、データ収集装置においては未だ実現されていない。

専用処理回路として、ＣＰＬＤ等のプログラム型回路素子を用いることにより、消費電力を大幅に低減することができる。また、動作速度が異なる定型的な処理毎に専用処理回路を設けることにより、各々最適な動作周波数を設定できるため、各回路の消費電力を最適化することができ、全体の低消費電力化を図ることができる。これにより、データ収集装置の電源となる電池を小型化することができ、その結果、データ収集装置全体の軽量化を行なうことができる。

さらに、専用処理回路は、ＣＰＵと比較して高速処理することができるため、データ収集装置の高速動作が可能になり、性能を向上することができる。

本発明のデータ収集装置では、機能を分担したことにより回路を構成するデバイスに小型のＣＰＬＤや小型のＣＰＵを使用することができるため、データ収集装置の大きさも小型にすることができる。また、１つのＣＰＵで構成する従来のデータ収集装置では、高速処理を必要とする変換データのメモリへの転送をＣＰＵが行なうため、ＣＰＵのシステムクロックを高く設定しなければならず、消費電力が大きくなるが、本発明では、高速処理は専用処理回路が受け持つため、専用処理回路が格納処理を行なっているとき、並びに変換データの外部への転送が終了したときは、ＣＰＵ内部クロック周波数（システムクロック周波数）を、専用処理回路に格納処理を行わせる指示を送信する場合、並びに変換データを外部に転送する場合の周波数より低減さることにより、消費電力を低減することができる。

以上説明したように本発明によれば、専用処理回路を設けて専用処理回路と中央処理回路とで機能を分担するようにしたので、データ収集装置を構成するデバイスに小型の専用処理回路や小型の中央処理装置を使用することができるため、データ収集装置を小型かつ軽量にすることができる、という効果が得られる。

また、中央処理装置の内部クロック周波数を、変換データを外部に転送する場合の周波数より低減させることにより、消費電力を低減することができる、という効果が得られる。

以下、図面を参照して本発明の実施の形態を詳細に説明する。図１に示すように、第１の実施の形態のデータ収集装置には、アナログ量で計測された計測信号をデジタル信号に変換し、変換データを出力するＡ／Ｄ変換器１０、及び Ａ／Ｄ変換器１０から出力された変換データを格納するためのメモリ１２が設けられている。

Ａ／Ｄ変換器１０は、データ収集装置の設計時点で決定される定型的な処理であるＡ／Ｄ変換器１０の制御、Ａ／Ｄ変換器１０で変換された変換データのメモリへの格納処理、及びメモリから前記変換データを読み出す読出処理を行なう専用処理回路１４に接続されている。専用処理回路１４は、プログラム型回路素子であるＣＰＬＤや処理能力が低い小型のＣＰＵで構成することができる。

また、専用処理回路１４は、メモリ１２に接続されると共に、中央処理装置（ＣＰＵ）１６に接続されている。ＣＰＵは、ホストコンピュータ１８からのデータ収集指示に応じて状態を判断し、専用処理回路に対してデータ収集指示を行い、収集されたデータをホストコンピュータ１８に転送する
次に、図２及び図３を参照して本実施の形態の専用処理回路及びＣＰＵにおける処理ルーチンを説明する。

図２に示すように、専用処理回路は、ＣＰＵから指示信号が入力されると、データ収集指示であるか、データ転送指示であるかを判断し、データ収集指示である場合は、ステップ１０２においてＡ／Ｄ変換器１０にＡ／Ｄ変換スタート信号を送信する。これにより、Ａ／Ｄ変換器において図示しないセンサによってアナログ量で計測された計測信号（計測データ）のＡ／Ｄ変換が予め定められたサンプリングレートで開始される。

Ａ／Ｄ変換器でデジタル信号に変換された変換データは、サンプリングレートに応じた時間毎に専用処理回路１４に入力されるので、ステップ１０４において変換データが入力されたか否かを判断し、変換データが入力された場合には、ステップ１０６において変換データをメモリ１２に格納する処理を行なう。次のステップ１０８では、ＣＰＵからのデータ収集指示に応じた計測データの収集が終了したか否かを判断し、データ収集が終了したと判断したときは、ステップ１１０においてデータ収集終了信号をＣＰＵに送信し、データ収集が終了していない場合には、ステップ１０４に戻ってデータ収集及び収集したデータのメモリへの格納を継続する。

一方、ステップ１００において、ＣＰＵからの指示がデータ転送指示であると判断された場合には、ステップ１１２においてメモリに格納された変換データを読み出し、ステップ１１４において読み出した変換データをＣＰＵに転送する。次のステップ１１６では、ＣＰＵからのデータ転送指示に応じた変換データの転送が終了したか否かを判断し、データ転送が終了した場合には、ステップ１１０においてＣＰＵにデータ転送が終了したことを示す終了信号を送信する。

次に、図３を参照して、ホストコンピュータからデータ収集指示信号の入力による割り込み処理により実行されるＣＰＵの処理ルーチンについて説明する。ホストコンピュータからのデータ収集指示がない場合は、内部クロック周波数（システムクロック周波数）が低減されてＣＰＵは休止状態にあるので、割り込み処理が実行されるとステップ１２０でＣＰＵの内部クロック周波数を元の状態に復帰する処理が実行され、次のステップ１２２において専用処理回路にデータ収集指示信号を送信し、ステップ１２４においてＣＰＵの内部クロック周波数を低減させて休止状態にする。これにより、専用処理回路において変換データをメモリに格納する格納処理が実行されている間は、ＣＰＵは内部クロック周波数が低減されて休止状態になっている。

次のステップ１２６では、専用処理回路１４からのデータ収集終了信号が受信されたか否かを判断し、データ収集終了信号が受信され場合には、ステップ１２８でＣＰＵの内部クロック周波数を元の状態に復帰し、ステップ１３０において専用処理回路にデータ読み出し指示信号を送信する。これにより、上記で説明したように専用処理回路はメモリに格納されている変換データを読み出してＣＰＵに転送する読出転送処理を開始する。

ステップ１３２では、専用処理回路から変換データが転送されたか否かを判断し、変換データが転送された場合には，ステップ１３４において専用処理回路から転送された変換データをＣＰＵからホストコンピュータに転送する処理を実行する。ステップ１３６では、ホストコンピュータへの変換データの転送処理が終了したか否かを判断し、データ転送処理が終了した場合には、ＣＰＵはステップ１３８で内部クロック周波数を低減する処理を実行して休止状態に入る。なお、データの転送が終了していない場合には、ステップ１３２に戻ってデータ転送処理を継続する。

本実施の形態では高速処理を必要とする変換データのメモリへの格納を専用処理回路が行なっているため、専用処理回路が変換データの格納処理を行なっている間、ＣＰＵは内部クロック周波数を低く設定できるため、消費電力を低減することができる。

図４は、本実施の形態の変形例を示すものであり、２個の専用処理回路１４、１４Ａを設けたものである。２個の専用処理回路を必要な機能毎に設け、定められた定形の処理を２つの専用処理回路で実行すると共に、２つの専用処理回路の制御とタイミング管理、インターフェース制御、パラメータ管理等１回のデータ収集後毎に変更を必要とする処理をＣＰＵ１６で実行させる。また、専用処理回路１４は、図１のデータ収集装置と同様にメモリに変換データを格納する格納処理及び読出処理等を行い、追加した専用処理回路１４Ａは、２つの専用処理回路で分散処理するときのトリガの判断を行なうようにする。

次に、本発明の第２の実施の形態を図５を参照して説明する。本実施の形態のデータ収集装置は、第１の実施の形態のデータ収集装置の専用処理回路をＣＰＬＤで構成すると共に、複数のセンサを用いて計測データを収集するようにしたものである。図５に示すように、複数のセンサの各々は、アンプ１１₁、１１₂及びＡ／Ｄ変換器１０₁、１０₂の各々を介してＣＰＬＤ２０に接続されている。その他の構成及び処理ルーチン等は、第１の実施の形態のデータ収集装置と同様の構成であるので説明を省略する。

第２の実施の形態のＣＰＬＤは約８ｍｍ角の大きさ、ＣＰＵは約４ｍｍ角の大きさ、メモリは約１０ｍｍ角の大きさとすることができる。本実施の形態の各回路素子は、図６（ｂ）に示す中央に孔２２Ａが穿設された約１３ｍｍ×２２ｍｍの大きさの回路基板２２上に配置することができる。本実施の形態のＣＰＵは、図６（ｂ）に示すように、回路基板２２の孔２２Ａと横方向縁部との間の領域に配置され、ＣＰＬＤ２０とメモリ１２とはこのＣＰＵを挟んだ位置に配置されている。また、アンプ１１₁、１１₂及びＡ／Ｄ変換器１０₁、１０₂の各々は、メモリ１２に略接触する位置を先頭にしてＣＰＬＤの上辺に沿って略直線状に配列されている。

なお、２４は、電源電圧を供給するレギュレータ、２６は、アンプに接続された信号線であり、２８は、図示しない電池に接続される端子である。

従来ではデータ収集装置の機能を１つのＣＰＵでまかなっていたので、図６（ａ）に示すように、約２２ｍｍ角の基板に約１６ｍｍ角の大きさのＣＰＵ搭載していたが、本実施の形態では、（ｂ）に示すように、約１３ｍｍ×２２ｍｍの大きさの回路基板２２上に配置することができる。

本実施の形態のデータ収集装置と従来のデータ収集装置との消費電流を比較するために、最大サンプリングレートで動作させた。従来型のデータ収集装置であるデータロガーは約２０ｍＡの電流を消費したのに対し、第２の実施の形態のデータ収集装置では、データ収集中はＣＰＵの内部クロック周波数を変換データ転送中の２０ＭＨｚの値から数１０ｋＨｚ程度まで約１／１０００程度に低減することができるので、消費電流を約５ｍＡに低減することができた。

図７は、ＣＰＬＤを機能別に複数設けた第２の実施の形態の変形例を示すものであり、この変形例では、アンプ１１₁、１１₂の各々から出力された計測信号のデジタルフィルタリングを行なうＣＰＬＤ２０Ａと、第２の実施の形態と同様にＡ／Ｄ変換器１０₁、１０₂の各々でＡ／Ｄ変換された変換データの格納処理及び読出転送処理等を行なうＣＰＬＤ２０Ｂとが設けられている。複数のＣＰＬＤ２０Ａ，２０ＢはＣＰＵ１６に接続されており、ＣＰＵ１６によって統括して制御される。

このように機能の異なる処理を別々のＣＰＬＤで実行することで、ＣＰＬＤの動作周波数を個別に設定することができる。さらに、ＣＰＵの内部クロック周波数を必要に応じて可変することができるので、各ＣＰＬＤ、及びＣＰＵのクロック周波数を最適化することができ、その結果、低消費電力化することができる。

上記で説明した各実施の形態によれば、データ収集装置の処理回路全体をＣＰＵ１個またはＣＰＬＤ１個で構成する場合に比較して、デバイスのサイズを１／２〜１／４程度に小さくすることができるので、結果としてデータ収集装置全体のサイズを小さくすることができ、質量も軽くすることができる。また、ＣＰＬＤ等のプログラム型回路素子（ロジックデバイス）は、ＣＰＵよりも低消費電力であるので、データ収集装置全体の消費電力を低減することができる。

また、ＣＰＬＤとＣＰＵとを組み合わせる場合、ＣＰＬＤがカウンタ等の機能を受持ち、ＣＰＵがＣＬＰＤからの出力を受け取って外部に出力したり、表示装置に表示する回路構成とすることが考えられる。しかしながら、最も高速な動作が要求されるデータ収集中に、ＣＰＵがデータを外部や表示装置に転送する動作を常時実行しなければならないので、ＣＰＵのクロックを低下させることができない。

一方、本実施の形態によれば、最も高速な動作が要求されるデータ収集中に、ＣＰＬＤはＡ／Ｄ変換器出力をメモリに格納する動作を周期的に繰返し、ＣＰＬＤからのデータはＣＰＵに入力されることがないため、消費電力が大きいＣＰＵはクロックを低下させて略休止状態にすることができるので、データ収集装置全体として消費電力を低減することができる。

１つのＣＰＵで構成する従来のデータ収集装置では、高速処理を必要とする変換データのメモリへの転送をＣＰＵで行なっているため、ＣＰＵの内部クロック周波数を高く設定する必要があり、諸費電力が大きくなっていたが、本実施の形態では、高速処理は専用処理回路で行なっているため、ＣＰＵは内部クロック周波数を低減させて消費電力を低減させることができる。

第１の実施の形態のデータ収集装置を示すブロック図である。 第１の実施の形態の専用処理回路における処理ルーチンを示す流れ図である。 第１の実施の形態のＣＰＵにおける処理ルーチンを示す流れ図である。 第１の実施の形態の変形例を示すブロック図である。 第２の実施の形態のデータ収集装置を示すブロック図である。 （ａ）は従来のＣＰＵの平面図、（ｂ）は第２の実施の形態の各回路を基板に配置した状態を示す平面図である。 第２の実施の形態の変形例を示すブロック図である。

符号の説明

１０ Ａ／Ｄ変換器
１２ メモリ
１４ 専用処理回路
１６ ＣＰＵ
１８ ホストコンピュータ

Claims (3)

1. アナログ量で計測された計測データをデジタル信号に変換して変換データを出力するＡ／Ｄ変換器と、
   前記変換データを格納するためのメモリと、
   前記Ａ／Ｄ変換器の制御、前記変換データの前記メモリへの格納処理、及び前記メモリに格納された前記変換データを読み出す読出処理を含む定型的な処理を行なう専用処理回路と、
   外部からの指令に応じて前記専用処理回路に前記格納処理及び前記読出処理を行なわせ、前記専用処理回路が前記読出処理を行っているときに前記専用処理回路によって読み出された変換データを受けて前記変換データを外部に転送する中央処理装置と、を含み、
   前記専用処理回路が前記格納処理を行なっているとき、並びに前記変換データの外部への転送が終了したときは、前記中央処理装置の内部クロック周波数を、前記専用処理回路に前記格納処理を行わせる指示を送信する場合、並びに変換データを外部に転送する場合の周波数より低減させた
   ことを特徴とするデータ収集装置。
2. 前記専用処理回路と異なる定型的な処理を行なう他の専用処理回路を更に設けた請求項１記載のデータ収集装置。
3. 前記専用処理回路を、プログラム型回路素子で構成した請求項１又は２記載のデータ収集装置。

Images