JP4857611B2 - 電流駆動回路、発光素子駆動装置、および携帯装置 - Google Patents
電流駆動回路、発光素子駆動装置、および携帯装置 Download PDFInfo
- Publication number
- JP4857611B2 JP4857611B2 JP2005163268A JP2005163268A JP4857611B2 JP 4857611 B2 JP4857611 B2 JP 4857611B2 JP 2005163268 A JP2005163268 A JP 2005163268A JP 2005163268 A JP2005163268 A JP 2005163268A JP 4857611 B2 JP4857611 B2 JP 4857611B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- switching
- light emitting
- mirror
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Led Devices (AREA)
Description
本発明は、基準電流をモニタする電流出力型のドライバ回路に基準電流を供給する電流駆動回路、この電流駆動回路を備えた発光素子駆動装置、およびそれを用いた携帯装置に関するものである。
携帯電話機等の携帯装置には、たとえば液晶表示デバイス（ＬＣＤ）からなる画像表示装置のバックライトとしての発光、あるいは着信表示等を行うために、発光色の異なる複数の発光素子としての発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：以下、ＬＥＤと表記する）が設けられている。
現在の携帯装置においては、赤色（Ｒ）ＬＥＤ、緑色（Ｇ）ＬＥＤ、青色（Ｂ）ＬＥＤ，並びに白色（Ｗ）ＬＥＤが設けられているのが一般的である。
現在の携帯装置においては、赤色（Ｒ）ＬＥＤ、緑色（Ｇ）ＬＥＤ、青色（Ｂ）ＬＥＤ，並びに白色（Ｗ）ＬＥＤが設けられているのが一般的である。
近年においては、これらＬＥＤを点灯、あるいは階調制御によって時間的に輝度を変調させる機能を備えている携帯装置が実用に供されている。
ＬＥＤの点灯輝度を調整する方法の一つとして、図１に示すようなPWM制御で点灯の明・暗ならびにスロープ機能を実現する方法がある（ＰＷＭ制御については特許文献1参照））。
スロープ機能とは、ＬＥＤの点灯を時間に対して徐々に明るく、あるいは徐々に暗くする機能である。
ＬＥＤの点灯輝度を調整する方法の一つとして、図１に示すようなPWM制御で点灯の明・暗ならびにスロープ機能を実現する方法がある（ＰＷＭ制御については特許文献1参照））。
スロープ機能とは、ＬＥＤの点灯を時間に対して徐々に明るく、あるいは徐々に暗くする機能である。
図１に示すような階調表示の方式では、ＬＥＤの点灯と消灯とが交互に繰返され、しかもその繰返しの割合は表示の単位周期内で１回ずつであり、階調に応じて相対的な割合が時間的に変化する。
この方式において、ＬＥＤドライバからの出力電流はPWM（離散的）であり、常にオン（ON）とオフ（OFF）を繰り返している。
ＬＥＤドライバＩＣ内で低消費電力を目指し、ＬＥＤのアノード−カソード間電圧をモニタして電源電圧に帰還する場合、ＬＥＤのアノード−カソード間電圧が離散的に変動してはならない。
特開平２−１８１２号公報
この方式において、ＬＥＤドライバからの出力電流はPWM（離散的）であり、常にオン（ON）とオフ（OFF）を繰り返している。
ＬＥＤドライバＩＣ内で低消費電力を目指し、ＬＥＤのアノード−カソード間電圧をモニタして電源電圧に帰還する場合、ＬＥＤのアノード−カソード間電圧が離散的に変動してはならない。
ところが、パルスのON/OFFによって制御する方法では第１にパルスのON／OFF自体がノイズ源になる。これは階調制御の精度を低下させる要因である。
第２に、パルスのON/OFFに応じてLEDカソード端の電位が時間的に大きく変動する。たとえばLEDのカソード電圧をモニタしてフィードバックをかけるような回路構成においてカソード端子はDC（安定した電位）になることが必要になる。
第２に、パルスのON/OFFに応じてLEDカソード端の電位が時間的に大きく変動する。たとえばLEDのカソード電圧をモニタしてフィードバックをかけるような回路構成においてカソード端子はDC（安定した電位）になることが必要になる。
本発明の目的は、よりノイズの少ないスロープ機能を実現可能な電流駆動回路、この電流駆動回路を備えた発光素子駆動装置、およびそれを用いた携帯装置を提供することにある。
本発明の第１の観点は、駆動対象を駆動する時間に対して徐々に強くまたは徐々に弱くするスロープ機能を有する電流駆動回路であって、（２ ｎ −１）個のスイッチング素子を含むスイッチング部を有し、基準電流源の基準電流に対して所定の比率をもって所定階調分だけ設定された電流値であって、所定のデジタル信号に応じて上記スイッチング部の上記（２ ｎ −１）個のスイッチング素子のスイッチング処理により選択された電流値を加算して基準電流出力を得る電流出力型デジタル／アナログコンバータと、上記デジタル／アナログコンバータの出力する基準電流値の時間変化に含まれるスロープ時間を設定して、当該スロープ時間に基づいて上記デジタル／アナログコンバータの上記スイッチング部の上記（２ ｎ −１）個のスイッチング素子をスイッチングするための上記デジタル信号を生成するコントローラと、上記デジタル／アナログコンバータの出力基準電流に基づいた電流を上記駆動対象に供給するドライバと、を有し、上記コントローラは、所定周波数のクロックに基づいて、２ビット以上に同時に切り替わるタイミングが存在しないｎビットのグレイコードを生成し、生成したグレイコードを当該グレイコードの値の増加に伴って論理１を出力するビットが１ビットずつ単調増加していく（２ ｎ −１）ビットの温度計コードに変換し、当該温度計コードを上記デジタル信号として上記デジタル／アナログコンバータに出力し、上記デジタル／アナログコンバータは、上記基準電流源と、スロープ中では電流値が時間的に増加あるいは減少する基準電流を上記ドライバに出力する基準電流出力ノードと、ゲートおよびドレインが上記基準電流源に接続され、ソースが電源側に接続される基準素子としての基準トランジスタと、上記基準トランジスタのゲートおよびドレインに接続された接続ラインと、ゲートが上記接続ラインに接続され、ドレインが上記基準電流出力ノードに接続され、ソースが電源側に接続されるカレントミラー素子としての（２ ｎ −１）個のミラートランジスタと、を含み、（２ ｎ −１）個のスイッチング素子は、上記（２ ｎ −１）個のミラートランジスタの各々に対応して配置され、上記（２ ｎ −１）個のミラートランジスタは、上記対応して配置された上記スイッチング素子のオン、オフでミラー電流の出力および非出力状態が制御される。
本発明の第２の観点は、駆動対象である発光素子を駆動する時間に対して徐々に明るくまたは徐々に暗くするスロープ機能を有する発光素子駆動装置であって、（２ ｎ −１）個のスイッチング素子を含むスイッチング部を有し、基準電流源の基準電流に対して所定の比率をもって所定階調分だけ設定された電流値であって、所定のデジタル信号に応じて上記スイッチング部の上記（２ ｎ −１）個のスイッチング素子のスイッチング処理により選択された電流値を加算して基準電流出力を得る電流出力型デジタル／アナログコンバータと、上記デジタル／アナログコンバータの出力する基準電流値の時間変化に含まれるスロープ時間を設定して、当該スロープ時間に基づいて上記デジタル／アナログコンバータの上記スイッチング部の上記（２ ｎ −１）個のスイッチング素子をスイッチングするための上記デジタル信号を生成するコントローラと、上記デジタル／アナログコンバータの出力基準電流に基づいた電流を上記発光素子に供給するドライバと、を有し、上記コントローラは、所定周波数のクロックに基づいて、２ビット以上に同時に切り替わるタイミングが存在しないｎビットのグレイコードを生成し、生成したグレイコードを当該グレイコードの値の増加に伴って論理１を出力するビットが１ビットずつ単調増加していく（２ ｎ −１）ビットの温度計コードに変換し、当該温度計コードを上記デジタル信号として上記デジタル／アナログコンバータに出力し、上記デジタル／アナログコンバータは、上記基準電流源と、スロープ中では電流値が時間的に増加あるいは減少する基準電流を上記ドライバに出力する基準電流出力ノードと、ゲートおよびドレインが上記基準電流源に接続され、ソースが電源側に接続される基準素子としての基準トランジスタと、上記基準トランジスタのゲートおよびドレインに接続された接続ラインと、ゲートが上記接続ラインに接続され、ドレインが上記基準電流出力ノードに接続され、ソースが電源側に接続されるカレントミラー素子としての（２ ｎ −１）個のミラートランジスタと、を含み、（２ ｎ −１）個のスイッチング素子は、上記（２ ｎ −１）個のミラートランジスタの各々に対応して配置され、上記（２ ｎ −１）個のミラートランジスタは、上記対応して配置された上記スイッチング素子のオン、オフでミラー電流の出力および非出力状態が制御される。
好適には、（２ ｎ −１）個のスイッチング素子の各々は、対応する上記ミラートランジスタのソースと電源との間に接続されている。
好適には、上記基準トランジスタのソースと電源との間にオン状態にある基準側スイッチング素子が接続されている。
好適には、上記基準トランジスタ側とミラートランジスタ側のミラー比がｍ：１に設定され、上記各スイッチング素子はスイッチングトランジスタにより形成され、基準側スイッチングトランジスタと（２ｎ−１）個ミラー側スイッチングトランジスタは、チャネル長が同一であり、上記基準側スイッチングトランジスタのチャネル幅が上記ミラー側スイッチングトランジスタのチャネル幅のｍ倍に設定されている。
好適には、（２ ｎ −１）個のスイッチング素子の各々は、対応する上記ミラートランジスタのゲートと電源との間に接続された第１のスイッチング素子と、対応する上記ミラートランジスタのゲートと上記接続ラインとの間に接続された第２のスイッチング素子と、を含み、上記第１のスイッチング素子と上記第２のスイッチング素子は、上記デジタル信号により相補的にオン、オフされる。
好適には、上記発光素子に駆動電圧を供給する電源回路を有し、上記電源回路は、上記ドライバの電流出力端の端子レベルをモニタして、上記発光素子への駆動電圧を設定する。
好適には、上記ドライバは、上記電流出力型デジタル／アナログコンバータによる基準電流を定数倍して上記駆動対象に供給する。
本発明の第３の観点は、発光に必要な駆動電圧が異なる複数の発光素子が並列に接続され、当該複数の発光素子のうちの一または複数の発光素子を駆動する発光素子駆動装置であって、上記複数の発光素子の対応する発光素子に接続され、設定値に基づいた輝度をもって対応する発光素子を駆動する複数の電流駆動回路と、上記複数の駆動回路の各駆動状態に基づいて、発光駆動されている一または複数の発光素子のうち最大の駆動電圧値を判別し、少なくとも判別した値の駆動電圧を上記複数の発光素子に供給する電源回路と、を有し、上記各電流駆動回路は、駆動対象である発光素子を駆動する時間に対して徐々に明るくまたは徐々に暗くするスロープ機能を有し、（２ ｎ −１）個のスイッチング素子を含むスイッチング部を有し、基準電流源の基準電流に対して所定の比率をもって所定階調分だけ設定された電流値であって、所定のデジタル信号に応じて上記スイッチング部の上記（２ ｎ −１）個のスイッチング素子のスイッチング処理により選択された電流値を加算して基準電流出力を得る電流出力型デジタル／アナログコンバータと、上記デジタル／アナログコンバータの出力する基準電流値の時間変化に含まれるスロープ時間を設定して、当該スロープ時間に基づいて上記デジタル／アナログコンバータの上記スイッチング部の上記（２ ｎ −１）個のスイッチング素子をスイッチングするための上記デジタル信号を生成するコントローラと、上記デジタル／アナログコンバータの出力基準電流に基づいた電流を上記発光素子に供給するドライバと、を含み、上記コントローラは、所定周波数のクロックに基づいて、２ビット以上に同時に切り替わるタイミングが存在しないｎビットのグレイコードを生成し、生成したグレイコードを当該グレイコードの値の増加に伴って論理１を出力するビットが１ビットずつ単調増加していく（２ ｎ −１）ビットの温度計コードに変換し、当該温度計コードを上記デジタル信号として上記デジタル／アナログコンバータに出力し、上記デジタル／アナログコンバータは、上記基準電流源と、スロープ中では電流値が時間的に増加あるいは減少する基準電流を上記ドライバに出力する基準電流出力ノードと、ゲートおよびドレインが上記基準電流源に接続され、ソースが電源側に接続される基準素子としての基準トランジスタと、上記基準トランジスタのゲートおよびドレインに接続された接続ラインと、ゲートが上記接続ラインに接続され、ドレインが上記基準電流出力ノードに接続され、ソースが電源側に接続されるカレントミラー素子としての（２ ｎ −１）個のミラートランジスタと、を含み、（２ ｎ −１）個のスイッチング素子は、上記（２ ｎ −１）個のミラートランジスタの各々に対応して配置され、上記（２ ｎ −１）個のミラートランジスタは、上記対応して配置された上記スイッチング素子のオン、オフでミラー電流の出力および非出力状態が制御される。
本発明の第４の観点は、電源電圧源として電池を有する携帯装置であって、発光に必要な駆動電圧が異なる複数の発光素子と、上記発光素子により照明される少なくとも一つの被照明部と、上記複数の発光素子が並列に接続され、当該複数の発光素子のうちの一または複数の発光素子を駆動する発光素子駆動装置と、を有し、上記発光素子駆動装置は、上記複数の発光素子の対応する発光素子に接続され、設定値に基づいた輝度をもって対応する発光素子を駆動する複数の電流駆動回路と、上記複数の駆動回路の各駆動状態に基づいて、発光駆動されている一または複数の発光素子のうち最大の駆動電圧値を判別し、少なくとも判別した値の駆動電圧を上記複数の発光素子に供給する電源回路と、を有し、上記各電流駆動回路は、駆動対象である発光素子を駆動する時間に対して徐々に明るくまたは徐々に暗くするスロープ機能を有し、（２ ｎ −１）個のスイッチング素子を含むスイッチング部を有し、基準電流源の基準電流に対して所定の比率をもって所定階調分だけ設定された電流値であって、所定のデジタル信号に応じて上記スイッチング部の上記（２ ｎ −１）個のスイッチング素子のスイッチング処理により選択された電流値を加算して基準電流出力を得る電流出力型デジタル／アナログコンバータと、上記デジタル／アナログコンバータの出力する基準電流値の時間変化に含まれるスロープ時間を設定して、当該スロープ時間に基づいて上記デジタル／アナログコンバータの上記スイッチング部の上記（２ ｎ −１）個のスイッチング素子をスイッチングするための上記デジタル信号を生成するコントローラと、上記デジタル／アナログコンバータの出力基準電流に基づいた電流を上記発光素子に供給するドライバと、を含み、上記コントローラは、所定周波数のクロックに基づいて、２ビット以上に同時に切り替わるタイミングが存在しないｎビットのグレイコードを生成し、生成したグレイコードを当該グレイコードの値の増加に伴って論理１を出力するビットが１ビットずつ単調増加していく（２ ｎ −１）ビットの温度計コードに変換し、当該温度計コードを上記デジタル信号として上記デジタル／アナログコンバータに出力し、上記デジタル／アナログコンバータは、上記基準電流源と、スロープ中では電流値が時間的に増加あるいは減少する基準電流を上記ドライバに出力する基準電流出力ノードと、ゲートおよびドレインが上記基準電流源に接続され、ソースが電源側に接続される基準素子としての基準トランジスタと、上記基準トランジスタのゲートおよびドレインに接続された接続ラインと、ゲートが上記接続ラインに接続され、ドレインが上記基準電流出力ノードに接続され、ソースが電源側に接続されるカレントミラー素子としての（２ ｎ −１）個のミラートランジスタと、を含み、（２ ｎ −１）個のスイッチング素子は、上記（２ ｎ −１）個のミラートランジスタの各々に対応して配置され、上記（２ ｎ −１）個のミラートランジスタは、上記対応して配置された上記スイッチング素子のオン、オフでミラー電流の出力および非出力状態が制御される。
本発明によれば、出力電流値の精度は電流DACの精度のみで決定し、スイッチングのノイズやカレントミラー比などの問題を克服することで、DACの精度を上げることが可能となり、結果的にはドライバ段からの出力ノイズが抑制される。
また、ドライバ段の基準電流値をDACにより制御することで、ドライバの設定値によらず2n階調の発光素子点灯を実現できる。
また、ドライバ段の基準電流値をDACにより制御することで、ドライバの設定値によらず2n階調の発光素子点灯を実現できる。
以下、本発明の実施形態を図面に関連付けて説明する。
図２は、本実施形態に係る電流駆動回路を備えた発光素子駆動装置の構成例を示すブロック図である。図３は、図２におけるスロープ機能を実現する電流駆動回路を示すブロック図である。図４は、本実施形態に係るＤＡＣのスロープ期間を含んだ出力電流値の時間変化を示す図である。
本実施形態の発光素子駆動装置１０は、ＤＡＣによる電流制御を行いながらも、よりノイズの少ない多階調、たとえば６４階調でのスロープ機能を実現可能に構成されている。
発光素子駆動装置１０は、図２に示すように、発振器１１、カウンタ１２、スロープコントローラ（Ｓｌｏｐｅ ＣＴＲＬ）１３、レベルシフト回路（ＬＳＦＴ）１４、スイッチング部分を含むスロープ機能付き電流出力デジタル／アナログコンバータ（以下、スロープＤＡＣという）１５、およびドライバ１６を有している。また、図３の１７は基準電流源を示している。
発光素子駆動装置１０は、図２に示すように、発振器１１、カウンタ１２、スロープコントローラ（Ｓｌｏｐｅ ＣＴＲＬ）１３、レベルシフト回路（ＬＳＦＴ）１４、スイッチング部分を含むスロープ機能付き電流出力デジタル／アナログコンバータ（以下、スロープＤＡＣという）１５、およびドライバ１６を有している。また、図３の１７は基準電流源を示している。
発振器１１は、周波数ｆr［Ｈｚ］の基準クロックＣＬＫをカウンタ１２に供給する。
カウンタ１２は、発振器１１による基準クロックＣＬＫをカウントとして、換言すれば分周した分周クロックをスロープコントローラ１３に供給する。
スロープコントローラ１３は、図示しない制御系からスロープモード突入信号ＳＴＲＡＴおよびスロープ時間設定信号ＳＬＰＴＭを受けて、カウンタ１２の出力に基づいてスロープＤＡＣ１５の出力する基準電流値の時間変化に含まれる、たとえば図４に示すような、スロープ時間（図４中のTrあるいはTf）を設定してレベルシフト回路１４に出力する。
スロープコントローラ１３は、カウンタ１２の出力信号を受けて、スロープＤＡＣ１５のスイッチング部分をスイッチングするためのデータをグレイコードとして生成して、たとえば６ビットにデコードしてレベルシフト回路１４に出力する。
スロープコントローラ１３は、カウンタ１２の出力信号を受けて、スロープＤＡＣ１５のスイッチング部分をスイッチングするためのデータをグレイコードとして生成して、たとえば６ビットにデコードしてレベルシフト回路１４に出力する。
レベルシフト回路１４は、たとえば３Ｖ系のスロープコントローラ１３の出力信号（データ）を４．５Ｖ系にレベルシフトさせてスロープＤＡＣ１５に供給する。
スロープＤＡＣ１５は、図３に示すように、基準電流Ｉrefを2n-1個の基準素子でカレントミラー処理する構造となっている。各ミラー電流I1＋I2＋…＋I(2n-1)の値が、スロープＤＡＣ１５の出力値となり、このスロープＤＡＣ１５の出力電流はドライバ１６の基準電流として入力される。
ドライバ１６は、スロープＤＡＣ１５により基準電流Ｉoutrefをモニタし、その基準電流Ｉoutrefをある定数Ｃ倍にして駆動対象であるＬＥＤ２０を駆動する。
以下、上記構成による基本的な動作、バイナリコードの代わりにグレイコードを用いる理由、並びに、スロープＤＡＣ１５およびドライバ１６の具体的な構成および機能について順を追って説明する。
本実施形態においては、スロープＤＡＣ１５のスロープ時間（図４中のTrあるいはTf）はスロープコントローラ１３によって設定される。
スロープ時間決定用にカウンタ１２回路が必要である。カウンタ１２から出力されるCLK周波数ｆ [Hz]によってスロープ時間が決定され、たとえば６４階調（６Bit）制御では立ち上がりのスロープ時間Trおよび立ち下りのスロープ時間Tfは、６４／ｆ［秒（ｓ）］となる。
スロープコントローラ１３においては、カウンタ１２からの出力信号がグレイコードに変換された後、６ビット（6Bit）にデコードされ、レベルシフト回路１４を介してスロープＤＡＣ１５のスイッチング部分に入力される。
このように、6Bitにデコードする際にあらかじめグレイコードに変換しておくことが本実施形態の特徴的な要素の１つである。
スロープ時間決定用にカウンタ１２回路が必要である。カウンタ１２から出力されるCLK周波数ｆ [Hz]によってスロープ時間が決定され、たとえば６４階調（６Bit）制御では立ち上がりのスロープ時間Trおよび立ち下りのスロープ時間Tfは、６４／ｆ［秒（ｓ）］となる。
スロープコントローラ１３においては、カウンタ１２からの出力信号がグレイコードに変換された後、６ビット（6Bit）にデコードされ、レベルシフト回路１４を介してスロープＤＡＣ１５のスイッチング部分に入力される。
このように、6Bitにデコードする際にあらかじめグレイコードに変換しておくことが本実施形態の特徴的な要素の１つである。
スロープＤＡＣ１５内においては、基準電流Ｉrefを2n-1個の基準素子でカレントミラー処理され、各ミラー電流I1＋I2＋…＋I(2n-1)の値ＩoutrefがスロープＤＡＣ１５の出力値となり、これはドライバ１６の基準電流として入力される。
つまり、スロープ中はドライバ１６に供給される基準電流値を時間的に増加（上りスロープ中）あるいは減少（下りスロープ中）させており、これは本実施形態の特徴的な要素の１つである。
つまり、スロープ中はドライバ１６に供給される基準電流値を時間的に増加（上りスロープ中）あるいは減少（下りスロープ中）させており、これは本実施形態の特徴的な要素の１つである。
ドライバ１６においては、スロープＤＡＣ１５から供給する基準電流をある定数C倍にして出力しLED２０を駆動する。
つまり、スロープ中ドライバ１６のミラー比一定のとき、スロープＤＡＣ１５の出力電流をIoutref、ドライバ段の出力電流をIoutとすると、次式が成り立つ。
つまり、スロープ中ドライバ１６のミラー比一定のとき、スロープＤＡＣ１５の出力電流をIoutref、ドライバ段の出力電流をIoutとすると、次式が成り立つ。
（数１）
Iout(t)＝Ｃ×Ioutref(t) （１）
Iout(t)＝Ｃ×Ioutref(t) （１）
したがって、同じIoutref(t)の関数であっても、図５に示すように、ドライバ段でミラー比Ｃの設定を変更（図５においてはＣ１，Ｃ２，Ｃ３）することで、スロープ時間は同じで最終到達電流値（つまりはＬＥＤの輝度）が異なるスロープ点灯を可能にする。
一方で、アナログ的に電流値を制御するので、たとえばＤＡＣ部分で参照電流側の信号に混在するヒゲなどのノイズは出力電流にそのままノイズとなるおそれがある。
次に、本実施形態で、電流ＤＡＣ方式においてバイナリコードの代わりにグレイコードを用いる理由について説明する。
一般的に、電流ＤＡＣ方式において、図６（Ａ）〜（Ｃ）に示すような２進バイナリコードを用いてスイッチを切り替えてアナログ電流値を得る方法がある。
図６は例として２ビット（2bit）信号（01）から（10）に切り替わったとき場合を示している。
図６（Ｃ）に示すように、ビットの切り替わりに時間的なずれが生じるとグリッジと呼ばれるようなノイズが発生する。また、ＤＡＣに重み付けを行っていることにより、高ビットでのズレが大きくなる可能性がある。つまり、ＤＡＣ出力が線形でなくなる。
図６は例として２ビット（2bit）信号（01）から（10）に切り替わったとき場合を示している。
図６（Ｃ）に示すように、ビットの切り替わりに時間的なずれが生じるとグリッジと呼ばれるようなノイズが発生する。また、ＤＡＣに重み付けを行っていることにより、高ビットでのズレが大きくなる可能性がある。つまり、ＤＡＣ出力が線形でなくなる。
この問題を解決する一つの方法として、温度計（サーモメーター）コードを用いることが可能である。
図７は、バイナリコードと温度計コードの対応関係を示す図である。図８はバイナリコードを温度計コードに変換した場合のＤＡＣの構成例を示す図である。図９（Ａ）〜（Ｇ）はバイナリコードにおけるビット切り替わりの様子を示す図である。
また、図１０はグレイコードと温度計コードの対応関係を示す図である。図１１（Ａ）〜（Ｇ）はグレイコードにおけるビット切り替わりの様子を示す図である。
また、図１０はグレイコードと温度計コードの対応関係を示す図である。図１１（Ａ）〜（Ｇ）はグレイコードにおけるビット切り替わりの様子を示す図である。
温度計コードは、図７に示すように、バイナリコードの値の増加に伴って“１”を出力するビットが１ビットずつ単調増加していく。これにより、図８に示すように、nビットの2進バイナリ信号は2n-1の温度計コードにデコードして同じく2n-1個のスイッチを1つずつONさせていく。なお、図８において、１はＤＡＣを、２は温度計コード変換回路をそれぞれ示している。
しかしこの際、もう１つのノイズ源が存在する。それはバイナリコードをデコードする際に発生するおそれのあるヒゲである。
図９（Ａ）〜（Ｇ）に示すように、バイナリコードではビット信号が同時に切り替わるタイミングが存在する。これらの信号同士を論理ゲートに入力した場合、たとえば図９（Ｇ）に示すようなヒゲが発生する原因となる。このように、温度計コードにデコードされた信号に存在するノイズはDACのグリッジノイズ発生の原因となる。
しかしこの際、もう１つのノイズ源が存在する。それはバイナリコードをデコードする際に発生するおそれのあるヒゲである。
図９（Ａ）〜（Ｇ）に示すように、バイナリコードではビット信号が同時に切り替わるタイミングが存在する。これらの信号同士を論理ゲートに入力した場合、たとえば図９（Ｇ）に示すようなヒゲが発生する原因となる。このように、温度計コードにデコードされた信号に存在するノイズはDACのグリッジノイズ発生の原因となる。
そこで、ＤＡＣ精度への影響を解消するために、デコードする前の信号にバイナリコードを用いず、代わりにグレイコードを用いる。
図１１および図１０に示すように、グレイコードはバイナリコードと異なり２ビット以上が同時に切り替わるタイミングが存在しない。それゆえビット切り替わり時のヒゲを削減することができる。デコードした後の信号は、図１０に示すように、同じく温度計コードを用いる。
図１１および図１０に示すように、グレイコードはバイナリコードと異なり２ビット以上が同時に切り替わるタイミングが存在しない。それゆえビット切り替わり時のヒゲを削減することができる。デコードした後の信号は、図１０に示すように、同じく温度計コードを用いる。
以上のように、本実施形態においては、DACの重み付けを行わず温度計コードによって基本単位を単純加算することで出力の精度を上げ、線形性を保つことができる。
また同時に２進バイナリコードではなく、２進グレイコードをデコードする（温度計コードに変換する）ことでよりDACのノイズを劇的に低減させる。
また同時に２進バイナリコードではなく、２進グレイコードをデコードする（温度計コードに変換する）ことでよりDACのノイズを劇的に低減させる。
本実施形態においては、スロープＤＡＣ１５からの出力電流Ioutrefは後段ドライバ１６の基準電流として供給される。本実施形態の回路構成では、ドライバの基準電流を可変にし、ドライバ段である一定のミラー比倍することでLEDを駆動する電流値を変化させて輝度変調を可能にしている。つまり、図５に示すように、ドライバ段のミラー比によりスロープの最終到達輝度が可変である。
また、他のＬＥＤの輝度変調の手段として用いられるPWM制御方式（図１）と比較して、本実施形態で採用する電流加算のＤＡＣ方式ではスロープ中においても常に連続的なＤＣ信号としてドライバ電流を出力している点が大きな違いである。このことは出力をフィードバックするような構成において不可欠な要素である。この出力をフィードバックするような構成については、後で詳述する。
また、他のＬＥＤの輝度変調の手段として用いられるPWM制御方式（図１）と比較して、本実施形態で採用する電流加算のＤＡＣ方式ではスロープ中においても常に連続的なＤＣ信号としてドライバ電流を出力している点が大きな違いである。このことは出力をフィードバックするような構成において不可欠な要素である。この出力をフィードバックするような構成については、後で詳述する。
次に、スロープＤＡＣ１５およびドライバ１６の具体的な構成および機能について説明する。
＜スロープＤＡＣの第１構成例＞
図１２は、本実施形態に係るスロープＤＡＣの第１の構成例を示す回路図である。
図１２は、本実施形態に係るスロープＤＡＣの第１の構成例を示す回路図である。
図１２のスロープＤＡＣ１５Ａは、ｐチャネルＭＯＳ（ＰＭＯＳ）トランジスタＰＴ０〜ＰＴ６３、スイッチＳＷ１−１〜ＳＷ１−６３、スイッチＳＷ２−１〜ＳＷ２−６３、およびインバータＩＮＶ１〜ＩＮＶ６３を有している。
また、ドライバ１６は、ｎチャネルＭＯＳ（ＮＭＯＳ）トランジスタＮＴ０〜ＮＴｘ（ｘは正の整数）を有している。
また、ドライバ１６は、ｎチャネルＭＯＳ（ＮＭＯＳ）トランジスタＮＴ０〜ＮＴｘ（ｘは正の整数）を有している。
スロープＤＡＣ１５Ａにおいて、基準素子としてのＰＭＯＳトランジスタＰＴ０のドレインおよびゲートが基準電流源１７に共通に接続され、ソースが電源電圧ＶＣＣの供給ライン１８に接続されている。また、カレントミラー素子としてのＰＭＯＳトランジスタＰＴ１〜ＰＴ６３のソースが電源電圧ＶＣＣの供給ライン１８に共通に接続され、各ドレイン同士が接続され（ワイヤードＯＲ接続されて）、このドレインの共通接続点ＮＤ１５によりスロープＤＡＣ１５の基準電流出力のノードＮＤ１５Ｉが形成されている。
また、電源電圧ＶＣＣの供給ライン１８とＰＭＯＳトランジスタＰＴ０のドレイン・ゲートとの接続ライン１９との間に２つ１組のスイッチＳＷ１−１とＳＷ２−１、・・・、ＳＷ６３−１とＳＷ６３−２との直列スイッチ群ＳＷＧ１〜ＳＷ６３が並列に接続され、各直列スイッチ群ＳＷＧ１〜ＳＷＧ６３におけるスイッチ同士の接続点が、対応するカレントミラー素子としてのＰＭＯＳトランジスタＰＴ１〜ＰＴ６３のゲートにそれぞれ接続されている。
直列スイッチ群ＳＷＧ１〜ＳＷＧ６３の２つのスイッチは、対応するデコード信号によりインバータＩＮＶ１〜ＩＮＶ６３を通して相補的にオン、オフ制御される。
また、基準素子としてのＰＭＯＳトランジスタＰＴ０のサイズと、カレントミラー素子としての他のＰＭＯＳトランジスタＰＴ１〜ＰＴ６３のサイズ比は、たとえば８：１に設定されている。
また、電源電圧ＶＣＣの供給ライン１８とＰＭＯＳトランジスタＰＴ０のドレイン・ゲートとの接続ライン１９との間に２つ１組のスイッチＳＷ１−１とＳＷ２−１、・・・、ＳＷ６３−１とＳＷ６３−２との直列スイッチ群ＳＷＧ１〜ＳＷ６３が並列に接続され、各直列スイッチ群ＳＷＧ１〜ＳＷＧ６３におけるスイッチ同士の接続点が、対応するカレントミラー素子としてのＰＭＯＳトランジスタＰＴ１〜ＰＴ６３のゲートにそれぞれ接続されている。
直列スイッチ群ＳＷＧ１〜ＳＷＧ６３の２つのスイッチは、対応するデコード信号によりインバータＩＮＶ１〜ＩＮＶ６３を通して相補的にオン、オフ制御される。
また、基準素子としてのＰＭＯＳトランジスタＰＴ０のサイズと、カレントミラー素子としての他のＰＭＯＳトランジスタＰＴ１〜ＰＴ６３のサイズ比は、たとえば８：１に設定されている。
ドライバ１６において、ＮＭＯＳトランジスタＮＴ０のドレインおよびゲートがスロープＤＡＣ１５の電流出力ノードＮＤ１５Ｉ、並びにカレントミラー素子としての他のＮＭＯＳトランジスタＮＴ１〜ＮＴｘのゲートに共通に接続されている。
ＮＭＯＳトランジスタＮＴ０〜ＮＴｘのソースは接地され、ＮＭＯＳトラジスタＮＴ１〜ＮＴｘのドレインが駆動対象のＬＥＤ２０のカソードに接続されている。
ＮＭＯＳトランジスタＮＴ０〜ＮＴｘのソースは接地され、ＮＭＯＳトラジスタＮＴ１〜ＮＴｘのドレインが駆動対象のＬＥＤ２０のカソードに接続されている。
図１２のスロープＤＡＣ１５Ａにおいては、スイッチを簡略化して記号で記しているが、実際にはたとえばＰＭＯＳスイッチを用いる。
スロープＤＡＣ１５Ａの電流出力がドライバ段の基準電流となる。
本実施形態では、６ビット階調を実現しており、スイッチＳＷ１−１とＳＷ２−１、・・・、ＳＷ６３−１とＳＷ６３−２との直列スイッチ群ＳＷＧ１〜ＳＷ６３の一方のスイッチを温度計コードにより１つずつ順次ON/OFFすることに伴い、カレントミラー素子としてのＰＭＯＳトランジスタＰＴ１〜ＰＴ６３の６３個ならびにスイッチ63×2個要する。
カレントミラー素子がONのときはそのゲートに接続された下側のスイッチ（SWx−２）がONとなり、その逆相の信号が上側のスイッチ（SWx−１）に入力される。
仮に下側のスイッチのみ存在する場合、OFFしているカレントミラー素子に対してそのゲート電圧は不定となり、寄生容量で電圧をホールドしてしまうため、OFFできない。そのためOFF時には上側のスイッチをONにしてカレントミラー素子のゲートを電源電位ＶＣＣに接続して安定動作させる。
スロープＤＡＣ１５Ａの電流出力がドライバ段の基準電流となる。
本実施形態では、６ビット階調を実現しており、スイッチＳＷ１−１とＳＷ２−１、・・・、ＳＷ６３−１とＳＷ６３−２との直列スイッチ群ＳＷＧ１〜ＳＷ６３の一方のスイッチを温度計コードにより１つずつ順次ON/OFFすることに伴い、カレントミラー素子としてのＰＭＯＳトランジスタＰＴ１〜ＰＴ６３の６３個ならびにスイッチ63×2個要する。
カレントミラー素子がONのときはそのゲートに接続された下側のスイッチ（SWx−２）がONとなり、その逆相の信号が上側のスイッチ（SWx−１）に入力される。
仮に下側のスイッチのみ存在する場合、OFFしているカレントミラー素子に対してそのゲート電圧は不定となり、寄生容量で電圧をホールドしてしまうため、OFFできない。そのためOFF時には上側のスイッチをONにしてカレントミラー素子のゲートを電源電位ＶＣＣに接続して安定動作させる。
ゲートをスイッチングする図１２の回路構成における特徴は、スイッチの一端が基準素子としてのＰＭＯＳトランジスタＰＴ０のゲートや他のカレントミラー素子に対応のスイッチと繋がっていることである。
つまりこのような構造ではあるビットのスイッチング信号がスイッチのゲート容量を介して他のカレントミラー素子全てのゲート電圧を揺らし、出力電流に誤差を生じてしまう可能性がある。
つまりこのような構造ではあるビットのスイッチング信号がスイッチのゲート容量を介して他のカレントミラー素子全てのゲート電圧を揺らし、出力電流に誤差を生じてしまう可能性がある。
＜スロープＤＡＣの第２構成例＞
図１３は、本実施形態に係るスロープＤＡＣの第２の構成例を示す回路図である。
図１３において図１２の回路と同一構成部分は同一符号をもって表している。
図１３は、本実施形態に係るスロープＤＡＣの第２の構成例を示す回路図である。
図１３において図１２の回路と同一構成部分は同一符号をもって表している。
図１３のスロープＤＡＣ１５Ｂは、スイッチング信号が他のカレントミラー素子（ＰＭＯＳトランジスタＰＴ１〜ＰＴ６３）のゲートに干渉しないように考慮した回路構成である。
図１２の構成ではスイッチへのノイズがゲート容量を介して他のゲート電圧を変動させて出力変動をしてしまうおそれがあったが、図１３の構成ではゲートを切り替えるのではなく、ソース側にスイッチＳＷ１〜ＳＷ６３を挿入してある。
これにより、各カレントミラー素子としてのＰＭＯＳトランジスタＰＴ１〜ＰＴ６３およびそれをON/OFFさせるためのスイッチＳＷ１〜ＳＷ６３はそれぞれノイズに対して独立であり、スイッチＳＷ１〜ＳＷ６３へのノイズは他のカレントミラー素子としてのＰＭＯＳトランジスタＰＴ１〜ＰＴ６３への影響は少ない。それゆえ最小限の誤差に押さえ込むことができる。
これにより、各カレントミラー素子としてのＰＭＯＳトランジスタＰＴ１〜ＰＴ６３およびそれをON/OFFさせるためのスイッチＳＷ１〜ＳＷ６３はそれぞれノイズに対して独立であり、スイッチＳＷ１〜ＳＷ６３へのノイズは他のカレントミラー素子としてのＰＭＯＳトランジスタＰＴ１〜ＰＴ６３への影響は少ない。それゆえ最小限の誤差に押さえ込むことができる。
＜スロープＤＡＣの第３構成例＞
図１４は、本実施形態に係るスロープＤＡＣの第３の構成例を示す回路図である。
図１４において図１３の回路と同一構成部分は同一符号をもって表している。
図１４は、本実施形態に係るスロープＤＡＣの第３の構成例を示す回路図である。
図１４において図１３の回路と同一構成部分は同一符号をもって表している。
図１４のスロープＤＡＣ１５Ｃは図１３の回路を改良したものである。
図１３ように、カレントミラー素子としてのＰＭＯＳトランジスタＰＴ１〜ＰＴ６３のソース側にスイッチＳＷ１〜ＳＷ６３を挿入することでノイズ耐性は高められたものの、このスイッチのON抵抗による電圧ドロップがミラー比の不一致を引き起こしてしまうおそれがある。つまり基準素子であるＰＭＯＳトランジスタＰＴ０ソース電位が電源電圧ＶＣＣ）であるのに対して、カレントミラー側のソース電位ＶSは次のようになる。
図１３ように、カレントミラー素子としてのＰＭＯＳトランジスタＰＴ１〜ＰＴ６３のソース側にスイッチＳＷ１〜ＳＷ６３を挿入することでノイズ耐性は高められたものの、このスイッチのON抵抗による電圧ドロップがミラー比の不一致を引き起こしてしまうおそれがある。つまり基準素子であるＰＭＯＳトランジスタＰＴ０ソース電位が電源電圧ＶＣＣ）であるのに対して、カレントミラー側のソース電位ＶSは次のようになる。
（数２）
ＶS＝ＶＣＣ−（Ｉ／ｇm） （２）
ＶS＝ＶＣＣ−（Ｉ／ｇm） （２）
ここで、Ｉは各ビットtのミラー電流、ｇｍはスイッチのコンダクタンスである。
また、図１３においてスイッチとしてPMOSを用いた場合、このｇmは次式で与えられる。
また、図１３においてスイッチとしてPMOSを用いた場合、このｇmは次式で与えられる。
（数３）
ｇm＝√（２μpCox(W/L) ＩD）=２ＩD／（Ｖgs−Ｖth） （３）
ｇm＝√（２μpCox(W/L) ＩD）=２ＩD／（Ｖgs−Ｖth） （３）
さらに、次のように表せる。
（数４）
ｇm＝μpCox(W/L) (Ｖgs−Ｖth） （４）
ｇm＝μpCox(W/L) (Ｖgs−Ｖth） （４）
ここで基準素子（ＰＭＯＳトランジスタＰＴ０）側とカレントミラー素子（ＰＭＯＳトランジスタＰＴ１〜ＰＴ６３）側とのソース電位が異なることによるミラー比のずれの問題について解決するためには、カレントミラー素子側のドロップを無視できるほどスイッチのコンダクタンスを上げるか、あるいは基準素子側のソース電位もカレントミラー素子側と同等分ドロップさせて一致させることが考えられる。
しかし前者の実現のためには式(3)、(4)からミラー電流を大きくするか、トランジスタのサイズＷ（チャネル幅）を大きくする必要がある。電流値の増加は消費電流が増大し、サイズの増加はレイアウト面積が大きくなる（1chにつき2n-1個のスイッチが存在することを考えると高ビットが厳しくなる）。
それゆえ、図１４のスロープＤＡＣ１５Ｃにおいては、基準素子側のソース電圧も同様にドロップさせる方法を採用する。
しかし前者の実現のためには式(3)、(4)からミラー電流を大きくするか、トランジスタのサイズＷ（チャネル幅）を大きくする必要がある。電流値の増加は消費電流が増大し、サイズの増加はレイアウト面積が大きくなる（1chにつき2n-1個のスイッチが存在することを考えると高ビットが厳しくなる）。
それゆえ、図１４のスロープＤＡＣ１５Ｃにおいては、基準素子側のソース電圧も同様にドロップさせる方法を採用する。
図１４のスロープＤＡＣ１５Ｃにおいては、基準素子であるＰＭＯＳトランジスタＰＴ０のソース側に常時ON状態のスイッチ（ＰMOSスイッチを用いゲートは接地する）ＳＷ０を挿入することで基準素子側とカレントミラー素子側とのソース−ゲート間電圧を一致させる。
ただしこのとき、基準素子側とカレントミラー素子側でミラー比が８：１であることを考慮してスイッチのコンダクタンスｇｍを一致させなければならない。つまり基準素子側に８倍の電流が流れるので式(3)より、基準側のコンダクタンスを８倍にする必要がある。これについては式(4)よりチャネル長Ｌを同一（しきい値Vthが同じ）にした上で基準素子側のスイッチのチャネル幅Ｗを８倍にすればよい。
ただしこのとき、基準素子側とカレントミラー素子側でミラー比が８：１であることを考慮してスイッチのコンダクタンスｇｍを一致させなければならない。つまり基準素子側に８倍の電流が流れるので式(3)より、基準側のコンダクタンスを８倍にする必要がある。これについては式(4)よりチャネル長Ｌを同一（しきい値Vthが同じ）にした上で基準素子側のスイッチのチャネル幅Ｗを８倍にすればよい。
以上より、本実施形態においては、ノイズの影響をできるだけ排除し、ミラー比のマッチングを取り、さらに温度計コードで線形性の高いDAC出力をドライバ段の基準電流に供給するために、好適には図１５の構成図を採用することが望ましい。
図１５のスロープＤＡＣは図１４の回路構成に対応したものである。
図１５のスロープＤＡＣは図１４の回路構成に対応したものである。
以上のように、本実施形態によれば、電流DAC方式を用い、DACの出力電流をドライバの基準電流に供給することでPWM方式の階調制御と比べて以下のような効果をもたらす。
出力電流値の精度は電流DACの精度のみで決定し、スイッチングのノイズやカレントミラー比などの問題を克服することで、DACの精度を上げることが可能となり、結果的にはドライバ段からの出力ノイズが抑制される。
PWM方式ではドライバの設定値が低いときにはスロープの階調は低くなるが、本実施形態のようにドライバ段の基準電流値をDACにより制御することで、ドライバの設定値によらず2n階調のLED点灯を実現できる。
PWM方式ではドライバの設定値が低いときにはスロープの階調は低くなるが、本実施形態のようにドライバ段の基準電流値をDACにより制御することで、ドライバの設定値によらず2n階調のLED点灯を実現できる。
出力がDCであることはアナログ回路において有用である。たとえば出力値をモニタし、フィードバックをかけることにより必要最低限の駆動電圧でLEDを点灯させることが可能である。本回路構成は昇圧型DC―DCコンバータによりLEDが高効率に駆動されることを念頭に動作可能に設計したものであり、携帯機器などのICの消費電力削減に必要不可欠なスロープ機能実現回路である。
図１６は、本実施形態に係るＤＣ−ＤＣコンバータへのフィードバック制御を採用して複数の発光素子（ＬＥＤ）を駆動するＬＥＤ駆動回路の構成例を示す回路図である。
本ＬＥＤ駆動装置１００は、図１６に示すように、発光させるために必要な駆動電圧、すなわち順方向電圧Ｖｆが異なる複数個ｎ（ｎは正の整数）のＬＥＤ２０−１〜２０−ｎが並列に接続され、これらＬＥＤ２０−１〜２０−ｎをそれぞれ任意の輝度（駆動電流）で駆動する。
図１６の例においては、７個のＬＥＤ２０−１〜２０−７を並列に設けた場合を一例として示している。
７個のＬＥＤのうちＬＥＤ２０−１〜２０−４の４個が白色ＬＥＤ、ＬＥＤ２０−５の１個が赤色ＬＥＤ、ＬＥＤ２０−６の１個が緑色ＬＥＤ、ＬＥＤ２０−７の１個が青色ＬＥＤである。
図１６の例においては、７個のＬＥＤ２０−１〜２０−７を並列に設けた場合を一例として示している。
７個のＬＥＤのうちＬＥＤ２０−１〜２０−４の４個が白色ＬＥＤ、ＬＥＤ２０−５の１個が赤色ＬＥＤ、ＬＥＤ２０−６の１個が緑色ＬＥＤ、ＬＥＤ２０−７の１個が青色ＬＥＤである。
ＬＥＤ駆動装置１００は、並列接続された複数のＬＥＤ２０−１〜０−７のうち、最大の順方向電圧Ｖｆを持つＬＥＤの設定電流で駆動することができる最適な電圧（たとえば最低の電圧）を端子ＴＶＯから各ＬＥＤ２０−１〜２０−７のアノードに出力する。
なお、本ＬＥＤ駆動装置１００は、たとえば電池等の電源電圧源により端子ＴＶＩを介して電源電圧ＤＶＣＣが供給される。
なお、本ＬＥＤ駆動装置１００は、たとえば電池等の電源電圧源により端子ＴＶＩを介して電源電圧ＤＶＣＣが供給される。
ＬＥＤ駆動装置１００は、図２等に関連付けて説明したスロープＤＡＣを採用した電流駆動回路１０を赤色ＬＥＤ２０−５、緑色ＬＥＤ２０−６、および青色ＬＥＤ２０−７に対応して設けられている。
図１６においては、理解を容易にするために、図２等と同一構成部分は、図２等と同一符号をもって表している。
図１６においては、理解を容易にするために、図２等と同一構成部分は、図２等と同一符号をもって表している。
図１６のＬＥＤ駆動装置１００は、発振器１１、カウンタ１２、ＲＧＢ用電流駆動回路１０１、Ｗ用駆動回路１０２、シリアルパラレル変換回路（Ｓ／Ｐ）１０３、輝度設定回路１０４、レベルシフト回路１０５、ＤＣ−ＤＣコンバータ１０６、ＰＭＯＳトランジスタ１０７、ＮＭＯＳトランジスタ１０８、並びに、外付けのインダクタＬ１０１、キャパシタＣ１０１〜Ｃ１０６を有している。
そして、ＲＧＢ用電流駆動回路１０１は、Ｒ用スロープコントローラ１３Ｒ、Ｇ用スロープコントローラ１３Ｇ、Ｂ用スロープコントローラ１３Ｂ、Ｒ用レベルシフト回路１４Ｒ、Ｇ用レベルシフト回路１４Ｇ、Ｂ用レベルシフト回路１４Ｂ、Ｒ用スロープＤＡＣ１５Ｒ、Ｇ用スロープＤＡＣ１５Ｇ、Ｂ用スロープＤＡＣ１５Ｂ、Ｒ用ドライバ１６Ｒ、Ｇ用ドライバ１６Ｇ、およびＢ用ドライバ１６Ｂを有する。
これらの機能は、図２等に関連付けて説明した機能と同様であることからここではその説明を省略する。
Ｒ用ドライバ１６Ｒの出力が端子ＴＲを介してＬＥＤ２０−５のカソードに接続され、Ｇ用ドライバ１６Ｇの出力が端子ＴＧを介してＬＥＤ２０−６のカソードに接続され、Ｂ用ドライバ１６Ｂの出力が端子ＴＢを介してＬＥＤ２０−７のカソードに接続されている。
これらの機能は、図２等に関連付けて説明した機能と同様であることからここではその説明を省略する。
Ｒ用ドライバ１６Ｒの出力が端子ＴＲを介してＬＥＤ２０−５のカソードに接続され、Ｇ用ドライバ１６Ｇの出力が端子ＴＧを介してＬＥＤ２０−６のカソードに接続され、Ｂ用ドライバ１６Ｂの出力が端子ＴＢを介してＬＥＤ２０−７のカソードに接続されている。
Ｗ用駆動回路１０２は、４つのドライバ１０２１〜１０２４のみを有し、ドライバ１０２１の出力が端子ＴＷ１を介してＬＥＤ２０−１のカソードに接続され、ドライバ１０２２の出力が端子ＴＷ２を介してＬＥＤ２０−２のカソードに接続され、ドライバ２０２３の出力が端子ＴＷ３を介してＬＥＤ２０−３のカソードに接続され、ドライバ２０２４の出力が端子ＴＷ４を介してＬＥＤ２０−４のカソードに接続されている。
ドライバ１０２１〜１０２４は、レベルシフト回路１０５でレベルシフトされた輝度設定信号に応じて対応する白色ＬＥＤ２０−１〜２０−４を駆動する。
ドライバ１０２１〜１０２４は、レベルシフト回路１０５でレベルシフトされた輝度設定信号に応じて対応する白色ＬＥＤ２０−１〜２０−４を駆動する。
また、ドライバ１０２１〜１０２４は端子ＴＧ１を通してグランドに接続されている。同様に、ＲＧＢ用電流駆動回路１０１のドライバ１６Ｒ、１６Ｇ、１６Ｂは端子ＴＧ２を通してグランドに接続されている。
また、ＲＧＢ用電流駆動回路１０１のドライバ１６Ｒ、１６Ｇ、１６Ｂの出力、並びにドライバ１０２１〜１０２４の各出力（ＬＥＤ２０−１〜ＬＥＤ２０−７のカソードとの接続レベル）がＤＣ−ＤＣコンバータ１０６にフィードバックされる。
シリアルパラレル変換回路１０３は、端子ＴＤＩを介して入力した、図示しないＣＰＵ等の上位装置により供給されるＬＥＤ２０−１〜２０−ｎを駆動すべき電流（輝度）値に関するデジタルシリアルデータＳＤＡＴをパラレルデータに変換し、変換後の電流（輝度）値に関するデジタルデータＩＤ１〜ＩＤｎを対応する輝度設定回路１０４に出力する。
また、シリアルパラレル変換回路１０３は、端子ＴＤＩを介して入力した、図示しないＣＰＵ等の上位装置により供給されるＬＥＤ２０−１〜２０−ｎを駆動すべき電流（輝度）値に関するデジタルシリアルデータＳＤＡＴをパラレルデータに変換し、電流駆動回路１０１のスロープコントローラ１３Ｒ、１３Ｇ，１３Ｂにスロープモード突入信号ＳＴＡＲＴ、およびスロープ時間設定信号ＳＬＰＴＭを生成して供給する。
また、シリアルパラレル変換回路１０３は、端子ＴＤＩを介して入力した、図示しないＣＰＵ等の上位装置により供給されるＬＥＤ２０−１〜２０−ｎを駆動すべき電流（輝度）値に関するデジタルシリアルデータＳＤＡＴをパラレルデータに変換し、電流駆動回路１０１のスロープコントローラ１３Ｒ、１３Ｇ，１３Ｂにスロープモード突入信号ＳＴＡＲＴ、およびスロープ時間設定信号ＳＬＰＴＭを生成して供給する。
輝度設定回路１０４は、シリアルパラレル変換回路１０３により供給された駆動電流（輝度）値に関するデータを電流設定信号ＬＥＤoutに変換してレベルシフト回路１０５に供給する。
この電流設定信号ＬＥＤoutは、ＬＥＤ２０−１〜２０−７の輝度を設定する信号であり、具体的にはドライバ段のミラー比を設定するための信号である。スロープ動作においては、ここでの設定値がスロープ最終到達輝度となる。また、各チャネル別に設定可能である。
この電流設定信号ＬＥＤoutは、ＬＥＤ２０−１〜２０−７の輝度を設定する信号であり、具体的にはドライバ段のミラー比を設定するための信号である。スロープ動作においては、ここでの設定値がスロープ最終到達輝度となる。また、各チャネル別に設定可能である。
レベルシフト回路１０５は、輝度設定回路１０４による電流設定信号をたとえば３Ｖ系が４．５Ｖ系に変換してＷおよびＲＧＢ用駆動回路に供給する。
ＤＣ−ＤＣコンバータ１０６は、発振器１１による基準クロックＣＬＫを動作クロックとして供給され、ＬＥＤ２０−１〜２０−７、特にＬＥＤ２０−５〜２０−７のカソード電圧Ｖｆ１〜Ｖｆ３をバス１０９を介してモニタし、電源電圧ＶＣＣが低下し、カソード電圧Ｖｆ（１〜３）のいずれかがあるしきい値よりも下回ると、動作して電源電圧を昇圧し、端子ＴＶＯからｎ個(図１６では７個)のＬＥＤ２０−１〜２０−７に駆動電圧ＶＤＣＤＣを並列に供給する。
ＤＣ−ＤＣコンバータ１０６においては、ＬＥＤのカソード電圧値（＝VDCDC−Ｖｆ（1〜3））が必要最低限の値になるようにDC−DC電圧は制御される。つまり高効率にLEDを駆動する。この機能実現のためにはＶｆ１〜Ｖｆ３が交流（ac）的に振幅してはいけない。つまりPWM方式は適さない。そこで電流DAC方式のスロープＤＡＣが必要となる。
ＤＣ−ＤＣコンバータ１０６においては、ＬＥＤのカソード電圧値（＝VDCDC−Ｖｆ（1〜3））が必要最低限の値になるようにDC−DC電圧は制御される。つまり高効率にLEDを駆動する。この機能実現のためにはＶｆ１〜Ｖｆ３が交流（ac）的に振幅してはいけない。つまりPWM方式は適さない。そこで電流DAC方式のスロープＤＡＣが必要となる。
ＰＭＯＳトランジスタ１０７のソースが駆動電圧ＶＤＣＤＣの供給ラインに接続された端子ＴＶＯ２に接続され、ドレインがＮＭＯＳトランジスタ１０８のドレインに接続されて、ＮＭＯＳトランジスタ１０８のソースが端子ＴＧ３，ＴＧ４を介してグランドに接続されている。
ＰＭＯＳトランジスタ１０７とＮＭＯＳトランジスタ１０８の各ドレインは端子ＴＤ１，ＴＤ２を介してインダクタＬ１０１の一端側に接続されている。
ＰＭＯＳトランジスタ１０７とＮＭＯＳトランジスタ１０８のゲートの制御電位がＤＣ−ＤＣコンバータ１０６により制御され、所望の駆動電圧ＶＤＣＤＣを形成する。
ＰＭＯＳトランジスタ１０７とＮＭＯＳトランジスタ１０８の各ドレインは端子ＴＤ１，ＴＤ２を介してインダクタＬ１０１の一端側に接続されている。
ＰＭＯＳトランジスタ１０７とＮＭＯＳトランジスタ１０８のゲートの制御電位がＤＣ−ＤＣコンバータ１０６により制御され、所望の駆動電圧ＶＤＣＤＣを形成する。
本実施形態に係るＬＥＤ駆動装置１００は、ＤＣ−ＤＣコンバータ１０６の閾値電圧が１Ｖである場合には、最大の順方向電圧Ｖｆを持つＬＥＤのカソードが接続された端子電圧、換言すれば、ドライバ１６Ｒ，１６Ｇ，１６ＢのＮＭＯＳトランジスタＮＴ１〜ＮＴｘのドレイン電圧が１Ｖとなるように昇圧電源に帰還がかかるように構成されている。
次に、上記構成による動作を説明する。
たとえば、上位装置から動作モードに応じて駆動すべきＬＥＤ２０−５〜２０−７に対する電流（輝度）値に関するデジタルシリアルデータが、端子ＴＤＩを介してシリアルパラレル変換回路１０３に入力される。
シリアルパラレル変換回路１０３では、供給されたＬＥＤ２０−１〜２０−ｎを駆動すべき電流（輝度）値に関するデジタルシリアルデータがパラレルデータに変換される。
シリアルパラレル変換回路１０３ではスロープモード突入信号ＳＴＡＲＴ、およびスロープ時間設定信号ＳＬＰＴＭが生成されて、電流駆動回路１０１のスロープコントローラ１３Ｒ、１３Ｇ，１３Ｂに成して供給される。
なお、デジタルデータＩＤ１〜ＩＤｎには対応するＬＥＤを駆動しない情報も含まれる。
シリアルパラレル変換回路１０３では、供給されたＬＥＤ２０−１〜２０−ｎを駆動すべき電流（輝度）値に関するデジタルシリアルデータがパラレルデータに変換される。
シリアルパラレル変換回路１０３ではスロープモード突入信号ＳＴＡＲＴ、およびスロープ時間設定信号ＳＬＰＴＭが生成されて、電流駆動回路１０１のスロープコントローラ１３Ｒ、１３Ｇ，１３Ｂに成して供給される。
なお、デジタルデータＩＤ１〜ＩＤｎには対応するＬＥＤを駆動しない情報も含まれる。
スロープコントローラ１３Ｒ、１３Ｇ、１３Ｂにおいては、カウンタ１２の出力に基づいてスロープＤＡＣ１５の出力する基準電流値の時間変化に含まれる、たとえば図４に示すような、スロープ時間（図４中のTrあるいはTf）が設定されてレベルシフト回路１４Ｒ，１４Ｇ、１４Ｂに出力される。
スロープコントローラ１３Ｒ、１３Ｇ、１３Ｂにおいては、カウンタ１２の出力分周信号を受けて、スロープＤＡＣ１５Ｒ、１５Ｇ、１５Ｂのスイッチング部分をスイッチングするためのデータをグレイコードとして生成され、たとえば６ビットにデコードされレベルシフト回路１４Ｒ、１４Ｇ、１４Ｂを通してスロープＤＡＣ１５Ｒ，１５Ｇ，１５Ｂに供給される。
スロープＤＡＣ１５Ｒ、１５Ｇ、１５Ｂは、図３に示すように、基準電流Ｉrefを2n-1個の基準素子でカレントミラー処理する構造となっており、各ミラー電流I1＋I2＋…＋I(2n-1)の値が、スロープＤＡＣ１５Ｒ、１５Ｇ、１５Ｂの出力値となり、このスロープＤＡＣ１５Ｒ、１５Ｇ、１５Ｂの出力電流がドライバ１６Ｒ、１６Ｇ、１６Ｂの基準電流として入力される。
ドライバ１６Ｒ、１６Ｇ、１６Ｂにおいては、スロープＤＡＣ１５Ｒ、１５Ｇ、１５Ｂによる基準電流Ｉoutrefがモニタされ、その基準電流Ｉoutrefをある定数Ｃ倍にして駆動対象であるＬＥＤ２０−５〜２０−７が発光駆動される。
スロープコントローラ１３Ｒ、１３Ｇ、１３Ｂにおいては、カウンタ１２の出力分周信号を受けて、スロープＤＡＣ１５Ｒ、１５Ｇ、１５Ｂのスイッチング部分をスイッチングするためのデータをグレイコードとして生成され、たとえば６ビットにデコードされレベルシフト回路１４Ｒ、１４Ｇ、１４Ｂを通してスロープＤＡＣ１５Ｒ，１５Ｇ，１５Ｂに供給される。
スロープＤＡＣ１５Ｒ、１５Ｇ、１５Ｂは、図３に示すように、基準電流Ｉrefを2n-1個の基準素子でカレントミラー処理する構造となっており、各ミラー電流I1＋I2＋…＋I(2n-1)の値が、スロープＤＡＣ１５Ｒ、１５Ｇ、１５Ｂの出力値となり、このスロープＤＡＣ１５Ｒ、１５Ｇ、１５Ｂの出力電流がドライバ１６Ｒ、１６Ｇ、１６Ｂの基準電流として入力される。
ドライバ１６Ｒ、１６Ｇ、１６Ｂにおいては、スロープＤＡＣ１５Ｒ、１５Ｇ、１５Ｂによる基準電流Ｉoutrefがモニタされ、その基準電流Ｉoutrefをある定数Ｃ倍にして駆動対象であるＬＥＤ２０−５〜２０−７が発光駆動される。
そして、図１６では例として3chのLED２０−５〜２０−７のカソード電圧Ｖｆ１〜Ｖｆ３をモニタする構造となっており、電源電圧ＶＣＣが低下し、電圧Ｖｆ１〜Ｖｆ３のいずれかがあるしきい値よりも下回るとDC−DCコンバータ１０６が動作し電源電圧の昇圧動作が行われる。このとき、ＬＥＤ２０−５〜２０−７のカソード電圧（＝VDCDC−Ｖｆ1〜Ｖｆ3）が必要最低限の値になるようにDCDC電圧は制御される。つまり高効率にLED２０−５〜２０−７が駆動される。
各色のＬＥＤの発光（点灯）に対する昇圧電源としてのＤＣ−ＤＣコンバータ１０６の具体的な動作な以下の通りとなる。
なお、ここでは、ＬＥＤ２０−１〜２０−ｎには、１または複数の赤色（Ｒ）ＬＥＤ、緑色（Ｇ）ＬＥＤ、青（Ｂ）ＬＥＤ、並びに白色ＬＥＤがそれぞれ含まれているものとする。
各色のＬＥＤの順方向電圧は、以下のとおりとする。
赤色ＬＥＤの順方向電圧Ｖｆｒは１．９Ｖ、緑色および青色ＬＥＤの順方向電圧Ｖｆｇ，Ｖｆｂは略３．１Ｖ、白色ＬＥＤの順方向電圧Ｖｆｗは３．５Ｖに設定されている。
また、電源電圧源がリチウムイオン電池であることを想定して、電源電圧ＶCCは３．２Ｖ〜４．２Ｖの範囲で使用するものとする。
さらに、ＬＥＤの電流駆動回路１０１に必要な最低動作電圧αを０．５Ｖとする。
また、以下の説明において、「スルー」とは、昇圧電源の出力段を構成するＰＭＯＳトランジスタ１０７をオン、ＮＭＯＳトランジスタ１０８をオフとする（ＤＣ−ＤＣコンバータの動作としては１００％デューティで動作する）ことを示す。
なお、ここでは、ＬＥＤ２０−１〜２０−ｎには、１または複数の赤色（Ｒ）ＬＥＤ、緑色（Ｇ）ＬＥＤ、青（Ｂ）ＬＥＤ、並びに白色ＬＥＤがそれぞれ含まれているものとする。
各色のＬＥＤの順方向電圧は、以下のとおりとする。
赤色ＬＥＤの順方向電圧Ｖｆｒは１．９Ｖ、緑色および青色ＬＥＤの順方向電圧Ｖｆｇ，Ｖｆｂは略３．１Ｖ、白色ＬＥＤの順方向電圧Ｖｆｗは３．５Ｖに設定されている。
また、電源電圧源がリチウムイオン電池であることを想定して、電源電圧ＶCCは３．２Ｖ〜４．２Ｖの範囲で使用するものとする。
さらに、ＬＥＤの電流駆動回路１０１に必要な最低動作電圧αを０．５Ｖとする。
また、以下の説明において、「スルー」とは、昇圧電源の出力段を構成するＰＭＯＳトランジスタ１０７をオン、ＮＭＯＳトランジスタ１０８をオフとする（ＤＣ−ＤＣコンバータの動作としては１００％デューティで動作する）ことを示す。
順方向電圧Ｖｆｗが３．５Ｖの白色ＬＥＤを点灯させるためには、駆動電圧ＶＤＲＶとして必要な電圧は４Ｖ（＝３．５Ｖ＋０．５Ｖ）である。
この場合の昇圧電源１５の動作は、電源電圧ＶCCが、４．０Ｖ＜ＶCC＜４．２Ｖの範囲にあるときは、「スルー」となる。
一方、電源電圧ＶCCが、３．２Ｖ＜ＶCC＜４．０Ｖの範囲にあるときは、たとえば４Ｖ「昇圧」する動作とする。
この場合の昇圧電源１５の動作は、電源電圧ＶCCが、４．０Ｖ＜ＶCC＜４．２Ｖの範囲にあるときは、「スルー」となる。
一方、電源電圧ＶCCが、３．２Ｖ＜ＶCC＜４．０Ｖの範囲にあるときは、たとえば４Ｖ「昇圧」する動作とする。
順方向電圧Ｖｆｇ，Ｖｆｂが３．１Ｖの緑色ＬＥＤ、青色ＬＥＤを点灯させるためには、駆動電圧ＶＤＲＶとして必要な電圧は３．６Ｖ（＝３．１Ｖ＋０．５Ｖ）である。
この場合の昇圧電源１５の動作は、電源電圧ＶCCが、３．６Ｖ＜ＶCC＜４．２Ｖの範囲にあるときは、「スルー」となる。
一方、電源電圧ＶCCが、３．２Ｖ＜ＶCC＜３．６Ｖの範囲にあるときは、たとえば３．６Ｖに「昇圧」する動作とする。
この場合の昇圧電源１５の動作は、電源電圧ＶCCが、３．６Ｖ＜ＶCC＜４．２Ｖの範囲にあるときは、「スルー」となる。
一方、電源電圧ＶCCが、３．２Ｖ＜ＶCC＜３．６Ｖの範囲にあるときは、たとえば３．６Ｖに「昇圧」する動作とする。
順方向電圧Ｖｆｒが１．９Ｖの赤色ＬＥＤを点灯させるためには、駆動電圧ＶＤＲＶとして必要な電圧は２．４Ｖ（＝１．９Ｖ＋０．５Ｖ）である。
この場合の昇圧電源１５の動作は、電源電圧ＶCCが、３．２Ｖ＜ＶCC＜４．２Ｖの範囲にあると想定しており、本実施形態では、降圧電源を含まないことから、全範囲で「スルー」となる。
この場合の昇圧電源１５の動作は、電源電圧ＶCCが、３．２Ｖ＜ＶCC＜４．２Ｖの範囲にあると想定しており、本実施形態では、降圧電源を含まないことから、全範囲で「スルー」となる。
つまり、昇圧電源の動作は、帰還をかけることにより期待される昇圧電源の出力が、電源電圧（電池電圧）ＶＣＣ以下の場合には「スルー」になるため、電源電圧ＶＣＣで直接ＬＥＤを駆動することになる。
以上説明したように、図１６のＬＥＤ駆動装置によれば、電流駆動回路１０１、１０２の出力値をモニタし、フィードバックをかけることにより必要最低限の駆動電圧でLEDを点灯させることが可能である。本回路構成は昇圧型DC―DCコンバータ１０６によりLEDが高効率に駆動されることを念頭に動作可能に設計したものであり、携帯機器などのICの消費電力削減に必要不可欠なスロープ機能実現回路である。
図１７は、上述した図１６のＬＥＤ駆動装置を適用可能な携帯装置（端末）の構成例を示すブロック図である。
本携帯装置２００は、たとえば携帯電話装置等により構成され、図１７に示すように、ＣＰＵ２０１、第１画像表示装置２０２、第２画像表示装置２０３、入力装置２０４、着信表示部２０５、同期信号供給回路２０６、および図１６の構成を有するＬＥＤ駆動装置２０７を有している。
そして、第１画像表示装置２０２、第２画像表示装置２０３、入力装置２０４、および着信表示部２０５がＬＥＤで照明される被照明部を構成する。
そして、第１画像表示装置２０２、第２画像表示装置２０３、入力装置２０４、および着信表示部２０５がＬＥＤで照明される被照明部を構成する。
ＣＰＵ２０１は、入力装置２０４による入力データに基づく装置の動作制御、電源オン時における第１画像表示装置２０２、第２画像表示装置２０３の表示制御、同期信号供給回路２０６の駆動制御、並びに、動作モードに応じた電流（輝度）設定データや点滅動作命令データ等のＬＥＤ駆動装置２０７への供給制御等を行う。
第１画像表示装置２０２は、携帯装置２００のメイン表示部として機能し、カラー表示可能な液晶表示装置により構成されている。
第１画像表示装置２０２の近傍には、照明用バックライトとして、ＬＥＤ駆動装置２０７に対して並列に接続された４個の白色ＬＥＤ（図１６の例ではＬＥＤ２０−１〜２０−４）が配置されている。
第１画像表示装置２０２には、ＣＰＵ２０１の制御の下、電波受信状態、アイコンメニューや各種画像、入力装置２０４により入力された、あるいは着信した相手先電話番号やメッセージ等が表示される。
第１画像表示装置２０２の近傍には、照明用バックライトとして、ＬＥＤ駆動装置２０７に対して並列に接続された４個の白色ＬＥＤ（図１６の例ではＬＥＤ２０−１〜２０−４）が配置されている。
第１画像表示装置２０２には、ＣＰＵ２０１の制御の下、電波受信状態、アイコンメニューや各種画像、入力装置２０４により入力された、あるいは着信した相手先電話番号やメッセージ等が表示される。
第２画像表示装置２０３は、携帯装置２００のサブ表示部として機能し、液晶表示装置により構成されている。
第２画像表示装置２０３の近傍には、照明用として、ＬＥＤ駆動装置２０７に対して並列に接続された赤、緑、青の３色のＬＥＤ（図１６の例ではＬＥＤ２０−５〜２０−７）が配置されている。
第２画像表示装置２０３には、ＣＰＵ２０１の制御の下、時刻や日時等が表示され、また、着信や送信時に、ＬＥＤ駆動装置２０７により３色のＬＥＤのうちの１色、あるいはいずれか２色、あるいは全色のＬＥＤが点灯あるいは点滅される。
第２画像表示装置２０３の近傍には、照明用として、ＬＥＤ駆動装置２０７に対して並列に接続された赤、緑、青の３色のＬＥＤ（図１６の例ではＬＥＤ２０−５〜２０−７）が配置されている。
第２画像表示装置２０３には、ＣＰＵ２０１の制御の下、時刻や日時等が表示され、また、着信や送信時に、ＬＥＤ駆動装置２０７により３色のＬＥＤのうちの１色、あるいはいずれか２色、あるいは全色のＬＥＤが点灯あるいは点滅される。
入力装置２０４は、電源スイッチやテンキー等を有し、近傍には、照明用として、ＬＥＤ駆動装置２０７に対して並列に接続された赤、緑、青の３色のＬＥＤ（図１６例ではＬＥＤ２０−５〜２０−７）が配置されている。
入力装置２０４には、ＣＰＵ２０１の制御の下、電源オン時には、ＬＥＤ駆動装置２０７により３色のＬＥＤのうちの１色、あるいはいずれか２色、あるいは全色により照明される。
入力装置２０４には、ＣＰＵ２０１の制御の下、電源オン時には、ＬＥＤ駆動装置２０７により３色のＬＥＤのうちの１色、あるいはいずれか２色、あるいは全色により照明される。
着信表示部２０５は、ＬＥＤ駆動装置２０７に対して並列に接続された赤、緑、青の３色のＬＥＤ（図１６の例ではＬＥＤ２０−５〜２０−７）が配置されている。
着信表示部２０５は、着信時にＬＥＤ駆動装置２０７により３色のＬＥＤのうちの１色、あるいはいずれか２色、あるいは全色のＬＥＤが点灯あるいは点滅される。
着信表示部２０５は、着信時にＬＥＤ駆動装置２０７により３色のＬＥＤのうちの１色、あるいはいずれか２色、あるいは全色のＬＥＤが点灯あるいは点滅される。
同期信号供給回路２０６は、たとえばＭＩＤＩ等の音源ＩＣにより構成され、ＣＰＵ２０１の制御の下、たとえば点滅動作に用いる同期信号ＳＹＮＣをＬＥＤ駆動装置２０７に供給する。
なお、本携帯装置２００の電源には、たとえば、リチウムイオン電池２０８が用いられる。
このような構成を有する携帯装置２００において、第１画像表示装置２０２、第２画像表示装置２０３、着信表示部２０５が配置されている第１部位と入力装置２０４が配置されている第２部位とが蝶番機構によって、たとえば２つ折りの折り畳まれた状態で使用者に携帯される。
そして、使用者が第１部位と第２部位を開放するように操作すると、たとえば電源スイッチがオンされているときは、第１画像表示装置２０２をバックライトにより照明させるべく、ＣＰＵ２０１によりＬＥＤ駆動装置２０７に対して白色ＬＥＤを駆動するための電流（輝度）設定データが供給される。
これにより、ＬＥＤ駆動装置２０７により白色ＬＥＤが駆動されて、第１画像表示装置４２が白色に明るく照明される。
またこのとき、たとえば入力装置２０７を緑色ＬＥＤにより照明するように、ＣＰＵ２０１によりＬＥＤ駆動装置２０７に対して緑色ＬＥＤを駆動するための電流（輝度）設定データが供給される。
これにより、ＬＥＤ駆動装置２０７により緑色ＬＥＤが駆動されて、入力装置２０４が緑色に淡く照明される。
これにより、ＬＥＤ駆動装置２０７により白色ＬＥＤが駆動されて、第１画像表示装置４２が白色に明るく照明される。
またこのとき、たとえば入力装置２０７を緑色ＬＥＤにより照明するように、ＣＰＵ２０１によりＬＥＤ駆動装置２０７に対して緑色ＬＥＤを駆動するための電流（輝度）設定データが供給される。
これにより、ＬＥＤ駆動装置２０７により緑色ＬＥＤが駆動されて、入力装置２０４が緑色に淡く照明される。
また、たとえば電源オンで第１部位と第２部位とが折り畳まれた状態で、着信があると、着信表示部２０５や第２画像表示装置２０３を、たとえば赤色ＬＥＤにより点灯あるいは点滅させるべく、ＣＰＵ２０１によりＬＥＤ駆動装置２０７に対して赤色ＬＥＤを駆動するための電流（輝度）設定データが供給される。また、点滅動作をさせるモードに設定されている場合には、点滅動作指示命令データがＣＰＵ２０１によりＬＥＤ駆動装置２０７に出力され、また、同期信号供給回路２０６から同期信号ＳＹＮＣがＬＥＤ駆動装置２０７に供給されるように制御される。
これにより、ＬＥＤ駆動装置２０７により赤色ＬＥＤが駆動されて、着信表示部２０５や第２画像表示装置２０３が赤色に点灯あるいは点滅表示される。
これにより、ＬＥＤ駆動装置２０７により赤色ＬＥＤが駆動されて、着信表示部２０５や第２画像表示装置２０３が赤色に点灯あるいは点滅表示される。
以上の各動作時におけるＬＥＤ駆動装置２０７の動作は、最大の順方向電圧Ｖｆを持つＬＥＤのカソードが接続された端子電圧がしきい値電圧（基準電圧）となるように、電源電圧ＶＣＣの値を調整して駆動電圧ＶＤＣＤＣとして出力される。
これにより、複数のＬＥＤの輝度を個々に調整しても、また、順方向電圧が異なる複数のＬＥＤを同時に駆動しても、常に駆動条件を満足する最低電圧が出力される。
したがって、発光効率が高く、電力損失も低く抑えられている。
ここでは、ＬＥＤ駆動装置２０７の詳細な動作については省略する。
これにより、複数のＬＥＤの輝度を個々に調整しても、また、順方向電圧が異なる複数のＬＥＤを同時に駆動しても、常に駆動条件を満足する最低電圧が出力される。
したがって、発光効率が高く、電力損失も低く抑えられている。
ここでは、ＬＥＤ駆動装置２０７の詳細な動作については省略する。
図１７の携帯装置２００によれば、照明用ＬＥＤを、常に駆動条件を満足する最低電圧を出力することができ、発光効率の向上を図れ、しかも、電力損失の低減を図ることができ、ひいては電池寿命を延ばすことができる利点がある。
１０・・・発光素子駆動装置、１１・・・発振器、１２・・・カウンタ、１３，１３Ｒ、１３Ｇ，１３Ｂ・・・スロープコントローラ、１４、１４Ｒ，１４Ｇ、１４Ｂ・・・レベルシフト回路、１５，１５Ａ〜１５Ｃ，１５Ｒ，１５Ｇ，１５Ｂ・・・スイッチング部分を含むスロープ機能付き電流出力デジタル／アナログコンバータ（スロープＤＡＣという）、１６，１６Ｒ，１６Ｇ，１６Ｂ・・・ドライバ、１７・・・基準電流源、２０，２０−１〜２０−７・・・ＬＥＤ、１００・・・ＬＥＤ駆動装置、１０１・・・電流駆動回路、１０２・・・駆動回路、１０３・・・シリアルパラレル変換回路（Ｓ／Ｐ）、１０４・・・輝度設定回路、１０５・・・レベルシフト回路、１０６・・・ＤＣ−ＤＣコンバータ、２００・・・携帯装置、２０１・・・ＣＰＵ、２０２・・・第１画像表示装置、２０３・・・第２画像表示装置、２０４・・・入力装置、２０５・・・着信表示部、２０６・・・同期信号供給回路、２０７・・・ＬＥＤ駆動装置。
Claims (14)
- 駆動対象を駆動する時間に対して徐々に強くまたは徐々に弱くするスロープ機能を有する電流駆動回路であって、
（２ ｎ −１）個のスイッチング素子を含むスイッチング部を有し、基準電流源の基準電流に対して所定の比率をもって所定階調分だけ設定された電流値であって、所定のデジタル信号に応じて上記スイッチング部の上記（２ ｎ −１）個のスイッチング素子のスイッチング処理により選択された電流値を加算して基準電流出力を得る電流出力型デジタル／アナログコンバータと、
上記デジタル／アナログコンバータの出力する基準電流値の時間変化に含まれるスロープ時間を設定して、当該スロープ時間に基づいて上記デジタル／アナログコンバータの上記スイッチング部の上記（２ ｎ −１）個のスイッチング素子をスイッチングするための上記デジタル信号を生成するコントローラと、
上記デジタル／アナログコンバータの出力基準電流に基づいた電流を上記駆動対象に供給するドライバと、を有し、
上記コントローラは、
所定周波数のクロックに基づいて、２ビット以上に同時に切り替わるタイミングが存在しないｎビットのグレイコードを生成し、生成したグレイコードを当該グレイコードの値の増加に伴って論理１を出力するビットが１ビットずつ単調増加していく（２ ｎ −１）ビットの温度計コードに変換し、当該温度計コードを上記デジタル信号として上記デジタル／アナログコンバータに出力し、
上記デジタル／アナログコンバータは、
上記基準電流源と、
スロープ中では電流値が時間的に増加あるいは減少する基準電流を上記ドライバに出力する基準電流出力ノードと、
ゲートおよびドレインが上記基準電流源に接続され、ソースが電源側に接続される基準素子としての基準トランジスタと、
上記基準トランジスタのゲートおよびドレインに接続された接続ラインと、
ゲートが上記接続ラインに接続され、ドレインが上記基準電流出力ノードに接続され、ソースが電源側に接続されるカレントミラー素子としての（２ ｎ −１）個のミラートランジスタと、を含み、
（２ ｎ −１）個のスイッチング素子は、
上記（２ ｎ −１）個のミラートランジスタの各々に対応して配置され、
上記（２ ｎ −１）個のミラートランジスタは、
上記対応して配置された上記スイッチング素子のオン、オフでミラー電流の出力および非出力状態が制御される
電流駆動回路。 - （２ ｎ −１）個のスイッチング素子の各々は、
対応する上記ミラートランジスタのソースと電源との間に接続されている
請求項１記載の電流駆動回路。 - 上記基準トランジスタのソースと電源との間にオン状態にある基準側スイッチング素子が接続されている
請求項２記載の電流駆動回路。 - 上記基準トランジスタ側とミラートランジスタ側のミラー比がｍ：１に設定され、
上記各スイッチング素子はスイッチングトランジスタにより形成され、
基準側スイッチングトランジスタと（２ｎ−１）個ミラー側スイッチングトランジスタは、チャネル長が同一であり、上記基準側スイッチングトランジスタのチャネル幅が上記ミラー側スイッチングトランジスタのチャネル幅のｍ倍に設定されている
請求項３記載の電流駆動回路。 - （２ ｎ −１）個のスイッチング素子の各々は、
対応する上記ミラートランジスタのゲートと電源との間に接続された第１のスイッチング素子と、
対応する上記ミラートランジスタのゲートと上記接続ラインとの間に接続された第２のスイッチング素子と、を含み、
上記第１のスイッチング素子と上記第２のスイッチング素子は、上記デジタル信号により相補的にオン、オフされる
請求項１記載の電流駆動回路。 - 駆動対象である発光素子を駆動する時間に対して徐々に明るくまたは徐々に暗くするスロープ機能を有する発光素子駆動装置であって、
（２ ｎ −１）個のスイッチング素子を含むスイッチング部を有し、基準電流源の基準電流に対して所定の比率をもって所定階調分だけ設定された電流値であって、所定のデジタル信号に応じて上記スイッチング部の上記（２ ｎ −１）個のスイッチング素子のスイッチング処理により選択された電流値を加算して基準電流出力を得る電流出力型デジタル／アナログコンバータと、
上記デジタル／アナログコンバータの出力する基準電流値の時間変化に含まれるスロープ時間を設定して、当該スロープ時間に基づいて上記デジタル／アナログコンバータの上記スイッチング部の上記（２ ｎ −１）個のスイッチング素子をスイッチングするための上記デジタル信号を生成するコントローラと、
上記デジタル／アナログコンバータの出力基準電流に基づいた電流を上記発光素子に供給するドライバと、を有し、
上記コントローラは、
所定周波数のクロックに基づいて、２ビット以上に同時に切り替わるタイミングが存在しないｎビットのグレイコードを生成し、生成したグレイコードを当該グレイコードの値の増加に伴って論理１を出力するビットが１ビットずつ単調増加していく（２ ｎ −１）ビットの温度計コードに変換し、当該温度計コードを上記デジタル信号として上記デジタル／アナログコンバータに出力し、
上記デジタル／アナログコンバータは、
上記基準電流源と、
スロープ中では電流値が時間的に増加あるいは減少する基準電流を上記ドライバに出力する基準電流出力ノードと、
ゲートおよびドレインが上記基準電流源に接続され、ソースが電源側に接続される基準素子としての基準トランジスタと、
上記基準トランジスタのゲートおよびドレインに接続された接続ラインと、
ゲートが上記接続ラインに接続され、ドレインが上記基準電流出力ノードに接続され、ソースが電源側に接続されるカレントミラー素子としての（２ ｎ −１）個のミラートランジスタと、を含み、
（２ ｎ −１）個のスイッチング素子は、
上記（２ ｎ −１）個のミラートランジスタの各々に対応して配置され、
上記（２ ｎ −１）個のミラートランジスタは、
上記対応して配置された上記スイッチング素子のオン、オフでミラー電流の出力および非出力状態が制御される
発光素子駆動装置。 - （２ ｎ −１）個のスイッチング素子の各々は、
対応する上記ミラートランジスタのソースと電源との間に接続されている
請求項６記載の発光素子駆動装置。 - 上記基準トランジスタのソースと電源との間にオン状態にある基準側スイッチング素子が接続されている
請求項７記載の発光素子駆動装置。 - 上記基準トランジスタ側とミラートランジスタ側のミラー比がｍ：１に設定され、
上記各スイッチング素子はスイッチングトランジスタにより形成され、
基準側スイッチングトランジスタと（２ｎ−１）個ミラー側スイッチングトランジスタは、チャネル長が同一であり、上記基準側スイッチングトランジスタのチャネル幅が上記ミラー側スイッチングトランジスタのチャネル幅のｍ倍に設定されている
請求項８記載の発光素子駆動装置。 - （２ ｎ −１）個のスイッチング素子の各々は、
対応する上記ミラートランジスタのゲートと電源との間に接続された第１のスイッチング素子と、
対応する上記ミラートランジスタのゲートと上記接続ラインとの間に接続された第２のスイッチング素子と、を含み、
上記第１のスイッチング素子と上記第２のスイッチング素子は、上記デジタル信号により相補的にオン、オフされる
請求項６記載の発光素子駆動装置。 - 上記発光素子に駆動電圧を供給する電源回路を有し、
上記電源回路は、上記ドライバの電流出力端の端子レベルをモニタして、上記発光素子への駆動電圧を設定する
請求項６から１０のいずれか一に記載の発光素子駆動装置。 - 上記ドライバは、上記電流出力型デジタル／アナログコンバータによる基準電流を定数倍して上記発光素子に供給する
請求項６から１１のいずれか一に記載の発光素子駆動装置。 - 発光に必要な駆動電圧が異なる複数の発光素子が並列に接続され、当該複数の発光素子のうちの一または複数の発光素子を駆動する発光素子駆動装置であって、
上記複数の発光素子の対応する発光素子に接続され、設定値に基づいた輝度をもって対応する発光素子を駆動する複数の電流駆動回路と、
上記複数の駆動回路の各駆動状態に基づいて、発光駆動されている一または複数の発光素子のうち最大の駆動電圧値を判別し、少なくとも判別した値の駆動電圧を上記複数の発光素子に供給する電源回路と、を有し、
上記各電流駆動回路は、
駆動対象である発光素子を駆動する時間に対して徐々に明るくまたは徐々に暗くするスロープ機能を有し、
（２ ｎ −１）個のスイッチング素子を含むスイッチング部を有し、基準電流源の基準電流に対して所定の比率をもって所定階調分だけ設定された電流値であって、所定のデジタル信号に応じて上記スイッチング部の上記（２ ｎ −１）個のスイッチング素子のスイッチング処理により選択された電流値を加算して基準電流出力を得る電流出力型デジタル／アナログコンバータと、
上記デジタル／アナログコンバータの出力する基準電流値の時間変化に含まれるスロープ時間を設定して、当該スロープ時間に基づいて上記デジタル／アナログコンバータの上記スイッチング部の上記（２ ｎ −１）個のスイッチング素子をスイッチングするための上記デジタル信号を生成するコントローラと、
上記デジタル／アナログコンバータの出力基準電流に基づいた電流を上記発光素子に供給するドライバと、を含み、
上記コントローラは、
所定周波数のクロックに基づいて、２ビット以上に同時に切り替わるタイミングが存在しないｎビットのグレイコードを生成し、生成したグレイコードを当該グレイコードの値の増加に伴って論理１を出力するビットが１ビットずつ単調増加していく（２ ｎ −１）ビットの温度計コードに変換し、当該温度計コードを上記デジタル信号として上記デジタル／アナログコンバータに出力し、
上記デジタル／アナログコンバータは、
上記基準電流源と、
スロープ中では電流値が時間的に増加あるいは減少する基準電流を上記ドライバに出力する基準電流出力ノードと、
ゲートおよびドレインが上記基準電流源に接続され、ソースが電源側に接続される基準素子としての基準トランジスタと、
上記基準トランジスタのゲートおよびドレインに接続された接続ラインと、
ゲートが上記接続ラインに接続され、ドレインが上記基準電流出力ノードに接続され、ソースが電源側に接続されるカレントミラー素子としての（２ ｎ −１）個のミラートランジスタと、を含み、
（２ ｎ −１）個のスイッチング素子は、
上記（２ ｎ −１）個のミラートランジスタの各々に対応して配置され、
上記（２ ｎ −１）個のミラートランジスタは、
上記対応して配置された上記スイッチング素子のオン、オフでミラー電流の出力および非出力状態が制御される
発光素子駆動装置。 - 電源電圧源として電池を有する携帯装置であって、
発光に必要な駆動電圧が異なる複数の発光素子と、
上記発光素子により照明される少なくとも一つの被照明部と、
上記複数の発光素子が並列に接続され、当該複数の発光素子のうちの一または複数の発光素子を駆動する発光素子駆動装置と、
を有し、
上記発光素子駆動装置は、
上記複数の発光素子の対応する発光素子に接続され、設定値に基づいた輝度をもって対応する発光素子を駆動する複数の電流駆動回路と、
上記複数の駆動回路の各駆動状態に基づいて、発光駆動されている一または複数の発光素子のうち最大の駆動電圧値を判別し、少なくとも判別した値の駆動電圧を上記複数の発光素子に供給する電源回路と、を有し、
上記各電流駆動回路は、
駆動対象である発光素子を駆動する時間に対して徐々に明るくまたは徐々に暗くするスロープ機能を有し、
（２ ｎ −１）個のスイッチング素子を含むスイッチング部を有し、基準電流源の基準電流に対して所定の比率をもって所定階調分だけ設定された電流値であって、所定のデジタル信号に応じて上記スイッチング部の上記（２ ｎ −１）個のスイッチング素子のスイッチング処理により選択された電流値を加算して基準電流出力を得る電流出力型デジタル／アナログコンバータと、
上記デジタル／アナログコンバータの出力する基準電流値の時間変化に含まれるスロープ時間を設定して、当該スロープ時間に基づいて上記デジタル／アナログコンバータの上記スイッチング部の上記（２ ｎ −１）個のスイッチング素子をスイッチングするための上記デジタル信号を生成するコントローラと、
上記デジタル／アナログコンバータの出力基準電流に基づいた電流を上記発光素子に供給するドライバと、を含み、
上記コントローラは、
所定周波数のクロックに基づいて、２ビット以上に同時に切り替わるタイミングが存在しないｎビットのグレイコードを生成し、生成したグレイコードを当該グレイコードの値の増加に伴って論理１を出力するビットが１ビットずつ単調増加していく（２ ｎ −１）ビットの温度計コードに変換し、当該温度計コードを上記デジタル信号として上記デジタル／アナログコンバータに出力し、
上記デジタル／アナログコンバータは、
上記基準電流源と、
スロープ中では電流値が時間的に増加あるいは減少する基準電流を上記ドライバに出力する基準電流出力ノードと、
ゲートおよびドレインが上記基準電流源に接続され、ソースが電源側に接続される基準素子としての基準トランジスタと、
上記基準トランジスタのゲートおよびドレインに接続された接続ラインと、
ゲートが上記接続ラインに接続され、ドレインが上記基準電流出力ノードに接続され、ソースが電源側に接続されるカレントミラー素子としての（２ ｎ −１）個のミラートランジスタと、を含み、
（２ ｎ −１）個のスイッチング素子は、
上記（２ ｎ −１）個のミラートランジスタの各々に対応して配置され、
上記（２ ｎ −１）個のミラートランジスタは、
上記対応して配置された上記スイッチング素子のオン、オフでミラー電流の出力および非出力状態が制御される
携帯装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005163268A JP4857611B2 (ja) | 2005-06-02 | 2005-06-02 | 電流駆動回路、発光素子駆動装置、および携帯装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005163268A JP4857611B2 (ja) | 2005-06-02 | 2005-06-02 | 電流駆動回路、発光素子駆動装置、および携帯装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006339458A JP2006339458A (ja) | 2006-12-14 |
| JP4857611B2 true JP4857611B2 (ja) | 2012-01-18 |
Family
ID=37559737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005163268A Expired - Fee Related JP4857611B2 (ja) | 2005-06-02 | 2005-06-02 | 電流駆動回路、発光素子駆動装置、および携帯装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4857611B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007281424A (ja) * | 2006-03-15 | 2007-10-25 | Casio Comput Co Ltd | 発光素子の駆動装置、発光素子の駆動方法及び発光素子の駆動プログラム |
| JP5279217B2 (ja) * | 2007-08-29 | 2013-09-04 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 発光素子制御回路 |
| JP2009099828A (ja) | 2007-10-18 | 2009-05-07 | Rohm Co Ltd | 電流検出回路およびそれを用いた受光装置ならびに電子機器 |
| TWI455646B (zh) | 2008-02-05 | 2014-10-01 | Richtek Technology Corp | Current regulator and its control method |
| JP2009259412A (ja) * | 2008-04-11 | 2009-11-05 | Sharp Corp | パルス生成回路、パルス駆動装置、調光装置及び照明装置 |
| KR101543734B1 (ko) | 2009-04-23 | 2015-08-12 | 엘지디스플레이 주식회사 | 평판표시장치 및 그 구동방법 |
| KR101869823B1 (ko) * | 2011-06-01 | 2018-06-21 | 엘지디스플레이 주식회사 | 액정 표시장치와 이의 구동방법 |
| JP2016136669A (ja) | 2015-01-23 | 2016-07-28 | 株式会社デンソー | 電流ドライバ回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61295677A (ja) * | 1985-06-25 | 1986-12-26 | Stanley Electric Co Ltd | 発光ダイオ−ドの駆動装置 |
| JPH04196818A (ja) * | 1990-11-28 | 1992-07-16 | Hitachi Ltd | アナログ・ディジタル混在ｉｃ |
| JP4009214B2 (ja) * | 2003-03-14 | 2007-11-14 | 松下電器産業株式会社 | 電流駆動装置 |
| JP4836402B2 (ja) * | 2003-09-29 | 2011-12-14 | 東北パイオニア株式会社 | 自発光型表示装置 |
-
2005
- 2005-06-02 JP JP2005163268A patent/JP4857611B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006339458A (ja) | 2006-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4857611B2 (ja) | 電流駆動回路、発光素子駆動装置、および携帯装置 | |
| KR100945205B1 (ko) | 발광소자 구동 장치 및 그들을 이용한 휴대 장치 | |
| JP4429213B2 (ja) | 駆動回路およびそれを備えた携帯情報端末 | |
| CN104753349B (zh) | 电源装置和包括该电源装置的显示设备 | |
| US8288969B2 (en) | Driving apparatus of light emitting diode and driving method thereof | |
| US20080001547A1 (en) | Driving parallel strings of series connected LEDs | |
| CN101569025A (zh) | 发光二极管驱动设备 | |
| US20090195182A1 (en) | Light Emission Control Circuit for Turning on a Plurality of Light Emitting Elements, and Lighting Apparatus and Portable Information Terminal Having the Same | |
| CN111613185B (zh) | 发光元件驱动装置、发光元件驱动系统及发光系统 | |
| JP2006261160A (ja) | インダクティブタイプｌｅｄドライバ | |
| JP4094018B2 (ja) | 携帯装置 | |
| JP2007299711A (ja) | 駆動電流生成装置、ｌｅｄ駆動装置、照明装置、表示装置 | |
| JP5279217B2 (ja) | 発光素子制御回路 | |
| KR20130102406A (ko) | 백라이트 유닛 및 이를 갖는 표시장치 | |
| KR20130016897A (ko) | 백라이트 드라이버용 구동집적회로 및 그를 포함하는 액정표시장치 | |
| CN114333707A (zh) | 背光模块的驱动装置与驱动方法 | |
| US8664868B2 (en) | Image processing circuit and light illumination module | |
| KR20100082158A (ko) | 광원 구동 방법, 이를 수행하기 위한 광원 장치 및 이 광원장치를 갖는 표시 장치 | |
| JP2008112796A (ja) | 発光素子駆動装置および方法 | |
| JP2003122302A (ja) | 表示パネル駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080513 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111017 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |