JP4854626B2 - Low conductor amplifier - Google Patents

Low conductor amplifier Download PDF

Info

Publication number
JP4854626B2
JP4854626B2 JP2007219258A JP2007219258A JP4854626B2 JP 4854626 B2 JP4854626 B2 JP 4854626B2 JP 2007219258 A JP2007219258 A JP 2007219258A JP 2007219258 A JP2007219258 A JP 2007219258A JP 4854626 B2 JP4854626 B2 JP 4854626B2
Authority
JP
Japan
Prior art keywords
output
transistors
pair
amplifier
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007219258A
Other languages
Japanese (ja)
Other versions
JP2009055266A (en
Inventor
智基 塩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2007219258A priority Critical patent/JP4854626B2/en
Priority to KR1020080083353A priority patent/KR100985659B1/en
Priority to CN2008101467398A priority patent/CN101378247B/en
Publication of JP2009055266A publication Critical patent/JP2009055266A/en
Application granted granted Critical
Publication of JP4854626B2 publication Critical patent/JP4854626B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
    • H03F3/45372—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/297—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45188—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more current sources in the load

Description

本発明は、入力信号の変化を鈍らせて出力する低コンダクタアンプに関する。   The present invention relates to a low-conductor amplifier that dulls a change in an input signal and outputs the signal.

オーディオ装置など、スピーカから音声信号出力する装置において、ボリュームが大きく変化した場合に、ポップ音が生じる場合がある。これは、オーディオアンプにおける増幅率がボリューム変更に応じて大きく変更されることによる。このポップ音の発生を防止するには、ボリュームコントロール信号の立ち上がり、立ち下がりを鈍らせればよい。このように、信号を鈍らせるには、信号を鈍らせるためのコンデンサの容量を大きくするか、このコンデンサに供給する電流量を小さくすればよい。   In a device that outputs an audio signal from a speaker, such as an audio device, a pop sound may occur when the volume changes greatly. This is because the amplification factor in the audio amplifier is largely changed in accordance with the volume change. In order to prevent the pop sound from occurring, the rise and fall of the volume control signal may be blunted. Thus, in order to dull the signal, the capacity of the capacitor for dulling the signal may be increased or the amount of current supplied to the capacitor may be reduced.

特開２００５−７３０８２JP-A-2005-73082

しかし、コンデンサの容量を大きくすると、ＩＣなどの半導体集積回路に内蔵することが難しくなる。また、出力の電流量を小さくすると、それだけ雑音などの影響を大きく受けることになる。   However, when the capacitance of the capacitor is increased, it becomes difficult to incorporate the capacitor in a semiconductor integrated circuit such as an IC. Further, when the output current amount is reduced, the influence of noise and the like is greatly increased.

本発明は、入力信号の変化を鈍らせて出力する低コンダクタアンプであって、入力信号が正入力端に入力され、出力信号が負入力端にフィードバックされるオペアンプと、このオペアンプの出力によって駆動される差動アンプと、この差動アンプの出力によって充放電されて、前記出力信号を得るコンデンサと、を含み、前記差動アンプの電流源をパルス駆動するとともに、前記差動アンプは、定電流回路と、この定電流回路の定電流を流し、前記オペアンプの出力によって駆動される一対の差動トランジスタと、この一対の差動トランジスタに流れる電流をそれぞれ流す一対のカレントミラー入力側トランジスタと、この一対のカレントミラー入力側トランジスタに接続される一対のカレントミラー出力側トランジスタと、を含み、一対のカレントミラー出力側トランジスタ電流によって、前記コンデンサを充放電するとともに、前記一対のカレントミラー入力側トランジスタと、カレントミラー出力側トランジスタのミラー比は、１より小さいことを特徴とする。 The present invention is a low-conductance amplifier that dulls and outputs an input signal, and is driven by an operational amplifier in which the input signal is input to the positive input terminal and the output signal is fed back to the negative input terminal. a differential amplifier which is, being charged and discharged by the output of the differential amplifier comprises a capacitor for obtaining the output signal, the pulse driving current source of the differential amplifier, the differential amplifier includes a constant A current circuit, a pair of differential transistors that pass a constant current of the constant current circuit and are driven by the output of the operational amplifier, and a pair of current mirror input side transistors that respectively flow a current flowing through the pair of differential transistors; It includes a pair of current mirror output transistor connected to the pair of current mirror input transistors, a pair By Rent mirror output side transistor current, said capacitor with a charging and discharging, wherein a pair of current mirror input transistors, the mirror ratio of the current mirror output transistors are characterized by one less than that.

また、前記オペアンプは、入力信号と出力信号により動作する一対の差動トランジスタを有し、これら差動トランジスタは、ＭＯＳトランジスタで構成されることが好適である。   The operational amplifier has a pair of differential transistors that operate in response to an input signal and an output signal, and these differential transistors are preferably formed of MOS transistors.

本発明によれば、アンプの駆動電流をパルスとすることで、電流源の出力電流量は大きくしておきながら、トータルとしての電流量を小さくすることができ、コンデンサの容量を小さく維持して、出力波形を効果的に鈍らせることができる。   According to the present invention, by making the drive current of the amplifier into a pulse, the total amount of current can be reduced while keeping the output current amount of the current source large, and the capacitance of the capacitor can be kept small. The output waveform can be effectively blunted.

以下、本発明の実施形態について、図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

ボリュームコントロール信号は、オペアンプ１０の正入力端に入力される。オペアンプ１０は、相補的な２つの出力である、正出力、負出力を有する。正出力はＮ型トランジスタＴｒ１のゲートに供給され、負出力はＮ型トランジスタＴｒ２のゲートに供給される。２つのトランジスタＴｒ１，Ｔｒ２のソースは、共通接続され、定電流回路ＣＣ１を介し、グランドに接続されている。また、トランジスタＴｒ１のドレインは定電流回路ＣＣ２を介し、電源ＶＣＣに接続され、トランジスタＴｒ２のドレインは定電流回路ＣＣ３を介し、電源ＶＣＣに接続されている。   The volume control signal is input to the positive input terminal of the operational amplifier 10. The operational amplifier 10 has two outputs that are complementary, a positive output and a negative output. The positive output is supplied to the gate of the N-type transistor Tr1, and the negative output is supplied to the gate of the N-type transistor Tr2. The sources of the two transistors Tr1 and Tr2 are commonly connected and connected to the ground via the constant current circuit CC1. The drain of the transistor Tr1 is connected to the power supply VCC via the constant current circuit CC2, and the drain of the transistor Tr2 is connected to the power supply VCC via the constant current circuit CC3.

定電流回路ＣＣ２は、上側が電源に接続される定電流回路ＣＣ４とミラー接続されており、定電流回路ＣＣ３は上側が電源に接続される定電流回路ＣＣ５とミラー接続されている。また、定電流回路ＣＣ４の下側は、定電流回路ＣＣ６を介しグランドに接続され、定電流回路ＣＣ５の下側は、定電流回路ＣＣ７を介しグランドに接続されており、ＣＣ７とＣＣ６はカレントミラー接続されている。   The constant current circuit CC2 is mirror-connected to a constant current circuit CC4 whose upper side is connected to a power source, and the constant current circuit CC3 is mirror-connected to a constant current circuit CC5 whose upper side is connected to a power source. The lower side of the constant current circuit CC4 is connected to the ground via the constant current circuit CC6, and the lower side of the constant current circuit CC5 is connected to the ground via the constant current circuit CC7. CC7 and CC6 are current mirrors. It is connected.

また、定電流回路ＣＣ４と定電流回路ＣＣ６の接続点は、他端がグランドに接続されるコンデンサの一端に接続されるとともに、出力端に接続されている。   The connection point between the constant current circuit CC4 and the constant current circuit CC6 is connected to one end of a capacitor connected to the ground at the other end and to the output end.

そして、定電流回路ＣＣ１の電流量をＩとすると、定電流回路ＣＣ６，ＣＣ７の電流量は、Ｉ／４に設定されている。また、ＣＣ２とＣＣ４のミラー比およびＣＣ３とＣＣ５のミラー比は、１：２に設定されている。そこで、ＣＣ２，３に流れる電流は、基本がＩ／２であって、ＣＣ４，ＣＣ５になれる電流は基本がＩ／４である。   When the current amount of the constant current circuit CC1 is I, the current amounts of the constant current circuits CC6 and CC7 are set to I / 4. The mirror ratio between CC2 and CC4 and the mirror ratio between CC3 and CC5 are set to 1: 2. Therefore, the basic current flowing through CC2 and CC3 is I / 2, and the basic current flowing through CC4 and CC5 is I / 4.

また、オペアンプ１０の負入力端には、出力端が負帰還されている。従って、入力電圧に応じて出力端が入力電圧に一致するようにオペアンプ１０の出力が変化する。そして、オペアンプ１０の出力に応じて、トランジスタＴｒ１，Ｔｒ２に流れる電流が変化し、これに応じてＣＣ２，ＣＣ３に流れる電流が変化し、ＣＣ４，ＣＣ５に流れる電流が変化する。ＣＣ６，ＣＣ７に流れる電流は変化しないため、その差分がコンデンサＣに充放電され、このコンデンサＣの電圧に従って出力端の電圧が変化する。   Further, the output terminal is negatively fed back to the negative input terminal of the operational amplifier 10. Therefore, the output of the operational amplifier 10 changes so that the output terminal matches the input voltage according to the input voltage. The current flowing through the transistors Tr1 and Tr2 changes according to the output of the operational amplifier 10, the current flowing through CC2 and CC3 changes accordingly, and the current flowing through CC4 and CC5 changes. Since the current flowing through CC6 and CC7 does not change, the difference is charged and discharged in the capacitor C, and the voltage at the output terminal changes according to the voltage of the capacitor C.

ここで、定電流回路ＣＣ１は、パルス駆動されている。従って、定電流回路ＣＣ２，ＣＣ３，ＣＣ４，ＣＣ５に流れる電流もパルス駆動される。また、定電流回路ＣＣ５に流れる電流がない場合には、定電流回路ＣＣ７にも電流が流れず、定電流回路ＣＣ６にも電流は流れない。   Here, the constant current circuit CC1 is pulse-driven. Therefore, the current flowing through the constant current circuits CC2, CC3, CC4, CC5 is also pulse-driven. When there is no current flowing through the constant current circuit CC5, no current flows through the constant current circuit CC7 and no current flows through the constant current circuit CC6.

従って、定電流回路ＣＣ１をパルス駆動する際のデューティー比を小さくすることで、定電流回路などの電流量はそれほど小さくなくでき、定電流回路は通常のものとしておきながら、コンデンサＣの充放電電流を微少なものにできる。従って、コンデンサＣの容量を半導体集積回路内の内蔵できる小さなものにしながら、十分な時定数でボリュームコントロール信号を鈍らせることができる。   Therefore, by reducing the duty ratio when the constant current circuit CC1 is pulse-driven, the amount of current of the constant current circuit or the like can be made not so small, and the charge / discharge current of the capacitor C can be maintained while keeping the constant current circuit normal. Can be made minute. Therefore, the volume control signal can be dulled with a sufficient time constant while the capacitance of the capacitor C is small enough to be built in the semiconductor integrated circuit.

図２は、ボリュームコントロール信号が、最小レベルと最大レベルに変化した場合の入力（破線）と出力（実線）を示している。このように、図１の回路を用いることによって、ボリュームコントロール信号の急激な変化を鈍らせることができる。   FIG. 2 shows an input (broken line) and an output (solid line) when the volume control signal changes between the minimum level and the maximum level. Thus, by using the circuit of FIG. 1, a rapid change in the volume control signal can be dulled.

ここで、ボリュームコントロール信号の最小レベルと最大レベルの幅は、例えば１．０Ｖ程度に設定される。電子ボリュームコントロールでは、ＤＡＣ（Ｄ／Ａ変換器）を用い、デジタルの指令をアナログに変換しており、ＤＡＣが１００階調（通常入力は１２８階調などが採用されるが）であれば、最小コントロール電圧は、１０ｍＶとなる。一方、パルス幅変調によって、１つのパルスで充放電する電圧変化は、この最小コントロール電圧より小さくなければ、最小コントロール電圧での調整が達成できない。そこで、１つのパルスによる電圧変化を例えば２．５ｍＶ程度に設定する。   Here, the minimum level and the maximum level of the volume control signal are set to about 1.0 V, for example. In electronic volume control, a DAC (D / A converter) is used to convert a digital command into analog, and if the DAC is 100 gray scales (normally 128 gray scales are used), The minimum control voltage is 10 mV. On the other hand, adjustment with the minimum control voltage cannot be achieved unless the voltage change charged and discharged by one pulse is smaller than the minimum control voltage by pulse width modulation. Therefore, the voltage change by one pulse is set to about 2.5 mV, for example.

すなわち、図３に示すように、ボリュームコントロール信号が立ち上がったとき、バルス電流によってコンデンサＣが充電され、出力が階段状に立ち上がることになり、この１段に対応する１パルスの電流量によるコンデンサＣの電圧変化ΔＶが例えば２．５ｍＶに設定される。   That is, as shown in FIG. 3, when the volume control signal rises, the capacitor C is charged by the pulse current, and the output rises in a stepped manner, and the capacitor C by the amount of current of one pulse corresponding to this one stage. Is set to 2.5 mV, for example.

ここで、コンデンサＣの容量がＣ＝５０ｐＦ、定電流回路ＣＣ４，ＣＣ６の定電流をＩ’＝２．５μＡとすると、ΔＶ＝２．５ｍＶの変化のための充放電時間ｗはｗ＝Ｃ×ΔＶ／Ｉ’＝５０ｐＦ×２．５ｍＶ／２．５μＡ＝５０ｎｓｅｃとなる。なお、図４に示すように、ＰＷＭ制御におけるＰはＰＷＭの１周期であり、ｗ／Ｐがデューティー比となる。   Here, if the capacitance of the capacitor C is C = 50 pF and the constant current of the constant current circuits CC4 and CC6 is I ′ = 2.5 μA, the charge / discharge time w for the change of ΔV = 2.5 mV is w = C × ΔV / I ′ = 50 pF × 2.5 mV / 2.5 μA = 50 nsec. As shown in FIG. 4, P in the PWM control is one cycle of PWM, and w / P is the duty ratio.

また、Ｖ＝１Ｖの立ち上がりまたは立ち下がりに要する時間ｔは、ｔ＝Ｃ・Ｖ／Ｉ’・（ｗ／ｐ）であり、１．２８Ｖの変化に要する時間をａ（ｍｓｅｃ／１．２８Ｖ）とすると、ａ＝Ｃ・ｐ／Ｉ’・ｗ＝５０ｐＦ・ｐ／２．５μＡ・５０ｎｓｅｃとなり、ａ＝４００・ｐとなる。従って、Ｐを４×１０-6ｓｅｃ（２５０ｋＨｚ）とすると、ａ＝１．６ｍｓｅｃ／１．２８Ｖ、デューティー比１．２５％、Ｐを１６×１０-6ｓｅｃ（６２．５ｋＨｚ）とすると、ａ＝６．４ｍｓｅｃ／１．２８Ｖ、デューティー比３．１２５％などとなる。 Further, the time t required for the rise or fall of V = 1V is t = C · V / I ′ · (w / p), and the time required for the change of 1.28V is a (msec / 1.28V). Then, a = C · p / I ′ · w = 50 pF · p / 2.5 μA · 50 nsec, and a = 400 · p. Therefore, if P is 4 × 10 −6 sec (250 kHz), a = 1.6 msec / 1.28 V, duty ratio 1.25%, and P is 16 × 10 −6 sec (62.5 kHz), a = 6.4 msec / 1.28 V, duty ratio 3.125%, etc.

このように、パルスのデューティー比を１％以下にすることによって、ａを数ｍｓｅｃ以上とすることができる。従って、小さな容量のコンデンサを利用して、大きな時定数を得て、ボリュームコントロール信号の立ち上がり、立ち下がりを鈍らせ、ポップ音を防止することができる。   Thus, by setting the duty ratio of the pulse to 1% or less, a can be set to several msec or more. Therefore, a large time constant can be obtained by using a capacitor having a small capacity, and the rising and falling of the volume control signal can be blunted to prevent a pop sound.

ここで、図１におけるミラー接続された２つの定電流回路は、例えば図５に示すようなカレントミラー回路で構成すればよい。図においてはバイポーラトランジスタを示したが、ＭＯＳ型トランジスタなどでもよい。さらに、定電流回路ＣＣ７およびＣＣ６は、Ｎ型のトランジスタによるカレントミラー回路で構成される。   Here, the two mirror-connected constant current circuits in FIG. 1 may be configured by a current mirror circuit as shown in FIG. 5, for example. Although a bipolar transistor is shown in the figure, a MOS transistor or the like may be used. Furthermore, the constant current circuits CC7 and CC6 are formed of a current mirror circuit using N-type transistors.

また、図１におけるパルス駆動する定電流回路ＣＣ１は、例えば図６のような構成にできる。電流Ｉを流す定電流回路からの電流Ｉをドレイン・ゲート間が短絡されたＮ型のカレントミラー入力側トランジスタＭ１に流し、同一の電流をゲートが共通接続されたＮ型のカレントミラー出力側トランジスタＭ２に流す。カレントミラー入力側トランジスタＭ１のソースには、常時オンのトランジスタＭ３を介しグランドに接続する。一方、カレントミラー出力側トランジスタＭ２のソースには、ソースがグランドに接続されたＮ型のトランジスタＭ４のドレインを接続し、このトランジスタのゲートにパルスを入力する。   Further, the constant current circuit CC1 for pulse driving in FIG. 1 can be configured as shown in FIG. 6, for example. The current I from the constant current circuit for supplying the current I is supplied to the N-type current mirror input side transistor M1 whose drain and gate are short-circuited, and the same current is supplied to the N-type current mirror output side transistor commonly connected to the gate. Flow to M2. The source of the current mirror input side transistor M1 is connected to the ground through the always-on transistor M3. On the other hand, the drain of the N-type transistor M4 whose source is connected to the ground is connected to the source of the current mirror output side transistor M2, and a pulse is input to the gate of this transistor.

この回路によって、トランジスタＭ２に流れる電流はＩであり、トランジスタＭ４がオンしている期間だけ流れる。従って、トランジスタＭ４のゲートに供給されるパルスがＨレベルの時のみにトランジスタＭ２に電流Ｉを流すことができる。   With this circuit, the current flowing through the transistor M2 is I and flows only while the transistor M4 is on. Therefore, the current I can flow through the transistor M2 only when the pulse supplied to the gate of the transistor M4 is at the H level.

さらに、図７には、オペアンプ１０の構成例が示されている。一対の入力のうち負入力はＮ型トランジスタＭ１１のゲート，正入力はＮ型トランジスタＭ１２のゲートに入力される。これらトランジスタＭ１１，Ｍ１２のソースは、定電流回路ＣＣ１１を介しグランドに接続されている。また、トランジスタＭ１１のドレインは、Ｐ型のトランジスタＭ１３を介し電源に接続され、トランジスタＭ１２のドレインは、Ｐ型のトランジスタＭ１４を介し電源に接続され、これらトランジスタＭ１３，Ｍ１４のゲートは共通接続され、トランジスタＭ１３のドレイン・ゲート間は短絡している。トランジスタＭ１２とＭ１４のドレイン同士の接続手は、Ｐ型トランジスタＭ１５のゲートに接続されている。トランジスタＭ１５のソースは電源に接続され、ドレインは定電流回路ＣＣ１２を介しグランドに接続されている。   Further, FIG. 7 shows a configuration example of the operational amplifier 10. Of the pair of inputs, the negative input is input to the gate of the N-type transistor M11, and the positive input is input to the gate of the N-type transistor M12. The sources of these transistors M11 and M12 are connected to the ground via a constant current circuit CC11. The drain of the transistor M11 is connected to the power supply via the P-type transistor M13, the drain of the transistor M12 is connected to the power supply via the P-type transistor M14, and the gates of these transistors M13 and M14 are connected in common. The drain and gate of the transistor M13 are short-circuited. The connection between the drains of the transistors M12 and M14 is connected to the gate of the P-type transistor M15. The source of the transistor M15 is connected to the power supply, and the drain is connected to the ground via the constant current circuit CC12.

また、トランジスタＭ１５のゲート・ドレイン間はコンデンサＣ１１で接続されており、このトランジスタＭ１５と定電流回路ＣＣ１２の接続点が出力端となっている。   The gate and drain of the transistor M15 are connected by a capacitor C11, and the connection point between the transistor M15 and the constant current circuit CC12 is an output terminal.

このような回路において、トランジスタＭ１１のゲートには、上記コンデンサＣの上側電圧が負帰還され、トランジスタＭ１２のゲートに入力信号が供給される。そして、両入力の差に応じた電圧がトランジスタＭ１５のゲートに印加され、それに応じた電圧が出力端ＯＵＴ（＋）から出力される。   In such a circuit, the upper voltage of the capacitor C is negatively fed back to the gate of the transistor M11, and an input signal is supplied to the gate of the transistor M12. A voltage corresponding to the difference between the two inputs is applied to the gate of the transistor M15, and a voltage corresponding to the voltage is output from the output terminal OUT (+).

図１において、オペアンプ１０は正負の出力があるが、この図７は、出力端として正出力端を１つだけ設けた例を示している。このような１出力の場合には、差動トランジスタＴｒ２のゲートを基準電圧に設定すればよい。また、オペアンプ１０として、正負一対の出力を形成したものを採用してもよい。   In FIG. 1, the operational amplifier 10 has positive and negative outputs, but FIG. 7 shows an example in which only one positive output terminal is provided as an output terminal. In the case of such one output, the gate of the differential transistor Tr2 may be set to the reference voltage. Further, the operational amplifier 10 may be one in which a pair of positive and negative outputs are formed.

ここで、重要なことは、オペアンプ１０の一対の差動トランジスタＭ１１，Ｍ１２にＭＯＳトランジスタを使用することである。もし、差動トランジスタにバイポーラトランジスタを用いると、負帰還路からベース電流が供給されてしまい、コンデンサＣの電圧が変動してしまう。オペアンプ１０の入力側の差動トランジスタにＭＯＳトランジスタを用いることによって、図１のコンデンサＣの上側電圧をトランジスタＭ１１のゲートに入力しても電流が流れる必要がなく、出力信号が変化してしまうことを防止することができる。   Here, what is important is that MOS transistors are used for the pair of differential transistors M11 and M12 of the operational amplifier 10. If a bipolar transistor is used as the differential transistor, the base current is supplied from the negative feedback path, and the voltage of the capacitor C fluctuates. By using a MOS transistor as the differential transistor on the input side of the operational amplifier 10, even if the upper voltage of the capacitor C in FIG. 1 is input to the gate of the transistor M11, no current flows and the output signal changes. Can be prevented.

実施形態に係る低コンダクタアンプの構成を示す図である。It is a figure which shows the structure of the low conductor amplifier which concerns on embodiment. 入力および出力の波形を示す図である。It is a figure which shows the waveform of an input and an output. 階段状の立ち上がりを示す図である。It is a figure which shows the step-like rise. ＰＷＭ制御を示す図である。It is a figure which shows PWM control. ミラー構成の例を示す図であるIt is a figure which shows the example of a mirror structure. 定電流回路のパルス駆動の構成を示す図である。It is a figure which shows the structure of pulse drive of a constant current circuit. オペアンプの構成例を示す図である。It is a figure which shows the structural example of an operational amplifier.

符号の説明Explanation of symbols

ＣＣ１〜ＣＣ７，ＣＣ１１，ＣＣ１２ 定電流回路、Ｍ１〜Ｍ４，Ｍ１１〜Ｍ１５，Ｔｒ１，Ｔｒ２ トランジスタ。   CC1-CC7, CC11, CC12 constant current circuit, M1-M4, M11-M15, Tr1, Tr2 transistors.

Claims (2)

入力信号の変化を鈍らせて出力する低コンダクタアンプであって、
入力信号が正入力端に入力され、出力信号が負入力端にフィードバックされるオペアンプと、
このオペアンプの出力によって駆動される差動アンプと、
この差動アンプの出力によって充放電されて、前記出力信号を得るコンデンサと、
を含み、
前記差動アンプの電流源をパルス駆動するとともに、
前記差動アンプは、
定電流回路と、この定電流回路の定電流を流し、前記オペアンプの出力によって駆動される一対の差動トランジスタと、この一対の差動トランジスタに流れる電流をそれぞれ流す一対のカレントミラー入力側トランジスタと、
この一対のカレントミラー入力側トランジスタに接続される一対のカレントミラー出力側トランジスタと、
を含み、
一対のカレントミラー出力側トランジスタ電流によって、前記コンデンサを充放電するとともに、前記一対のカレントミラー入力側トランジスタと、カレントミラー出力側トランジスタのミラー比は、１より小さいことを特徴とする低コンダクタアンプ。 A low-conductor amplifier that dulls the output signal and outputs it.
An operational amplifier in which an input signal is input to the positive input terminal and an output signal is fed back to the negative input terminal;
A differential amplifier driven by the output of this operational amplifier;
Is charged and discharged by the output of the differential amplifier, and a capacitor to obtain the output signal,
Including
While pulse driving the current source of the differential amplifier ,
The differential amplifier is
A constant current circuit, a pair of differential transistors that pass a constant current of the constant current circuit and are driven by the output of the operational amplifier, and a pair of current mirror input side transistors that respectively flow currents flowing through the pair of differential transistors; ,
A pair of current mirror output side transistors connected to the pair of current mirror input side transistors;
Including
A low-conductance amplifier , wherein the capacitor is charged and discharged by a pair of current mirror output side transistor currents, and a mirror ratio of the pair of current mirror input side transistors and current mirror output side transistors is smaller than 1 . 請求項１に記載の低コンダクタアンプにおいて、
前記オペアンプは、入力信号と出力信号により動作する一対の差動トランジスタを有し、これら差動トランジスタは、ＭＯＳトランジスタで構成されることを特徴とする低コンダクタアンプ。 The low conductor amplifier according to claim 1,
The operational amplifier has a pair of differential transistors that operate in response to an input signal and an output signal, and the differential transistors are composed of MOS transistors.
JP2007219258A 2007-08-27 2007-08-27 Low conductor amplifier Expired - Fee Related JP4854626B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007219258A JP4854626B2 (en) 2007-08-27 2007-08-27 Low conductor amplifier
KR1020080083353A KR100985659B1 (en) 2007-08-27 2008-08-26 Low conductor amp
CN2008101467398A CN101378247B (en) 2007-08-27 2008-08-27 Low conductor amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007219258A JP4854626B2 (en) 2007-08-27 2007-08-27 Low conductor amplifier

Publications (2)

Publication Number Publication Date
JP2009055266A JP2009055266A (en) 2009-03-12
JP4854626B2 true JP4854626B2 (en) 2012-01-18

Family

ID=40421621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007219258A Expired - Fee Related JP4854626B2 (en) 2007-08-27 2007-08-27 Low conductor amplifier

Country Status (3)

Country Link
JP (1) JP4854626B2 (en)
KR (1) KR100985659B1 (en)
CN (1) CN101378247B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101834570B (en) * 2010-05-19 2012-03-14 成都九洲迪飞科技有限责任公司 Signal amplification circuit of sender

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5850716A (en) * 1981-09-19 1983-03-25 Toshiba Corp Insulation treatment for electrical apparatus
US4563655A (en) * 1984-04-02 1986-01-07 Hewlett-Packard Company AGC Circuit
JPH0683012B2 (en) * 1986-03-27 1994-10-19 ソニー株式会社 Integrator circuit
JP2804152B2 (en) * 1990-04-03 1998-09-24 株式会社東芝 Micro current circuit
JP3102020B2 (en) * 1990-08-15 2000-10-23 日本電気株式会社 Operational amplifier circuit
JP3020235B2 (en) * 1991-10-25 2000-03-15 日本電信電話株式会社 Semiconductor constant voltage generator
JPH06215597A (en) * 1993-01-13 1994-08-05 Kinseki Ltd Input circuit of charge coupled device
JPH10188589A (en) * 1996-12-26 1998-07-21 Canon Inc Sample and hold circuit
JP3456904B2 (en) 1998-09-16 2003-10-14 松下電器産業株式会社 Power supply circuit provided with inrush current suppression means and integrated circuit provided with this power supply circuit
JP2002185260A (en) * 2000-12-19 2002-06-28 Canon Inc Amplifier and image pickup device
KR100542685B1 (en) * 2001-06-18 2006-01-16 매그나칩 반도체 유한회사 Operational transconductance amplifier for output buffer
US6788133B2 (en) * 2003-01-06 2004-09-07 Faraday Technology Corp. Reference voltage providing circuit
JP2005037897A (en) * 2003-06-23 2005-02-10 Sanyo Electric Co Ltd Amplifier circuit
US7170352B1 (en) * 2005-05-04 2007-01-30 National Semiconductor Corporation Apparatus and method for dynamic time-dependent amplifier biasing

Also Published As

Publication number Publication date
KR100985659B1 (en) 2010-10-05
JP2009055266A (en) 2009-03-12
CN101378247A (en) 2009-03-04
CN101378247B (en) 2011-08-10
KR20090023169A (en) 2009-03-04

Similar Documents

Publication Publication Date Title
US8575986B2 (en) Level shift circuit and switching regulator using the same
JP4921106B2 (en) Buffer circuit
US7764123B2 (en) Rail to rail buffer amplifier
JP5511569B2 (en) Voltage regulator
JP2012191745A (en) Power circuit system
US20060226908A1 (en) Differential amplifying method and apparatus operable with a wide range input voltage
JP2011211443A (en) Differential amplifier circuit
US20080204101A1 (en) Hysteresis characteristic input circuit including resistors capable of suppressing penetration current
TW201427279A (en) Semiconductor device
JP4351882B2 (en) Digital power amplifier
TWI535196B (en) Amplifier and method of operating the same
JP2008262327A (en) Voltage regulator
JP4076373B2 (en) Electronic device having audio output device
JP4854626B2 (en) Low conductor amplifier
JP7431528B2 (en) semiconductor amplifier circuit
JP2007235815A (en) Level converting circuit
JP2008152433A (en) Voltage regulator
JP5193590B2 (en) Oscillator circuit
JP2008135834A (en) Operational amplifier circuit
JP4268890B2 (en) Reference voltage generator
JP2006108778A (en) Output circuit
JP3385100B2 (en) Operational amplifier
JP2012156826A (en) Comparator
JP4211369B2 (en) AGC circuit
KR101270754B1 (en) Clock generator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110525

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees