JP4853620B2 - Multiprocessor system and initial startup method and program - Google Patents

Multiprocessor system and initial startup method and program Download PDF

Info

Publication number
JP4853620B2
JP4853620B2 JP2005354989A JP2005354989A JP4853620B2 JP 4853620 B2 JP4853620 B2 JP 4853620B2 JP 2005354989 A JP2005354989 A JP 2005354989A JP 2005354989 A JP2005354989 A JP 2005354989A JP 4853620 B2 JP4853620 B2 JP 4853620B2
Authority
JP
Japan
Prior art keywords
processor
physical
processors
logical
emulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005354989A
Other languages
Japanese (ja)
Other versions
JP2007157060A (en
Inventor
達郎 橋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2005354989A priority Critical patent/JP4853620B2/en
Publication of JP2007157060A publication Critical patent/JP2007157060A/en
Application granted granted Critical
Publication of JP4853620B2 publication Critical patent/JP4853620B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Hardware Redundancy (AREA)

Description

本発明は、異なるアーキテクチャのプロセッサ(CPU:中央処理装置)をエミュレーションにより実現するマルチプロセッサシステムに関し、特に、マルチプロセッサシステム立ち上げ時の故障発生に対応した救済処理を可能とするマルチプロセッサシステムに関する。   The present invention relates to a multiprocessor system that implements processors (CPUs: central processing units) of different architectures by emulation, and more particularly to a multiprocessor system that enables repair processing corresponding to the occurrence of a failure when the multiprocessor system is started up.

従来、複数のプロセッサを有するマルチプロセッサシステムにおいては、システムの立ち上げ時に故障したプロセッサが存在した場合、その故障したプロセッサを切り離して立ち上げていた。   Conventionally, in a multiprocessor system having a plurality of processors, when there is a failed processor when the system is started up, the failed processor is separated and started up.

上記のような故障したプロセッサを切り離すことによる性能低下を防止するための技術として、特許文献1(特開2000−76216号公報)には予備のプロセッサを複数予め設け、障害発生時にその予備のプロセッサへ切り替えるという技術が開示されている。   As a technique for preventing performance degradation caused by disconnecting a failed processor as described above, Patent Document 1 (Japanese Patent Laid-Open No. 2000-76216) is provided with a plurality of spare processors in advance, and the spare processor is provided when a failure occurs. A technique of switching to is disclosed.

また、特許文献2(特開2000−181890号公報)には、主プロセッサに故障が発生したときに、複数の従プロセッサの中から主プロセッサの機能を実行するに最適な従プロセッサを選択する技術が開示されている。   Patent Document 2 (Japanese Patent Application Laid-Open No. 2000-181890) discloses a technique for selecting an optimum slave processor for executing a function of a main processor from a plurality of slave processors when a failure occurs in the main processor. Is disclosed.

また、特許文献3(特開2001−14290号公報)には、各プロセッサのそれぞれにいずれかのプロセッサが故障した際に、故障していないプロセッサの中からシステム制御プロセッサを決定し、決定されたシステムプロセッサによりシステムを再開する手段を設けることが開示されている。
特開2000−76216号公報 特開2000−181890号公報 特開2001−14290号公報
Further, in Patent Document 3 (Japanese Patent Application Laid-Open No. 2001-14290), when any one of the processors fails, the system control processor is determined from the non-failed processors. It is disclosed to provide means for restarting the system by the system processor.
JP 2000-76216 A JP 2000-181890 A JP 2001-14290 A

上述した特許文献1ないし特許文献3のマルチプロセッサシステムのいずれにおいても、システムの立ち上げ時に故障したプロセッサが存在した場合、その故障したプロセッサを切り離して立ち上げていた。特許文献1に開示される技術では予備のプロセッサを複数予め設け、障害発生時にその予備のプロセッサへ切り替えられる。   In any of the multiprocessor systems disclosed in Patent Document 1 to Patent Document 3 described above, if there is a failed processor when the system is started up, the failed processor is separated and started up. In the technique disclosed in Patent Document 1, a plurality of spare processors are provided in advance, and when a failure occurs, the spare processor is switched to.

また、特許文献2に開示される技術では、複数の従プロセッサの中から主プロセッサの機能を実行するに最適な従プロセッサが選択される。   In the technique disclosed in Patent Document 2, the optimum slave processor for executing the function of the master processor is selected from the plurality of slave processors.

特許文献3に開示される技術では、各プロセッサのそれぞれにいずれかのプロセッサが故障した際に、故障していないプロセッサの中からシステム制御プロセッサが決定されて使用される。   In the technique disclosed in Patent Document 3, when any of the processors fails in each of the processors, the system control processor is determined from the non-failed processors and used.

上記の特許文献に記載の技術のいずれにおいても、予め機能が限定された予備のプロセッサを主となるプロセッサとして用いることが行われているが、マルチプロセッサシステムでは、各プロセッサの機能は固有な機能とされることが多いため、各プロセッサの種類ごとに予備を設ける構成とするとシステムが冗長となるという問題点がある。   In any of the techniques described in the above-mentioned patent documents, a spare processor whose function is limited in advance is used as a main processor. In a multiprocessor system, each processor has a unique function. Therefore, there is a problem in that the system becomes redundant when a spare is provided for each type of processor.

また、マルチプロセッサシステムを構成するプロセッサの機能のうち、入出力を制御する機能を備えるプロセッサはシステム制御する上で必須のものであり、このような必須の機能を有するプロセッサが機能しないと再立ち上げを行うことができず、システム運用継続は不可となり、特に重要である。   Of the functions of the processors constituting the multiprocessor system, a processor having a function of controlling input / output is indispensable for controlling the system. If a processor having such an essential function does not function, the processor is restarted. This is particularly important because the system operation cannot be continued.

本発明は上述したような従来技術が有する問題点に鑑みてなされたものであって、確実な再立ち上げが行われるとともにシステムが冗長となることのないマルチプロセッサシステムを実現することを目的とする。   The present invention has been made in view of the problems of the prior art as described above, and aims to realize a multiprocessor system in which a reliable restart is performed and the system does not become redundant. To do.

本発明の目的は、上記問題を解消し、システムに必須の機能を分担するプロセッサが故障しても次のシステム立ち上げ時に必ず運用継続を可能とすることができるマルチプロセッサシステムを提供することにある。   An object of the present invention is to provide a multiprocessor system that can solve the above-described problems and can always continue operation at the time of the next system startup even if a processor that shares functions essential to the system fails. is there.

本発明のマルチプロセッサシステムは、複数のプロセッサを具備し、エミュレーションにより、各プロセッサが機能が異なるアーキテクチャのシステムを実現するマルチプロセッサシステムであって、
システム立ち上げ時に前記複数のプロセッサのそれぞれが行った初期診断試験の結果を保持する構成レジスタを具備し、
前記複数のプロセッサは、前記構成レジスタに保持されている初期診断試験の結果が正常であるプロセッサの中で、物理プロセッサ番号が最若番のプロセッサをブートストラッププロセッサとし、
前記ブートストラッププロセッサは、エミュレーションで実現される論理プロセッサ番号に対して、入出力制御プロセッサであるかを示す属性と、物理プロセッサ番号を示す物理IDと、当該論理プロセッサの有効/無効情報とを含む論理プロセッサ情報表にて、入出力制御用として定義される論理プロセッサの中で物理プロセッサ番号が最若番の論理プロセッサに、自身の物理プロセッサ番号を割り当て、それまで前記論理プロセッサ情報表にて自身の物理IDが割り当てられていた論理プロセッサについては無効とすることを特徴とする。
The multiprocessor system of the present invention is a multiprocessor system that includes a plurality of processors and realizes a system having an architecture in which each processor has different functions by emulation,
A configuration register for holding a result of an initial diagnostic test performed by each of the plurality of processors at the time of system startup;
Among the plurality of processors, the processor having the lowest physical processor number among the processors having the normal initial diagnostic test result held in the configuration register is the bootstrap processor,
The bootstrap processor includes, for a logical processor number realized by emulation, an attribute indicating whether it is an input / output control processor, a physical ID indicating a physical processor number, and valid / invalid information of the logical processor. Assigns its own physical processor number to the logical processor with the lowest physical processor number among the logical processors defined for I / O control in the logical processor information table. The logical processor to which the physical ID is assigned is invalidated.

本発明のマルチプロセッサシステムの初期立ち上げ方法は、複数のプロセッサを具備し、エミュレーションにより、各プロセッサが機能が異なるアーキテクチャのシステムを実現するマルチプロセッサシステムで行われる初期立ち上げ方法であって、
システム立ち上げ時に前記複数のプロセッサが、それぞれ初期診断試験を行うステップと、
前記初期診断試験の結果が正常であるプロセッサの中で、物理プロセッサ番号が最若番のプロセッサをブートストラッププロセッサとするステップと、
前記ブートストラッププロセッサが、エミュレーションで実現される論理プロセッサ番号に対して、入出力制御プロセッサであるかを示す属性と、物理プロセッサ番号を示す物理IDと、当該論理プロセッサの有効/無効情報とを含む論理プロセッサ情報表にて、入出力制御用として定義される論理プロセッサの中で物理プロセッサ番号が最若番の論理プロセッサに、自身の物理プロセッサ番号を割り当て、それまで前記論理プロセッサ情報表にて自身の物理IDが割り当てられていた論理プロセッサについては無効とするステップと、を有することを特徴とする。
An initial start-up method of a multiprocessor system according to the present invention is an initial start-up method performed in a multiprocessor system that includes a plurality of processors, and each processor realizes a system having an architecture having different functions by emulation.
A plurality of processors each performing an initial diagnostic test at the time of system startup;
Among the processors having normal results of the initial diagnostic test, the processor having the youngest physical processor number as a bootstrap processor;
The bootstrap processor includes, for a logical processor number realized by emulation, an attribute indicating whether it is an input / output control processor, a physical ID indicating a physical processor number, and valid / invalid information of the logical processor. Assigns its own physical processor number to the logical processor with the lowest physical processor number among the logical processors defined for I / O control in the logical processor information table. And a step of invalidating the logical processor to which the physical ID is assigned.

本発明のプログラムは、上記の方法をコンピュータシステムに実行させる。   The program of the present invention causes a computer system to execute the above method.

上記のように構成される本発明においては、初期診断試験の結果、正常とされたプロセッサが最初にブートストラッププロセッサとされる。ブートストラッププロセッサは、この後、入出力制御用と定義されたプロセッサに自身の物理プロセッサ番号を割り当てるので、以降は入出力制御用のプロセッサにより確実な立ち上げ処理が行われることとなる。   In the present invention configured as described above, the processor that is normal as a result of the initial diagnostic test is first set as the bootstrap processor. Thereafter, the bootstrap processor assigns its own physical processor number to the processor defined to be for input / output control, and thereafter, the startup process is surely performed by the processor for input / output control.

本発明による効果は、マルチプロセッサ上でエミュレーションにより異なるアーキテクチャのコンピュータを実現する場合、システムディスク等のシステムのコアとなるデバイスの入出力制御を行うプロセッサを常時構成する事を可能としてシステムが継続稼働出来ると言う効果がある。   The effect of the present invention is that when a computer with a different architecture is realized by emulation on a multiprocessor, it is possible to always configure a processor that performs input / output control of a system core device such as a system disk, and the system continues to operate. There is an effect that it can be done.

その理由は、ベアのマルチプロセッサのBSP(ブートストラッププロセッサ)を上記入出力制御プロセッサに割り当てることにより常時該プロセッサを構成できる。   The reason is that the processor can always be configured by assigning a bare multiprocessor BSP (bootstrap processor) to the input / output control processor.

次に、本発明の実施の形態について図面を参照して詳細に説明する。   Next, embodiments of the present invention will be described in detail with reference to the drawings.

図1は、本発明の一実施の形態としてのマルチプロセッサシステムの構成を示すブロック図である。   FIG. 1 is a block diagram showing a configuration of a multiprocessor system as an embodiment of the present invention.

図1に示すシステムは、CPU(プロセッサ)1〜4と、チップセット5と、メモリ6と、IDバス7と、CPUバス8から構成されている。   The system shown in FIG. 1 includes CPUs (processors) 1 to 4, a chip set 5, a memory 6, an ID bus 7, and a CPU bus 8.

チップセット5は各CPU1〜4、メモリ6、IDバス7と、CPUバス8と接続している。   The chip set 5 is connected to the CPUs 1 to 4, the memory 6, the ID bus 7, and the CPU bus 8.

CPU1〜4は、システムを構成するハードウェアとして物理的な識別番号が付与されたもので、CPUバス8を経由してチップセット5にその配下として接続され、チップセット5を介してメモリ6へのアクセスが可能とされ、また、IOバス7を経由して周辺装置(不図示)へのアクセスが可能とされている。   The CPUs 1 to 4 are assigned with physical identification numbers as hardware constituting the system, and are connected to the chip set 5 via the CPU bus 8 and connected to the memory 6 via the chip set 5. And peripheral devices (not shown) can be accessed via the IO bus 7.

CPU1〜4のそれぞれには、システムにおいてユニークな識別番号9(物理ID#0〜ID#3)がチップセット5により分配されている。   A unique identification number 9 (physical ID # 0 to ID # 3) in the system is distributed by the chipset 5 to each of the CPUs 1 to 4.

チップセット5を構成する構成レジスタ51は、システム立ち上げ時に行われる初期診断試験等の結果として異常が検出されたCPUを記憶し、その有効/無効を記憶するレジスタである。   The configuration register 51 that constitutes the chipset 5 is a register that stores a CPU in which an abnormality is detected as a result of an initial diagnostic test or the like performed at the time of system startup, and stores validity / invalidity thereof.

CPU1〜4およびチップセット5はメモリ6に格納されたプログラムを実行する。このメモリ6としては、フロッピーディスク、CD−ROM等の外部記憶媒体やROM(リードオンリメモリ)が使用可能であり、本発明はメモリ6に格納されるプログラムを含む。   The CPUs 1 to 4 and the chip set 5 execute programs stored in the memory 6. As the memory 6, an external storage medium such as a floppy disk or a CD-ROM or a ROM (read only memory) can be used, and the present invention includes a program stored in the memory 6.

本発明はエミュレーションで実現されるコンピュータシステムである。各CPU1〜4はエミュレーションにより、機能が異なるアーキテクチャのシステムを実現するものであり、チップセット5、メモリ6、およびIOバス7を介して接続される外部機器がエミュレータとして機能し、マルチプロセッサシステムの構成が決定される。   The present invention is a computer system realized by emulation. Each of the CPUs 1 to 4 realizes a system with an architecture having different functions by emulation. The external device connected via the chipset 5, the memory 6, and the IO bus 7 functions as an emulator, and the multiprocessor system The configuration is determined.

なお、以下の説明では、CPU(プロセッサ)の識別番号として以下のものを用いる。   In the following description, the following are used as CPU (processor) identification numbers.

論理プロセッサ番号(0〜n):エミュレーションで実現されるコンピュータを構成するプロセッサの識別番号
物理プロセッサ番号(0〜m):図1に示されるハードウェアを構成する物理的なプロセッサの識別番号
識別番号9:物理プロセッサ番号を切り分ける為の信号で、物理プロセッサ番号と同じと考えてよいもの
物理ID:実際にコード化された物理プロセッサ番号を示すもので、内容は物理プロセッサ番号と同じ
以上、実施例の構成を述べたが、CPU1〜4自体やチップセットの詳細は当業者にとってよく知られており、また、本発明とは直接関係しないので、その詳細な構成は省略する。
Logical processor number (0 to n): Identification number of the processor constituting the computer realized by emulation Physical processor number (0 to m): Identification number of the physical processor constituting the hardware shown in FIG. 1 Identification number 9: Signal for isolating the physical processor number, which may be considered the same as the physical processor number Physical ID: Indicates the physical processor number actually encoded, and the content is the same as the physical processor number Although the details of the CPUs 1 to 4 and the chip set are well known to those skilled in the art and are not directly related to the present invention, the detailed configuration is omitted.

図3は本実施形態の動作を示すフローチャートであり、以下に、図3を参照して本実施形態の動作について説明する。   FIG. 3 is a flowchart showing the operation of the present embodiment. Hereinafter, the operation of the present embodiment will be described with reference to FIG.

マルチプロセッサシステムは電源投入されると、最初に各プロセッサ(CPU1〜4)のそれぞれが初期診断試験を開始し、その結果がCPUバス8を介してチップセット5に送られ、チップセット5内の構成レジスタ51に反映される(ステップS31)。   When the multiprocessor system is turned on, each of the processors (CPU1 to CPU4) first starts an initial diagnostic test, and the result is sent to the chipset 5 via the CPU bus 8, It is reflected in the configuration register 51 (step S31).

構成レジスタ51には、各プロセッサについて、初期診断結果が良好であれば「1」が設定され、異常あるいは設定するまで到達できない場合には「1」は設定されない。つまり、「1」が設定されたプロセッサは、存在し、異常のない正常なプロセッサであることを意味する。   In the configuration register 51, “1” is set for each processor if the initial diagnosis result is good, and “1” is not set if it is abnormal or cannot be reached until it is set. That is, a processor with “1” set is present and is a normal processor without any abnormality.

次に、各プロセッサは、正常なプロセッサのうち、物理プロセッサ番号が最若番のプロセッサをBSP(ブートストラッププロセッサ)、つまり、第一のプロセッサとして決定する(ステップS32)。図3に示す例では、物理プロセッサ番号が1のプロセッサ1(図1中のCPU1)がBSPとして決定される。以降のステップS33〜S37は、プロセッサ1により行われる。   Next, each processor determines a processor having the youngest physical processor number among normal processors as a BSP (bootstrap processor), that is, a first processor (step S32). In the example shown in FIG. 3, the processor 1 (CPU 1 in FIG. 1) having the physical processor number 1 is determined as the BSP. The subsequent steps S33 to S37 are performed by the processor 1.

BSPとなったプロセッサ1は以降の初期設定処理のマスタとして動作し、以下の制御を行う。   The processor 1 that has become the BSP operates as a master for subsequent initial setting processing and performs the following control.

まず、構成レジスタ51の格納内容をチップセット5から取り込み、物理プロセッサ情報表を作成する(ステップS33)。   First, the stored contents of the configuration register 51 are fetched from the chip set 5 and a physical processor information table is created (step S33).

物理プロセッサ情報表は、図2(b)に示すように、物理プロセッサ番号0〜mに対して、有効(正常)かどうかの情報、BSPであるか否かの情報、物理ID等からなる。   As shown in FIG. 2B, the physical processor information table includes information on whether or not the physical processor numbers 0 to m are valid (normal), information on whether or not a BSP, a physical ID, and the like.

物理プロセッサ情報表が生成され、その中のBSPとなっている(BSPとなっているのは一つしかない)自身の物理ID(コード化された物理プロセッサ番号)を得る(ステップS34)。   A physical processor information table is generated, and the physical ID (coded physical processor number) of the BSP (only one BSP) is obtained (step S34).

次に、初期の論理プロセッサ情報表を得る(ステップS35)。論理プロセッサ情報表は、図2(a)に示すように、論理プロセッサ番号0〜nに対して、属性、論理ID、物理ID等からなる。   Next, an initial logical processor information table is obtained (step S35). As shown in FIG. 2A, the logical processor information table includes attributes, logical IDs, physical IDs, and the like for the logical processor numbers 0 to n.

論理プロセッサ情報表はエミュレーションで実現されるコンピュータシステムの構成(障害等の無い初期の構成)を定義したもので、不図示の外部記憶装置あるいは内部記憶装置(フラッシュメモリ)等から取り込むことによって得られる。この論理プロセッサ情報表の初期値は、個々のプロセッサに予め決められた規定の構成を示している。   The logical processor information table defines the configuration of a computer system (initial configuration free of faults) realized by emulation, and is obtained by importing from an external storage device (not shown) or an internal storage device (flash memory). . The initial value of the logical processor information table indicates a prescribed configuration predetermined for each processor.

論理プロセッサ情報表に示される属性は、該プロセッサが演算処理プロセッサとして割り当てられたプロセッサか、あるいは入出力制御プロセッサとして割り当てられたプロセッサか等を表している。   The attribute shown in the logical processor information table represents whether the processor is assigned as an arithmetic processing processor or a processor assigned as an input / output control processor.

ステップS32にてBSPと定められたプロセッサ1は、初期の論理プロセッサ情報表を得ると、これに示される属性が入出力制御プロセッサであるとともに物理IDが示す物理プロセッサ番号が最若番のプロセッサを検索し、これにステップS34にて得られた自身の物理IDを割り当てる(ステップS36)。   When the processor 1 determined as BSP in step S32 obtains the initial logical processor information table, the processor 1 whose attribute is shown is the input / output control processor and whose physical processor number indicated by the physical ID is the youngest is shown. The search is performed, and the physical ID obtained in step S34 is assigned to the search (step S36).

続いて、初期の論理プロセッサ情報表にて自身の物理IDが割り当てられていた論理プロセッサ(自身)を無効として(ステップS37)、終了する。   Subsequently, the logical processor (self) assigned with its own physical ID in the initial logical processor information table is invalidated (step S37), and the process is terminated.

上記構成とすることにより、属性が入出力制御プロセッサで物理プロセッサ番号が最若番の論理プロセッサは、エミュレーションで実現するシステムのシステムディスク等、コアなデバイスの制御を行う。BSPである物理プロセッサは以上のとおり割り当て使用される。BSPは通常、物理プロセッサ番号が最若番のものであるが、プロセッサの故障により移動している可能性があり、この場合は新たにBSPとなった物理プロセッサを初期値にて割り当てられていた論理プロセッサは有効表示が解除される。   With the above configuration, the logical processor with the attribute having the input / output control processor and the lowest physical processor number controls core devices such as the system disk of the system realized by emulation. A physical processor that is a BSP is allocated and used as described above. A BSP usually has the lowest physical processor number, but it may have moved due to a processor failure. In this case, a physical processor that newly became a BSP was assigned with an initial value. The valid display of the logical processor is released.

以上により論理プロセッサ情報表の作成が完了し、エミュレーションで実現するマルチプロセッサの構成が決定し、以降論理プロセッサ構成表に従い各プロセッサの初期化が実施される。   Thus, the creation of the logical processor information table is completed, the configuration of the multiprocessor to be realized by emulation is determined, and the respective processors are initialized according to the logical processor configuration table.

なお、上記実施例では、新たにBSPとなった物理プロセッサを元々使用する予定であった論理プロセッサの有効表示を解除して新たな構成を決定しているが、予め最若番の物理プロセッサ以降1以上の物理プロセッサを予備として確保し、初期の論理プロセッサ情報上で割り当てていなければ元々予定していた構成を縮小せず性能低下無しに新たな構成とするようにしてもよい。   In the above embodiment, the effective display of the logical processor originally scheduled to use the physical processor that became the new BSP is canceled to determine a new configuration. One or more physical processors may be reserved as spares, and if they are not assigned on the initial logical processor information, the originally planned configuration may be reduced to a new configuration without reducing performance.

本発明の一実施形態のハードウェア構成を示すブロック図である。It is a block diagram which shows the hardware constitutions of one Embodiment of this invention. (a)は論理プロセッサ構成情報表の内容を示す図、(b)は物理プロセッサ構成情報表の内容を示す図である。(A) is a diagram showing the contents of the logical processor configuration information table, (b) is a diagram showing the contents of the physical processor configuration information table. 本発明の一実施例の構成決定動作フローを示す。The structure determination operation | movement flow of one Example of this invention is shown.

符号の説明Explanation of symbols

1〜4 プロセッサ(CPU)
5 チップセット
6 メモリ
7 IOバス
8 CPUバス
9 プロセッサ個別専用線
51 構成レジスタ
S31〜S37 処理ステップ
1-4 processor (CPU)
5 Chipset 6 Memory 7 IO Bus 8 CPU Bus 9 Processor Individual Dedicated Line 51 Configuration Register S31 to S37 Processing Step

Claims (3)

複数のプロセッサを具備し、エミュレーションにより、各プロセッサが機能が異なるアーキテクチャのシステムを実現するマルチプロセッサシステムであって、
システム立ち上げ時に前記複数のプロセッサのそれぞれが行った初期診断試験の結果を保持する構成レジスタを具備し、
前記複数のプロセッサは、前記構成レジスタに保持されている初期診断試験の結果が正常であるプロセッサの中で、物理プロセッサ番号が最若番のプロセッサをブートストラッププロセッサとし、
前記ブートストラッププロセッサは、エミュレーションで実現される論理プロセッサ番号に対して、入出力制御プロセッサであるかを示す属性と、物理プロセッサ番号を示す物理IDと、当該論理プロセッサの有効/無効情報とを含む論理プロセッサ情報表にて、入出力制御用として定義される論理プロセッサの中で物理プロセッサ番号が最若番の論理プロセッサに、自身の物理プロセッサ番号を割り当て、それまで前記論理プロセッサ情報表にて自身の物理IDが割り当てられていた論理プロセッサについては無効とすることを特徴とするマルチプロセッサシステム。
A multiprocessor system comprising a plurality of processors and realizing a system having an architecture in which each processor has different functions by emulation,
A configuration register for holding a result of an initial diagnostic test performed by each of the plurality of processors at the time of system startup;
Among the plurality of processors, the processor having the lowest physical processor number among the processors having the normal initial diagnostic test result held in the configuration register is the bootstrap processor,
The bootstrap processor includes, for a logical processor number realized by emulation, an attribute indicating whether it is an input / output control processor, a physical ID indicating a physical processor number, and valid / invalid information of the logical processor. Assigns its own physical processor number to the logical processor with the lowest physical processor number among the logical processors defined for I / O control in the logical processor information table. A multiprocessor system in which a logical processor to which a physical ID is assigned is invalidated.
複数のプロセッサを具備し、エミュレーションにより、各プロセッサが機能が異なるアーキテクチャのシステムを実現するマルチプロセッサシステムで行われる初期立ち上げ方法であって、
システム立ち上げ時に前記複数のプロセッサが、それぞれ初期診断試験を行うステップと、
前記初期診断試験の結果が正常であるプロセッサの中で、物理プロセッサ番号が最若番のプロセッサをブートストラッププロセッサとするステップと、
前記ブートストラッププロセッサが、エミュレーションで実現される論理プロセッサ番号に対して、入出力制御プロセッサであるかを示す属性と、物理プロセッサ番号を示す物理IDと、当該論理プロセッサの有効/無効情報とを含む論理プロセッサ情報表にて、入出力制御用として定義される論理プロセッサの中で物理プロセッサ番号が最若番の論理プロセッサに、自身の物理プロセッサ番号を割り当て、それまで前記論理プロセッサ情報表にて自身の物理IDが割り当てられていた論理プロセッサについては無効とするステップと、を有することを特徴とするマルチプロセッサシステムの初期立ち上げ方法。
An initial start-up method performed in a multiprocessor system that includes a plurality of processors, and each processor realizes a system having an architecture with different functions by emulation,
A plurality of processors each performing an initial diagnostic test at the time of system startup;
Among the processors having normal results of the initial diagnostic test, the processor having the youngest physical processor number as a bootstrap processor;
The bootstrap processor includes, for a logical processor number realized by emulation, an attribute indicating whether it is an input / output control processor, a physical ID indicating a physical processor number, and valid / invalid information of the logical processor. Assigns its own physical processor number to the logical processor with the lowest physical processor number among the logical processors defined for I / O control in the logical processor information table. And a step of invalidating the logical processor to which the physical ID is assigned, and an initial startup method of the multiprocessor system.
請求項2記載の方法をコンピュータシステムに実行させるプログラム。 The program which makes a computer system perform the method of Claim 2.
JP2005354989A 2005-12-08 2005-12-08 Multiprocessor system and initial startup method and program Expired - Fee Related JP4853620B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005354989A JP4853620B2 (en) 2005-12-08 2005-12-08 Multiprocessor system and initial startup method and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005354989A JP4853620B2 (en) 2005-12-08 2005-12-08 Multiprocessor system and initial startup method and program

Publications (2)

Publication Number Publication Date
JP2007157060A JP2007157060A (en) 2007-06-21
JP4853620B2 true JP4853620B2 (en) 2012-01-11

Family

ID=38241312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005354989A Expired - Fee Related JP4853620B2 (en) 2005-12-08 2005-12-08 Multiprocessor system and initial startup method and program

Country Status (1)

Country Link
JP (1) JP4853620B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8117494B2 (en) 2009-12-22 2012-02-14 Intel Corporation DMI redundancy in multiple processor computer systems

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821025B2 (en) * 1986-09-29 1996-03-04 株式会社東芝 Multiprocessor system and method of initializing the system
JPH02130666A (en) * 1988-11-11 1990-05-18 Pfu Ltd System reconstituting system for multiprocessor system
JPH02236656A (en) * 1989-03-10 1990-09-19 Mitsubishi Electric Corp Multiprocessor system
JPH06230992A (en) * 1993-02-06 1994-08-19 Hitachi Ltd Computer system and method for recovery of computer system from fault
JP3161319B2 (en) * 1996-02-14 2001-04-25 日本電気株式会社 Multiprocessor system
JP2001022720A (en) * 1999-07-08 2001-01-26 Nippon Avionics Co Ltd Multiprocessor system
JP2002259156A (en) * 2001-03-02 2002-09-13 Hitachi Ltd Fault countermeasure system in initialization of central processor
JP2003029998A (en) * 2001-07-19 2003-01-31 Hitachi Ltd Information processor provided with console displaying operation state of redundant or duplexed logic part
JP2005250840A (en) * 2004-03-04 2005-09-15 Nomura Research Institute Ltd Information processing apparatus for fault-tolerant system
JP2005326935A (en) * 2004-05-12 2005-11-24 Hitachi Ltd Management server for computer system equipped with virtualization storage and failure preventing/restoring method

Also Published As

Publication number Publication date
JP2007157060A (en) 2007-06-21

Similar Documents

Publication Publication Date Title
US7669078B2 (en) Method and apparatus for debugging a program on a limited resource processor
US7404105B2 (en) High availability multi-processor system
JP6034990B2 (en) Server control method and server control apparatus
JP3447404B2 (en) Multiprocessor system
US7711941B2 (en) Method and apparatus for booting independent operating systems in a multi-processor core integrated circuit
JP2002268900A (en) Mechanism for safely performing system firmware update in logically partitioned (lpar) machine
JPH0430053B2 (en)
US9372702B2 (en) Non-disruptive code update of a single processor in a multi-processor computing system
JP2008102850A (en) Information processor and processing method
US20210124655A1 (en) Dynamic Configurable Microcontroller Recovery
TW200301427A (en) Method and apparatus for enumeration of a multi-node computer system
JP4052265B2 (en) Information processing apparatus, device driver loading method and program
CN116266150A (en) Service recovery method, data processing unit and related equipment
US20080276121A1 (en) Method and infrastructure for recognition of the resources of a defective hardware unit
JP4853620B2 (en) Multiprocessor system and initial startup method and program
US7617417B2 (en) Method for reading input/output port data
JP4864056B2 (en) Control device
JP2002049509A (en) Data processing system
JP4023441B2 (en) Computer system and program
JP2008140124A (en) Data processor
JPS6113626B2 (en)
JP6571423B2 (en) Information processing system, device information acquisition method, and program therefor
US20240069742A1 (en) Chassis servicing and migration in a scale-up numa system
JP2001051854A (en) Information management system
JPH03138753A (en) Boot loader for multiprocessor system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees