JP4852744B2 - Dielectric film capacitor and manufacturing method thereof - Google Patents

Dielectric film capacitor and manufacturing method thereof Download PDF

Info

Publication number
JP4852744B2
JP4852744B2 JP2005242473A JP2005242473A JP4852744B2 JP 4852744 B2 JP4852744 B2 JP 4852744B2 JP 2005242473 A JP2005242473 A JP 2005242473A JP 2005242473 A JP2005242473 A JP 2005242473A JP 4852744 B2 JP4852744 B2 JP 4852744B2
Authority
JP
Japan
Prior art keywords
dielectric film
lower electrode
silicon
insulating layer
film capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005242473A
Other languages
Japanese (ja)
Other versions
JP2007059583A (en
Inventor
智隆 篠田
欣司 山田
高広 北野
良樹 山西
宗生 原田
達三 川口
良浩 廣田
勝弥 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JSR Corp
Octec Inc
Original Assignee
JSR Corp
Octec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JSR Corp, Octec Inc filed Critical JSR Corp
Priority to JP2005242473A priority Critical patent/JP4852744B2/en
Priority to EP06119385A priority patent/EP1758153A2/en
Priority to US11/508,204 priority patent/US7742277B2/en
Priority to TW095131106A priority patent/TW200717553A/en
Publication of JP2007059583A publication Critical patent/JP2007059583A/en
Application granted granted Critical
Publication of JP4852744B2 publication Critical patent/JP4852744B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、誘電体膜キャパシタおよびその製造方法に関する。   The present invention relates to a dielectric film capacitor and a manufacturing method thereof.

例えば携帯電話などに代表される移動通信端末などの情報産業分野のデバイスには、今後ますます高速化、高容量化、小型化が要求され、それを実現するための高機能デバイスの研究開発が広範囲で精力的に進められている。その中でも、チタン酸バリウム、チタン酸バリウムストロンチウム、チタン酸ジルコン酸鉛に代表されるABOx型(ペロブスカイト型)結晶構造を有する誘電体材料は、キャパシタやメモリ材料などの電子デバイス分野で広く利用されている。   For example, devices in the information industry field, such as mobile communication terminals represented by mobile phones, will be required to increase in speed, capacity, and size in the future. It is advanced extensively and vigorously. Among them, dielectric materials having an ABOx type (perovskite type) crystal structure typified by barium titanate, barium strontium titanate, and lead zirconate titanate are widely used in the field of electronic devices such as capacitors and memory materials. Yes.

しかしながら、これらの電子デバイスのさらなる小型化、高性能化のためには、素子の薄膜化が不可欠であり、そのためには、高機能かつ高品質の誘電体膜キャパシタの製造技術の確立が鍵となっている。   However, in order to further reduce the size and performance of these electronic devices, it is indispensable to reduce the thickness of the element. To that end, the establishment of manufacturing technology for high-performance and high-quality dielectric film capacitors is the key. It has become.

誘電体膜キャパシタは、一般に、基板、絶縁層、下部電極、誘電体膜、および上部電極が順に積層された構造を有する。誘電体膜キャパシタは、スパッタリング、CVD法(化学気相成長法)、MBE法(分子線エピタキシ法)、ゾルゲル法、MOD法(有機金属分解法)などによって成膜可能である。中でも、製造コストの低さ、組成制御および形状付与の容易さ、ならびに高価な装置を必要としない点で、液相法に期待が寄せられている。   A dielectric film capacitor generally has a structure in which a substrate, an insulating layer, a lower electrode, a dielectric film, and an upper electrode are sequentially laminated. The dielectric film capacitor can be formed by sputtering, CVD method (chemical vapor deposition method), MBE method (molecular beam epitaxy method), sol-gel method, MOD method (organometallic decomposition method) or the like. Among these, the liquid phase method is expected in view of low production cost, easy composition control and shape application, and no need for expensive equipment.

誘電体膜を気相法で成膜する場合、一般に、成膜した誘電体膜を酸化雰囲気中で熱処理することにより、誘電体膜の誘電特性を向上させる必要がある。また、誘電体膜を液相法で成膜する場合、一般に、誘電体膜の原料である有機化合物を有機溶媒中に溶解させたゾルゲル溶液、あるいは誘電体材料粒子を分散させた溶液を塗布して得られた塗膜を、酸化雰囲気中で熱処理する必要がある。このため、下部電極には酸化しにくい貴金属が用いられる。具体的には、下部電極の材料として、白金(Pt)をベースとする材料が多く用いられる。   When forming a dielectric film by a vapor phase method, it is generally necessary to improve the dielectric characteristics of the dielectric film by heat-treating the formed dielectric film in an oxidizing atmosphere. In addition, when forming a dielectric film by a liquid phase method, generally, a sol-gel solution in which an organic compound as a raw material of the dielectric film is dissolved in an organic solvent or a solution in which dielectric material particles are dispersed is applied. It is necessary to heat-treat the coating film obtained in an oxidizing atmosphere. For this reason, a noble metal that is difficult to oxidize is used for the lower electrode. Specifically, platinum (Pt) -based material is often used as the material for the lower electrode.

シリコンウエハ上に誘電体膜キャパシタを作成する場合、例えば、シリコンウエハ上に形成されたシリコン系絶縁層(例えば酸化シリコン層)上に、下部電極(例えばPt膜)を形成する。しかしながら、シリコン系絶縁層と下部電極(特にPt膜)とは密着性が悪いため、シリコン系絶縁層から下部電極が容易に剥離する。この下部電極の剥離によって、パターニング、ダイシングカットなどの手法を用いて誘電体膜キャパシタを製造することが非常に困難になる。これを解決するため、シリコン系絶縁層と下部電極との密着性を高める試みとして、シリコン系絶縁層と下部電極との間に密着層を作成する方法が報告されている。   When forming a dielectric film capacitor on a silicon wafer, for example, a lower electrode (eg, a Pt film) is formed on a silicon-based insulating layer (eg, a silicon oxide layer) formed on the silicon wafer. However, since the adhesion between the silicon-based insulating layer and the lower electrode (particularly the Pt film) is poor, the lower electrode is easily peeled off from the silicon-based insulating layer. The peeling of the lower electrode makes it very difficult to manufacture a dielectric film capacitor using a technique such as patterning or dicing cut. In order to solve this problem, as an attempt to improve the adhesion between the silicon-based insulating layer and the lower electrode, a method for forming an adhesion layer between the silicon-based insulating layer and the lower electrode has been reported.

例えば、特許文献1では、酸化シリコン層と貴金属電極膜との間に密着層としてチタン(Ti)膜を作成することにより、酸化シリコン層と貴金属電極膜との密着性の改善を試みている。しかしながら、このTi膜の酸化によって基板に反りが生じたり、Ti膜の酸化により生じた酸化物が貴金属電極膜と誘電体膜との界面に拡散したりする場合がある。   For example, in Patent Document 1, an attempt is made to improve the adhesion between the silicon oxide layer and the noble metal electrode film by forming a titanium (Ti) film as an adhesion layer between the silicon oxide layer and the noble metal electrode film. However, the oxidation of the Ti film may cause the substrate to warp, or the oxide generated by the oxidation of the Ti film may diffuse to the interface between the noble metal electrode film and the dielectric film.

例えば、特許文献2では、酸化シリコン層と白金電極膜との間に密着層として金(Au)膜を作成して、白金電極膜の応力を緩和することにより、酸化シリコン層と白金電極膜との密着性の改善を試みている。しかしながら、多層の貴金属薄膜の作成は、実デバイス製造の際にコストの点で不利である。また、Au膜と酸化シリコン層との密着性は良好とは言えず、密着性が改善されているとは言い難い。   For example, in Patent Document 2, a gold (Au) film is created as an adhesion layer between a silicon oxide layer and a platinum electrode film, and the stress of the platinum electrode film is relaxed, whereby the silicon oxide layer and the platinum electrode film are I am trying to improve the adhesion. However, the production of a multilayer noble metal thin film is disadvantageous in terms of cost when manufacturing an actual device. In addition, the adhesion between the Au film and the silicon oxide layer is not good, and it is difficult to say that the adhesion is improved.

例えば、特許文献3,4では、酸化シリコン層と白金電極膜との間に密着層として誘電体膜と同一の材料を利用した密着層を形成し、膜の応力を緩和することにより、酸化シリコン層と白金電極膜との密着性の改善を試みている。この方法によれば、密着層と誘電体層とが同一材料なので、密着層が下部電極と誘電体膜との界面に拡散しても特性の劣化を招かない。しかしながら、密着層として機能し得る誘電体材料を選択する必要があるため、誘電体膜として使用可能な材料組成が限定されてしまい、誘電体膜キャパシタの特性上好ましくない。
特開平8−78636号公報 特開2004−349394号公報 特開2005−85812号公報 特開2005−101531号公報
For example, in Patent Documents 3 and 4, an adhesion layer using the same material as the dielectric film is formed as an adhesion layer between the silicon oxide layer and the platinum electrode film, thereby reducing the stress of the film, thereby An attempt is made to improve the adhesion between the layer and the platinum electrode film. According to this method, since the adhesion layer and the dielectric layer are made of the same material, even if the adhesion layer diffuses to the interface between the lower electrode and the dielectric film, the characteristics are not deteriorated. However, since it is necessary to select a dielectric material that can function as an adhesion layer, the material composition that can be used as the dielectric film is limited, which is not preferable in terms of the characteristics of the dielectric film capacitor.
JP-A-8-78636 JP 2004-349394 A JP 2005-85812 A Japanese Patent Laid-Open No. 2005-101431

本発明は上述の実情に鑑みてなされたものであり、本発明の目的は、下部電極と、この下部電極の下に設けられた層との密着性を改善でき、酸化されにくく熱的に安定な電極構造を提供でき、歩留まりが良好で、かつ特性の優れた誘電体膜キャパシタおよびその製造方法を提供することである。   The present invention has been made in view of the above circumstances, and an object of the present invention is to improve the adhesion between the lower electrode and a layer provided under the lower electrode, and is hardly oxidized and thermally stable. It is an object to provide a dielectric film capacitor that can provide a simple electrode structure, has a good yield, and has excellent characteristics, and a method for manufacturing the same.

また、本発明の他の目的は、上記本発明の誘電体膜キャパシタを含む電子回路部品を提供することである。   Another object of the present invention is to provide an electronic circuit component including the dielectric film capacitor of the present invention.

1.本発明の誘電体膜キャパシタは、
白金を含む材料からなる、膜厚10〜100nmの下部電極と、
前記下部電極の上方に設けられた、ABOx型結晶構造を有する酸化物を含む誘電体膜と、
前記誘電体膜の上方に設けられた上部電極と、
を含む。
1. The dielectric film capacitor of the present invention is
A lower electrode made of a material containing platinum and having a thickness of 10 to 100 nm;
A dielectric film including an oxide having an ABOx type crystal structure provided above the lower electrode;
An upper electrode provided above the dielectric film;
including.

ここで、上記本発明の誘電体膜キャパシタにおいて、前記下部電極は、0.1〜3.0Ω/□の面抵抗を有することができる。   Here, in the dielectric film capacitor according to the present invention, the lower electrode may have a sheet resistance of 0.1 to 3.0Ω / □.

ここで、上記本発明の誘電体膜キャパシタにおいて、前記ABOx型結晶構造を有する酸化物において、金属種AはLi,Na,Ca,Sr,Ba,およびLaから選ばれる1種以上の金属であり、かつ、金属種BはTi,Zr,Ta,およびNbから選ばれる1種以上の金属であることができる。   Here, in the dielectric film capacitor of the present invention, in the oxide having the ABOx type crystal structure, the metal species A is one or more metals selected from Li, Na, Ca, Sr, Ba, and La. The metal species B can be one or more metals selected from Ti, Zr, Ta, and Nb.

ここで、上記本発明の誘電体膜キャパシタにおいて、前記下部電極は、シリコン系絶縁層の上に設けられていることができる。   Here, in the dielectric film capacitor of the present invention, the lower electrode may be provided on a silicon-based insulating layer.

この場合、前記シリコン系絶縁層の膜厚は100〜2000nmであることができる。   In this case, the silicon insulating layer may have a thickness of 100 to 2000 nm.

また、この場合、前記シリコン系絶縁層は、1010Ωcm以上の体積抵抗率を有することができる。 In this case, the silicon-based insulating layer may have a volume resistivity of 10 10 Ωcm or more.

さらに、この場合、前記シリコン系絶縁層と前記上部電極との間に金属とシリコンが混在する中間層が形成されていることができる。   Further, in this case, an intermediate layer in which metal and silicon are mixed can be formed between the silicon-based insulating layer and the upper electrode.

加えて、この場合、前記シリコン系絶縁層が酸化シリコンであることができる。   In addition, in this case, the silicon-based insulating layer may be silicon oxide.

2.本発明の誘電体膜キャパシタの製造方法は、
(a)白金を含む材料からなる、膜厚10〜100nmの下部電極を形成する工程と、
(b)前記下部電極の上に、ABOx型結晶構造を有する酸化物を含む誘電体膜を直接形成する工程と、
(c)前記誘電体膜の上方に、上部電極を形成する工程と、
を含む。
2. The manufacturing method of the dielectric film capacitor of the present invention includes:
(A) forming a lower electrode made of a material containing platinum and having a thickness of 10 to 100 nm;
(B) directly forming a dielectric film containing an oxide having an ABOx type crystal structure on the lower electrode;
(C) forming an upper electrode above the dielectric film;
including.

ここで、上記本発明の誘電体膜キャパシタの製造方法において、前記工程(b)は、誘電体膜形成用組成物の塗布によって前記誘電体膜を形成する工程を含むことができる。   Here, in the method for manufacturing a dielectric film capacitor of the present invention, the step (b) may include a step of forming the dielectric film by applying a dielectric film forming composition.

この場合、前記誘電体膜形成用組成物は、(i)ABOx型結晶構造を有する粒子、(ii)金属種Aおよび金属種Bを含む金属アルコキシド、金属カルボキシレート、金属錯体、および金属水酸化物の群から選ばれる少なくとも1種、の成分のうち(i)および(ii)もしくはいずれか一方と(iii)有機溶媒とを含み、前記金属種Aは、Li,Na,Ca,Sr,Ba,およびLaから選ばれる1種以上の金属であり、前記金属種Bは、Ti,Zr,Ta,およびNbから選ばれる1種以上の金属であることができる。   In this case, the composition for forming a dielectric film comprises (i) particles having an ABOx type crystal structure, (ii) a metal alkoxide containing a metal species A and a metal species B, a metal carboxylate, a metal complex, and a metal hydroxide. (I) and / or (ii) or at least one of the components selected from the group of compounds and (iii) an organic solvent, wherein the metal species A is Li, Na, Ca, Sr, Ba , And La, and the metal species B may be one or more metals selected from Ti, Zr, Ta, and Nb.

3.本発明の電子回路部品は、上記本発明の誘電体膜キャパシタを含む。   3. The electronic circuit component of the present invention includes the dielectric film capacitor of the present invention.

本発明の誘電体膜キャパシタによれば、白金を含む材料からなる、膜厚10〜100nmの下部電極を含むことにより、前記下部電極と、該下部電極の下に設けられた層との密着性が改善され、かつ、前記下部電極の表面粗さが良好であり、酸化されにくく熱的に安定な電極構造が提供でき、歩留まりが良好で、かつ特性が優れている。   According to the dielectric film capacitor of the present invention, by including the lower electrode having a thickness of 10 to 100 nm made of a material containing platinum, adhesion between the lower electrode and a layer provided under the lower electrode is achieved. In addition, the surface roughness of the lower electrode is good, an electrode structure that is hardly oxidized and is thermally stable can be provided, the yield is good, and the characteristics are excellent.

本発明の誘電体膜キャパシタの製造方法によれば、上記本発明の誘電体膜キャパシタを効率良く得ることができる。   According to the dielectric film capacitor manufacturing method of the present invention, the dielectric film capacitor of the present invention can be obtained efficiently.

以下、本実施の形態の誘電体膜キャパシタおよびその製造方法、ならびに電子回路部品について詳細に説明する。   Hereinafter, the dielectric film capacitor of the present embodiment, the manufacturing method thereof, and the electronic circuit component will be described in detail.

1.誘電体膜キャパシタ
図1(F)は、本発明の一実施の形態の誘電体膜キャパシタ20を模式的に示す断面図である。
1. Dielectric Film Capacitor FIG. 1F is a cross-sectional view schematically showing a dielectric film capacitor 20 according to one embodiment of the present invention.

本実施の形態の誘電体膜キャパシタ20は、下部電極22と、下部電極22の上方に設けられた誘電体膜24と、誘電体膜24の上方に設けられた上部電極26とを含む。誘電体膜24は、ABOx型結晶構造を有する酸化物を含む。   The dielectric film capacitor 20 according to the present embodiment includes a lower electrode 22, a dielectric film 24 provided above the lower electrode 22, and an upper electrode 26 provided above the dielectric film 24. The dielectric film 24 includes an oxide having an ABOx type crystal structure.

本実施の形態の誘電体膜キャパシタ20は、例えば、インターポーザーに内蔵される薄膜コンデンサとして使用することができる。   The dielectric film capacitor 20 of the present embodiment can be used as, for example, a thin film capacitor built in an interposer.

本実施の形態の誘電体膜キャパシタ20は、例えば、強誘電体メモリ装置(図示せず)の強誘電体膜キャパシタとして使用することができる。この場合、誘電体膜キャパシタ20の誘電体膜24には、情報としての電荷がため込まれる。また、この場合、強誘電体メモリ装置は、誘電体膜キャパシタ20とともに、薄膜トランジスタ(TFT)、MOSFETなどのトランジスタ(図示せず)を含む。   The dielectric film capacitor 20 of the present embodiment can be used as a ferroelectric film capacitor of a ferroelectric memory device (not shown), for example. In this case, a charge as information is stored in the dielectric film 24 of the dielectric film capacitor 20. Further, in this case, the ferroelectric memory device includes a transistor (not shown) such as a thin film transistor (TFT) and a MOSFET together with the dielectric film capacitor 20.

下部電極22は、白金を含む材料からなり、好ましくは、白金、または白金と白金以外の金属(例えば、ルテニウム、ロジウム、パラジウム、オスミウム、およびイリジウムから選ばれる少なくとも1種の金属)との合金からなる。下部電極22の膜厚d(図1(F)参照)は10〜100nmであり、10〜70nmであるのがより好ましく、10〜50nmであるのがさらに好ましい。下部電極22の膜厚が10nmより小さいと、電気抵抗が高すぎることがあり、一方、100nmより大きいと、下部電極22とその下にある層との密着性が低下するうえ、下部電極22の表面粗さが大きくなるため、好ましくない。また、下部電極22は、単層膜でもよいし、または積層した多層膜でもよい。   The lower electrode 22 is made of a material containing platinum, and preferably made of platinum or an alloy of platinum and a metal other than platinum (for example, at least one metal selected from ruthenium, rhodium, palladium, osmium, and iridium). Become. The film thickness d (see FIG. 1 (F)) of the lower electrode 22 is 10 to 100 nm, more preferably 10 to 70 nm, and still more preferably 10 to 50 nm. If the thickness of the lower electrode 22 is smaller than 10 nm, the electric resistance may be too high. On the other hand, if the thickness is larger than 100 nm, the adhesion between the lower electrode 22 and the layer below it is reduced, and the lower electrode 22 Since surface roughness becomes large, it is not preferable. The lower electrode 22 may be a single layer film or a laminated multilayer film.

また、下部電極22は、0.1〜3.0Ω/□の面抵抗を有することが好ましく、0.1〜1.0Ω/□の面抵抗を有することがより好ましい。下部電極22の面抵抗が3.0Ω/□を超えると、抵抗損失の大きいコンデンサになる。   Further, the lower electrode 22 preferably has a sheet resistance of 0.1 to 3.0Ω / □, and more preferably has a sheet resistance of 0.1 to 1.0Ω / □. When the surface resistance of the lower electrode 22 exceeds 3.0Ω / □, the capacitor has a large resistance loss.

誘電体膜24を構成するABOx型結晶構造を有する酸化物においては、金属種AはLi,Na,Ca,Sr,Ba,およびLaから選ばれる1種以上の金属であることができ、金属種BはTi,Zr,Ta,およびNbから選ばれる1種以上の金属であることができる。例えば、誘電体膜24は、(Pb(Zr,Ti)O)(PZT)、SrBiTa(SBT)、(Bi,La)Ti12(BLT)からなることができる。 In the oxide having an ABOx type crystal structure constituting the dielectric film 24, the metal species A can be one or more metals selected from Li, Na, Ca, Sr, Ba, and La. B can be one or more metals selected from Ti, Zr, Ta, and Nb. For example, the dielectric film 24 can be made of (Pb (Zr, Ti) O 3 ) (PZT), SrBi 2 Ta 2 O 9 (SBT), (Bi, La) 4 Ti 3 O 12 (BLT). .

上部電極26は、下部電極22に使用可能な材料として例示した上記材料で形成されてもよく、あるいは、アルミニウム,銀,ニッケルなどから形成されていてもよい。また、上部電極26は、単層膜でもよいし、または積層した多層膜でもよい。   The upper electrode 26 may be formed of the above-described materials exemplified as materials that can be used for the lower electrode 22, or may be formed of aluminum, silver, nickel, or the like. The upper electrode 26 may be a single layer film or a laminated multilayer film.

本実施の形態においては、下部電極22は、絶縁層12の上に設けられている。この絶縁層12は例えば、シリコン系絶縁層であることができる。シリコン系絶縁層は、ケイ素を含む絶縁層であり、その膜厚は100〜2000nmであることが好ましく、100〜500nmであることがより好ましい。ここで、シリコン系絶縁層の膜厚が100nm未満であるとリーク電流が大きく、一方、シリコン系絶縁層の膜厚が2000nmを超えると、基板にかかる応力が強くなる。   In the present embodiment, the lower electrode 22 is provided on the insulating layer 12. This insulating layer 12 can be, for example, a silicon-based insulating layer. The silicon-based insulating layer is an insulating layer containing silicon, and the film thickness is preferably 100 to 2000 nm, and more preferably 100 to 500 nm. Here, when the film thickness of the silicon-based insulating layer is less than 100 nm, the leakage current is large. On the other hand, when the film thickness of the silicon-based insulating layer exceeds 2000 nm, the stress applied to the substrate becomes strong.

また、シリコン系絶縁層は、1010Ωcm以上の体積抵抗率を有することが好ましく、1012Ωcm以上の体積抵抗率を有することがより好ましい。シリコン系絶縁層の体積抵抗率が1010Ωcm未満であると、リーク電流が大きくなる。 In addition, the silicon-based insulating layer preferably has a volume resistivity of 10 10 Ωcm or more, and more preferably has a volume resistivity of 10 12 Ωcm or more. When the volume resistivity of the silicon-based insulating layer is less than 10 10 Ωcm, the leakage current increases.

シリコン系絶縁層としては、例えば、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、シリコン系Low−k膜が挙げられる。なお、図示しないが、下部電極22の下部にコンタクト層が設けられていてもよい。   Examples of the silicon-based insulating layer include a silicon oxide layer, a silicon nitride layer, a silicon oxynitride layer, and a silicon-based low-k film. Although not shown, a contact layer may be provided below the lower electrode 22.

また、絶縁層12がシリコン系絶縁層の場合、シリコン系絶縁層と下部電極22との間に金属とシリコンが混在する中間層(図示せず)が形成されていてもよい。この金属とシリコンが混在する中間層は、下部電極22を構成する金属と、シリコン系絶縁層を構成するケイ素原子との反応により形成される。シリコン系絶縁層と下部電極22との間に金属とシリコンが混在する中間層が形成されていることにより、下部電極22とシリコン系絶縁層との間の密着性を高めることができる。   When the insulating layer 12 is a silicon-based insulating layer, an intermediate layer (not shown) in which metal and silicon are mixed may be formed between the silicon-based insulating layer and the lower electrode 22. The intermediate layer in which the metal and silicon are mixed is formed by a reaction between the metal constituting the lower electrode 22 and the silicon atoms constituting the silicon-based insulating layer. By forming an intermediate layer in which metal and silicon are mixed between the silicon-based insulating layer and the lower electrode 22, adhesion between the lower electrode 22 and the silicon-based insulating layer can be improved.

例えば、下部電極22が白金を含む材料からなる場合、シリコン系絶縁層と下部電極22との間には白金とシリコンが混在する中間層が形成される。特に、下部電極22が白金を含む材料からなる場合、下部電極22とシリコン系絶縁層との密着性が悪く、下部電極22がシリコン系絶縁層から剥離する場合がある。この場合において、本実施の形態の誘電体膜キャパシタ20によれば、シリコン系絶縁層(絶縁層12)と白金を含む材料からなる電極(下部電極22)とが白金とシリコンが混在する中間層を介して配置されていることにより、シリコン系絶縁層(絶縁層12)と下部電極22との間の密着性を良好にすることができる。   For example, when the lower electrode 22 is made of a material containing platinum, an intermediate layer in which platinum and silicon are mixed is formed between the silicon-based insulating layer and the lower electrode 22. In particular, when the lower electrode 22 is made of a material containing platinum, the adhesion between the lower electrode 22 and the silicon-based insulating layer is poor, and the lower electrode 22 may peel off from the silicon-based insulating layer. In this case, according to the dielectric film capacitor 20 of the present embodiment, the silicon-based insulating layer (insulating layer 12) and the electrode made of a material containing platinum (lower electrode 22) are intermediate layers in which platinum and silicon are mixed. By disposing via, the adhesion between the silicon-based insulating layer (insulating layer 12) and the lower electrode 22 can be improved.

本発明の誘電体膜キャパシタによれば、白金を含む材料からなる、膜厚10〜100nmの下部電極を含むことにより、下部電極22と、下部電極22の下に設けられた層(図1(F)では絶縁層12)との密着性が改善され、下部電極22の表面粗さが良好であり、酸化されにくく熱的に安定な電極構造が提供でき、歩留まりが良好で、かつ特性が優れている。これにより、例えば、下部電極22上に形成された誘電体膜24および上部電極26をパターニングする際に、下部電極22の剥離を防止することができる。   According to the dielectric film capacitor of the present invention, the lower electrode 22 and the layer provided under the lower electrode 22 (FIG. 1 ( In F), the adhesion with the insulating layer 12) is improved, the surface roughness of the lower electrode 22 is good, it is possible to provide a thermally stable electrode structure that is hardly oxidized, the yield is good, and the characteristics are excellent. ing. Accordingly, for example, when the dielectric film 24 and the upper electrode 26 formed on the lower electrode 22 are patterned, the lower electrode 22 can be prevented from being peeled off.

特に、下部電極22が白金を含む材料からなり、下部電極22の下に設けられた層がシリコン系絶縁層である場合、下部電極22とシリコン系絶縁層との密着性を良好に改善することができ、下部電極22の剥離を防止することができる。   In particular, when the lower electrode 22 is made of a material containing platinum and the layer provided under the lower electrode 22 is a silicon-based insulating layer, the adhesion between the lower electrode 22 and the silicon-based insulating layer is improved satisfactorily. The lower electrode 22 can be prevented from peeling off.

また、下部電極22の表面粗さが良好であることにより、誘電体薄膜を通じて流れるリーク電流が小さくなり、また誘電体薄膜の耐電圧に対する信頼性も向上する。   Further, since the surface roughness of the lower electrode 22 is good, the leakage current flowing through the dielectric thin film is reduced, and the reliability of the dielectric thin film with respect to the withstand voltage is improved.

2.誘電体膜キャパシタの製造方法
次に、図1(A)〜図1(F)を参照して、本実施の形態の誘電体膜キャパシタ20の製造方法について説明する。図1(A)〜図1(F)は、本発明の一実施の形態の誘電体膜キャパシタ20の一製造工程を模式的に示す断面図である。
2. Method for Manufacturing Dielectric Film Capacitor Next, a method for manufacturing the dielectric film capacitor 20 of the present embodiment will be described with reference to FIGS. 1 (A) to 1 (F). 1A to 1F are cross-sectional views schematically showing one manufacturing process of the dielectric film capacitor 20 according to one embodiment of the present invention.

本実施の形態の誘電体膜キャパシタ20の製造方法は、(a)白金を含む材料からなる、膜厚10〜100nmの下部電極を形成する工程と、(b)下部電極22の上に、ABOx型結晶構造を有する酸化物を含む誘電体膜24を直接形成する工程と、(c)誘電体膜24の上方に、上部電極26を形成する工程と、を含む。   The manufacturing method of the dielectric film capacitor 20 of the present embodiment includes (a) a step of forming a lower electrode made of platinum and having a thickness of 10 to 100 nm, and (b) an ABOx on the lower electrode 22. A step of directly forming a dielectric film 24 containing an oxide having a type crystal structure; and (c) a step of forming an upper electrode 26 above the dielectric film 24.

以下、本実施の形態の誘電体膜キャパシタ20の各製造工程について説明する。   Hereinafter, each manufacturing process of the dielectric film capacitor 20 of this Embodiment is demonstrated.

2.1.下部電極22の成膜
まず、図1(A)に示すように、基板10を準備する。基板10は例えば、シリコン基板、SOI基板、サファイア基板、化合物半導体基板などの半導体基板であることができる。
2.1. Formation of Lower Electrode 22 First, as shown in FIG. 1A, a substrate 10 is prepared. The substrate 10 can be, for example, a semiconductor substrate such as a silicon substrate, an SOI substrate, a sapphire substrate, or a compound semiconductor substrate.

次に、図1(B)に示すように、基板10の上に絶縁層12を形成する。絶縁層12の材料としては、「誘電体膜キャパシタ」の欄で例示したものを使用することができる。また、絶縁層12は、公知の方法(例えば、CVD法、熱酸化法、スピンコート法)を用いて形成することができる。   Next, as illustrated in FIG. 1B, the insulating layer 12 is formed over the substrate 10. As the material of the insulating layer 12, those exemplified in the column of “dielectric film capacitor” can be used. The insulating layer 12 can be formed using a known method (for example, a CVD method, a thermal oxidation method, a spin coating method).

次いで、図1(C)に示すように、絶縁層12の上に、白金を含む材料からなる、膜厚10〜100nmの下部電極22を成膜する。下部電極22の成膜方法は特に限定されないが、例えばスパッタ法を用いて形成することができる。   Next, as illustrated in FIG. 1C, a lower electrode 22 made of a material containing platinum and having a thickness of 10 to 100 nm is formed over the insulating layer 12. The film formation method of the lower electrode 22 is not particularly limited, but can be formed using, for example, a sputtering method.

2.2.誘電体膜24aの成膜
次いで、図1(D)に示すように、下部電極22上に誘電体膜24aを直接形成する。この誘電体膜24aは後述する工程にてパターニングされて、所定のパターンの誘電体膜24が形成される(図1(F)参照)。誘電体膜24aは、例えば、スパッタリング、CVD法(化学気相成長法)、MBE法(分子線エピタキシ法)、ゾルゲル法、MOD法(有機金属分解法)などによって成膜可能である。また、誘電体膜24aは、製造コストの観点や組成制御と形状付与の容易さから、高価な装置を必要としない液相法で成膜することが好ましい。液相法で誘電体膜24aを成膜する場合、誘電体膜24aは、誘電体膜形成用組成物の塗布により形成することができる。
2.2. Formation of Dielectric Film 24a Next, as shown in FIG. 1D, the dielectric film 24a is formed directly on the lower electrode 22. The dielectric film 24a is patterned in a process described later to form a dielectric film 24 having a predetermined pattern (see FIG. 1F). The dielectric film 24a can be formed by, for example, sputtering, CVD method (chemical vapor deposition method), MBE method (molecular beam epitaxy method), sol-gel method, MOD method (organometallic decomposition method) or the like. In addition, the dielectric film 24a is preferably formed by a liquid phase method that does not require an expensive apparatus from the viewpoint of manufacturing cost, composition control, and ease of shape assignment. When the dielectric film 24a is formed by the liquid phase method, the dielectric film 24a can be formed by applying a dielectric film forming composition.

本実施の形態の誘電体膜形成用組成物は、(i)ABOx型結晶構造を有する粒子、(ii)金属種Aおよび金属種Bを含む金属アルコキシド、金属カルボキシレート、金属錯体、および金属水酸化物の群から選ばれる少なくとも1種、の成分のうち(i)および(ii)もしくはいずれか一方と(iii)有機溶媒とを、含む組成物であることができる。   The composition for forming a dielectric film of the present embodiment includes (i) particles having an ABOx type crystal structure, (ii) metal alkoxide containing metal species A and B, metal carboxylate, metal complex, and metal water. It can be a composition comprising (i) and (ii) or any one of at least one component selected from the group of oxides and (iii) an organic solvent.

本実施の形態の誘電体膜形成用組成物に含まれる(i)ABOx型結晶構造の酸化物粒子の濃度は、20〜3wt%、好ましくは15〜5wt%である。   The concentration of the oxide particles having the (BO) ABOx type crystal structure contained in the dielectric film forming composition of the present embodiment is 20 to 3 wt%, preferably 15 to 5 wt%.

ここで、金属種Aおよび金属種Bの具体例については、上述の「誘電体膜キャパシタ」の欄で説明したとおりである。   Here, specific examples of the metal species A and the metal species B are as described above in the section of “Dielectric film capacitor”.

また、本実施の形態の誘電体組形成用組成物に含まれる(iii)有機溶媒は、例えば、アルコール系溶媒、多価アルコール系溶媒、エーテル系溶媒、ケトン系溶媒、エステル系溶媒等を挙げることができる。   Examples of the organic solvent (iii) included in the dielectric assembly forming composition of the present embodiment include alcohol solvents, polyhydric alcohol solvents, ether solvents, ketone solvents, ester solvents, and the like. be able to.

本実施の形態の誘電体膜形成用組成物を下部電極22上に塗布して塗膜を形成し、この塗膜を必要に応じて乾燥すること、好ましくはさらに加熱焼成することにより、誘電体膜24aを得ることができる。   The dielectric film-forming composition of the present embodiment is applied onto the lower electrode 22 to form a coating film, and this coating film is dried as necessary, preferably further heated and fired, so that the dielectric The film 24a can be obtained.

本実施の形態の誘電体膜形成用組成物の塗布方法としては、例えば、オープンスピン塗布法、密閉スピン塗布法、ミスト化塗布のLSM−CVD法(溶液気化化学気相堆積法)、ディッピング法、スプレー法、ロールコート法、印刷法、インクジェット法、電気泳動電着法等の公知の塗布法を用いることができる。   Examples of the coating method of the dielectric film forming composition of the present embodiment include an open spin coating method, a sealed spin coating method, a mist-coating LSM-CVD method (solution vaporization chemical vapor deposition method), and a dipping method. A known coating method such as a spray method, a roll coating method, a printing method, an ink jet method, or an electrophoretic electrodeposition method can be used.

塗膜の乾燥は、通常50〜300℃、好ましくは100〜250℃の温度で行なう。また、誘電体膜形成用組成物の塗布、ならびに必要に応じて乾燥までの一連の操作を数回繰り返して行なうことにより、最終的に得られる誘電体膜24aを所望の膜厚に設定することができる。その後、この塗膜を、通常300〜900℃、好ましくは400〜750℃の温度で加熱して焼成することにより、誘電体膜24aを得ることができる。   The coating film is usually dried at a temperature of 50 to 300 ° C, preferably 100 to 250 ° C. In addition, the dielectric film 24a finally obtained is set to a desired film thickness by repeatedly applying a dielectric film forming composition and, if necessary, repeating a series of operations until drying. Can do. Then, the dielectric film 24a can be obtained by heating and baking this coating film at a temperature of usually 300 to 900 ° C., preferably 400 to 750 ° C.

2.3.上部電極26aの成膜、ならびに誘電体膜24および上部電極26の形成
次に、図1(E)に示すように、誘電体膜24aの上に上部電極26aを成膜する。上部電極26aの成膜方法は、誘電体膜24aに無視できないダメージを与えない方法であれば特に限定されないが、例えば蒸着法、スパッタリング法を用いることができる。
2.3. Formation of Upper Electrode 26a and Formation of Dielectric Film 24 and Upper Electrode 26 Next, as shown in FIG. 1E, the upper electrode 26a is formed on the dielectric film 24a. The method for forming the upper electrode 26a is not particularly limited as long as it does not cause non-negligible damage to the dielectric film 24a. For example, a vapor deposition method or a sputtering method can be used.

次いで、図1(E)に示すように、例えばフォトリソグラフィ法により、レジスト層Rを上部電極26a上に形成する。本実施の形態においては、このレジストRは、所望の誘電体膜24および上部電極26の平面パターンに対応する平面形状および大きさを有する。このレジストRをマスクとして、誘電体膜24aおよび上部電極26aをパターニングする。これにより、誘電体膜24および上部電極26が形成される(図1(F)参照)。図1(F)に示すように、誘電体膜24および上部電極26の端面は一致している。   Next, as shown in FIG. 1E, a resist layer R is formed on the upper electrode 26a by, for example, photolithography. In the present embodiment, the resist R has a planar shape and size corresponding to the planar pattern of the desired dielectric film 24 and upper electrode 26. Using this resist R as a mask, the dielectric film 24a and the upper electrode 26a are patterned. Thereby, the dielectric film 24 and the upper electrode 26 are formed (see FIG. 1F). As shown in FIG. 1F, the end faces of the dielectric film 24 and the upper electrode 26 are coincident.

ここで、誘電体膜24aおよび上部電極26aのパターニングは、ウエットエッチングやドライエッチングなどの公知の方法を用いることができる。   Here, for the patterning of the dielectric film 24a and the upper electrode 26a, a known method such as wet etching or dry etching can be used.

上記工程により、本実施の形態の誘電体膜キャパシタ20を得ることができる(図1(F)参照)。   Through the above steps, the dielectric film capacitor 20 of the present embodiment can be obtained (see FIG. 1F).

3.電子回路部品
本実施の形態の電子回路部品は、本実施の形態の誘電体膜キャパシタ20を含む。本実施の形態の電子回路部品の用途は特に限定されないが、移動通信端末(例えば、例えば携帯電話)、情報処理装置、アミューズメント機器などの電子機器に使用可能である。
3. Electronic Circuit Component The electronic circuit component of the present embodiment includes the dielectric film capacitor 20 of the present embodiment. Although the use of the electronic circuit component of this embodiment is not particularly limited, it can be used for electronic devices such as mobile communication terminals (for example, mobile phones), information processing devices, and amusement devices.

4.実施例
以下、実施例に基づいて本発明をさらに具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
4). Examples Hereinafter, the present invention will be described more specifically based on examples, but the present invention is not limited to these examples.

4.1.実施例1
4.1.1.誘電体膜形成用組成物の調製
まず、本実施例の誘電体膜キャパシタを形成するのに使用する誘電体膜形成用組成物を調製した。
4.1. Example 1
4.1.1. Preparation of Dielectric Film Forming Composition First, a dielectric film forming composition used for forming the dielectric film capacitor of this example was prepared.

エチレングリコールモノメチルエーテル609.04gに、Ti(OCH(CHを113.71g加え、25℃で30分間攪拌した。その後、Ba(OH)・HOを77.33g加えて溶解し、80℃で2時間加熱した。その後、不溶分を孔径0.2μmのテフロン(登録商標)フィルターでろ過し、除去した。 113.71 g of Ti (OCH (CH 3 ) 2 ) 4 was added to 609.04 g of ethylene glycol monomethyl ether, and the mixture was stirred at 25 ° C. for 30 minutes. Thereafter, 77.33 g of Ba (OH) 2 .H 2 O was added and dissolved, followed by heating at 80 ° C. for 2 hours. Thereafter, the insoluble matter was removed by filtration through a Teflon (registered trademark) filter having a pore diameter of 0.2 μm.

上記反応液620.00gを0℃に冷却して、Baの30倍モル相当の水167.40gを添加し、激しく攪拌し、加水分解・縮合物を得た。その後、生成した加水分解・縮合物を60℃で3時間静置して結晶化させた。   620.00 g of the reaction solution was cooled to 0 ° C., and 167.40 g of water corresponding to 30-fold mol of Ba was added and stirred vigorously to obtain a hydrolysis / condensation product. Then, the produced hydrolyzate / condensate was allowed to stand at 60 ° C. for 3 hours for crystallization.

結晶化後、デカンテーションによって結晶粒子と上澄溶液とを分離し、エチレングリコールモノメチルエーテルを600g添加し、再度60℃で静置して3時間放置した。この操作を4回繰り返した。   After crystallization, the crystal particles and the supernatant solution were separated by decantation, 600 g of ethylene glycol monomethyl ether was added, and the mixture was allowed to stand again at 60 ° C. and left for 3 hours. This operation was repeated 4 times.

結晶粒子と上澄溶液とを分離した後、BaTiO換算した場合の固形分濃度が10重量%になるようにエチレングリコールモノメチルエーテルを加え、さらに分散剤としてエチレンジアミンのポリオキシプロピレン−ポリオキシエチレン縮合物を粒子重量100に対して0.1重量添加し、超音波分散機で結晶粒子を分散させた。このようにして、(i)成分であるABOx型の結晶構造を含む本実施例にかかる誘電体膜形成用組成物(1)を得た。 After separating the crystal particles and the supernatant solution, ethylene glycol monomethyl ether is added so that the solid content concentration in terms of BaTiO 3 is 10% by weight, and further polyoxypropylene-polyoxyethylene condensation of ethylenediamine as a dispersant. The product was added in an amount of 0.1 weight per 100 weight of the particles, and the crystal particles were dispersed with an ultrasonic disperser. Thus, a dielectric film forming composition (1) according to this example containing the ABOx type crystal structure as component (i) was obtained.

得られた誘電体膜形成用組成物(1)に含まれるABOx型の結晶構造を有する粒子の粒子径分布を、動的光散乱式粒径分布測定装置(型名「LB−500」,堀場製作所(株)製)を用いて動的散乱法にて測定した結果を図3に示す。図3によれば、この誘電体膜形成用組成物(1)に含まれる粒子は、40nmを主体とする粒子分布(平均粒子径約40nm)であることがわかる。なお、この粒子分散液は容易に孔径200nmのフィルターで濾過し、粗大粒子を除去することが可能であった。   The particle size distribution of the particles having an ABOx type crystal structure contained in the obtained dielectric film forming composition (1) is measured by a dynamic light scattering type particle size distribution measuring device (model name “LB-500”, Horiba, Ltd.). FIG. 3 shows the results of measurement by a dynamic scattering method using Seisakusho Co., Ltd. According to FIG. 3, it can be seen that the particles contained in the dielectric film forming composition (1) have a particle distribution (average particle diameter of about 40 nm) mainly composed of 40 nm. The particle dispersion was easily filtered with a filter having a pore diameter of 200 nm to remove coarse particles.

また、本実施例のABOx型の結晶構造を有する粒子((i)成分)の結晶構造を、X線解析により確認した。得られたABOx型の結晶構造を有する粒子分散液をガラス板へ滴下し、室温で乾燥させたものをX線回折装置(型名「MXP18A」,株式会社マックサイエンス製)で測定したX線回折チャートを図4に示す。図4によれば、ABOx型の結晶構造を有する誘電体膜形成用組成物(1)中の粒子が、BaTiO複合酸化物のABOx型の結晶構造になっていることが判断できる。 Further, the crystal structure of the particles having the ABOx type crystal structure (component (i)) of this example was confirmed by X-ray analysis. X-ray diffraction measured by an X-ray diffractometer (model name “MXP18A”, manufactured by MacScience Co., Ltd.) obtained by dripping the obtained particle dispersion having an ABOx type crystal structure onto a glass plate and drying it at room temperature The chart is shown in FIG. According to FIG. 4, it can be determined that the particles in the dielectric film forming composition (1) having an ABOx type crystal structure have an ABOx type crystal structure of a BaTiO 3 composite oxide.

4.1.2.誘電体膜キャパシタ20の形成
4.1.2a.下部電極22の形成
まず、図1(A)に示すように、単結晶シリコンからなる基板10を準備する。次に、図1(B)に示すように、熱酸化法により、基板10の上に、膜厚0.1μmの絶縁層(酸化シリコン層)12を形成する。
4.1.2. Formation of Dielectric Film Capacitor 20 4.1.2a. Formation of Lower Electrode 22 First, as shown in FIG. 1A, a substrate 10 made of single crystal silicon is prepared. Next, as shown in FIG. 1B, an insulating layer (silicon oxide layer) 12 having a thickness of 0.1 μm is formed on the substrate 10 by thermal oxidation.

次いで、図1(C)に示すように、絶縁層12の上に、レジストパターンを形成し、その上に膜厚30nmのPt膜をスパッタ法で成膜したのち、レジストパターンを溶解、除去して、Ptからなる下部電極22を形成した。   Next, as shown in FIG. 1C, a resist pattern is formed on the insulating layer 12, a Pt film having a thickness of 30 nm is formed thereon by sputtering, and then the resist pattern is dissolved and removed. Thus, the lower electrode 22 made of Pt was formed.

4.1.2b.誘電体膜24aの形成
次いで、図1(D)に示すように、下部電極22の上に誘電体膜24aを形成した。本実施例では、誘電体膜24aを液相法で成膜する例を示す。
4.1.2b. Formation of Dielectric Film 24a Next, as shown in FIG. 1D, a dielectric film 24a was formed on the lower electrode 22. In this embodiment, an example in which the dielectric film 24a is formed by a liquid phase method is shown.

密着性が良好で、表面粗さが良好な膜厚30nmのPtからなる下部電極22上に、誘電体膜形成用組成物(1)を、スピンコータを用いて300rpmで5秒間、続いて3000rpmで15秒間回転塗布して塗膜を形成した後、この塗膜を250℃で1分間乾燥させ、次いで、750℃で60分間この塗膜を加熱して焼成した。この操作を2回行ない、膜厚195nmの誘電体膜24aを作製した。   A dielectric film forming composition (1) is applied on a lower electrode 22 made of Pt having a film thickness of 30 nm with good adhesion and good surface roughness using a spin coater at 300 rpm for 5 seconds, and subsequently at 3000 rpm. After forming a coating film by spin coating for 15 seconds, the coating film was dried at 250 ° C. for 1 minute, and then the coating film was heated and baked at 750 ° C. for 60 minutes. This operation was performed twice to produce a dielectric film 24a having a thickness of 195 nm.

4.1.3.上部電極26aの成膜、ならびに誘電体膜24および上部電極26の形成
次いで、図1(E)に示すように、誘電体膜24a上に、スパッタ法により、膜厚200nmの上部電極(Al膜)26aを成膜した。次いで、フォトリソグラフィ法により、上部電極26a上にレジスト層Rを形成した。このレジストRをマスクとして、誘電体膜24aおよび上部電極26aをともにウエットエッチングすることにより、平面面積が直径0.5mmの誘電体膜24および上部電極26を形成した(図1(F)参照)。以上の工程により、本実施例の誘電体膜キャパシタ20を得た。
4.1.3. Formation of Upper Electrode 26a and Formation of Dielectric Film 24 and Upper Electrode 26 Next, as shown in FIG. 1E, an upper electrode (Al film having a thickness of 200 nm is formed on the dielectric film 24a by sputtering. ) 26a was formed. Next, a resist layer R was formed on the upper electrode 26a by photolithography. Using this resist R as a mask, both the dielectric film 24a and the upper electrode 26a are wet-etched to form the dielectric film 24 and the upper electrode 26 having a plane area of 0.5 mm in diameter (see FIG. 1F). . Through the above steps, the dielectric film capacitor 20 of this example was obtained.

4.1.4.誘電体膜キャパシタ20の電気特性評価
本実施例で得られた誘電体膜キャパシタ20の比誘電率、誘電損失およびリーク電流を測定した。比誘電率および誘電損失は、プレシジョンLCRメータHP4284A(横河ヒューレットパッカード株式会社製)を用いて測定し、リーク電流は,エレクトロメータ6517A(ケースレーインスツルメンツ株式会社製)で測定した。その結果、測定周波数100kHzにおいて、比誘電率195、誘電損失0.04であり、リーク電流は0.2MV/cmにおいて2.70×10−7(A/cm)であった。
4.1.4. Evaluation of Electrical Characteristics of Dielectric Film Capacitor 20 The dielectric constant, dielectric loss, and leakage current of the dielectric film capacitor 20 obtained in this example were measured. The relative dielectric constant and dielectric loss were measured using a Precision LCR meter HP4284A (manufactured by Yokogawa Hewlett-Packard Co., Ltd.), and the leakage current was measured using an electrometer 6517A (manufactured by Keithley Instruments Co., Ltd.). As a result, the dielectric constant was 195 and the dielectric loss was 0.04 at a measurement frequency of 100 kHz, and the leakage current was 2.70 × 10 −7 (A / cm 2 ) at 0.2 MV / cm.

上記測定結果から明らかであるように、Ptからなる下部電極22上に、誘電体膜形成用組成物を塗布することにより誘電体膜24aを形成し、次いで、この誘電体膜24a上に上部電極26aを形成した後、ウエットエッチングにより、誘電体膜24aおよび上部電極26aをパターニングして、誘電体膜24および上部電極26を形成することにより、良好な電気特性を示す誘電体膜キャパシタ20を作成することができた。   As is clear from the measurement results, a dielectric film 24a is formed on the lower electrode 22 made of Pt by applying a dielectric film forming composition, and then the upper electrode is formed on the dielectric film 24a. After forming 26a, the dielectric film 24a and the upper electrode 26a are patterned by wet etching to form the dielectric film 24 and the upper electrode 26, thereby producing the dielectric film capacitor 20 showing good electrical characteristics. We were able to.

4.2.比較例1
本実施例の誘電体キャパシタの製造工程において、下部電極22の膜厚を300nmとした以外は、本実施例の誘電体キャパシタの製造工程と同様の製造工程により、比較例1の誘電体キャパシタの作成を試みた。しかしながら、表1および図2に示すように、比較例1においては、下部電極22を750℃で60分間焼成すると、下部電極22が剥離し、誘電体キャパシタの完成に至らなかった。その原因として、比較例1の膜厚300nmを有する下部電極22では、下部電極22とその下の層との密着性が悪いため、下部電極22が剥離したと推察される。また、比較例1の膜厚300nmを有する下部電極22では、アニール温度が600℃,750℃,および900℃のいずれの場合においても、表面粗さが大きく、誘電体キャパシタの下部電極としては不適であった。
4.2. Comparative Example 1
In the manufacturing process of the dielectric capacitor of the present example, the manufacturing process of the dielectric capacitor of Comparative Example 1 is the same as the manufacturing process of the dielectric capacitor of the present example except that the film thickness of the lower electrode 22 is set to 300 nm. Tried to create. However, as shown in Table 1 and FIG. 2, in Comparative Example 1, when the lower electrode 22 was baked at 750 ° C. for 60 minutes, the lower electrode 22 was peeled off and the dielectric capacitor was not completed. As the cause, in the lower electrode 22 having a film thickness of 300 nm in Comparative Example 1, it is surmised that the lower electrode 22 was peeled off due to poor adhesion between the lower electrode 22 and the layer below it. Further, the lower electrode 22 having a film thickness of 300 nm of Comparative Example 1 has a large surface roughness at any of annealing temperatures of 600 ° C., 750 ° C., and 900 ° C., and is not suitable as a lower electrode of a dielectric capacitor. Met.

4.3.実施例2
上記実施例1と同様の方法にて、異なる膜厚の下部電極22(白金膜)を形成した。これらの下部電極22をアニールし、アニール時の温度(アニール温度)の違いによって、密着性が変化するかどうかを調査した。その結果を表1に示す。下部電極22の密着性は、碁盤目テープ剥離試験により評価された。
4.3. Example 2
A lower electrode 22 (platinum film) having a different film thickness was formed by the same method as in Example 1. These lower electrodes 22 were annealed, and it was investigated whether or not the adhesiveness changed due to the difference in annealing temperature (annealing temperature). The results are shown in Table 1. The adhesion of the lower electrode 22 was evaluated by a cross cut tape peeling test.

ここで、アニールの温度は、下部電極22の上に形成される誘電体膜24aを成膜する際の焼成温度に相当する。すなわち、実施例2では、誘電体膜24aの焼成温度が下部電極22に及ぼす影響(ここでは表面粗さ)が調査された。   Here, the annealing temperature corresponds to the firing temperature when the dielectric film 24 a formed on the lower electrode 22 is formed. That is, in Example 2, the influence (here, surface roughness) of the firing temperature of the dielectric film 24a on the lower electrode 22 was investigated.

表1において、評価結果「A」および「B」は以下の通りである。
A:下部電極22の剥離なし
B:下部電極22の剥離あり

Figure 0004852744
In Table 1, the evaluation results “A” and “B” are as follows.
A: No peeling of the lower electrode 22 B: Peeling of the lower electrode 22
Figure 0004852744

また、下部電極22の表面粗さを、Alpha−Step IQ SURFACE PROFILER(KLA TENCOR社製)を用いて調査した。その結果を図2に示す。図2において、300nm,70nm,50nm,30nmのプロットはそれぞれ、表1の比較例1,試験例1〜3に相当する。また、表1において、比較例2は、下部電極22と絶縁層12との間にTi膜100nmを密着層として形成し、この密着層の上に膜厚200nmの下部電極22を成膜した場合の密着性の評価結果を示している。   Moreover, the surface roughness of the lower electrode 22 was investigated using Alpha-Step IQ SURFACE PROFILER (made by KLA TENCOR). The result is shown in FIG. In FIG. 2, plots of 300 nm, 70 nm, 50 nm, and 30 nm correspond to Comparative Example 1 and Test Examples 1 to 3 in Table 1, respectively. In Table 1, Comparative Example 2 is a case where a Ti film 100 nm is formed as an adhesion layer between the lower electrode 22 and the insulating layer 12, and a lower electrode 22 having a thickness of 200 nm is formed on the adhesion layer. The evaluation results of the adhesion are shown.

表1および図2の結果より、膜厚100nm以下(特に膜厚70nm以下)の下部電極22が密着性に優れており、かつ表面粗さが良好であるため、誘電体キャパシタの下部電極22として適していることが明らかである。   From the results of Table 1 and FIG. 2, the lower electrode 22 having a film thickness of 100 nm or less (particularly, film thickness of 70 nm or less) has excellent adhesion and good surface roughness. It is clear that it is suitable.

また、比較例2の結果から、下部電極22と絶縁層12との間に密着層(Ti膜)を形成したとき、アニール温度が900℃である場合において、下部電極22が剥離した。すなわち、前記密着層を形成した場合、アニール温度が高くなると、密着性が低下することがわかった。これに対して、試験例1〜3では、下部電極22と絶縁層12との間に密着層が形成されておらず、下部電極22の膜厚が10〜100nmであるため、アニール温度が高い場合でも、下部電極22と絶縁層12との密着性を維持できることが明らかである。   Further, from the result of Comparative Example 2, when an adhesion layer (Ti film) was formed between the lower electrode 22 and the insulating layer 12, the lower electrode 22 was peeled off when the annealing temperature was 900 ° C. That is, it was found that when the adhesion layer was formed, the adhesion decreased as the annealing temperature increased. On the other hand, in Test Examples 1 to 3, since the adhesion layer is not formed between the lower electrode 22 and the insulating layer 12 and the film thickness of the lower electrode 22 is 10 to 100 nm, the annealing temperature is high. Even in this case, it is clear that the adhesion between the lower electrode 22 and the insulating layer 12 can be maintained.

図1(A)〜図1(F)は、本発明の一実施の形態の誘電体膜キャパシタ20の一製造工程を模式的に示す断面図である。1A to 1F are cross-sectional views schematically showing one manufacturing process of the dielectric film capacitor 20 according to one embodiment of the present invention. 図2は、実施例1にて得られた、下部電極22の表面粗さの測定結果を示すグラフである。FIG. 2 is a graph showing the measurement results of the surface roughness of the lower electrode 22 obtained in Example 1. 図3は、実施例1にて得られた、ABOx型の結晶構造を有する酸化物粒子の分散液中の粒子((i)成分)の粒子径分布を示すグラフである。3 is a graph showing the particle size distribution of particles (component (i)) in a dispersion of oxide particles having an ABOx type crystal structure obtained in Example 1. FIG. 図4は、実施例1で得られた誘電体膜形成用組成物(1)の乾燥物のX線回折の結果を示す図である。FIG. 4 is a diagram showing the results of X-ray diffraction of a dried product of the dielectric film forming composition (1) obtained in Example 1.

符号の説明Explanation of symbols

10…基板
12…絶縁層
20…誘電体膜キャパシタ
22…下部電極
24,24a…誘電体膜
26,26a…上部電極
R…レジスト層
DESCRIPTION OF SYMBOLS 10 ... Substrate 12 ... Insulating layer 20 ... Dielectric film capacitor 22 ... Lower electrode 24, 24a ... Dielectric film 26, 26a ... Upper electrode R ... Resist layer

Claims (10)

シリコン系絶縁層と、
前記シリコン系絶縁層の上に設けられた、白金を含む材料からなる、膜厚10〜100nmの下部電極と、
前記下部電極の上方に設けられた、ABOx型結晶構造を有する酸化物を含む誘電体膜と、
前記誘電体膜の上方に設けられた上部電極と、
を含
前記シリコン系絶縁層と前記下部電極との間に、白金とシリコンが混在する中間層が形成されている、誘電体膜キャパシタ。
A silicon-based insulating layer;
A lower electrode having a thickness of 10 to 100 nm made of a material containing platinum , provided on the silicon-based insulating layer ;
A dielectric film including an oxide having an ABOx type crystal structure provided above the lower electrode;
An upper electrode provided above the dielectric film;
Only including,
A dielectric film capacitor in which an intermediate layer in which platinum and silicon are mixed is formed between the silicon-based insulating layer and the lower electrode .
請求項1において、
前記下部電極は、0.1〜3.0Ω/□の面抵抗を有する、誘電体膜キャパシタ。
In claim 1,
The lower electrode is a dielectric film capacitor having a sheet resistance of 0.1 to 3.0Ω / □.
請求項1または2において、
前記ABOx型結晶構造を有する酸化物において、金属種AはLi,Na,Ca,Sr,Ba,およびLaから選ばれる1種以上の金属であり、かつ、金属種BはTi,Zr,Ta,およびNbから選ばれる1種以上の金属である、誘電体膜キャパシタ。
In claim 1 or 2,
In the oxide having the ABOx type crystal structure, the metal species A is one or more metals selected from Li, Na, Ca, Sr, Ba, and La, and the metal species B is Ti, Zr, Ta, And a dielectric film capacitor which is at least one metal selected from Nb.
請求項1ないし3のいずれかにおいて、
前記シリコン系絶縁層の膜厚は、100〜2000nmである、誘電体膜キャパシタ。
In any of claims 1 to 3 ,
A dielectric film capacitor having a thickness of the silicon-based insulating layer of 100 to 2000 nm.
請求項1ないし4のいずれかにおいて、
前記シリコン系絶縁層は、1010Ωcm以上の体積抵抗率を有する、誘電体膜キャパシタ。
In any of claims 1 to 4 ,
The silicon-based insulating layer is a dielectric film capacitor having a volume resistivity of 10 10 Ωcm or more.
請求項1ないし5のいずれかにおいて、
前記シリコン系絶縁層が酸化シリコン層である、誘電体膜キャパシタ。
In any of claims 1 to 5 ,
A dielectric film capacitor, wherein the silicon-based insulating layer is a silicon oxide layer.
シリコン系絶縁層を形成する工程と、
(a)前記シリコン系絶縁層の上に、白金を含む材料からなる、膜厚10〜100nmの下部電極を形成する工程と、
(b)前記下部電極の上に、ABOx型結晶構造を有する酸化物を含む誘電体膜を直接形成する工程と、
(c)前記誘電体膜の上方に、上部電極を形成する工程と、
を含
前記工程(a)によって、前記シリコン系絶縁層と前記下部電極との間に、白金とシリコンが混在する中間層が形成される、誘電体膜キャパシタの製造方法。
Forming a silicon-based insulating layer;
(A) forming a lower electrode having a thickness of 10 to 100 nm made of a material containing platinum on the silicon-based insulating layer ;
(B) directly forming a dielectric film containing an oxide having an ABOx type crystal structure on the lower electrode;
(C) forming an upper electrode above the dielectric film;
Only including,
The dielectric film capacitor manufacturing method, wherein an intermediate layer in which platinum and silicon are mixed is formed between the silicon-based insulating layer and the lower electrode by the step (a) .
請求項において、
前記工程(b)は、誘電体膜形成用組成物の塗布によって前記誘電体膜を形成する工程を含む、誘電体膜キャパシタの製造方法。
In claim 7 ,
The step (b) includes a step of forming the dielectric film by applying a dielectric film forming composition.
請求項において、
前記誘電体膜形成用組成物は、(i)ABOx型結晶構造を有する粒子、(ii)金属種Aおよび金属種Bを含む金属アルコキシド、金属カルボキシレート、金属錯体、および金属水酸化物の群から選ばれる少なくとも1種、の成分のうち(i)および(ii)もしくはいずれか一方と(iii)有機溶媒とを含み、
前記金属種Aは、Li,Na,Ca,Sr,Ba,およびLaから選ばれる1種以上の金属であり、
前記金属種Bは、Ti,Zr,Ta,およびNbから選ばれる1種以上の金属である、誘電体膜キャパシタの製造方法。
In claim 8 ,
The dielectric film-forming composition comprises (i) particles having an ABOx type crystal structure, (ii) a metal alkoxide containing metal species A and B, a metal carboxylate, a metal complex, and a metal hydroxide. Including (i) and (ii) or any one of at least one component selected from (iii) an organic solvent,
The metal species A is one or more metals selected from Li, Na, Ca, Sr, Ba, and La,
The method for producing a dielectric film capacitor, wherein the metal species B is one or more metals selected from Ti, Zr, Ta, and Nb.
請求項1ないしのいずれかに記載の誘電体膜キャパシタを含む、電子回路部品。 It claims 1 comprises a dielectric film capacitor according to any one of 6, the electronic circuit component.
JP2005242473A 2005-08-24 2005-08-24 Dielectric film capacitor and manufacturing method thereof Expired - Fee Related JP4852744B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005242473A JP4852744B2 (en) 2005-08-24 2005-08-24 Dielectric film capacitor and manufacturing method thereof
EP06119385A EP1758153A2 (en) 2005-08-24 2006-08-23 Perovskite type capacitor and method of manufacturing the same
US11/508,204 US7742277B2 (en) 2005-08-24 2006-08-23 Dielectric film capacitor and method of manufacturing the same
TW095131106A TW200717553A (en) 2005-08-24 2006-08-24 Dielectric film capacitor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005242473A JP4852744B2 (en) 2005-08-24 2005-08-24 Dielectric film capacitor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2007059583A JP2007059583A (en) 2007-03-08
JP4852744B2 true JP4852744B2 (en) 2012-01-11

Family

ID=37922815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005242473A Expired - Fee Related JP4852744B2 (en) 2005-08-24 2005-08-24 Dielectric film capacitor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4852744B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101981236A (en) * 2008-03-25 2011-02-23 学校法人东京理科大学 Process for producing dielectric film and process for producing capacitor layer forming material using the process for producing dielectric film
JP5267251B2 (en) * 2008-03-31 2013-08-21 Tdk株式会社 Thin film capacitor and method of manufacturing thin film capacitor
EP2402982B1 (en) * 2010-07-01 2021-04-21 Mitsubishi Materials Corporation Method for manufacturing thin film capacitor and thin film capacitor obtained by the same
JP7295404B2 (en) * 2019-05-24 2023-06-21 ミツミ電機株式会社 optical scanner

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264719A (en) * 1995-03-24 1996-10-11 Olympus Optical Co Ltd Dielectric element
JPH11142201A (en) * 1997-11-07 1999-05-28 Yamatake Corp Detector
JP2004349394A (en) * 2003-05-21 2004-12-09 New Japan Radio Co Ltd Method for manufacturing thin film high dielectric capacitor
JP2005116619A (en) * 2003-10-03 2005-04-28 Fujitsu Ltd Semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
JP2007059583A (en) 2007-03-08

Similar Documents

Publication Publication Date Title
US7742277B2 (en) Dielectric film capacitor and method of manufacturing the same
JP4523299B2 (en) Thin film capacitor manufacturing method
JP4623005B2 (en) Composition for thin film capacitor, high dielectric constant insulating film, thin film capacitor, thin film multilayer capacitor, and method for manufacturing thin film capacitor
US8481106B2 (en) High-dielectric constant thin film metal oxides on silicon wafers for capacitor applications and methods of manufacture
JP2006523153A (en) Multilayer structure containing barium strontium titanate on metal foil
JP5434714B2 (en) Thin film capacitor and electronic circuit board
WO2004077566A1 (en) High dielectric constant insulating film, thin-film capacitive element, thin-film multilayer capacitor, and method for manufacturing thin-film capacitive element
EP1793416B1 (en) Capacitor and method for manufacturing the same
JP3599558B2 (en) Method of manufacturing variable capacitance element for high frequency and variable capacitance element for high frequency
JP4587310B2 (en) Dielectric film capacitor and manufacturing method thereof
US7382013B2 (en) Dielectric thin film, dielectric thin film device, and method of production thereof
TW200811891A (en) Thin film dielectrics with co-fired electrodes for capacitors and methods of making thereof
JPH0563205A (en) Semiconductor device
JP4852744B2 (en) Dielectric film capacitor and manufacturing method thereof
JP2007066754A (en) Dielectric film and its manufacturing method
JP2000124056A (en) Thin-film laminated capacitor and its manufacture
JP5024812B2 (en) Dielectric structure and manufacturing method thereof
JP4604939B2 (en) Dielectric thin film, thin film dielectric element and manufacturing method thereof
JP2008235088A (en) Dielectric thin film, dielectric thin film capacitor, and manufacturing method of dielectric thin film capacitor
JP2011108886A (en) Thin-film capacitor and method of manufacturing thin-film capacitor
JP5059290B2 (en) Electrode of thin film capacitor device and electrode forming method of thin film capacitor device
JP2000223347A (en) Passive ceramic element
KR20070023560A (en) Dielectric film capacitor and method of manufacturing the same
JPH0387056A (en) Thin film capacitor and manufacture thereof
JP3599528B2 (en) Variable capacitance element and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20111006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111006

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4852744

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees