JP4847408B2 - プロセッサシステムにおける動的電力管理の方法および装置 - Google Patents

プロセッサシステムにおける動的電力管理の方法および装置 Download PDF

Info

Publication number
JP4847408B2
JP4847408B2 JP2007199925A JP2007199925A JP4847408B2 JP 4847408 B2 JP4847408 B2 JP 4847408B2 JP 2007199925 A JP2007199925 A JP 2007199925A JP 2007199925 A JP2007199925 A JP 2007199925A JP 4847408 B2 JP4847408 B2 JP 4847408B2
Authority
JP
Japan
Prior art keywords
processor
sample
samples
information
saturated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2007199925A
Other languages
English (en)
Other versions
JP2008010000A5 (ja
JP2008010000A (ja
Inventor
ジョシュ デスサー,
マイケル カルバート,
ケイス コックス,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of JP2008010000A publication Critical patent/JP2008010000A/ja
Publication of JP2008010000A5 publication Critical patent/JP2008010000A5/ja
Application granted granted Critical
Publication of JP4847408B2 publication Critical patent/JP4847408B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Power Sources (AREA)

Description

[0001]本発明の分野は、主にプロセッサシステムに関し、より具体的にはプロセッサシステムの電力管理に関するが、これだけには限定されない。
[0002]コンピューティングプラットフォームで使用されるようなプロセッサシステムの設計では、(プロセッサを含む)コンピューティングプラットフォームは、一般に、性能を高めるように設計される。一方、特にモバイル用途では、コンピューティングプラットフォームは、電力消費を低減するようにも設計される。一般に、これらの設計目標は対立する。
[0003]これらの目標に対する従来の解決策の1つは、ユーザがコンピューティングプラットフォームの構成を高性能モードと電力節約モードとの間で必要に応じて切り替える手段を提供することである。例えば、あるコンピューティングプラットフォームは、ハードウェアスイッチか、コンピューティングプラットフォームによって表示されるメニューおよびダイアログボックスで、所望のモードをユーザに選択させることが可能である。そのような方式は、ユーザの関与を必要とする。
[0004]本発明の態様によれば、システムは、プロセッサとシステムメモリとを含み、システムメモリに格納されるオペレーティングシステムが、プロセッサを、性能および/または電力損失のレベルの異なる複数の実行状態のうちの1つで動作させる。一実施形態では、オペレーティングシステムは、オペレーティングシステムによって監視されるプロセッサ情報に応答して実行状態を選択する。プロセッサ情報として、例えば、プロセッサ負荷履歴がある。
[0005]本発明の別の態様では、オペレーティングシステムは、プロセッサ情報の未来の状態を予測する。一実施形態では、オペレーティングシステムは、監視されたプロセッサ負荷履歴に基づいて未来のプロセッサ負荷を予測する。この態様のさらなる改良では、オペレーティングシステムは、予測と実際のプロセッサ情報との平均をとってプロセッサの実行状態の選択に使用することができる。
[0006]本発明のさらに別の態様では、オペレーティングシステムは、プロセッサ情報の監視時に、選択されたサンプル窓において発生する、連続する飽和サンプルの数を追跡する。オペレーティングシステムは、連続する飽和サンプルの数に基づいて未来のプロセッサ情報サンプルの予測を行う。さらなる改良では、オペレーティングシステムは、ウィンドウのサイズ、飽和サンプルを定義するしきい値、実行状態間の移行が起こるしきい値、および/またはプロセッサ情報のサンプルレートを変えることができる。
[0007]以下、本発明の非限定的かつ非網羅的な実施形態について、添付図面を参照しながら説明する。添付図面全体を通して、同様の参照符号は、特に指定されない限り、同様の部分を指す。
[0013]図1は、本発明の一実施形態による動的電力管理を有する例示的コンピューティングシステム100を示す。この実施形態では、コンピュータシステム100は、中央処理装置102と、周辺装置104〜104とを含む。中央処理装置102は、1つまたは複数のバス106で周辺装置104〜104と接続されている。実施形態によっては、中央処理装置102は、周辺装置104〜104と通信する周辺装置コントローラ(「サウスブリッジ」(図示せず))を含む場合がある。
[0014]この実施形態では、中央処理装置102は、プロセッサ110と、システムメモリ112(通常はRAMおよびROMに実装されている)とを含む。プロセッサ110は、1つまたは複数のバス114でシステムメモリ112と接続されている。実施形態によっては、プロセッサ110とシステムメモリ112との間の情報転送にメモリコントローラ(図示せず)が用いられる場合がある。他の実施形態では、中央処理装置102は、複数のプロセッサを含むことができる。
[0015]システムメモリ112は、一般に、基本入出力システム(BIOS)121、オペレーティングシステム122、1つまたは複数のアプリケーションプログラム123、およびデータ123を格納するために用いられる。プロセッサ110としては、任意の好適なプロセッサデバイス(例えば、汎用マイクロプロセッサ(いくつかのベンダから市販されているものなど)、マイクロコントローラ、デジタル信号プロセッサなど)を用いることができる。ここで挙げたプロセッサデバイスは代表的なものであって、網羅的であることを意図していない。
[0016]この実施形態では、周辺装置104〜104として、1つまたは複数のモニタ、メモリドライブ(例えば、ハードディスクドライブ、フロッピー(登録商標)ディスクドライブ、CD−ROMドライブ、DVDドライブ、フラッシュメモリドライブなど)、プリンタ、スキャナなどが挙げられる。ここで挙げた周辺装置は代表的なものであって、網羅的であることを意図していない。
[0017]本発明の実施形態によれば、オペレーティングシステム122は、監視されたプロセッサ情報に基づいて、いくつかの実行状態のうちの1つで動作するようにプロセッサ110を構成することによって、動的電力管理を提供するように構成されている。この動的電力管理については、後で詳述する。
[0018]図2は、本発明の一実施形態による、中央処理装置102(図1)に実装された動的電力管理システム200を示す。この実施形態では、動的電力管理システム200は、プロセッサモニタ201と電力/性能状態コントローラ(本明細書では状態コントローラとも呼ぶ)203とを有するオペレーティングシステム122(図1)を含む。動的電力管理システム200はさらに、1つまたは複数のソフトウェアドライバ205と、プロセッサ電力/性能ハードウェア207とを含む。複数のプロセッサを有する他の実施形態では、動的電力管理システム200は、単一プロセッサ内で、すべてのプロセッサを用いて電力/性能を管理するように「動作」できる。あるいは、複数のプロセッサをグループ分けして、各グループの1つのプロセッサがそのグループのプロセッサを用いて電力/性能を管理するようにできる。
[0019]この実施形態では、プロセッサモニタ201は、選択された1つまたは複数のパラメータを、プロセッサ110(図1)の動作中に監視するモジュールである。例えば、プロセッサモニタ201は、プロセッサの作業負荷を監視できる。そのようなモニタは、ほとんどの市販オペレーティングシステムに最初から実装されている。
[0020]状態コントローラ203は、この実施形態では、プロセッサモニタ201によって監視された情報に基づいてプロセッサ110(図1)の実行状態を決定するモジュールである。一実施形態では、状態コントローラ203は、有限状態マシンとして実装されている。
[0021]ドライバ205は、プロセッサ110(図1)の性能および/または電力損失特性を変更するために、プロセッサハードウェアに制御信号を供給するモジュールである。例えば、実施形態によっては、プロセッサ110(図1)のクロック周波数または「コア」電圧を変更してプロセッサ110(図1)の性能/電力損失特性を変えるためにドライバ205が用いられる。この実施形態では、プロセッサ電力/性能ハードウェア207は、クロックジェネレータ、コア電圧レギュレータ、またはプロセッサ110(図1)の電力/性能特性を変えることのできる他の回路を含む。
[0022]動的電力管理システム200の構成要素は、次のように相互接続されている。オペレーティングシステム122のプロセッサモニタ201は、状態コントローラ203と通信するために結合されている。状態コントローラ203は、ドライバ205と通信するために結合されており、ドライバ205は、プロセッサ電力/性能ハードウェア207と通信するために結合されている。
[0023]さらに、一実施形態では、オペレーティングシステム122は、破線矢印209で図示されているように、ユーザが動的電力管理システム200に入力を行うことを可能にする手段を有する。例えば、オペレーティングシステム122は、ユーザが入力を行うことができるメニューおよび/またはダイアログボックスを表示させることができる。後で詳述するように、動的電力管理システム200は、実施形態によっては、様々なユーザ構成可能パラメータ(例えば、しきい値、履歴サイズなど)を有する。
[0024]図3は、本発明の一実施形態による、動的電力管理システム200(図2)の動作フローを示す。図2および3を参照すると、動的電力管理システム200は次のように動作する。
[0025]ブロック302で、プロセッサ情報がサンプリングされる。この実施形態では、プロセッサモニタ201は、プロセッサ110(図1)の動作の1つまたは複数のパラメータを監視する。ある特定の実施形態では、プロセッサモニタ201は、プロセッサ110(図1)の作業負荷を監視するが、他の実施形態では別のパラメータが監視可能である。例えば、スケジューラ情報(例えば、実行可能スレッドの数)やスレッド別統計(例えば、優先度、実時間要件、スケジューリング量子の%使用率など)が監視可能である。さらなる改良では、プロセッサモニタ201がプロセッサ情報をサンプリングするレートをユーザ構成可能にすることができる。一実施形態では、最新のNサンプル分のプロセッサ情報がサンプル履歴に格納される。実施形態によっては、Nをユーザ構成可能にすることができる。
[0026]ブロック304で、プロセッサ110(図1)の実行状態が、サンプル履歴の関数として決定される。一実施形態では、状態コントローラ203は、プロセッサ110(図1)が動作できる、2つ以上の可能な実行状態のうちの1つを選択する。例えば、一実施形態では、複数の実行状態が、プロセッサのクロック周波数および/またはコア電圧の様々な組合せを有する。したがって、プロセッサの実行状態を変更することによって、プロセッサの性能および電力損失特性を変えることができる。一実施形態では、状態コントローラ203は、未来のプロセッサ情報サンプルを予測し、それから、サンプル履歴と予測サンプルの平均をとる。状態コントローラ203は、この平均を用いて、どの実行状態を選択するかを決定する。例えば、平均の範囲を、それぞれが個々の実行状態に対応するサブ範囲に分割し、平均がどのサブ範囲に当てはまるかを状態コントローラ203が調べるようにできる。そして、状態コントローラ203は、そのサブ範囲に対応する実行状態でプロセッサ110(図1)を動作させる。ブロック304の一実施形態について、後で図4と併せて詳述する。
[0027]ブロック306で、プロセッサが、ブロック304で決定された実行状態で動作するように構成される。一実施形態では、状態コントローラ203は、プロセッサのクロック周波数および/またはコア電圧が、決定された実行状態に対応するレベルまで変化するように、1つまたは複数のドライバ205に、(必要に応じて)プロセッサ電力/性能ハードウェア207を制御させる。
[0028]図4は、本発明の一実施形態による、ブロック304(図3)の動作フローを示す。図2および4を参照すると、この実施形態のブロック304は、次のように実行される。
[0029]ブロック402で、プロセッサ情報のサンプルがサンプル履歴(図示せず)に挿入される。一実施形態では、このサンプル履歴は、システムメモリ112(図1)に格納されて、最新のNサンプルを格納するデータ構造体である。プロセスモニタ201は、この実施形態では、最新のサンプルをサンプル履歴に挿入する。サンプル履歴が既に満杯の場合は、最も古いサンプルが廃棄され、その空いた場所に最新のサンプルが格納される。
[0030]ブロック404で、サンプル履歴に基づいて未来のサンプルが予測される。この実施形態では、状態コントローラ203が、未来のサンプルの予測を決定する。一実施形態では、この予測は、連続する最新の、選択されたしきい値を上回るサンプル(本明細書では「飽和サンプル」とも呼ぶ)の数に基づく。その実施形態では、連続する最新の飽和サンプルの数に、あらかじめ選択された係数が乗ぜられる。この積(例えば、非負整数Pに丸められる)は、未来に受信される飽和サンプルの数の予測としての働きをする。他の実施形態では、別のアルゴリズムを用いて、未来のサンプル(飽和サンプルである必要がない)を予測することができる。
[0031]ブロック406で、サンプル履歴と、ブロック404での予測サンプルとを用いて平均が求められる。一実施形態では、状態コントローラ203は、サンプル履歴に格納されているN個(サンプル履歴が満杯でない場合はN個未満でも可)のサンプルに、P個の予測飽和サンプルが加算されたものの平均を求める。一実施形態では、P個の飽和サンプル(Pがゼロより大きい場合)が、プロセッサ情報のサンプルが持ちうる最大値を有すると見なされる。例えば、プロセッサ情報が作業負荷の場合は、一実施形態では、P個の飽和サンプルが、それぞれ100%の値を有する(すなわち、プロセッサが100%の能力で稼動していることを示す)。他の実施形態では、各飽和サンプルの値が、他の何らかのあらかじめ選択された値になることが可能であり、平均は別の方法で計算されることが可能である。この意味で、平均は、サンプル履歴と予測サンプルとを用いて計算される値であることが可能であり、これを、プロセッサ110(図1)の可能な実行状態の1つにマッピングすることが可能である。
[0032]ブロック408で、実行状態が、ブロック406で決定された平均の関数として決定される。一実施形態では、状態コントローラ203は、実行状態を、プロセッサの複数の可能な実行状態から選択する。例えば、平均の範囲は、重なり合わないが隣接するサブ範囲に分割されることが可能であり、その各サブ範囲は、複数の可能な実行状態のうちの一意の実行状態に対応する。この実施形態では、状態コントローラ203は、平均がどのサブ範囲に含まれるかを調べ、これによって実行状態が事実上決まる。他の実施形態では、実行状態間の移行にヒステリシスを導入できるように、サブ範囲が重なり合うことが可能である。
[0033]図5A〜5Cは、本発明の一実施形態に従って、動的電力管理システム200(図2)が様々な一連のサンプルをどのように処理するかの例を示す。この実施形態では、プロセッサ情報がプロセッサ作業負荷であり、サンプルが作業負荷パーセンテージである。
[0034]図5Aでは、プロセッサモニタ201(図2)が最新の8個のサンプル(すなわち、N=8)をサンプル履歴(図示せず)に格納する。この実施例では、最新のサンプルが飽和している場合に、予測飽和サンプルの数が、最新の蓄積された飽和サンプルの数と等しい(すなわち、乗ずる係数が1)。一方、最新のサンプルが飽和していない場合には、予測飽和サンプルの数が、最新の蓄積された飽和サンプルの数の半分に等しくなる。また、サンプルが飽和しているかどうかを決定するしきい値が95%である(すなわち、95%を超えるサンプルが、飽和していると見なされる)。さらに、この実施例では、実行状態の数が2である(1つは高性能状態で、もう1つは電力節約状態である)。この実施例では、2つの状態の間のしきい値も95%である(すなわち、平均が95%を超える場合が高性能状態に該当する)。また、この実施例では、予測飽和サンプルのそれぞれの値が100%に設定されている。さらに、平均は、サンプル履歴全体と予測サンプルとの平均として計算される。
[0035]この実施例では、最新のサンプル(すなわち、サンプルS)が100%である。したがって、サンプルSは飽和している。この実施例の予測アルゴリズムによれば、予測飽和サンプルの数が、最新の連続する飽和サンプルの数と同じである。この例では最新の4個のサンプルが飽和していたので、Pは4に等しい。サンプル履歴の8個のサンプル(すなわち、サンプルSn−7、Sn−6、...、S)および4個の予測飽和サンプルの平均は95.6%である。したがって、動的電力管理システム200(図2)は、プロセッサ110(図1)を高性能実行状態に移行させる。
[0036]この実施例を図5Bで続けると、次のサンプル(すなわち、Sn+1)は80%である。このように、サンプルSn+1は飽和していない。結果として、予測アルゴリズムは、予測飽和サンプルの数を半分にすることを必要とする。したがって、この実施例では、Pは2まで低減される。サンプル履歴の8個のサンプル(すなわち、サンプルSn−6、Sn−5、...、Sn、Sn+1)および2個の予測飽和サンプルの平均は92.9%である。したがって、動的電力管理システム200(図2)は、プロセッサ110(図1)を電力節約実行状態に移行させる。
[0037]この例示的実施形態は、動的電力管理システム200(図2)が負荷の変化にいかに早く応答できるかを示している。作業負荷が比較的軽ければ、プロセッサは、プロセッサ性能の低下をユーザに実感させることなく、コンピュータプラットフォームの電力損失が少なくなるように、低性能/電力節約実行状態で動作することが可能である。このように実感させることが可能なのは、作業負荷が比較的軽いので、低性能実行状態になっても作業が比較的高速で実行され続けるからである。このようにして、ユーザの実感に影響を及ぼすことなく電力損失が低減される。この実施形態では、電力節約実行状態におけるプロセッサの作業時間を、プロセッサ性能の低下をユーザに実感させない範囲で最大化するという目標でアルゴリズムが設計されている。他の実施形態では、別の電力/性能目標を達成するようにアルゴリズムを用いることができる。
[0038]図5Cは、サンプル履歴に格納された別の8個のサンプルのシーケンスを示す(すなわち、サンプルSm−7、Sm−6、...、S。Sが最新)。この実施例では、連続する6個の飽和サンプルがサンプル履歴に格納され、その後に、飽和していない最新のサンプル(すなわち、75%のサンプルS)が続いている。結果として、サンプルSが受信された後のPは、この実施例では3である。サンプル履歴と3個の予測飽和サンプルの平均は約95.3%である。
[0039]前のサイクルであれば(すなわち、サンプルSm−1が受信された場合は)、Pが6に等しくなり、それによって、サンプル履歴と6個の予測飽和サンプルとの平均が、高性能実行状態になるためのしきい値95%を十分に上回ったはずである。したがって、動的電力管理システム200(図2)は、プロセッサ110(図1)を高性能実行状態にとどまらせる。この実施例は、いくつかの連続する飽和サンプルを受信した後に非飽和サンプルを1つ受信しても、必ずしもプロセッサが低電力実行状態に移行するわけではない様子を示している。
[0040]本明細書には、動的電力管理の方法および装置の実施形態を記載した。これまでの記述では、本発明の実施形態が十分に理解されるように、多数の具体的な詳細を説明した。しかしながら、当業者であれば、これらの特定の詳細の1つまたは複数を用いないか、他の方法、コンポーネント、材料などを用いて本発明を実施できることを認識されるであろう。他の実例、よく知られた構造、材料、または動作については、本発明の態様が曖昧になることを避けるために、詳細までは図示または記載していない。
[0041]本明細書を通しての「一実施形態」または「実施形態」への参照は、その実施形態に関連して記載された特定の機能、構造、または特徴が、本発明の少なくとも1つの実施形態に含まれることを意味する。したがって、本明細書の随所に見られる「一実施形態では」または「実施形態では」という句は、必ずしもすべてが同一の実施形態を参照するわけではない。さらに、特定の機能、構造、または特徴は、1つまたは複数の実施形態において、任意の好適な形で組み合わせられることが可能である。
[0042]本発明の実施形態は、何らかの形のプロセシングコア(コンピュータのCPUなど)に対して実行されるソフトウェアプログラムとして、またはそのソフトウェアプログラムをサポートするために、用いられることが可能である。あるいは、マシン可読媒体に対して、またはマシン可読媒体内で、実装または実現されることが可能である。マシン可読媒体は、マシン(例えば、コンピュータ)が読み取れる形式で情報を格納または伝送する任意のメカニズムを含む。例えば、マシン可読媒体として、読み出し専用メモリ(ROM)、ランダムアクセスメモリ(RAM)、磁気ディスクストレージ媒体、光ストレージ媒体、フラッシュメモリデバイスなどが挙げられる。さらに、マシン可読媒体として、電気、光、音などの伝搬信号やその他の形の伝搬信号(例えば、搬送波、赤外線信号、デジタル信号など)が挙げられる。
[0043]前述の本発明の実施形態の説明は、要約書に記載された内容を含め、網羅的であること、および開示された形態に本発明を厳密に限定することを目的とするものではない。本発明の特定の実施形態および本発明の実施例は、例示を目的として本明細書に記載されており、当業者であれば認識されるように、本発明の範囲内で様々な等価な修正が可能である。
[0044]それらの修正は、前述の詳細な説明に照らして、本発明に対して行われることが可能である。添付の特許請求項で用いられている用語は、本発明を、本明細書ならびに本特許請求項で開示された特定の実施形態に限定するものであると解釈されてはならない。もっと正確に言えば、本発明の範囲は、添付の特許請求項によって完全に決定されるべきであり、特許請求項は、特許請求項の解釈についての確立された原則に従って解釈されるべきである。
本発明の一実施形態による例示的コンピュータシステムの概略ブロック図である。 本発明の一実施形態による動的電力管理システムのブロック図である。 本発明の一実施形態による、図2のシステムの動作フローを示すフロー図である。 本発明の一実施形態による、図3に示した動作の動作フローを示すフロー図である。 サンプル予測と、サンプル履歴の各種の実施例の平均とを示す図である。 サンプル予測と、サンプル履歴の各種の実施例の平均とを示す図である。 サンプル予測と、サンプル履歴の各種の実施例の平均とを示す図である。
符号の説明
100…コンピュータシステム、102…中央処理装置、106…バス、110…プロセッサ、112…システムメモリ、114…バス、122…オペレーティングシステム、123…アプリケーションプログラム,データ、200…動的電力管理システム、201…プロセッサモニタ、203…状態コントローラ、205…ドライバ、207…性能ハードウェア、209…破線矢印、302,304,306,402,404,406,408…ブロック、104-104…周辺装置。

Claims (6)

  1. プロセッサと、
    命令セットを格納すると共に、プロセッサ情報の1つまたは複数のサンプルを格納するサンプル履歴を格納するシステムメモリと、
    から構成され、
    前記プロセッサ情報のサンプルは、プロセッサの動作に関するデータを含み、
    前記命令セットは、前記プロセッサに所定の閾値を用いて前記サンプル履歴に格納された最新の連続する飽和サンプルの数を判定させ、前記プロセッサに前記飽和サンプルの数と最新のサンプルが飽和しているか否かに関する情報とを用いて前記プロセッサ情報の未来飽和サンプルの数を決定させ、前記プロセッサに前記1つまたは複数のサンプルと前記未来飽和サンプルとを用いて複数の実行状態から実行状態を選択させ、前記複数の実行状態の各実行状態はそれぞれ異なる性能レベルを有ることを特徴とするコンピュータシステム。
  2. ロセッサ情報のサンプルを受信するステップであって、前記プロセッサ情報のサンプルは、プロセッサの動作に関するデータを含み、前記プロセッサ情報の1つまたは複数のサンプルがサンプル履歴に格納される、前記ステップと、
    前記プロセッサが所定の閾値を用いて前記サンプル履歴に格納された最新の連続する飽和サンプルの数を判定するように命令セットに前記プロセッサを構成させ、前記プロセッサが前記飽和サンプルの数と最新のサンプルが飽和しているか否かに関する情報とを用いて前記プロセッサ情報の未来飽和サンプルの数を決定するように前記命令セットに前記プロセッサを構成させ、前記プロセッサが前記1つまたは複数のサンプルと前記未飽和サンプルとを用いて複数の実行状態から実行状態を選択するように前記命令セットに前記プロセッサを構成させるステップと、
    から成り、
    前記複数の実行状態の各実行状態はそれぞれ異なる性能レベルを有ることを特徴とする方法。
  3. ロセッサ情報のサンプルを受信する手段であって、前記プロセッサ情報のサンプルは、プロセッサの動作に関するデータを含み、前記プロセッサ情報の1つまたは複数のサンプルがサンプル履歴に格納される、前記手段と、
    前記プロセッサが所定の閾値を用いて前記サンプル履歴に格納された最新の連続する飽和サンプルの数を判定するように前記プロセッサを構成し、前記プロセッサが前記飽和サンプルの数と最新のサンプルが飽和しているか否かに関する情報とを用いて前記プロセッサ情報の未来飽和サンプルの数を決定するように前記プロセッサを構成し、前記プロセッサが前記1つまたは複数のサンプルと前記未飽和サンプルとを用いて複数の実行状態から実行状態を選択するように前記プロセッサを構成する手段と、
    から構成され、
    前記複数の実行状態の各実行状態はそれぞれ異なる性能レベルを有ることを特徴とするデータ処理システム。
  4. 実行されたときに、
    ロセッサ情報のサンプルを受信するステップであって、前記プロセッサ情報のサンプルは、プロセッサの動作に関するデータを含み、前記プロセッサ情報の1つまたは複数のサンプルがサンプル履歴に格納される、前記ステップと、
    前記プロセッサが所定の閾値を用いて前記サンプル履歴に格納された最新の連続する飽和サンプルの数を判定するように前記プロセッサを構成し、前記プロセッサが前記飽和サンプルの数と最新のサンプルが飽和しているか否かに関する情報とを用いて前記プロセッサ情報の未来飽和サンプルの数を決定するように前記プロセッサを構成し、前記プロセッサが前記1つまたは複数のサンプルと前記未飽和サンプルとを用いて複数の実行状態から実行状態を選択するように前記プロセッサを構成するステップと、
    から成る動作をデータ処理システムに実行させる命令セットを有し、
    前記複数の実行状態の各実行状態がそれぞれ異なる性能レベルを有ることを特徴とするマシン可読媒体。
  5. サブシステムと、
    命令セットを格納すると共に、サブシステム情報の1つまたは複数のサンプルを格納するサンプル履歴を格納するメモリと、
    から構成され、
    前記サブシステム情報のサンプルは、前記サブシステムの動作に関するデータを含み、
    前記命令セットは、前記サブシステムに所定の閾値を用いて前記サンプル履歴に格納された最新の連続する飽和サンプルの数を判定させ、前記サブシステムに前記飽和サンプルの数と最新のサンプルが飽和しているか否かに関する情報とを用いて前記サブシステム情報の未来飽和サンプルの数を決定させ、前記サブシステムに前記1つまたは複数のサンプルと前記未来飽和サンプルとを用いて複数の実行状態から実行状態を選択させ、前記複数の実行状態の各実行状態はそれぞれ異なる性能レベルを有ることを特徴とするデータ処理システム。
  6. 実行されたときに、
    ステム情報のサンプルを受信するステップであって、前記システム情報のサンプルは、データ処理システムの動作に関するデータを含み、前記システム情報の1つまたは複数のサンプルがサンプル履歴に格納される、前記ステップと、
    前記データ処理システムが所定の閾値を用いて前記サンプル履歴に格納された最新の連続する飽和サンプルの数を判定するように前記データ処理システムを構成し、前記データ処理システムが前記飽和サンプルの数と最新のサンプルが飽和しているか否かに関する情報とを用いて前記システム情報の未来飽和サンプルの数を決定するように前記データ処理システムを構成し、前記データ処理システムが前記1つまたは複数のサンプルと前記未来飽和サンプルとを用いて複数の実行状態から実行状態を選択するように前記データ処理システムを構成するステップと、
    から構成される方法を前記データ処理システムに実行させる命令セットを有し、
    前記複数の実行状態の各実行状態はそれぞれ異なる性能レベルを有ることを特徴とするマシン可読媒体。
JP2007199925A 2003-05-07 2007-07-31 プロセッサシステムにおける動的電力管理の方法および装置 Expired - Lifetime JP4847408B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/434,515 US7240223B2 (en) 2003-05-07 2003-05-07 Method and apparatus for dynamic power management in a processor system
US10/434,515 2003-05-07

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006501289A Division JP4065458B2 (ja) 2003-05-07 2004-04-21 プロセッサシステムにおける動的電力管理の方法および装置

Publications (3)

Publication Number Publication Date
JP2008010000A JP2008010000A (ja) 2008-01-17
JP2008010000A5 JP2008010000A5 (ja) 2008-06-26
JP4847408B2 true JP4847408B2 (ja) 2011-12-28

Family

ID=33416706

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006501289A Expired - Lifetime JP4065458B2 (ja) 2003-05-07 2004-04-21 プロセッサシステムにおける動的電力管理の方法および装置
JP2007199925A Expired - Lifetime JP4847408B2 (ja) 2003-05-07 2007-07-31 プロセッサシステムにおける動的電力管理の方法および装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006501289A Expired - Lifetime JP4065458B2 (ja) 2003-05-07 2004-04-21 プロセッサシステムにおける動的電力管理の方法および装置

Country Status (8)

Country Link
US (2) US7240223B2 (ja)
EP (1) EP1620783B1 (ja)
JP (2) JP4065458B2 (ja)
KR (1) KR100858766B1 (ja)
CN (1) CN1784646B (ja)
AU (1) AU2004239644B2 (ja)
CA (1) CA2515855C (ja)
WO (1) WO2004102363A2 (ja)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1631892A1 (en) * 2003-05-27 2006-03-08 Koninklijke Philips Electronics N.V. Monitoring and controlling power consumption
US7392099B2 (en) * 2003-12-12 2008-06-24 Hewlett-Packard Development Company, L.P. System and method for power management when an operating voltage is between two thresholds
US7337335B2 (en) * 2004-12-21 2008-02-26 Packet Digital Method and apparatus for on-demand power management
US7228446B2 (en) * 2004-12-21 2007-06-05 Packet Digital Method and apparatus for on-demand power management
US8332226B1 (en) * 2005-01-07 2012-12-11 At&T Intellectual Property Ii, L.P. System and method of dynamically modifying a spoken dialog system to reduce hardware requirements
US9608929B2 (en) * 2005-03-22 2017-03-28 Live Nation Entertainment, Inc. System and method for dynamic queue management using queue protocols
US7594132B2 (en) * 2005-05-18 2009-09-22 Lg Electronics Inc. Computer system with power-saving capability and method for implementing power-saving mode in computer system
US7523269B2 (en) * 2005-07-22 2009-04-21 Microsoft Corporation Preparing memory to allow access to data when primary operating system is unavailable
CN100346268C (zh) * 2005-08-18 2007-10-31 复旦大学 信息安全SoC中基于门控时钟的动态功耗管理方法
US7647516B2 (en) * 2005-09-22 2010-01-12 Hewlett-Packard Development Company, L.P. Power consumption management among compute nodes
US7581125B2 (en) * 2005-09-22 2009-08-25 Hewlett-Packard Development Company, L.P. Agent for managing power among electronic systems
US8006113B2 (en) * 2005-10-27 2011-08-23 Freescale Semiconductor, Inc. System and method for controlling voltage level and clock frequency supplied to a system
US7516342B2 (en) * 2005-12-30 2009-04-07 Intel Corporation Method, apparatus and system to dynamically choose an optimum power state
US7930564B2 (en) * 2006-07-31 2011-04-19 Intel Corporation System and method for controlling processor low power states
CN100428116C (zh) * 2006-09-08 2008-10-22 华南理工大学 一种基于嵌入式系统的动态电源管理方法
US7681054B2 (en) * 2006-10-03 2010-03-16 International Business Machines Corporation Processing performance improvement using activity factor headroom
US7689851B2 (en) * 2006-10-27 2010-03-30 Hewlett-Packard Development Company, L.P. Limiting power state changes to a processor of a computer device
WO2008073597A1 (en) * 2006-12-14 2008-06-19 Intel Corporation Method and apparatus of power management of processor
US7818596B2 (en) * 2006-12-14 2010-10-19 Intel Corporation Method and apparatus of power management of processor
US7430675B2 (en) * 2007-02-16 2008-09-30 Apple Inc. Anticipatory power management for battery-powered electronic device
US7925901B2 (en) * 2007-03-15 2011-04-12 International Business Machines Corporation Method and system for estimating processor utilization from power measurements
US7725296B1 (en) * 2007-09-24 2010-05-25 United Services Automobile Association (Usaa) Estimating processor usage
US7904287B2 (en) * 2007-11-13 2011-03-08 International Business Machines Corporation Method and system for real-time prediction of power usage for a change to another performance state
US7441135B1 (en) 2008-01-14 2008-10-21 International Business Machines Corporation Adaptive dynamic buffering system for power management in server clusters
US7992015B2 (en) 2008-02-05 2011-08-02 Dell Products L.P. Processor performance state optimization
WO2009106540A1 (en) * 2008-02-25 2009-09-03 Nxp B.V. Data processing device with adjustable performance level and method of operating such device
US8312299B2 (en) * 2008-03-28 2012-11-13 Packet Digital Method and apparatus for dynamic power management control using serial bus management protocols
US8102552B2 (en) 2008-04-03 2012-01-24 Sharp Laboratories Of America, Inc. Performance monitoring and control of a multifunction printer
US8392924B2 (en) 2008-04-03 2013-03-05 Sharp Laboratories Of America, Inc. Custom scheduling and control of a multifunction printer
US8028182B2 (en) * 2008-06-04 2011-09-27 Dell Products L.P. Dynamic CPU voltage regulator phase shedding
US8078901B1 (en) 2008-06-16 2011-12-13 Western Digital Technologies, Inc. Method for increasing a processor operating frequency when other subsystem demands are low
US8094643B2 (en) * 2008-07-10 2012-01-10 Qualcomm Incorporated Dynamic power management for time division multiplexing devices
US8212944B2 (en) * 2008-07-10 2012-07-03 Qualcomm Incorporated Fast stream switching
US8170606B2 (en) * 2008-10-15 2012-05-01 Apple Inc. Dynamic thermal control for wireless transceivers
US8244296B2 (en) * 2008-10-15 2012-08-14 Apple Inc. Dynamic thermal control for wireless transceivers
US8707060B2 (en) * 2008-10-31 2014-04-22 Intel Corporation Deterministic management of dynamic thermal response of processors
US20100148708A1 (en) * 2008-12-11 2010-06-17 Jorgenson Joel A Voltage scaling of an electric motor load to reduce power consumption
US9082419B1 (en) 2009-06-08 2015-07-14 Western Digitial Technologies, Inc. Disk drive configuring power mode of disk drive relative to servo gate
US20110018346A1 (en) * 2009-07-27 2011-01-27 Dixon Ryan G Location-Based Power Profiles
KR101617377B1 (ko) * 2009-11-06 2016-05-02 삼성전자주식회사 동적 전압 주파수 스케일링 방법
US9098274B2 (en) * 2009-12-03 2015-08-04 Intel Corporation Methods and apparatuses to improve turbo performance for events handling
US9104411B2 (en) 2009-12-16 2015-08-11 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US9176572B2 (en) 2009-12-16 2015-11-03 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US8650426B2 (en) 2009-12-16 2014-02-11 Qualcomm Incorporated System and method for controlling central processing unit power in a virtualized system
US9563250B2 (en) * 2009-12-16 2017-02-07 Qualcomm Incorporated System and method for controlling central processing unit power based on inferred workload parallelism
US8909962B2 (en) 2009-12-16 2014-12-09 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US9128705B2 (en) 2009-12-16 2015-09-08 Qualcomm Incorporated System and method for controlling central processing unit power with reduced frequency oscillations
US8689037B2 (en) * 2009-12-16 2014-04-01 Qualcomm Incorporated System and method for asynchronously and independently controlling core clocks in a multicore central processing unit
US8775830B2 (en) 2009-12-16 2014-07-08 Qualcomm Incorporated System and method for dynamically controlling a plurality of cores in a multicore central processing unit based on temperature
US20110145559A1 (en) * 2009-12-16 2011-06-16 Thomson Steven S System and method for controlling central processing unit power with guaranteed steady state deadlines
US8352759B2 (en) * 2010-01-11 2013-01-08 Qualcomm Incorporated System and method of monitoring a central processing unit in real time
US8667308B2 (en) 2010-06-18 2014-03-04 Apple Inc. Dynamic voltage dithering
US8527801B2 (en) 2010-06-30 2013-09-03 International Business Machines Corporation Performance control of frequency-adapting processors by voltage domain adjustment
US8516284B2 (en) 2010-11-04 2013-08-20 International Business Machines Corporation Saving power by placing inactive computing devices in optimized configuration corresponding to a specific constraint
US8521942B2 (en) 2011-03-21 2013-08-27 Microsoft Corporation HID over simple peripheral buses
TWI461897B (zh) * 2011-11-16 2014-11-21 Wistron Corp 電源控制裝置及電子裝置
US8725916B2 (en) * 2012-01-07 2014-05-13 Microsoft Corporation Host side implementation for HID I2C data bus
CN102622078B (zh) * 2012-01-20 2014-10-15 李涛 基于可再生能源的计算机的性能功耗比优化方法和装置
US8994346B2 (en) 2012-02-09 2015-03-31 Dell Products Lp Systems and methods for dynamic management of switching frequency for voltage regulation
US9442732B2 (en) * 2012-03-19 2016-09-13 Via Technologies, Inc. Running state power saving via reduced instructions per clock operation
US9201477B2 (en) 2012-05-29 2015-12-01 Apple Inc. Power management with thermal credits
CN102915108B (zh) * 2012-09-30 2014-04-16 安科智慧城市技术(中国)有限公司 一种嵌入式处理器内核电压动态调整装置和方法
US8984308B2 (en) * 2012-12-03 2015-03-17 Qualcomm Incorporated System and method of adaptive voltage scaling
CN103049803B (zh) * 2013-01-10 2016-12-28 华北电力大学 基于高斯液面法的负荷预测算法的参数寻优方法
US9195293B1 (en) 2013-05-03 2015-11-24 Western Digital Technologies, Inc. User controlled data storage device power and performance settings
WO2015019476A1 (ja) * 2013-08-08 2015-02-12 富士通株式会社 消費電力値が所定電力値以下である状態情報を、測定した処理性能値に基づいて選択する選択装置
US9436265B2 (en) 2013-10-24 2016-09-06 Fujitsu Limited Information processing apparatus and load control method
CN103744502B (zh) * 2013-12-31 2016-01-27 东软集团股份有限公司 确定嵌入式系统的临界频率的方法及装置
US11989068B2 (en) * 2022-06-29 2024-05-21 International Business Machines Corporation Thermal and performance management

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6158012A (en) * 1989-10-30 2000-12-05 Texas Instruments Incorporated Real-time power conservation and thermal management for computers
US5218704A (en) * 1989-10-30 1993-06-08 Texas Instruments Real-time power conservation for portable computers
US5396635A (en) * 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
US5287292A (en) * 1992-10-16 1994-02-15 Picopower Technology, Inc. Heat regulator for integrated circuits
US5339445A (en) * 1992-11-16 1994-08-16 Harris Corporation Method of autonomously reducing power consumption in a computer sytem by compiling a history of power consumption
US5422806A (en) * 1994-03-15 1995-06-06 Acc Microelectronics Corporation Temperature control for a variable frequency CPU
US5481733A (en) * 1994-06-15 1996-01-02 Panasonic Technologies, Inc. Method for managing the power distributed to a disk drive in a laptop computer
US5812860A (en) * 1996-02-12 1998-09-22 Intel Corporation Method and apparatus providing multiple voltages and frequencies selectable based on real time criteria to control power consumption
US6785826B1 (en) * 1996-07-17 2004-08-31 International Business Machines Corporation Self power audit and control circuitry for microprocessor functional units
JPH11161383A (ja) * 1997-09-05 1999-06-18 Texas Instr Inc <Ti> オンチップ・アクティビティに応答してマイクロプロセッサの電力消費を調節するためのマイクロプロセッサ回路、システム、及び方法
US5954820A (en) * 1997-09-26 1999-09-21 International Business Machines Corporation Portable computer with adaptive demand-driven power management
US6446214B2 (en) * 1998-06-08 2002-09-03 Microsoft Corporation System and method for handling power state change requests initiated by peripheral devices
US6442699B1 (en) * 1998-09-18 2002-08-27 Matsushita Electric Industrial Co., Ltd. Power control method and apparatus therefor
US6442700B1 (en) * 1999-08-10 2002-08-27 Intel Corporation Thermal control within systems having multiple CPU performance states
US6198245B1 (en) * 1999-09-20 2001-03-06 O2 Micro International Ltd. Look-ahead closed-loop thermal management
US6795927B1 (en) * 2001-05-01 2004-09-21 Advanced Micro Devices, Inc. Power state resynchronization
US6845456B1 (en) * 2001-05-01 2005-01-18 Advanced Micro Devices, Inc. CPU utilization measurement techniques for use in power management
JP4143283B2 (ja) * 2001-09-12 2008-09-03 株式会社日立製作所 計算機の処理性能変更装置
US6996441B1 (en) * 2002-03-11 2006-02-07 Advanced Micro Devices, Inc. Forward-looking fan control using system operation information

Also Published As

Publication number Publication date
JP2006524374A (ja) 2006-10-26
US7302595B2 (en) 2007-11-27
AU2004239644B2 (en) 2007-11-01
WO2004102363A2 (en) 2004-11-25
CN1784646B (zh) 2010-06-16
WO2004102363A3 (en) 2005-02-10
US20060265616A1 (en) 2006-11-23
US7240223B2 (en) 2007-07-03
EP1620783B1 (en) 2018-09-12
AU2004239644A1 (en) 2004-11-25
KR100858766B1 (ko) 2008-09-16
JP2008010000A (ja) 2008-01-17
EP1620783A2 (en) 2006-02-01
CA2515855C (en) 2009-12-15
KR20050115325A (ko) 2005-12-07
JP4065458B2 (ja) 2008-03-26
US20040225902A1 (en) 2004-11-11
CA2515855A1 (en) 2004-11-25
CN1784646A (zh) 2006-06-07

Similar Documents

Publication Publication Date Title
JP4847408B2 (ja) プロセッサシステムにおける動的電力管理の方法および装置
CA2814604C (en) Application lifetime management
US9086823B2 (en) Providing adaptive frequency control for a processor using utilization information
US8135966B2 (en) Method and device for power management
JP3742364B2 (ja) クロック周波数の制御方法および電子機器
CN101379453A (zh) 使用动态工作负载特征来控制cpu频率和电压调节的方法和装置
JP2002099432A (ja) 演算処理システム及び演算処理制御方法、タスク管理システム及びタスク管理方法、並びに記憶媒体
JP2005285093A (ja) プロセッサ電力制御装置及びプロセッサ電力制御方法
EP2607987A1 (en) Computing apparatus and system for remote control of operating states
JP2002099433A (ja) 演算処理システム及び演算処理制御方法、タスク管理システム及びタスク管理方法、並びに記憶媒体
US20120254822A1 (en) Processing optimization load adjustment
CN112639674A (zh) 支持功率管理控制的功率管理顾问程序
US20140282588A1 (en) System and scheduling method
US9377834B2 (en) Adjusting working frequency of a processor based on monitored idle time
EP3278220A1 (en) Power aware scheduling and power manager
CN112801331A (zh) 利用虚拟容量和优选位置实时调度进行计算负载的整形
US9785463B2 (en) Using per task time slice information to improve dynamic performance state selection
CN113986000A (zh) 一种服务器上电方法、系统、装置及介质
JP4591310B2 (ja) 流量制御方法
JPH11289677A (ja) バッテリ駆動残時間予測システム
AU2008200446B2 (en) Method and apparatus for dynamic power management in a processor system
CN114327020A (zh) 一种无线模组、功耗控制方法及电子设备
JP2018151968A (ja) 管理装置、分散システム、管理方法、及びプログラム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080201

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080201

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080430

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080402

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100709

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110608

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110922

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111013

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4847408

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250