JP4844055B2 - 垂直配向型のアクティブマトリクス液晶表示素子 - Google Patents
垂直配向型のアクティブマトリクス液晶表示素子 Download PDFInfo
- Publication number
- JP4844055B2 JP4844055B2 JP2005252722A JP2005252722A JP4844055B2 JP 4844055 B2 JP4844055 B2 JP 4844055B2 JP 2005252722 A JP2005252722 A JP 2005252722A JP 2005252722 A JP2005252722 A JP 2005252722A JP 4844055 B2 JP4844055 B2 JP 4844055B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- substrate
- crystal display
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
第1の基板と、前記第1の基板に対向配置した第2の基板と、前記第1の基板の前記第2の基板と対向する面に形成された少なくとも1つの第1の電極と、前記第2の基板における前記第1の基板の前記第1の電極と対向する面に形成された複数の第2の電極と、前記第1の基板の前記第1の電極が形成された面と、前記第2の基板の前記第2の電極が形成された面と、のそれぞれに形成された垂直配向膜と、前記第1の基板と前記第2の基板との間に封入され、負の誘電異方性を有する液晶層と、を備え、前記第2の電極は前記第2の電極を複数のサブ画素電極に区分するためのスリットを有し、前記スリットの内部には少なくとも1つの凸部が形成され、前記凸部は前記液晶層の液晶分子の分子長軸を前記凸部周辺部から前記サブ画素電極の中央部に向かって傾けるように配列させることを特徴とする。
図1は、本発明の実施形態1に係る垂直配向型液晶表示装置における1つの画素構造を概略的に示す平面図である。図2は、図1に示す1つの画素をII−II線に沿って断面して示す断面図である。
一方のガラス基板102上に、アルミニウム膜を形成し、これをパターニングすることによりTFT素子104のゲート電極104aとゲート配線108と補助電極107(補助電極107を相互に接続する配線を含む)を形成する。次いで、CVDによりゲート絶縁膜109を形成する。続いて、ゲート絶縁膜109上に、TFT素子104のチャネル層(半導体層104b)、ソース領域、ドレイン領域などを形成する。
ゲート絶縁膜109の所定位置にエッチングにより穴部を形成し、続いて穴部が形成されたゲート絶縁膜109上に、スパッタによりITO膜を形成する。ITO膜の画素領域を構成する部分を残して、ITO膜をエッチングしてパターニングすることにより、画素中心部から画素領域の周辺部に延びる幅の狭いスリット105aが切り欠かれ、且つ各サブ画素領域の中心に凹部105bが形成された画素電極105が得られる。
このようにして形成されたTFT基板102と、対向電極112、カラーフィルタ113などが形成された対向基板101と、を図示しないスペーサを介して対向配置して、周囲をシール材によりシールして液晶セルを形成する。続いて、この液晶セルに負の誘電異性を有する液晶を注入し、注入口を封止する。さらに、TFT基板102及び対向基板101の外面に図示しない偏光板を配置して液晶表示素子が製造される。
1つの画素領域は、1つの画素電極105と対向電極112とが互いに対向する領域によって定義され、画素電極105に形成された複数のスリット105aにより、4つのサブ画素領域に区分されている。1つの画素領域は、その周囲が補助電極107により囲まれており、画素電極105と補助電極107との間に電圧が印加されると、各画素領域の周りには、横方向の電界が発生する。また、画素電極105のスリット105aの縁では斜め電界が発生する。
本発明の実施形態2に係る液晶表示素子について、図6および図7を参照して説明する。図6は、本発明の実施形態2に係る液晶表示素子における1つの画素の概略の平面構造を示し、図7は、図6のVII−VII線に沿った断面を示す。
実施形態1と同様にして、一方のガラス基板102上に、TFT素子104のゲート電極104aと、ゲート配線108と、補助電極107(補助電極107を相互に接続する配線を含む)を形成し、次いで、ゲート絶縁膜109を形成する。続いて、ゲート絶縁膜109上に、TFT素子104の半導体層104b、ソース電極104c、ドレイン電極104dなどを形成する。
実施形態1と同様に、画素電極105と対向電極112との間に電圧が印加されると、画素電極105と対向電極112が対向する部分では縦電界が発生し、画素電極105と補助電極107との間には横電界が発生する。画素電極105のスリット105aが形成されている部分には、そのスリット105aの側縁部に斜め方向の電界が発生する。
図8は、本発明の実施形態3に係る液晶表示装置の画素構造を示す概略図である。
一方のTFT基板2の内面上には、TFT素子104、画素電極105、ドレイン配線106、第1の補助電極107、ゲート配線108、ゲート絶縁膜109、絶縁膜110、配向膜111、第2の補助電極207が形成されている。この実施形態において、上記の実施形態1と同一の構成には、同一の参照符号を付して、説明は省略する。
実施形態1と同様に、画素電極105と対向電極112との間に電圧が印加されると、画素電極105と対向電極112が対向する部分では縦電界が発生し、画素電極105と補助電極107との間には横電界が発生する。画素電極105のスリット105aが形成されている部分に関しては、両ガラス基板101,102間に縦方向の電界が発生せず、スリット105aの側縁部に斜め方向の電界が発生する。
本発明は、上記の実施形態に限定されず、その応用及び変形等は任意であり、例えば、上記の実施形態を組み合わせることも可能である。図10に示すように、上記実施形態1と実施形態2とを組み合わせて、スリット105aにより区分されたサブ画素領域ごとに、画素電極105の各サブ画素領域の中心に対応する位置に、凹部105bを形成し、スリット105aが交差する部分とスリット105aの端部に突起201を形成するようにしても良い。
Claims (15)
- 第1の基板と、
前記第1の基板に対向配置した第2の基板と、
前記第1の基板の前記第2の基板と対向する面に形成された少なくとも1つの第1の電極と、
前記第2の基板における前記第1の基板の前記第1の電極と対向する面に形成された複数の第2の電極と、
前記第1の基板の前記第1の電極が形成された面と、前記第2の基板の前記第2の電極が形成された面と、のそれぞれに形成された垂直配向膜と、
前記第1の基板と前記第2の基板との間に封入され、負の誘電異方性を有する液晶層と、
を備え、
前記第2の電極は前記第2の電極を複数のサブ画素電極に区分するためのスリットを有し、前記スリットの内部には少なくとも1つの凸部が形成され、
前記凸部は前記液晶層の液晶分子の分子長軸を前記凸部周辺部から前記サブ画素電極の中央部に向かって傾けるように配列させる、
ことを特徴とする液晶表示素子。 - 前記凸部は前記第2の電極と同一の層に形成されていることを特徴とする請求項1に記載の液晶表示素子。
- 前記凸部は誘電体膜から構成されていることを特徴とする請求項1に記載の液晶表示素子。
- 前記凸部の平面形状は円形又は多角形の形状に形成されていることを特徴とする請求項1に記載の液晶表示素子。
- 前記スリットは、前記第2の電極の中央部から前記第2の電極の周辺部に向かって延びるように形成され、前記第2の電極の中央部で互いに繋がった複数の切り欠き部を有することを特徴とする請求項1に記載の液晶表示素子。
- 前記凸部は前記複数の切り欠き部の一方の端部が互いに繋がった部分及び前記複数の切り欠き部の他方の端部それぞれに形成されていることを特徴とする請求項5に記載の液晶表示素子。
- 前記スリットは十字形状を有していることを特徴とする請求項5に記載の液晶表示素子。
- 前記凸部は前記十字形状を有する前記スリットの中央部及び前記十字形状を有する前記スリットの端部それぞれに形成されていることを特徴とする請求項7に記載の液晶表示素子。
- 前記第2の電極の周辺部の少なくとも一部と平面視して重なり、且つ、前記第2の電極を実質的に取り囲むように形成された補助電極をさらに有し、
前記補助電極は、前記第1の電極の電位と等しい電位に設定されることを特徴とする請求項1に記載の液晶表示素子。 - 前記補助電極は、前記第2の基板面上に形成され、
前記第2の電極は、前記補助電極を覆う第1の絶縁膜上に形成されていることを特徴とする請求項9に記載の液晶表示素子。 - 前記垂直配向膜は、配向処理されていないことを特徴とする請求項1に記載の液晶表示素子。
- さらに、前記第2の基板に形成されたTFT素子を備え、前記第2の電極は前記TFT素子のソース電極に接続し、外部から供給される画像信号を前記第2の電極に印加するための前記第2の電極と同一の層に形成されたドレイン配線は前記TFT素子のドレイン電極に接続され、外部から供給される走査信号を印加するための前記補助電極と同一の層に形成されたゲート配線は前記TFT素子のゲート電極に接続されることを特徴とする請求項9に記載の液晶表示素子。
- 前記第2の基板には、前記第2の電極の周辺部に沿った周辺凸部がさらに形成されていることを特徴とする請求項1に記載の液晶表示素子。
- 前記第2の基板には、前記第2の電極の周辺部に沿った周辺凸部がさらに形成され、
前記周辺凸部は、複数の前記第2の電極の間に、前記ドレイン配線を覆って、前記補助電極の一部と平面視して重なるように形成された第2の絶縁膜によって形成されていることを特徴とする請求項12に記載の液晶表示素子。 - 前記第2の絶縁膜は、前記第2の電極よりも厚く形成されているとともに、前記補助電極と平面視して重なる端部が前記第2の電極と接触しないように配置されていることを特徴とする請求項14に記載の液晶表示素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005252722A JP4844055B2 (ja) | 2004-08-31 | 2005-08-31 | 垂直配向型のアクティブマトリクス液晶表示素子 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004251696 | 2004-08-31 | ||
JP2004251696 | 2004-08-31 | ||
JP2005252722A JP4844055B2 (ja) | 2004-08-31 | 2005-08-31 | 垂直配向型のアクティブマトリクス液晶表示素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006099092A JP2006099092A (ja) | 2006-04-13 |
JP4844055B2 true JP4844055B2 (ja) | 2011-12-21 |
Family
ID=36238901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005252722A Active JP4844055B2 (ja) | 2004-08-31 | 2005-08-31 | 垂直配向型のアクティブマトリクス液晶表示素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4844055B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100007081A (ko) * | 2008-07-11 | 2010-01-22 | 삼성전자주식회사 | 표시 기판 및 이를 갖는 표시 패널 |
CN106324932B (zh) * | 2016-10-09 | 2019-11-22 | 上海中航光电子有限公司 | 显示面板及包含其的显示装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4051763B2 (ja) * | 1998-05-28 | 2008-02-27 | ソニー株式会社 | 液晶表示装置 |
KR100587364B1 (ko) * | 2000-01-12 | 2006-06-08 | 엘지.필립스 엘시디 주식회사 | 멀티도메인 액정표시소자 |
JP3733011B2 (ja) * | 2000-09-28 | 2006-01-11 | 三洋電機株式会社 | 液晶表示装置 |
-
2005
- 2005-08-31 JP JP2005252722A patent/JP4844055B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006099092A (ja) | 2006-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100735987B1 (ko) | 수직배향형의 액티브 매트릭스 액정표시소자 | |
JP4844027B2 (ja) | 垂直配向型の液晶表示素子 | |
KR100723658B1 (ko) | 수직배향형의 액티브 매트릭스 액정표시소자 | |
KR100736001B1 (ko) | 수직배향형의 액티브 매트릭스 액정표시소자 | |
JP4248835B2 (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置 | |
JP2859093B2 (ja) | 液晶表示装置 | |
US6583836B2 (en) | Multi-domain liquid crystal display device having a dielectric structure controlling alignment of the liquid crystal molecules | |
JP3850002B2 (ja) | 液晶電気光学装置 | |
TWI326371B (en) | Vertically alignment liquid crystal display device | |
JP3174497B2 (ja) | 液晶表示装置 | |
JP2008097049A (ja) | 液晶表示装置及びその製造方法 | |
US20100259469A1 (en) | Liquid crystal display panel and liquid crystal display device | |
JP4057309B2 (ja) | マルチドメイン垂直配向型液晶ディスプレイ | |
JP2003270653A (ja) | 液晶表示装置及びその製造方法 | |
JP2004325503A (ja) | 液晶表示装置 | |
US7209203B2 (en) | Thin film transistor liquid crystal display device implementing multi-domains for liquid crystal | |
JP4844055B2 (ja) | 垂直配向型のアクティブマトリクス液晶表示素子 | |
US6933997B2 (en) | Liquid crystal display device and array substrate for the same | |
JP3631179B2 (ja) | 液晶表示装置 | |
JP4586696B2 (ja) | 液晶表示素子 | |
JP2004354940A (ja) | 液晶表示装置 | |
JPH07333634A (ja) | 液晶表示パネル | |
JP2006126811A (ja) | 液晶表示素子 | |
JP4656526B2 (ja) | 液晶電気光学装置 | |
JP2006030613A (ja) | 液晶表示素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110926 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4844055 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |