JP4844055B2 - 垂直配向型のアクティブマトリクス液晶表示素子 - Google Patents

垂直配向型のアクティブマトリクス液晶表示素子 Download PDF

Info

Publication number
JP4844055B2
JP4844055B2 JP2005252722A JP2005252722A JP4844055B2 JP 4844055 B2 JP4844055 B2 JP 4844055B2 JP 2005252722 A JP2005252722 A JP 2005252722A JP 2005252722 A JP2005252722 A JP 2005252722A JP 4844055 B2 JP4844055 B2 JP 4844055B2
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
substrate
crystal display
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005252722A
Other languages
English (en)
Other versions
JP2006099092A (ja
Inventor
亮太 水迫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2005252722A priority Critical patent/JP4844055B2/ja
Publication of JP2006099092A publication Critical patent/JP2006099092A/ja
Application granted granted Critical
Publication of JP4844055B2 publication Critical patent/JP4844055B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Description

この発明は、液晶分子を基板面に対して実質的に垂直に初期配向させた垂直配向型のアクティブマトリクス液晶表示素子に関する。
従来のTFT液晶パネルは、TFT(Thin Film Transistor)と画素電極等が形成されたTFT基板と、カラーフィルタ(Color Filter)と対向電極等が形成されたCF基板とで液晶層を挟んで構成される。液晶分子をホモジニアス配向(homogeneous alignment)させたTFT液晶パネル、例えばTN(ねじれネマティック)液晶ディスプレイでは正の誘電異方性を示す液晶材料が通常用いられる。液晶分子をホメオトロピック配向(homeotropic alignment)させた液晶表示パネルでは、負の誘電異方性を示す液晶材料が使用され、無電界(初期配向状態)でそのダイレクタ(分子長軸方向)を基板と垂直に配向させている。
液晶分子を初期配向状態でホメオトロピック配向させた垂直配向型のTFT液晶表示素子は、対向する内面に垂直配向膜が形成され、互いに対向して配置された一対のガラス基板の間に負の誘電異方性を示す液晶を封入して液晶セルが構成される。
この液晶セルにおいて、一対の基板の一方には、個々の画素毎に画素電極が形成され、他方の基板には、複数の前記画素電極と対向する共通(対向)電極が形成され、これらの各画素電極と対向電極とが対向する領域とその間の液晶により1つの画素が形成される。それぞれの基板には、前記画素電極と対向電極間に電圧が印加されたときに液晶分子が倒れる方向を定めるためのラビング処理(aligning treatment)された垂直配向膜が画素電極と、対向電極とを覆うように形成されている。
前記画素電極と対向電極との間に電圧が印加されていない場合、対向電極と画素電極とは同電位であるため、画素電極と対向電極との間に電界が生成されず、垂直配向膜の作用により、液晶分子は基板に対して垂直に配向している。
画素電極と対向電極との間に電圧が印加されると、画素電極と対向電極との間に生成される電界により液晶分子が傾くように挙動する。画素電極と対向電極間に十分高い電圧が印加されたときには、液晶分子は基板に対して実質的に水平に配向する。この場合、液晶分子は垂直配向膜のラビング方向へ向けて一方方向に配向する。そのため、コントラストの視野角依存性が大きく、視野角特性が悪い。
そこで、垂直配向型の液晶表示装置において、広い視野角特性を得るために、各画素毎に液晶分子を複数の方向に配向させた複数のドメインを形成することが提案されている。例えば、特許文献1に記載されているように、対向電極にエックス字形状の開口を形成し、対向する2つの電極間に電圧が印加されたとき、1つの画素において液晶分子を前記エックス字形開口の中央に向かって4つの方向に倒れるように配向させた液晶表示装置が提案されている。
この液晶表示装置では、対向電極を画素電極より大きく形成し、画素電極と対向電極との間に電圧を印加した場合は、画素領域の画素電極と対向電極が対向する部分では縦電界が発生し、画素電極の周辺部には斜め電界を発生させ、対向電極の開口(スリット)が形成されている部分に電界の不連続部分を形成することにより、液晶分子が各画素毎に前記エックス字形開口の中央に向かって倒れるように配列する。すなわち、この液晶表示装置では、液晶分子は各画素ごとに、エックス字形開口によって区画された領域ごとに4つの方向に向かって傾くように配向する。
特許第2565639号明細書
しかし、上記の液晶表示装置は、各画素の中に形成されたエックス字形開口によって配向方向の異なる領域を形成するため、各領域間の相互作用を絶つためにエックス字形開口は十分広い幅に形成する必要がある。そのため、各画素において、電界により制御することができない開口(スリット)の面積が多く、対向電極の面積が少なくなり、開口率が低くなるという問題がある。
また、本願出願人が日本国内で出願した特願2004−210412号において、画素電極の周辺に形成した補助電極と、画素電極に形成したスリットとにより画素領域を複数のサブ画素領域に分割し、各サブ画素領域毎に液晶分子を予め定めた配向状態に配向させるようにした液晶表示素子を提案した。しかし、各サブ画素領域ごとの配向の安定性が未だ不十分である。
本発明は上記実情に鑑みてなされたものであり、表示不良が軽減された広視野角で透過率の高い液晶表示素子を提供することを目的とする。
上述した目的を達成するため、この発明の第1の観点による液晶表示素子は、
第1の基板と、前記第1の基板に対向配置した第2の基板と、前記第1の基板の前記第2の基板と対向する面に形成された少なくとも1つの第1の電極と、前記第2の基板における前記第1の基板の前記第1の電極と対向する面に形成された複数の第2の電極と、前記第1の基板の前記第1の電極が形成された面と、前記第2の基板の前記第2の電極が形成された面と、のそれぞれに形成された垂直配向膜と、前記第1の基板と前記第2の基板との間に封入され、負の誘電異方性を有する液晶層と、を備え、前記第2の電極は前記第2の電極を複数のサブ画素電極に区分するためのスリットを有し、前記スリットの内部には少なくとも1つの凸部が形成され、前記凸部は前記液晶層の液晶分子の分子長軸を前記凸部周辺部から前記サブ画素電極の中央部に向かって傾けるように配列させることを特徴とする。
本発明によれば、画素電極にスリットを形成し、更に段差部を設けることによって、表示不良が軽減された広視野角で透過率の高い液晶表示素子を提供することができる。
本発明の実施形態に係る垂直配向型液晶表示装置を図を用いて説明する。
(実施形態1)
図1は、本発明の実施形態1に係る垂直配向型液晶表示装置における1つの画素構造を概略的に示す平面図である。図2は、図1に示す1つの画素をII−II線に沿って断面して示す断面図である。
液晶表示装置を構成する液晶表示素子は、対向して配置された一対のガラス基板101,102を備え、一方のガラス基板102(以下TFT基板102という)と他方のガラス基板101(以下対向基板101という)との間に負の誘電異方性を示す液晶103が封入されている。
TFT基板102の対向基板101と対向する面上には、TFT素子104、画素電極105、ドレイン配線106、補助電極107、ゲート配線108、ゲート絶縁膜109、絶縁膜110、配向膜111が形成されている。また、対向基板101の内面には、対向電極112、カラーフィルタ113、配向膜114が形成されている。
TFT素子104は、ガラス基板102上に形成された逆スタガ型の薄膜トランジスタ(Thin Film Transistor)である。TFT素子104は、ゲート電極104a、半導体層104b、ソース電極104c、ドレイン電極104dを備える。
画素電極105は、酸化インジウムを主成分とするITO膜等から構成された、平面形状がほぼ四角形の透明電極から形成される。この画素電極105は、対向電極112と対向する領域により、画像を形成するための最小単位である1つの画素領域を画定している。また画素電極105には、各画素領域ごとに複数のサブ画素領域に区分するための幅の狭い開口部105aが形成されている。この開口部105aは、画素電極105の中央から周縁に向かって延出され、前記画素電極105の中央部で互いに繋がったスリットによって形成されている(以下、開口部をスリットという)。
この実施形態では、画素電極105に、その画素電極105の中央部から縦方向及び横方向に延在するように、前記画素電極105を切り欠いたスリット105aが形成されており、このスリット105aにより前記1つの画素領域が4つのサブ画素領域に区分される。
そしてさらに、画素電極105の区分された各サブ画素領域の実質的な中心には、各サブ画素領域の液晶分子の配向の中心、または基点を形成し、段差を設けるための平面形状が円形又は多角形(例えば8角形)の凹部105bが形成されている。この凹部105bは、ゲート絶縁膜109に穴を形成し、その上に前記画素電極105、配向膜111を成膜することによって形成される。
この実施形態の液晶表示パネルにおけるドレイン配線106は、各画素列毎に、列方向に伸びるように形成されたアルミニウム配線等から構成される。このドレイン配線106は、同一画素列のTFT素子104のドレイン電極104dに接続され、列ドライバからの画像信号をオンしたTFT素子104を介して画素電極105に供給する。
補助電極107は、アルミニウム等から構成され、補助電極107の一部は、ゲート絶縁膜109を介して画素電極105の周縁部と重なるように形成される。さらに、この補助電極107は画素電極105よりも低い予め定めた電位に、より好ましくは、対向電極112と同電位に設定され、前記画素電極105との間で、各画素電極105と対向電極112と液晶103とで形成される画素容量と並列に接続された補償容量を形成する。
ゲート配線108は、各画素行毎に行方向に伸びるように形成されたアルミニウム配線等から構成され、ゲート絶縁膜109により他の電極と絶縁されている。このゲート配線108は、対応する画素行のTFT素子104のゲート電極104aに接続され、TFT素子104に走査信号を供給し、TFT素子104のオン/オフを制御する。
ゲート絶縁膜109は、TFT素子104のゲート電極104a、ゲート配線108、及び補助電極107が形成されたTFT基板102上に形成された絶縁膜であり、例えばシリコン窒化膜から構成される。なお、ゲート絶縁膜109は、TFT素子104のゲート電極104aと、このゲート電極104aに対向する半導体層104b及びソース/ドレイン電極104c,104dとを電気的に分離する。このTFT素子104のソース電極104cは、対応する画素電極105に接続され、ドレイン電極104dは対応するドレイン配線106に接続される。
絶縁膜110は、ドレイン配線106を被い、画素電極105と、隣接する画素の画素電極105との間に形成された絶縁膜であり、例えばシリコン窒化膜から構成される。この絶縁膜110により、画素領域よりその周辺が厚くなる段差部が設けられ、この段差部により傾斜部が形成されている。
配向膜111,114は、例えばCVD(Chemical Vapor Deposition)により形成された、ヘキサメチルジシロキサンの重合膜等から構成される。これらの配向膜111,114は、画素電極105と対向電極112をそれぞれ覆うように形成され、その間に液晶103が封入される。なお、配向膜111,114はラビング処理されておらず、無電界時には、その表面近傍の液晶分子を配向膜面に対して垂直に配向させる。
次に、上記構成の液晶表示素子の製造方法について説明する。
一方のガラス基板102上に、アルミニウム膜を形成し、これをパターニングすることによりTFT素子104のゲート電極104aとゲート配線108と補助電極107(補助電極107を相互に接続する配線を含む)を形成する。次いで、CVDによりゲート絶縁膜109を形成する。続いて、ゲート絶縁膜109上に、TFT素子104のチャネル層(半導体層104b)、ソース領域、ドレイン領域などを形成する。
ゲート絶縁膜109の所定位置にエッチングにより穴部を形成し、続いて穴部が形成されたゲート絶縁膜109上に、スパッタによりITO膜を形成する。ITO膜の画素領域を構成する部分を残して、ITO膜をエッチングしてパターニングすることにより、画素中心部から画素領域の周辺部に延びる幅の狭いスリット105aが切り欠かれ、且つ各サブ画素領域の中心に凹部105bが形成された画素電極105が得られる。
画素電極105の周縁から離間してゲート絶縁膜109上にドレイン配線106を形成し、TFT素子104のドレイン電極104dに接続する。画素電極105の周囲の非画素領域に形成されたドレイン配線106を覆うように、ゲート絶縁膜109上に絶縁膜110を形成する。
続いて、全面にCVD、スピンコート等により、配向膜111を形成する。
このようにして形成されたTFT基板102と、対向電極112、カラーフィルタ113などが形成された対向基板101と、を図示しないスペーサを介して対向配置して、周囲をシール材によりシールして液晶セルを形成する。続いて、この液晶セルに負の誘電異性を有する液晶を注入し、注入口を封止する。さらに、TFT基板102及び対向基板101の外面に図示しない偏光板を配置して液晶表示素子が製造される。
次に、上記のような構造を有する画素内の液晶の挙動について説明する。
1つの画素領域は、1つの画素電極105と対向電極112とが互いに対向する領域によって定義され、画素電極105に形成された複数のスリット105aにより、4つのサブ画素領域に区分されている。1つの画素領域は、その周囲が補助電極107により囲まれており、画素電極105と補助電極107との間に電圧が印加されると、各画素領域の周りには、横方向の電界が発生する。また、画素電極105のスリット105aの縁では斜め電界が発生する。
また、各画素領域の周辺部に形成された段差部により配向膜面に傾斜面が形成され、液晶分子103aはこの傾斜面に垂直に配列している。
さらに、画素電極105に形成された凹部105bでは、その段差による実質的な傾斜面が形成されるために、この凹部105b近傍の液晶分子103aは、前記凹部105bの中心に向かって倒れるように配列し、配向の中心が規定される。
したがって、画素電極105と対向電極112間に電圧が印加されると、画素周辺部の配向膜111の傾斜面と、画素電極105周囲の前記横電界、及びスリット105aの縁での前記斜め電界により、液晶分子103aは図2に示したように各サブ画素領域ごとにその周辺から中心に向かって倒れはじめる。前記画素電極105と対向電極112間に十分高い電圧が印加されたとき、各サブ画素領域の中央には凹部105bにより液晶分子の配向の中心が規定されているため、液晶分子103aは、各サブ画素領域の周辺から中心に向かって放射状に配列する。この場合、各サブ画素領域の中心部の液晶分子103aは、中心に向かって倒れ込む周辺部の液晶分子103aから均等に分子間力を受けるため、基板面に対して垂直に配向する。
図3に、1つの画素領域における液晶分子の配向状態を拡大して示し、図4にIV−IV線に沿った断面を、図5にV−V線に沿った断面における液晶分子の配向状態をそれぞれ示した。これらの図3乃至図5に示すように、液晶分子103aはその長軸方向(ダイレクタ)が凹部105bの中心を基点として、その中心に向かって倒れ込むように配列する。一方、各サブ画素領域の中心部の液晶分子103aは、中心に向かって倒れ込む周辺部の液晶分子103aから均等に分子間力を受けて、基板面に対して垂直に配列する。
このように、各サブ画素領域でみると、液晶分子103aは、そのダイレクタを画素電極105のスリット105aで、基板面に対してほぼ垂直に向けて配列し、画素領域の周縁及びスリット105aの縁から内側に進むに伴って斜めに向けて配列し、そして各サブ画素領域の中心部(凹部105b近傍)ではまた基板に垂直な方向に向けて配向する。
以上説明したように、画素電極105に画素領域の中心から画素周辺に向かうスリット105aを形成し、画素領域を複数のサブ画素領域に区分する。区分されたサブ画素領域ごとに、画素領域の中心の画素電極105に凹部105bを形成する。区分された領域の周辺部では、画素電極105と補助電極107との間に印加される電圧によって発生する電界、およびスリット105aの縁に発生する電界により、その周縁から中心に向かうように液晶分子が配列され、上記分割されたサブ画素領域ごとに液晶分子103aが配向する。各サブ画素領域の中央部に凹部105bが形成されているので、各サブ画素領域毎に液晶分子103aの配向の中心が規定され、液晶分子103aの各サブ画素領域の配向が安定化する。その結果、表示上のざらつきやむらを解消することができる。また、各サブ画素領域毎に液晶分子は中心から放射状に配向するため、視野角特性も向上する。
(実施形態2)
本発明の実施形態2に係る液晶表示素子について、図6および図7を参照して説明する。図6は、本発明の実施形態2に係る液晶表示素子における1つの画素の概略の平面構造を示し、図7は、図6のVII−VII線に沿った断面を示す。
この図6において、TFT基板102の内面上には、TFT素子104、画素電極105、ドレイン配線106、補助電極107、ゲート配線108、ゲート絶縁膜109、絶縁膜110、配向膜111が形成されている。この実施形態において、上記実施形態1と同一の構成には、同一の参照符号を付して、説明は省略する。
画素電極105は、酸化インジウムを主成分とするITO膜等から構成され、平面形状がほぼ四角形の透明電極から形成される。画素電極105には、その中央部の縦方向及び横方向に延在するスリット105aが形成されている。スリット105aが交差する部分とスリット105aの端部には、各サブ画素領域の液晶分子の配向の中心、または基点を形成し、段差を設けるための凸部が、誘電体からなる突起201によって形成されている。
この突起201は、このスリット105aによって区分される各サブ画素領域の間(前記スリット105aの内部)に、平面形状が円形又は多角形(例えば8角形)の形状に形成されている。すなわち、前記突起201は、図6に示すようにスリット105aによって区分された各サブ画素領域の隅部に配置されている。
次に、上記構成の液晶表示素子の製造方法について説明する。
実施形態1と同様にして、一方のガラス基板102上に、TFT素子104のゲート電極104aと、ゲート配線108と、補助電極107(補助電極107を相互に接続する配線を含む)を形成し、次いで、ゲート絶縁膜109を形成する。続いて、ゲート絶縁膜109上に、TFT素子104の半導体層104b、ソース電極104c、ドレイン電極104dなどを形成する。
続いて、ゲート絶縁膜109上に、スパッタによりITO膜を形成する。ITO膜の画素電極105を構成する部分を残して、ITO膜をエッチングしてパターニングすることにより、画素中心部から画素領域の周辺部に延びる幅の狭いスリット105aが切り欠かれた画素電極105が得られる。
実施形態1と同様にして、ゲート絶縁膜109上にドレイン配線106を形成し、TFT素子104のドレイン電極104dに接続する。その後、成膜された誘電体膜を、画素電極105の周囲の非画素領域に形成されたドレイン配線106を覆い、かつ、上記スリット105aが交差する部分とスリット105aの端部に突起201を形成するようにパターニングして、ゲート絶縁膜109上に絶縁膜110を形成する。続いて、実施形態1と同様にして、配向膜111を形成する。
次に、上記のような構造を有する画素内の液晶の挙動について説明する。
実施形態1と同様に、画素電極105と対向電極112との間に電圧が印加されると、画素電極105と対向電極112が対向する部分では縦電界が発生し、画素電極105と補助電極107との間には横電界が発生する。画素電極105のスリット105aが形成されている部分には、そのスリット105aの側縁部に斜め方向の電界が発生する。
突起201近傍の配向膜111は、その中心から周辺に向かって傾斜面が形成されるため、液晶分子103aは、その突起201の中心に位置する液晶分子103aが基板に対して垂直に配向し、その周辺に位置する液晶分子103aはその突起201を中心にして放射状に斜めに配向する。つまり、突起201が各サブ画素領域の隅部に配置されているので、液晶分子103aは、前記突起201によって、各サブ画素領域の隅部から中央に向かって倒れさせようとする分子間力が働いている。
したがって、画素電極105の上記スリット105aによって分割された各サブ画素領域の液晶分子103aは、補助電極107により囲まれた周縁の横電界とスリット105aの側縁の斜め電界と、さらに、前記突起201を中心とする斜め配向された分子間力の作用を受けて、図7に示すように、その長軸方向(ダイレクタ)を、各サブ画素領域の周辺から中心に向かって倒れ込むように配列する。
以上説明したように、画素電極105に画素中心から画素周辺に向かうスリット105aを形成し、画素領域を複数のサブ画素領域に区分する。スリット105aが交差する部分及びスリット105aの端部に突起201を形成する。区分されたサブ画素領域の周辺部では、画素電極105と補助電極107との間に印加される電圧に応じて発生する電界により、その周縁から中心に向かうように液晶分子103aが配列され、上記分割されたサブ画素領域ごとに安定した配向状態が得られる。そして、スリット105aの交差部及びスリット105aの端部に突起201が形成されているので、サブ画素領域毎の配向の中心位置が安定し、その結果、表示上のざらつきやむらを解消することができる。また、各ドメインで液晶分子はドメイン中心に向かって配向するため、視野角特性も向上する。
(実施形態3)
図8は、本発明の実施形態3に係る液晶表示装置の画素構造を示す概略図である。
一方のTFT基板2の内面上には、TFT素子104、画素電極105、ドレイン配線106、第1の補助電極107、ゲート配線108、ゲート絶縁膜109、絶縁膜110、配向膜111、第2の補助電極207が形成されている。この実施形態において、上記の実施形態1と同一の構成には、同一の参照符号を付して、説明は省略する。
画素電極105は、酸化インジウムを主成分とするITO膜等から構成されたほぼ四角形の透明電極から形成される。画素電極105には、その中央部の縦方向及び横方向に延在するスリット105aが形成されている。
第1の補助電極107は、アルミニウム等から構成され、画素電極105の周囲に、画素電極105の周縁部とゲート絶縁膜109を介してその一部が重なるように形成される。
画素電極105のスリット105aが交差する部分及びスリット105aの端部に対応する位置には、各サブ画素領域の液晶分子103aの配向の中心、または基点を形成するための第2の補助電極207が形成されている。
この第2の補助電極207は、スリット105aに対応する位置の前記画素電極105の下層に形成され、それぞれの第2の補助電極207は、前記第1の補助電極107に配線207a,207bにより接続されている。すなわち、この第2の補助電極207は、前記スリット105aの内部、つまり、このスリット105aによって区分される各サブ画素領域の間に位置する部分のTFT基板102上に形成されている。そして、前記第2の補助電極207は、スリット105aによって区分された各サブ画素領域の隅部に配置されている。
第1の補助電極107および第2の補助電極207は、ガラス基板102上に、TFT素子104のゲート電極104aとゲート配線108とを形成する工程において、第1の補助電極107と、スリット105aの交差部及びスリット105aの端部に対応する位置にパターニングにより形成される。また、同じ工程で、第1の補助電極107と第2の補助電極207とを接続する配線207a,207bもパターニングにより形成される。
次に、上記のような構造を有する画素内の液晶の挙動について説明する。
実施形態1と同様に、画素電極105と対向電極112との間に電圧が印加されると、画素電極105と対向電極112が対向する部分では縦電界が発生し、画素電極105と補助電極107との間には横電界が発生する。画素電極105のスリット105aが形成されている部分に関しては、両ガラス基板101,102間に縦方向の電界が発生せず、スリット105aの側縁部に斜め方向の電界が発生する。
また、スリット105aが交差する部分及びスリット105aの端部に対応する位置に形成された第2の補助電極207は、配線207a,207bにより、前記第1の補助電極107に接続されている。この第1の補助電極107が対向電極112に接続されて、この対向電極112と同電位になっているため、前記第2の補助電極207に対応する領域の液晶層には電界が発生せず、液晶分子103aは基板に対して垂直に配向する。
そして、第2の補助電極207と画素電極105との間には、横電界が発生するので、前記第2の補助電極207の周りの液晶分子103aは、前記第2の補助電極207の領域から周囲に向かって倒れるように配向する。
したがって、画素電極105に対応する画素領域の液晶分子103aは、上記スリット105aで分割されたサブ画素領域ごとに、第1の補助電極107による横電界とスリット105aの側縁の斜め電界、および前記第2の補助電極207の周囲の横電界との作用を受けて、図9に示すように、その長軸方向(ダイレクタ)を、各サブ画素領域の中心に向かって倒れ込むように配列する。すなわち、各サブ画素領域の液晶分子103aは、その周囲から中央に向かって倒れ込まそうとする力が大きく作用するため、前記サブ画素領域ごとの配向の中心が規定され、その中心から放射状に配向し、安定した配向状態が得られる。
以上説明したように、画素電極105に画素領域の中心から画素周辺に向かうスリット105aを形成し、画素領域を複数のサブ画素領域に区分する。前記画素電極105の周囲に第1の補助電極107を形成する。前記スリット105aが交差する部分及びスリット105aの端部に対応する位置に第2の補助電極207を形成する。区分されたサブ画素領域の周辺部では、画素電極105と第1の補助電極107との間の電圧に応じて発生する電界、および画素電極105と第2の補助電極207との間に発生する電界によって、その周縁から中心に向かうように液晶分子103aが配列される。
その結果、上記分割されたサブ画素領域ごとに形成される液晶分子103aの配列が規定される。したがって、表示上のざらつきやむらを解消することができる。また、各サブ画素領域ごとに液晶分子103aはドメイン中心に向かって配向するため、視野角特性も向上する。
(実施形態4)
本発明は、上記の実施形態に限定されず、その応用及び変形等は任意であり、例えば、上記の実施形態を組み合わせることも可能である。図10に示すように、上記実施形態1と実施形態2とを組み合わせて、スリット105aにより区分されたサブ画素領域ごとに、画素電極105の各サブ画素領域の中心に対応する位置に、凹部105bを形成し、スリット105aが交差する部分とスリット105aの端部に突起201を形成するようにしても良い。
この場合も、凹部105bと、突起201の作用により、各サブ画素領域の液晶分子103aの配向の中心は、各サブ画素領域の中心部に形成された凹部105bにより規定され、また周囲からは、スリット105aと突起201とによってサブ画素領域の中央に向かって液晶分子103aを倒れ込ませる力が作用する。従って、前記サブ画素領域ごとに前記凹部105bを中心にした放射状の配向が安定化される。その結果、分割されたサブ画素領域ごとに形成される液晶分子103aの配向状態がさらに安定化するため、表示上のざらつきやむらを一層顕著に解消することができる。
また上記の各実施形態では、補助電極107をアルミニウム等の金属膜により形成した例を示したが、この補助電極107は、ITO膜等の透明導電膜からなる透明電極から形成することもできる。
上記の各実施形態では、画素電極105に、スリット105aを形成した例を示したが、しかし、スリット105aは、対向電極112に形成されてもよい。また、画素電極105及び対向電極112に、それぞれスリットを形成することもできる。
上記の各実施形態では、スリット105aは、画素電極105の中心部から周辺部に向かって縦方向及び横方向に形成した例を示した。しかし、スリット105aは、画素電極を略同一形状に区分するように配置されればよく、例えば画素電極105の対角線上を画素中心部から四隅に向かって形成されてもよい。また、スリット105aにより区分されるドメインの数は、4に限らず、2以上の任意の整数であり得る。
本発明の実施形態1に係る垂直配向型液晶表示素子における1つの画素構造を概略的に示す平面図である。 図1に示す1つの画素のII−II線断面図である。 図1の液晶表示素子における液晶分子の配向状態を拡大して示す模式図である。 図3に示す液晶表示素子のIV−IV線断面図である。 図3に示す液晶表示素子のV−V線断面図である。 本発明の実施形態2に係る液晶表示素子における1つの画素構造を概略的に示す平面図である。 図6に示す液晶表示素子のVII−VII線断面図である。 本発明の実施形態3に係る液晶表示素子における1つの画素構造を概略的に示す平面図である。 図8に示す1つの画素のIX−IX線断面図である。 本発明の実施形態4に係る液晶表示素子における1つの画素構造を概略的に示す平面図である。 図10に示す1つの画素のXI−XI線断面図である。
符号の説明
101、102・・・ガラス基板、103・・・液晶、104・・・TFT素子、105・・・画素電極、106・・・ドレイン配線、107・・・補助電極、108・・・ゲート配線、109・・・ゲート絶縁膜、110・・・絶縁膜、111、114・・・配向膜、112・・・対向電極、113・・・カラーフィルタ。

Claims (15)

  1. 第1の基板と、
    前記第1の基板に対向配置した第2の基板と、
    前記第1の基板の前記第2の基板と対向する面に形成された少なくとも1つの第1の電極と、
    前記第2の基板における前記第1の基板の前記第1の電極と対向する面に形成された複数の第2の電極と、
    前記第1の基板の前記第1の電極が形成された面と、前記第2の基板の前記第2の電極が形成された面と、のそれぞれに形成された垂直配向膜と、
    前記第1の基板と前記第2の基板との間に封入され、負の誘電異方性を有する液晶層と、
    を備え、
    前記第2の電極は前記第2の電極を複数のサブ画素電極に区分するためのスリットを有し、前記スリットの内部には少なくとも1つの凸部が形成され、
    前記凸部は前記液晶層の液晶分子の分子長軸を前記凸部周辺部から前記サブ画素電極の中央部に向かって傾けるように配列させる、
    ことを特徴とする液晶表示素子。
  2. 前記凸部は前記第2の電極と同一の層に形成されていることを特徴とする請求項1に記載の液晶表示素子。
  3. 前記凸部は誘電体膜から構成されていることを特徴とする請求項1に記載の液晶表示素子。
  4. 前記凸部の平面形状は円形又は多角形の形状に形成されていることを特徴とする請求項1に記載の液晶表示素子。
  5. 前記スリットは、前記第2の電極の中央部から前記第2の電極の周辺部に向かって延びるように形成され、前記第2の電極の中央部で互いに繋がった複数の切り欠き部を有することを特徴とする請求項に記載の液晶表示素子。
  6. 前記凸部は前記複数の切り欠き部の一方の端部が互いに繋がった部分及び前記複数の切り欠き部の他方の端部それぞれに形成されていることを特徴とする請求項5に記載の液晶表示素子。
  7. 前記スリットは十字形状を有していることを特徴とする請求項5に記載の液晶表示素子。
  8. 前記凸部は前記十字形状を有する前記スリットの中央部及び前記十字形状を有する前記スリットの端部それぞれに形成されていることを特徴とする請求項7に記載の液晶表示素子。
  9. 前記第2の電極の周辺部の少なくとも一部と平面視して重なり、且つ、前記第2の電極を実質的に取り囲むように形成された補助電極をさらに有し、
    前記補助電極は、前記第1の電極の電位と等しい電位に設定されることを特徴とする請求項1に記載の液晶表示素子。
  10. 前記補助電極は、前記第2の基板面上に形成され、
    前記第2の電極は、前記補助電極を覆う第1の絶縁膜上に形成されていることを特徴とする請求項9に記載の液晶表示素子。
  11. 前記垂直配向膜は、配向処理されていないことを特徴とする請求項1に記載の液晶表示素子。
  12. さらに、前記第2の基板に形成されたTFT素子を備え、前記第2の電極は前記TFT素子のソース電極に接続し、外部から供給される画像信号を前記第2の電極に印加するための前記第2の電極と同一の層に形成されたドレイン配線は前記TFT素子のドレイン電極に接続され、外部から供給される走査信号を印加するための前記補助電極と同一の層に形成されたゲート配線は前記TFT素子のゲート電極に接続されることを特徴とする請求項9に記載の液晶表示素子。
  13. 前記第2の基板には、前記第2の電極の周辺部に沿った周辺凸部がさらに形成されていることを特徴とする請求項に記載の液晶表示素子。
  14. 前記第2の基板には、前記第2の電極の周辺部に沿った周辺凸部がさらに形成され、
    前記周辺凸部は、複数の前記第2の電極の間に、前記ドレイン配線を覆って、前記補助電極の一部と平面視して重なるように形成された第2の絶縁膜によって形成されていることを特徴とする請求項12に記載の液晶表示素子。
  15. 前記第2の絶縁膜は、前記第2の電極よりも厚く形成されているとともに、前記補助電極と平面視して重なる端部が前記第2の電極と接触しないように配置されていることを特徴とする請求項14に記載の液晶表示素子。
JP2005252722A 2004-08-31 2005-08-31 垂直配向型のアクティブマトリクス液晶表示素子 Active JP4844055B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005252722A JP4844055B2 (ja) 2004-08-31 2005-08-31 垂直配向型のアクティブマトリクス液晶表示素子

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004251696 2004-08-31
JP2004251696 2004-08-31
JP2005252722A JP4844055B2 (ja) 2004-08-31 2005-08-31 垂直配向型のアクティブマトリクス液晶表示素子

Publications (2)

Publication Number Publication Date
JP2006099092A JP2006099092A (ja) 2006-04-13
JP4844055B2 true JP4844055B2 (ja) 2011-12-21

Family

ID=36238901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005252722A Active JP4844055B2 (ja) 2004-08-31 2005-08-31 垂直配向型のアクティブマトリクス液晶表示素子

Country Status (1)

Country Link
JP (1) JP4844055B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100007081A (ko) * 2008-07-11 2010-01-22 삼성전자주식회사 표시 기판 및 이를 갖는 표시 패널
CN106324932B (zh) * 2016-10-09 2019-11-22 上海中航光电子有限公司 显示面板及包含其的显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4051763B2 (ja) * 1998-05-28 2008-02-27 ソニー株式会社 液晶表示装置
KR100587364B1 (ko) * 2000-01-12 2006-06-08 엘지.필립스 엘시디 주식회사 멀티도메인 액정표시소자
JP3733011B2 (ja) * 2000-09-28 2006-01-11 三洋電機株式会社 液晶表示装置

Also Published As

Publication number Publication date
JP2006099092A (ja) 2006-04-13

Similar Documents

Publication Publication Date Title
KR100735987B1 (ko) 수직배향형의 액티브 매트릭스 액정표시소자
JP4844027B2 (ja) 垂直配向型の液晶表示素子
KR100723658B1 (ko) 수직배향형의 액티브 매트릭스 액정표시소자
KR100736001B1 (ko) 수직배향형의 액티브 매트릭스 액정표시소자
JP4248835B2 (ja) 液晶表示装置用基板及びそれを備えた液晶表示装置
JP2859093B2 (ja) 液晶表示装置
US6583836B2 (en) Multi-domain liquid crystal display device having a dielectric structure controlling alignment of the liquid crystal molecules
JP3850002B2 (ja) 液晶電気光学装置
TWI326371B (en) Vertically alignment liquid crystal display device
JP3174497B2 (ja) 液晶表示装置
JP2008097049A (ja) 液晶表示装置及びその製造方法
US20100259469A1 (en) Liquid crystal display panel and liquid crystal display device
JP4057309B2 (ja) マルチドメイン垂直配向型液晶ディスプレイ
JP2003270653A (ja) 液晶表示装置及びその製造方法
JP2004325503A (ja) 液晶表示装置
US7209203B2 (en) Thin film transistor liquid crystal display device implementing multi-domains for liquid crystal
JP4844055B2 (ja) 垂直配向型のアクティブマトリクス液晶表示素子
US6933997B2 (en) Liquid crystal display device and array substrate for the same
JP3631179B2 (ja) 液晶表示装置
JP4586696B2 (ja) 液晶表示素子
JP2004354940A (ja) 液晶表示装置
JPH07333634A (ja) 液晶表示パネル
JP2006126811A (ja) 液晶表示素子
JP4656526B2 (ja) 液晶電気光学装置
JP2006030613A (ja) 液晶表示素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4844055

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250