JP4841371B2 - コンピュータシステムおよびそのi/o空間リソース割り当て方法 - Google Patents

コンピュータシステムおよびそのi/o空間リソース割り当て方法 Download PDF

Info

Publication number
JP4841371B2
JP4841371B2 JP2006248002A JP2006248002A JP4841371B2 JP 4841371 B2 JP4841371 B2 JP 4841371B2 JP 2006248002 A JP2006248002 A JP 2006248002A JP 2006248002 A JP2006248002 A JP 2006248002A JP 4841371 B2 JP4841371 B2 JP 4841371B2
Authority
JP
Japan
Prior art keywords
space
peripheral device
pci
computer system
resource
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006248002A
Other languages
English (en)
Other versions
JP2008071042A (ja
Inventor
寿 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP2006248002A priority Critical patent/JP4841371B2/ja
Publication of JP2008071042A publication Critical patent/JP2008071042A/ja
Application granted granted Critical
Publication of JP4841371B2 publication Critical patent/JP4841371B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、周辺デバイスを接続することができるコンピュータシステムに関する。
現在、コンピュータシステムの内部バスとしてPCIバスが業界標準となっている。PCIバスには様々な周辺デバイス(PCIデバイス)が接続されうる。PCIデバイスは、デバイスドライバと呼ばれるソフトウェアによって制御される。PCIデバイス毎にデバイスドライバは異なる。デバイスドライバの中には、動作のためにI/O空間リソースを必要とするものと、必要としないものとがある。I/O空間とは、デバイスドライバがPCIデバイスを制御するために使う空間のことである。
『PCI Local Bus Specification』によれば、1つのコンピュータシステムにおけるI/O空間リソースの最大サイズは64Kbyteと規定されている。このI/O空間リソースが必要に応じて各PCIデバイスに割り当てられることとなる。
この種のコンピュータシステムには様々な規模のものがある。大規模なコンピュータシステムでは多数のPCIデバイスを接続するためにPCI−to−PCIバスブリッジが採用されることがある。その場合、PCI−to−PCIバスブリッジ配下に接続されたPCIデバイスに対して必要に応じてI/O空間リソースが割り当てられる。
『PCI to PCI Bridge Architecture Specification』によれば、PCI−to−PCIバスブリッジ配下に接続されたPCIデバイスにI/O空間リソースを割り当てる場合、PCI−to−PCIバスブリッジには4Kbyte単位でI/O空間リソースを割り当てることが規定されている。
上述したようにコンピュータシステム内のI/O空間リソースには上限があるので、PCIデバイスが多数接続される大規模なコンピュータシステムではI/O空間リソースの枯渇が起きやすい傾向となる。そこでI/O空間リソースの枯渇をできるだけ防ぐために効率の良い割り当て方法の確立が望まれる。
PCIデバイスへのI/O空間リソースの割り当てはBIOS(Basic Input/Output System)によって行われる。BIOSは、OS(Operating System)とハードウェアとの仲介役になってコンピュータシステムの初期化などを司るファームウェアである。BIOSは、PCIデバイスへのI/O空間リソースの割り当てに際して、各PCIデバイスがI/O空間リソースを必要とするか否かを識別し、I/O空間リソースを必要とするPCIデバイスにI/O空間リソースを割り当てる。
PCIデバイスに対するI/O空間リソースの割り当て方法としては3通りの方法が知られている。
第1の方法は、I/O空間リソースを必要とするか否かに関わらず、コンピュータシステム内の全てのPCIデバイスにI/O空間リソースを割り当てるという方法である。この方法ではI/O空間リソースを必要としないPCIデバイスに対してもI/O空間リソースが割り当てられる。I/O空間リソースの無駄な割り当てによって大規模なコンピュータシステムではI/O空間リソースの枯渇が起きやすくなる。
第2の方法は、PCIデバイス内ベースアドレスレジスタの内容からI/O空間リソースが必要か否か判断し、I/O空間リソースが必要と判断されたPCIデバイスにだけI/O空間リソースを割り当てるという方法である。
PCIデバイス内のベースアドレスレジスタによってI/O空間リソースの要否が判断できるが、実はその判断が常に正しいとは限らないという問題がある。つまり、PCIデバイス内ベースアドレスレジスタからI/O空間リソースが必要と判断されたにも関わらず、そのPCIデバイスを制御するデバイスドライバがI/O空間リソースを全く使わないということがあり得る。これは、元々は必要であったI/O空間リソースがデバイスドライバの改造によって不要になることがあり、その改造はPCIデバイス内ベースアドレスレジスタには反映されないからである。その結果、第2の方法でも、やはりI/O空間リソースが無駄に割り当てられる可能性がある。
第3の方法は、PCIデバイス毎にI/O空間リソースを割り当てるか否かをユーザによる人手で設定する方法である(例えば特許文献1参照)。例えばSystem BIOS SetupメニューでユーザにI/O空間リソースの要否を設定させる方法がある。第3の方法を確実に行えばI/O空間リソースの無駄な割り当てを防止することができる。
特開2002−288104号公報
しかしながら、上述した第3の方法はユーザに設定の作業を強いるものであり利便性の面で好ましいものではなかった。また、ユーザがPCIデバイス毎のI/O空間リソースの要否を把握している必要があり、だれもが容易に行える方法ではなかった。
本発明の目的は、周辺デバイスに効率的かつ容易にI/O空間リソースを割り当てることのできるコンピュータシステムを提供することである。
上記目的を達成するために、本発明のコンピュータシステムは、周辺デバイスを接続することのできるコンピュータシステムであって、
周辺デバイス毎にデバイスドライバがI/O空間リソースを必要とするか否かを記述したI/Oリソースファイルを格納した不揮発性メモリを備え、起動時に該不揮発性メモリから該I/Oリソースファイルを読み出してメインメモリに展開するシステム管理コントローラと、
前記システム管理コントローラによって前記メインメモリに展開された前記I/Oリソースファイルを参照することによって前記周辺デバイスのデバイスドライバがI/O空間リソースを必要とするか否かを調べ、I/O空間リソースが必要な周辺デバイスに対してだけI/O空間リソースを割り当てるプロセッサと、を有している。
したがって、コンピュータシステムに予め記録したI/O空間リソースファイルにI/O空間リソースが必要と記載されているPCIデバイスにだけI/O空間リソースを割り当てることができる。
また、前記プロセッサは、周辺デバイスへのアクセスを試みることによって周辺デバイスが存在するか否か判定し、周辺デバイスが存在すれば該周辺デバイスのデバイスドライバがI/O空間リソースを必要とするか否かを調べることにしてもよい。
また、前記プロセッサは、存在することが分かった周辺デバイスの内部レジスタにアクセスすることによって該周辺デバイスの制御に必要なI/O空間リソースの容量を取得することにしてもよい。
また、起動時、前記プロセッサはリセットされている状態であり、
前記システム管理コントローラは、前記不揮発性メモリから前記メインメモリに前記I/Oリソースファイルを展開した後に前記プロセッサのリセットを解除することにしてもよい。
また、前記周辺デバイスはPCIデバイスであるとしてもよい。
本発明によれば、コンピュータシステムに予め記録されたI/O空間リソースファイルにI/O空間リソースが必要と記載されているPCIデバイスにだけI/O空間リソースを割り当てるので、周辺デバイスに効率的かつ容易にI/O空間リソースを割り当てることができる。
本発明を実施するための形態について図面を参照して詳細に説明する。
図1は、本実施形態によるコンピュータシステムの構成を示すブロック図である。ここでは基本的な構成のコンピュータシステムを例示する。図1を参照すると、コンピュータシステム10はCPU(Central Processing Unit)11、メインメモリ12、SMC(System Management Controller)13、NvRAM(Non−Volatile Random Access Memory)14、HOST−to−PCIブリッジ15、PCIデバイス161〜164を有している。
CPU11、メインメモリ12、およびHOST−to−PCIブリッジ13はHostバス17で相互に接続されている。SMC14はHOST−to−PCIブリッジ13に接続されている。PCIデバイス161、162はPCIバス181でHOST−to−PCIブリッジ13に接続されており、PCIデバイス163、164はPCIバス182でHOST−to−PCIブリッジ13に接続されている。
CPU11は、メインメモリ12に格納されているBIOSコード、OSコード、デバイスドライバコード、アプリケーションコード等の各種コード(命令列)の命令を読み出して実行する。
メインメモリ12は、各種コードや演算データ等を記憶する。
HOST−to−PCIブリッジ13は、HOSTバス17とPCIバス181,182との間のトランザクション転送を制御する。また、HOST−to−PCIブリッジ13は、コンピュータシステム10内のハードウェアに対するSMC110による制御を可能にする。
SMC14は、コンピュータシステム10のハードウェアに対する制御を行う。SMC14による制御の例として電源制御や初期化などがある。
NvRAM15は、SMC14からアクセスが可能な不揮発性RAMであり、SMC14がコンピュータシステム10内のハードウェアを制御するために必要な情報を格納している。NvRAM15に格納されている情報の例としてBIOSコードやシステム構成情報がある。
PCIデバイス161〜164はPCIバス181,182に接続することのできる周辺デバイスであり各種機能のものがある。PCIデバイス161〜164は『PCI Local Bus Specification』の規定に準拠している。PCIデバイス161〜164の例として、ネットワーク接続用のデバイス、外付けディスク接続用のデバイスなどがある。
図2は、本実施形態のコンンピュータシステム10に用いられるファームウェアおよびソフトウェアの関係を示す図である。図2を参照すると、ハードウェア20に近い方から順にSMC21、BIOS22、OS23が階層化されている。また、それ以外にOS23とハードウェア20の間にデバイスドライバ24が存在する。
ハードウェア20はコンピュータシステム10のハードウェアそのものであり、CPU11、メインメモリ12、PCIデバイス161〜164を含む。
SMC21は、図1に示したSMC14の機能を実現するファームウェアであり、ハードウェア20の電源制御や初期化を行う。SMC21は、その他のファームウェアやソフトウェアと比べて最もハードウェア20に近い位置付けにある。
BIOS22は、ハードウェア20に含まれる周辺デバイスを制御するファームウェアである。BIOS22の主な機能として、周辺デバイスの初期化、およびOS23とハードウェア20の仲介役がある。BIOS22はOS403とハードウェア400の仲介役としてハードウェア20を抽象化(仮想化)してOS23に見せる。これによりOS23は様々なコンピュータシステムのハードウェア構成の差異を意識する必要がなくなる。
OS23は、コンピュータシステム10の全体を管理する基本ソフトウェアである。OS23は、BIOS22によって抽象化されたハードウェアモデルから、コンピュータシステム10の有するハードウェア機能を知ることができる。
デバイスドライバ24は、PCIデバイス161〜164などの周辺デバイスを制御するソフトウェアである。例えば、ネットワークに接続するためにコンピュータシステム10にLANカードを追加したとする。その場合、LANカードを動作させるためには専用のデバイスドライバが必要となる。
コンピュータシステム10では、図2に示した様なファームウェアおよびソフトウェアが相互に関連して動作する。
図3は、本実施形態のコンピュータシステムにおいてPCIデバイスへI/O空間リソースを割り当てる方法を示すフローチャートである。PCIデバイスに対するI/O空間リソースの割り当ては、SMC14による処理(SMC処理)と、CPU11によるBIOS22の処理(BIOS処理)とからなる。
本実施形態によるI/O空間リソース割り当て方法ではNvRAM15に格納されているI/Oリソースファイルが利用される。コンピュータシステム10はNvRAM15にBIOSコード情報とI/Oリソースファイルとが格納された状態で出荷される。I/Oリソースファイルは本実施形態のI/O空間リソース割り当て方法を実現するための特有のものである。
図4は、本実施形態のコンピュータシステムにおけるI/Oリソースファイルの内容の一例を示す図である。図4を参照すると、本実施形態のI/Oリソースファイルには、各PCIデバイスのVID、DID、SVID、およびSIDと、そのPCIデバイスのI/Oリソース要否情報とが記録されている。
VID、DID、SVID、およびSIDはPCIデバイスを識別するための識別情報であり、『PCI Local Bus Specification』に規定された値である。VID、DID、SVID、およびSIDはPCIデバイス161〜164の内部にあるレジスタに格納されており、そこを参照することで各PCIデバイス161〜164の識別が可能である。VID、DID、SVID、およびSIDのレジスタはそれぞれが2Byteである。
VIDとSVIDは、PCISIGと呼ばれるPCI規格に関する業界団体で管理されており、ベンダー毎に異なる値が配布される。また、DIDとSIDは、各ベンダーで管理されており、PCIデバイス毎に異なる値が格納されている。したがって、VID、DID、SVID、およびSIDを連結した8Byteの値は世界中においてユニークな値となる。
I/Oリソースファイルにおいては、これらVID、DID、SVID、およびSIDによってPCIデバイスが識別される。
I/Oリソース要否情報は、デバイスドライバがPCIデバイスを制御するときにI/O空間リソースを必要とするか否かを示す情報である。この例では、“1”はI/O空間リソースが必要なことを示し、“0”はI/O空間リソースが不要なことを示すものとする。
I/Oリソースファイルにおいては、VID、DID、SVID、およびSIDからなる識別情報とそれに対応するI/Oリソース要否情報とによって各PCIデバイスのI/O空間リソースの要否が分かるようになっている。
I/Oリソースファイルは、コンピュータシステム10の製造元で作成され、NvRAM15に格納されるものとする。製造元ではコンピュータシステムはPCIデバイスを搭載して正常に動作するか否か評価される。この評価時に、PCIデバイスを制御するデバイスドライバがI/O空間リソースを必要とするか否かが分る。そこで製造元は各PCIデバイスのリソース要否をI/Oリソースファイルに記録してコンピュータシステム10を出荷する。
図3を参照すると、オペレータがコンピュータシステム10の電源を投入する。電源が投入されるとまずSMC14に電源が供給され、そしてSMC14によってSMC処理が順次実行される。
まず最初に、SMC14はSystem Power ON処理を実行する(ステップ101)。この処理においてSMC14はコンピュータシステム10内のCPU11やメインメモリ12等に電源やクロックを供給する。
続いて、SMC14はハードウェア初期化処理を実行する(ステップ102)。この処理でSMC14はCPU11、メインメモリ12、およびHOST−to−PCIブリッジ13を初期化し、これらの部品が正常に動作できる状態にする。
続いて、SMC14はBIOS展開処理を実行する(ステップ103)。この処理でSMC14はNvRAM15に格納されているBIOS22のBIOSコードを読み出し、HOST−to−PCIブリッジ13を経由してメインメモリ12の特定領域に展開する。
続いて、SMC14はI/Oリソースファイル展開処理を実行する(ステップ104)。この処理は本実施形態によるI/O空間リソース割り当て方法に特有な処理である。SMC14はステップ103のBIOS展開処理と同様に、NvRAM15に格納されているI/Oリソースファイルを読み出し、HOST−to−PCIブリッジ13を経由してメインメモリ12の特定領域に展開する。
続いて、SMC14はCPU起動処理を実行する(ステップ105)。この処理においてSMC14はCPU11のリセットを解除する。リセットが解除されたCPU11はBIOS展開処理でメインメモリ12に展開されたBIOSコードを読み出し、その実行を開始する。BIOSコードは以下に説明するBIOS処理を順次実行する様に記述されている。
BIOS処理において、CPU11はまずPCIデバイス検索処理を実行する(ステップ201)。この処理においてCPU11はHOST−to−PCIブリッジ13を介して各PCIデバイス161〜164内のVIDレジスタにアクセスを試みることによって、PCIデバイスが存在するか否か調べる。
仮にPCIデバイスが存在しなければ、HOST−to−PCIブリッジ13がCPU11にFFFFh値(16進数表現2Byte値)を返す。PCISIGでは、VIDとしてFFFFh値という値を配布していないので、VIDがFFFFh値であれば、PCIデバイスが存在しないと分かる。
PCIデバイスが存在した場合、CPU11は続いてPCIデバイスリソース情報取得処理を実行する(ステップ202)。この処理においてCPU11はHOST−to−PCIブリッジ102を介して各PCIデバイス161〜164内の特定レジスタにアクセスし、PCIデバイスの制御に必要なリソースの種類および容量を取得する。このときCPU11はI/O空間リソースについては必要な容量の情報だけを取得する。PCIデバイスにI/O空間リソースが必要か否かは別途判断される。
続いて、CPU11はPCIデバイス識別情報取得処理を実行する(ステップ203)。この処理においてCPU100はHOST−to−PCIブリッジ13を介して各PCIデバイス161〜164内のVID、DID、SVID、SIDのレジスタにアクセスし、それらの値を取得する。なお、VIDはステップ201のPCIデバイス検索処理で既に取得されているので、CPU11はVIDを再び取得しなくてもよい。
続いて、CPU11はI/Oリソースファイル検索処理を実行する(ステップ204)。この処理は本実施形態によるI/O空間リソース割り当て方法に特有な処理である。この処理においてCPU11は、PCIデバイス識別情報取得処理にてPCIデバイス161〜164の内部から取得した各PCIデバイスのVID、DID、SVID、SIDをキーとして、メインメモリ12に展開されているI/Oリソースファイル内を検索する。CPU11は、検索でVID、DID、SVID、およびSIDが一致したPCIデバイスのI/Oリソース要否情報から、各PCIデバイスについてI/O空間リソースの割り当てが必要か否か判断する。
続いて、CPU11はI/O空間リソース割り当て処理を実行する(ステップ205)。この処理は本実施形態によるI/O空間リソース割り当て方法に特有な処理である。この処理においてCPU11は、I/Oリソースファイル検索処理204でI/O空間リソースが必要と判断されたPCIデバイスに対してのみI/O空間リソースを割り当て、I/O空間リソースが不要と判断されたPCIデバイスに対してはI/O空間リソースを割り当てない。
ここでI/O空間リソースの割り当てとは、PCIデバイス161〜164の内部の特定レジスタに使用してよいI/O空間アドレスの範囲を設定すると共に、HOST−to−PCIブリッジ13内に各PCIバス181〜182のI/O空間アドレスの範囲を設定することである。PCIデバイス161〜164の特定レジスタにI/O空間アドレスの範囲を設定する処理はCPU11からHOST−to−PCIブリッジ13を介して行われる。HOST−to−PCIブリッジ13内に各PCIバス181〜182のI/O空間アドレスの範囲を設定することにより、CPU11からI/O空間へのアクセスが適切なPCIデバイスに転送される様になる。
以上説明したとおり、本実施形態によれば、NvRAM15にPCIデバイス毎にデバイスドライバがI/O空間リソースを必要とするか否かを記述したI/Oリソースファイルを格納しておき、SMC14がNvRAM15からI/Oリソースファイルを読み出してメインメモリ12に展開し、CPU11が、メインメモリ12に展開されたI/Oリソースファイルを参照することによって、各PCIデバイスのデバイスドライバがI/O空間リソースを必要とするか否かを調べ、I/O空間リソースが必要なPCIデバイスに対してだけI/O空間リソースを割り当てる。したがって、コンピュータシステム10の製造元で作成されたI/O空間リソースファイルにI/O空間リソースが必要と記載されているPCIデバイスにだけI/O空間リソースを割り当てるので、周辺デバイスに効率的かつ容易にI/O空間リソースを割り当てることができる。
本実施形態によるコンピュータシステムの構成を示すブロック図である。 本実施形態のコンンピュータシステムに用いられるファームウェアおよびソフトウェアの関係を示す図である。 本実施形態のコンピュータシステムにおいてPCIデバイスへI/O空間リソースを割り当てる方法を示すフローチャートである。 本実施形態のコンピュータシステムにおけるI/Oリソースファイルの内容の一例を示す図である。
符号の説明
10 コンピュータシステム
11 CPU(Central Processing Unit)
12 メインメモリ
13 SMC(System Management Controller)
14 NvRAM(Non−Volatile Random Access Memory)
15 HOST−to−PCIブリッジ
161〜164 PCIデバイス
17 Hostバス
181,182 PCIバス
20 ハードウェア
21 SMC
22 BIOS
23 OS
24 デバイスドライバ
101〜105,201〜205 ステップ

Claims (10)

  1. 周辺デバイスを接続することのできるコンピュータシステムであって、
    周辺デバイス毎にデバイスドライバがI/O空間リソースを必要とするか否かを記述したI/Oリソースファイルを格納した不揮発性メモリを備え、起動時に該不揮発性メモリから該I/Oリソースファイルを読み出してメインメモリに展開するシステム管理コントローラと、
    前記システム管理コントローラによって前記メインメモリに展開された前記I/Oリソースファイルを参照することによって前記周辺デバイスのデバイスドライバがI/O空間リソースを必要とするか否かを調べ、I/O空間リソースが必要な周辺デバイスに対してだけI/O空間リソースを割り当てるプロセッサと、を有するコンピュータシステム。
  2. 前記プロセッサは、周辺デバイスへのアクセスを試みることによって周辺デバイスが存在するか否か判定し、周辺デバイスが存在すれば該周辺デバイスのデバイスドライバがI/O空間リソースを必要とするか否かを調べる、請求項1に記載のコンピュータシステム。
  3. 前記プロセッサは、存在することが分かった周辺デバイスの内部レジスタにアクセスすることによって該周辺デバイスの制御に必要なI/O空間リソースの容量を取得する、請求項2に記載のコンピュータシステム。
  4. 起動時、前記プロセッサはリセットされている状態であり、
    前記システム管理コントローラは、前記不揮発性メモリから前記メインメモリに前記I/Oリソースファイルを展開した後に前記プロセッサのリセットを解除する、請求項1から3のいずれか1項に記載のコンピュータシステム。
  5. 前記周辺デバイスはPCIデバイスである、請求項1から4のいずれか1項に記載のコンピュータシステム。
  6. コンピュータシステムに接続された周辺デバイスに対してI/O空間リソースを割り当てるためのI/O空間リソース割り当て方法であって、
    周辺デバイス毎にデバイスドライバがI/O空間リソースを必要とするか否かを記述したI/Oリソースファイルを不揮発性メモリが予め格納しており、
    システム管理コントローラが起動時に前記不揮発性メモリから前記I/Oリソースファイルを読み出してメインメモリに展開し、
    プロセッサが、前記システム管理コントローラによって前記メインメモリに展開された前記I/Oリソースファイルを参照することによって前記周辺デバイスのデバイスドライバがI/O空間リソースを必要とするか否かを調べ、I/O空間リソースが必要な周辺デバイスに対してだけI/O空間リソースを割り当てる、I/O空間リソース割り当て方法。
  7. 前記プロセッサが、周辺デバイスへのアクセスを試みることによって周辺デバイスが存在するか否か判定し、周辺デバイスが存在すれば該周辺デバイスのデバイスドライバがI/O空間リソースを必要とするか否かを調べる、請求項6に記載のI/O空間リソース割り当て方法。
  8. 前記プロセッサが、存在することが分かった周辺デバイスの内部レジスタにアクセスすることによって該周辺デバイスの制御に必要なI/O空間リソースの容量を取得する、請求項7に記載のI/O空間リソース割り当て方法。
  9. 起動時、前記プロセッサはリセットされている状態であり、
    前記システム管理コントローラは、前記不揮発性メモリから前記メインメモリに前記I/Oリソースファイルを展開した後に前記プロセッサのリセットを解除する、請求項6から8のいずれか1項に記載のI/O空間リソース割り当て方法。
  10. 前記周辺デバイスはPCIデバイスである、請求項6から9のいずれか1項に記載のI/O空間リソース割り当て方法。
JP2006248002A 2006-09-13 2006-09-13 コンピュータシステムおよびそのi/o空間リソース割り当て方法 Active JP4841371B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006248002A JP4841371B2 (ja) 2006-09-13 2006-09-13 コンピュータシステムおよびそのi/o空間リソース割り当て方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006248002A JP4841371B2 (ja) 2006-09-13 2006-09-13 コンピュータシステムおよびそのi/o空間リソース割り当て方法

Publications (2)

Publication Number Publication Date
JP2008071042A JP2008071042A (ja) 2008-03-27
JP4841371B2 true JP4841371B2 (ja) 2011-12-21

Family

ID=39292581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006248002A Active JP4841371B2 (ja) 2006-09-13 2006-09-13 コンピュータシステムおよびそのi/o空間リソース割り当て方法

Country Status (1)

Country Link
JP (1) JP4841371B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4692912B2 (ja) 2009-03-18 2011-06-01 日本電気株式会社 リソース割り当てシステム、及びリソース割り当て方法
JP5365652B2 (ja) * 2011-02-28 2013-12-11 日本電気株式会社 リソース割り当て判定装置、方法およびプログラム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1040208A (ja) * 1996-07-19 1998-02-13 Nec Corp デバイス認識システム
JP3132643B2 (ja) * 1996-07-29 2001-02-05 エヌイーシーソフト株式会社 拡張ボード自動設定方法および装置
KR19990011955A (ko) * 1997-07-25 1999-02-18 윤종용 Pci 브리지
WO2001093032A1 (fr) * 2000-05-31 2001-12-06 Hitachi, Ltd. Systeme informatique, procede de commande d'ordinateur et support stockant un programme de commande
JP2002288104A (ja) * 2001-03-28 2002-10-04 Nec Corp コンピュータシステム、そのリソース割り当て方法及びプログラム
JP4190789B2 (ja) * 2002-04-05 2008-12-03 日本電気株式会社 コンピュータシステムにおけるpci拡張カードの自動隠蔽方法、およびそのシステム
JP2004265043A (ja) * 2003-02-28 2004-09-24 Nec Corp コンピュータシステム、リソース割り当て方法およびプログラム

Also Published As

Publication number Publication date
JP2008071042A (ja) 2008-03-27

Similar Documents

Publication Publication Date Title
EP1256055B1 (en) Computer system including a memory access controller for using non-system memory storage resources during system boot time
TWI512479B (zh) 針對記憶體映射組態分派處理器之技術
JP5783809B2 (ja) 情報処理装置、起動方法およびプログラム
JP2008146566A (ja) 計算機、仮想デバイスの制御方法およびそのプログラム
JPH09508227A (ja) Pciバス・コンピュータのための使用可/使用不可拡張romを有する追加ボード
US10866881B1 (en) Firmware debug trace capture
US7886095B2 (en) I/O space request suppressing method for PCI device
JP4692912B2 (ja) リソース割り当てシステム、及びリソース割り当て方法
JP2002288104A (ja) コンピュータシステム、そのリソース割り当て方法及びプログラム
JP4841371B2 (ja) コンピュータシステムおよびそのi/o空間リソース割り当て方法
JP4472646B2 (ja) システム制御装置、システム制御方法及びシステム制御プログラム
US8732441B2 (en) Multiprocessing system
US20080005494A1 (en) Supporting flash access in a partitioned platform
JP5417303B2 (ja) 仮想計算機システム及びそのインストール方法
WO2007049423A1 (ja) コンピュータシステム、及びそれにおける基本プログラムの起動方法
JP3693240B2 (ja) 異なる操作モードを利用してアダプタ構成ルーチンを実行する方法およびシステム
CN114860339B (zh) 智能板卡的控制方法、电子设备的启动方法及电子系统
CN117369891B (zh) 一种服务器的启动运行方法、装置、服务器及存储介质
US8209449B2 (en) Method for enabling several virtual processing units to directly and concurrently access a peripheral unit
JP2004265043A (ja) コンピュータシステム、リソース割り当て方法およびプログラム
JP2021189919A (ja) 情報処理装置及び制御プログラム
JP2013182461A (ja) 情報処理装置および情報処理装置におけるリソースの制御方法、並びにコンピュータ・プログラム
JP2015090512A (ja) メモリダンプ機能を有する情報処理装置
JP2019164442A (ja) コンピュータシステムおよびアプリケーション起動方法
KR20050079579A (ko) 컴퓨터 부팅 속도 향상 방법 및 이를 이용한 시스템

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111004

R150 Certificate of patent or registration of utility model

Ref document number: 4841371

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350