JP4840889B2

JP4840889B2 - 伝送オーバーヘッドの増加を伴わずに追加の変調スキームを伝送するための方法、装置、およびコンピュータプログラム

Info

Publication number: JP4840889B2
Application number: JP2009545266A
Authority: JP
Inventors: ヴィレハイコラ; カリランタ‐アホ; ヨルマカイッコネン; マルコランパイネン; ヤヴィエルフロス‐シドロ
Original assignee: Nokia Oyj
Current assignee: Nokia Oyj
Priority date: 2007-01-09
Filing date: 2008-01-09
Publication date: 2011-12-21
Anticipated expiration: 2028-01-09
Also published as: CN101647221B; JP2010516139A; WO2008084444A2; US20080212608A1; CN101647221A; US7916749B2; EP2103020B1; EP2103020A2; KR20090096555A; KR101052374B1; WO2008084444A3

Description

優先権の申し立て

本出願は、米国仮特許出願第60/879,726号（2007年1月9日）に対する優先権を主張するものであって、その内容は、全体として本明細書に組み込まれる。

本文書から教示される事項は、概して、適応変調を用いた無線移動電気通信システムに関する。特定の具体例は、第３世代パートナーシッププロジェクト（3rd generation partnership project; 3GPPまたは3GPP2）のHSDPAに関する。この場合、使用される変調は、ノードBのスケジューラ決定に依存して、QPSKまたは16QAMのいずれかである。

次の略語が下のテキストにおいて使用される。
HSDPA 高速ダウンリンクパケットアクセス（high speed downlink packet access）
HS-DSCH 高速ダウンリンク共有チャネル（high speed downlink shared channel）
HS-PDSCH 高速物理ダウンリンク共有チャネル（high speed physical downlink shared channel）
HS-SCCH 高速共有制御チャネル（high speed shared control channel）
QAM 直交振幅変調（quadrature amplitude modulation）
QPSK 直交位相偏移変調（quadrature phase shift keying）
RNC 無線ネットワークコントローラ（radio network controller）
SDMA 空間分割多重アクセス（space division multiple access）
UE ユーザ機器（user equipment）

3GPPリリース5/6/7仕様書は適応変調を用いたHSDPAを規定する。ここで使用される変調は、ノードBのスケジューラの決定に依存して、QPSKまたは16QAMのいずれかである。例えば、3GPP TS 25.212「多重化およびチャネライゼーション・コード化（Multiplexing and channel coding）」を参照されたい。近年、HSDPAにおいても64QAMを使用する可能性も導入することに関する議論が3GPPにおいて持ち上がっている。また3GPPは、HSDPAのために、複数入力/複数出力（multiple input-multiple output; MIMO）マルチアンテナ技術を規定しようとしているが、HSDPA MIMOは、HSDPA関連制御チャネルについて何らかの再設計を必要とする。

実際の高速ダウンリンク共有チャネル（high speed downlink shared channel; HS-DSCH）伝送（使用される変調を含む）のフォーマットの報告に使用される現在のHS-SCCH構造は、２つの部分に分けられる。部分１は、HS-DSCH伝送に使用される高速物理ダウンリンク共有チャネル（high speed physical downlink shared channel; HS-PDSCH）符号を報告するための７ビットと、これらのHS-PDSCH符号に使用される変調を報告する１ビット（QPSK/16QAM）を含む８ビットを有する。部分２は、トランスポートブロックのサイズやハイブリッド自動再送要求（hybrid automatic repeat request; HARQ）の情報等のさらなる情報を含む。

高速共有制御チャネル（high speed shared control channel; HS-SCCH）伝送は、図1によく示されるように、HS-DSCH伝送に先んじて5120個のチップを送信する。これは、ユーザ機器（user equipment; UE）受信機が、HS-DSCHの受信の開始前に、HS-SCCHの第１の部分を入手して、HS-DSCHに使用される符号および変調について事前に把握することを可能にするためである。

HSDPA MIMOを用いる場合、MIMO特有の情報も受信機に提供するために、HS-DSCH伝送に使用されるアンテナ重みに関する少なくとも２ビットが部分１に付加される。また、使用されるストリーム数、つまり、シングルストリーム伝送かデュアルストリーム伝送かを示すために、1ビットが付加される。デュアルストリーム伝送は、１次ストリームおよび２次ストリームから成る。２次ストリームのための変調の種類（QPSK/16QAM/64QAM）は、常に、１次ストリームの変調より低い変調である。しかしながら、第１の問題は、新しい変調（64QAM）の標示子をHS-SCCHの部分１にどのように加えるかということである。

さらに、マルチストリーム伝送によって、空間分割多重アクセス（space division multiple access; SDMA）手法の使用が可能になる。この場合、同時のデータストリームを異なるUEに伝送することが可能である。しかしながら、SDMA伝送が進行中であるという知識が、受信機の設計において有益であるため、この知識を異なるUEにどのように報告するのかという第２の問題が存在する。

MIMOの利用のための新しいHS-SCCH構造を規定するための動作条件に関する例は、3GPP TSG RAN WG1会議#46bis（2006年10月9日〜13日、韓国、ソウル、Philips社による）からの文書R1-062485「リリース7のMIMOのためのHS-SCCH伝送に関する詳細」において参照できる。

上述の問題に対する１つのソリューションは、MIMOによるアンテナ重みビットで対処したように実行することである。つまり、部分におけるエラー補正符号化を減少させることによって、部分１へビットを１つ追加するためのスペースを設けることである。例えば、同3GPP RAN1会議からのEricsson社による文書R1-062935「HSPAのための高次変調-RAN1仕様に対する影響」を参照されたい。

さらに、上述の問題に対する別の従来技術のソリューションは、SDMAの使用を伝えるために、１つの余分ビットを導入することである。例えば、同3GPP RAN1会議からのQualcomm Europe社による文書R1-062032「D-TxAAをサポートするHS-SCCH」を参照されたい。

これまで提案されたソリューションでは伝送オーバーヘッドが実質的に増加している。伝送オーバーヘッドを実質的に増加させることなく、上述の問題を解決する必要性が、当技術分野において存在する。
3GPP TS 25.212 "Multiplexing and channel coding" R1-062485 entitled "Details of HS-SCCH signalling for Rel-7 MIMO", from 3GPP TSG RAN WG1 Meeting #46bis (Seoul, Korea, 9-13 October 2006 by Philips) R1-062032 entitled "HS-SCCH in support of D-TxAA", from that same 3GPP RAN1 meeting and by Qualcomm Europe

概要

本発明のある実施形態によると、第１の場合において、第１の制御メッセージの第１の部分を送信することと、その後、第１の変調を使用して第１の送信信号を送信することを含む方法が提供される。前記第１の制御メッセージの前記第１の部分は、前記第１の変調を示す変調標示子と、前記第１の送信信号のチャネライゼーション・コードを示す第１のチャネライゼーション・コード・セット標示子とを含む。さらに、前記方法において、第２の場合は、第２の制御メッセージの第１の部分を送信することと、その後、第２の変調を使用して第２の送信信号を送信することを含む。前記第２の制御メッセージの前記第１の部分は、前記第１の変調以外の変調を示す変調標示子と、前記第２の変調を特に示す別の変調標示子と、前記第２の送信信号のチャネライゼーション・コードを示す第２のチャネライゼーション・コード・セット標示子とを含む。前記第２のチャネライゼーション・コード・セット標示子は、前記別の変調標示子のサイズだけ前記第１のチャネライゼーション・コード・セット標示子よりも短い。

本発明の別の実施形態によると、伝送の適応変調を特定することを対象とする処理を実行させるための、デジタルデータプロセッサによって実行可能な機械可読命令のプログラムを実体化するメモリが提供される。本実施形態において、前記処理は、第１の場合に関し、第１の制御メッセージの第１の部分を送信することと、その後、第１の変調を使用して第１の送信信号を送信することを含む。前記第１の制御メッセージの前記第１の部分は、前記第１の変調を示す変調標示子と、前記第１の送信信号のチャネライゼーション・コードを示す第１のチャネライゼーション・コード・セット標示子とを含む。前記処理は、第２の場合に関し、第２の制御メッセージの第１の部分を送信することと、その後、第２の変調を使用して第２の送信信号を送信することをさらに含む。前記第２の制御メッセージの前記第１の部分は、前記第１の変調以外の変調を示す変調標示子と、第２の変調を特に示す別の変調標示子と、前記第２の送信信号のチャネライゼーション・コードを示す第２のチャネライゼーション・コード・セット標示子とを含む。前記第２のチャネライゼーション・コード・セット標示子は、前記別の変調標示子のサイズだけ前記第１のチャネライゼーション・コード・セット標示子よりも短い。

本発明の別の実施形態によると、プロセッサに組み合わされる送信機および変調器を含む装置が提供される。第１の場合において、前記送信機は、第１の制御メッセージの第１の部分を送信し、その後、第１の変調を使用して第１の送信信号を変調および送信するように構成される。前記第１の制御メッセージの前記第１の部分は、前記第１の変調を示す変調標示子と、前記第１の送信信号のチャネライゼーション・コードを示す第１のチャネライゼーション・コード・セット標示子と含む。第２の場合において、前記送信機は、第２の制御メッセージの第１の部分を送信し、その後、第２の変調を使用して第２の送信信号を変調および送信するように構成される。前記第２の制御メッセージの前記第１の部分は、前記第１の変調以外の変調を示す変調標示子と、前記第２の変調を特に示す別の変調標示子と、前記第２の送信信号のチャネライゼーション・コードを示す第２のチャネライゼーション・コード・セット標示子とを含む。前記第２のチャネライゼーション・コード・セット標示子は、前記別の変調標示子のサイズだけ前記第１のチャネライゼーション・コード・セット標示子よりも短い。

本発明の別の実施形態によると、第１の場合や第２の場合に応じて制御メッセージを構成する手段と、前記制御メッセージを送信する手段とを含む装置が提供される。前記第１の場合に関し、前記構成手段及び前記送信手段は、第１の制御メッセージの第１の部分を送信し、その後、第１の変調を使用して第１の送信信号を送信する。前記第１の制御メッセージの前記第１の部分は、前記第１の変調を示す変調標示子と、前記第１の送信信号のチャネライゼーション・コードを示す第１のチャネライゼーション・コード・セット標示子とを含む。前記第２の場合に関し、前記構成手段及び前記送信手段は、第２の制御メッセージの第１の部分を送信し、その後、第２の変調を使用して第２の送信信号を送信する。前記第２の制御メッセージの前記第１の部分は、前記第１の変調以外の変調を示す変調標示子と、前記第２の変調を特に示す別の変調標示子と、前記第２の送信信号のチャネライゼーション・コードを示す第２のチャネライゼーション・コード・セット標示子とを含む。前記第２のチャネライゼーション・コード・セット標示子は、前記別の変調標示子のサイズだけ前記第１のチャネライゼーション・コード・セット標示子よりも短い。
本発明の本側面の特定の実施形態において、前記構成手段はデジタルプロセッサを含み、前記送信手段は送信機を含み、さらに、前記第１の変調はQPSKであり、前記第１の変調以外の変調はQAMであり、前記別の変調標示子は16QAMおよび64QAMから選択する。さらなる特定の実施形態において、前記変調標示子の各々は1ビットであり、前記第１のチャネライゼーション・コード・セット標示子は7ビットであり、前記第２の場合に関し、前記構成手段は、前記別の変調標示子のために前記第２の制御メッセージの前記第１の部分にスペースを設けるべく、前記第２のチャネライゼーション・コード・セット標示子を最下位ビットによって6ビットまで短縮する。

本発明の別の実施形態による方法は、第１の場合において、受信した第１の制御メッセージの第１の部分の変調標示子から第１の変調を決定することと、前記第１の制御メッセージの前記第１の部分の第１のチャネライゼーション・コード・セット標示子から第１の送信信号のチャネライゼーション・コードを決定することと、前記決定した第１の変調に従って、前記受信した第１の送信信号を復調することとを含む。さらにこの方法は、第２の場合において、受信した第２の制御メッセージの第１の部分の変調標示子から前記第１の変調以外を決定することと、前記第２の制御メッセージの前記第１の部分の別の変調標示子から、前記第１の変調以外である特定の第２の変調を決定することと、前記第２の制御メッセージの前記第１の部分の第２のチャネライゼーション・コード・セット標示子から、第２の送信信号のチャネライゼーション・コードを決定することと、前記決定した特定の第２の変調に従って、前記受信した第２の送信信号を復調することとを含む。前記第２のチャネライゼーション・コード・セット標示子は、前記別の変調標示子のサイズだけ前記第１のチャネライゼーション・コード・セット標示子よりも短い。

本発明の別の実施形態によると、伝送の適応変調を特定することを対象とする処理を実行させるための、デジタルデータプロセッサによって実行可能な機械可読命令のプログラムを実体化するメモリが提供される。本発明の本実施形態において、前記処理は、第１の場合において、受信した第１の制御メッセージの第１の部分の変調標示子から、第１の変調を決定することと、前記第１の制御メッセージの前記第１の部分の第１のチャネライゼーション・コード・セット標示子から、第１の送信信号のチャネライゼーション・コードを決定することと、前記決定した第１の変調に従って、前記受信した第１の送信信号を復調することとを含む。また前記処理は、第２の場合において、受信した第２の制御メッセージの第１の部分の変調標示子から前記第１の変調以外を決定することと、前記第２の制御メッセージの前記第１の部分の別の変調標示子から前記第１の変調以外である特定の第２の変調を決定することと、前記第２の制御メッセージの前記第１の部分の第２のチャネライゼーション・コード・セット標示子から、第２の送信信号のチャネライゼーション・コードを決定することと、前記決定した特定の第２の変調に従って、前記受信した第２の送信信号を復調することとを含む。前記第２のチャネライゼーション・コード・セット標示子は、前記別の変調標示子のサイズだけ前記第１のチャネライゼーション・コード・セット標示子よりも短い。

本発明の別の実施形態によると、プロセッサに組み合わされる受信機を備える次のような装置が提供される。前記受信機は、第１の場合において、受信した第１の制御メッセージの第１の部分の変調標示子から、第１の変調を判断し、前記第１の制御メッセージの前記第１の部分の第１のチャネライゼーション・コード・セット標示子から、第１の送信信号のチャネライゼーション・コードを判断し、前記決定した第１の変調に従って、前記受信した第１の送信信号を復調するように構成される。また前記受信機は、第２の場合において、受信した第２の制御メッセージの第１の部分の変調標示子から、前記第１の変調以外を判断し、前記第２の制御メッセージの前記第１の部分の別の変調標示子から、前記第１の変調以外である特定の第２の変調を判断し、前記第２の制御メッセージの前記第１の部分の第２のチャネライゼーション・コード・セット標示子から、第２の送信信号のチャネライゼーション・コードを判断し、前記決定した特定の第２の変調に従って、前記受信した第２の送信信号を復調するように構成される。前記第２のチャネライゼーション・コード・セット標示子は、前記別の変調標示子のサイズだけ前記第１のチャネライゼーション・コード・セット標示子よりも短い。

本発明の別の実施形態によると、処理手段に組み合わされる受信手段を備える次のような装置が提供される。前記受信手段は、第１の場合において、受信した第１の制御メッセージの第１の部分の変調標示子から、第１の変調を判断し、前記第１の制御メッセージの前記第１の部分の第１のチャネライゼーション・コード・セット標示子から、第１の送信信号のチャネライゼーション・コードを判断し、前記決定した第１の変調に従って、前記受信した第１の送信信号を復調するように構成される。また前記受信手段は、第２の場合において、受信した第２の制御メッセージの第１の部分の変調標示子から、前記第１の変調以外を判断し、前記第２の制御メッセージの前記第１の部分の別の変調標示子から、前記第１の変調以外である特定の第２の変調を判断し、前記第２の制御メッセージの前記第１の部分の第２のチャネライゼーション・コード・セット標示子から、第２の送信信号のチャネライゼーション・コードを判断し、前記決定した特定の第２の変調に従って、前記受信した第２の送信信号を復調するように構成される。前記第２のチャネライゼーション・コード・セット標示子は、前記別の変調標示子のサイズだけ前記第１のチャネライゼーション・コード・セット標示子よりも短い。
本発明の本側面の特定の実施形態において、前記受信する手段は受信機を含み、前記処理する手段はプロセッサを含み、前記第１の制御メッセージの前記第１の部分および前記第２の制御メッセージの前記第１の部分は同等の長さであり、前記第１の変調はQPSKであり、前記第１の変調以外の変調はQAMであり、前記別の変調標示子は16QAMおよび64QAMから選択する。

本発明の前述の目的および他の目的、特徴、ならびに利点は、その例示的実施形態に関する以下の詳細な説明を考慮するとより明白になるであろう。

図面は、一定の縮尺で描かれておらず、また、以下を含む。

HS-SCCHおよび関連のHS-PDSCH間の既知のタイミング関係を示す。

発明のある実施形態に従うUMTSパケットネットワークアーキテクチャに関するブロック図を示す。本発明のある実施形態に従うUMTSパケットネットワークアーキテクチャに関するブロック図を示す。図2Bの機器のあるものの詳細を示す。

本発明のある実施形態に従うステップを示すフローチャートを示す。

本発明のある実施形態に従うネットワークノードBに関するブロック図を示す。

本発明のある実施形態に従うユーザ機器または端末に関するブロック図を示す。

ネットワークの観点から、本発明のある実施形態に従うステップを示すプロセスフロー図である。

ユーザ機器の観点から、本発明のある実施形態に従うステップを示すプロセスフロー図である。

詳細説明

図2aおよび図2bは、本発明のある実施形態に従うUMTSパケットネットワークアーキテクチャに関する図を示す。図2aにおいて、UMTSパケットネットワークアーキテクチャは、ユーザ機器（User Equipment）20やUMTS地上波無線アクセスネットワーク（terrestrial radio access network; UTRAN）22、コアネットワーク（core network; CN）24などの主要アーキテクチャ要素を含む。UE（本明細書において「端末」とも呼ばれる）は、それ自体、無線ネットワーク22の一部を形成しないが、無線（Uu）インターフェース26でUTRANに接続され、一方、UTRANは、（有線）Iuインターフェース28でコアネットワーク（CN）に接続される。図2bは、アーキテクチャ、具体的にはUTRANのいくつかのさらなる詳細を示し、このアーキテクチャは、複数の無線ネットワークサブシステム（radio network subsystem; RNS）RNS1、RNS2を含み、その各々は、無線ネットワークコントローラ（radio network controller; RNC）等のネットワークアクセスノード22a、22bのうちの少なくとも１つの制御装置を含む。これらの制御装置は、例えば、移動管理エンティティ（mobility management entity; MME）やゲートウェイ（gateway; GW）など、無線技術によって様々な名称で呼ばれる。動作中、各RNCは、B1〜B5の複数のノードBに接続されてもよい。これらのノードはUMTSにおける基地局であり、移動通信のためのグローバルシステム（global system for mobile communication; GSM）における基地局に対応する。各ノードBは、図2bに示される無線インターフェース（Uu）26を介して、多数のUEと無線交信してもよい。ノードBのうちの１つ以上が異なるRNCと接続されるとしても、あるUEが複数のノードBと無線交信してもよい。例えば、図2bのUE1は、RNS1のノードB2およびRNS2のノードB3と無線交信してもよく、この場合、ノードB2およびノードB3は近隣ノードBである。これは、例えば、UE1がハンドオーバ状況にあり、一方のノードBから別のノードBへの接続変化がある場合に発生してもよい。異なるRNSのRNCは、Iurインターフェース29によって接続されてもよく、このlurインターフェース29によって、RNCのノードBに属するセルから別のRNCのノードBに属するセルへの横断の間に、移動UEが、両RNCとの交信を保つことが可能になる。

図2cは、本発明の例示的実施形態の実用化における使用に適切な図2bからの種々の電子機器に関する簡略化したブロック図を示す。図2cにおいて、無線ネットワーク22は、UE30と、ノードB32（いくつかの無線アクセス技術においてはeノードBと呼ばれる）との間の通信に適合せしめられている。ネットワーク22は、ゲートウェイGWや移動エンティティ（mobility entity; MME）、無線ネットワークコントローラ（radio network controller; RNC）32、または異なる無線通信システムにおける種々の用語によって知られている他の無線制御機能を含んでもよい。UE30は、データプロセッサ（data processor; DP）30Aと、プログラム（program; PROG）30Cを格納するメモリ（memory; MEM）30Bと、ノードB32との１つ以上の無線リンク26上の双方向型無線通信のための１つ以上のアンテナ30E（２つ図示される）に組み合わされる１つ以上の適切な無線周波数（radio frequency; RF）送受信機30D（２つ図示される）とを備える。

用語の「接続（connect）」、「組み合わせ（couple）」、またはその任意のバリエーションは、２つ以上の要素間の、直接的または間接的な任意の接続または連結を意味し、また、「接続」または「組み合わ」される２つの要素間の１つ以上の中間要素の存在を含んでもよい。要素間の組み合わせまたは接続は、物理的、論理的、またはそれらの結合（combination）であることができる。本明細書において使用する際、２つの要素は、非限定的な例として、１つ以上のワイヤ、ケーブル、およびプリント電気接続を使用して、ならびに無線周波数領域、マイクロ波領域、および光（可視および不可視の両方）領域において波長を有する電磁エネルギー等の電磁エネルギーを使用して、「接続」または「組み合わ」されると理解することができる。

また、ノードB32も、DP32Aと、PROG32Cを格納するMEM32Bと、１つ以上のアンテナ32E（２つ図示される）に組み合わされる１つ以上の適切なRF送受信機32D（２つ図示される）とを含む。ノードB32は、データ経路36（例えば、IubインターフェースまたはS1インターフェース）を介して接続中または他のGW/MME/RNC34を介して連結されてもよい。GW/MME/RNC34は、DP34Aと、PROG34Cを格納するMEM34Bと、Iubリンク36上でノードB32と通信するための適切なモデム及び／又は送受信機（図示せず）とを含む。

また、ノードB32内において、このような教示に従って、その制御下において種々のUEをスケジュール化するスケジューラ32Fも存在する。概して、WCDMAまたはLTEシステムのノードB32は、そのスケジューリングにおいて公平に自律的であり、前述のように、そのUEのうちの１つの別のノードBへのハンドオーバ中以外は、GW/MME/RNC34に従う必要はない。

PROG30C、32C、および34Cのうちの少なくとも１つは、上に詳述したように、関連のDPによって実行される場合に、本発明の例示的実施形態に従って電子機器を動作可能にするプログラム命令を備えることとされている。スケジュール化が許可し、許可されたリソース/サブフレームが時間依存性である場合に、必要とされる適切な時間間隔およびスロット内で伝送および受信するために、種々の装置間における同時性を担保するクロックが、DP30A、32A、および34Aに備えられている。

PROG30C、32C、34Cは、必要に応じて、ソフトウェア、ファームウェア、及び／又はハードウェアにおいて具現化されてもよい。一般的に、本発明の例示的実施形態は、MEM30Bに格納され、かつUE30のDP30Aによって実行可能なコンピュータソフトウェアによって実装されてもよく、同様に、ノードB32の他のMEM32BおよびDP32Aでは、ハードウェアによって、またはソフトウェアおよび/もしくはファームウェアならびにハードウェアの組み合わせによって、図示されるあらゆる機器において実装されてもよい。

一般的に、UE30の種々の実施形態には、移動局、携帯電話機、無線通信能力を有する携帯情報端末（personal digital assistant; PDA）、無線通信能力を有する携帯用コンピュータ、無線通信能力を有するデジタルカメラ等の画像取り込み装置、無線通信能力を有するゲーム機、無線通信能力を有する音楽録音および再生機器、無線インターネットアクセスおよび閲覧を可能にするインターネット機器、ならびにこのような機能の組み合わせが組み込まれる携帯型ユニットもしくは端末が含まれることが可能であるが、これらに限定されない。

MEM30B、32B、および34Bは、ローカルな実装に適切などのようなタイプのものであってもよく、半導体ベースのメモリ装置、磁気メモリ装置およびシステム、光メモリ装置およびシステム、固定式メモリおよび着脱式メモリ等の、任意の適切なデータストレージ技術を使用して実装されてもよい。DP30A、32A、および34Aは、局所技術環境に適切な任意の型であってもよく、非限定的な例として、汎用コンピュータ、専用コンピュータ、マイクロプロセッサ、デジタルシグナルプロセッサ（digital signal processor; DSP）、およびマルチコアプロセッサアーキテクチャに基づくプロセッサのうちの１つ以上を含んでもよい。

本発明のある実施形態によると、ノードB（図4も参照）は、UE1、UE2、またはUE3と恊動し、HS-SCCH上に伝送されるビットの数を増加させることを必要とせずに、64QAMおよびSDMA（マルチユーザMIMO）の使用に関する情報を含むようにHS-SCCHシグナリングを拡張する。これは、変調およびストリーム数に関するビットを一緒に符号化し、未使用の組み合わせを使用して新しい情報を伝達することによって行なわれる。実際、本発明の実施形態は、マルチユーザMU-MIMO/SDMA送信信号および高次変調（64QAM）を、HSDPA/HS-DSCHの制御チャネルビットフィールドにおいて、２ビットを使用して、どのように（HS-SCCH上で）伝送するかに関する新しい技法を提供する。この新しい方法を使用することによって、HS-SCCHフォーマットを変更する必要がなくなる。HS-SCCHのコンテンツの解釈のみが変更される。

図3は、全体的に10と示されるフローチャートであり、本発明のある実施形態に従う基礎的なステップ10a、10bについて説明する。

動作中、本発明のある実施形態は、ストリーム数標示子ビットを確認する。シングルストリームのみが使用される場合、使われないストリーム変調スキームビットは、シングルストリームのための追加の変調情報ビットとして、またはSDMAモードの標示子として解釈される。例えば、シングルストリームが使用されていることをストリーム数（number of streams; NS）ビットが示す場合、他のストリーム変調スキーム（modulation scheme; MS）ビットは、以下のように解釈される。

デュアルストリーム伝送が使用される場合、変調スキームビットの限定された組み合わせが、１次ストリームのために64QAMが使用されることを示す。２次ストリームのための64QAMの利用は、１つの符号情報ビットを16QAM/64QAMのどちらかと解釈することによって指定することができる。例えば、デュアルストリームが使用されていることをストリーム数（NS）ビットが示す場合、変調スキーム（MS）ビットは、以下のように解釈される。

ここで、限定されたビットの組み合わせ（0 1）は、１次ストリームのために64QAMを利用することを示し、２次ストリームのための変調利用は、１つの符号情報ビットに依存する。

さらに、SDMA標示子問題に対するソリューションは、シングルストリームについてのソリューションに類似する。つまり、他のストリーム変調スキーム（MS）ビットは、以下のように解釈される。

図4: ネットワークノード100
図4は、全体的に100として示される、本発明に従うネットワークノードを例示する。このネットワークノードは、図2aおよび図2bに示されるものと対応し、かつ本明細書において図示および説明されるものに対応する、RNS、RNC、ノードB、またはそれらの何らかの組み合わせの一部を形成し得る。本発明の範囲は、ネットワークノードの機能性がネットワークに実装されることに限定されるものではない。ネットワークノードB100は、１つ以上のモジュール102および104、ならびに他のノードBモジュール106を含む。

本明細書において図示および説明されるものに一致するように、１つ以上のモジュール102は、伝送されるビットの数を増加させることを必要とせずに、追加の変調技術または追加のアンテナ伝送技術の使用に関する新しい情報を含むようにシグナリングを拡張するべく、既存の変調技術または既存のアンテナ伝送技術に関する情報を含むビットを一緒に符号化するように構成されてもよい。一方、１つ以上のモジュール104は、符号化されたビットの未使用の組み合わせで新しい情報を伝達するように構成されてもよい。

一例として、モジュール102および104の機能性は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの組み合わせを使用して実装されてもよいが、本発明の範囲は、その任意の特定の実施形態に限定されることを意図しない。典型的なソフトウェア実装において、モジュール102は、マイクロプロセッサやランダムアクセスメモリ（random access memory; RAM）、読み取り専用メモリ（read only memory; ROM）、入力機器/出力機器、ならびにこれらを接続する制御バスやデータバス、アドレスバスを有する１つ以上のマイクロウロセッサベースのアーキテクチャであり得る。当業者は、このようなマイクロプロセッサベースの実装をプログラミングして、多くの試行を行うことなく本明細書に記載の機能性を実行することができるであろう。本発明の範囲は、既知の技術または将来開発される技術を使用する任意の特定の実装に限定されるように意図されない。さらに、本発明の範囲は、別のモジュールを実装するための、他の回路と組み合わせたスタンドアロン型モジュールであるモジュール102および104を含むように意図される。

他のノードBモジュール106およびその機能性は、当技術分野において既知であり、それ自体が根本的な発明の一部を形成しないため、本明細書において詳述されない。例えば、他のノードBモジュール206は、RNS、RNC、ノードB、またはそれらの何らかの組み合わせにおいて、１つ以上のモジュールを含んでもよいが、これらは、当技術分野において既知であり、本明細書において説明されない。

図5: 端末またはUE200
図5は、全体が200と例示される、本発明に従う端末またはUEを示す。この端末またはUEは、図2aおよび図2bに示されるネットワークの一部を形成してもよく、かつ本明細書において図示および説明されるものに一致する。端末またはUEは、１つ以上のモジュール102および204、ならびに他のユーザ機器モジュール206を含む。

本明細書において図示および説明されるものに一致するように、モジュール202の１つ以上は、伝送されるビットの数を増加させることを必要とせずに、追加の変調技術または追加のアンテナ伝送技術の使用に関する新しい情報を含むようにシグナリングを拡張するべく、既存の変調技術または既存のアンテナ伝送技術に関する情報を含む共同符号化されたビットを受信するように構成されてもよい。一方、モジュール204の１つ以上は、符号化されたビットの未使用の組み合わせで新しい情報を解釈するように構成されてもよい。

一例として、モジュール202および204の機能性は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの組み合わせを使用して実装されてもよいが、本発明の範囲は、その任意の特定の実施形態に限定されることを意図しない。典型的なソフトウェア実装において、モジュール102は、マイクロプロセッサやランダムアクセスメモリ（random access memory; RAM）、読み取り専用メモリ（read only memory; ROM）、入力機器/出力機器、ならびにこれらを接続する制御バスやデータバス、アドレスバスを有する１つ以上のマイクロウロセッサベースのアーキテクチャであり得る。当業者は、このようなマイクロプロセッサベースの実装をプログラミングして、多くの試行を行なわずに本明細書に記載の機能性を実行することができるであろう。本発明の範囲は、既知の技術または将来開発される技術を使用する任意の特定の実装に限定されるように意図されない。さらに、本発明の範囲は、別のモジュールを実装するための、他の回路と組み合わせたスタンドアロン型モジュールであるモジュール102を含むように意図される。

他のUEモジュール206およびその機能性は、当技術分野において既知であり、それ自体が根本的な発明の一部を本質的に形成しないため、本明細書において詳述されない。例えば、他のUEモジュール206は、UMTS加入者識別モジュール（UMTS subscriber identity module; USIM）および移動機器（mobile equipment; ME）モジュール等の他のモジュールを含んでもよいが、これらは、当技術分野において既知であり、本明細書において説明されない。

さらなる実装
以下の実装では、MIMOを利用する64QAM動作のためのシグナリング構造にある設定が加えられる。

リリース5 HSDPA RAN1に規定されたHS-SCCHに加え、64QAMをサポートするHS-SCCH、MIMOをサポートするHS-SCCH構造を規定する必要があり、恐らく、MIMOについて規定されたHS-SCCH構造における64QAMを利用するMIMOのサポートについても提供する必要がある。

この実装は、動作モード毎に別のHS-SCCH構造を個別に明示的に規定せずに、4つ全ての組み合わせに対応し得るHS-SCCH構造に関する新しい技法を概説する。この技法は、HS-SCCHの部分１と部分２の区別を維持し、MIMOモードにおいて部分２のために２つの異なるフォーマットを有する。その１つはシングルストリーム伝送用であり、もう１つはデュアルストリーム伝送用である。
〔HS-SCCH設計〕

設計の前提および設計の目標
基本的なデザインは、全ての組み合わせ、MIMO動作、非MIMO動作に対応可能であるべきである。また、１つはMIMO、もう１つは非MIMOである２つのみのHS-SCCH構造を含む、64QAMを用いる動作および用いない動作に対応可能であるべきである。また、逆方向にも使うことのできる方式でデザインすることが目標である。

UEおよびノードBの両方がMIMO及び／又は64QAMに対応し、ネットワークがこれらの特徴の有効化を決定する場合、MIMO及び／又は64QAMの利用はUEに別々に伝えられることとされる。この信号伝達は、UEが、HS-PDSCHをどのように受信するかを把握する基礎となる。64QAMのサポートが、部分１のみに影響を及ぼすことがさらに認められる。

最終的に、64QAMを伝えることは、16QAMのMIMO動作の実行に何の負担もかけないはずである。

64QAMを用いる/用いない非MIMOのためのHS-SCCH
前述の事項に基づき、リリース5 HS-SCCHを、64QAMサポートの基礎として捉えてもよい。64QAMをサポートする場合であっても、部分２は依然として同じであってもよい。64QAM変調の標示子が部分１に含まれる必要があるだけである。

同一数の情報ビットひいては同一のHS-SCCH性能をもたらす同一の符号化およびレートマッチングを有することを可能にするこの技法は、リンクが64QAMに構成され、QAM伝送が変調スキーム情報ビットによって指定される場合に、チャネライゼーション・コード・セット情報ビットを再解釈することであり、一例として、以下のように示される。

［表１：非MIMO動作のためのHS-SCCHの部分１の構造］

非MIMO動作におけるHS-SCCHの部分２の構造は、64QAMが構成されるか否かにかかわらず、リリース5に規定され得る。

さらに、前述のHS-SCCHの部分１の構造について、一例として、本発明の１つの可能なマッピング及び／又は実装として表1に記載する。しかしながら、本発明の範囲は、現在既知のまたは将来開発される他の可能なマッピング及び／又は実装も含むように意図される。例えば、1, 3, 5, 7, 10, 12, 13, 15のマッピングを有する実施形態が想定される。

図6は、ノードBの観点から、本発明のある実施形態を示すプロセスフロー図であり、このフロー図は、連続して実行することが意図される第１の場合および第２の場合に便宜的に分割される。ブロック602において、ノードBは、第１の制御メッセージを送信する。その第１の制御メッセージの第１の部分において、QPSK等の第１の変調を示す変調標示子と、第１の送信信号のチャネライゼーション・コードを示す第１のチャネライゼーション・コード・セット標示子が存在する。ブロック604において、第１の送信信号が送信されるが、それは、第１の変調で変調され、また第１のチャネライゼーション・コード・セット標示子によって識別されたチャネライゼーション・コードが使用される。第２の場合はブロック606で開始するが、ここで、ノードBは、第２の制御メッセージを送信し、このメッセージは、その第１の部分において、第１の変調（例えばQAM）以外を示す変調標示子と、「第１の変調以外の」のバリエーションを選択する（例えば16QAMおよび64QAMから選択する）追加の変調標示子と、第２の送信信号のチャネライゼーション・コードを示す第２のチャネライゼーション・コード・セット標示子とを有する。ブロック608では条件が述べられる。第２のチャネライゼーション・コード・セット標示子は、「別の変調標示子」の長さだけ第１のチャネライゼーション・コード・セット標示子よりも短い。この長さは、例示的実施形態において「別の変調標示子」が16QAMおよび64QAMの中のみから選択されるため、１ビットである。次に、ブロック610において、その第２の送信信号は、「別の変調標示子」によって選択された特定の変調を使用して、かつ第２のチャネライゼーション・コード・セット標示子に関連付けられるチャネライゼーション・コードを使用して送信される。

図7は、図6に類似するが、ユーザ機器／移動端末の観点から描かれている。ブロック702において、移動装置は、第１の制御メッセージを受信する。その第１の制御メッセージの第１の部分において、変調標示子および第１の送信信号のチャネライゼーション・コードが存在する。ブロック704において、ユーザ機器は、受信した変調標示子から第１の変調（例えば、QPSK）を判断し、第１のチャネライゼーション・コード・セット標示子から、第１の送信信号のチャネライゼーション・コードを決定する。ブロック706において、その第１の送信信号が受信される。ブロック708において、受信した第１の送信信号は、決定した第１の変調を使用して復調され、また第１のチャネライゼーション・コード・セット標示子から決定したチャネライゼーション・コードを使用して復号される。第２の場合はブロック710で開始し、ここで、ユーザ機器は、その第１の部分において、変調標示子、追加の変調標示子、および第２のチャネライゼーション・コード・セット標示子を有する第２の制御メッセージを受信する。第２の制御メッセージ（の第１の部分）のこれらの項目に関する条件がブロック712に述べられ、第２のチャネライゼーション・コード・セット標示子は、「別の変調標示子」の長さだけ、第１のチャネライゼーション・コード・セット標示子よりも短い。「別の変調標示子」の長さは、図6と類似する例示的実施形態において「別の変調標示子」が16QAMおよび64QAMの中のみから選択されるため、１ビットである。第２の制御メッセージを受信すると、ユーザ機器は、次に、ブロック714において、第２の制御メッセージの変調標示子から、「第１の変調以外の」変調（例えば、QAM）を判断し、「別の変調標示子」から特定の第２の変調（例えば、16QAMまたは64QAM）を判断し、第２のチャネライゼーション・コード・セット標示子から、第２の送信信号のチャネライゼーション・コードを決定する。ブロック716において、ユーザ機器は、その第２の送信信号を受信し、ブロック718において、ユーザ機器は、決定した第２の変調を使用して第２の送信信号を復調し、第２のチャネライゼーション・コード・セット標示子から決定したチャネライゼーション・コードを使用して第２の送信信号を復号する。

64QAMを用いないMIMOためのHS-SCCH
前述に基づくと、64QAMを用いないMIMOに対応するように最適化された部分１の構造を最初に実装し、その上で64QAM導入の可能性を考慮するように、その構造を拡張してもよい。ランク標示子ビットおよびアンテナ重み情報ビットは、既に約40%だけ部分１のビット数を増加させるため、部分１の追加のビットをこれらの３ビットに限定するようにする。

［表２：64QAMを用いないMIMO動作のためのHS-SCCHの部分１の構造］

MIMO動作の場合、部分２の構造は、デュアルストリーム動作をサポートするように再規定される必要がある。シングルストリームの場合、HARQプロセスに対処するためのスペースを大きくする必要がある。

さらに、前述のMIMO動作のためのHS-SCCHの部分２の構造について、一例として、本発明の１つの可能なマッピング及び／又は実装として表３に記載する。しかしながら、本発明の範囲は、現在既知のまたは将来開発される他の可能なマッピング及び／又は実装も含むように意図される。例えば、開始符号（start code）｛1, 2, 3, 4, 5, 6, 7, 8｝と、符号の数｛8, 9, 10, 11, 12, 13, 14, 15｝を有するマッピングを有する実施形態が想定される

［表３：MIMO動作のためのHS-SCCHの部分２の構造］

部分２のための同じフォーマットを、64QAMに対応する場合にも使用可能である。

64QAMを用いるMIMOのためのHS-SCCH
64QAMを用いないMIMOのための部分１のフォーマットは、64QAMにも対応するように容易に拡張可能である。

［表４：64QAMが設定されるMIMO動作のためのHS-SCCHの部分１の構造］

結論
リリース7のHS-SCCHのためのこの実装は、64QAMが設定されるか否かに依存する異なる解釈を両方とも有する、主に２つだけの異なるHS-SCCHを用いることによって、別々におよび同時にMIMOおよび64QAMに対応する。

本発明の実施形態は、伝送されるビット数を増加させることを必要とせずに、追加の変調技術または追加のアンテナ伝送技術の使用に関する新しい情報を含むようにシグナリングを拡張するべく、既存の変調技術または既存のアンテナ伝送技術に関する情報を含むビットを一緒に符号化し、また、符号化されたビットの未使用の組み合わせで新しい情報を伝達する。

シグナリングは、高速ダウンリンクパケットアクセス（high speed downlink packet access; HSDPA）の一部を形成する高速共有制御チャネル（high speed shared control channel; HS-SCCH）の形をとってもよい。

ある実施形態において、既存の変調技術は、直交位相偏移変調（quadrature phase shift keying; QPSK）、16直交振幅変調（16 quadrature amplitude modulation; 16QAM）、またはそれらの何らかの組み合わせを含んでもよく、追加の変調技術は、64直交振幅変調（64 quadrature amplitude modulation; 64QAM）を含んでもよい。

既存のアンテナ伝送技術は、シングルストリーム伝送またはデュアルストリーム伝送を含んでもよく、追加のアンテナ伝送技術は、複数入力・複数出力（multiple input and multiple output; MIMO）技術を使用する空間分割多重アクセス方法の使用を含んでもよい。

動作中にデータストリーム数が確認される。データストリームが１つしか存在しない場合、未使用の他のストリーム変調スキームビットは、シングルストリームのための追加の変調情報ビットとして、または空間分割多重アクセス動作の標示子として解釈される。デュアルデータストリーム伝送が使用されている場合、変調スキームビットの定められた組み合わせが、１次ストリームのために新しい変調技術が使用されることを示す。２次ストリームに用いられている変調は、１つの符号をある変調スキームや別の変調スキームとして解釈することによって示されてもよい。

本発明の実施形態は、ユーザ機器もしくは端末、ノードB等のネットワークノード、ネットワークもしくはシステム、コンピュータプログラム製品、またはそれらの何らかの組み合わせのいずれかの形をとり得る装置において実装されてもよい。

例えば、ネットワークノードBは、本発明のある実施形態に従って、かつ本明細書に説明されるものと一致して、伝送されるビットの数を増加させることを必要とせずに、追加の変調技術または追加のアンテナ伝送技術の使用に関する新しい情報を含むようにシグナリングを拡張するべく、既存の変調技術または既存のアンテナ伝送技術に関する情報を含むビットを一緒に符号化するように構成される１つ以上のモジュールと、符号化されたビットの未使用の組み合わせで新しい情報を伝達するように構成される１つ以上のモジュールとを特徴としてもよい。

また、ユーザ機器または端末は、本発明のある実施形態に従って、かつ本明細書に説明されるものと一致して、伝送されるビットの数を増加させることを必要とせずに、追加の変調技術または追加のアンテナ伝送技術の使用に関する新しい情報を含むようにシグナリングを拡張するべく、既存の変調技術または既存のアンテナ伝送技術に関する情報を含むビットを共同して受信するように構成される１つ以上のモジュールと、符号化されたビットの未使用の組み合わせで新しい情報を解釈するように構成される１つ以上のモジュールとを特徴としてもよい。

システムは、本発明のある実施形態に従って、かつ本明細書に記載のものに一致して、このような方式で恊動する、このようなネットワークノードB及び／又はこのようなユーザ機器を有してもよい。

本発明の実施形態は、プログラムコードを含むコンピュータプログラム製品の形をとってもよく、このプログラムコードは、このようなネットワークノードBまたはユーザ機器のプロセッサまたは制御モジュールにおいてコンピュータプログラムが実行される際にこのような機能性を実行するために、機械可読搬送波またはメモリ上に格納される。

また、本発明の範囲は、チップハードウェアを備え、このような機能性を実行するための１つ以上の集積回路を備えるデバイスを有するように意図される。このようなデバイスは、その機能性を実行するための特定用途向け集積回路（application specific integrated circuit; ASIC）の形式をとってもよい。例えば、チップハードウェアは、接続中のセルの一部を形成する端末またはネットワークノードの一部を形成してもよい。

本明細書に特に明記しない限り、本明細書における特定の実施形態に関して説明された特徴、特性、代替、または修正を、本明細書に説明された任意の他の実施形態に適用、使用、または組み込んでよいことを理解されたい。本発明について、その例示的実施形態に関して説明および図示したが、本発明の範囲を逸脱することなく、前述のおよび種々の追加および省略を例示的実施形態に加えてもよい。

Claims

第１の場合において、第１の制御メッセージの第１の部分を送信し、その後、第１の変調を使用して第１の送信信号を送信することと、第２の場合において、第２の制御メッセージの第１の部分を送信し、その後、第２の変調を使用して第２の送信信号を送信することとを含み、ただし、
前記第１の制御メッセージの前記第１の部分は、前記第１の変調を示す変調標示子と、前記第１の送信信号のチャネライゼーション・コードを示す第１のチャネライゼーション・コード・セット標示子とを含み、
前記第２の制御メッセージの前記第１の部分は、前記第１の変調以外の変調を示す変調標示子と、前記第２の変調を示す別の変調標示子と、前記第２の送信信号のチャネライゼーション・コードを示す第２のチャネライゼーション・コード・セット標示子とを含み、前記第２のチャネライゼーション・コード・セット標示子が、前記別の変調標示子のサイズだけ前記第１のチャネライゼーション・コード・セット標示子よりも短い、
方法。
前記第１の制御メッセージの前記第１の部分および前記第２の制御メッセージの前記第１の部分の長さは同等である、請求項１に記載の方法。
前記第１の変調はＱＰＳＫであり、前記第１の変調以外の変調はＱＡＭであり、前記別の変調標示子は１６ＱＡＭおよび６４ＱＡＭから選択する、請求項１又は２に記載の方法。
第３の場合において、第３の制御メッセージの第１の部分を送信することと、その後、１６ＱＡＭ変調を使用して第３の送信信号を、６４ＱＡＭに対応していないユーザ機器に送信することをさらに含み、ただし、前記第３の制御メッセージの前記第１の部分が、
前記第１の変調スキーム以外の変調を示す変調標示子と、
前記第３の送信信号のチャネライゼーション・コードを示す第３のチャネライゼーション・コード・セット標示子であって、前記第１のチャネライゼーション・コード・セット標示子と同一の長さである第３のチャネライゼーション・コード・セット標示子と、
を含む、請求項３に記載の方法。
次の表に従う請求項４に記載の方法。ただし次の表において、列は、前記第１または第２または第３の送信信号の対象の受信機が６４ＱＡＭに対応するか否か；変調標示子；別の変調標示子；チャネライゼーション・コード・セット標示子の長さ；前記第１または第２または第３の送信信号に使用される変調；をそれぞれ表し、１番目及び３番目の行は前記第１の場合を表し、２番目の行は前記第３の場合を表し、４番目及び５番目の行は前記第２の場合を表す。
前記変調標示子の各々は１ビットであり、前記第１のチャネライゼーション・コード・セット標示子は７ビットであり、前記第２のチャネライゼーション・コード・セット標示子は６ビットである、請求項１から５のいずれかに記載の方法。
前記第２の場合に関し、前記第２のチャネライゼーション・コード・セット標示子は、前記別の変調標示子のために前記第２の制御メッセージの前記第１の部分にスペースを設けるべく、最下位ビットによって短縮される、請求項６に記載の方法。
各前記制御メッセージのそれぞれの前記第１の部分は、高速共有制御チャネル上で送信され、前記第１および第２のチャネライゼーション・コード・セット標示子は、対応する前記第１および第２の送信信号が送信される高速物理ダウンリンク共有チャネルのためのものである、請求項１から７のいずれかに記載の方法。
伝送の適応変調を特定することを対象とする処理を実行させるための、デジタルデータプロセッサによって実行可能な機械可読命令のプログラムを実体化するメモリであって、
前記処理が、第１の場合において、第１の制御メッセージの第１の部分を送信し、その後、第１の変調を使用して第１の送信信号を送信することと、第２の場合において、第２の制御メッセージの第１の部分を送信し、その後、第２の変調を使用して第２の送信信号を送信することを含み、ただし、
前記第１の制御メッセージの前記第１の部分は、前記第１の変調を示す変調標示子と、前記第１の送信信号のチャネライゼーション・コードを示す第１のチャネライゼーション・コード・セット標示子とを含み、
前記第２の制御メッセージの前記第１の部分は、前記第１の変調以外の変調を示す変調標示子と、前記第２の変調を示す別の変調標示子と、前記第２の送信信号のチャネライゼーション・コードを示す第２のチャネライゼーション・コード・セット標示子とを含み、前記第２のチャネライゼーション・コード・セット標示子が、前記別の変調標示子のサイズだけ前記第１のチャネライゼーション・コード・セット標示子よりも短い、
メモリ。
前記第１の変調はＱＰＳＫであり、前記第１の変調以外の変調はＱＡＭであり、前記別の変調標示子は１６ＱＡＭおよび６４ＱＡＭから選択する、請求項９に記載のメモリ。
前記処理が、第３の場合において、第３の制御メッセージの第１の部分を送信することと、その後、１６ＱＡＭ変調を使用して第３の送信信号を、６４ＱＡＭに対応していないユーザ機器に送信することをさらに含み、ただし、前記第３の制御メッセージの前記第１の部分が、
前記第１の変調スキーム以外の変調を示す変調標示子と、
前記第３の送信信号のチャネライゼーション・コードを示す第３のチャネライゼーション・コード・セット標示子であって、前記第１のチャネライゼーション・コード・セット標示子と同一の長さである第３のチャネライゼーション・コード・セット標示子と、
を含む、請求項１０に記載のメモリ。
前記変調標示子の各々は１ビットであり、前記第１のチャネライゼーション・コード・セット標示子は７ビットであり、前記第２のチャネライゼーション・コード・セット標示子は６ビットである、請求項９から１１のいずれかに記載のメモリ。
前記処理が、前記第２の場合に関し、前記第２のチャネライゼーション・コード・セット標示子は、前記別の変調標示子のために前記第２の制御メッセージの前記第１の部分にスペースを設けるべく、最下位ビットによって短縮することを含む、請求項１２に記載のメモリ。
プロセッサに組み合わされる送信機および変調器を備える装置であって、
前記送信機は、第１の場合において、第１の制御メッセージの第１の部分を送信し、その後、第１の変調を使用して第１の送信信号を送信するように構成され、ただし、前記第１の制御メッセージの前記第１の部分は、前記第１の変調を示す変調標示子と、前記第１の送信信号のチャネライゼーション・コードを示す第１のチャネライゼーション・コード・セット標示子とを含み；
前記送信機は、第２の場合において、第２の制御メッセージの第１の部分を送信し、その後、第２の変調を使用して第２の送信信号を送信するように構成され、ただし、前記第２の制御メッセージの前記第１の部分は、前記第１の変調以外の変調を示す変調標示子と、前記第２の変調を示す別の変調標示子と、前記第２の送信信号のチャネライゼーション・コードを示す第２のチャネライゼーション・コード・セット標示子とを含み；
前記第２のチャネライゼーション・コード・セット標示子が、前記別の変調標示子のサイズだけ前記第１のチャネライゼーション・コード・セット標示子よりも短い、装置。
前記第１の制御メッセージの前記第１の部分および前記第２の制御メッセージの前記第１の部分の長さは同等である、請求項１４に記載の装置。
前記第１の変調はＱＰＳＫであり、前記第１の変調以外の変調はＱＡＭであり、前記別の変調標示子は１６ＱＡＭおよび６４ＱＡＭから選択する、請求項１４又は１５に記載の装置。
前記送信機は、第３の場合において、第３の制御メッセージの第１の部分を送信し、その後１６ＱＡＭ変調を使用して第３の送信信号を、６４ＱＡＭに対応していないユーザ機器に送信するように構成され、ただし、前記第３の制御メッセージの前記第１の部分が、
前記第１の変調スキーム以外の変調を示す変調標示子と、
前記第３の送信信号のチャネライゼーション・コードを示す第３のチャネライゼーション・コード・セット標示子であって、前記第１のチャネライゼーション・コード・セット標示子と同一の長さである第３のチャネライゼーション・コード・セット標示子と、
を含む、請求項１６に記載の装置。
請求項１７に記載の装置であって、該装置を請求項１７に記載のように設定する際に参照される次の表を格納するか、この表を生成するアルゴリズムを格納するメモリを備える装置。ただし次の表において、列は、前記第１または第２または第３の送信信号の対象の受信機が６４ＱＡＭに対応するか否か；変調標示子；別の変調標示子；チャネライゼーション・コード・セット標示子の長さ；前記第１または第２または第３の送信信号に使用される変調；をそれぞれ表し、１番目及び３番目の行は前記第１の場合を表し、２番目の行は前記第３の場合を表し、４番目及び５番目の行は前記第２の場合を表す。
前記変調標示子の各々は１ビットであり、前記第１のチャネライゼーション・コード・セット標示子は７ビットであり、前記第２のチャネライゼーション・コード・セット標示子は６ビットである、請求項１４から１８のいずれかに記載の装置。
前記プロセッサは、前記第２の場合に関し、前記別の変調標示子のために前記第２の制御メッセージの前記第１の部分にスペースを設けるべく、最下位ビットによって前記第２のチャネライゼーション・コード・セット標示子を短縮する、請求項１９に記載の装置。
前記送信機は、高速共有制御チャネル上で、各前記制御メッセージのそれぞれの前記第１の部分を送信し、前記第１および第２のチャネライゼーション・コード・セット標示子は、前記送信機が対応する前記第１および第２の送信信号を送信する高速物理ダウンリンク共有チャネルのためのものである、請求項１４から２０のいずれかに記載の装置。
高速パケットアクセスシステムネットワークのノードＢとして構成される、請求項１４から２１のいずれかに記載の装置。
集積回路として構成される、請求項１４から２１のいずれかに記載の装置。
第１の場合や第２の場合に応じて制御メッセージを構成する手段と、前記制御メッセージを送信する手段とを備える装置。ただし、
前記構成する手段及び前記送信する手段は、第１の場合において、第１の制御メッセージの第１の部分を送信し、その後、第１の変調を使用して第１の送信信号を送信する。ただし、前記第１の制御メッセージの前記第１の部分は、前記第１の変調を示す変調標示子と、前記第１の送信信号のチャネライゼーション・コードを示す第１のチャネライゼーション・コード・セット標示子とを含む。
また、前記構成する手段及び前記送信する手段は、第２の場合において、第２の制御メッセージの第１の部分を送信し、その後、第２の変調を使用して第２の送信信号を送信する。ただし、前記第２の制御メッセージの前記第１の部分は、前記第１の変調以外の変調を示す変調標示子と、前記第２の変調を示す別の変調標示子と、前記第２の送信信号のチャネライゼーション・コードを示す第２のチャネライゼーション・コード・セット標示子とを含む。
また、前記第２のチャネライゼーション・コード・セット標示子は、前記別の変調標示子のサイズだけ前記第１のチャネライゼーション・コード・セット標示子よりも短い。
前記構成する手段はデジタルプロセッサを備え、前記送信する手段は送信機を備え、
前記第１の変調はＱＰＳＫであり、前記第１の変調以外の変調はＱＡＭであり、前記別の変調標示子は１６ＱＡＭおよび６４ＱＡＭから選択し、
前記変調標示子の各々は１ビットであり、前記第１のチャネライゼーション・コード・セット標示子は７ビットであり、
前記第２の場合に関し、前記構成する手段は、前記別の変調標示子のために前記第２の制御メッセージの前記第１の部分にスペースを設けるべく、前記第２のチャネライゼーション・コード・セット標示子を最下位ビットによって６ビットまで短縮する、請求項２４に記載の装置。
第１の場合において、受信した第１の制御メッセージの第１の部分の変調標示子から、第１の変調を決定することと、前記第１の制御メッセージの前記第１の部分の第１のチャネライゼーション・コード・セット標示子から、第１の送信信号のチャネライゼーション・コードを決定することと、
前記決定した第１の変調に従って、前記受信した第１の送信信号を復調することと、
第２の場合において、受信した第２の制御メッセージの第１の部分の変調標示子から、前記第１の変調以外の変調を決定することと、
前記第２の制御メッセージの前記第１の部分の別の変調標示子から、前記第１の変調以外である特定の第２の変調を決定することと、
前記第２の制御メッセージの前記第１の部分の第２のチャネライゼーション・コード・セット標示子から、第２の送信信号のチャネライゼーション・コードを決定することと、
前記決定した特定の第２の変調に従って、前記受信した第２の送信信号を復調することと、
を含み、前記第２のチャネライゼーション・コード・セット標示子が、前記別の変調標示子のサイズだけ前記第１のチャネライゼーション・コード・セット標示子よりも短い、方法。
第１の制御メッセージの前記第１の部分および前記第２の制御メッセージの前記第１の部分の長さは同等である、請求項２６に記載の方法。
前記第１の変調はＱＰＳＫであり、前記第１の変調以外の変調はＱＡＭであり、前記別の変調標示子は１６ＱＡＭおよび６４ＱＡＭから選択する、請求項２６又は２７に記載の方法。
次の表に従う請求項２８に記載の方法。ただし次の表において、列は、前記第１または第２または第３の送信信号の対象の受信機が６４ＱＡＭに対応するか否か；変調標示子；別の変調標示子；チャネライゼーション・コード・セット標示子の長さ；前記第１または第２または第３の送信信号に使用される変調；をそれぞれ表し、１番目及び３番目の行は前記第１の場合を表し、２番目の行は前記第３の場合を表し、４番目及び５番目の行は前記第２の場合を表す。
前記変調標示子の各々は１ビットであり、前記第１のチャネライゼーション・コード・セット標示子は７ビットであり、前記第２のチャネライゼーション・コード・セット標示子は６ビットである、請求項２６から２９のいずれかに記載の方法。
前記第２の場合に関し、前記第２のチャネライゼーション・コード・セット標示子は、最下位ビットによって短くされており、その代わりに、前記第２の制御メッセージの前記第１の部分に前記別の変調標示子が存在している、請求項３０に記載の方法。
各前記制御メッセージのそれぞれの前記第１の部分は、高速共有制御チャネル上で受信され、前記第１および第２のチャネライゼーション・コード・セット標示子は、対応する前記第１および第２の送信信号が受信される高速物理ダウンリンク共有チャネルのためのものである、請求項２６から３１のいずれかに記載の方法。
伝送の適応変調を特定することを対象とする処理を実行させるための、デジタルデータプロセッサによって実行可能な機械可読命令のプログラムを実体化するメモリであって、前記処理が、
第１の場合において、受信した第１の制御メッセージの第１の部分の変調標示子から、第１の変調を決定することと、前記第１の制御メッセージの前記第１の部分の第１のチャネライゼーション・コード・セット標示子から、第１の送信信号のチャネライゼーション・コードを決定することと、
前記決定した第１の変調に従って、前記受信した第１の送信信号を復調することと、
第２の場合において、受信した第２の制御メッセージの第１の部分の変調標示子から、前記第１の変調以外の変調を決定することと、
前記第２の制御メッセージの前記第１の部分の別の変調標示子から、前記第１の変調以外である特定の第２の変調を決定することと、
前記第２の制御メッセージの前記第１の部分の第２のチャネライゼーション・コード・セット標示子から、第２の送信信号のチャネライゼーション・コードを決定することと、
前記決定した特定の第２の変調に従って、前記受信した第２の送信信号を復調することと、
を含み、前記第２のチャネライゼーション・コード・セット標示子が、前記別の変調標示子のサイズだけ前記第１のチャネライゼーション・コード・セット標示子よりも短い、メモリ。
前記第１の変調はＱＰＳＫであり、前記第１の変調以外の変調はＱＡＭであり、前記別の変調標示子は１６ＱＡＭおよび６４ＱＡＭから選択する、請求項３３に記載のメモリ。
前記変調標示子の各々は１ビットであり、前記第１のチャネライゼーション・コード・セット標示子は７ビットであり、前記第２のチャネライゼーション・コード・セット標示子は６ビットである、請求項３３又は３４に記載のメモリ。
前記第２の場合に関し、前記第２のチャネライゼーション・コード・セット標示子は、最下位ビットによって短くされており、その代わりに、前記第２の制御メッセージの前記第１の部分に前記別の変調標示子が存在している、請求項３５に記載のメモリ。
各前記制御メッセージのそれぞれの前記第１の部分は、高速共有制御チャネル上で受信され、前記第１および第２のチャネライゼーション・コード・セット標示子は、対応する前記第１および第２の送信信号が受信される高速物理ダウンリンク共有チャネルのためのものである、請求項３３から３４のいずれかに記載のメモリ。
プロセッサに組み合わされる受信機を備える装置であって、前記受信機が、
第１の場合において、受信した第１の制御メッセージの第１の部分の変調標示子から、第１の変調を決定し、前記第１の制御メッセージの前記第１の部分の第１のチャネライゼーション・コード・セット標示子から、第１の送信信号のチャネライゼーション・コードを決定し、前記決定した第１の変調に従って、前記受信した第１の送信信号を復調するように構成され；
第２の場合において、受信した第２の制御メッセージの第１の部分の変調標示子から、前記第１の変調以外の変調を決定し、前記第２の制御メッセージの前記第１の部分の別の変調標示子から、前記第１の変調以外である特定の第２の変調を決定し、前記第２の制御メッセージの前記第１の部分の第２のチャネライゼーション・コード・セット標示子から、第２の送信信号のチャネライゼーション・コードを決定し、前記決定した特定の第２の変調に従って、前記受信した第２の送信信号を復調するように構成され；
前記第２のチャネライゼーション・コード・セット標示子が、前記別の変調標示子のサイズだけ前記第１のチャネライゼーション・コード・セット標示子よりも短い、装置。
前記第１の制御メッセージの前記第１の部分および前記第２の制御メッセージの前記第１の部分の長さは同等である、請求項３８に記載の装置。
前記第１の変調はＱＰＳＫであり、前記第１の変調以外の変調はＱＡＭであり、前記別の変調標示子は１６ＱＡＭおよび６４ＱＡＭから選択する、請求項３８又は３９に記載の装置。
次の表に従う請求項４０に記載の装置。ただし次の表において、列は、前記第１または第２または第３の送信信号の対象の受信機が６４ＱＡＭに対応するか否か；変調標示子；別の変調標示子；チャネライゼーション・コード・セット標示子の長さ；前記第１または第２または第３の送信信号に使用される変調；をそれぞれ表し、１番目及び３番目の行は前記第１の場合を表し、２番目の行は前記第３の場合を表し、４番目及び５番目の行は前記第２の場合を表す。
前記変調標示子の各々は１ビットであり、前記第１のチャネライゼーション・コード・セット標示子は７ビットであり、前記第２のチャネライゼーション・コード・セット標示子は６ビットである、請求項３８から４１のいずれかに記載の装置。
前記第２の場合に関し、前記第２のチャネライゼーション・コード・セット標示子は、最下位ビットによって短くされており、その代わりに、前記第２の制御メッセージの前記第１の部分に前記別の変調標示子が存在している、請求項４２に記載の装置。
各前記制御メッセージのそれぞれの前記第１の部分は、高速共有制御チャネル上で受信され、前記第１および第２のチャネライゼーション・コード・セット標示子は、対応する前記第１および第２の送信信号が受信される高速物理ダウンリンク共有チャネルのためのものである、請求項３８から４３のいずれかに記載の装置。
高速パケットアクセスシステムネットワークにおいて動作するユーザ機器を備える、請求項３８から４４のいずれかに記載の装置。
集積回路を備える請求項３８から４４のいずれかに記載の装置。
処理手段に組み合わされる受信手段を備える装置であって、前記受信手段が、
第１の場合において、受信した第１の制御メッセージの第１の部分の変調標示子から、第１の変調を決定し、前記第１の制御メッセージの前記第１の部分の第１のチャネライゼーション・コード・セット標示子から、第１の送信信号のチャネライゼーション・コードを決定し、前記決定した第１の変調に従って、前記受信した第１の送信信号を復調するように構成され；
第２の場合において、受信した第２の制御メッセージの第１の部分の変調標示子から、前記第１の変調以外の変調を決定し、前記第２の制御メッセージの前記第１の部分の別の変調標示子から、前記第１の変調以外である特定の第２の変調を決定し、前記第２の制御メッセージの前記第１の部分の第２のチャネライゼーション・コード・セット標示子から、第２の送信信号のチャネライゼーション・コードを決定し、前記決定した特定の第２の変調に従って、前記受信した第２の送信信号を復調するように構成され；
前記第２のチャネライゼーション・コード・セット標示子が、前記別の変調標示子のサイズだけ前記第１のチャネライゼーション・コード・セット標示子よりも短い、装置。
前記受信手段は受信機を備え、前記処理手段はプロセッサを備え、さらに、前記第１の制御メッセージの前記第１の部分および前記第２の制御メッセージの前記第１の部分の長さは同等であり、前記第１の変調はＱＰＳＫであり、前記第１の変調以外の変調はＱＡＭであり、前記別の変調標示子は１６ＱＡＭおよび６４ＱＡＭから選択する、請求項４７に記載の装置。