KR101052374B1

KR101052374B1 - 추가 시그널링 오버헤드 없이 추가 변조 방식을 시그널링하는 방법, 장치 및 메모리

Info

Publication number: KR101052374B1
Application number: KR1020097016609A
Authority: KR
Inventors: 빌 하이콜라; 캐리 란타-아호; 조르마 카이코넨; 마르코 람피넨; 자비에르 플로즈-사이드로
Original assignee: 노키아 코포레이션
Priority date: 2007-01-09
Filing date: 2008-01-09
Publication date: 2011-07-28
Also published as: EP2103020B1; EP2103020A2; WO2008084444A3; CN101647221A; JP4840889B2; WO2008084444A2; US7916749B2; CN101647221B; KR20090096555A; US20080212608A1; JP2010516139A

Abstract

기존 변조 기술 또는 기존 안테나 전송 기술에 관한 정보를 포함하는 공동으로 인코딩된 비트를 수신하여, 시그널링 시에 전송되는 비트의 수를 증가시킬 필요 없이 추가 변조 기술 또는 추가 안테나 전송 기술의 사용에 관한 새로운 정보를 포함하도록 시그널링을 확장시키도록 구성될 수 있으며, 하나 이상의 모듈(204)은 인코딩된 비트의 미사용 조합에서 새로운 정보를 해석하도록 구성될 수 있는 방법 및 장치가 제공된다. 시그널링은 HSDPA의 일부를 형성하는 HS-SCCH의 형태를 취할 수 있다. 몇몇 실시예에서, 기존 변조 기술은 QPSK, 16QAM, 또는 이들의 몇몇 조합을 포함할 수 있으며, 추가 변조 기술은 64QAM을 포함할 수 있다.

Description

추가 시그널링 오버헤드 없이 추가 변조 방식을 시그널링하는 방법, 장치 및 메모리{METHOD, APPARATUS AND COMPUTER PROGRAM TO SIGNAL ADDITIONAL MODULATION SCHEME WITHOUT ADDITIONAL SIGNALLING OVERHEAD}

본 명세서는 전반적으로 적응적 변조 방식을 이용하는 무선 이동 원격통신 시스템에 관한 것이다. 구체적인 실시예는 노드 B 스케줄러 결정에 기초하여 변조 방식으로 QPSK 또는 16QAM가 사용된 3GPP2의 3GPP의 HSDPA 양상에 관한 것이다.

명세서에서 아래의 약어는 다음과 같이 사용된다.

HSDPA 고속 다운링크 패킷 액세스(high speed downlink packet access)

HS-DSCH 고속 다운링크 공용 채널(high speed downlink shared channel)

HS-PDSCH 고속 물리적 다운링크 공용 채널(high speed physical downlink shared channel)

HS-SCCH 고속 공용 제어 채널(high speed shared control channel)

QAM 직교 진폭 변조(quadrature amplitude modulation)

QPSK 직교 위상 시프트 키잉(quadrature phase shift keying)

RNC 무선 네트워크 제어기(radio network controller)

SDMA 공간 분할 다중 액세스(space division multiple access)

UE 사용자 장비(user equipment)

3GPP Release-5/6/7 사양은 노드 B 스케줄러 결정에 기초하여 변조 방식으로 QPSK 또는 16QAM가 사용된 3GPP2의 3GPP의 HSDPA를 규정한다. 예컨대 3GPP TS 25.212 "Multiplexing and channel coding"을 참조하라. 최근에는 HSDPA를 갖는 64QAM의 사용 가능성을 소개하는 논의가 3GPP에서 부상하고 있다. 동시에 3GPP는 HSDPA 관련 제어 채널에 대한 몇 가지 재설계를 요구하는 HSDPA MIMO에 대한 MIMO(multiple input-multiple output) 멀티 안테나 기술을 특정하고 있다.

실제 고속 다운링크 공용 채널(HS-DSCH) 전송(사용된 변조 방식을 포함함)의 포맷을 알리는 데 사용되는 현재의 HS-SCCH 구조는 두 가지 부분으로 분할된다. 제 1 부분은 8 비트, 즉 HS-DSCH 전송을 위해 사용된 고속 물리적 다운링크 공용 채널(HS-PDSCH) 코드를 알리는 7 비트와 그러한 HS-PDSCH 코드에 대해 사용된 변조 방식을 알리는 1 비트(QPSK/16QAM)를 포함한다. 제 2 부분은 이송 블록 크기, 하이브리드 자동 반복 요청(HARQ) 정보 등과 같은 추가 정보를 포함한다.

고속 공용 제어 채널(HS-SCCH) 전송은, 도 1에 가장 잘 도시된 바와 같이, HS-DSCH 전송보다 더 빠르게 5120 칩을 개시하여, HS-DSCH 수신이 시작되기 전에 사용자 장비(UE) 수신기가 HS-SCCH의 제 1 파트를 얻게 되고 그에 따라 HS-DSCH 상에서 사용되는 코드 및 변조를 미리 알게 한다.

HSDPA MIMO를 사용하는 의도는 HS-DSCH 전송에 사용되는 안테나 가중치의 적어도 2개 비트를 파트 1에 추가하여 이 MIMO 특정 정보를 수신기로 제공하기 위한 것이다. 또한, 1비트는 사용되는 스트림의 수, 즉 단일 스트림 또는 이중 스트림 전송을 나타내도록 추가될 것이다. 이중 스트림 전송은 1차 스트림 및 2차 스트림으로 구성된다. 2차 스트림에 대한 변조 타입(QPSK/16QAM/64QAM)은 항상 1차 스트림의 변조와 동일하거나 더 낮다. 그러나, 첫 번째 문제는 새로운 변조(64QAM) 표시를 HS-SCCH의 파트1에 어떻게 추가할 것인가 하는 것이다.

더욱이, 멀티 스트림 전송은 동시적 데이터 스트림이 상이한 UE에 전송될 수 있는 공간 분할 다중 액세스(SDMA) 방법의 사용을 가능하게 한다. 그러나, 두 번째 문제, 즉 SDMA 전송이 진행 중인 상이한 UE에게 어떻게 정보를 제공할 것인가 하는 것인데, 이것은 수신기 설계에 유리하기 때문이다.

MIMO 동작에 대한 새로운 HS-SCCH 구조를 정의하기 위한 실질적인 가정의 실례는 3GPP TSG RAN WG1 Meeting #46bis로부터 필립스사의 "Details of HS-SCCH signalling for Rel-7 MIMO"라는 명칭의 문헌 R1-062485(2006년 10월 9-13일 한국 서울)에서 알 수 있을 것이다.

이 문제에 대한 하나의 해결책은 MIMO를 갖는 안테나 가중 비트를 이용하여 수행되었던 것과 같이 하는 것인데, 즉 파트 1의 에러 교정 코딩을 감소시킴으로써 파트 1에 대한 하나의 추가적인 비트를 위한 공간을 확보하는 것이다. 예를 들어, 동일한 3GPP RAN1 회의로부터 에릭슨사의 "Higher Order Modulation for HSPA - Impact on RAN1 specifications"라는 명칭의 문헌 R1-062935를 참조하라.

또한, 상기 문제에 대한 다른 종래의 솔루션은 SDMA 동작을 시그널링하는 여분의 1 비트를 도입하는 것이다. 예를 들어, 동일한 3GPP RAN1 회의로부터 퀄컴 유럽사의 "HS-SCCH in support of D-TxAA"라는 명칭의 문헌 R1-062032를 참조하라.

본 기술 분야에서는 이러한 문제에 대한 솔루션으로 상기의 제안된 솔루션에서와 같이 시그널링을 실질적으로 증가시키지 않는 솔루션이 요구된다.

본 발명의 실시예에 따르면, 제 1 경우에, 제 1 제어 메시지의 제 1 파트를 전송하고, 그 후에 제 1 변조를 사용하여 제 1 전송을 보내는 단계를 포함하는 방법이 제공된다. 상기 제 1 제어 메시지의 제 1 파트는 상기 제 1 변조를 나타내는 변조 표시자와 상기 제 1 전송을 위한 채널화 코드를 나타내는 채널화 코드 세트 표시자를 포함한다. 또한, 이 방법에서는, 제 2 경우에 제 2 제어 메시지의 제 1 파트를 전송하고, 그 후에 제 2 변조를 사용하여 제 2 전송을 보내는 단계를 포함한다. 제 2 제어 메시지의 제 1 파트는 상기 제 1 변조 이외의 변조를 나타내는 변조 표시자와, 상기 제 2 변조를 특정하여 나타내는 다른 변조 표시와, 상기 제 2 전송을 위한 채널화 코드를 나타내는 제 2 채널화 코드 세트 표시자를 포함한다. 상기 제 2 채널화 코드 세트 표시자는 상기 제 1 채널화 코드 세트 표시자보다 다른 변조 표시자의 크기만큼 더 짧다.

본 발명의 다른 실시예에 따르면, 디지털 데이터 프로세서에 의해 실행되어 전송을 위한 적응적 변조를 특정하도록 지시된 동작을 수행하는 머신 판독가능 인스트럭션의 프로그램을 구현하는 메모리가 제공된다. 이 실시예에서, 상기 동작은 제 1 경우에, 제 1 제어 메시지의 제 1 파트를 전송하고, 그 후에 제 1 변조를 사용하여 제 1 전송을 보내는 동작을 포함한다. 상기 제 1 제어 메시지의 제 1 파트는 상기 제 1 변조를 나타내는 변조 표시자와 상기 제 1 전송을 위한 채널화 코드를 나타내는 채널화 코드 세트 표시자를 포함한다. 상기 동작은 또한 제 2 경우에, 제 2 제어 메시지의 제 1 파트를 전송하고, 그 후에 제 2 변조를 사용하여 제 2 전송을 보내는 동작을 포함한다. 상기 제 2 제어 메시지의 제 1 파트는 상기 제 1 변조 이외의 변조를 나타내는 변조 표시자와, 상기 제 2 변조를 특정하여 나타내는 다른 변조 표시자와, 상기 제 2 전송을 위한 채널화 코드를 나타내는 제 2 채널화 코드 세트 표시자를 포함한다. 상기 제 2 채널화 코드 세트 표시자는 상기 제 1 채널화 코드 세트 표시자보다 다른 변조 표시자의 크기만큼 더 짧다.

본 발명의 다른 실시예에 따르면, 프로세서에 연결된 송신기 및 변조기를 포함하되, 상기 송신기는, 제 1 경우에, 제 1 제어 메시지의 제 1 파트를 전송하고, 그 후에 제 1 변조를 사용하여 제 1 전송을 보내도록 구성되는 장치가 제공된다. 상기 제 1 제어 메시지의 제 1 파트는 상기 제 1 변조를 나타내는 변조 표시자와 상기 제 1 전송을 위한 채널화 코드를 나타내는 채널화 코드 세트 표시자를 포함한다. 상기 송신기는, 또한, 제 2 경우에, 제 2 제어 메시지의 제 1 파트를 전송하고, 그 후에 제 2 변조를 사용하여 제 2 전송을 보내도록 구성된다. 상기 제 2 제어 메시지의 제 1 파트는, 상기 제 1 변조 이외의 변조를 나타내는 변조 표시자와, 상기 제 2 변조를 특정하여 나타내는 다른 변조 표시자와, 상기 제 2 전송을 위한 채널화 코드를 나타내는 제 2 채널화 코드 세트 표시자를 포함한다. 상기 제 2 채널화 코드 세트 표시자는 상기 제 1 채널화 코드 세트 표시자보다 다른 변조 표시자의 크기만큼 더 짧다.

본 발명의 다른 실시예에 따르면, 제 1 경우 및 제 2 경우에 따라 제어 메시지를 구성하는 수단과, 상기 제어 메시지를 전송하는 수단을 포함하는 장치가 제공된다. 상기 제 1 경우에, 상기 구성하는 수단 및 상기 전송하는 수단은 제 1 제어 메시지의 제 1 파트를 전송하고, 그 후에 제 1 변조를 사용하여 제 1 전송을 보낸다. 상기 제 1 제어 메시지의 제 1 파트는 상기 제 1 변조를 나타내는 변조 표시자와 상기 제 1 전송을 위한 채널화 코드를 나타내는 채널화 코드 세트 표시자를 포함한다. 상기 제 2 경우에 대해, 상기 구성하는 수단 및 상기 전송하는 수단은 제 2 제어 메시지의 제 1 파트를 전송하고, 그 후에 제 2 변조를 사용하여 제 2 전송을 보낸다. 상기 제 2 제어 메시지의 제 1 파트는, 상기 제 1 변조 이외의 변조를 나타내는 변조 표시자와, 상기 제 2 변조를 특정하여 나타내는 다른 변조 표시자와, 상기 제 2 전송을 위한 채널화 코드를 나타내는 제 2 채널화 코드 세트 표시자를 포함한다. 상기 제 2 채널화 코드 세트 표시자는 상기 제 1 채널화 코드 세트 표시자보다 다른 변조 표시자의 크기만큼 더 짧다.

본 발명의 다른 실시예에 따르면, 제 1 경우에, 수신된 제 1 제어 메시지의 제 1 파트의 변조 표시자로부터 제 1 변조를 결정하고, 상기 제 1 제어 메시지의 제 1 파트의 제 1 채널화 코드 세트 표시자로부터 제 1 전송을 위한 채널화 코드를 결정하는 단계와, 상기 수신된 제 1 전송을 상기 결정된 제 1 변조에 따라 복조하는 단계를 포함하는 방법이 제공된다. 또한, 이 방법에서는, 제 2 경우에, 수신된 제 2 제어 메시지의 제 1 파트의 변조 표시자로부터 상기 제 1 변조 이외의 변조를 결정하는 단계와, 상기 제 2 제어 메시지의 제 1 파트의 채널화 코드 세트 표시자로부터 제 2 전송을 위한 채널화 코드를 결정하는 단계와, 상기 결정된 특정의 제 2 변조에 따라 상기 수신된 제 2 전송을 복조하는 단계를 포함한다. 상기 제 2 채널화 코드 세트 표시자는 상기 제 1 채널화 코드 세트 표시자보다 다른 변조 표시자의 크기만큼 더 짧다.

본 발명의 다른 실시예에 따르면, 디지털 데이터 프로세서에 의해 실행되어 전송을 위한 적응적 변조를 특정하도록 지시된 동작을 수행하는 머신 판독가능 인스트럭션의 프로그램을 구현하는 메모리가 제공된다. 본 발명의 이 실시예에서, 상기 동작은, 제 1 경우에, 수신된 제 1 제어 메시지의 제 1 파트의 변조 표시자로부터 제 1 변조를 결정하고, 상기 제 1 제어 메시지의 제 1 파트의 제 1 채널화 코드 세트 표시자로부터 제 1 전송을 위한 채널화 코드를 결정하는 동작과, 상기 수신된 제 1 전송을 상기 결정된 제 1 변조에 따라 복조하는 동작을 포함한다. 동작은, 제 2 경우에, 수신된 제 2 제어 메시지의 제 1 파트의 변조 표시자로부터 상기 제 1 변조 이외의 변조를 결정하는 동작과, 상기 제 2 제어 메시지의 제 1 파트의 채널화 코드 세트 표시자로부터 제 2 전송을 위한 채널화 코드를 결정하는 동작과, 상기 결정된 특정의 제 2 변조에 따라 상기 수신된 제 2 전송을 복조하는 동작을 포함한다. 상기 제 2 채널화 코드 세트 표시자는 상기 제 1 채널화 코드 세트 표시자보다 다른 변조 표시자의 크기만큼 더 짧다.

본 발명의 다른 실시예에 따르면, 제 1 경우에, 수신된 제 1 제어 메시지의 제 1 파트의 변조 표시자로부터 제 1 변조를 결정하고, 상기 제 1 제어 메시지의 제 1 파트의 제 1 채널화 코드 세트 표시자로부터 제 1 전송을 위한 채널화 코드를 결정하고, 상기 수신된 제 1 전송을 상기 결정된 제 1 변조에 따라 복조하도록 구성된 프로세서에 연결된 수신기를 포함하는 장치가 제공된다. 수신기 및 프로세서는, 제 2 경우에, 수신된 제 2 제어 메시지의 제 1 파트의 변조 표시자로부터 상기 제 1 변조 이외의 변조를 결정하고, 상기 제 2 제어 메시지의 제 1 파트의 채널화 코드 세트 표시자로부터 제 2 전송을 위한 채널화 코드를 결정하며, 상기 결정된 특정의 제 2 변조에 따라 상기 수신된 제 2 전송을 복조하도록 구성된다. 상기 제 2 채널화 코드 세트 표시자는 상기 제 1 채널화 코드 세트 표시자보다 다른 변조 표시자의 크기만큼 더 짧다.

본 발명의 다른 실시예에 따르면, 제 1 경우에, 수신된 제 1 제어 메시지의 제 1 파트의 변조 표시자로부터 제 1 변조를 결정하고, 상기 제 1 제어 메시지의 제 1 파트의 제 1 채널화 코드 세트 표시자로부터 제 1 전송을 위한 채널화 코드를 결정하며, 상기 수신된 제 1 전송을 상기 결정된 제 1 변조에 따라 복조하도록 구성된 프로세싱 수단에 연결된 수신 수단을 포함하는 장치가 제공된다. 수신 수단 및 프로세싱 수단은, 제 2 경우에, 수신된 제 2 제어 메시지의 제 1 파트의 변조 표시자로부터 상기 제 1 변조 이외의 변조를 결정하며, 상기 제 2 제어 메시지의 제 1 파트의 채널화 코드 세트 표시자로부터 제 2 전송을 위한 채널화 코드를 결정하고, 상기 결정된 특정의 제 2 변조에 따라 상기 수신된 제 2 전송을 복조하도록 구성된다. 상기 제 2 채널화 코드 세트 표시자는 상기 제 1 채널화 코드 세트 표시자보다 다른 변조 표시자의 크기만큼 더 짧다.

본 발명의 전술한 목적, 특징 및 이점과 다른 목적, 특징 및 이점은 본 예시적인 실시예에 대한 다음의 상세한 설명의 관점에서 보다 명백해질 것이다.

도면은 실제 축척대로 도시되지 않았다.

도 1은 HS-SCCH와 관련 HS-PDSCH 사이의 알려진 타이밍 관계를 도시한 도면,

도 2a 및 도 2b는 본 발명의 몇몇 실시예에 따른 UMTS 패킷 네트워크 아키텍처의 블록도이고, 도 2c는 도 2b의 디바이스 중 몇몇 디바이스의 세부사항을 도시한 도면,

도 3은 본 발명의 몇몇 실시예에 따른 단계를 도시한 흐름도,

도 4는 본 발명의 몇몇 실시예에 따른 네트워크 노드 B의 블록도,

도 5는 본 발명의 실시예에 따른 사용자 장비 또는 단말기의 블록도,

도 6은 네트워크의 관점에서 본 발명의 실시예에 따른 단계를 예시한 프로세스 흐름도,

도 7은 사용자 장비의 관점에서 본 발명의 실시예에 따른 단계를 예시한 프로세스 흐름도이다.

도 2a 및 도 2b는 본 발명의 몇몇 실시예에 따른 UMTS 패킷 네트워크 아키텍처의 도면을 도시한다. 도 2a에서, UMTS 패킷 네트워크 아키텍처는 사용자 장비(UE)(20), UTRAN(UMTS terrestrial radio access network)(22) 및 코어 네트워크(CN)(24)로 구성되는 주요 아키텍처 구성요소를 포함한다. UE(본 명세서에서는 "단말기"로도 지칭됨)는 자체적으로 무선 네트워크(22)의 일부분을 형성하지는 않지만, 무선(Uu) 인터페이스(26)를 통해 UTRAN에 인터페이스되며, UTRAN 인터페이스는 (유선) lu 인터페이스(28)를 통해 코어 네트워크(CN)에 인터페이스된다. 도 2b는 다중 라디오 네트워크 서브시스템(RNS) RRNS1, RNS2를 포함하는 아키텍처, 특히 UTRAN에 대한 몇몇 추가 세부사항을 도시한다. RNS 각각은 무선 네트워크 제어기(RNC)(여러 무선 기술에서, 예를 들어 이동 관리 개체(mobility management entity: MME) 또는 게이트웨이(GW)와 같이 다양하게 명명됨)와 같은 네트워크 액세스 노드(22a, 22b)의 적어도 하나의 제어기를 포함한다. 동작 시, 각각의 RNC는 GSM(global system for mobile communications) 기지국에 대한 UMTS 대응부인 다수의 노드 B(B1 내지 B5)에 접속될 수 있다. 각각의 노드 B는 도 2b에 도시된 무선 인터페이스(Uu)(26)를 통해 다수의 UE와 무선 접속할 수 있다. 주어진 UE는 노드 B 중 하나 이상이 상이한 RNC에 접속되는 경우에도 다수의 노드 B와 무선 접촉할 수 있다. 예를 들어, 도 2b의 UE(1)는 RNS1의 노드 B2 및 RNS2의 노드 B3이 이웃 노드 B인 경우에 노드 B2 및 노드 B3과 무선 접촉할 수 있다. 이것은, 예를 들어 도 2b의 UE1이 핸드오버 상태에 있고 하나의 노드 B로부터 다른 노드로의 접속 변 화가 있을 때 발생할 수 있다. 상이한 RNS의 RNC는 이동 UE로 하여금 하나의 RNC의 노드 B에 속하는 셀로부터 다른 RNC의 노드 B에 속하는 셀로 이동하면서 양쪽의 RNC와 접촉 상태를 유지하게 하는 lur 인터페이스(29)에 의해 접속될 수 있다.

도 2c는 본 발명의 예시적인 실시예를 구현할 때 사용하기에 적합한 도 2b로부터의 다양한 전자 디바이스의 간단한 블록도를 예시한다. 도 2c에서 무선 네트워크(22)는 UE(30)와 노드 B(32)(몇몇 무선 액세스 기술에서는 e-노드 B로 명명됨) 사이의 통신을 위해 구성된다. 네트워크(22)는 상이한 무선 통신 시스템에서 다양한 용어로 알려져 있는 게이트웨이(GW)/서빙 이동 개체(MME)/무선 네트워크 제어기(RNC)(32) 또는 다른 무선 제어기 기능을 포함할 수 있다. UE(30)는 데이터 프로세서(DP)(30A), 프로그램(PROG)(30C)을 저장하는 메모리(MEM)(30B), 및 하나 이상의 무선 링크(26)를 통한 노드 B(32)와의 양방향 무선 통신을 위해 하나 이상의 안테나(30E)(도시되지 않음)에 연결된 하나 이상의 적합한 무선 주파수(RF) 송수신기(30D)(2개만 도시됨)를 포함한다.

"접속된다", "연결된다"라는 용어 또는 이들의 임의의 파생어는 2개 이상의 엘리먼트들 사이의 직접적이거나 간접적인 임의의 접속 또는 연결을 의미하며, 서로 "접속된" 또는 "연결된" 2개의 엘리먼트들 사이에 하나 이상의 중개 엘리먼트의 존재를 포함할 수 있다. 엘리먼트들 사이의 연결 또는 접속은 물리적, 논리적 또는 이들의 조합일 수 있다. 본 명세서에서 사용된 바와 같이, 2개의 엘리먼트는 하나 이상의 와이어, 케이블 및 인쇄된 전기 접속부의 사용에 의해 또한 비제한적인 실례로서 무선 주파수 영역, 마이크로파 영역 및 광(가시적 및 비가시적) 영역 에서 파장을 갖는 전자기 에너지와 같은 전자기 에너지의 사용에 의해 서로 "접속"되거나 "연결"되는 것으로 간주될 수 있다.

노드 B(32)는 또는 DP(32A), PROG(32C)를 저장하는 MEM(32B), 및 하나 이상의 안테나(32E)(2개 도시됨)에 연결된 하나 이상의 RF 송수신기(32D)(2개 도시됨)를 포함한다. 노드 B(32)는 데이터 경로(36)(예를 들어, lub 또는 S1 인터페이스)를 통해 서빙 또는 다른 GW/MME/RNC(34)에 연결될 수 있다. GW/MME/RNC(34)는 DP(34A), PROG(34C)을 저장하는 MEM(34B), 및 lub 링크(36)를 통한 노드 B(32)와의 통신을 위한 적합한 모뎀 및/또는 송수신기(도시되지 않음)를 포함한다.

노드 B(32) 내에는 이들 기술에 따라 그것의 제어 하에 다양한 UE를 스케줄링하는 스케줄러(32F)가 존재한다. 일반적으로, WCDMA 또는 LTE 시스템의 노드 B(32)는 그것의 스케줄링 시에는 완전히 자율적이며, 전술한 바와 같이 그것의 UE 중 하나와 다른 노드 B의 핸드오버를 제외하면 GW/MME/RNC(34)와 조화될 필요가 없다.

PROG(30C, 32C, 34C) 중 적어도 하나는, 관련 DP에 의해 실행될 때 전술한 바와 같이 전자 디바이스가 본 발명의 예시적인 실시예에 따라 동작하게 하는 프로그램 인스트럭션을 포함하는 것으로 가정된다. DP(30A, 32A, 34A)에서는, 스케줄링 승인 및 승인된 리소스/서브프레임이 시간 종속적이기 때문에, 요구되는 적절한 시간 간격 및 슬롯 내에서 전송 및 수신을 위한 다양한 장치들 사이의 동기화를 가능하게 하는 클록이 필수적이다.

PROG(30C, 32C, 34C)는 적절하게 소프트웨어, 펌웨어 및/또는 하드웨어에 내 장될 수 있다. 일반적으로, 본 발명의 예시적인 실시예는 MEM(30B)에 저장되고 UE(30)의 DP(30A)에 의해 또한 마찬가지로 노드 B(32)의 다른 MEM(32B) 및 DP(32A)에 의해 실행되는 컴퓨터 소프트웨어에 의해 구현되거나, 또는 도시된 모든 디바이스 또는 그 중 일부에서 하드웨어, 또는 소프트웨어 및/또는 펌웨어와 하드웨어의 조합에 의해 구현될 수 있다.

일반적으로, UE(30)의 다양한 실시예는 이동국, 셀룰러 전화, 무선 통신 기능을 갖는 PDA, 무선 통신 기능을 갖는 휴대용 컴퓨터, 무선 통신 기능을 갖는 디지털 카메라와 같은 이미지 캡쳐 디바이스, 무선 통신 기능을 갖는 게임 디바이스, 무선 통신 기능을 갖는 음악 저장 및 재생 어플라이언스, 무선 인터넷 액세스 및 브라우징을 허용하는 인터넷 어플라이언스, 및 그러한 기능을 조합을 포함하는 휴대용 유닛 또는 단말기를 포함할 수 있지만, 이러한 것으로 제한되는 것은 아니다.

MEM(30B, 32B, 34B)은 국부적 기술 환경에 적합한 임의의 타입의 것일 수 있으며, 반도체 기반 메모리 디바이스, 자기적 메모리 디바이스 및 시스템, 광학적 메모리 디바이스 및 시스템, 고정 메모리 및 탈착가능 메모리와 같은 임의의 적합한 데이터 저장 기술을 사용하여 구현될 수 있다. DP(30A, 32A, 34A)는 국부적 기술 환경에 적합한 임의의 타입의 것일 수 있으며, 비제한적 실례로서 하나 이상의 범용 컴퓨터, 특수 목적 컴퓨터, 마이로프로세서, DSP 및 멀티 코어 프로세서 아키텍처에 기초한 프로세서를 포함할 수 있다.

본 발명의 실시예에 따르면, 노드 B(도 4를 참조)는 UE1, UE2 또는 UE3과 조화되며, HS-SCCH 상에서 전송된 비트의 수를 증가시킬 필요 없이 64QAM 및 SDMA의 사용에 대한 정보를 포함하도록 HS-SCCH 시그널링을 확장시킨다(멀티 사용자 MIMO). 이것은 미사용 조합을 사용하여 변조 비트 및 스트림 수를 공동으로 인코딩하고 새로운 정보를 전달함으로써 이루어진다. 사실상, 본 발명의 실시예는 (HS-SCCH 상에서 시그널링되는) HSDPA/HS-DSCH에 대한 제어 채널 비트필드 내의 2비트를 사용하여 멀티 사용자 MU-MIMO/SDMA 전송 및 고차 변조(64QAM)를 시그널링하는 새로운 기술을 제공한다. 이 새로운 방법을 사용함으로써, HS-SCCH 포맷을 변경시킬 필요가 없다. HS-SCCH의 콘텐트의 해석만이 변경된다.

도 3은 전반적으로 참조기호 10으로 표시되면 본 발명의 몇몇 실시예에 따른 기본 단계(10a, 10b)를 설명하는 흐름도를 도시한다.

동작 시, 본 발명의 실시예는 스트림 표시 비트의 수를 검사하는 것이며, 단일 스트림만이 사용되면 다른 미사용 스트림 변조 방식 비트가 단일 스트림용 추가 변조 정보 비트로서 또는 SDMA 동작의 표시로서 해석된다. 예를 들어, 스트림 수(NS)의 비트가 단일 스트림이 사용됨을 표시하면, 다른 스트림 변조 방식(MS) 비트는 다음과 같이 해석된다.

대안으로, 이중 스트림 전송이 사용되면, 제한된 변조 방식 조합의 비트는 64QAM이 1차 스트림에 사용될 것임을 나타낸다. 2차 스트림에 대한 64QAM의 사용 은 하나의 코드 정보 비트를 16QAM/64QAM 선택으로 해석함으로써 나타내어질 수 있다. 예를 들어, 스트림 수(NS)의 비트가 이중 스트림의 사용을 나타내면, 변조 방식(MS) 비트는 다음과 같이 해석된다.

이제, 제한된 비트 조합(0 1)은 1차 스트림에 대한 64QAM을 나타내고, 2차 스트림에 대한 변조의 사용은 하나의 코드 정보 비트에 의존한다.

더욱이, SDMA 표시 문제에 대한 솔루션은 단일 스트림 솔루션과 유사하다. 즉, 다른 스트림 변조 방식(MS)의 비트는 다음과 같이 해석된다.

도 4: 네트워크 노드 100. 도 4는 실례로서 본 발명에 따라 전반적으로 참조기호 100으로 표시되는 네트워크 노드를 나타내며, 이 네트워크 노드는 도 2a 및 도 2b에 도시되고 본 명세서에서 도시되고 설명되는 RNS, RNC, 노드 B 또는 이들의 조합의 일부를 형성할 수 있다. 본 발명의 범주는 네트워크 노드의 기능이 네트워크 내에서 구현될 수 있는 경우로 제한되게 하는 것은 아니다. 네트워크 노드 B(100)는 하나 이상의 모듈(102, 104)을 포함하며 다른 노드 B는 모듈(106)을 포함 한다.

본 명세서에서 도시되고 설명된 바와 일치하도록, 하나 이상의 모듈(102)은 기존 변조 기술 또는 기존 안테나 전송 기술에 관한 정보를 포함하는 비트를 공동으로 인코딩하여, 시그널링 시에 전송되는 비트의 수를 증가시킬 필요 없이 추가 변조 기술 또는 추가 안테나 전송 기술의 사용에 관한 새로운 정보를 포함시키도록 시그널링을 확장하도록 구성될 수 있으며, 하나 이상의 모듈(104)은 인코딩된 비트의 미사용 조합에서 새로운 정보를 전달하도록 구성될 수 있다.

예를 들어, 모듈(102, 104)의 기능은 하드웨어, 소프트웨어, 펌웨어 또는 이들의 조합을 사용하여 구현될 수 있지만, 본 발명의 범주가 그들의 임의의 특정 실시예로 제한되게 하고자 하는 것은 아니다. 일반적인 소프트웨어 구현에 있어서, 모듈(102)은 마이크로프로세서, RAM, ROM, 입력/출력 디바이스, 및 이들을 접속시키는 제어, 데이터 및 어드레스 버스를 구비한 하나 이상의 마이크로프로세서 기반 아키텍처일 것이다. 당업자라면 그러한 마이크로프로세서 기반 구현을 프로그래밍하여 과도한 경험 없이도 본 명세서에서 설명되는 기능을 수행할 수 있을 것이다. 본 발명의 범주는 알려진 기술 또는 이후 미래에 개발될 기술을 사용하는 임의의 특정 구현예로 제한되게 하는 것은 아니다. 더욱이, 본 발명의 범주는 다른 모듈을 구현하기 위한 다른 회로와의 조합 내의 독립형 모듈인 모듈(102, 104)을 포함하도록 의도된다.

다른 노드 B 모듈(106) 및 그것의 기능은 본 기술분야에 알려져 있고, 그 자체로 기본적인 발명의 일부를 형성하지는 않으며, 본 명세서에서는 상세히 설명되 지 않는다. 예를 들어, 다른 노드 B 모듈(206)은 RNS, RNC, 노드 B 또는 이들의 일부 조합 내의 하나 이상의 다른 모듈을 포함할 수 있으되, 본 기술분야에 알려져 있어서 본 명세서에서는 설명되지 않는다.

도 5: 단말기 또는 UE(200). 도 5는 실례로서 본 발명에 따라 전반적으로 참조기호 200으로 표시되는 단말기 또는 UE를 나타내며, 이 단말기 또는 UE는 본 명세서에서 도시되고 설명되는 바와 같이 도 2a 및 도 2b에 도시된 네트워크의 일부를 형성할 수 있다. 단말기 또는 UE는 하나 이상의 모듈(102, 104)을 포함하며, 다른 사용자 장비는 모듈(206)을 포함한다.

본 명세서에 도시되고 설명된 바에 따라, 하나 이상의 모듈(202)은 기존 변조 기술 또는 기존 안테나 전송 기술에 관한 정보를 포함하는 공동으로 인코딩된 비트를 수신하여, 시그널링 시에 전송되는 비트의 수를 증가시킬 필요 없이 추가 변조 기술 또는 추가 안테나 전송 기술의 사용에 관한 새로운 정보를 포함하도록 시그널링을 확장시키도록 구성될 수 있으며, 하나 이상의 모듈(204)은 인코딩된 비트의 미사용 조합에서 새로운 정보를 해석하도록 구성될 수 있다.

실례로서, 모듈(202, 204)의 기능은 하드웨어, 소프트웨어, 펌웨어 또는 이들의 조합을 사용하여 구현될 수 있지만, 본 발명의 범주는 이들의 임의의 특정한 실시예로 제한되도록 의도되지 않는다. 일반적인 소프트웨어 구현예에서, 모듈(102)은 마이크로프로세서, RAM, ROM, 입력/출력 디바이스 및 제어부, 동일한 것을 접속시키는 데이터 및 어드레스 버스를 구비한 하나 이상의 마이크로프로세서 기반 아키텍처일 것이다. 당업자라면 그러한 마이크로프로세서 기반 구현을 프로 그래밍하여 과도한 경험 없이도 본 명세서에서 설명되는 기능을 수행할 수 있을 것이다. 본 발명의 범주는 알려진 기술 또는 이후 미래에 개발될 기술을 사용하는 임의의 특정 구현예로 제한되게 하는 것은 아니다. 더욱이, 본 발명의 범주는 다른 모듈을 구현하기 위한 다른 회로와의 조합 내의 독립형 모듈인 모듈(102)을 포함하도록 의도된다.

다른 UE 모듈(206) 및 그것의 기능은 본 기술분야에 알려져 있고, 그 자체로 기본적인 발명의 일부를 형성하지는 않으며, 본 명세서에서는 상세히 설명되지 않는다. 예를 들어, 다른 UE 모듈(206)은 UMTS 가입자 식별 모듈(USIM) 및 이동 장비(ME) 모듈을 포함할 수 있으되, 본 기술분야에 알려져 있어서 본 명세서에서는 설명되지 않는다.

추가 구현예. 다음은 몇 가지 계획(provisions)이 MIMO를 갖는 64QAM 동작에 대한 시그널링 구조에서 발생하는 추가 구현예이다.

Rel-5 HSDPA RAN1에 대해 규정된 HS-SCCH 이외에, 64QAM을 지원하는 HS-SCCH, MIMO를 지원하는 HS-SCCH 구조, 및 가능하다면 MIMO에 대해 정의된 HS-SCCH 구조 상의 64 QAM을 갖는 MIMO에 대한 지원부를 제공할 필요가 있다.

이 구현예는 각각의 동작 모드에 대해 별도의 HS-SCCH 구조를 명백히 정의하지 않고 모든 4개 조합을 지원하는 HS-SCCH 구조에 대한 새로운 기술을 약술한다. 이 기술은 HS-SCCH의 파트1/파트2 분리를 유지하며, MIMO 모드에서 파트2에 대한 2개의 상이한 포맷, 즉 단일 스트림 전송에 대한 포맷과 이중 스트림 전송에 대한 포맷을 구비한다.

HS-SCCH 설계

설계 가정 및 목표. 기본적인 설계는 단 2개의 HS-SCCH 구조만으로, MIMO의 경우에 대해 또는 비 MIMO의 경우에 대해, 조합, MIMO 동작, 비 MIMO 동작 및 64QAM을 이용하는/이용하지 않는 동작을 모두 지원할 수 있어야 한다. 목표는 이것을 역행성 호환가능 방식(backwards compatible manner)으로 이행하는 것이다.

MIMO 및/또는 64QAM의 사용은 UE 및 노드 B 모두가 이들 특징을 지원하고 네트워크가 그들을 기동시키기로 결정한다면 UE에 별도로 시그널링된다는 점이 추가로 가정된다. 이 시그널링은 UE가 HS-PDSCH를 수신하는 방법을 알게 하는 기본이다. 64QAM 지원이 파트1에만 영향을 준다는 것이 더 식별된다.

최종적으로, 64QAM 시그널링은 16QAM MIMO 동작에 대해 성능 면에서 어떠한 대가도 지불해서는 안 된다.

64QAM을 갖는/갖지 않는 비 MIMO에 대한 HS-SCCH. 전술한 바에 기초하면, 64QAM 지원에 대한 기초로 Rel-5 HS-SCCH를 취할 수 있다. 파트2는 64QAM 지원과는 상관없이 동일한 것을 유지할 수 있으며, 64QAM 변조의 표시만이 파트1에 포함될 필요가 있다.

동일한 수의 정보 비트를 가지며 그에 따라 동일한 코딩 및 레이트 매칭을 가져 동일한 HS-SCCH 성능을 가져오는 이 기술은 64QAM이 링크로 구성되고 QAM 전송이 변조 방식 정보 비트에 의해 표시될 때 채널화 코드 세트 정보 비트를 재해석하는 것으로서, 이를 실례로 도시하면 다음과 같다.

비-MIMO 동작에 대한 HS-SCCH 파트2 구조는 64 QAM이 구성되는지 아닌지와는 무관하게 Rel-5에 대해 정의될 것이다.

더욱이, 전술한 HS-SCCH 파트1 구조는 본 발명의 한 가지 가능한 매핑 및/또는 구현예로서 예를 들어 표 1에 설명된다. 그러나, 본 발명의 범주는 현재 알려져 있거나 이후 미래에 개발될 다른 가능한 매핑 및/또는 구현예를 포함하는 것으로 의도된다. 예를 들어, 실시예는 예컨대 1, 3, 5, 7, 10, 12, 13, 15의 매핑을 갖는 것으로 간주된다.

도 6은 노드 B의 관점으로 본 본 발명의 실시예로서 편의상 연이어서 진행되는 것으로 계획되는 제 1 및 제 2 경우로 분할된 프로세스 흐름도이다. 블록(602)에서, 노드 B는 제 1 제어 메시지를 전송한다. 제 1 제어 메시지의 제 1 파트에는 QPSK와 같은 제 1 변조를 표시하는 제 1 채널화 코드 세트 표시자, 및 제 1 전송용 채널화 코드를 표시하는 제 1 채널화 코드 세트 표시자가 존재한다. 블록(604)에서는 제 1 전송이 전송되고 그것이 제 1 변조에 따라 변조되며, 제 1 채널화 코드 세트 표시자에 의해 식별되는 채널화 코드를 사용한다. 제 2 경우는 블록(606)에서 시작되며, 이 경우에 노드 B는 그것의 제 1 파트에 제 1 변조(예컨대, QAM)가 아닌 다른 변조를 표시하는 변조 표시자, "제 1 변조 이외의 다른 변조"의 변형들 중에서 선택하는(예를 들어, 16QAM과 64QAM 중에서 선택하는) 추가 변조 표시자, 및 제 2 전송용 채널화 코드를 표시하는 제 2 채널화 코드 세트 표시자를 갖는 제 2 제어 메시지를 전송한다. 제 2 채널화 코드 세트 표시자는 '다른 변조 표시자'가 16QAM과 64QAM 중에서만 선택하므로 예시적인 실시예에서 1비트인 '다른 변조 표시자'의 길이만큼 제 1 채널화 코드 세트 표시자보다 더 짧다는 조건이 블록(608)에서 설명된다. 그 후, 블록(610)에서, 제 2 전송은 '다른 변조 표시자'에 의해 선택된 특정 변조를 사용하여 또는 제 2 채널화 코드 세트 표시자와 관련된 채널 코드를 사용하여 전송된다.

도 7은 도 6과 유사하지만 사용자 장비/이동 단말기의 관점에서 본 것이다. 블록(702)에서, 이동 장치는 제 1 제어 메시지를 수신한다. 제 1 제어 메시지의 제 1 파트에는 변조 표시자 및 제 1 채널화 코드 세트 표시자가 존재한다. 블록(704)에서, 사용자 장비는 수신된 변조 표시자로부터 제 1 변조(예를 들어, QPSK)를 결정하고 제 1 채널화 코드 세트 표시자로부터 제 1 전송용 채널화 코드를 결정한다. 블록(706)에서, 제 1 전송이 수신된다. 블록(708)에서, 수신된 제 1 전송이 결정된 제 1 변조를 사용하여 변조되고, 제 1 채널화 코드 세트 표시자로부터 결정되었던 채널화 코드를 사용하여 디코딩된다. 제 2 경우는 블록(710)에서 시작되며, 사용자 장비는 그것의 제 1 파트에 변조 표시자, 추가 변조 표시자 및 제 2 채널화 코드 세트 표시자를 갖는 제 2 제어 메시지를 수신한다. 제 2 채널화 코드 세트 표시자는 '다른 변조 표시자'가 16QAM과 64QAM 중에서만 선택하므로 도 6의 것과 유사한 예시적인 실시예에서 1비트인 '다른 변조 표시자'의 길이만큼 제 1 채널화 코드 세트 표시자보다 더 짧다는 제 2 제어 메시지(그것의 제 1 파트)의 그러한 항목의 조건이 블록(712)에서 설명된다. 제 2 제어 메시지가 수신되면, 사용자 장비는 블록(714)에서 제 2 제어 메시지의 변조 표시자로부터 '제 1 변조 이외의 다른 변조'(예를 들어, QAM)를 결정하고, '다른 변조 표시자'로부터 특정 제 2 변조(에를 들어, 16QAM 또는 64QAM)를 결정하며, 제 2 채널화 코드 세트 표시자로부터 제 2 전송용 채널화 코드를 결정한다. 블록(716)에서, 사용자 장비는 제 2 전송을 수신하고, 블록(718)에서, 사용자 장비는 결정된 제 2 변조를 사용하여 제 2 전송을 복조하고, 제 2 채널화 코드 세트 표시자로부터 결정되었던 채널화 코드를 사용하여 제 2 전송을 디코딩한다.

64QAM을 갖지 않는 MIMO에 대한 HS-SCCH. 전술한 바에 기초하여, 먼저 64QAM을 갖지 않는 MIMO를 지원하도록 최적화된 파트1 구조를 구현할 수 있고, 그 다음 가능한 64QAM 도입을 고려하도록 구조를 확장시킬 수 있다. 랭크 표시 및 안테나 가중 정보 비트가 이미 파트1의 비트 수를 거의 40% 정도 증가시키므로, 파트1의 추가 비트를 3개로 제한하고자 한다.

MIMO 동작의 경우, 파트2 구조는 이중 스트림 동작을 지원하고 단일 스트림의 경우에 HARQ 프로세스를 설명할 보다 큰 공간을 지원하도록 재정의될 필요가 있다.

더욱이, MIMO 동작에 대한 전술한 HS-SCCH 파트1 구조는 본 발명의 한 가지 가능한 매핑 및/또는 구현예로서 예를 들어 표 2에 설명된다. 그러나, 본 발명의 범주는 현재 알려져 있거나 이후 미래에 개발될 다른 가능한 매핑 및/또는 구현예를 포함하는 것으로 의도된다. 예를 들어, 실시예는 {1, 2, 3, 4, 5, 6, 7, 8}의 시작 코드 및 코드의 #을 {8, 9, 10 11, 12, 13, 14, 15}로서 갖는 매핑을 구비하는 것으로 간주된다.

64QAM을 갖는 MIMO에 대한 HS-SCCH. 64QAM을 갖지 않는 MIMO에 대한 파트1 포맷은 64QAM을 지원하도록 용이하게 확장될 수 있다.

결론. Rel-7 HS-SCCH에 대한 이 구현예는 원리적으로 64QAM이 구현되는지 아닌지의 여부에 따라 상이한 해석을 갖는 2개의 상이한 HS-SCCH만을 구비함으로써 MIMO 및 64QAM을 별도로 또한 함께 지원한다.

본 발명의 실시예는 기존 변조 기술 또는 기존 안테나 전송 기술에 관한 정보를 포함하는 비트를 공동으로 인코딩하여, 시그널링 시에 전송되는 비트의 수를 증가시킬 필요 없이 추가 변조 기술 또는 추가 안테나 전송 기술의 사용에 관한 새로운 정보를 포함하도록 시그널링을 확장시키며, 인코딩된 비트의 미사용 조합 내의 새로운 정보를 전달한다.

시그널링은 HSDPA를 형성하는 HS-SCCH의 포맷을 취할 수 있다.

몇몇 실시예에서, 기존 변조 기술은 QPSK, 16QAM, 또는 이들의 몇몇 조합을 포함할 수 있으며, 추가 변조 기술은 64QAM을 포함할 수 있다.

기존 안테나 전송 기술은 단일 스트림 또는 이중 스트림 전송을 포함할 수 있으며, 추가 안테나 전송 기술은 다중 입력 및 다중 출력(MIMO) 기술을 이용한 공간 분할 다중 액세스 방법의 사용을 포함할 수 있다.

동작 시, 데이터 스트림의 수가 검사되고, 오직 하나의 데이터 스트림만이 존재하는 경우, 미사용된 다른 스트림 변조 방식 비트가 단일 스트림용 추가 변조 정보 비트로서 또는 SDMA 동작의 표시로서 해석된다. 대안으로, 이중 데이터 스트림 전송이 사용되면, 제한된 변조 방식 비트 조합은 새로운 변조 기술이 1차 스트림에 사용될 것임을 표시한다. 2차 스트림에 대한 변조의 사용은 1 코드 정보 비트를 한 가지 변조 방식 또는 다른 방식 중 어느 하나로서 해석함으로써 표시될 수 있다.

본 발명의 실시예는 사용자 장비 또는 단말기, 노드 B와 같은 네트워크 노드, 네트워크 또는 시스템, 컴퓨터 프로그램 제품 또는 이들의 몇몇 조합 중 어느 하나의 형태를 취할 수 있는 장치에서 구현될 수 있다.

예를 들어, 네트워크 노드 B는 기존 변조 기술 또는 기존 안테나 전송 기술에 관한 정보를 포함하는 비트를 공동으로 인코딩하여, 시그널링 시에 전송되는 비트의 수를 증가시킬 필요 없이 추가 변조 기술 또는 추가 안테나 전송 기술의 사용에 관한 새로운 정보를 포함하도록 시그널링을 확장시키며, 하나 이상의 모듈은 본 발명의 몇몇 실시예에 따라 본 명세서에 설명된 데로 인코딩된 비트의 미사용 조합 내의 새로운 정보를 전달하도록 구성된다.

대안으로, 사용자 장비 또는 단말기는 기존 변조 기술 또는 기존 안테나 전송 기술에 관한 정보를 포함하는 비트를 공동으로 인코딩하여, 시그널링 시에 전송되는 비트의 수를 증가시킬 필요 없이 추가 변조 기술 또는 추가 안테나 전송 기술의 사용에 관한 새로운 정보를 포함하도록 시그널링을 확장시키며, 하나 이상의 모듈은 본 발명의 몇몇 실시예에 따라 본 명세서에 설명된 데로 하나 이상의 모듈은 인코딩된 비트의 미사용 조합 내의 새로운 정보를 전달하도록 구성된다.

시스템은 본 발명의 몇몇 실시예에 따라 본 명세서에 설명된 방식으로 공동 작업하기 위한 그러한 네트워크 노드 B 및/또는 그러한 사용자 장비를 구비할 것이다.

본 발명의 실시예는 컴퓨터 프로그램이 그러한 네트워크 노드 B 또는 사용자 장비의 프로세서 또는 제어 모듈 내에서 구동될 때 머신 판독가능 캐리어 또는 메모리 상에 저장되어 그러한 기능을 실행시키는 프로그램 코드를 구비한 컴퓨터 프로그램 제품의 형태를 취할 수 있다.

본 발명의 범주는 그러한 기능을 수행하기 위한 하나 이상의 집적 회로를 포함하는 칩 하드웨어를 포함하는 디바이스를 포함하도록 의도된다. 디바이스는 그것의 기능을 수행하기 위한 ASIC의 형태를 취할 수 있다. 예를 들어, 칩 하드웨어는 서빙 셀의 일부를 형성하는 단말기 또는 네트워크 노드의 일부를 형성할 수 있다.

본 명세서에서 별도로 진술되지 않는 한, 본 명세서에서 특정 실시예에 관해 설명된 특징, 특성, 대안 또는 수정 중 임의의 것이 본 명세서에서 설명된 임의의 다른 실시예에 적용, 사용 또는 포함될 수 있음이 이해될 것이다. 본 발명이 그것의 예시적인 실시예와 관련하여 설명되고 예시되었지만, 본 발명의 범주로부터 벗어나지 않고서 전술된 다양한 다른 부가 및 생략이 이루어질 수 있다.

Claims

제 1 경우에, 제 1 제어 메시지의 제 1 파트를 전송하고, 그 후에 제 1 변조를 사용하여 제 1 전송을 보내는 단계와,

제 2 경우에, 제 2 제어 메시지의 제 1 파트를 전송하고, 그 후에 제 2 변조를 사용하여 제 2 전송을 보내는 단계를 포함하되,

상기 제 1 제어 메시지의 제 1 파트는 상기 제 1 변조를 나타내는 변조 표시자와 상기 제 1 전송을 위한 채널화 코드를 나타내는 제 1 채널화 코드 세트 표시자를 포함하고,

상기 제 2 제어 메시지의 제 1 파트는,

상기 제 1 변조 이외의 변조를 나타내는 변조 표시자와,

상기 제 2 변조를 특정하여 나타내는(specifically indicate) 다른(another) 변조 표시자와,

상기 제 2 전송을 위한 채널화 코드를 나타내는 제 2 채널화 코드 세트 표시자를 포함하며,

상기 제 2 채널화 코드 세트 표시자는 상기 제 1 채널화 코드 세트 표시자보다 상기 다른 변조 표시자의 크기만큼 짧은

방법.
제 1 항에 있어서,

상기 제 1 제어 메시지의 제 1 파트와 상기 제 2 메시지의 제 1 파트의 길이는 동일한

방법.
제 1 항에 있어서,

상기 제 1 변조는 QPSK이고,

상기 제 1 변조 이외의 변조는 QAM이며,

상기 다른 변조 표시자는 16QAM과 64QAM 중에서 선택하는

방법.
제 3 항에 있어서,

제 3 경우에, 제 3 제어 메시지의 제 1 파트를 전송하고, 그 후에 64QAM에 대해 인에이블링되지 않는 사용자 장비로 16QAM 변조를 사용하여 제 3 전송을 보내는 단계를 더 포함하되,

상기 제 3 제어 메시지의 제 1 파트는,

상기 제 1 변조 이외의 변조를 나타내는 변조 표시자와,

상기 제 3 전송을 위한 채널화 코드를 나타내는 제 3 채널화 코드 세트 표시자를 포함하고,

상기 제 3 채널화 코드 세트 표시자는 상기 제 1 채널화 코드 세트 표시자와 동일한 길이를 갖는

방법.
제 4 항에 있어서,

상기 표에 따르면, 열은 상기 제 1, 제 2 또는 제 3 전송의 의도된 수신자가 64QAM에 대해 인에이블링되는지 여부, 상기 변조 표시자, 상기 다른 변조 표시자, 상기 채널화 코드 세트 표시자의 길이 및 상기 제 1, 제 2 또는 제 3 전송에 사용되는 변조를 각각 나타내고,

제 1 행 및 제 3 행은 상기 제 1 경우를 나타내고, 제 2 행은 상기 제 3 경우를 나타내며, 제 4 행 및 제 5 행은 상기 제 2 경우를 나타내는

방법.
제 1 항에 있어서,

상기 변조 표시자의 각각은 1비트이고,

상기 제 1 채널화 코드 세트 표시자는 7비트이며,

상기 제 2 채널화 코드 세트 표시자는 6비트인

방법.
제 6 항에 있어서,

상기 제 2 경우에 대해, 상기 제 2 채널화 코드 세트 표시자는 최하위 비트(least significant bit:LSB)만큼 단축되어, 상기 제 2 제어 메시지의 제 1 파트에 상기 다른 변조 표시자에 대한 공간(room)을 만드는

방법.
제 1 항에 있어서,

상기 제어 메시지 각각의 제 1 파트는 고속 공용 제어 채널 상에서 전송되고,

상기 제 1 채널화 코드 세트 표시자 및 제 2 채널화 코드 세트 표시자는 각각의 제 1 전송 및 제 2 전송이 보내지는 고속 물리적 다운링크 공용 채널에 대한 것인

방법.
디지털 데이터 프로세서에 의해 실행되어 전송을 위한 적응적 변조를 특정하도록 지시된 동작(action)을 수행하는 머신 판독가능 인스트럭션의 프로그램을 구현하는 메모리로서,

상기 동작은,

제 1 경우에, 제 1 제어 메시지의 제 1 파트를 전송하고, 그 후에 제 1 변조를 사용하여 제 1 전송을 보내는 동작과,

제 2 경우에, 제 2 제어 메시지의 제 1 파트를 전송하고, 그 후에 제 2 변조를 사용하여 제 2 전송을 보내는 동작을 포함하되,

상기 제 1 제어 메시지의 제 1 파트는 상기 제 1 변조를 나타내는 변조 표시자와 상기 제 1 전송을 위한 채널화 코드를 나타내는 제 1 채널화 코드 세트 표시자를 포함하고,

상기 제 2 제어 메시지의 제 1 파트는,

상기 제 1 변조 이외의 변조를 나타내는 변조 표시자와,

상기 제 2 변조를 특정하여 나타내는 다른 변조 표시자와,

상기 제 2 전송을 위한 채널화 코드를 나타내는 제 2 채널화 코드 세트 표시자를 포함하며,

상기 제 2 채널화 코드 세트 표시자는 상기 제 1 채널화 코드 세트 표시자보다 상기 다른 변조 표시자의 크기만큼 짧은

메모리.
제 9 항에 있어서,

상기 제 1 변조는 QPSK이고,

상기 제 1 변조 이외의 변조는 QAM이며,

상기 다른 변조 표시자는 16QAM과 64QAM 중에서 선택하는

메모리.
제 10 항에 있어서,

상기 동작은, 제 3 경우에, 제 3 제어 메시지의 제 1 파트를 전송하고, 그 후에 64QAM에 대해 인에이블링되지 않는 사용자 장비로 16QAM 변조를 사용하여 제 3 전송을 보내는 동작을 더 포함하되,

상기 제 3 제어 메시지의 제 1 파트는,

상기 제 1 변조 이외의 변조를 나타내는 변조 표시자와,

상기 제 3 전송을 위한 채널화 코드를 나타내는 제 3 채널화 코드 세트 표시자를 포함하고,

상기 제 3 채널화 코드 세트 표시자는 상기 제 1 채널화 코드 세트 표시자와 동일한 길이를 갖는

메모리.
제 9 항에 있어서,

상기 변조 표시자 각각은 1비트이고,

상기 제 1 채널화 코드 세트 표시자는 7비트이며,

상기 제 2 채널화 코드 세트 표시자는 6비트인

메모리.
제 12 항에 있어서,

상기 동작은, 상기 제 2 경우에 대해, 상기 제 2 채널화 코드 세트 표시자를 최하위 비트만큼 단축하여 상기 제 2 제어 메시지의 제 1 파트에 상기 다른 변조 표시자에 대한 공간을 만드는 동작을 포함하는

메모리.
프로세서에 연결된 송신기 및 변조기를 포함하되,

상기 송신기는, 제 1 경우에, 제 1 제어 메시지의 제 1 파트를 전송하고, 그 후에 제 1 변조를 사용하여 제 1 전송을 보내도록 구성되고,

상기 송신기는, 제 2 경우에, 제 2 제어 메시지의 제 1 파트를 전송하고, 그 후에 제 2 변조를 사용하여 제 2 전송을 보내도록 구성되며,

상기 제 1 제어 메시지의 제 1 파트는 상기 제 1 변조를 나타내는 변조 표시자와 상기 제 1 전송을 위한 채널화 코드를 나타내는 제 1 채널화 코드 세트 표시자를 포함하고,

상기 제 2 제어 메시지의 제 1 파트는,

상기 제 1 변조 이외의 변조를 나타내는 변조 표시자와,

상기 제 2 변조를 특정하여 나타내는 다른 변조 표시자와,

상기 제 2 전송을 위한 채널화 코드를 나타내는 제 2 채널화 코드 세트 표시자를 포함하며,

상기 제 2 채널화 코드 세트 표시자는 상기 제 1 채널화 코드 세트 표시자보다 상기 다른 변조 표시자의 크기만큼 짧은

장치.
제 14 항에 있어서,

상기 제 1 제어 메시지의 제 1 파트와 상기 제 2 메시지의 제 1 파트의 길이는 동일한

장치.
제 14 항에 있어서,

상기 제 1 변조는 QPSK이고,

상기 제 1 변조 이외의 변조는 QAM이며,

상기 다른 변조 표시자는 16QAM과 64QAM 중에서 선택하는

장치.
제 16 항에 있어서,

제 3 경우에 대해, 상기 송신기는 제 3 제어 메시지의 제 1 파트를 전송하고, 그 후에 64QAM에 대해 인에이블링되지 않는 사용자 장비로 16QAM 변조를 사용하여 제 3 전송을 보내도록 구성되며,

상기 제 3 제어 메시지의 제 1 파트는,

상기 제 1 변조 이외의 변조를 나타내는 변조 표시자와,

상기 제 3 전송을 위한 채널화 코드를 나타내는 제 3 채널화 코드 세트 표시자를 포함하고,

상기 제 3 채널화 코드 세트 표시자는 상기 제 1 채널화 코드 세트 표시자와 동일한 길이를 갖는

장치.
제 17 항에 있어서,

상기 장치를 구성하는 데 참조되는 아래의 표 또는 상기 표를 생성하는 알고리즘을 저장하는 메모리를 더 포함하되,

상기 표의 열은 상기 제 1, 제 2 또는 제 3 전송의 의도된 수신자가 64QAM에 대해 인에이블링되는지 여부, 상기 변조 표시자, 상기 다른 변조 표시자, 상기 채널화 코드 세트 표시자의 길이 및 상기 제 1, 제 2 또는 제 3 전송에 사용되는 변조를 각각 나타내고,

제 1 행 및 제 3 행은 상기 제 1 경우를 나타내고, 제 2 행은 상기 제 3 경우를 나타내며, 제 4 행 및 제 5 행은 상기 제 2 경우를 나타내는

장치.
제 14 항에 있어서,

상기 변조 표시자 각각은 1비트이고,

상기 제 1 채널화 코드 세트 표시자는 7비트이며,

상기 제 2 채널화 코드 세트 표시자는 6비트인

장치.
제 19 항에 있어서,

상기 제 2 경우에 대해, 상기 프로세서는 상기 제 2 채널화 코드 세트 표시자를 최하위 비트만큼 단축하여 상기 제 2 제어 메시지의 제 1 파트에 상기 다른 변조 표시자에 대한 공간을 만드는

장치.
제 14 항에 있어서,

상기 장치는 고속 패킷 액세스 시스템 네트워크의 노드 B를 포함하는

장치.
제 14 항에 있어서,

상기 송신기는 고속 공용 제어 채널 상에서 제어 메시지 각각의 제 1 파트를 전송하고,

상기 제 1 채널화 코드 세트 표시자 및 제 2 채널화 코드 세트 표시자는 상기 송신기가 각각의 제 1 전송 및 제 2 전송을 보내는 고속 물리적 다운링크 공용 채널에 대한 것인

장치.
제 14 항에 있어서,

상기 장치는 집적회로를 포함하는

장치.
제 1 경우 및 제 2 경우에 따라 제어 메시지를 구성하는 수단과, 상기 제어 메시지를 전송하는 수단을 포함하되,

상기 제 1 경우에, 상기 구성하는 수단 및 상기 전송하는 수단은 제 1 제어 메시지의 제 1 파트를 전송하고, 그 후에 제 1 변조를 사용하여 제 1 전송을 보내며,

상기 제 2 경우에, 상기 구성하는 수단 및 상기 전송하는 수단은 제 2 제어 메시지의 제 1 파트를 전송하고, 그 후에 제 2 변조를 사용하여 제 2 전송을 보내고,

상기 제 1 제어 메시지의 제 1 파트는 상기 제 1 변조를 나타내는 변조 표시자와 상기 제 1 전송을 위한 채널화 코드를 나타내는 제 1 채널화 코드 세트 표시자를 포함하고,

상기 제 2 제어 메시지의 제 1 파트는,

상기 제 1 변조 이외의 변조를 나타내는 변조 표시자와,

상기 제 2 변조를 특정하여 나타내는 다른 변조 표시자와,

상기 제 2 전송을 위한 채널화 코드를 나타내는 제 2 채널화 코드 세트 표시자를 포함하며,

상기 제 2 채널화 코드 세트 표시자는 상기 제 1 채널화 코드 세트 표시자보다 상기 다른 변조 표시자의 크기만큼 짧은

장치.
제 24 항에 있어서,

상기 구성하는 수단은 디지털 프로세서를 포함하고, 상기 전송하는 수단은 송신기를 포함하며,

상기 제 1 변조는 QPSK이고,

상기 제 1 변조 이외의 변조는 QAM이며,

상기 다른 변조 표시자는 16QAM과 64QAM 중에서 선택하고,

상기 변조 표시자 각각은 1비트이고,

상기 제 1 채널화 코드 세트 표시자는 7비트이며,

상기 제 2 경우에 대해 상기 구성하는 수단은 상기 제 2 채널화 코드 세트 표시자를 최하위 비트만큼 단축하여 상기 제 2 제어 메시지의 제 1 파트에 상기 다른 변조 표시자에 대한 공간을 만드는

장치.
제 1 경우에, 수신된 제 1 제어 메시지의 제 1 파트의 변조 표시자로부터 제 1 변조를 결정하고, 상기 제 1 제어 메시지의 제 1 파트의 제 1 채널화 코드 세트 표시자로부터 제 1 전송을 위한 채널화 코드를 결정하는 단계와,

상기 결정된 제 1 변조에 따라 수신된 상기 제 1 전송을 복조하는 단계와,

제 2 경우에, 수신된 제 2 제어 메시지의 제 1 파트의 변조 표시자로부터 상기 제 1 변조 이외의 변조를 결정하는 단계와,

상기 제 2 제어 메시지의 제 1 파트의 다른 변조 표시자로부터 상기 제 1 변조 이외의 변조인 특정의 제 2 변조를 결정하는 단계와,

상기 제 2 제어 메시지의 제 1 파트의 제 2 채널화 코드 세트 표시자로부터 제 2 전송을 위한 채널화 코드를 결정하는 단계와,

상기 결정된 특정의 제 2 변조에 따라 수신된 상기 제 2 전송을 복조하는 단계를 포함하되,

상기 제 2 채널화 코드 세트 표시자는 상기 제 1 채널화 코드 세트 표시자보다 상기 다른 변조 표시자의 크기만큼 짧은

방법.
제 26 항에 있어서,

상기 제 1 제어 메시지의 제 1 파트와 상기 제 2 제어 메시지의 제 1 파트 길이는 동일한

방법.
제 26 항에 있어서,

상기 제 1 변조는 QPSK이고,

상기 제 1 변조 이외의 변조는 QAM이며,

상기 다른 변조 표시자는 16QAM과 64QAM 중에서 선택하는

방법.
제 28 항에 있어서,

상기 표에 따르면, 열은 상기 제 1, 상기 제 2 또는 제 3 전송의 수신기가 64QAM에 대해 인에이블링되는지 여부, 상기 변조 표시자, 상기 다른 변조 표시자, 상기 채널화 코드 세트 표시자의 길이 및 상기 제 1, 제 2 또는 제 3 전송에 사용되는 변조를 각각 나타내고,

제 1 행 및 제 3 행은 상기 제 1 경우를 나타내고, 제 2 행은 제 3 경우를 나타내며, 제 4 행 및 제 5 행은 상기 제 2 경우를 나타내는

방법.
제 26 항에 있어서,

상기 변조 표시자 각각은 1비트이고,

상기 제 1 채널화 코드 세트 표시자는 7비트이며,

상기 제 2 채널화 코드 세트 표시자는 6비트인

방법.
제 30 항에 있어서,

상기 제 2 경우에 대해, 상기 제 2 채널화 코드 세트 표시자는 최하위 비트만큼 짧고, 그 위치에는 상기 제 2 제어 메시지의 제 1 파트의 상기 다른 변조 표시자가 존재하는

방법.
제 26 항에 있어서,

상기 제어 메시지 각각의 제 1 파트는 고속 공용 제어 채널 상에서 수신되고,

상기 제 1 채널화 코드 세트 표시자 및 제 2 채널화 코드 세트 표시자는 각각의 제 1 전송 및 제 2 전송이 수신되는 고속 물리적 다운링크 공용 채널에 대한 것인

방법.
디지털 데이터 프로세서에 의해 실행되어 전송을 위한 적응적 변조를 특정하도록 지시된 동작을 수행하는 머신 판독가능 인스트럭션의 프로그램을 구현하는 메모리로서,

상기 동작은,

제 1 경우에, 수신된 제 1 제어 메시지의 제 1 파트의 변조 표시자로부터 제 1 변조를 결정하고, 상기 제 1 제어 메시지의 제 1 파트의 제 1 채널화 코드 세트 표시자로부터 제 1 전송을 위한 채널화 코드를 결정하는 동작과,

상기 결정된 제 1 변조에 따라 수신된 상기 제 1 전송을 복조하는 동작과,

제 2 경우에, 수신된 제 2 제어 메시지의 제 1 파트의 변조 표시자로부터 상기 제 1 변조 이외의 변조를 결정하는 동작과,

상기 제 2 제어 메시지의 제 1 파트의 다른 변조 표시자로부터 상기 제 1 변조 이외의 변조인 특정의 제 2 변조를 결정하는 동작과,

상기 제 2 제어 메시지의 제 1 파트의 제 2 채널화 코드 세트 표시자로부터 제 2 전송을 위한 채널화 코드를 결정하는 동작과,

상기 결정된 특정의 제 2 변조에 따라 수신된 상기 제 2 전송을 복조하는 동작을 포함하되,

상기 제 2 채널화 코드 세트 표시자는 상기 제 1 채널화 코드 세트 표시자보다 상기 다른 변조 표시자의 크기만큼 짧은

메모리.
제 33 항에 있어서,

상기 제 1 변조는 QPSK이고,

상기 제 1 변조 이외의 변조는 QAM이며,

상기 다른 변조 표시자는 16QAM과 64QAM 중에서 선택하는

메모리.
제 33 항에 있어서,

상기 변조 표시자 각각은 1비트이고,

상기 제 1 채널화 코드 세트 표시자는 7비트이며,

상기 제 2 채널화 코드 세트 표시자는 6비트인

메모리.
제 35 항에 있어서,

상기 제 2 경우에 대해, 상기 제 2 채널화 코드 세트 표시자는 최하위 비트만큼 짧고, 그 위치에는 상기 제 2 제어 메시지의 제 1 파트의 다른 변조 표시자가 존재하는

메모리.
제 33 항에 있어서,

상기 제어 메시지 각각의 제 1 파트는 고속 공용 제어 채널 상에서 수신되고,

상기 제 1 채널화 코드 세트 표시자 및 제 2 채널화 코드 세트 표시자는 각각의 제 1 전송 및 제 2 전송이 수신되는 고속 물리적 다운링크 공용 채널에 대한 것인

메모리.
프로세서에 연결된 수신기를 포함하는 장치로서,

제 1 경우에, 수신된 제 1 제어 메시지의 제 1 파트의 변조 표시자로부터 제 1 변조를 결정하고 상기 제 1 제어 메시지의 제 1 파트의 제 1 채널화 코드 세트 표시자로부터 제 1 전송을 위한 채널화 코드를 결정하며,

상기 결정된 제 1 변조에 따라 수신된 상기 제 1 전송을 복조하도록 구성되고,

제 2 경우에, 수신된 제 2 제어 메시지의 제 1 파트의 변조 표시자로부터 상기 제 1 변조 이외의 변조를 결정하고,

상기 제 2 제어 메시지의 제 1 파트의 다른 변조 표시자로부터 상기 제 1 변조 이외의 변조인 특정의 제 2 변조를 결정하고,

상기 제 2 제어 메시지의 제 1 파트의 제 2 채널화 코드 세트 표시자로부터 제 2 전송을 위한 채널화 코드를 결정하며,

상기 결정된 특정의 제 2 변조에 따라 수신된 상기 제 2 전송을 복조하도록 구성되되,

상기 제 2 채널화 코드 세트 표시자는 상기 제 1 채널화 코드 세트 표시자보다 상기 다른 변조 표시자의 크기만큼 짧은

장치.
제 38 항에 있어서,

상기 제 1 제어 메시지의 제 1 파트와 상기 제 2 제어 메시지의 제 1 파트의 길이는 동일한

장치.
제 38 항에 있어서,

상기 제 1 변조는 QPSK이고,

상기 제 1 변조 이외의 변조는 QAM이며,

상기 다른 변조 표시자는 16QAM과 64QAM 중에서 선택하는

장치.
제 40 항에 있어서,

상기 표에 따르면, 열은 상기 제 1, 상기 제 2 또는 제 3 전송의 수신기가 64QAM에 대해 인에이블링되는지 여부, 상기 변조 표시자, 상기 다른 변조 표시자, 상기 채널화 코드 세트 표시자의 길이 및 상기 제 1, 제 2 또는 제 3 전송에 사용되는 변조를 각각 나타내고,

제 1 행 및 제 3 행은 상기 제 1 경우를 나타내고, 제 2 행은 제 3 경우를 나타내며, 제 4 행 및 제 5 행은 상기 제 2 경우를 나타내는

장치.
제 38 항에 있어서,

상기 변조 표시자 각각은 1비트이고,

상기 제 1 채널화 코드 세트 표시자는 7비트이며,

상기 제 2 채널화 코드 세트 표시자는 6비트인

장치.
제 42 항에 있어서,

상기 제 2 경우에 대해, 상기 제 2 채널화 코드 세트 표시자는 최하위 비트만큼 짧고, 그 위치에는 상기 제 2 제어 메시지의 제 1 파트의 상기 다른 변조 표시자가 존재하는

장치.
제 38 항에 있어서,

상기 장치는 고속 패킷 액세스 시스템 네트워크에서 동작하는 사용자 장비를 포함하는

장치.
제 38 항에 있어서,

상기 제어 메시지 각각의 제 1 파트는 고속 공용 제어 채널 상에서 수신되고,

상기 제 1 채널화 코드 세트 표시자 및 제 2 채널화 코드 세트 표시자는 각각의 제 1 전송 및 제 2 전송이 수신되는 고속 물리적 다운링크 공용 채널에 대한 것인

장치.
제 38 항에 있어서,

상기 장치는 집적회로를 포함하는

장치.
프로세싱 수단에 연결된 수신 수단을 포함하는 장치로서,

제 1 경우에, 수신된 제 1 제어 메시지의 제 1 파트의 변조 표시자로부터 제 1 변조를 결정하고 상기 제 1 제어 메시지의 제 1 파트의 제 1 채널화 코드 세트 표시자로부터 제 1 전송을 위한 채널화 코드를 결정하며,

상기 결정된 제 1 변조에 따라 수신된 상기 제 1 전송을 복조하도록 구성되고,

제 2 경우에, 수신된 제 2 제어 메시지의 제 1 파트의 변조 표시자로부터 상기 제 1 변조 이외의 변조를 결정하며,

상기 제 2 제어 메시지의 제 1 파트의 다른 변조 표시자로부터 상기 제 1 변조 이외의 변조인 특정의 제 2 변조를 결정하고,

상기 제 2 제어 메시지의 제 1 파트의 제 2 채널화 코드 세트 표시자로부터 제 2 전송을 위한 채널화 코드를 결정하고,

상기 결정된 특정의 제 2 변조에 따라 수신된 상기 제 2 전송을 복조하도록 구성되되,

상기 제 2 채널화 코드 세트 표시자는 상기 제 1 채널화 코드 세트 표시자보다 상기 다른 변조 표시자의 크기만큼 짧은

장치.
제 47 항에 있어서,

상기 수신 수단은 수신기를 포함하고,

상기 프로세싱 수단은 프로세서를 포함하되,

상기 제 1 제어 메시지의 제 1 파트와 상기 제 2 제어 메시지의 제 1 파트의 길이는 동일하며,

상기 제 1 변조는 QPSK이고,

상기 제 1 변조 이외의 변조는 QAM이며,

상기 다른 변조 표시자는 16QAM과 64QAM 중에서 선택하는

장치.