JP4834956B2 - Storage device - Google Patents

Storage device Download PDF

Info

Publication number
JP4834956B2
JP4834956B2 JP2004037861A JP2004037861A JP4834956B2 JP 4834956 B2 JP4834956 B2 JP 4834956B2 JP 2004037861 A JP2004037861 A JP 2004037861A JP 2004037861 A JP2004037861 A JP 2004037861A JP 4834956 B2 JP4834956 B2 JP 4834956B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
electrode
memory device
region
device according
electrons
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004037861A
Other languages
Japanese (ja)
Other versions
JP2005229015A (en )
Inventor
朋人 対馬
彰 河内山
実 石田
勝久 荒谷
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

本発明は、2つの電極間における電極間物質層の電気的特性を変化させることによってデータ(情報)の書き込みを行う記憶装置に関する。 The present invention relates to a memory device for writing data (information) by changing electrical characteristics of the inter-electrode material layer between two electrodes.

従来、簡単な構造で、容易に形成することができる記憶素子として、図6A,図6Bに示したようなマイクロエレクトロニックプログラマブル素子)が知られている(特許文献1)。 Conventionally, a simple structure, as a memory element which can be easily formed, 6A, microelectronic programmable device as shown in FIG. 6B) has been known (Patent Document 1). この素子は、所定の電圧を印加することにより、2つの電極101,102間の電極間物質層103に含まれる銀(Ag)をイオン化し、これを移動させることで伝導径路(パス)104を形成し、これによって上記電極101,102間の電気抵抗を変化させることでデータの書き込みを行うものである。 This device, by applying a predetermined voltage, the silver (Ag) contained in the inter-electrode material layer 103 between the two electrodes 101 and 102 are ionized, the conduction channel (path) 104 by moving it formed, thereby performs a data writing by changing the electrical resistance between the electrodes 101 and 102.

この素子においては、便宜上、電圧を印加する前の2つの電極101,102間が高抵抗である状態をデータ「0」の記憶状態、電圧が印加されて金属イオンが対向する電極方向に拡散した結果2つの電極101,102間が低抵抗となった状態をデータ「1」の記憶状態とし、素子を高抵抗状態から低抵抗状態へと変化させる動作が書き込み動作、低抵抗状態から高抵抗状態へと戻す動作が消去動作と呼ばれている。 In this device, for convenience, by diffusing state between two electrodes 101 and 102 is a high resistance before storage state of data "0", to the electrode direction in which the voltage is applied metal ions opposite to apply a voltage results between the two electrodes 101 and 102 to a state in which the low resistance and the storage state of data "1", the operation of changing to the low resistance state is the write operation from the high resistance state element, the high resistance state from a low resistance state back to the operation is referred to as the erase operation.
特公表2002−536840公報 Japanese publication 2002-536840 Publication

しかしながら、この構造の従来の記憶素子においては、時間の経過に伴って抵抗値が変化し、書き込まれたデータを安定に保持できないという、素子特性上の問題があった。 However, in the conventional memory device of this structure, the resistance value changes with time, can not hold the written data stably, there is a problem on the device characteristics. すなわち、図7のAは、上述の従来の記憶素子において、低抵抗状態として1KΩの抵抗値になるように書き込みを行った場合の、書き込み後の時間経過に対する抵抗値の変動状況を示したものであるが、このように、従来の記憶素子においては、書き込んだデータ、すなわち高抵抗状態から低抵抗状態へと変化させた記憶素子の抵抗値が、書き込み後の時間経過と共に、高抵抗側へ遷移してしまう、つまり書き込みを行う前の状態に近付いていくという問題があった。 Ie, A in FIG. 7, which in the conventional memory device described above, in the case of performing writing so that the resistance of 1KΩ as low resistance state, showed a variation situation of the resistance value over time after write although, in this way, in the conventional memory device, written data, i.e. the resistance value of the memory element is changed from the high resistance state to the low resistance state, the time after the writing, to the high-resistance resulting in transitions, i.e. there is a problem that approaches the previous state to be written.

本発明はかかる問題点に鑑みてなされたもので、その目的は、書き込まれたデータを安定に保持することができると共に、少ない電流でデータの書き込みまたは消去を行うことができる記憶装置およびその製造方法を提供することにある。 The present invention has been made in view of the above problems, and an object, the written data can be stably held, the storage device and a manufacturing can be written or erased data with less current It is to provide a method.

本発明による第1の記憶装置は、第1電極と、第1電極に対向配置された第2電極と、第1電極と第2電極との間に設けられた、電子またはイオンの伝導可能な電極間物質層と、第1電極と第2電極との間に所定の電圧を印加する電圧印加手段とを備え第1電極および第2電極への電圧印加により第1電極と第2電極との間の電気的な特性が変化し情報の記録が行われる記憶装置であって、 子またはイオンの伝導度が前記電極間物質層よりも小さな第1の領域と、電子またはイオンの伝導度が第1の領域よりも大きな第2の領域とを有する層が、第2電極と電極間物質層との間の界面領域全体にわたって形成されているものである。 The first storage device according to the present invention includes a first electrode, a second electrode arranged opposite to the first electrode, provided between the first electrode and the second electrode, a electron or ion capable conductivity and the inter-electrode material layer, and a voltage applying means for applying a predetermined voltage between the first electrode and the second electrode, the first electrode and the second electrode by applying voltage to the first electrode and the second electrode electrical characteristics is a storage device which recording is performed of the changed information, electric element or a small first region than the conductivity of ions the inter-electrode material layer, the electron or ion conductivity between the There is a layer having a large second region than the first region, in which is formed over the entire surface area between the second electrode and the inter-electrode material layer.
本発明による第2の記憶装置は、平坦な第1電極と、第1電極に対向配置された第2電極と、第1電極と第2電極との間に設けられた、電子またはイオンの伝導可能な電極間物質層と、第1電極と第2電極との間に所定の電圧を印加する電圧印加手段とを備え、第1電極および第2電極への電圧印加により第1電極と第2電極との間の電気的な特性が変化し情報の記録が行われる記憶装置であって、電子またはイオンの伝導度が電極間物質層よりも小さな第1の領域と、電子またはイオンの伝導度が第1の領域よりも大きな第2の領域とを有する層が、第2電極と電極間物質層との間に形成されているものである。 The second storage device according to the present invention includes a first electrode flat, and a second electrode arranged opposite to the first electrode, provided between the first electrode and the second electrode, the electron or ion-conducting and the inter-electrode material layer capable, and a voltage applying means for applying a predetermined voltage between the first electrode and the second electrode, the voltage applied to the first electrode and the second electrode and the first electrode second a memory device electrical characteristics record of the changed information is between the electrodes, and the small first region conductance of electrons or ions than the inter-electrode material layer, the electron or ion conductivity There are those in which a layer having a large second region than the first region, are formed between the second electrode and the inter-electrode material layer.

また、本発明による第1の記憶装置の製造方法は、 第1電極と、第1電極に対向配置された第2電極と、第1電極と第2電極との間に設けられた、電子またはイオンの伝導可能な電極間物質層と、第1電極と第2電極との間に所定の電圧を印加する電圧印加手段とを備え、第1電極および第2電極への電圧印加により第1電極と第2電極との間の電気的な特性が変化し情報の記録が行われる記憶装置の製造方法であって、第 2電極と電極間物質層との界面領域全体にわたって 、電子またはイオンの伝導度が電極間物質層よりも小さな材料からなる層を形成する工程と、 第1電極と第2電極との間に電圧を印加し、前記層に、電子またはイオンの伝導度が電極間物質層よりも小さな第1の領域と、電子またはイオンの伝導度が前記第1の領域よ Further, the manufacturing method of the first storage device according to the present invention includes a first electrode, a second electrode arranged opposite to the first electrode, provided between the first electrode and the second electrode, electrons or and conducting possible inter-electrode material layer of ions, and a voltage applying means for applying a predetermined voltage between the first electrode and the second electrode, the first electrode by a voltage applied to the first electrode and the second electrode When a method of manufacturing a memory device electrical characteristics record of the changed information is between the second electrode over the entire interface region between the second electrode and the inter-electrode material layer, the electron or ion-conducting a step of degrees to form a layer of a smaller material than the inter-electrode material layer, a voltage is applied between the first electrode and the second electrode, the layer, between the conductivity of the electrons or ions electrode material layer a small first region than the conductivity of the electrons or ions said first region も大きな第2の領域とを形成する工程とを含むものである。 Also it is intended to include a step of forming a large second region.
本発明による第2の記憶装置の製造方法は、平坦な第1電極と、第1電極に対向配置された第2電極と、第1電極と第2電極との間に設けられた、電子またはイオンの伝導可能な電極間物質層と、第1電極と第2電極との間に所定の電圧を印加する電圧印加手段とを備え、第1電極および第2電極への電圧印加により第1電極と第2電極との間の電気的な特性が変化し情報の記録が行われる記憶装置の製造方法であって、第2電極と電極間物質層との間に、電子またはイオンの伝導度が電極間物質層よりも小さな材料からなる層を形成する工程と、第1電極と第2電極との間に電圧を印加し、前記層に、電子またはイオンの伝導度が電極間物質層よりも小さな第1の領域と、電子またはイオンの伝導度が前記第1の領域よりも大きな第2の領 The second method for fabricating a memory device according to the present invention includes a first electrode flat, and a second electrode arranged opposite to the first electrode, provided between the first electrode and the second electrode, electrons or and conducting possible inter-electrode material layer of ions, and a voltage applying means for applying a predetermined voltage between the first electrode and the second electrode, the first electrode by a voltage applied to the first electrode and the second electrode When a method of manufacturing a memory device electrical characteristics record of the changed information is between the second electrode and between the second electrode and the inter-electrode material layer, the conductivity of the electron or ion a step than the inter-electrode material layer to form a layer of small material, a voltage is applied between the first electrode and the second electrode, the layer, the conductivity of the electrons or ions than the inter-electrode material layer small first area and a large second territory than the electron or the first region is ion conductivity とを形成する工程とを含むものである。 It is intended to include a step of forming and.

本発明による記憶装置では、データの書き込みまたは消去時に、第1電極および第2電極に所定の電圧を印加すると、酸化還元反応活性物質を含む電極間物質層または第1電極(溶出電極)側から活性種がイオン化して溶出し、第2電極(対向電極)方向へ移動した後、第2電極側から電子を受け取って析出し、その結果、第1電極と第2電極との間の電極間物質層中に低抵抗の伝導径路が形成される。 In the storage device according to the invention, the writing or erasing of data, when a predetermined voltage is applied to the first electrode and the second electrode, the inter-electrode material layer or the first electrode (eluted electrode) side containing the redox reaction active material active species is eluted ionized, after moving to the second electrode (counter electrode) direction, receives electrons precipitated from the second electrode side, as a result, the electrodes between the first electrode and the second electrode low resistance conduction channel is formed in the material layer. この伝導径路は、電子等授受バリア層に設けられた第2の領域(ピンホール)に対応した狭い領域に形成され、電子等授受バリア層が存在しない従来構造に比べて、伝導径路の内部における酸化還元活性物質の析出濃度が高くなり、書き込み後の時間経過によらずほぼ一定の抵抗値を保持する。 The conduction channel is formed in a narrow region corresponding to the second area provided in electronic like transfer barrier layer (pinholes), as compared with the conventional structure in which electrons and the like transfer barrier layer does not exist, in the interior of the conduction channel precipitation concentration of redox-active substances increases, holds a substantially constant resistance regardless of the time after the writing.

本発明による記憶装置の製造方法では、 第2電極と電極間物質層との界面に電子またはイオンの伝導度が電極間物質層よりも小さな材料からなる層が形成されると共に、第1電極および第2電極への電圧印加によって電子等授受バリア層に電子またはイオンの授受可能な領域(第2の領域)が形成される。 In the method of manufacturing the memory device according to the present invention, with a layer of electron or ion conductivity at the interface between the second electrode and the inter-electrode material layer is made of smaller material than the inter-electrode material layer is formed, the first electrode and transfer region capable of electrons or ions to electrons and the like transfer barrier layer (second region) are formed by the voltage applied to the second electrode.

本発明の記憶装置によれば、第2電極と電極間物質層との間の界面領域に電子等授受バリア層を設け、この電子等授受バリア層に局所的に電子またはイオンの授受可能な領域(第2領域)を設けるようにしたので、データの書き込みまたは消去時に、第1電極および第2電極に所定の電圧を印加することにより、第1電極と第2電極との間の電極間物質層中の、電子等授受バリア層に設けられた第2の領域に対応した狭い領域に、析出金属の密度が濃く、かつ化学的に安定な低抵抗の伝導径路が形成される。 According to the storage device of the present invention, the electrons and the like transfer barrier layer in the interface region provided, you can exchange area of ​​locally electrons or ions to the electrons and the like transfer barrier layer between the second electrode and the inter-electrode material layer since such (second region) to provide, when writing or erasing data, by applying a predetermined voltage to the first electrode and the second electrode, the inter-electrode material between the first electrode and the second electrode in the layer, in a narrow region corresponding to the second area provided in electronic like transfer barrier layer, darker density of the deposited metal, and chemically stable low resistance conduction channel is formed. よって、電圧印加後の時間経過によらずほぼ一定の抵抗値を保持することができ、データを長時間安定して保持することができる。 Therefore, it is possible to retain a substantially constant resistance regardless of the time after the voltage application, the data can be a long time stably retain. また、伝導径路の面積を低減できることから消費電力も逓減される。 Moreover, power consumption is decreasing because it can reduce the area of ​​the conduction channel.

また、本発明の記憶装置の製造方法によれば、第2電極と電極間物質層との界面に、電子またはイオンの伝導度の小さな材料からなる層を形成すると共に、 第1電極と第2電極との間に電圧を印加することによって、電子等授受バリア層に、電子またはイオンの授受可能な第2の領域を形成するようにしたので、上記本発明の記憶装置を容易に作製することができる。 According to the manufacturing method of the memory device of the present invention, the interface between the second electrode and the inter-electrode material layer, thereby forming a layer of a material having a low conductivity of electrons or ions, the first electrode and the second by applying a voltage between the electrodes, the electrons and the like transfer barrier layer, since to form the exchange possible second region of electrons or ions, can be easily manufactured memory device of the present invention can.

以下、本発明の実施の形態について、図面を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

〔第1の実施の形態〕 First Embodiment
図1は、本発明の第1の実施の形態に係る記憶装置の要部構成を表すものである。 Figure 1 shows a main configuration of a storage device according to a first embodiment of the present invention. この記憶装置は図示しないが例えばマトリックス状に配置された複数の記憶素子により構成されている。 The memory device is composed of a plurality of storage elements arranged in not shown for example a matrix. 1つの記憶素子は、基板10上に、対向配置した一対の電極11(第1電極)および電極12(第2電極)の間に電極間物質層13を挟持した構造を有しており、また、電極11および電極12に対して所定の電圧を印加するための電圧印加手段(図示せず)を備えている。 One storage element, on the substrate 10 has a structure which sandwiches the inter-electrode material layer 13 between the pair of electrodes 11 disposed facing (first electrode) and the electrode 12 (second electrode), and , and a voltage applying means for applying a predetermined voltage (not shown) to the electrodes 11 and the electrode 12. 電極11と電極12との間において電極間物質層13の周囲は層間絶縁膜(図示せず)により囲まれている。 Around the inter-electrode material layer 13 between the electrode 11 and the electrode 12 is surrounded by an interlayer insulating film (not shown). なお、複数の記憶素子それぞれには、各素子への電気的アクセスを制御するための能動素子(トランジスタ)(図示せず)が対応して配置されており、これにより1のメモリセルが構成されている。 Note that each of the plurality of storage elements are arranged active element for controlling electrical access (transistor) (not shown) corresponding to each element, it is thereby first memory cell is constituted ing.

一方の電極、例えば電極12と電極間物質層13との界面には電子等授受バリア層14が形成されている。 One electrode, for example, the interface between the electrode 12 and the inter-electrode material layer 13 are formed such as electrons transfer barrier layer 14. 電子等授受バリア層14は、例えば、電極間物質層13の酸化物、または酸化ニッケル(NiOx ),酸化チタン(TiOx )若しくは酸化シリコン(S iOx )などの電極反応阻害物質により形成されており、電極11および電極12への電圧の印加の有無にかかわらず、第1電極11と第2電極12との間での、電圧の印加により第1電極11の内部または表面若しくは近傍において生じたイオン若しくは電子(以下,電子等という)の授受を制限しまたは遮断する機能を有するものである。 Electronic like transfer barrier layer 14 is, for example, oxides of the inter-electrode material layer 13, or nickel oxide (NiOx), which is formed by the electrode reaction inhibiting materials such as titanium (TiOx) or oxide silicon oxide (S IOx), or without application of a voltage to the electrodes 11 and 12, ions generated in the interior or on the surface or near the electrodeposition by the application of pressure of the first electrode 11 between the first electrode 11 and the second electrode 12 or electronic (hereinafter, referred to as electronic, etc.) and has a function of limiting the transfer or blocking. すなわち、この電子等授受バリア層14は、電極間物質層13あるいは電極11に含まれる銀が陽イオン化して溶出する反応が発生するような電位(正の電位)を電極11に与えても、イオン化した銀が対向する電極12から電子を受け取って析出する反応(析出反応)が発生しないようにする層である。 That is, the electrons and the like transfer barrier layer 14, be given a potential (positive potential) such that the reaction that silver contained in the inter-electrode material layer 13 or the electrode 11 is eluted cationized occurs electrodes 11, silver ionized is a layer reaction (precipitation reaction) to not occur to precipitate receives electrons from the electrode 12 facing.

但し、この電子等授受バリア層14には局所的にピンホール(開口)14aが設けられており、このピンホール14a内部には電極間物質層13を構成する物質が充填されている。 However, this is an electronic or the like transfer barrier layer 14 is provided with locally pinhole (aperture) 14a, material constituting the inter-electrode material layer 13 is filled inside the pinhole 14a. すなわち、このピンホール14aにおいては、他の領域において電子等の授受が制限されるのに対して、第1電極11と第2電極12との間で電子等の授受が可能となっている。 That is, in this pinhole 14a, while the transfer of electrons or the like in other areas is limited, which enables transfer of electrons and the like between the first electrode 11 and the second electrode 12. 以下、電極12と電極間物質層13との界面に沿った面において、電子等授受バリア層14のうちピンホール14aの占める領域(電子等の授受が可能な領域)を第2の領域、第2の領域を除く部分が占める領域(電子等の授受が制限される領域)を第1の領域と称する。 Hereinafter, the interface plane along the between the electrode 12 and the inter-electrode material layer 13, the second region an area occupied by the pinhole 14a (space can exchange electrons and the like) of the electrons and the like transfer barrier layer 14, the the region occupied by the portion excluding the second region (region where transfer of electrons or the like is restricted) is referred to as a first region. なお、第1の領域は、電子等の授受が完全に遮断される領域でなくてもよく、 第2の領域に比べて相対的に電子等の授受が制限されるものであればよい。 The first region may not be the area where transfer of electrons or the like is completely cut off, as long as it transfers relatively electrons or the like is limited compared to the second region.

この電子等授受バリア層14のうち、ピンホール14aの占める第2の領域の面積は、後述のデータ保持の観点から極力狭く、少なくとも第1の領域の面積よりも小さいことが好ましい。 Among such as electrons transfer barrier layer 14, the area of ​​the second region occupied by pinholes 14a is as small as possible in view of the later data retention, it is preferably smaller than the area of ​​at least the first region. 具体的には、ピンホール14aは、例えば、直径100nmの円形またはそれと同等の面積の形状を有するものとする。 Specifically, the pin holes 14a, for example, have the shape of a circular or equivalent area and its diameter 100 nm.

電極11および電極12は、例えば膜厚100nmのチタンタングステン(TiW)層により形成されている。 Electrode 11 and the electrode 12 is formed by, for example, a thickness of 100nm of titanium tungsten (TiW) layer. なお、電極11,12は、その他、銀(Ag)や銅(Cu)により形成されていてもよく、あるいは、アルミニウム(Al)等の電極母材に酸化・還元種を含むものであってもよい。 Incidentally, electrodes 11 and 12, other, silver (Ag) or copper (Cu) may be formed by, or even those containing redox species to the electrode base metal such as aluminum (Al) good. 電極11および電極12の各膜厚は、一般的な半導体装置に用いられる程度の膜厚でよいが、ここでは、例えば電極11は膜厚100nm、電極12は膜厚100nmである。 Each thickness of the electrode 11 and the electrode 12 is good in thickness that are used in general semiconductor device, where, for example, an electrode 11 has a thickness 100 nm, electrode 12 is a film thickness 100 nm.

電極間物質層13は、電極11および電極12間にあってイオン伝導性若しくは電子伝導性を有する層であり、例えば、酸素(O),硫黄(S),セレン(Se),テルル(Te)などのカルコゲナイド材料と、ゲルマニウム(Ge),シリコン(Si),アンチモン(Sb)およびインジウム(In)からなる群のうち少なくとも1種とを含むアモルファス薄膜を母材とする物質、例えばGeSbTeGdにより形成されている。 Inter-electrode material layer 13, the electrode 11 and the electrode 12 in time is a layer having ionic conductivity or electronic conductivity, for example, oxygen (O), in sulfur (S), selenium (Se), such as tellurium (Te) and chalcogenide material, germanium (Ge), silicon (Si), and an amorphous thin film containing at least one of the group consisting of antimony (Sb) and indium (in) is formed substance to the base material, for example by GeSbTeGd . その膜厚は例えば70nmである。 It has a thickness of 70nm, for example. この電極間物質層13は、例えば蒸着により形成したものである。 The inter-electrode material layer 13, for example, those formed by deposition.

電極間物質層13には酸化還元反応活性物質(レドックス活性種)15が含まれており、この酸化還元反応活性物質15が、データの書き込み(または消去)時に電極11および電極12への電圧の印加状態に応じて酸化あるいは還元され、その結果、電極11と電極12との間に電子またはイオンの伝導径路16 (図3)が形成され、あるいは消滅するようになっている。 The inter-electrode material layer 13 includes a redox reaction active material (redox active species) 15, the oxidation-reduction active agent 15, the data write (or erase) at a voltage to the electrodes 11 and 12 It is oxidized or reduced in accordance with the applied state, and as a result, conduction channel 16 of electrons or ions (Fig. 3) is formed between the electrodes 11 and the electrode 12, or so as to disappear. そして、この伝導径路16は、本実施の形態においては、電子等授受バリア層14のうちピンホール14aに対応する狭い領域に形成されるようになっている。 Then, the conduction channel 16, in this embodiment, and is formed in a narrow region corresponding to the pin hole 14a of the electrons and the like transfer barrier layer 14.

酸化還元反応活性物質15は、例えば、銀(Ag),銅(Cu),ニッケル(Ni)、コバルト(Co),クロム(Cr),チタン(Ti),タンタル(Ta),鉄(Fe),アルミニウム(Al),バナジウム(V)など金属や、シリコン(Si)やゲルマニウム(Ge)などの半導体が挙げられる。 Redox reaction active material 15, for example, silver (Ag), copper (Cu), nickel (Ni), cobalt (Co), chromium (Cr), titanium (Ti), tantalum (Ta), iron (Fe), aluminum (Al), a metal or the like vanadium (V), include a semiconductor such as silicon (Si) or germanium (Ge). 更に、酸化タングステン(WO3 )の還元体(HxWO3 )や、バナジウム(V)の酸化物も同様の機能を有するものであり、これらを酸化還元反応活性物質15としてもよい。 Furthermore, reductant (Hx WO3) and tungsten oxide (WO3), those having an oxide a similar function of vanadium (V), these may be a redox reaction active material 15. 以下、この物質15が酸化されて陽イオンとなったものを溶出イオンと呼ぶものとする。 Hereinafter, the material 15 is oxidized is referred to as the elution ionic and was the cation. 銀の場合には、陽イオン(溶出イオン)は1価のAg +である。 In the case of silver, the cation (elution ion) is monovalent Ag +.

上記記憶装置は以下のようにして製造することができる。 The storage device can be manufactured as follows.

すなわち、電極11上に例えばGeSbTeGdにより電極間物質層13を形成した後、窒素と酸素の混合雰囲気中で例えば400℃の温度で加熱処理を行い、前記電極間物質層に含まれる物質の酸化物からなる電子等授受バリア層14を形成する。 That is, after forming the inter-electrode material layer 13 by on the electrode 11, for example GeSbTeGd, a mixed atmosphere of nitrogen and oxygen subjected to a heat treatment at a temperature of, for example, 400 ° C., oxides of substances contained in the inter-electrode material layer forming an electronic like transfer barrier layer 14 made of. また別の実施の形態としては、電極間物質層13を例えば蒸着により形成した後、電子授受バリア層14を形成するための被酸化物質、例えばニッケル(Ni)若しくはチタン(Ti)若しくはシリコン(Si)を、例えば蒸着により形成し、さらにこの後で、例えば窒素と酸素の混合雰囲気中で加熱処理を行い、電子等授受バリア層14を形成する。 As another embodiment may also, after forming the inter-electrode material layer 13 such as evaporation, oxidizable substances for forming the electron transfer barrier layer 14, for example, nickel (Ni) or titanium (Ti) or silicon (Si ), for example formed by vapor deposition, further after this, heat treatment is performed, for example, in a mixed atmosphere of nitrogen and oxygen, to form an electron such transfer barrier layer 14. さらに別の実施の形態としては、電極間物質層13を例えば蒸着により形成した後、例えば酸化ニッケル(NiOx)や酸化チタン(TiOx),酸化シリコン(SiOx)などの電子授受バリア層14を、例えば蒸着により形成する。 As yet another embodiment, after forming the inter-electrode material layer 13 such as evaporation, for example, nickel oxide (NiOx) or titanium oxide (TiOx), the electron transfer barrier layer 14 such as silicon oxide (SiOx), e.g. It is formed by evaporation. その後、この電子等授受バリア層14上に例えば蒸着法により電極12を形成し、続いて、電極11と電極12との間に所定の電圧を印加し、電子等授受バリア層14に例えば500μAの電流を流すことによって電子等授受バリア層14を局所的に破壊し、電極12の表面での電子等の授受を可能にするためのピンホール14aを形成する。 Thereafter, an electrode 12 is formed on the electron such transfer barrier layer 14, for example by vapor deposition, followed by applying a predetermined voltage between the electrode 11 and the electrode 12, the electrons and the like transfer barrier layer 14, for example 500μA of locally destroy electronic like transfer barrier layer 14 by applying a current to form a pinhole 14a for allowing transfer of electrons or the like in the surface of the electrode 12.

本実施の形態の記憶装置では、電極11および電極12に所定の電圧を印加することにより、図3に示したように、電極11と電極12との間の、電子等授受バリア層14のピンホール14Aの大きさに対応した狭い領域に伝導径路16を形成してデータの書き込み(あるいは消去)が行われる。 In the storage device of this embodiment, by applying a predetermined voltage to the electrodes 11 and 12, as shown in FIG. 3, between the electrode 11 and the electrode 12, pins such as electrons transfer barrier layer 14 forming a conduction channel 16 in a narrow region corresponding to the size of the hole 14A write data (or erase) is performed. なお、その詳細な作用効果の説明については,第2実施の形態のそれと併せて後述する。 Note that the description of the detailed operation and effects will be described later together with that of the second embodiment.

〔第2の実施の形態〕 Second Embodiment
図2は本発明の第2の実施の形態の構成を表すものである。 Figure 2 illustrates the configuration of a second embodiment of the present invention. 上記第1の実施の形態では、銀(Ag)などの酸化還元反応活性物質15を電極11,12間の電極間物質層13内に含有させたものとしたが、本実施の形態では、酸化還元反応活性物質15を電極11中に固溶または分散させたものである。 In the first embodiment, silver (Ag) was assumed that the redox reaction active material 15 is contained in the inter-electrode material layer 13 between the electrodes 11 and 12, such as, in this embodiment, oxide it is obtained a reduction active agent 15 is dissolved or dispersed in the electrode 11. その他の構成、および作用効果は第1の実施の形態と同様である。 Other configurations and operational effects are the same as in the first embodiment.

上記第1の実施の形態の記憶装置を用いて、図7での評価と同様に、約1.0KΩの抵抗を形成する書き込み処理を行い(すなわち、電極11と電極12との間に低抵抗の伝導径路16を形成し)、書き込み後の時間経過に対する抵抗値の変化率を測定した。 Using the storage device of the first embodiment, similarly to the evaluation in FIG. 7, it performs the writing process for forming a resistance of about 1.0Keiomega (i.e., low resistance between the electrode 11 and the electrode 12 the conduction channel 16 is formed) to measure the rate of change in resistance value with respect to time after the writing. 図4のBは、その評価結果を、図6で示した従来構造の記憶装置の場合の評価結果(図7のA)と共に表したものである。 B of FIG. 4, the evaluation results, a representation with evaluation result for the storage device of the conventional construction shown in FIG. 6 (A in Figure 7). 前述のように、従来構造の記憶装置の場合には、低抵抗状態となるように形成した伝導径路104における抵抗値が、書き込み後の時間経過と共に高抵抗値方向に遷移してしまった。 As described above, in the case of the storage device of the conventional structure, the resistance value of the conduction channel 104 was formed to have a low resistance state, it had transitioned to a high resistance value direction with time after the writing. これに対して、第1の実施の形態の記憶装置の場合には、書き込み後の時間経過による伝導径路16の抵抗値の変化がほとんど発生しなかった。 In contrast, in the case of the storage device of the first embodiment, change in the resistance of the conduction channel 16 over time after writing is hardly generated. これは第2の実施の形態の記憶装置においても同様であった。 This was the same in the storage device of the second embodiment. この原因は以下のように推察することができる。 This cause can be inferred as follows.

すなわち、第1,第2の実施の形態の構造の記憶装置の場合、酸化還元反応活性物質15を含む電極間物質層13または溶出電極(電極11)側から活性種がイオン化して溶出し、対向電極(電極12)方向へ移動した後、電極12側から電子を受け取って、再び析出する、若しくは電極12側から、2つの電極11と電極12との間にあって高抵抗状態となっている電極間物質層13を通って流れてくる電子と再結合して析出する。 That is, first, when the storage device of the structure of the second embodiment, the inter-electrode material layer 13 or elution electrode active species from (electrode 11) side containing the redox reaction active material 15 is eluted ionized, after moving to the counter electrode (electrode 12) direction, receives electrons from the electrode 12 side, and again precipitated, or from the electrode 12 side, a high resistance state there between two electrodes 11 and the electrode 12 the electrode It precipitated recombine with electrons flowing through between material layer 13. その結果、電極12側から電極11側へと電子またはイオンが伝導する伝導経路16が形成される。 As a result, the conduction path 16 from the electrode 12 side to the electrode 11 side electron or ion conduction is formed. これは従来の記憶装置においても同様である。 This also applies to the conventional storage device.

ここで、従来構造の記憶装置では、溶出電極(電極101)側から溶出して、対向電極(電極102)方向に移動してきたイオンは、電極102全面のいかなる場所においても、電極102から電子を受け取って析出される。 Here, in the storage device of the conventional structure, eluted from the elution electrode (electrode 101) side, the counter electrode ions moved to (the electrode 102) direction, in any place of the electrode 102 over the entire surface, electrons from the electrode 102 It is deposited received. また、従来構造の記憶装置では、電極101側から高抵抗状態の電極間物質層103を通って電極102側へと流れる電子の流れは、電極102のほぼ全面において発生している。 Further, in the storage device of the conventional structure, the flow of electrons flowing from the electrode 101 side through the inter-electrode material layer 103 in the high resistance state to the electrode 102 side is generated in almost entire surface of the electrode 102. 従って、上記のイオンが電極102側から流れて来る電子と再結合する領域すなわち伝導径路104も、図6(B)では比較的狭く描いているものの、実際には素子の断面積全体に渡っている。 Therefore, region or conduction channel 104 above ions are recombined with electrons flowing from the electrode 102 side, but depicts relatively narrow in FIG. 6 (B), the actually throughout the cross-sectional area of ​​the element there. このため、一定の時間内に一定の電流を流してイオンの溶出および析出を行わせた場合、例えば電極101と電極102との間に1Vの電圧を印加し、2つの電極間に1mAの電流を流すことにより、1KΩの抵抗値の伝導経路104を形成させた場合、析出した酸化還元反応活性物質は、素子内部の比較的広い部分に分布してしまい、結果として、単位体積あたりの活性種密度は低いものとなる。 Therefore, when to perform the ion elution and precipitation by flowing a constant current within a certain time, a voltage of 1V is applied between the example electrode 101 and the electrode 102, 1 mA of current between the two electrodes by flowing, if to form a conduction path 104 of the resistance value of 1K ohm, precipitated redox reaction active substances may cause distributed over a relatively large portion of the internal elements, as a result, active species per unit volume density is low. すなわち、伝導経路104の内部における析出した酸化還元活性種の濃度が低く、かつ断面積の大きな伝導経路104が形成される。 That is, low redox active species concentration deposited in the interior of the conducting path 104, and a large conduction path 104 of the cross-sectional area is formed.

従来構造の記憶装置において、書き込み後の時間経過と共に抵抗値が上昇してしまう現象は、上に述べた伝導経路104の形成メカニズムに基づいて説明される。 The storage device of a conventional structure, a phenomenon in which the resistance value rises with the lapse of time after writing are described based on the formation mechanism of conduction path 104 mentioned above. すなわち、伝導経路104の内部において、析出した酸化還元活性種の濃度が低いということは、伝導経路104の内部における活性種の各原子の間の距離が大きく、このために、活性種の各原子間の結び付きが弱いと考えられる。 That is, in the interior of the conducting path 104, that is precipitated redox active species concentration is low, a large distance between the active species of each atom in the interior of the conducting path 104, for this, each atom of the active species link between is considered to be weak. その結果、書き込み後の時間経過と共に伝導経路104中の活性種が経路外部へと拡散する現象が発生し、電気抵抗が上昇したと説明できる。 As a result, a phenomenon in which the active species to diffuse into the path outside occurred over time in the conduction path 104 after programming, can be explained with the electric resistance increased.

従来構造の記憶装置において、書き込みを行うために印加する電圧の印加時間を変化させた場合の、抵抗値の変化状態を図8に示した。 The storage device of a conventional structure, as shown in the case of changing the application time of the voltage applied for writing, the state of change of the resistance value in FIG. 書き込み時間が短くなるに従って書き込み直後の抵抗値が上述の1.0KΩよりさらに高くなっていった。 Resistance value immediately after writing became even higher than 1.0KΩ above according to the write time is shortened. この現象は、上に述べた伝導経路104の形成メカニズムによって説明される。 This phenomenon is explained by the formation mechanism of the conduction path 104 mentioned above. すなわち、書き込みを行うための電圧印加時間が短い場合、特に伝導経路104の内部における析出した酸化還元活性種の濃度が低いため、伝導経路104の抵抗は十分な低抵抗にはならない。 That is, when the voltage applying time for writing is short, especially for the low concentration of the redox active species deposited in the interior of the conducting path 104, the resistance of the conduction path 104 is not a sufficiently low resistance. 書き込みを行うための電圧印加時間を長くするにつれて、電子伝導経路104の内部で電子を受け取って析出するイオンの量が多くなるため、伝導経路104の内部での析出した活性種の濃度が高くなり、その結果伝導経路104は低抵抗な状態になったと説明できる。 As the voltage application time to be longer for writing, the amount of ions to be deposited receives electrons within the electron conduction path 104 is increased, the higher the precipitated active species concentration inside the conduction path 104 as a result the conduction path 104 can be described as it becomes a low resistance state.

さらに、従来構造の記憶装置では、書き込み時間が短く、書き込み直後の抵抗値が高い状態のものほど、書き込み後の時間変化による抵抗値の変化率が大きかった。 Further, in the storage device of the conventional structure has a short write time as those of the state of high resistance value immediately after writing, the rate of change of resistance value due to time changes after writing is larger. この現象も、上に述べたメカニズムによる説明できる。 This phenomenon can be explained by the mechanism described above. すなわち、書き込み直後の抵抗値が高い状態のものほど、伝導経路104の内部における活性種の濃度が低く、すなわち活性種各原子の間の距離が大きい。 That, as those of the state of the resistance value is high immediately after writing a low active species concentration inside the conducting path 104, i.e. a large distance between the active species each atom. このため、書き込み直後の抵抗値が高い状態のものほど、活性種各原子間の結び付きが弱く、書き込み後の時間経過と共に伝導経路104中の活性種が経路外部へと拡散する現象がより多く発生し、電気抵抗がより大きく変化したものである。 Thus, as those in the state of high resistance value immediately after writing, weak links between active species each atom, a phenomenon more generated active species conductive pathway 104 with time after the writing is diffused into the path outside and one in which electric resistance is changed larger.

これに対して、第1,第2の実施の形態における記憶装置の場合、対向電極(電極12)と電極間物質層13との界面には、殆どの領域で電子等の授受が行われないように電子等授受バリア層14が形成されている。 In contrast, if the storage device in the first and second embodiments, the interface between the counter electrode (the electrode 12) and the inter-electrode material layer 13, transfer of electrons and the like is not performed in most areas electronic like transfer barrier layer 14 is formed so as. そして、おそらくは100nm未満と考えられるピンホール14Aの領域でのみ、電極間物質層13あるいは溶出電極(電極11)から移動してきたイオンが電子を受け取って析出することができる。 Then, it is possible to perhaps only in the region of the pin holes 14A which are considered to be less than 100 nm, ions moved from the inter-electrode material layer 13 or the elution electrode (electrode 11) is precipitated receive electrons. また、電極12側から電極間物質層13を通って電極11側へ向かう電子の流れも、このピンホール14Aの領域からのみ発生する。 Also, electrons flow from the electrode 12 side to the through inter-electrode material layer 13 electrode 11 side, generated only from the area of ​​the pinhole 14A. 従って、電極12側から電子を受け取ってのイオンの析出、および、電極12側からの電子電流との再結合によるイオンの析出とも、電極12上のピンホール14Aの領域から電極11へと向かう狭い領域で発生すると考えられる。 Therefore, precipitation from the electrode 12 side of the ion receives electrons, and, with recombination ion deposition by the electron current from the electrode 12 side, a narrow directed from the region of the pin holes 14A of the electrode 12 to the electrode 11 It is considered to be generated in the area. このため、一定の時間内に一定の電流を流してイオンの溶出および析出を行わせた場合、例えば従来の記憶素子と同様に、電極11と電極12との間に1Vの電圧を印加し、2つの電極間に1mAの電流を流すことにより、1KΩの抵抗値の電子伝導経路16を形成させた場合、析出した酸化還元活性種は、ピンホール14Aから電極11へと向かう狭い経路の内部に集中して析出し、結果として、伝導径路16における単位体積あたりの活性種密度は高いものとなる。 Therefore, when to perform the elution of ions and precipitation by flowing a constant current within a certain time, for example, as in the conventional memory element, a 1V voltage between the electrode 11 and the electrode 12 is applied, by passing a 1mA current between two electrodes, if allowed to form an electron conduction path 16 of the resistance value of 1K ohm, it precipitated redox-active species within a narrow path from the pinhole 14A to electrode 11 concentrated and precipitated, as a result, the active species density per unit volume in the conduction channel 16 becomes high. すなわち、内部における析出した酸化還元活性種の濃度が高くかつ断面積の小さな伝導経路16が形成されたと考えられる。 That is believed that small conduction path 16 of and cross-sectional area higher redox active species concentration deposited in the inside is formed.

本実施の形態の記憶装置においても、書き込み後の時間経過によらずほぼ一定の抵抗値を保つ現象は、上述した伝導経路16の形成メカニズムに基づいて説明することができる。 Also in the storage device of the present embodiment, the phenomenon to maintain a substantially constant resistance value regardless of the time elapsed after writing, it can be explained based on the formation mechanism of conduction paths 16 described above. すなわち、伝導経路16の内部において、析出した酸化還元活性種の濃度が高いということは、伝導経路16の内部における活性種の各原子の間の距離が小さく、このために、活性種の各原子間の結び付きが強いと考えられる。 That is, in the interior of the conducting path 16, that precipitated redox active species concentration is high, small distance between the active species of each atom in the interior of the conducting path 16, for this purpose, each atom of the active species link between is considered to be strong. その結果、書き込み後の時間経過と共に伝導経路16中の活性種が経路外部へと拡散する現象は発生し難く、ほぼ一定の抵抗値を保ったと考えられる。 As a result, a phenomenon in which the active species in the conduction path 16 with time after the writing is diffused into the path outside hardly occurs, is considered to have almost remained constant resistance value.

図5のBは、本実施の形態において書き込み電圧の印加時間を変化させた場合の抵抗値の変化を、図6に示した従来構造の記憶装置のデータ(図7のA)と共に示したものであるが、本実施の形態では、書き込み電圧の印加時間を変化させても、伝導径路16における抵抗値はほぼ一定であった。 B of FIG. 5, which changes in the resistance value when the present embodiment was varied application time of the write voltage, indicated with the data of the storage device of the conventional structure shown in FIG. 6 (A in Figure 7) although, in this embodiment, even by changing the application time of the write voltage, the resistance value of the conduction channel 16 was almost constant. この現象も上述した伝導経路16の形成メカニズムによって説明される。 This phenomenon is explained by the formation mechanism of the conduction path 16 described above. すなわち、電極11側から溶出した酸化還元活性種の析出する場所が、ピンホール14Aから電極11へと向かう狭い経路内部に限定されているため、電子伝導に寄与しない領域、つまり伝導経路16の外部に析出する活性種の量が少ない。 In other words, a place to deposit the redox active species eluted from the electrode 11 side, since it is limited to a narrow path inside toward the pinhole 14A to the electrode 11, a region that does not contribute to electronic conductivity, i.e. outside of the conduction path 16 the amount of active species deposited on a small. このため、書き込み電圧の印加時間が短くても、少量の活性種で、上に述べた高濃度の伝導経路16が形成されたものである。 Therefore, even if short application time of the programming voltage, with a small amount of active species, in which high concentrations of conductive paths 16 described above is formed. このようにして、本実施の形態では、書き込みデータを長期間にわたり安定に保持できる記憶装置を実現することが可能になる。 Thus, in this embodiment, it is possible to realize a memory device can be stably retained for a long period of time to write data.

なお、上記実施の形態においては、伝導径路16の形成をデータの書き込み動作として説明したが、伝導径路16の形成をデータの消去動作としてもよいことはいうまでもない。 In the above embodiment has been described the formation of conductive paths 16 as the write operation of the data, of course also be possible as a data erase operation in the formation of conductive paths 16.

本発明の記憶装置は、例えばバッテリにより駆動され、消費電力が少ないことが要求される携帯コンピュータ等のデバイスに有効であり、特に不揮発性のプログラマブルデバイスに利用することができる。 Memory device of the present invention, for example, is driven by a battery, it consumes less power is effective for a device of a portable computer or the like is required, in particular can be utilized in a non-volatile programmable device.

本発明の第1の実施の形態に係る記憶装置の構成を表す断面図である。 It is a cross-sectional view illustrating a configuration of a memory device according to a first embodiment of the present invention. 第2の実施の形態に係る記憶装置の構成を表す断面図である。 It is a cross-sectional view illustrating a configuration of a memory device according to the second embodiment. 記憶装置のデータ書き込み後の状態を表す断面図である。 It is a cross-sectional view showing a state after data writing of the storage device. 本発明の記憶装置のデータ保持特性を従来の記憶装置との比較において表す特性図である。 The data retention characteristics of the memory device of the present invention is a characteristic diagram illustrating in comparison with the conventional memory device. 本発明の記憶装置における書き込み時間と書き込み後の抵抗値との関係を従来の記憶装置との比較において表す特性図である。 The relationship between the resistance value of the write time and after writing in the storage device of the present invention is a characteristic diagram illustrating in comparison with the conventional memory device. 従来の記憶装置の構成を表す断面図である。 It is a sectional view showing a configuration of a conventional storage device. 従来の記憶装置のデータ保持特性を表す図である。 Is a diagram illustrating the data retention characteristics of the conventional memory device. 従来の記憶装置における書き込み時間と書き込み後の抵抗値との関係を表す特性図である。 It is a characteristic diagram illustrating the relationship between the resistance value of the write time and after writing in the conventional memory device.

符号の説明 DESCRIPTION OF SYMBOLS

11…電極(第1電極)、12…電極(第2電極)、13…電極間物質層、14…電子等授受バリア層、14A…ピンホール、15…酸化還元反応活性物質、16…伝導径路 11 ... electrode (first electrode), 12 ... electrode (second electrode), 13 ... inter-electrode material layer, 14 ... electronic like transfer barrier layer, 14A ... pinhole, 15 ... redox reaction active material, 16 ... conductive path

Claims (29)

  1. 第1電極と、 A first electrode,
    前記第1電極に対向配置された第2電極と、 A second electrode arranged opposite to the first electrode,
    前記第1電極と第2電極との間に設けられた、電子またはイオンの伝導可能な電極間物質層と、 And was, between electronic or ionic conductivity possible electrode material layer disposed between the first electrode and the second electrode,
    前記第1電極と第2電極との間に所定の電圧を印加する電圧印加手段とを備え、前記第1電極および第2電極への電圧印加により前記第1電極と前記第2電極との間の電気的な特性が変化し情報の記録が行われる記憶装置であって、 And a voltage applying means for applying a predetermined voltage between the first electrode and the second electrode, the first electrode and the second electrode by the previous SL voltage applied to the first electrode and the second electrode a memory device electrical characteristics record of the changed information is between,
    子またはイオンの伝導度が前記電極間物質層よりも小さな第1の領域と、電子またはイオンの伝導度が前記第1の領域よりも大きな第2の領域とを有する層が、前記第2電極と前記電極間物質層との間の界面領域全体にわたって形成されている Layer conductive element or ion conductivity with a small first region than the inter-electrode material layer, and an electron or a large second region conductivity than the first region of the ion, the second It is formed over the entire interface region between the and the electrode inter-electrode material layer
    ことを特徴とする記憶装置。 Storage device, characterized in that.
  2. 平坦な第1電極と、 A first electrode flat,
    前記第1電極に対向配置された第2電極と、 A second electrode arranged opposite to the first electrode,
    前記第1電極と第2電極との間に設けられた、電子またはイオンの伝導可能な電極間物質層と、 And was, between electronic or ionic conductivity possible electrode material layer disposed between the first electrode and the second electrode,
    前記第1電極と第2電極との間に所定の電圧を印加する電圧印加手段とを備え、前記第1電極および第2電極への電圧印加により前記第1電極と前記第2電極との間の電気的な特性が変化し情報の記録が行われる記憶装置であって、 And a voltage applying means for applying a predetermined voltage between the first electrode and the second electrode, between the first electrode and the second electrode by applying voltage to the first electrode and the second electrode a memory device electrical characteristics of the recording of the changed information is performed,
    電子またはイオンの伝導度が前記電極間物質層よりも小さな第1の領域と、電子またはイオンの伝導度が前記第1の領域よりも大きな第2の領域とを有する層が、前記第2電極と前記電極間物質層との間に形成されている Layer having a smaller first region than the conductivity of the electrons or ions said inter-electrode material layer, and an electron or a large second region conductivity than the first region of the ion, the second electrode is formed between said inter-electrode material layer
    ことを特徴とする記憶装置。 Storage device, characterized in that.
  3. 前記第1の領域と第2の領域とを有する層は、情報の書き込みおよび消去を行う以前に形成されている Layer having a first region and a second region is formed prior to performing the writing and erasing of information
    請求項1または2に記載の記憶装置。 Memory device according to claim 1 or 2.
  4. 前記第1の領域と第2の領域とを有する層は、前記第1の領域が前記第2の領域に比べて前記第2電極での電子等の授受が相対的に制限される、電子等授受バリア層である Wherein the first region and the layer having a second region, said first region transfer of electrons or the like in the second electrode as compared to the second area is relatively limited, such as electrons It is a transfer barrier layer
    請求項1乃至3のいずれか1項に記載の記憶装置。 Memory device according to any one of claims 1 to 3.
  5. 前記第1電極または前記第2電極または前記電極間物質層の内部若しくはその表面に酸化還元反応活性物質を含む Including a redox reaction active material inside or the surface of the first electrode or the second electrode or the inter-electrode material layer
    請求項1乃至4のいずれか1項に記載の記憶装置。 Memory device according to any one of claims 1 to 4.
  6. 前記電子等授受バリア層のうち、前記第2の領域の面積が第1の領域の面積よりも小さい Among the electrons and the like transfer barrier layer, the area of ​​the second region is smaller than the area of ​​the first region
    請求項4または5に記載の記憶装置。 Memory device according to claim 4 or 5.
  7. 前記第2の領域の面積は、 電子またはイオンの伝導度が前記電極間物質層よりも小さな材料からなる前記の層を前記第2電極と前記電極間物質層との間の界面領域全体に渡って形成した後、 前記第1電極と前記第2電極との間に所定の電圧を印加したときに前記の層が破壊して形成される電子またはイオンの伝導径路と同等の大きさを有する Area of the second region, across the layer conductivity of electrons or ions of small material than the inter-electrode material layer over the entire interface region between the second electrode and the inter-electrode material layer after forming Te, having electronic or conduction channel and same size of the ion the layers are formed by destroyed when a predetermined voltage is applied between the first electrode and the second electrode
    請求項4乃至6のいずれか1項に記載の記憶装置。 Memory device according to any one of claims 4 to 6.
  8. 前記第2の領域は、直径100nm以下の円形またはそれと同等の面積の形状を有する Said second region has a shape of a circular or equivalent area as it follows diameter 100nm
    請求項4乃至7のいずれか1項に記載の記憶装置。 Memory device according to any one of claims 4 to 7.
  9. 前記電極間物質層は、酸素(O),硫黄(S),セレン(Se)およびテルル(Te)(カルコゲナイド材料)のうちの少なくとも1種と、ゲルマニウム(Ge),シリコン(Si),アンチモン(Sb)およびインジウム(In)のうちの少なくとも1種とを含んで成るアモルファス薄膜を母材とする The inter-electrode material layer includes oxygen (O), sulfur (S), selenium (Se) and tellurium (Te) and at least one of (chalcogenide material), germanium (Ge), silicon (Si), antimony ( an amorphous thin film comprising at least one of sb) and indium (in) as a base material
    請求項3乃至8のいずれか1項に記載の記憶装置。 Memory device according to any one of claims 3 to 8.
  10. 前記電子等授受バリア層の一部が、前記電極間物質層に含まれる物質の酸化物、または酸化ニッケル(NiOx ),酸化チタン(TiOx )若しくは酸化シリコン(S iOx )により形成されている Some of the electrons and the like transfer barrier layer is formed by oxidation of the substances contained in the inter-electrode material layer, or nickel oxide (NiOx), titanium oxide (TiOx) or silicon oxide (S IOx)
    請求項4乃至9のいずれか1項に記載の記憶装置。 Memory device according to any one of claims 4 to 9.
  11. 前記酸化還元反応活性物質は前記電極間物質層に含有されている The redox reaction active material is contained in the inter-electrode material layer
    請求項5乃至10のいずれか1項に記載の記憶装置。 Memory device according to any one of claims 5 to 10.
  12. 前記酸化還元反応活性物質は、銀(Ag)または銅(Cu)である The redox reaction active material is a silver (Ag) or copper (Cu)
    請求項5乃至11のいずれか1項に記載の記憶装置。 Memory device according to any one of claims 5 to 11.
  13. 前記酸化還元反応活性物質は、 前記第1電極に含有されている The redox reaction active material is contained in the first electrode
    請求項5乃至10のいずれか1項に記載の記憶装置。 Memory device according to any one of claims 5 to 10.
  14. 前記第1電極および第2電極に所定の電圧を印加することにより、前記第1電極と第2電極との間に前記電子等授受バリア層における第2の領域に対応して電子またはイオンの伝導径路が形成される By applying a predetermined voltage to the first electrode and the second electrode, the conduction of electrons or ions corresponding to the second region in the electron such transfer barrier layer between the first electrode and the second electrode path is formed
    請求項4乃至13のいずれか1項に記載の記憶装置。 Memory device according to any one of claims 4 to 13.
  15. 前記第1電極および前記第2電極への電圧印加により、前記第1電極と前記第2電極との間の、前記電子等授受バリア層の第2領域から前記第1電極へ向かう領域に電子またはイオンの伝導径路が形成される By applying a voltage to the first electrode and the second electrode, wherein between the first electrode and the second electrode, electrons in a region toward the first electrode from the second region of the electrons and the like transfer barrier layer or conduction channel is formed of the ion
    請求項4乃至14のいずれか1項に記載の記憶装置。 Memory device according to any one of claims 4 to 14.
  16. 前記伝導径路の断面積は、前記電子等授受バリア層が存在しない場合に前記第1電極および前記第2電極に所定の電圧を印加することにより前記第1電極と第2電極との間に形成される伝導径路の断面積よりも小さい The cross-sectional area of the conduction channel is formed between the first electrode and the second electrode by applying a predetermined voltage to the first electrode and the second electrode when the electrons and the like transfer barrier layer is not present smaller than the cross-sectional area of the conduction channel to be
    請求項14または15に記載の記憶装置。 Memory device according to claim 14 or 15.
  17. 前記伝導径路中に存在する酸化還元活性種の濃度は、前記電子等授受バリア層が存在しない場合に前記第1電極および前記第2電極に所定の電圧を印加することにより前記第1電極と第2電極との間に形成される伝導径路中に存在する酸化還元活性種の濃度よりも高い The redox active species concentration present in the conduction path includes a first said first electrode by said electronic like transfer barrier layer to apply a predetermined voltage to the first electrode and the second electrode in the absence of higher than the concentration of redox-active species present in the conduction channel which is formed between the second electrode
    請求項14または15に記載の記憶装置。 Memory device according to claim 14 or 15.
  18. 情報の書き込み時または消去時に、前記第1電極と第2電極との間の電圧の印加状態に応じて、前記第1電極と第2電極との間に、電子またはイオンの伝導径路が形成され、あるいは消滅するようになっている Or erasing writing the information, depending on the state of application of voltage between the first electrode and the second electrode, between the first electrode and the second electrode, the conduction path of electrons or ions are formed , or is adapted to disappear
    請求項3乃至17のいずれか1項に記載の記憶装置。 Memory device according to any one of claims 3 to 17.
  19. 第1電極と、 A first electrode,
    前記第1電極に対向配置された第2電極と、 A second electrode arranged opposite to the first electrode,
    前記第1電極と第2電極との間に設けられた、電子またはイオンの伝導可能な電極間物質層と、 And was, between electronic or ionic conductivity possible electrode material layer disposed between the first electrode and the second electrode,
    前記第1電極と第2電極との間に所定の電圧を印加する電圧印加手段とを備え、前記第1電極および第2電極への電圧印加により前記第1電極と前記第2電極との間の電気的な特性が変化し情報の記録が行われる記憶装置の製造方法であって、 And a voltage applying means for applying a predetermined voltage between the first electrode and the second electrode, the first electrode and the second electrode by the previous SL voltage applied to the first electrode and the second electrode a method of manufacturing a memory device electrical characteristics between the recording of the changed information is performed,
    前記第2電極と前記電極間物質層との界面領域全体にわたって 、電子またはイオンの伝導度が前記電極間物質層よりも小さな材料からなる層を形成する工程と、 Throughout the interface region between the inter-electrode material layer and the second electrode, and forming a layer conductivity of electrons or ions of small material than the inter-electrode material layer,
    前記第1電極と第2電極との間に電圧を印加し、前記層に、電子またはイオンの伝導度が前記電極間物質層よりも小さな第1の領域と、電子またはイオンの伝導度が前記第1の領域よりも大きな第2の領域とを形成する工程と を含むことを特徴とする記憶装置の製造方法。 Wherein a voltage is applied between the first electrode and the second electrode, the layer, and a small first region than the conductivity of the electrons or ions said inter-electrode material layer, the conductivity of the electrons or ions said method of manufacturing a memory device which comprises a step of forming a large second region than the first region.
  20. 平坦な第1電極と、 A first electrode flat,
    前記第1電極に対向配置された第2電極と、 A second electrode arranged opposite to the first electrode,
    前記第1電極と第2電極との間に設けられた、電子またはイオンの伝導可能な電極間物質層と、 And was, between electronic or ionic conductivity possible electrode material layer disposed between the first electrode and the second electrode,
    前記第1電極と第2電極との間に所定の電圧を印加する電圧印加手段とを備え、前記第1電極および第2電極への電圧印加により前記第1電極と前記第2電極との間の電気的な特性が変化し情報の記録が行われる記憶装置の製造方法であって、 And a voltage applying means for applying a predetermined voltage between the first electrode and the second electrode, between the first electrode and the second electrode by applying voltage to the first electrode and the second electrode a method of manufacturing a memory device electrical characteristics of the recording of the changed information is performed,
    前記第2電極と前記電極間物質層との間に、電子またはイオンの伝導度が前記電極間物質層よりも小さな材料からなる層を形成する工程と、 Between the second electrode and the inter-electrode material layer to form a layer conductivity of electrons or ions of small material than the inter-electrode material layer,
    前記第1電極と第2電極との間に電圧を印加し、前記層に、電子またはイオンの伝導度が前記電極間物質層よりも小さな第1の領域と、電子またはイオンの伝導度が前記第1の領域よりも大きな第2の領域とを形成する工程と Wherein a voltage is applied between the first electrode and the second electrode, the layer, and a small first region than the conductivity of the electrons or ions said inter-electrode material layer, the conductivity of the electrons or ions said forming a large second region than the first region
    を含むことを特徴とする記憶装置の製造方法。 Method of manufacturing a memory device, which comprises a.
  21. 前記第1の領域と第2の領域とを有する層を、情報の書き込みおよび消去を実行する以前に形成する A layer having a first region and a second region, formed prior to executing the writing and erasing of information
    請求項19または20に記載の記憶装置の製造方法。 Method of manufacturing a memory device according to claim 19 or 20.
  22. 前記第1の領域と第2の領域とを有する層は、前記第1の領域が前記第2の領域に比べて前記第2電極での電子等の授受が相対的に制限される、電子等授受バリア層である Wherein the first region and the layer having a second region, said first region transfer of electrons or the like in the second electrode as compared to the second area is relatively limited, such as electrons It is a transfer barrier layer
    請求項19乃至21のいずれか1項に記載の記憶装置の製造方法。 Method of manufacturing a memory device according to any one of claims 19 to 21.
  23. 前記第1電極および前記第2電極への電圧印加により、前記電子またはイオンの伝導度が前記電極間物質層よりも小さな材料からなる前記層に第2の領域を形成する By applying a voltage to the first electrode and the second electrode, forming a second region in the layer conductivity of the electrons or ions of small material than the inter-electrode material layer
    請求項22に記載の記憶装置の製造方法。 Method of manufacturing a memory device according to claim 22.
  24. 前記電子またはイオンの伝導度が前記電極間物質層よりも小さな材料からなる前記層に電流を流すことにより前記第2の領域を形成する Forming said second region by supplying a current to the layer conductivity of the electrons or ions of small material than the inter-electrode material layer
    請求項22に記載の記憶装置の製造方法。 Method of manufacturing a memory device according to claim 22.
  25. 前記電子またはイオンの伝導度が前記電極間物質層よりも小さな材料からなる前記層を形成する際に流れる電流の大きさと、前記記憶装置への書き込み処理または消去処理の際に流れる電流の大きさとが異なる The magnitude of the current flowing at the time of forming the layer conductivity of the electrons or ions of small material than the inter-electrode material layer, and the magnitude of the current flowing during the write process or the erase operation to the memory device different
    請求項23または24に記載の記憶装置の製造方法。 Method of manufacturing a memory device according to claim 23 or 24.
  26. 前記電子またはイオンの伝導度が前記電極間物質層よりも小さな材料からなる前記層を局所的に破壊することにより前記第2の領域を形成する Forming said second region by locally destroying the layer conductivity of the electrons or ions of small material than the inter-electrode material layer
    請求項22乃至請求項25のいずれか1項に記載の記憶装置の製造方法。 Method of manufacturing a memory device according to any one of claims 22 to claim 25.
  27. 前記第2の領域として、前記電子等授受バリア層を貫通したピンホールを形成する As the second area to form a pinhole penetrating the previous SL electronic like transfer barrier layer
    請求項26に記載の記憶装置の製造方法。 Method of manufacturing a memory device according to claim 26.
  28. 前記電子またはイオンの伝導度が前記電極間物質層よりも小さな材料からなる前記層の電子またはイオン伝導度が局所的に大きくなるように変化させることにより前記第2の領域を形成する Forming said second region by an electronic or ionic conductivity of the layer conductivity of the electrons or ions of small material than the inter-electrode material layer is varied so as to locally increase
    請求項22乃至請求項25のいずれか1項に記載の記憶装置の製造方法。 Method of manufacturing a memory device according to any one of claims 22 to claim 25.
  29. 前記電子またはイオンの伝導度が前記電極間物質層よりも小さな材料からなる前記層を局所的に電子またはイオンの授受可能な領域に変化させることにより前記第2の領域を形成する Forming said second region by causing locally change the transfer region capable of electron or ion the layer conductivity of the electrons or ions of small material than the inter-electrode material layer
    請求項22乃至請求項25のいずれか1項に記載の記憶装置の製造方法。 Method of manufacturing a memory device according to any one of claims 22 to claim 25.
JP2004037861A 2004-02-16 2004-02-16 Storage device Active JP4834956B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004037861A JP4834956B2 (en) 2004-02-16 2004-02-16 Storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004037861A JP4834956B2 (en) 2004-02-16 2004-02-16 Storage device

Publications (2)

Publication Number Publication Date
JP2005229015A true JP2005229015A (en) 2005-08-25
JP4834956B2 true JP4834956B2 (en) 2011-12-14

Family

ID=35003463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004037861A Active JP4834956B2 (en) 2004-02-16 2004-02-16 Storage device

Country Status (1)

Country Link
JP (1) JP4834956B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007138703A1 (en) * 2006-05-31 2007-12-06 Renesas Technology Corp. Semiconductor device
WO2007148405A1 (en) * 2006-06-23 2007-12-27 Renesas Technology Corp. Semiconductor device
JP4868518B2 (en) * 2006-12-22 2012-02-01 シャープ株式会社 Resistive nonvolatile memory device and a manufacturing method thereof and a non-volatile semiconductor memory device
JP4967176B2 (en) * 2007-05-10 2012-07-04 シャープ株式会社 Variable resistive element and its manufacturing method and a nonvolatile semiconductor memory device
JPWO2008149605A1 (en) * 2007-06-04 2010-08-19 日本電気株式会社 The variable resistance element and a semiconductor device provided with this
JP5186841B2 (en) * 2007-08-29 2013-04-24 ソニー株式会社 Method for manufacturing method, and a storage device of the storage element

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2362283A1 (en) * 1999-02-11 2000-08-17 Arizona Board Of Regents Programmable microelectronic devices and methods of forming and programming same
US6784018B2 (en) * 2001-08-29 2004-08-31 Micron Technology, Inc. Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry
WO2003094227A1 (en) * 2002-04-30 2003-11-13 Japan Science And Technology Agency Solid electrolyte switching device, fpga using same, memory device, and method for manufacturing solid electrolyte switching device

Also Published As

Publication number Publication date Type
JP2005229015A (en) 2005-08-25 application

Similar Documents

Publication Publication Date Title
US7215564B2 (en) Semiconductor memory component in cross-point architecture
US6891749B2 (en) Resistance variable ‘on ’ memory
US7251152B2 (en) Memory circuit having memory cells which have a resistance memory element
US6881623B2 (en) Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device
US20030137869A1 (en) Programmable microelectronic device, structure, and system and method of forming the same
US20120074507A1 (en) Integration of an amorphous silicon resistive switching device
US7372065B2 (en) Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
US20030049912A1 (en) Method of forming chalcogenide comprsing devices and method of forming a programmable memory cell of memory circuitry
US20060109708A1 (en) Method for improving the thermal characteristics of semiconductor memory cells
US6825489B2 (en) Microelectronic device, structure, and system, including a memory structure having a variable programmable property and method of forming the same
US7728322B2 (en) Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
US20100252798A1 (en) Storage element, method of manufacturing same, and semiconductor storage device
US20060289847A1 (en) Reducing the time to program a phase change memory to the set state
US20100195371A1 (en) Memory element and memory device
US20060131555A1 (en) Resistance variable devices with controllable channels
US20120250395A1 (en) Selector type electronic device
US20060131556A1 (en) Small electrode for resistance variable devices
US6998312B2 (en) Microelectronic programmable device and methods of forming and programming the same
Waser Resistive non-volatile memory devices
US20030035314A1 (en) Programmable microelectronic devices and methods of forming and programming same
US20100193758A1 (en) Programmable metallization memory cell with planarized silver electrode
US20110194329A1 (en) Memory component, memory device, and method of operating memory device
US20060049390A1 (en) Resistively switching nonvolatile memory cell based on alkali metal ion drift
US8054674B2 (en) Variable resistive element, manufacturing method for same, and non-volatile semiconductor memory device
US6844608B2 (en) Reversible field-programmable electric interconnects

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110912

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250