JP4834058B2 - 最大デューティサイクルを高めた一定オン時間利用電圧調整器 - Google Patents

Description

この出願は２００６年９月１１日提出の米国特許出願第１１／５３０５４８号（平成１９年８月２２日提出の日本特許出願特願２００７−２１６１５３）「任意の等価直列抵抗を伴う出力キャパシタの利用を可能にするための固定オン時間制御利用電圧調整器におけるリプル発生」と少なくとも１名の共通の発明者を有する一部継続出願であり、同出願を参照してその出願の明細書の記載内容をこの明細書に組み入れる。

また、この出願はこの出願と同日付で提出され同一譲受人に譲渡された米国特許出願第１１／９５５，１５０号（平成２０年１２月１２日提出の日本特許出願特願２００８−３１７２６４「出力電圧精度を高めた内部リプル発生型の固定オン時間利用電圧調整器」）と関連しており、同出願を参照してその出願の明細書の内容をこの明細書に組み入れる。

この発明はスイッチング型電圧調整器、すなわちＤＣ−ＤＣ変換器に関し、より詳しくいうと、マルチモードオン時間・オフ時間制御利用型の一定オン時間バック電圧調整器に組み入れる制御スキームに関する。

ＤＣ電圧調整器、すなわちスイッチング型電圧調整器は一つのＤＣ電圧レベルをもう一つのＤＣ電圧レベルにエネルギー変換する。これらのタイプのスイッチング型電圧調整器はＤＣ−ＤＣ変換器とも呼ばれる。スイッチングモード電源と呼ばれることもあるスイッチング型電圧調整器は、キャパシタ、インダクタおよび変成器などの低損失回路部品と、入力側から出力側へのエネルギーの離散的パケット移送のためのオンオフ動作を行うパワースイッチとにより、電源供給機能を提供する。そのエネルギー移送の調整に饋還回路すなわち帰還回路を用い、回路の所望の負荷限界値の範囲内に一定出力電圧を維持するようにしている。

スイッチング型電圧調整器は、入力電圧のステップアップもしくはステップダウン、またはそれら両方の機能をもたらすように構成できる。より詳細に述べると、「バックコンバータ」とも呼ばれるバック（ｂｕｃｋ）スイッチング型電圧調整器は入力電圧をステップダウンし、「ブーストコンバータ」とも呼ばれるブーストスイッチング型電圧調整器は入力電圧をステップアップする。バック−ブーストスイッチング型電圧調整器、すなわちバック−ブースト変換器は、ステップアップ機能とステップダウン機能との両方をもたらす。

スイッチング型電圧調整器の動作は周知であり、次のとおり一般化して説明できる。すなわち、パワースイッチのオンへの切換時に出力フィルタ回路のインダクタにエネルギーを加えて、そのインダクタを流れる電流がビルドアップできるようにする。パワースイッチがオフになると、インダクタの両端子にかかる電圧が逆極性になり、電荷が出力フィルタ回路の出力キャパシタおよび負荷に転送される。その出力キャパシタによって出力電圧は比較的一定の電圧に維持される。同期制御動作のための第２のパワースイッチを用いることもある。

スイッチング型電圧調整器は、集積化した（内部）パワースイッチまたは外部パワースイッチを用いて構成することができる。スイッチング型電圧調整器を集積回路（ＩＣ）で構成してパワースイッチをそのＩＣに外付けした場合は、そのスイッチング電圧調整器ＩＣは「スイッチング型電圧調整器コントローラ」または変換器コントローラと呼ばれることもあり、それによって、そのコントローラが、比較的一定の出力電圧を発生するように出力フィルタ回路に接続した外付けパワースイッチ駆動用の制御信号を生ずることを表す。スイッチング型電圧調整器コントローラは、そのコントローラの電圧変換機能に応じて、バック（ｂｕｃｋ）コントローラ、ブーストコントローラ、またはバック−ブーストコントローラと呼ばれることもある。

固定オン時間制御付きのバックスイッチング型電圧調整器、すなわち「バック電圧調整器」は、パルス幅変調（ＰＷＭ）モード時の軽負荷動作の効率が高いこと、外部信号との同期を取りやすいこと、比較的長いオフ時間の制御が容易であること、高い入力電圧を低い出力電圧に調整するための固定のオン時間がごく短いこと、など重要な利点があるために、この業界で推賞されている。

固定オン時間（すなわち、一定オン時間）電圧調整器はリプルモード制御による電圧調整器の一つのタイプであり、ヒステレティック電圧調整器はリプルモード制御によるスイッチング型電圧調整器のもう一つのタイプである。概括的にいうと、リプルモード電圧調整器は出力信号の中のリプル成分に基づいて出力電圧を調整する。パワースイッチのスイッチング動作のために、スイッチング型電圧調整器は切換対象の出力インダクタを通じてリプル電流を生ずる。このリプル電流が、負荷と並列に挿入された出力キャパシタの等価直列抵抗（ＥＳＲ）を主因として出力電圧リプルとなって現れる。

ヒステレティック電圧調整器は、比較器を用いて、リプルを含む調整対象の出力電圧をヒステリシス制御電圧帯と比較する。ヒステリシス上限値以上では上記ヒステレティックコントローラが出力インダクタを低い値に切り換え、下限値以下では上記ヒステレティックコントローラが出力インダクタを高い値に切り換える。一方、固定オン時間電圧調整器は、上記ヒステレティックコントローラと同様に動作するものの、出力リプルが単一の基準点以下に下がったときは、固定時間長にわたり出力インダクタを高い値に切り換える。上記固定オン時間長の終わりの時点で出力リプルが依然として上記単一の基準点よりも低い場合は、出力インダクタを、固定のオン時間にわたり再び高い値に切り換える前に最小のオフ時間にわたり低い値に切り換える。

リプルモード制御による電圧調整器においては、上記出力リプルは出力電圧調整に有用ではあるものの、出力電圧の雑音成分および負荷電圧限界値の点では不都合である。したがって、出力リプルを最小に留める要求が低ＥＳＲキャパシタの設計および製造を促してきた。出力キャパシタのＥＳＲを下げると出力リプル信号を大幅に下げることができる。リプルを下げることによって、雑音を最小に抑えるとともに負荷電圧変動を低下させることができるが、リプルモードの電圧調整は困難になる。また、リプルの大きさを抑えると、比較電圧差が小さくなり、正確で迅速な比較が非常に困難になる。

そのために、固定オン時間電圧調整器のメーカーは、出力電圧に最小限のリプル電圧を確保して実効的リプルモード制御を実行できるようにするために、出力キャパシタの等価直列抵抗（ＥＳＲ）を最小値に定めている。すなわち、ＥＳＲ値の大きい出力キャパシタを固定オン時間電圧調整器すべてに用いることを余儀なくされる。出力キャパシタ自体のＥＳＲ値が十分に大きくないときは、所要リプル電圧最小値を生ずるための直列抵抗を出力キャパシタに加えることをメーカーが示唆することもある。

ＥＳＲ値の大きい出力キャパシタへの上述の要求を満たす一つの手法は、制御ループに電流饋還を加えるやり方である。もう一つの手法は、バーチャルリプル発生器を用いて、インダクタ電流比例のバーチャルリプルを内部的に発生するやり方である。これらの手法によって、リプルモード電圧調整器でもＥＳＲ値の小さい出力キャパシタを利用できるようになるが、電圧調整器はそれだけ複雑になりコスト高になる。

出力信号が最小値以上のリプル電圧成分を含むことが上述のとおり要求されるので、固定オン時間電圧調整器の用途は出力電圧中のリプル電圧成分の存在を許容する用途に限られる。また、ＥＳＲ値の大きいタンタルキャパシタよりは通常コスト安のセラミックキャパシタなどＥＳＲ値が零であるキャパシタは、制御ループの適切な動作に必要なＥＳＲ最小値条件を満たさないので利用できない。

ＵＳＰ ５ ７７３ ９６６ 特願２００７−２１６１５３

したがって、この発明の目的は単純な回路構成で所要リプル電圧を発生し最大デューティサイクルを高めた一定オン時間スイッチング型電圧調整器を提供することである。

この発明の一つの実施例によると、集積回路の形に構成されて入力電圧を受け、スイッチング出力電圧をスイッチ出力ノードに生ずるように饋還制御ループを用いてハイ側のスイッチおよびロウ側のスイッチを制御するバックスイッチング型電圧調整器であって、前記スイッチ出力ノードを前記集積回路に外付けしたＬＣフィルタ回路に接続して出力ノードにほぼ一定の大きさの調整ずみの電圧、すなわち饋還電圧ノードに饋還電圧を生ずる前記バックスイッチング型電圧調整器の内部の分圧器に饋還される調整ずみの電圧を生ずるようにしたバックスイッチング型電圧調整器において、前記ハイ側スイッチの制御のための第１の信号、すなわち第１のオン時間の経過時または最大オン時間の経過時に前記ハイ側スイッチをオフに切り換え、前記第１のオン時間が少なくとも最小オン時間であって前記饋還電圧が基準電圧以下に留まるとき前記最大オン時間に延長され、前記最大オン時間が第１の最大オン時間とその第１の最大オン時間よりも長い延長ずみの最大オン時間とを含み、前記第２の延長ずみの最大オン時間を、先行のスイッチングサイクルの期間中にハイ側スイッチに用いた場合に適用するオン時間制御回路を含むバックスイッチング型電圧調整器が得られる。

この発明のもう一つの側面によると、入力電圧を受け、スイッチング出力電圧をスイッチ出力ノードに生ずるように饋還制御ループを用いてハイ側のスイッチおよびロウ側のスイッチを制御するバックスイッチング型電圧調整器であって、前記スイッチ出力ノードをＬＣフィルタ回路に接続して出力ノードにほぼ一定の大きさの調整ずみの出力電圧、すなわち饋還電圧ノードに饋還電圧を生ずる前記バックスイッチング型電圧調整器の内部の分圧器に帰還される調整ずみの出力電圧を生ずるようにしたバックスイッチング型電圧調整器における方法において、前記ハイ側スイッチに対して、少なくとも最小オン時間の長さに等しく前記饋還電圧が基準電圧以下に留まるとき最大オン時間に延長される第１のオン時間長を設定する過程と、第１の最大時間またはその第１の最大オン時間よりも長い延長ずみの最大オン時間を最大オン時間として設定する過程と、先行のスイッチングサイクルの期間中に前記ハイ側スイッチに最小オフ時間が用いられていなかった場合に前記第１の最大オン時間を適用する過程と、先行のスイッチングサイクルの期間中に前記ハイ側スイッチに最小オフ時間を用いられていた場合に前記第２の、すなわち延長ずみの最大オン時間を適用する過程と、前記ハイ側スイッチをオフに切り換える第１の信号、すなわち前記第１のオン時間長の経過時、または前記第１もしくは第２の最大オン時間の経過時に前記ハイ側スイッチをオフに切り換える第１の信号を生ずる過程とを含む方法が得られる。

回路構成が単純で最大デューティサイクルを高めた一定オン時間利用型電圧調整器を提供できる。

この発明の原理によると、固定（一定）オン時間・最小オフ時間制御ループを用いたバックスイッチング型電圧調整器は、スイッチ出力電圧を用いて所要リプル電圧信号を内部で発生するとともに、そのリプル電圧信号を電圧調整器の饋還制御ループに注入するリプル注入回路を含む。発生すべきリプル電圧の大きさは、この電圧調整器と一体に組み入れることもでき外付けすることもできるフィードフォワードキャパシタによって調整する。このようにして、このバック電圧調整器は、任意の値のＥＳＲを有する出力キャパシタに適応できるように形成できる。より詳しく述べると、このバック電圧調整器に接続した出力キャパシタのＥＳＲ値が大きい場合は、スイッチ出力電圧からリプルをほとんどまたは全く発生しないようにリプル注入回路をプログラムするようにフィードフォワードキャパシタを用いる。一方、上記出力キャパシタのＥＳＲ値が零またはそれに近い値である場合は、スイッチ出力電圧から所要のリプル電圧を生ずるリプル注入回路をプログラムするようにフィードフォワードキャパシタを用いる。

リプル注入回路を組み入れたこの発明のバックスイッチング型電圧調整器は、従来技術によるこの種の回路に比べて多数の利点を有する。まず、このスイッチング型電圧調整器は出力キャパシタのＥＳＲが如何なる値であっても対処できる。すなわち、リプルをほとんど含まない出力電圧を生ずるようにＥＳＲ値の小さいセラミックキャパシタなどの出力キャパシタを用いることを可能にする。一方、リプル注入回路により、スイッチ出力電圧を用いて、所要リプル電圧をそのリプル電圧が調整ずみ出力電圧に悪影響を及ぼさない形で内部的に発生できる。

この発明の一つの側面によると、リプル注入回路は、スイッチ出力電圧と饋還電圧との間に直列に接続して挿入した第１のキャパシタおよび第１の抵抗器と、出力電圧と饋還電圧との間に接続したフィードフォワードキャパシタとを併せ備える。一つの実施例では、上記第１のキャパシタおよび第１の抵抗器を、このバックスイッチング型電圧調整器の集積回路に上記抵抗器分圧回路と併せて搭載し、フィードフォワードキャパシタをそのスイッチング型電圧調整器集積回路に外付けで接続する。もう一つの実施例では、そのフィードフォワードキャパシタもスイッチング型電圧調整器集積回路に組み入れる。そのフィードフォワードキャパシタは、内付けの場合は、発生すべきリプルの所要量の調整のために所望のキャパシタンスを選択するようにプログラム可能な容量値を備えるキャパシタの形に形成できる。

この発明のもう一つの側面によると、一定オン時間・可変オフ時間饋還制御ループを用いるバッキングスイッチング型電圧調整器は、精度を高めたリプル注入回路、すなわち電圧調整器の饋還制御ループの中の饋還電圧ノードとは別の点にリプル電圧信号を注入するリプル注入回路を備える。この構成により、出力電圧の誤差は抑えられ、出力電圧の精度は著しく高められる。一つの実施例では、リプル注入回路に饋還電圧を受ける利得段を含み、その利得段の出力ノードにリプル電圧を注入する。饋還電圧増幅のために利得段を用い、その利得段をバイパスする点にリプル電圧信号を注入することによって、調整ずみ出力電圧に混入する電圧誤差を大幅に抑えることができる。

一つの実施例では、リプル注入回路に、饋還電圧および第１の基準電圧を受ける演算相互コンダクタンス増幅器（ＯＴＡ）の形で具体化した利得段を含める。このリプル注入回路は、スイッチング出力電圧と上記ＯＴＡの出力端子との間に直列接続で挿入した第１のキャパシタおよび第１の抵抗器をさらに備える。また、このリプル注入回路は出力電圧と上記ＯＴＡの出力端子との間に挿入したフィードフォワードキャパシタを含む。精度を高めたこのリプル注入回路をさらに詳しく述べる。

図１はこの発明の一つの実施例によるリプル注入回路を組み入れた固定オン時間・最小オフ時間バックスイッチング型電圧調整器の概略図である。図１を参照すると、バックスイッチング型電圧調整器システム１０は、出力ＬＣフィルタ回路に接続したバックスイッチング型電圧調整器（以下、「バック電圧調整器」ともいう）１００を含む。バック電圧調整器１００は入力電圧Ｖ_ＩＮを受けてスイッチ出力電圧Ｖ_ＳＷ（端子１０４）をインダクタＬ１および出力キャパシタＣ_ＯＵＴから成る出力ＬＣフィルタ回路に供給する。この出力ＬＣフィルタ回路は実質的に一定の大きさのＤＣ出力電圧Ｖ_ＯＵＴを出力電圧ノード１１４に生ずる。実際の具体的回路では、出力電圧Ｖ_ＯＵＴは図１に示すとおり負荷１１６を駆動するように供給する。出力キャパシタＣ_ＯＵＴは、図１に点線の直列回路で示すとおり、特定の値のＥＳＲを伴う。ＥＳＲが零である出力キャパシタを用いた場合は上記図１のＥＳＲの抵抗値は零であり抵抗器両端子短絡と等価になる。

バック電圧調整器１００は固定オン時間・可変オフ時間饋還制御ループを具体化している。この明細書では、固定オン時間を「一定オン時間」とも呼ぶ。以下の説明では、電圧調整器１００の固定オン時間饋還制御ループをまず述べ、その饋還制御ループに所望の量のリプルを注入するリプル注入回路を次に述べる。

図１を参照すると、バック電圧調整器１００は端子１０２に入力電圧Ｖ_ＩＮを受ける。一対のパワースイッチＭ１およびＭ２をその端子１０２と接地電位端子ＰＧＮＤ１０６との間に直列に接続する。この回路構成において、電圧調整器１００は、上記パワースイッチとそれ以外の回路部分との雑音分離のために、互いに別々の接地端子ＰＧＮＤおよびＳＧＮＤを含む。雑音分離用に別個の接地電位端子接続を用いることは周知であり、この発明の構成に重要ではない。この実施例では、パワースイッチＭ１はＰＭＯＳトランジスタで構成し、パワースイッチＭ２はＮＭＯＳトランジスタで構成し、それらトランジスタを駆動回路１３４からの駆動信号で制御する。スイッチ出力電圧Ｖ_ＳＷはこれらパワースイッチＭ１およびＭ２の共通接続ノード１２２に得られる。スイッチ出力電圧Ｖ_ＳＷはＳＷ端子１０４経由でインダクタＬ１および出力キャパシタＣ_ＯＵＴから成るＬＣフィルタ回路に供給し、このＬＣフィルタでフィルタ処理して実質的に一定振幅のＤＣ出力電圧Ｖ_ＯＵＴを出力電圧ノード１１４に生ずる。このＤＣ出力電圧Ｖ_ＯＵＴを負荷１１６の駆動に用いる。

ＤＣ出力電圧Ｖ_ＯＵＴはスイッチ出力電圧Ｖ_ＳＷ調整用の饋還制御ループを構成するように電圧調整器１００に饋還する。より詳細に述べると、出力電圧Ｖ_ＯＵＴを抵抗器Ｒ１およびＲ２から成る分圧回路にＦＢ端子１０８経由で饋還する。出力電圧Ｖ_ＯＵＴの分圧出力である饋還電圧Ｖ_ＦＢ（ノード１２４）を比較器１２６の第１の入力端子（負入力端子）に加え、比較器１２６の第２の入力端子（正入力端子）には基準電圧Ｖ_ＲＥＦ（ノード１３８）を加える。基準電圧Ｖ_ＲＥＦは、入力電圧Ｖ_ＩＮの供給を受ける基準電圧発生回路１３６で発生する。基準電圧発生回路１３６は周知であり、入力電圧Ｖ_ＩＮを受けて所望の大きさの電圧を生ずる任意の回路で構成できる。

比較器１２６は饋還電圧Ｖ_ＦＢと基準電圧Ｖ_ＲＥＦとの間の差を表す誤差電圧信号Ｖ_ＥＲＲを生ずる。固定オン時間制御ループを形成するように、出力電圧信号Ｖ_ＥＲＲをオンタイマー１２８の開始入力端子に供給するとともに論理回路１３２に供給する。オンタイマー１２８はその開始入力信号のアサート時に所定のオン継続時間長を生じ、その所定のオン時間長の終了を表す終了出力を生ずる。饋還電圧Ｖ_ＦＢが基準電圧Ｖ_ＲＥＦ以下に低下した場合は誤差信号Ｖ_{ＣＯＭＰ＿ＯＵＴ}をアサートし、オンタイマー１２８にプログラムずみのオン時間長を始動させる。そのオン時間始動時にオンタイマー１２８は論理回路１３２へのバス１２９に制御信号を供給して論理回路１３２にハイ側スイッチＭ１をオン状態に切り換えさせる。これによって、インダクタＬ１経由の電流がビルドアップ可能になる。ハイ側スイッチＭ１は固定時間長だけオン状態に留まる。オン時間長が満了すると、オンタイマー１２８が論理回路１３２に指示してハイ側スイッチＭ１をオフにロウ側スイッチＭ２をオンに切り換えさせる。

最小オフ時間制御を実現するために、オンタイマー１２８からの終了出力信号をオフタイマー１３０の開始入力端子に供給する。したがって、オン時間が満了すると、オフタイマー１３０にプログラムされていたオフ時間長が始動する。オフタイマー１３０は、オフ時間長の終了を表すように終了出力信号を論理回路１３２に供給し、その時点で、饋還電圧Ｖ_ＦＢが基準電圧以下であればパワートランジスタＭ１はオン状態に戻り得る。このようにして、最小オン時間を饋還ループに実現する。

比較器１２６，オンタイマー１２８およびオフタイマー１３０の動作を通じて論理回路１３２は駆動回路１３４への制御信号を発生し、パワースイッチＭ１およびＭ２が交互にオンオフ状態になりスイッチ出力電圧Ｖ_ＳＷを生ずるようにする。この実施例では、饋還制御ループを、電圧調整器１００のオン時間が動作周波数一定保持のために互いに異なる入力電圧および互いに異なる出力電圧に適応できるように形成する。

図２は、図１のスイッチング型電圧調整器システム１０に実現した一定オン時間・最小オフ時間饋還制御ループ動作を図解する流れ図である。図２を参照すると、饋還制御ループの動作の開始時に饋還電圧Ｖ_ＦＢを基準電圧Ｖ_ＲＥＦと比較する（ステップ２０４）。饋還電圧Ｖ_ＦＢが基準電圧Ｖ_ＲＥＦ以下であれば、制御ループは固定のオン時間にわたりハイ側スイッチＭ１をオンに切り換え、ロウ側スイッチＭ２をオフに切り換える（ステップ２０６）。この固定のオン時間のあと、ハイ側スイッチＭ１は最小オフ時間にわたりオフに切り換わり、ロウ側スイッチＭ２はオンに切り換わる（ステップ２０８）。そのあと、制御ループは比較ステップ２０４に戻る。饋還電圧Ｖ_ＦＢが基準電圧Ｖ_ＲＥＦ以上であれば、何ら切換を行わず、ハイ側スイッチＭ１はオフ状態に留まり、ロウ側スイッチＭ２はオン状態に留まる。しかし、饋還電圧Ｖ_ＦＢが基準電圧Ｖ_ＲＥＦ以下になれば、ハイ側スイッチＭ１は固定オン時間にわたり再びオンに切り換わる（ステップ２０６）。制御ループは饋還電圧Ｖ_ＦＢを基準電圧Ｖ_ＲＥＦ以上に保つように継続して動作する。

図２の流れ図に示すとおり、図１のバックスイッチング型電圧調整器システム１０は、饋還電圧が基準電圧Ｖ_ＲＥＦ以上の場合にオフ時間を最小オフ時間（ｍｉｎオフ）から定格オフ時間に増加させることによってオフ時間を調整する。連続電流モードの場合は、このバック電圧調整器の動作周波数は安定しており、デューティサイクルは次式、すなわち

で与えられる。ここでConstTonは一定オン時間を表し、Contr.Toffはオフ時間を表す。上記一定オン時間が次式、すなわち
ConstTon ≒ 1/Vin （式２）
で与えられるとすると、スイッチ出力電圧の周波数はＶ_ＩＮの関数としてほぼ一定になる。用途によっては、スイッチ出力電圧の一定周波数が望ましい。

図１に戻ると、バックスイッチング型電圧調整器１００は、フィードフォワードキャパシタＣ_ＦＦとの連携動作によりスイッチング出力電圧から所定量のリプルを生じ、スイッチング型電圧調整器システム１０の饋還制御ループにリプル電圧信号を注入するリプル注入回路１２０を含む。このリプル注入回路およびフィードフォワードキャパシタＣ_ＦＦを備えることにより、この発明のバック電圧調整器１００はＥＳＴの値に関わりなく出力キャパシタＣ_ＯＵＴに接続できる。すなわち、セラミックキャパシタなどのＥＳＲ零のキャパシタも出力キャパシタＣ_ＯＵＴとして使うことができるので、出力電圧Ｖ_ＯＵＴのリプル成分を最小にすることができる。一方、この発明の上記リプル注入回路およびフィードフォワードキャパシタは饋還制御ループに必要なリプルをもたらすように動作する。ＥＳＲの大きいキャパシタを用いた場合は、この発明のリプル注入回路は、リプル発生が不要であるので、フィードフォワードキャパシタで不活性化できる。

リプル注入回路１２０は、ノード１２２とノード１２４との間に互いに直列接続で挿入した第１のキャパシタＣ_ＩＮＪおよび抵抗器Ｒ_ＩＮＪを含む。一つの実施例では、第１のキャパシタＣ_ＩＮＪの一つの端子をスイッチング出力電圧ノードＳＷに接続し、もう一つの端子を抵抗器Ｒ_ＩＮＪに接続し、その抵抗器Ｒ_ＩＮＪをキャパシタＣ_ＩＮＪと饋還電圧Ｖ_ＦＢ（ノード１２４）との間に接続する。もう一つの実施例では、キャパシタＣ_ＩＮＪと抵抗器Ｒ_ＩＮＪとの接続順序を逆にする。リプル注入回路１２０は抵抗器Ｒ１およびＲ２から成る分圧器と共同して所望の電圧レベルおよび所望のリプル量を備える饋還電圧Ｖ_ＦＢを生ずる。この電圧調整器においては、リプル注入回路１２０をスイッチ電圧出力ノード１２２に接続してリプル電圧信号をスイッチング出力電圧Ｖ_ＳＷから生ずるようにする。すなわち、リプル電圧信号はスイッチ出力電圧Ｖ_ＳＷの分圧出力信号であり、その電圧Ｖ_ＳＷの周波数を備える。饋還電圧Ｖ_ＦＢノード１２４に得られるリプル電圧信号の大きさはフィードフォワードキャパシタＣ_ＦＦの容量値で定まる。フィードフォワードキャパシタＣ_ＦＦは出力電圧Ｖ_ＯＵＴノード１１４と電圧調整器１００のフィードフォワード（ＦＦＷＤ）端子１１０との間に接続する。ＦＦＷＤ端子１１０は饋還電圧Ｖ_ＦＢノード１２４に直接に接続する。すなわち、フィードフォワードキャパシタＣ_ＦＦは出力電圧Ｖ_ＯＵＴノード１１４と饋還電圧Ｖ_ＦＢノード１２４との間に接続する。

このリプル電圧をキャパシタＣ_ＩＮＪおよびフィードフォワードキャパシタＣ_ＦＦで分圧する。スイッチ出力電圧Ｖ_ＳＷをキャパシタＣ_ＩＮＪに加えると、そのキャパシタＣ_ＩＮＪは微分回路として作用する。スイッチ電圧Ｖ_ＳＷの切換速度が十分に高い場合は、キャパシタＣ_ＩＮＪは短絡回路として作用する。このようにして、スイッチ出力電圧Ｖ_ＳＷを分圧してリプル電圧信号を生ずる。一つの実施例では、リプル電圧のピークピーク値は約２０ｍＶである。

フィードフォワードキャパシタＣ_ＦＦは直列接続の抵抗器Ｒ１およびＲ２と並列に接続され、キャパシタＣ_ＩＮＪと協動して容量性分圧回路を構成する。したがって、リプル電圧信号のピークピーク電圧はフィードフォワードキャパシタＣ_ＦＦの容量値の関数になる。すなわち、フィードフォワードキャパシタＣ_ＦＦの容量値を、任意のＥＳＲ値の出力キャパシタＣ_ＯＵＴで電圧調整器１００が動作できるようにリプル注入回路をプログラムするのに用いるのである。

より詳細に述べると、フィードフォワードキャパシタＣ_ＦＦは出力電圧Ｖ_ＯＵＴと饋還電圧Ｖ_ＦＢとをＡＣ結合する。キャパシタＣ_ＦＦの容量がごく大きい場合は、キャパシタＣ_ＦＦは出力電圧Ｖ_ＯＵＴノード１１４に現れるＡＣ信号に対して短絡回路として作用する。すなわち、リプル注入回路は大容量Ｃ_ＦＦで短絡され、饋還電圧Ｖ_ＦＢノードに注入されるべきリプル電圧信号は生じない。代わりに、リプル電圧成分を含む出力電圧Ｖ_ＯＵＴがＦＢ端子１０８経由で饋還制御ループの分圧器に印加される。すなわち、饋還電圧Ｖ_ＦＢは所要リプルを含む出力電圧信号Ｖ_ＯＵＴから発生する。

一方、キャパシタＣ_ＦＦの容量がごく小さいか零である場合は、キャパシタＣ_ＦＦは出力電圧Ｖ_ＯＵＴノード１１４に現れるＡＣ信号に対してオープンの回路になる。その場合、キャパシタＣ_ＩＮＪおよび抵抗器Ｒ_ＩＮＪを含むリプル注入回路で生じたリプル信号は饋還電圧Ｖ_ＦＢノード１２４に通過し、リプル最大値を饋還制御ループに供給する。

実際の具体的回路では、ＥＳＲの十分に大きい出力キャパシタＣ_ＯＵＴを用いた場合は、饋還制御ループへのリプル電圧信号の発生のためのリプル注入回路１２０は不要である。リプル注入回路からのリプル電圧信号を必要としない場合は、容量値の大きいフィードフォワードキャパシタＣ_ＦＦを用い、リプル注入回路のキャパシタＣ_ＩＮＪを実質的に短絡し、リプル注入回路からのリプル電圧信号をキャパシタＣ_ＦＦで相殺するようにする。

一方、ＥＳＲがごく小さいか零である出力キャパシタＣ_ＯＵＴを用いた場合は、リプル注入回路１２０を用いて饋還制御ループへの所要リプル電圧信号を生ずる。すなわち、容量値の小さいフィードフォワードキャパシタＣ_ＦＦを、リプル注入回路１２０によりスイッチ出力電圧Ｖ_ＳＷから生じたリプル信号が饋還電圧ノード１２４に通過できるようにするために用いる。

上述のとおり、フィードフォワードキャパシタＣ_ＦＦはリプル注入回路１２０から供給すべきリプル電圧の大きさを調整するように動作する。一つの実施例では、フィードフォワードキャパシタＣ_ＦＦの容量値は２２０ｐＦ乃至２．２ｕＦの範囲にする。そうすると、電圧調整器１００は、任意のＥＳＲ値の出力キャパシタで、フィードフォワードキャパシタの対応容量値を選ぶだけで動作できる。フィードフォワードキャパシタは、リプル注入回路と容量性分圧回路を構成するほかに、饋還制御ループに零をもたらすことによって過渡応答特性の安定性を改善する。

さらに、リプル注入回路の発生するリプル電圧信号はインダクタＬ１へのスイッチ出力電圧Ｖ_ＳＷのＡＣバージョンであるから、リプル電圧信号は入力電圧Ｖ_ＩＮに比例する。制御ループ安定性の観点から見ればリプルの大きい方が望ましいが、精度（負荷調整、出力電圧リプル）の観点から見れば入力電圧は変動時の影響を最小にするようにリプルを最小にする必要がある。

この実施例では、フィードフォワードキャパシタＣ_ＦＦをバック電圧調整器のＩＣに外付けしてフィードフォワードキャパシタの互いに異なる容量値を出力キャパシタＣ_ＯＵＴのＥＳＲ特性との相互調整に使えるようにする。すなわち、注入リプル電圧の大きさをフィードフォワードキャパシタＣ_ＦＦの容量で微調整できる。しかし、他の実施例では、リプル注入回路およびフィードフォワードキャパシタＣ_ＦＦの両方を電圧調整器ＩＣに組み入れてシステム１０の外付け部品を減らすこともできる。そのようにＩＣに組み入れた場合は、フィードフォワードキャパシタＣ_ＦＦは出力キャパシタのＥＳＲ値の所定の範囲に適した容量値とする。

リプル注入回路およびフィードフォワードキャパシタを含むこの発明のバック電圧調整器は慣用のものに比べて多数の利点を有する。例えば、一つの従来技術による手法では、出力電圧Ｖ_ＯＵＴからリプル電圧を発生するのに、リプル電圧のごく小さい残留値を増幅している。リプル電圧信号が実際にごく小さい場合は、リプルを複製するのも雑音信号からリプル信号を弁別するのも非常に難しい。対照的に、この発明のリプル注入回路はスイッチ出力電圧からリプル信号を発生する。したがって、スイッチ出力電圧の分圧に単純な回路を利用でき、このリプル信号を雑音の影響なしに発生できる。

［出力電圧精度の改善］
図１のバック電圧調整器において、ＤＣ出力電圧Ｖ_ＯＵＴはほぼ一定の大きさで電圧リプルのほとんどない電圧である。リプル注入回路１２０からのリプル電圧信号を負饋還電圧Ｖ_ＦＢノード１２４で注入する。このリプル注入回路が構成する制御ループは利得が小さいので精度は限られる。動作の際には、リプル電圧信号の平均ＤＣ電圧（中間値）は比較器基準電圧Ｖ_ＲＥＦに等しくなければならない。しかし、饋還電圧Ｖ_ＦＢにリプル電圧を注入すると、リプル信号の平均ＤＣ電圧は、ハイ側のスイッチのオンへの切換えの遅れなど種々の要因により、基準電圧Ｖ_ＲＥＦからずれる。その結果、出力電圧Ｖ_ＯＵＴがＤＣオフセット電圧成分を含むことになり、それがバック電圧調整器の動作精度に影響を及ぼす。

図３は図１の一定オン時間電圧調整器の饋還電圧Ｖ_ＦＢの波形図である。図３を参照すると、注入リプルを含む饋還電圧Ｖ_ＦＢの波形１９０が示してある。図３の波形図は、パワースイッチの「オン」抵抗を零と仮定して示してある。時点零では、ハイ側スイッチＭ１は一定のオン時間ｔ_ＯＮを通じてオンである。リプルのピークピーク値ΔＶ_１は次式、すなわち、

で与えられる。

上記一定のオン時間の経過のあとハイ側スイッチをオフにすると、饋還電圧Ｖ_ＦＢは減少する。この饋還電圧Ｖ_ＦＢが基準電圧Ｖ_ＲＥＦのレベル（線１９４）まで低下すると、ハイ側スイッチＭ１が伝搬遅延ｔ_{ｄｅｌａｙ}のあと再びオンになる。基準電圧Ｖ_ＲＥＦ以下に饋還電圧Ｖ_ＦＢが低下する低下値の大きさΔＶ_２は次式、すなわち、

で与えられる。

ハイ側スイッチのオンへの切換えが遅れるために、平均饋還電圧ＡＶＧ＿Ｖ_ＦＢ（線１９２）は基準電圧Ｖ_ＲＥＦ（線１９４）からずれる。この平均饋還電圧ＡＶＧ＿Ｖ_ＦＢと基準電圧Ｖ_ＲＥＦとの間の差が誤差電圧Ｖ_ＥＲＲ２、すなわち１／２ΔＶ_１−ΔＶ_２で与えられる誤差電圧Ｖ_ＥＲＲ２である。この誤差電圧Ｖ_ＥＲＲ２に饋還電圧分圧比を乗算して出力電圧Ｖ_ＯＵＴの誤差を算出する。したがって、出力電圧Ｖ_ＯＵＴに現れる残留ＤＣ電圧誤差は、饋還端子に電圧誤差として現れる誤差の（Ｖ_ＯＵＴ／Ｖ_ＲＥＦ）倍になる。その結果、出力電圧Ｖ_ＯＵＴは拡大電圧誤差を抱え込むことになり、精度が低下する。例えば、誤差電圧Ｖ_ＥＲＲ２が１０ｍＶ、出力電圧Ｖ_ＯＵＴが１．８Ｖ、基準電圧Ｖ_ＲＥＦが０．９Ｖである場合は、出力電圧に表れる残留ＤＣ電圧誤差は１０ｍＶ×（１．８／０．９）＝２０ｍＶとなり、出力電圧Ｖ_ＯＵＴにオフセット２０ｍＶが生ずる。

さらに、時間長Δｔ_ＯＮおよびｔ_{ｄｅｌａｙ}が互いに独立のパラメータであるために、ＤＣ出力電圧Ｖ_ＯＵＴの精度が低下する。また、電圧ΔＶ_１およびΔＶ_２が入力電圧Ｖ_ＩＮおよび出力電圧Ｖ_ＯＵＴに応じて変動し電圧調整機能に悪影響を及ぼす。また、実際の具体的構成では、「オン」抵抗は零ではない。したがって、出力電圧Ｖ_ＯＵＴは負荷の大きさに応じて変動する。これらの要因により、調整ずみ出力電圧Ｖ_ＯＵＴの精度が低下し、望ましくない結果をもたらす。

この発明のもう一つの側面によると、一定オン時間・可変オフ時間制御ループを用いたバックスイッチング型電圧調整器は、精度を高めたリプル注入回路、すなわち電圧調整器の饋還制御ループの中の饋還電圧ノードとは別の点にリプル電圧信号を注入するリプル注入回路を組み入れる。図４は、この発明の一つの実施例により出力電圧精度を高めたリプル注入制御スキームを組み入れた一定オン時間電圧調整器の概略図である。図４に示した構成要素のうち図１に示した構成要素と共通のものは、説明の単純化のために共通の参照数字を付けて同図に示してある。

図４を参照すると、バックスイッチング型電圧調整器システム４０は、出力ＬＣフィルタ回路に接続したバックスイッチング型電圧調整器（バック電圧調整器）４００を含む。バック電圧調整器４００は入力電圧Ｖ_ＩＮを受けて、インダクタＬ１および出力キャパシタＣ_ＯＵＴから成る出力ＬＣフィルタ回路にスイッチング電圧Ｖ_ＳＷ（端子４０４）を供給する。出力ＬＣフィルタ回路は出力電圧ノード４１４にほぼ一定の大きさのＤＣ出力電圧Ｖ_ＯＵＴを生ずる。実際の具体化回路では、出力電圧Ｖ_ＯＵＴを図４に示すとおり負荷４１６を駆動するように供給する。出力キャパシタＣ_ＯＵＴはある値のＥＳＲ、すなわちこのキャパシタと直列接続で挿入するものとして点線で図示した抵抗ＥＳＲを伴う。ＥＳＲを零とした出力キャパシタを用いた場合は、ＥＳＲの抵抗値は零となり短絡と等価になる。

バック電圧調整器４００は一定オン時間・可変オフ時間饋還制御ループを具体化する。バック電圧調整器４００の一定オン時間饋還制御ループの動作は図１のバック電圧調整器１００の動作と同じであるので、ここでは詳細しない。バック電圧調整器４００は、出力電圧精度を高めるリプル注入回路４２０を含む。饋還制御ループに所望の量のリプルを注入して出力電圧精度を高めるリプル注入回路４２０の構成および動作を次に述べる。

バックスイッチング型電圧調整器４００は、スイッチング出力電圧から一定量のリプルを生ずるとともにバックスイッチング型電圧調整器システム４０の饋還制御ループにそのリプル電圧信号を注入するようにフィードフォワードキャパシタＣ_ＦＦと協動するリプル注入回路４２０を含む。より詳細に述べると、リプル注入回路４２０は、饋還制御ループの中の饋還電圧Ｖ_ＦＢの生ずる点とは別の点で上記リプル電圧信号を注入する。これによって、後述のとおりこのリプル電圧信号に起因する出力電圧Ｖ_ＯＵＴへの電圧誤差の影響を大幅に軽減する。

リプル注入回路４２０は、バック電圧調整器４００の饋還電圧ノード４２４と誤差比較器４２６との間に挿入した増幅器４５０を含む。増幅器４５０は饋還電圧Ｖ_ＦＢを非反転入力端子に、基準電圧Ｖ_ＲＥＦを反転入力にそれぞれ受けるように接続を施す。増幅器４５０は饋還電圧Ｖ_ＦＢと基準電圧Ｖ_ＲＥＦとの間の差を表す出力電圧Ｖ_Ｘを出力端子４５２に生ずる。より詳細に述べると、ノード４１４の出力電圧Ｖ_ＯＵＴを饋還端子（ＦＢ）４０８経由で抵抗器Ｒ１およびＲ２から成る分圧回路の出力ノード４２４に生ずる。出力電圧Ｖ_ＯＵＴの分圧出力である饋還電圧Ｖ_ＦＢを増幅器４５０で基準電圧Ｖ_ＲＥＦと比較して出力電圧Ｖ_Ｘを生ずる。

この出力電圧Ｖ_Ｘを誤差比較器４２６の反転入力端子に供給して、その比較器４２６の非反転入力端子への第２の基準電圧Ｖ_ＲＥＦ２と比較する。基準電圧発生器４３６は基準電圧Ｖ_ＲＥＦおよびＶ_ＲＥＦ２を発生する。第２の基準電圧Ｖ_ＲＥＦ２は誤差比較器４２６および増幅器４５０を適切な共通モードレベルにバイアスするように選んだＤＣ電圧である。誤差比較器４２６は上記出力電圧Ｖ_Ｘと第２の基準電圧Ｖ_ＲＥＦ２との差を評価して両者間の差を表す出力電圧信号Ｖ_{ＣＯＭＰ＿ＯＵＴ}を生ずる。出力電圧Ｖ_{ＣＯＭＰ＿ＯＵＴ}は制御回路４３２に供給してバック電圧調整器４００の一定オン時間・可変オフ時間制御ループを完結させる。制御回路４３２は、一定オン時間・可変オフ時間饋還制御ループを実現するためのタイマーだけでなく制御論理回路を含む。

この実施例において、増幅器４５０は相互コンダクタンス（Ｇｍ）増幅器などの高出力インピーダンスを伴う増幅器である。また、増幅器４５０は、高いＤＣ利得を備えるものの交流利得は１である増幅器である。一つの実施例では、増幅器４５０は高出力インピーダンスで低Ｇｍの演算相互コンダクタンス増幅器（ＯＴＡ）で構成する。増幅器４５０の出力インピーダンスが高い場合は、その増幅器は、その増幅器出力端子から上記誤差比較器への注入リプル電圧信号のフィードフォワード伝達を可能にする。増幅器４５０をＯＴＡとして具体化してある場合は、バックスイッチング型電圧調整器システム４０は、スイッチング型電圧調整器システム１０で得られた良好な過渡応答特性と饋還制御ループの安定性とを、追加の増幅器を要することなく維持することができる。上記の低ＧｍのＯＴＡはごく低い周波数で利得だけを上げるだけの動作を行い、高い周波数では位相保存を損なうことなく利得１を有する。

リプル注入回路４２０は、スイッチング出力電圧Ｖ_ＳＷ（ノード４２２）と増幅器４５０の出力端子４５２との間に直列接続の形で挿入した抵抗器Ｒ_ＩＮＪおよび第１のキャパシタＣ_ＩＮＪを備える。バック電圧調整器４００のフィードフォワードＦＦＷＤ端子４１０は増幅器４５０の出力端子４５２にも接続する。増幅器４５０の出力端子４５２は饋還制御ループのリプル注入ノードとなり、そのリプル注入ノード４５２は饋還電圧ノード４２４から独立している。増幅器４５０の出力インピーダンスは高く、それによって、リプル電圧信号の入力端子４５２へのリプル電圧信号の注入を可能にしている。上記フィードフォワードキャパシタＣ_ＦＦをバック電圧調整１００の出力電圧Ｖ_ＯＵＴ（ノード４１４）とフィードフォワードＦＦＷＤ端子４１０との間に接続した場合は、フィードフォワードキャパシタＣ_ＦＦを、出力電圧Ｖ_ＯＵＴ（ノード４１４）とリプル注入ノード４５２との間に接続する。リプル注入ノード４５２でリプル信号が生じた場合、そのリプル信号の量はフィードフォワードキャパシタＣ_ＦＦの容量値で定まる。

リプル注入回路４２０はスイッチング出力電圧ノード４２２に接続して、リプル電圧信号がスイッチング出力電圧Ｖ_ＳＷから生ずるようにする。すなわち、リプル電圧信号はスイッチング出力電圧Ｖ_ＳＷの分圧出力であり、そのスイッチング出力電圧のスイッチング周波数を備える。リプル注入回路とフィードフォワードキャパシタＣ_ＦＦとを含むことによって、この発明のバック電圧調整器４００は、任意のＥＳＲを伴う出力キャパシタＣ_ＯＵＴに接続できる。すなわち、セラミックキャパシタなどの零ＥＳＲのキャパシタを出力キャパシタＣ_ＯＵＴとして用い、出力電圧Ｖ_ＯＵＴにおけるリプル電圧を最小にすることができる。一方、この発明のリプル注入回路およびフィードフォワードキャパシタは饋還制御ループに必要なリプルを供給するように動作する。ＥＳＲの大きいキャパシタを用いた場合は、この発明のリプル注入回路は、リプル発生が不要であるため、フィードフォワードキャパシタＣ_ＦＦで非活性状態にすることができる。

リプル注入回路４２０の発生するリプル電圧信号は、抵抗器Ｒ_ＩＮＪの抵抗値、キャパシタＣ_ＩＮＪの容量値およびフィードフォワードキャパシタＣ_ＦＦの容量値に左右される。抵抗器Ｒ_ＩＮＪおよびキャパシタＣ_ＩＮＪは低域フィルタとして作用し、キャパシタＣ_ＩＮＪおよびキャパシタＣ_ＦＦで容量性分圧されたノード４５２のリプル電圧を生ずる。より詳細に述べると、このリプル電圧信号の大きさは式（オン時間）＊（Ｖ_ＩＮ−Ｖ_ＯＵＴ）／Ｒ_ＩＮＪ／（Ｃ_ＩＮＪ＋Ｃ_ＦＦ）で与えられる。このようにして、スイッチング出力電圧Ｖ_ＳＷをリプル電圧信号の発生のために分圧する。一つの実施例では、このリプル電圧のピークピーク値は約２０ｍＶである。

フィードフォワードキャパシタＣ_ＦＦはキャパシタＣ_ＩＮＪとともに容量性分圧器を構成する。すなわち、リプル電圧信号のピークピーク電圧値はフィードフォワードキャパシタＣ_ＦＦの容量値の関数になる。したがって、フィードフォワードキャパシタＣ_ＦＦの容量値を、バック電圧調整器４００が任意のＥＳＲ値を伴う出力キャパシタＣ_ＯＵＴと協動できるようにリプル注入回路をプログラムするのに用いる。より詳細に述べると、フィードフォワードキャパシタＣ_ＦＦを出力電圧Ｖ_ＯＵＴと電圧Ｖ_Ｘとの間にＡＣ結合で挿入する。キャパシタＣ_ＦＦの容量が非常に大きい場合は、キャパシタＣ_ＦＦは出力電圧Ｖ_ＯＵＴノード４１４へのＡＣ信号に対しては短絡回路になる。したがって、リプル注入回路は大容量のフィードフォワードキャパシタＣ_ＦＦで短絡され、上記リプル注入回路の発生したリプル信号はリプル注入ノード４５２には注入されない。代わりに、リプル電圧成分を含む出力電圧Ｖ_ＯＵＴがＦＢ端子４０８経由で饋還制御ループの分圧器に供給される。したがって、饋還電圧Ｖ_ＦＢは所要リプル含有の出力電圧信号Ｖ_ＯＵＴから生ずる。

一方、キャパシタＣ_ＦＦの容量値がごく小さいか零である場合は、キャパシタＣ_ＦＦは出力電圧Ｖ_ＯＵＴノード１１４に現れるＡＣ信号に対しては開回路になる。この場合は、キャパシタＣ_ＩＮＪおよび抵抗器Ｒ_ＩＮＪのリプル注入回路の発生したリプル信号はリプル注入ノード４５２に進み、リプルの最大値を饋還制御ループに供給する。

したがって、実際の具体化回路では、ＥＳＲ値の十分に大きい出力キャパシタＣ_ＯＵＴを用いると、饋還制御ループへの任意のリプル電圧信号のリプル注入回路４２０は不要になる。リプル注入回路からのリプル電圧信号が不要になると、容量値の大きいフィードフォワードキャパシタＣ_ＦＦを用い、そのキャパシタＣ_ＦＦでリプル注入回路のキャパシタＣ_ＩＮＪの効果を短絡し、リプル注入回路の発生したリプル信号をフィードフォワードキャパシタＣ_ＦＦで相殺する。

一方、ＥＳＲがごく小さいか零である出力キャパシタＣ_ＯＵＴを用いるときは、饋還制御ループに必要なリプル電圧信号の供給をリプル注入回路４２０に依存する。この場合は容量値の小さいフィードフォワードキャパシタＣ_ＦＦを用いて、リプル注入回路４２０がスイッチング出力電圧Ｖ_ＳＷから発生したリプル信号をリプル注入ノード４５２に伝達されるようにする。このようにして、フィードフォワードキャパシタＣ_ＦＦは、リプル注入回路４２０の供給するリプル電圧の大きさを調節するように作用する。一つの実施例では、フィードフォワードキャパシタＣ_ＦＦの容量値は２２０ｐＦ乃至２．２ｎＦの範囲にある。

上述のとおり、バック電圧調整器４００は、フィードフォワードキャパシタに対応の容量値を選ぶだけで、任意のＥＳＲ値の出力キャパシタと協動することができる。バック電圧調整器４００の中のリプル注入回路４２０は、バック電圧調整器１００の中のリプル注入回路４２０の上述の利点とほぼ同じ利点をもたらすので利点についてはこれ以上の説明は省略する。

上述の構成に示されるとおり、リプル注入回路４２０はバック電圧調整器４００の饋還制御ループに変形を加えたものである。動作の際には、電圧Ｖ_Ｘが基準電圧Ｖ_ＲＥＦ２以下に低下すると、ハイ側のスイッチＭ１が一定のオン時間ｔ_ＯＮにわたりオンに切り換わる。この一定のオン時間ｔ_ＯＮが経過したのち、少なくとも最小オフ時間にわたりハイ側のスイッチＭ１がオフに切り換わり、ロウ側のスイッチＭ２がオンに切り換わる。電圧Ｖ_Ｘが基準電圧Ｖ_ＲＥＦ２以下に低下すると、ハイ側スイッチＭ１が再びオンに切り換わる。リプル注入回路４２０がリプル電圧信号を増幅器４５０の出力電圧Ｖ_Ｘに注入する。すなわち、このリプル電圧は増幅器４５０の利得段よりもあとの段階で注入される。

バック電圧調整器の場合と同様に、誤差比較器４２６の入力における電圧Ｖ_Ｘの電圧波形は、電圧Ｖ_ＲＥＦ２について対象となり、入力電圧Ｖ_ＩＮ、出力電圧Ｖ_ＯＵＴおよび負荷電流に伴って変動する。しかし、精度の低い比較器入力は、饋還電圧ノード４２４でなくリプル注入ノード４５２に移されている。饋還電圧ノード４２４において結果的に現れる電圧誤差は、リプル注入ノードにおける電圧誤差を増幅器４５０の利得で除した値に等しい。増幅器４５０の利得段を挿入することによって、出力電圧Ｖ_ＯＵＴにおけるＤＣ誤差は大幅に抑えられる。より詳細に述べると、饋還電圧ノードにおけるオフセット誤差は、電圧Ｖ_Ｘの平均ＤＣ電圧のオフセット誤差の１／Ａ倍になる（ここで、Ａは増幅器４５０のＤＣ利得）。出力電圧Ｃ_ＯＵＴに伴うＤＣ誤差は、増幅器４５０のＤＣ利得によって大幅に低減された値になり、その結果、出力電圧は高い精度に向けて電圧調整することができる。一つの実施例では、増幅器４５０のＤＣ利得Ａは６００以上である。したがって、誤差電圧Ｖ_ＥＲＲ２が１０ｍＶである場合は、出力電圧Ｖ_ＯＵＴに現れる残留ＤＣ電圧誤差はわずか１６μＶになり、誤差の大幅な低減と著しい精度向上を達成する。

［代替の実施例］
用途によっては、バックスイッチング型電圧調整器システム４０は不連続伝導モード（ＤＣＭ）での動作に適用できよう。ＤＣＭではロウ側スイッチＭ２は逆方向への電流伝導は許容されない。電流が逆方向になる場合は、ロウ側スイッチＭ２をオフに切り換えて、出力キャパシタで負荷電流を電圧Ｖ_Ｘが基準電圧Ｖ_ＲＥＦ２以下に低下するまで供給し、その時点でハイ側スイッチＭ１を再びオンに切り換えるようにする。

しかし、負荷がごく軽い場合は、饋還電圧Ｖ_ＦＢが長時間にわたって基準電圧Ｖ_ＲＥＦよりも高くなることがあり得る。その期間中は増幅器４５０が電圧Ｖ_Ｘを電圧Ｖ_ＲＥＦよりもずっと高いレベルに引き上げる。次に、負荷の急変が起こると、電圧Ｖ_Ｘは、饋還制御ループがハイ側スイッチを再びオンに切り換える前に、大幅に低下する必要がある。この発明の代替の実施例によると、電圧Ｖ_Ｘの変動を制限するようにリプル注入回路にクランプ回路を付加して、負荷条件変動中にＤＣＭで動作しているバック電圧調整器の過渡応答特性を改善する。

図５は、この発明の代替実施例による出力電圧精度改善型リプル注入制御スキームを組み入れた一定オン時間電圧調整器の概略図である。説明を単純にするために、図５における構成要素のうち図４と共通なものは共通の参照数字を付けて示してある。図５を参照すると、バックスイッチング型電圧調整器システム５０の中のバック電圧調整器５００は、クランプ回路５６０が付加されていることを除き、図４のバック電圧調整器４００と同じ構成を備える。したがって、バック電圧調整器５００の動作はクランピング動作を除きバック電圧調整器４００と同じであるので、詳述しない。クランプ回路５６０はリプル注入ノード５５２に接続され、そのノード５５２の電圧Ｖ_Ｘを基準電圧Ｖ_ＲＥＦ２よりもΔＶ_Ｘだけ高い値に制限する。したがって、電圧Ｖ_Ｘは軽負荷動作状態でもＶ_ＲＥＦ２＋ΔＶ_Ｘを超えることはない。負荷に変動が起こると、饋還制御ループがハイ側スイッチをオンに切り換える動作をする前に電圧Ｖ_ＸがΔＶ_Ｘだけ低下する。一つの実施例では、このΔＶ_Ｘの値は約１５ｍＶである。

図４および図５に示した実施例では、フィードフォワードキャパシタＣ_ＦＦをバック電圧調整器４００および５００の集積回路に外付けにして、出力キャパシタＣ_ＯＵＴのＥＳＲ特性との整合をとれるように多様なキャパシタＣ_ＦＦ容量値を選ぶことを可能にしている。注入リプル電圧の大きさは上述の構成におけるフィードフォワードキャパシタンスＣ_ＦＦにより微調整できる。しかし、他の実施例では、バックスイッチング型電圧調整器システム４０および５０の外付け部品の数を減らすために、リプル注入回路およびフィードフォワードキャパシタＣ_ＦＦの両方をバック電圧調整器集積回路に組み入れることもできる。組み入れた場合は、そのキャパシタＣ_ＦＦの容量値は、出力キャパシタのＥＳＲ値の一定範囲の値に整合する値とする。

また、図４および図５に示した実施例では、増幅器４５０および５５０並びに抵抗器Ｒ１およびＲ２から成る分圧器を含むリプル注入回路は、バック電圧調整器４００および５００の集積回路に一体化した形で示してある。さらに、クランプ回路５６０はバック電圧調整器５００の集積回路に一体化した形で示してある。これらの実施例において、リプル注入回路の一つ以上の構成部品をバック電圧調整器の集積回路に外付けすることもできる。一つの集積回路に組み入れるべき回路素子の量は設計上の選択事項である。この発明のリプル注入回路の具体化は集積化の特定の度合いに限定されない。一つの実施例では分圧器Ｒ１／Ｒ２および上記ＯＴＡをバック電圧調整器の集積回路に外付けする。これら分圧器Ｒ１／Ｒ２、フィードフォワードキャパシタＣ_ＦＦ、演算相互コンダクタンス増幅器、注入キャパシタＣ_ＩＮＪ、注入抵抗器Ｒ_ＩＮＪおよびクランプ回路のうちの任意のいずれかをバック電圧調整器集積回路に外付けまたは内付けで接続できる。回路集積化の度合いはこの発明の実施に格別に重要ではない。

図６はこの発明の一つの実施例による図４（クランプ回路なし）および図５の一定オン時間電圧調整器に組み入れ可能な演算相互コンダクタンス増幅器およびクランプ回路の回路図である。図６を参照すると、トランジスタＭ１、Ｍ２、Ｍ３およびＭ４が、饋還電圧Ｖ_ＦＢおよび基準電圧Ｖ_ＲＥＦを受け出力電圧Ｖ_Ｘを受ける演算相互コンダクタンス増幅器（ＯＴＡ）６００を構成している。ＯＴＡ６００は、出力電圧Ｖ_Ｘにリプル電圧信号を注入することを可能にするように出力ノード６０２で高い出力インピーダンスを備える。

図６においては、クランプ回路６２０を組み入れた形でＯＴＡ６００を示してある。クランプ回路６２０はオプションであり、図４のＯＴＡの具体的回路では用いられていない。クランプ回路６２０は、図５の実施例で示したとおり出力電圧Ｖ_Ｘのクランピングが必要な場合に、ＯＴＡに組み入れる。クランプ回路６２０は出力電圧Ｖ_Ｘをクランプ電圧Ｖ_{ｃｌａｍｐ}と比較する増幅器６２２を含む。増幅器６２２からの出力信号はＮＰＮバイポーラトランジスタＱ１のベース端子に供給する。トランジスタＱ１は出力電圧Ｖ_Ｘのノード６０２と接地電位点との間に接続され、出力電圧Ｖ_Ｘをクランプ電圧Ｖ_{ｃｌａｍｐ}に維持する。一つの実施例ではクランプ電圧Ｖ_{ｃｌａｍｐ}をＶ_ＲＥＦ＋ΔＶ_Ｘに設定する。図７は、図６のクランプ回路６２０を具体化するのに利用可能なクランプ回路の回路図である。

［マルチモードオン時間・オフ時間制御］
上述のバック電圧調整器では、一定オン時間制御・可変オフ時間制御スキームをハイ側スイッチおよびロウ側スイッチのスイッチング動作制御に適用している。より詳細に述べると、上述の式（２）で与えられる一定オン時間は入力電圧Ｖ_ＩＮの関数である。バック電圧調整器の動作周波数は、オフ時間が最小オフ時間から増加するように調整されるに伴ってデューティサイクルが変動する一方で、安定している。この動作状態では、饋還電圧Ｖ_ＦＢが一定オン時間の終わりに基準電圧Ｖ_ＲＥＦ以下になっても、ハイ側スイッチはオフに切り換わり、ロウ側スイッチは、オン側スイッチが再びオンに切り換わる前の最小オフ時間にわたりオンに切り換わる。上記最小オフ時間は、制御回路のセットアップ時間、特に誤差比較器のセットアップに必要な時間を十分に確保するために必要となる。場合によっては、ハイ側スイッチを饋還電圧が基準電圧に到達するまでオン状態に保つほうが望ましい場合もある。

また、バック電圧調整器は理想的な条件の下ではデューティサイクル１００％に達するが、上記最小オフ時間の必要性がバック電圧調整器のデューティサイクルのデューティサイクルに制限をもたらす。また、上記スイッチのオンへの切換えやオフへの切換えに伴う遅延もデューティサイクルに制限をもたらす。さらに、電流制限モードや不連続伝導モードなどの場合のように、ロウ側スイッチに電流検出が必要な場合は、その電流検出機能を確保するのに十分な時間を与えなければならない。その場合に達成可能なデューティサイクル最大値Ｄ_ｍａｘは次式、すなわち、
Ｄ_ｍａｘ＝ｔ_ｏｎ／（ｔ_ｏｎ＋ｔ_{ｏｆｆ，ｍｉｎ}）
に制限される。

オン時間ｔ_ｏｎを増加させることによってデューティサイクルを大きくすることは可能であるが、オン時間ｔ_ｏｎの増大は望ましくない結果をもたらすことがあり得る。まず、オン時間の増大はインダクタ電流リプルの増大をもたらし、実際的であるとは限らない。次に、オン時間をあまり長くすることはできない。饋還電圧Ｖ_ＦＢが基準電圧Ｖ_ＲＥＦ以上になるまでオン時間の延長を許容することはできるが、そのような状態は特に短絡状態がある場合は不都合な結果に直結することがあり得る。短絡状態では、饋還電圧は基準電圧以上に上昇することはできず、ハイ側スイッチはオフ状態に切り換わり得ず、インダクタ電流が極端に大きくなる。最後に、オン時間を延ばしすぎると、過渡応答特性が劣化する。負荷電流が小さい値から大きい値に急増した場合を想定してみる。電流急増は饋還電圧Ｖ_ＦＢを基準電圧Ｖ_ＲＥＦ以下の値に低下させるので、電圧調整器ループはオン時間ｔ_ｏｎをできるだけ長くしようとする。オン時間ｔ_ｏｎを延ばしすぎると、インダクタ電流は負荷電流よりもずっと大きくなり、ハイ側スイッチのオフへの切換えおよびロウ側スイッチのオンへの切換えの際に、インダクタに蓄えられていたエネルギーのために出力電圧が目標値を行きすぎる結果になる。

この発明の一つの側面によると、バックスイッチング型電圧調整器は一定オン時間・可変オフ時間制御ループ実現のためのマルチモードオン時間・オフ時間制御スキームを具体化する。このマルチモードオン時間・オフ時間制御スキームは、バックスイッチング型電圧調整器の高デューティサイクル動作を可能にするように、図１、図４および図５のバックスイッチング型電圧調整器に組み入れることができる。図８はこの発明の一つの実施例によるバックスイッチング型電圧調整器にマルチモードオン時間・オフ時間制御スキームを具体化するオン時間・オフ時間制御回路の論理図である。一つの実施例では、オン時間制御回路８００を、この発明によるマルチモードオン時間・オフ時間制御スキームを実現するように、バック電圧調整器１００の論理回路１３２、またはバック電圧調整器４００および５００の制御回路４３２および５３２に具体化する。なお、図８は互いに異なる動作信号とオン時間制御回路のタイマーとの間の論理関係を図解するだけのものであって、オン時間制御回路の文字どおりの具体化の図解を意図するものではない。上述の説明に接した当業者には、このオン時間制御回路が多様な回路素子の利用により多様な方法で具体化できることが理解されよう。

図８を参照すると、オン時間制御回路９００は、ハイ側スイッチをオンに切り換えるＴｏｐ＿Ｓｗｉｔｃｈ＿Ｏｎ信号を生ずる第１の論理回路８１０と、ハイ側スイッチをオフに切り換えるＴｏｐ＿Ｓｗｉｔｃｈ＿Ｏｆｆ信号を生ずる第２の論理回路８２０とを含む。このマルチモードオン時間・オフ時間制御スキームの動作は次のとおりである。第１の論理回路８１０では、饋還電圧Ｖ_ＦＢが基準電圧Ｖ_ＲＥＦ以下で最小オフ時間に到達したときＴｏｐ＿Ｓｗｉｔｃｈ＿Ｏｎ信号をアサートする。ハイ側スイッチがオンに切り換わった状態で、Ｎｏｒｍａｌ＿Ｏｆｆ信号がアサートされるかＦｏｒｃｅ＿Ｏｆｆ信号がアサートされると、Ｔｏｐ＿Ｓｗｉｔｃｈ＿Ｏｆｆ信号がアサートされる。最小オン時間ｔ_{ｏｎ＿ｍｉｎ}に到達するか饋還電圧Ｖ_ＦＢが基準電圧Ｖ_ＲＥＦ以上になったときは、Ｎｏｒｍａｌ＿Ｏｆｆ信号がアサートされる。このようにして、ハイ側スイッチが少なくとも最小オン時間ｔ_{ｏｎ＿ｍｉｎ}にわたってオンに切り換わり、饋還電圧Ｖ_ＦＢが基準電圧Ｖ_ＲＥＦ以上になるまでオン状態に留まる。しかし、オン時間制御回路９００はハイ側スイッチに二つの最大オン時間限界を課する。最大オン時間ｔ_{ｏｎ＿ｍａｘ１}または最大オン時間ｔ_{ｏｎ＿ｍａｘ２}に達すると、Ｆｏｒｃｅ＿Ｏｆｆ信号がアサートされる。このＦｏｒｃｅ＿Ｏｆｆ信号がアサートされると、Ｔｏｐ＿Ｓｗｉｔｃｈ＿Ｏｆｆ信号がアサートされ、饋還電圧Ｖ_ＦＢの値とは無関係にハイ側スイッチはオフに切り換わる。すなわち、Ｆｏｒｃｅ＿Ｏｆｆ信号がアサートされると、ハイ側スイッチは、饋還電圧Ｖ_ＦＢが基準電圧以下であってもオフに切り換わる。

上記二つの最大オン時間限界は、第１の最大オン時間ｔ_{ｏｎ＿ｍａｘ１}および第２の延長ずみの最大オン時間ｔ_{ｏｎ＿ｍａｘ２}を設定するように作用する。第２の最大オン時間ｔ_{ｏｎ＿ｍａｘ２}は第１の最大オン時間ｔ_{ｏｎ＿ｍａｘ１}よりも長い。動作の際には、第１の最大オン時間ｔ_{ｏｎ＿ｍａｘ１}を適用するが、特定の条件の下では、オン時間を第２のオン時間ｔ_{ｏｎ＿ｍａｘ２}に延長することを許容する。さらに後述するとおり、第１の最大オン時間ｔ_{ｏｎ＿ｍａｘ１}は先行スイッチングサイクルの中のオフ時間が最小オフ時間でなかった場合に選択し、第２の延長最大オン時間ｔ_{ｏｎ＿ｍａｘ２}は先行スイッチングサイクルの中のオフ時間が最小オフ時間であった場合に選択する。

マルチモードオン時間・オフ時間制御スキームの動作は次のとおりである。デューティサイクルか低いか中程度の場合は、このオン時間制御回路は一定オン時間を具体化してハイ側スイッチのオフ時間を電圧調整動作を実現するように制御する。デューティサイクルが高い場合は、オフ時間を最小オフ時間に固定してオン時間制御回路でオン時間を電圧調整動作を実現するように制御する。上記限界値では、最大デューティサイクルｔ_{ｏｎ，ｍａｘ}／（ｔ_{ｏｎ，ｍａｘ}＋ｔ_{ｏｆｆ，ｍｉｎ}）を実現する。この最大デューティサイクルは、ｔ_{ｏｎ，ｍａｘ}が特定の条件の下で大きい値まで選択的に延長を許容された場合に１００％近い値になる。最大オン時間延長は、大きい値の第２の最大オン時間を含む二つの最大オン時間を用いて実現する。

図９はこの発明の一つの実施例による最大オン時間制御回路の概略図である。図９を参照すると、最大オン時間制御回路９００は第１の最大オン時間ｔ_{ｏｎ＿ｍａｘ１}または第２の最大オン時間ｔ_{ｏｎ＿ｍａｘ２}の経過時点でＦｏｒｃｅ＿Ｏｆｆ信号を発生する。最大オン時間制御回路９００では、第１の最大オン時間ｔ_{ｏｎ＿ｍａｘ１}をキャパシタＣ_Ｘと電流源９６０とＮＭＯＳトランジスタＭ１１とから成る第１のタイマー回路で設定する。動作の際には、ハイ側スイッチがオフに切り換わる（Ｔｏｐ＿Ｓｗｉｔｃｈ＿Ｏｆｆ信号がアサートされている）と、トランジスタＭ１１がオンに切り換わってキャパシタＣ_Ｘを放電させる。その時点でノード９６２の電圧Ｖ_ＴＭＡＸは接地電位またはその近傍になる。比較器９４０はキャパシタＣ_Ｘ（ノード９６２）の電圧Ｖ_ＴＭＡＸをＤＣ電圧Ｖ_ＤＣと比較する。電圧Ｖ_ＴＭＡＸがＤＣ電圧Ｖ_ＤＣよりも低い場合は比較器９４０は論理ロウのＦｏｒｃｅ＿Ｏｆｆ信号を生ずる。

Ｔｏｐ＿Ｓｗｉｔｃｈ＿Ｏｆｆ信号がアサート解除されてハイ側スイッチをオンに切り換えると、トランジスタＭ１１はオフに切り換わり、電流源９６０がキャパシタＣ_Ｘを充電可能になる。キャパシタＣ_Ｘの上側端子（ノード９６２）の電圧Ｖ_ＴＭＡＸが電圧Ｖ_ＤＣに達すると、比較器９４０の状態が切り換わり、論理ハイのレベルのＦｏｒｃｅ＿Ｏｆｆ信号を生ずる。Ｆｏｒｃｅ＿Ｏｆｆ信号の論理ハイのレベルは、Ｆｏｒｃｅ＿Ｏｆｆ信号がアサートされていること、したがってＴｏｐ＿Ｓｗｉｔｃｈ＿Ｏｆｆ信号がアサートされていることを表す。このようにして、キャパシタＣ_Ｘの容量、すなわちキャパシタＣ_Ｘを電圧Ｖ_ＤＣまで充電するための時間が第１の最大オン時間ｔ_{ｏｎ，ｍａｘ１}を設定する。

この発明の一つの実施例によると、最大オン時間制御回路９００はある条件の下では第２の、すなわち延長ずみの最大オン時間ｔ_{ｏｎ，ｍａｘ２}を設定する。それらの条件の下では、最大オン時間が、先行のスイッチングサイクルで最小オフ時間が用いられていた場合は、第１の最大オン時間ｔ_{ｏｎ，ｍａｘ１}を超えて延びることを許容される。それを可能にするために、最大オン時間制御回路９００は、最小オフ時間が先行スイッチングサイクルで用いられていた場合にキャパシタＣ_ＹをキャパシタＣ_Ｘに並列接続で付加するように作用する第２のタイマー回路を含む。キャパシタＣ_ＹおよびキャパシタＣ_Ｘの容量の合計が、それらキャパシタの電圧Ｖ_ＴＭＡＸをＤＣ電圧Ｖ_ＤＣまで充電する時間を長くし、それによって最大オン時間をｔ_{ｏｎ，ｍａｘ２}に延長する。先行スイッチングサイクルでオフ時間が最小オフ時間よりも長かった場合は、最大オン時間は延長されず、キャパシタＣ_Ｘによって定まる最大オン時間が維持される。

この第２のタイマー回路の構成および動作を図９およびその関連のタイミング図である図１０を参照して次に述べる。この第２のタイマー回路は、最小オフ時間到達時にアサートされる信号ｔ_{ｏｆｆ，ｍｉｎ＿ｒｅａｃｈｅｄ}を受ける単安定回路９７０を含む。この単安定回路９７０はパルスｔ_{ｏｆｆ、ｍｉｎ＿ｒｅａｃｈｅｄ}（波形１００４）を発生する。このパルスｔ_{ｏｆｆ，ｍｉｎ＿ｒｅａｃｈｅｄ}と、ハイ側スイッチのオンへの切換えを表すＴｏｐ＿Ｓｗｉｔｃｈ＿Ｏｎ信号との論理積をＡＮＤゲート９７２でとる。したがって、ハイ側スイッチがパルスｔ_{ｏｆｆ，ｍｉｎ＿ｒｅａｃｈ}と同時にオンに切り換わると、その切り換わりは、先行スイッチングサイクルで最小オフ時間が用いられたことを表す。したがって、ＡＮＤゲート９７２の出力がアサートされる。最小オフ時間の終わりにハイ側スイッチがオンに切り換わらなければ、ＡＮＤゲート９７２の出力はアサートされない。

ＡＮＤゲート９７２の出力はフリップフロップ回路９７４のセット入力端子Ｓに加える。一方、回路９７４のリセット入力端子ＲにはＴｏｐ＿Ｓｗｉｔｃｈ＿Ｏｆｆ信号を加える。回路９７４の出力ＱであるＩｎｃｒｅａｓｅ＿ｔ_{ｏｎ，ｍａｘ}信号はＮＭＯＳトランジスタＭ１２のゲート端子に加える。ＮＭＯＳトランジスタＭ１２のドレーン端子はノード９６２に接続し、ソース端子はキャパシタＣ_Ｙに接続する。Ｉｎｃｒｅａｓｅ＿ｔ_{ｏｎ，ｍａｘ}信号がアサートされると、トランジスタＭ１２はオンに切り換わってキャパシタＣ_ＹをキャパシタＣ_Ｘに並列に接続する。Ｉｎｃｒｅａｓｅ＿ｔ_{ｏｎ，ｍａｘ}信号がアサートされない場合は、トランジスタＭ１２はオフ状態になる。

Ｉｎｃｒｅａｓｅ＿ｔ_{ｏｎ，ｍａｘ}信号は、ＡＮＤゲート９７２の出力がアサートされて、フリップフロップ回路９７４の出力Ｑが論理ハイのレベルになったときにアサートされる。Ｔｏｐ＿Ｓｗｉｔｃｈ＿Ｏｆｆ信号がアサートされると、フリップフロップ回路９７４の出力Ｑは論理ロウのレベルにリセットされる。回路９７４のセット入力にもリセット入力にもアサートがない場合は、出力Ｑはそれ以前の論理状態に留まる。

この第２のタイマー回路の動作は次のとおりである。最小オフ時間に到達すると（時点Ａ）、ｔ_{ｏｆｆ，ｍｉｎ＿ｒｅａｃｈｅｄ}信号がアサートされて、単安定回路９７０がパルスｔ_{ｏｆｆ，ｍｉｎ＿ｒｅａｃｈｅｄ}（波形１００４）を生ずる。次に、Ｔｏｐ＿Ｓｗｉｔｃｈ＿Ｏｎ信号がアサートされてハイ側スイッチを同時にオンに切り換えると（時点Ａ）、ＡＮＤゲート９７２の出力がアサートされる。したがって、フリップフロップ回路９７４はセットされ、Ｉｎｃｒｅａｓｅ＿ｔ_{ｏｎ，ｍａｘ}信号（波形１００６）がアサートされる。その結果、トランジスタＭ１２がオンに切り換わり、キャパシタＣ_ＹがキャパシタＣ_Ｘに並列に接続されて最大オン時間を長くする。パルスｔ_{ｏｆｆ，ｍｉｎ＿ｒｅａｃｈｅｄ}のために、ＡＮＤゲート９７２の出力はそのパルスの持続時間だけ回路９７４のセット入力Ｓに加えられる。しかし、Ｉｎｃｒｅａｓｅ＿ｔ_{ｏｎ，ｍａｘ}信号は、Ｔｏｐ＿Ｓｗｉｔｃｈ＿Ｏｆｆ信号がアサートされて（時点Ｂ）Ｉｎｃｒｅａｓｅ＿ｔ_{ｏｎ，ｍａｘ}信号をリセットするまで、アサートされた状態に留まる。

一方、次のスイッチングサイクルでは、最小オフ時間に到達するもののＴｏｐ＿Ｓｗｉｔｃｈ＿Ｏｎ信号がアサートされていないとき（時点Ｃ）は、ＡＮＤゲート９７２には出力はなく、Ｉｎｃｒｅａｓｅ＿ｔ_{ｏｎ，ｍａｘ}信号はリセット状態のままである。すなわち、最小オフ時間には到達しているもののハイ側スイッチがオンに切り換わっていない場合は最大オン時間制御回路９００は先行スイッチングサイクルに最小オフ時間がなかったと判定する。その場合は最大オン時間の延長は不要である。

最大オン時間制御回路９００は、バック電圧調整器の中に具体化すると、その電圧調整器の動作の改善に多様な利点をもたらす。まず、最大オン時間制御回路９００は二つの最大オン時間、すなわち第１の最大オン時間ｔ_{ｏｎ＿ｍａｘ１}および第２の、すなわち延長ずみの最大オン時間ｔ_{ｏｎ＿ｍａｘ２}を提供する。延長ずみの最大オン時間はより高いデューティサイクルの必要な条件のときだけ提供される。すなわち、延長ずみの最大オン時間は先行スイッチングサイクルが最小オフ時間を用いた場合だけ提供される。デューティサイクルが低いか中程度の場合は、バック電圧調整器は上記二つの最大オン時間に影響されない。すなわち、この制御ループは最小オフ時間ｔ_{ｏｆｆ，ｍｉｎ}よりも大きいオフ時間を制御しているからである。デューティサイクルがより高い場合は、バック電圧調整器は最小オフ時間ｔ_{ｏｆｆ，ｍｉｎ}を用いオン時間ｔ_ｏｎを制御することによって電圧調整動作を開始する。その領域では、オン時間ｔ_ｏｎを、通常は最大オン時間ｔ_{ｏｎ，ｍａｘ１}の到達前で饋還電圧Ｖ_ＦＢが基準電圧Ｖ_ＲＥＦに達するまで、延長する。しかし、デューティサイクルが引き続き長くなるに伴って、所要オン時間は第１の最大オン時間ｔ_{ｏｎ，ｍａｘ１}よりも大きくなる。デューティサイクルをより高くできるようにするために、特定の条件の下で第２の、すなわち延長ずみの最大オン時間ｔ_{ｏｎ，ｍａｘ２}を用いる。最大オン時間ｔ_{ｏｎ，ｍａｘ}は先行スイッチングサイクルが最小オフ時間を用いたときだけ延長するので、過渡的オーバーシュートは避けられる。過渡状態の期間中は、オフ時間が最小オフ時間よりも通常長いので、最大オン時間は延長されない。

図１１はこの発明の代替実施例による最大オン時間制御回路の概略図である。図１１を参照すると、最大オン時間制御回路１１００は上述の最大オン時間制御回路９００と同じ構成を備えるが、短絡状態に対する保護回路を付加してある。より詳細に述べると、この最大オン時間制御回路１１００は短絡回路状態の発生時に最大オン時間延長動作をディスエーブルするように構成してある。すなわち、短絡回路状態が生ずると、出力電流は電流限界値に到達する。この最大オン時間制御回路１１００では、Ｎｏｔ＿Ｉｎ＿Ｃｕｒｒｅｎｔ＿Ｌｉｍｉｔ信号をＡＮＤゲート１１７２に送って、パルスｔ_{ｏｆｆ，ｍｉｎ＿ｒｅａｃｈｅｄ}およびパルスＴｏｐ＿Ｓｗｉｔｃｈ＿Ｏｎとの間の論理積をとる。したがって、ＡＮＤゲート１１７２は、上述の二つの状態（最小オフ時間到達時およびハイ側スイッチのオンへの切換時）に加えて、出力電流が電流制限を受けていないときだけその出力をフリップフロップ回路１１７４のセット入力端子に送って、バックスイッチング型電圧調整器の出力に短絡回路がないことを表すことができる。このようにして、最大オン時間の延長をスイッチング型電圧調整器における短絡状態の検出時に回避する。

上に述べてきた詳しい説明は、この発明の特定の実施例を例示するためのものであって限定を意図するものではない。この発明の範囲内で多数の変形および改変が可能である。すなわち、この発明は添付特許請求の範囲の各請求項のみによって画定される。

低コストで性能改善したスイッチング型電圧調整器の製造に利用できる。

この発明の一つの実施例によるリプル注入制御スキームを組み入れた固定（一定）オン時間電圧調整器の概略図。 図１の電圧調整器に用いた一定オン時間・最小オフ時間制御ループの説明図。 図１の一定オン時間電圧調整器の饋還電圧Ｖ_ＦＢを表す電圧波形図。 この発明の一つの実施例による出力電圧精度を高めたリプル注入制御スキーム付きの一定オン時間電圧調整器の概略図。 この発明の代替実施例による出力電圧精度を高めたリプル注入制御スキーム付きの一定オン時間電圧調整器の概略図。 図４（クランプ回路なし）および図５の一定オン時間電圧調整器に組み入れ可能な演算相互コンダクタンス増幅器およびクランプ回路の回路図。 図５の一定オン時間電圧調整器に組み入れ可能なクランプ回路の回路図。 この発明の一つの実施例によるバックスイッチング型電圧調整器におけるマルチモードオン時間・オフ時間制御スキームの具体化のためのオン時間・オフ時間制御回路の論理回路図。 この発明の一つの実施例による最大オン時間制御回路の概略図。 図９の最大オン時間制御回路の動作を示すタイミング図。 この発明のもう一つの実施例による最大オン時間制御回路の概略図。

符号の説明

１０，４０，５０ バック（ｂｕｃｋ）スイッチング型電圧調整器システム
１００，４００，５００ バックスイッチング型電圧調整器
１０２，１０４，１０６，１０８，１１０，１１２；
４０２，４０４，４０６，４０８，４１０，４１２；
５０２，５０３，５０６，５０８，５１０，５１２ 端子
１１４，４１４，５１４ 出力電圧Ｖ_ＯＵＴノード
１１６，４１６，５１６ 負荷
１２０，４２０，５２０ リプル注入回路
１２６，４２６，５２６ 誤差比較回路
１２８ オンタイマー
１３０ オフタイマー
１３２ 論理回路
１３４ 駆動回路
４３２，５３２ 制御回路
Ｍ１，Ｍ２ トランジスタパワースイッチ
１３６，４３６，５３６ 基準電圧Ｖ_ＲＥＦ発生回路
２０６ 一定オン時間にわたりスイッチＭ１をオンにする
２０８ 最小オフ時間にわたりスイッチＭ１をオフにする

Claims (12)

1. 集積回路の形に構成されて入力電圧を受け、スイッチング出力電圧をスイッチ出力ノードに生ずるように饋還制御ループを用いてハイ側のスイッチおよびロウ側のスイッチを制御するバックスイッチング型電圧調整器であって、前記スイッチ出力ノードを前記集積回路に外付けしたＬＣフィルタ回路に接続して出力ノードにほぼ一定の大きさの調整ずみの電圧、すなわち饋還電圧ノードに饋還電圧を生ずる前記バックスイッチング型電圧調整器の内部の分圧器に饋還される調整ずみの電圧を生ずるようにしたバックスイッチング型電圧調整器において、
   最小オン時間および可変オフ時間饋還制御ループでハイ側スイッチを制御するための第１の信号、すなわち複数のオン時間長、すなわち
   （１）少なくとも最小のオン時間を有し前記饋還電圧が基準電圧以上のとき終了する第１のオン時間長と、
   （２）第１の最大オン時間、すなわち最小オン時間が先行スイッチングサイクルの期間中にハイ側スイッチに用いられなかったときに用いられる第１の最大オン時間である第２のオン時間長と、
   （３）前記第１の最大オン時間よりも大きい第２の最大オン時間、すなわち前記最小オフ時間が先行スイッチングサイクルの期間中にハイ側スイッチに用いられていた場合に用いられる第２の最大オン時間である第３のオン時間長と
   から成る複数のオン時間長のうちの最短の時間長の経過時に前記ハイ側スイッチをオフに切り換える第１の信号を生ずるオン時間制御回路
   を含むバックスイッチング型電圧調整器。
2. 前記第１の最大オン時間を第１のキャパシタで設定し、前記第２の最大オン時間を前記第１のキャパシタに並列に第２のキャパシタを付加することによって設定する請求項１記載のバックスイッチング型電圧調整器。
3. 前記第１の最大オン時間を第１のキャパシタの容量値で設定し、前記第２の最大オン時間を前記第１のキャパシタの容量値への第２のキャパシタの容量値の付加によって設定する請求項１記載のバックスイッチング型電圧調整器。
4. 前記第２の最大オン時間を、先行スイッチングサイクルの期間中に前記ハイ側スイッチに最小オフ時間を用いていた場合、および前記スイッチング型電圧調整器の出力電流が電流制限を受けていなかった場合に、適用する請求項１記載のバックスイッチング型電圧調整器。
5. 前記オン時間制御回路が前記第１の最大オン時間または前記第２の最大オン時間の終わりに第２の信号を発生する最大オン時間制御回路を含み、その最大オン時間制御回路が、
   第１のノードと接地ノードとの間に、前記第１の信号による制御を受ける第１のトランジスタと並列接続で挿入した第１のキャパシタと、前記第１のキャパシタを充電するように接続を施した電流源とを含む第１のタイマー回路と、
   前記第１のノードにおける第１の電圧と第２のＤＣ基準電圧とを比較して、前記第２の信号、すなわち前記第１の電圧が前記第２のＤＣ基準電圧以上の値であるときにアサートされる前記第２の信号である出力電圧を生ずる比較器と
   を含み、
   前記ハイ側スイッチがオフに切り換わったとき前記第１の信号がアサートされて前記第１のトランジスタをオンに切り換えて前記第１のキャパシタを放電させ、前記ハイ側スイッチがオンに切り換わったとき前記第１の信号がアサート解除されて前記第１のトランジスタをオフに切り換えて前記電流源による前記第１のキャパシタの充電を可能にして前記第１の電圧を上昇させ、前記第１の最大オン時間が、前記第１の電圧が前記第２のＤＣ基準電圧に達するまでに要する時間を含む請求項１記載のバックスイッチング型電圧調整器。
6. 前記最大オン時間制御回路が、
   前記第１のノードと前記接地電位ノードとの間に第２のキャパシタと直列接続で挿入した第２のトランジスタであって、先行のスイッチングサイクルの期間中にハイ側スイッチに最小オフ時間が用いられていた場合にアサートされて前記第２のトランジスタをオンに切り換える第３の信号に制御される第２のトランジスタ
   をさらに含み、
   前記第２のトランジスタがオンに切り換わって前記第２のキャパシタを前記第１のキャパシタと並列に接続し、前記第２の最大オン時間が、前記第１および第２のキャパシタの充電により前記第１の電圧が前記第２のＤＣ基準電圧に達するまでに要する時間を含む請求項５記載のバックスイッチング型電圧調整器。
7. 前記第２のタイマー回路が、
   前記最小オフ時間に達したことを表す最小オフ時間パルスを生ずる単安定回路と、
   前記最小オフ時間パルスおよび第４の信号を受けて、前記最小オフ時間パルスの期間中に前記第４の信号がアサートされたときアサート中の出力信号を生ずる第１の論理ゲートと、
   前記第１の論理ゲートの出力信号を受けるセット入力端子と、前記第１の信号を受けるリセット入力端子と、前記第３の信号を生ずる出力端子とを有するフリップフロップ回路と
   をさらに含む請求項６記載のバックスイッチング型電圧調整器。
8. 前記第１の論理ゲートが、前記スイッチング型電圧調整器の出力電流が電流制限を受けていないことを表す第５の信号をさらに受け、前記第４の信号が前記最小オフ時間パルスの期間中にアサートされるとともに前記第５の信号がアサートされたとき前記第１の論理ゲートが出力信号を生ずる請求項７記載のバックスイッチング型電圧調整器。
9. 入力電圧を受け、スイッチング出力電圧をスイッチ出力ノードに生ずるように饋還制御ループを用いてハイ側のスイッチおよびロウ側のスイッチを制御するバックスイッチング型電圧調整器であって、前記スイッチ出力ノードをＬＣフィルタ回路に接続して出力ノードにほぼ一定の大きさの調整ずみの出力電圧、すなわち饋還電圧ノードに饋還電圧を生ずる前記バックスイッチング型電圧調整器の内部の分圧器に帰還される調整ずみの出力電圧を生ずるようにしたバックスイッチング型電圧調整器における方法において、
   前記ハイ側スイッチに対して、少なくとも最小オン時間だけ継続し前記饋還電圧が基準電圧以上のときに終了する第１のオン時間長を設定する過程と、
   最小オフ時間が先行スイッチングサイクルの期間中に前記ハイ側スイッチに用いられなかった場合に用いられる第１の最大オン時間である第２のオン時間長を設定する過程と、
   最小オフ時間が先行スイッチングサイクルの期間中に前記ハイ側スイッチに用いられていた場合に用いられる第２の最大オン時間、すなわち前記第１の最大オン時間以上の第２の最大オン時間である第３の最大オン時間長を設定する過程と、
   前記ハイ側スイッチを最小オン時間および可変オフ時間饋還ループでオフに切り換える第１の信号、すなわち前記第１、第２および第３のオン時間長のうちの最短の時間長の経過時に前記ハイ側スイッチをオフに切り換える第１の信号を生ずる過程と
   を含む方法。
10. 第１の最大オン時間である第２のオン時間を設定する過程が第１のキャパシタを充電することにより前記第１の最大オン時間を設定することを含み、第２の最大オン時間である第３のオン時間長を設定する過程が、前記第１のキャパシタおよびその第１のキャパシタに並列接続した第２のキャパシタを充電することにより前記第２の最大オン時間を設定することを含む請求項９記載の方法。
11. 第１の最大オン時間である第２のオン時間長を設定する過程が前記第１のキャパシタを充電することによって前記第１の最大オン時間を設定することを含み、第２の最大オン時間である第３のオン時間長を設定する過程が前記第１のキャパシタとこの第１のキャパシタに並列接続した第２のキャパシタとを充電することによって前記第２の最大オン時間を設定することを含む請求項９記載の方法。
12. 前記第１の最大オン時間よりも長い前記第２の最大オン時間である第３のオン時間長を設定する過程が、先行のスイッチングサイクルの期間中に最小オフ時間が前記ハイ側スイッチに用いられていた場合、および前記スイッチング型電圧調整器の出力電流が電流制限を受けていない場合に、第２の最大オン時間を設定することを含む請求項９記載の方法。

Images