JP4831940B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4831940B2
JP4831940B2 JP2004154011A JP2004154011A JP4831940B2 JP 4831940 B2 JP4831940 B2 JP 4831940B2 JP 2004154011 A JP2004154011 A JP 2004154011A JP 2004154011 A JP2004154011 A JP 2004154011A JP 4831940 B2 JP4831940 B2 JP 4831940B2
Authority
JP
Japan
Prior art keywords
substrate
gan
single crystal
layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004154011A
Other languages
Japanese (ja)
Other versions
JP2005340308A (en
Inventor
昇 一ノ瀬
清史 島村
和夫 青木
ビジョラ エンカルナシオン アントニア ガルシア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koha Co Ltd
Original Assignee
Koha Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koha Co Ltd filed Critical Koha Co Ltd
Priority to JP2004154011A priority Critical patent/JP4831940B2/en
Publication of JP2005340308A publication Critical patent/JP2005340308A/en
Application granted granted Critical
Publication of JP4831940B2 publication Critical patent/JP4831940B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Led Devices (AREA)

Description

本発明は、ダイオード、トランジスタ、発光ダイオード等の半導体素子の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor element such as a diode, a transistor, or a light emitting diode.

従来の発光素子として、SiCからなる基板上にGaNからなるn型層およびp型層を積層したものが知られている(例えば、特許文献1参照。)。   As a conventional light emitting device, a device in which an n-type layer and a p-type layer made of GaN are stacked on a substrate made of SiC is known (see, for example, Patent Document 1).

SiCは、茶褐色の透明性を有し、約427nmまでの可視光を透過するため、基板側からも発光光を透過させることができる。   SiC has brownish-brown transparency and transmits visible light up to about 427 nm, so that it can transmit emitted light from the substrate side.

このSiCを用いた発光素子は、SiCの単結晶ウエハ上にSiC薄膜をエピタキシャル成長させてSiCエピタキシャル基板を形成し、この基板上にGaNからなるn型層およびp型層を形成して、これらを切り出すことによって複数の発光素子にすることによって製造されている。
特開2002−255692号公報(段落0008)
In this light emitting device using SiC, a SiC thin film is epitaxially grown on a single crystal wafer of SiC to form a SiC epitaxial substrate, and an n-type layer and a p-type layer made of GaN are formed on the substrate, and these are formed. It is manufactured by cutting out into a plurality of light emitting elements.
JP 2002-255692 A (paragraph 0008)

しかし、SiCは、単結晶ウエハの結晶性が悪く、単結晶の垂直方向に貫通するいわゆるマイクロパイプ欠陥が存在するため、マイクロパイプ欠陥を避けてn型層およびp型層を形成して切り出さなければならず、半導体素子としての生産性が低いという問題がある。   However, since SiC has poor crystallinity of a single crystal wafer and has so-called micropipe defects penetrating in the vertical direction of the single crystal, it must be cut out by forming an n-type layer and a p-type layer avoiding the micropipe defects. There is a problem that productivity as a semiconductor element is low.

また、SiCは、青色領域までの光を透過するが、紫外領域の光を透過しない。従って、基板側から発光光を取り出す場合は、可視領域から紫外領域の光を発光するGaNの発光光のうち紫外領域の光を透過できないため、基板側を紫外光の取り出し面とすることができないという問題がある。また、SiCは、着色しているため、SiCを透過する光は、発光波長の一部が吸収されるという問題がある。   Further, SiC transmits light up to the blue region, but does not transmit light in the ultraviolet region. Therefore, when the emitted light is extracted from the substrate side, the substrate side cannot be used as an ultraviolet light extraction surface because it cannot transmit the ultraviolet light of the GaN emitted light that emits light from the visible region to the ultraviolet region. There is a problem. In addition, since SiC is colored, there is a problem that a part of the emission wavelength is absorbed in the light transmitted through SiC.

従って、本発明の目的は、生産性の高い半導体素子の製造方法を提供することにある。   Accordingly, an object of the present invention is to provide a method for manufacturing a semiconductor device with high productivity.

本発明は、上記目的を達成するため、β―Ga基板上に、AlGa1−xN(ただし、0≦x≦1)で表わされるガリウム窒化物からなる層をMOCVD法により形成する半導体素子の製造方法において、前記基板上に形成される前記層の形成は、前記β―Ga基板が反応しないHeガス、Arガス、又はNeガスより成り、Hガス及びNガスを含まないキャリアガスによって前記層を構成する原料ガスを搬送することにより行うことを特徴とする半導体素子の製造方法を提供する。 In order to achieve the above object, according to the present invention, a layer made of gallium nitride represented by Al x Ga 1-x N (where 0 ≦ x ≦ 1) is formed on a β-Ga 2 O 3 substrate by MOCVD. the method of manufacturing a semiconductor device to be formed, formation of the layer formed on the substrate, He gas the β-Ga 2 O 3 substrate is not responding, consists Ar gas or Ne gas, H 2 gas and N Provided is a method for manufacturing a semiconductor element, which is carried out by carrying a source gas constituting the layer by a carrier gas not containing two gases.

上記の構成によれば、キャリアガスは、酸化物半導体と反応しないガスを用いるため、第1の層上の第2の層が形成される面は、平坦性が保たれた状態で維持される。   According to the above configuration, since the carrier gas uses a gas that does not react with the oxide semiconductor, the surface on which the second layer on the first layer is formed is maintained in a flat state. .

本発明に係る半導体素子の製造方法によれば、キャリアガスは、酸化物半導体と反応しないガスを用いるため、第1の層上の第2の層が形成される面は、平坦性が保たれた状態で維持されるので、第2の層が形成され易くなり、半導体素子を高い生産性により製造することができる。   According to the semiconductor element manufacturing method of the present invention, since the carrier gas uses a gas that does not react with the oxide semiconductor, the surface on which the second layer on the first layer is formed is kept flat. Therefore, the second layer is easily formed, and the semiconductor element can be manufactured with high productivity.

<基板>
β−Gaは、導電性を有するので、電極構造が垂直型のLEDを作ることができ、その結果、素子全体を電流通路にすることができることから電流密度を低くすることができるので、発光素子の寿命を長くすることができる。
<Board>
Since β-Ga 2 O 3 has conductivity, an electrode having a vertical structure can be produced, and as a result, the entire device can be used as a current path, so that the current density can be lowered. The life of the light emitting element can be extended.

実際、n型導電性を有するβ−Ga基板の比抵抗を測定した結果、図1に示すように、室温で0.02Ω・cm程度の値が得られている。また、発光素子として用いる温度範囲において、比抵抗の温度変化は小さいため、発光素子としての安定性が得られる。 Actually, as a result of measuring the specific resistance of the β-Ga 2 O 3 substrate having n-type conductivity, a value of about 0.02 Ω · cm is obtained at room temperature as shown in FIG. In addition, since the temperature change of the specific resistance is small in the temperature range used as the light emitting element, stability as the light emitting element can be obtained.

また、電極構造が垂直型のため、n層をエッチングによって露出させる必要がないので、素子製造工数が少なくて済み、基板の単位面積当たりの素子数を多く取れるので、低コストで製造できる。   Further, since the electrode structure is a vertical type, it is not necessary to expose the n layer by etching, so that the number of element manufacturing steps can be reduced, and the number of elements per unit area of the substrate can be increased.

サファイアを基板とする場合、電極構造が水平型となるため、III−V族系化合物半導体の薄膜成長の後、n層を露出させてからn電極を取り付けるため、マスキングやエッチングなどの工程が別途必要となる。ところが、電極構造が垂直型の場合、例えば、GaAs系発光素子のように、前記のマスキングやエッチング工程などは、必要がなくなる。   When using sapphire as the substrate, the electrode structure is horizontal, so after the growth of the III-V compound semiconductor thin film, the n layer is exposed and the n electrode is attached. Necessary. However, when the electrode structure is a vertical type, the masking and etching processes described above are not necessary as in the case of a GaAs light emitting device.

SiCの場合、3C、4H、6H、15Rなどの多くの相が存在し、単相での基板を得ることは困難である。硬度は非常に高く、加工性が悪いことから、平坦な基板は得られにくく、原子スケールで見た場合、基板表面には相の異なる多数のステップが存在する。その基板の上に薄膜を成長させた場合、多数の結晶性や欠陥密度の異なる膜が成長することになる。このように、SiCの場合、一つの基板上において、無数の質の異なる核が成長し、結果として、それらが合わさる形で膜が成長するので、膜の品質向上は極めて困難となる。実際、SiCとGaNの格子不整合は、理論上は3.4%と言われているが、前記のような理由のため、実際の格子不整合は極めて大きいのが現状である。   In the case of SiC, there are many phases such as 3C, 4H, 6H, and 15R, and it is difficult to obtain a single-phase substrate. Since the hardness is very high and the workability is poor, it is difficult to obtain a flat substrate, and when viewed on an atomic scale, there are many steps with different phases on the substrate surface. When a thin film is grown on the substrate, many films having different crystallinity and defect density grow. As described above, in the case of SiC, innumerable nuclei with different qualities grow on one substrate, and as a result, the film grows in a form in which they are combined, so it is extremely difficult to improve the quality of the film. Actually, the lattice mismatch between SiC and GaN is theoretically said to be 3.4%, but the actual lattice mismatch is extremely large for the reasons described above.

これに対して、β−Gaは単相であり、かつ原子スケールで平坦であるために、SiCで見られるような実際上の大きな格子不整合は見られない。バンドギャップの観点においては、SiCの場合、例えば6H−SiCの場合、3.03eVであるので、約427nm以下の波長域においては不透明である。III−V族系化合物半導体の発光領域は、約550〜380nmであることを考えた場合、SiCで利用できる波長範囲は、その約2/3であると言わざるを得ない。それに対して、β−Gaの場合、約1000nmから約260nmまで透過するので、III−V族系化合物半導体の発光領域の全波長範囲、特に、紫外領域での利用が可能になる。 On the other hand, since β-Ga 2 O 3 is a single phase and is flat on an atomic scale, there is no practical large lattice mismatch as seen in SiC. From the viewpoint of the band gap, in the case of SiC, for example, in the case of 6H-SiC, it is 3.03 eV, so it is opaque in the wavelength region of about 427 nm or less. Considering that the light emitting region of the III-V group compound semiconductor is about 550 to 380 nm, it must be said that the wavelength range available for SiC is about 2/3 of the wavelength range. On the other hand, in the case of β-Ga 2 O 3 , since it transmits from about 1000 nm to about 260 nm, it can be used in the entire wavelength range of the light emitting region of the III-V group compound semiconductor, particularly in the ultraviolet region.

本発明に用いられる基板は、β−Gaを基本とするが、Cu、Ag、Zn、Cd、Al、In、Si、GeおよびSnからなる群から選ばれる1種以上を添加したGaを主成分とした酸化物で構成してもよい。これらの添加元素の作用は、格子定数あるいはバンドギャップエネルギーを制御するためである。例えば、(AlInGa(1−x−y)(ただし、0≦x<1、0≦y<1、0≦x+y<1)で表わされるガリウム酸化物を用いることができる。 The substrate used in the present invention is based on β-Ga 2 O 3 , but Ga added with at least one selected from the group consisting of Cu, Ag, Zn, Cd, Al, In, Si, Ge, and Sn. You may comprise with the oxide which has as a main component. The effect of these additive elements is to control the lattice constant or band gap energy. For example, a gallium oxide represented by (Al x In y Ga (1-xy) ) 2 O 3 (where 0 ≦ x <1, 0 ≦ y <1, 0 ≦ x + y <1) is used. it can.

<熱膨張係数>
熱膨張の観点においても、GaNの熱膨張係数が5.6×10−6/Kであるのに対し、β−Gaの値は4.6×10−6/Kであって、サファイア(4.5×10−6/K)と同程度であり、6H−SiC(3.5×10−6/K)に対し優位性を持つ。熱膨張係数の違いも、成長膜の品質という観点から見た場合、主要な要素である。
<Coefficient of thermal expansion>
In terms of thermal expansion, the coefficient of thermal expansion of GaN is 5.6 × 10 −6 / K, whereas the value of β-Ga 2 O 3 is 4.6 × 10 −6 / K, Similar to sapphire (4.5 × 10 −6 / K) and superior to 6H—SiC (3.5 × 10 −6 / K). The difference in thermal expansion coefficient is also a major factor from the viewpoint of the quality of the grown film.

<バルク単結晶>
β−Gaの最大の特長は、そのバルク単結晶が得られるということである。GaAs系材料を中心とする近赤外から赤色領域までにおいては、常にバルク単結晶が得られ、その導電性基板上に格子不整合性の極めて小さな膜が得られてきた。その分、低コストで、かつ、効率の高い発光素子の製造が容易であった。GaN系、ZnSe系のいわゆる青色発光素子と期待される材料はバルク状の単結晶作製が事実上不可能であった。そのため、導電性で、かつ、発光領域で透明な格子不整合性の小さいバルク単結晶の開発がしのぎを削って行われてきた。現在においても、この問題は本質的には解決されていない。これに対して、本発明で提供するβ−Gaの基板は、こうした問題を抜本的に解決するものである。EFG(縁部限定薄膜供給結晶成長)法あるいはFZ(フローティングゾーン)法により、直径2インチサイズのバルク単結晶が得られるので、青色から紫外領域における発光素子の開発をGaAs系発光素子と同様に取り扱うことが可能となる。
<Bulk single crystal>
The biggest feature of β-Ga 2 O 3 is that a bulk single crystal can be obtained. Bulk single crystals have always been obtained from the near infrared to red region centered on GaAs-based materials, and a film with extremely small lattice mismatch has been obtained on the conductive substrate. Accordingly, it is easy to manufacture a light-emitting element with low cost and high efficiency. A material expected to be a GaN-based or ZnSe-based so-called blue light-emitting element has been virtually impossible to produce a bulk single crystal. For this reason, development of a bulk single crystal that is conductive and transparent in the light emitting region and has a small lattice mismatch has been carried out. Even today, this problem is not essentially solved. On the other hand, the β-Ga 2 O 3 substrate provided by the present invention drastically solves these problems. A bulk single crystal with a diameter of 2 inches can be obtained by the EFG (edge limited thin film supply crystal growth) method or the FZ (floating zone) method, so that the development of light emitting devices in the blue to ultraviolet region is the same as GaAs light emitting devices. It becomes possible to handle.

<EFG法によるGa単結晶>
図2は、EFG法に用いるルツボを示す。このルツボ6は、EFG法引上げ炉(図示せず)に挿入されるものである。ルツボ6は、例えばイリジウム製であって、β−Ga融液9を毛細管現象により上昇させるスリット8aを有するスリットダイ8を備える。
<Ga 2 O 3 single crystal by EFG method>
FIG. 2 shows a crucible used for the EFG method. This crucible 6 is inserted into an EFG method pulling furnace (not shown). The crucible 6 is made of, for example, iridium and includes a slit die 8 having a slit 8a that raises the β-Ga 2 O 3 melt 9 by capillary action.

EFG法において、下記のように単結晶を成長させる。ルツボ6に原料となるβ−Gaを所定量入れ、加熱して溶解し、β−Ga融液9とする。ルツボ6内に配置されたスリットダイ8に形成するスリット8aによりβ−Ga融液9を毛細管現象によりスリットダイ8上面に上昇させ、種結晶7にβ−Ga融液9を接触させて冷却し、任意の形状の断面を有する成長結晶10を形成する。 In the EFG method, a single crystal is grown as follows. A predetermined amount of β-Ga 2 O 3 as a raw material is put in the crucible 6 and heated to be dissolved to obtain a β-Ga 2 O 3 melt 9. The β-Ga 2 O 3 melt 9 by a slit 8a for forming the slit die 8 arranged in the crucible 6 is raised to the slit die 8 top by capillary action, the seed crystal 7 β-Ga 2 O 3 melt 9 Are brought into contact with each other and cooled to form a grown crystal 10 having a cross section of an arbitrary shape.

具体的には、内径48.5mm、肉厚1.5mm、高さ50mmのイリジウム製ルツボ6に、酸化ガリウム原料75gを入れて、厚さ3mm×幅20mm×高さ40mm、スリット間隔0.5mmのスリットダイ8を設置した。該ルツボ6を、通常の窒素雰囲気、1気圧中で、1760℃、酸素分圧を5×10―2気圧に維持して、スリット8a内を毛細管現象で上昇したβ−Ga融液9にβ−Gaの種結晶7を接触させ、1mm/hの速度で単結晶育成を行った。 Specifically, 75 g of gallium oxide raw material is put into an iridium crucible 6 having an inner diameter of 48.5 mm, a wall thickness of 1.5 mm, and a height of 50 mm, and is 3 mm thick × 20 mm wide × 40 mm high, with a slit spacing of 0.5 mm. The slit die 8 was installed. The crucible 6 is maintained in a normal nitrogen atmosphere, 1 atm, 1760 ° C., the oxygen partial pressure is maintained at 5 × 10 −2 atm, and the β-Ga 2 O 3 melt is raised by capillary action in the slit 8a. 9 was brought into contact with a seed crystal 7 of β-Ga 2 O 3 to grow a single crystal at a speed of 1 mm / h.

スリットダイ8の上部で、スリットダイ8の形状に規定された単結晶を育成させるので、CZ(Czochralski)法に比べ、結晶成長界面での温度勾配を極めて小さくできる。さらに、β−Ga融液9がスリット8aを通して供給され、結晶の成長速度がβ−Ga融液9内ので拡散速度よりも速いので、β−Ga融液9中の成分の蒸発ならびにβ−Ga融液9の組成変動を極めて小さくできる。従って、高晶質の単結晶が作製できる。また、スリットダイ8の形状により成長結晶10の形状を規定できるため、スリットダイ8の大型化により単結晶を大型化することが容易に実現できる。このように、CZ法などの手法では困難であったGa単結晶の大型化、高品質化がEFG法により可能となった。 Since the single crystal defined by the shape of the slit die 8 is grown above the slit die 8, the temperature gradient at the crystal growth interface can be made extremely small as compared with the CZ (Czochralski) method. Furthermore, β-Ga 2 O 3 melt 9 is supplied through the slit 8a, since the crystal growth rate is faster than the diffusion rate of within β-Ga 2 O 3 melt 9, β-Ga 2 O 3 melt 9 The evaporation of the components therein and the composition fluctuation of the β-Ga 2 O 3 melt 9 can be made extremely small. Therefore, a highly crystalline single crystal can be produced. In addition, since the shape of the grown crystal 10 can be defined by the shape of the slit die 8, it is possible to easily increase the size of the single crystal by increasing the size of the slit die 8. As described above, the EFG method makes it possible to increase the size and quality of a Ga 2 O 3 single crystal, which has been difficult with a method such as the CZ method.

<FZ法によるGa単結晶>
図3は、FZ法によりβ−Ga単結晶を製造する赤外線加熱単結晶製造装置を示す。この赤外線加熱単結晶製造装置100は、石英管102と、β−Ga種結晶(以下「種結晶」と略す。)107を保持・回転するシード回転部103と、β−Ga多結晶素材(以下「多結晶素材」と略す。)109を保持・回転する素材回転部104と、多結晶素材109を加熱して溶融する加熱部105と、シード回転部103、素材回転部104および加熱部105を制御する制御部106とを有して概略構成されている。
<Ga 2 O 3 single crystal by FZ method>
FIG. 3 shows an infrared heating single crystal manufacturing apparatus for manufacturing a β-Ga 2 O 3 single crystal by the FZ method. This infrared heating single crystal manufacturing apparatus 100 includes a quartz tube 102, a seed rotating unit 103 that holds and rotates a β-Ga 2 O 3 seed crystal (hereinafter referred to as “seed crystal”) 107, and β-Ga 2 O. 3 A material rotating unit 104 that holds and rotates a polycrystalline material (hereinafter abbreviated as “polycrystalline material”) 109, a heating unit 105 that heats and melts the polycrystalline material 109, a seed rotating unit 103, and a material rotating unit. 104 and a control unit 106 that controls the heating unit 105.

シード回転部103は、種結晶107を保持するシードチャック133と、シードチャック133に回転を伝える下部回転軸132と、下部回転軸132を正回転させるとともに、上下方向に移動させる下部駆動部131とを備える。   The seed rotating unit 103 includes a seed chuck 133 that holds the seed crystal 107, a lower rotating shaft 132 that transmits rotation to the seed chuck 133, a lower driving unit 131 that rotates the lower rotating shaft 132 in the normal direction and moves it in the vertical direction. Is provided.

素材回転部104は、多結晶素材109の上端部109aを保持する素材チャック143と、素材チャック143に回転を伝える上部回転軸142と、上部回転軸142を正逆回転させるとともに、上下方向に移動させる上部駆動部141とを備える。   The material rotating unit 104 moves the material chuck 143 that holds the upper end 109a of the polycrystalline material 109, the upper rotating shaft 142 that transmits the rotation to the material chuck 143, the upper rotating shaft 142 forward and backward, and the vertical rotation. And an upper drive unit 141 to be operated.

加熱部105は、多結晶素材109を径方向から加熱して溶融するハロゲンランプ151と、ハロゲンランプ151を収容し、ハロゲンランプの発光する光を多結晶素材109の所定部位に集光する楕円鏡152と、ハロゲンランプ151に電源を供給する電源部153とを備える。   The heating unit 105 houses a halogen lamp 151 that heats and melts the polycrystalline material 109 from the radial direction, and an elliptical mirror that collects the light emitted from the halogen lamp at a predetermined portion of the polycrystalline material 109. 152 and a power supply unit 153 that supplies power to the halogen lamp 151.

石英管102には、下部回転軸132、シードチャック133、上部回転軸142、素材チャック143、多結晶素材109、β−Gaの単結晶108および種結晶107が収容される。石英管102は、酸素ガスと不活性ガスとしての窒素ガスとの混合ガスを供給されて密閉できるようになっている。 The quartz tube 102 accommodates a lower rotating shaft 132, a seed chuck 133, an upper rotating shaft 142, a material chuck 143, a polycrystalline material 109, a β-Ga 2 O 3 single crystal 108 and a seed crystal 107. The quartz tube 102 can be sealed by being supplied with a mixed gas of oxygen gas and nitrogen gas as an inert gas.

β−Ga単結晶を成長させるには、以下の方法による。まず、種結晶107と多結晶素材109を準備する。すなわち、種結晶107は、例えば、β−Ga単結晶を劈開面に沿って切り出したもので、成長結晶の5分の1以下の径または5mm以下の断面積を有し、β−Ga単結晶の成長の際に破損しない強度を有する。多結晶素材109は、Gaの粉末の所定量を図示しないゴム管に充填し、500MPaで冷間圧縮し、その後、1500℃で10時間焼結して得られる。 In order to grow a β-Ga 2 O 3 single crystal, the following method is used. First, a seed crystal 107 and a polycrystalline material 109 are prepared. That is, the seed crystal 107 is, for example, a β-Ga 2 O 3 single crystal cut out along the cleavage plane, and has a diameter of 1/5 or less of a grown crystal or a cross-sectional area of 5 mm 2 or less. -Ga 2 O 3 has a strength that does not break during the growth of a single crystal. The polycrystalline material 109 is obtained by filling a predetermined amount of Ga 2 O 3 powder in a rubber tube (not shown), cold compressing at 500 MPa, and then sintering at 1500 ° C. for 10 hours.

次に、種結晶107の一端をシードチャック133に保持し、棒状の多結晶素材109の上端部109aを素材チャック143に保持する。上部回転軸142の上下位置を調節して種結晶107の上端と多結晶素材109の下端を接触させる。また、ハロゲンランプ151の光を種結晶107の上端と多結晶素材109の下端との部位に集光するように、上部回転軸142および下部回転軸132の上下位置を調節する。石英管102の雰囲気102aは、窒素と酸素の混合気体(100%窒素から100%酸素の間で変化する。)の全圧1気圧から2気圧に満たされている。   Next, one end of the seed crystal 107 is held on the seed chuck 133, and the upper end portion 109 a of the rod-shaped polycrystalline material 109 is held on the material chuck 143. The upper and lower positions of the upper rotating shaft 142 are adjusted to bring the upper end of the seed crystal 107 into contact with the lower end of the polycrystalline material 109. In addition, the vertical positions of the upper rotary shaft 142 and the lower rotary shaft 132 are adjusted so that the light from the halogen lamp 151 is focused on the upper end of the seed crystal 107 and the lower end of the polycrystalline material 109. The atmosphere 102a of the quartz tube 102 is filled with a total pressure of 1 to 2 atmospheres of a mixed gas of nitrogen and oxygen (changed between 100% nitrogen and 100% oxygen).

操作者が図示しない電源スイッチをオンにすると、制御部106は、制御プログラムに従い、各部を制御して以下のように単結晶成長制御を行う。加熱部105に電源が投入されると、ハロゲンランプ151は、種結晶107の上端と多結晶素材109の下端の部位を加熱して、その加熱部位を溶解し、溶解滴を形成する。このとき、種結晶107のみを回転させておく。   When the operator turns on a power switch (not shown), the control unit 106 controls each unit according to the control program and performs single crystal growth control as follows. When the heating unit 105 is turned on, the halogen lamp 151 heats the upper end portion of the seed crystal 107 and the lower end portion of the polycrystalline material 109, melts the heated portion, and forms dissolved droplets. At this time, only the seed crystal 107 is rotated.

ついで、多結晶素材109と種結晶107とが十分になじむように当該部を反対方向に回転させながら溶解する。適度のβ−Ga単結晶の溶解物108’ができたときに、多結晶素材109の回転を停止し、種結晶107のみを回転させて多結晶素材109および種結晶107を互いに反対方向に引っ張り、種結晶107よりも細いダッシュネックを形成する。 Next, the polycrystalline material 109 and the seed crystal 107 are melted while being rotated in the opposite direction so that the polycrystalline material 109 and the seed crystal 107 are sufficiently adapted. When an appropriate β-Ga 2 O 3 single crystal melt 108 ′ is formed, the rotation of the polycrystalline material 109 is stopped, and only the seed crystal 107 is rotated so that the polycrystalline material 109 and the seed crystal 107 are opposite to each other. By pulling in the direction, a dash neck narrower than the seed crystal 107 is formed.

ついで、種結晶107と多結晶素材109を20rpmで互いに反対方向に回転させながらハロゲンランプ151で加熱し、かつ、多結晶素材109を5mm/hの割合で上部回転軸142により上方に引っ張る。ハロゲンランプ151により多結晶素材109を加熱すると、多結晶素材109は、溶解して溶解物108’を形成するとともに、それが冷却すると多結晶素材109と同等またはそれよりも小さな径のβ−Ga単結晶108が生成する。適度の長さの単結晶を形成した後、生成したβ−Ga単結晶108を取り出す。 Next, the seed crystal 107 and the polycrystalline material 109 are heated by the halogen lamp 151 while rotating in opposite directions at 20 rpm, and the polycrystalline material 109 is pulled upward by the upper rotating shaft 142 at a rate of 5 mm / h. When the polycrystalline material 109 is heated by the halogen lamp 151, the polycrystalline material 109 is melted to form a melt 108 ′, and when it is cooled, β-Ga having a diameter equal to or smaller than that of the polycrystalline material 109 is obtained. A 2 O 3 single crystal 108 is formed. After forming a single crystal having an appropriate length, the produced β-Ga 2 O 3 single crystal 108 is taken out.

次に、β−Ga単結晶108から形成した基板の作製方法を示す。β−Ga単結晶108は、b軸<010>方位に結晶成長させた場合には、(100)面の劈開性が強くなるので、(100)面に平行な面と垂直な面で切断して基板を作製する。a軸<100>方位、c軸<001>方位に結晶成長させた場合は、(100)面、(001)面の劈開性が弱くなるので、全ての面の加工性が良くなり、上記のような切断面の制限はない。 Next, a method for manufacturing a substrate formed from the β-Ga 2 O 3 single crystal 108 is described. When the β-Ga 2 O 3 single crystal 108 is grown in the b-axis <010> orientation, the cleavage of the (100) plane becomes strong, and thus a plane perpendicular to the plane parallel to the (100) plane The substrate is cut by cutting. When the crystal is grown in the a-axis <100> orientation and the c-axis <001> orientation, the cleaving properties of the (100) plane and the (001) plane are weakened. There is no restriction on the cut surface.

次に、この実施の形態に係るFZ法によるGa単結晶の効果を説明する。
(イ)所定の方向に結晶を成長させているので、直径1cm以上の大きなβ−Ga単結晶108を得ることができる。
(ロ)このβ−Ga単結晶108は、a軸<100>方位、b軸<010>方位、あるいはc軸<001>方位を結晶軸とすることにより、クラッキング、双晶化傾向が減少し、高い結晶性が得られる。
(ハ)このようなβ−Ga単結晶108は、再現性よく生成できるため、半導体等の基板としての利用価値も高い。
Next, the effect of the Ga 2 O 3 single crystal by the FZ method according to this embodiment will be described.
(A) Since crystals are grown in a predetermined direction, a large β-Ga 2 O 3 single crystal 108 having a diameter of 1 cm or more can be obtained.
(B) This β-Ga 2 O 3 single crystal 108 has cracking and twinning tendency by using the a-axis <100> orientation, the b-axis <010> orientation, or the c-axis <001> orientation as the crystal axis. Decreases and high crystallinity is obtained.
(C) Since such a β-Ga 2 O 3 single crystal 108 can be generated with high reproducibility, the utility value as a substrate of a semiconductor or the like is also high.

<III−V族系化合物薄膜の形成方法>
III−V族系化合物薄膜は、MOCVD(有機金属気相成長)法により形成する。III族元素としては、B、Al、Ga、In、Tlを用い、V族元素としては、N、P、As、Sb、Biを用いる。III−V族系化合物として、例えば、GaN、GaAs等が挙げられる。
<Method for Forming III-V Group Compound Thin Film>
The III-V group compound thin film is formed by MOCVD (metal organic chemical vapor deposition). B, Al, Ga, In, and Tl are used as group III elements, and N, P, As, Sb, and Bi are used as group V elements. Examples of the III-V group compound include GaN and GaAs.

図4は、β−Ga系単結晶の基板の(101)面上にGaNからなる薄膜を成長させたときの原子配列を示す。この場合、GaNの(001)面が、β−Ga系単結晶の(101)面上に成長する。β−Ga系単結晶の(101)面上には、O(酸素)原子70、70、・・・が配列している。図中O原子70は、実線の正円で示されている。β−Ga系単結晶の(101)面における格子定数は、a=b=0.289nm、γ=約116°である。GaNの(001)面における格子定数は、a=b=0.319nm、γ=120°である。図中GaNのN(窒素)原子80は、破線の正円で示されている。 FIG. 4 shows an atomic arrangement when a thin film made of GaN is grown on the (101) plane of a β-Ga 2 O 3 single crystal substrate. In this case, the (001) plane of GaN grows on the (101) plane of the β-Ga 2 O 3 single crystal. O (oxygen) atoms 70, 70,... are arranged on the (101) plane of the β-Ga 2 O 3 single crystal. In the figure, the O atom 70 is indicated by a solid circle. The lattice constant of the (101) plane of the β-Ga 2 O 3 single crystal is a = b = 0.289 nm and γ = about 116 °. The lattice constant in the (001) plane of GaN is a G = b G = 0.319 nm and γ G = 120 °. In the drawing, N (nitrogen) atoms 80 of GaN are indicated by a broken circle.

β−Ga系単結晶の(101)面上にGaNの(001)面を成長させてGaNからなる薄膜を形成する場合、格子定数のミスマッチングは、約10%であり、角度のミスマッチングは、約3%である。従って、β−Ga系単結晶のO原子およびGaNのN原子の原子配列が略同じであるので、GaNからなる薄膜は、均一な平面構造をもつことができる。そのため、β−Ga系単結晶の(101)面上にバッファ層を介することなく、GaNからなる薄膜を形成しても、格子不整合が生じない。 When a GaN (001) plane is grown on the (101) plane of a β-Ga 2 O 3 based single crystal to form a thin film made of GaN, the lattice constant mismatch is about 10%, Mismatching is about 3%. Accordingly, since the atomic arrangement of the O atoms and the N atoms of GaN in the β-Ga 2 O 3 single crystal are substantially the same, the thin film made of GaN can have a uniform planar structure. Therefore, even if a thin film made of GaN is formed on the (101) plane of the β-Ga 2 O 3 single crystal without using a buffer layer, lattice mismatch does not occur.

また、β−Ga系単結晶に格子定数調整用のInを添加することにより、β−Ga系単結晶の(101)面における格子定数にGaNの(001)面の格子定数をより近づけることができ、GaNからなる薄膜は、より均一な平面構造をもつことができる。 Further, by adding In the adjustment lattice constant β-Ga 2 O 3 single crystal, β-Ga 2 O 3 system single crystal (101) lattice constant in plane of GaN (001) face of the grating The constant can be made closer, and the thin film made of GaN can have a more uniform planar structure.

なお、この実施の形態においては、β−Ga系単結晶の(101)面にGaNからなる薄膜を成長させることについて記載したが、これに限定されることなく、例えば、β−Ga系単結晶の(100)面にGaNからなる薄膜を成長させてもよい。 In this embodiment, it has been described that a thin film made of GaN is grown on the (101) plane of a β-Ga 2 O 3 based single crystal. However, the present invention is not limited to this. For example, β-Ga 2 A thin film made of GaN may be grown on the (100) plane of 2 O 3 single crystal.

一方、図5は、Al系結晶の基板上にGaNからなる薄膜を成長させたときの原子配列を示す。Al系結晶の(001)面上には、O(酸素)原子75、75、・・・が配列している。図中O原子75は、実線の正円で示されている。Al系結晶の(001)面における格子定数は、a=b=0.475nm、γ=120°である。GaNの(001)面における格子定数は、a=b=0.319nm、γ=120°である。図中N原子は、破線の正円で示されている。Al系結晶の(001)面上にGaNの(001)面を成長させてGaNからなる薄膜を形成する場合、格子定数のミスマッチングは、約30%である。従って、Al系結晶上にGaNからなる薄膜を形成する場合には、バッファ層を形成し、そのバッファ層の上に薄膜を形成しなければ、格子不整合が生じ、均一な平面構造をもつことができないおそれがある。 On the other hand, FIG. 5 shows an atomic arrangement when a GaN thin film is grown on an Al 2 O 3 based crystal substrate. O (oxygen) atoms 75, 75,... Are arranged on the (001) plane of the Al 2 O 3 based crystal. In the figure, the O atom 75 is indicated by a solid circle. The lattice constant of the (001) plane of the Al 2 O 3 based crystal is a A = b A = 0.475 nm and γ A = 120 °. The lattice constant in the (001) plane of GaN is a G = b G = 0.319 nm and γ G = 120 °. In the figure, N atoms are indicated by broken circles. When a GaN (001) plane is grown on the (001) plane of an Al 2 O 3 based crystal to form a thin film made of GaN, the mismatch of lattice constant is about 30%. Therefore, when forming a thin film made of GaN on an Al 2 O 3 based crystal, if a buffer layer is formed and a thin film is not formed on the buffer layer, lattice mismatch occurs and a uniform planar structure You may not be able to have

<薄膜の形成方法>
図6は、MOCVD法を示す概略図であり、MOCVD装置の主要部を示す概略断面を示す。図7は、MOCVD法により得られる発光素子を示す。MOCVD装置20は、真空ポンプおよび排気装置(図示せず)を備えた排気部26が接続された反応容器21と、基板27を載置するサセプタ22と、サセプタ22を加熱するヒータ23と、サセプタ22を回転、上下移動させる制御軸24と、基板27に向って斜め、または水平に原料ガスを供給する石英ノズル25と、各種原料ガスを発生する、TMG(トリメチルガリウム)ガス発生装置31、TMA(トリメチルアルミニウム)ガス発生装置32、TMI(トリメチルインジウム)ガス発生装置33等を備える。なお、必要に応じてガス発生装置の数を増減してもよい。
<Method for forming thin film>
FIG. 6 is a schematic view showing the MOCVD method, and shows a schematic cross section showing the main part of the MOCVD apparatus. FIG. 7 shows a light-emitting element obtained by the MOCVD method. The MOCVD apparatus 20 includes a reaction vessel 21 connected to an exhaust unit 26 having a vacuum pump and an exhaust device (not shown), a susceptor 22 on which a substrate 27 is placed, a heater 23 that heats the susceptor 22, and a susceptor. A control shaft 24 for rotating and vertically moving 22, a quartz nozzle 25 for supplying source gas obliquely or horizontally toward the substrate 27, a TMG (trimethylgallium) gas generator 31, TMA for generating various source gases (Trimethylaluminum) gas generator 32, TMI (trimethylindium) gas generator 33, and the like. In addition, you may increase / decrease the number of gas generators as needed.

窒素源としてNHが用いられ、キャリアガスとして、例えば、Heが用いられる。GaN薄膜を形成するときは、原料ガスとしてTMGとNHが、AlGaN薄膜を形成するときは、原料ガスとしてTMA、TMGおよびNHが、InGaN薄膜を形成するときは、原料ガスとしてTMI、TMGおよびNHが、Ga系薄膜を形成するときは、原料ガスとして、酸素ガス、NOおよびTMGが用いられる。 NH 3 is used as the nitrogen source, and He is used as the carrier gas, for example. When forming a GaN thin film, TMG and NH 3 are used as source gases. When forming an AlGaN thin film, TMA, TMG, and NH 3 are used as source gases. When forming an InGaN thin film, TMI, TMG are used as source gases. When NH 3 forms a Ga 2 O 3 -based thin film, oxygen gas, N 2 O and TMG are used as source gases.

なお、キャリアガスとして、上記Heの他に、Ar,Ne等の希ガスおよびN等の不活性ガスを用いる。これらの不活性ガスは、基板を構成する酸化物半導体と反応しないものである。ここで、キャリアガスとして従来のように高温においてHを使用すると、Ga系からなる基板27の表面がエッチングされたように穴だらけとなってしまい平坦性が非常に悪くなる。これは、Ga系を構成する酸素がHの水素により還元されたものと考えられる。このように平坦性が悪くなるため、基板27の上に、GaN等の薄膜を成長させるのが困難となるので、キャリアガスとして上述したHe、Ar等を用いるのが好ましい。 In addition to the above He, a rare gas such as Ar or Ne and an inert gas such as N 2 are used as the carrier gas. These inert gases do not react with the oxide semiconductor constituting the substrate. Here, when H 2 is used as a carrier gas at a high temperature as in the prior art, the surface of the substrate 27 made of Ga 2 O 3 becomes full of holes as etched, resulting in very poor flatness. This is considered that oxygen constituting the Ga 2 O 3 system was reduced by hydrogen of H 2 . Since the flatness is thus deteriorated, it is difficult to grow a thin film such as GaN on the substrate 27. Therefore, it is preferable to use the aforementioned He, Ar, or the like as the carrier gas.

また、キャリアガスに基板を構成する酸素と反応しない程度の微量の還元性ガスを添加してもよい。例えば、Heガスに微量の水素Hを添加してもよい。 Further, a small amount of reducing gas that does not react with oxygen constituting the substrate may be added to the carrier gas. For example, a small amount of hydrogen H 2 may be added to the He gas.

MOCVD装置20により薄膜を形成するには、例えば、以下のように行う。まず、基板27は、薄膜が形成される面を上にしてサセプタ22に保持され、反応容器21内に設置される。そして、温度を1020℃で、TMGを54×10−6モル/min、TMAを6×10−6モル/min、モノシラン(SiH)を22×10−11モル/minで流して、60分問成長させ、SiドープGa0.9Al0.1N(n−GaN層)1aを3μmの膜厚で成長させた。 In order to form a thin film by the MOCVD apparatus 20, for example, the following is performed. First, the substrate 27 is held by the susceptor 22 with the surface on which the thin film is formed facing up, and is installed in the reaction vessel 21. Then, the temperature was 1020 ° C., TMG was flowed at 54 × 10 −6 mol / min, TMA was flowed at 6 × 10 −6 mol / min, and monosilane (SiH 4 ) was flowed at 22 × 10 −11 mol / min, for 60 minutes. Then, Si-doped Ga 0.9 Al 0.1 N (n-GaN layer) 1a was grown to a thickness of 3 μm.

さらに、温度を1030℃で、TMGを54×10―6モル/min、ビスジクロペンタジエニルマグネシウム(CpMg)を流して、MgドープGaN(p−GaN層)1bを1μmの膜厚で成長させた。その上に透明電極(Au/Ni)1hを蒸着し、その後、MgドープGaN1bをp型化した。その後、透明電極1hにはp電極1cを取り付け、ボンディング1eによりリード1fを取り付ける。基板1の下面にn電極1dを取り付けて、発光素子を構成した。 Further, the temperature is 1030 ° C., TMG is 54 × 10 −6 mol / min, bisdicopentadienylmagnesium (Cp 2 Mg) is flowed, and Mg-doped GaN (p-GaN layer) 1b is formed to a thickness of 1 μm. Grown up. A transparent electrode (Au / Ni) 1h was deposited thereon, and then Mg-doped GaN 1b was made p-type. Thereafter, the p electrode 1c is attached to the transparent electrode 1h, and the lead 1f is attached by bonding 1e. An n-electrode 1 d was attached to the lower surface of the substrate 1 to constitute a light emitting element.

<Gaからなる薄膜の形成>
n型導電性を示すGaからなる薄膜は、PLD(Pulsed Laser Deposition)法、MBE(Molecular Beam Epitaxy)法、MOCVD法、スパッタ法等の物理的気相成長法、熱CVD(Chemical Vapor Deposition)、プラズマCVD等の化学的気相成長法等により成膜することができる。
<Formation of a thin film made of Ga 2 O 3 >
A thin film made of Ga 2 O 3 exhibiting n-type conductivity is formed by a physical vapor deposition method such as a PLD (Pulsed Laser Deposition) method, an MBE (Molecular Beam Epitaxy) method, an MOCVD method, a sputtering method, etc., thermal CVD (Chemical Vapor). Deposition) and chemical vapor deposition methods such as plasma CVD can be used for film formation.

PLD法による成膜の一例を説明する。n型導電性を示すためには、ガリウム置換型Si、Ge等のn型ドーパントおよびF、Cl等の酸素置換型n型ドーパントをドープする方法がある。すなわち、PLD法によりGaとn型ドーパントの合金からなるターゲット、β−Gaとn型ドーパントの酸化物との焼結体からなるターゲット、β−Gaとn型ドーパントの酸化物との固溶体単結晶からなるターゲット、またはGa金属からなるターゲットおよびn型ドーパントからなるターゲットを用いる方法等がある。 An example of film formation by the PLD method will be described. In order to exhibit n-type conductivity, there is a method of doping an n-type dopant such as gallium-substituted Si or Ge and an oxygen-substituted n-type dopant such as F or Cl. That is, the target made of an alloy of Ga and an n-type dopant by PLD, beta-Ga 2 O 3 and n-type dopant target made of a sintered body of the oxide, beta-Ga 2 O 3 and n-type dopant oxidation And a method using a target made of a solid solution single crystal with a product, a target made of Ga metal, and a target made of an n-type dopant.

また、p型導電性を示す薄膜は、PLD法、MBE法、MOCVD法、スパッタ法等の物理的気相成長法、熱CVD、プラズマCVD等の化学的気相成長法等により成膜することができる。   A thin film exhibiting p-type conductivity is formed by a physical vapor deposition method such as PLD method, MBE method, MOCVD method, or sputtering method, or a chemical vapor deposition method such as thermal CVD or plasma CVD. Can do.

PLD法による成膜の一例を説明する。p型導電性を示すためには、薄膜中のGaがH、Li等p型ドーパントと置換されるか、または薄膜中の酸素がN、P等のp型ドーパントと置換されるか、Ga欠陥による方法がある。すなわち、PLD法によりGaとp型ドーパントの合金からなるターゲット、β−Gaとp型ドーパントの酸化物との焼結体からなるターゲット、β−Gaとp型ドーパントの酸化物との固溶体単結晶からなるターゲット、またはGa金属からなるターゲットおよびp型ドーパントからなるターゲットを用いる方法等がある。 An example of film formation by the PLD method will be described. In order to show p-type conductivity, Ga in the thin film is replaced with a p-type dopant such as H or Li, or oxygen in the thin film is replaced with a p-type dopant such as N or P, or Ga defects There is a method by. That is, the target made of an alloy of Ga and a p-type dopant by PLD, beta-Ga 2 O 3 and a target made of a sintered body of an oxide of a p-type dopant, beta-Ga 2 O 3 and oxides of p-type dopant For example, there is a method using a target made of a solid solution single crystal with an object, a target made of Ga metal, and a target made of a p-type dopant.

本発明に用いられる薄膜は、GaN系およびGa系を基本とするが、Al、Inから選ばれる1種以上を添加したGaを主成分とした酸化物で構成してもよい。これらの添加元素の作用は、格子定数あるいはバンドギャップエネルギーを制御するためである。例えば、(AlInGa(1−x−y)(ただし、0≦x≦1、0≦y≦1、0≦x+y≦1)で表わされるガリウム酸化物を用いることができる。 The thin film used in the present invention is based on GaN and Ga 2 O 3 , but may be composed of an oxide containing Ga as a main component to which one or more selected from Al and In are added. The effect of these additive elements is to control the lattice constant or band gap energy. For example, a gallium oxide represented by (Al x In y Ga (1-xy) ) 2 O 3 (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) is used. it can.

<電極>
電極は、p型導電性を示す薄膜、あるいは基板、またはn型導電性を示す薄膜、あるいは基板上に蒸着、スパッタ等により形成される。電極は、オーミック接触が得られる材料で形成される。例えば、n型導電性を示す薄膜あるいは基板には、Au、Al、Co、Ge、Ti、Sn、In、Ni、Pt、W、Mo、Cr、Cu、Pb等の金属単体、これらのうち少なくとも2種の合金(例えば、Au−Ge合金)、これらを2層構造に形成するもの(例えば、Al/Ti、Au/Ni、Au/Co)、あるいはITOが挙げられる。p型導電性を示す薄膜あるいは基板には、Au、Al、Be、Ni、Pt、In、Sn、Cr、Ti、Zn等の金属単体、これらのうち少なくとも2種の合金(例えば、Au−Zn合金、Au−Be合金)、これらを2層構造に形成するもの(例えば、Ni/Au)あるいはITO等が形成される。
<Electrode>
The electrode is formed by vapor deposition, sputtering, or the like on a thin film or substrate that exhibits p-type conductivity, or a thin film or substrate that exhibits n-type conductivity. The electrode is formed of a material that can provide ohmic contact. For example, the thin film or the substrate exhibiting n-type conductivity includes Au, Al, Co, Ge, Ti, Sn, In, Ni, Pt, W, Mo, Cr, Cu, Pb, etc. Two types of alloys (for example, Au—Ge alloy), those forming these in a two-layer structure (for example, Al / Ti, Au / Ni, Au / Co), or ITO can be used. The thin film or substrate exhibiting p-type conductivity includes a simple metal such as Au, Al, Be, Ni, Pt, In, Sn, Cr, Ti, Zn, and at least two alloys (for example, Au-Zn). Alloys, Au-Be alloys), those forming these in a two-layer structure (for example, Ni / Au), ITO or the like.

<キャリア濃度が異なる薄膜の形成>
例えば、GaNからなるn−GaN層の上にn−GaN層よりキャリア濃度の低いGaNからなるn−GaN層を形成し、当該キャリア濃度の低いn−GaN層の上にGaNからなるp−GaN層およびp−GaN層よりキャリア濃度が高いGaNからなるp−GaN層を順次積層する。例えば、n型ドーパントあるいはp型ドーパント量を変えるなどの方法によりキャリア濃度を変えることができる。
基板にβ−Ga系単結晶を用い、キャリア濃度の異なる複数のn層および複数のp層を形成することで、下記の効果が得られる。
(イ)n−GaN層のキャリア濃度を基板のキャリア濃度より低く形成することにより、その上に形成するp−GaN層の結晶性がよくなり、発光効率が向上する。
(ロ)n−GaN層とp−GaN層とを接合することにより、PN接合の発光素子を形成することができるため、GaNが有するバンドギャップにより短波長の発光が可能となる。
(ハ)基板にβ−Ga系単結晶を用いているため、結晶性の高いn型導電性を示す基板を形成することができる。
(ニ)基板に用いるβ−Ga系単結晶は、紫外領域の光を透過するため、基板側から紫外光から可視光までの発光光を取り出すことができる。
<Formation of thin films with different carrier concentrations>
For example, an n-GaN layer made of GaN having a carrier concentration lower than that of the n-GaN layer is formed on the n-GaN layer made of GaN, and p-GaN made of GaN is formed on the n-GaN layer having a lower carrier concentration. A p-GaN layer made of GaN having a higher carrier concentration than the p-GaN layer and the p-GaN layer are sequentially stacked. For example, the carrier concentration can be changed by a method such as changing the amount of n-type dopant or p-type dopant.
By using a β-Ga 2 O 3 single crystal as a substrate and forming a plurality of n layers and a plurality of p layers having different carrier concentrations, the following effects can be obtained.
(A) By forming the carrier concentration of the n-GaN layer lower than the carrier concentration of the substrate, the crystallinity of the p-GaN layer formed thereon is improved and the light emission efficiency is improved.
(B) By joining the n-GaN layer and the p-GaN layer, a PN junction light-emitting element can be formed. Therefore, light emission with a short wavelength can be achieved by the band gap of GaN.
(C) Since a β-Ga 2 O 3 single crystal is used for the substrate, a substrate having high crystallinity and n-type conductivity can be formed.
(D) Since the β-Ga 2 O 3 single crystal used for the substrate transmits light in the ultraviolet region, emitted light from ultraviolet light to visible light can be extracted from the substrate side.

<バッファ層の形成方法>
図8は、図7に示された発光素子にバッファ層を設けたものを示す。本発明で得られるβ−Gaの基板1とn−GaN層1aとの間に、AlGa1−xNバッファ層(ただし0≦x≦1)1gが設けられている。このバッファ層は、上記のMOCVD装置により形成した。このバッファ層の上に前述した<成膜方法>に従ってpn接合構造を形成する。バッファ層は、GaNまたはAlNからなるものであってもよい。なお、バッファ層が形成されるGa系単結晶からなる基板の面方位は、(100)面である。
<Method for forming buffer layer>
FIG. 8 shows the light emitting element shown in FIG. 7 provided with a buffer layer. Between the β-Ga 2 O 3 substrate 1 obtained in the present invention and the n-GaN layer 1a, an Al x Ga 1-x N buffer layer (where 0 ≦ x ≦ 1) 1g is provided. This buffer layer was formed by the above MOCVD apparatus. A pn junction structure is formed on the buffer layer according to the above-described <Film formation method>. The buffer layer may be made of GaN or AlN. The plane orientation of the substrate made of Ga 2 O 3 based single crystal on which the buffer layer is formed is the (100) plane.

以下、本発明の実施例について説明する。
<p型導電性を示す基板上へのn型GaN薄膜の形成方法>
p型導電性を示す基板は、以下のように製作する。まず、FZ法によりβ−Ga系結晶を形成する。原料として、例えば、MgO(p型ドーパント源)を含むβ−Ga粉末を均一に混合し、混合物をゴム管に入れ500MPaで冷間圧縮して棒状に成形する。成形したものを大気中において1500℃で10時間焼結してMgを含むβ−Ga系多結晶素材を得る。β−Ga種結晶を準備し、成長雰囲気が全圧1〜2気圧の下、NおよびO混合ガスを500ml/minで流しながら、石英管中でβ−Ga種結晶とβ−Ga系多結晶素材とを接触させてその部位を加熱し、β−Ga種結晶とβ−Ga系多結晶素材との接触部分で両者を溶融する。溶解したβ−Ga系多結晶素材をβ−Ga種結晶とともに回転速度20rpmで反対方向に回転させながら、かつ5mm/hの成長速度で成長させると、β−Ga種結晶上に透明で、Mgを含む絶縁性のβ−Ga系単結晶が生成する。このβ−Ga系単結晶により基板を作製し、この基板を酸素雰囲気中において所定の温度(例えば950℃)で所定の期間アニールすると、酸素欠陥が減少し、p型導電性を示す基板が得られる。
Examples of the present invention will be described below.
<Method of forming n-type GaN thin film on substrate exhibiting p-type conductivity>
A substrate exhibiting p-type conductivity is manufactured as follows. First, a β-Ga 2 O 3 based crystal is formed by the FZ method. As a raw material, for example, β-Ga 2 O 3 powder containing MgO (p-type dopant source) is uniformly mixed, and the mixture is put into a rubber tube and cold-compressed at 500 MPa to form a rod shape. The molded product is sintered at 1500 ° C. for 10 hours in the air to obtain a β-Ga 2 O 3 -based polycrystalline material containing Mg. Prepare the β-Ga 2 O 3 seed crystal, under a growth atmosphere total pressure 1-2 atm under a flow of N 2 and O 2 mixed gas at 500ml / min, β-Ga 2 O 3 or in a quartz tube The crystal is brought into contact with the β-Ga 2 O 3 -based polycrystalline material, the part is heated, and both are melted at the contact portion between the β-Ga 2 O 3 seed crystal and the β-Ga 2 O 3 -based polycrystalline material. To do. When the dissolved β-Ga 2 O 3 -based polycrystalline material is grown together with the β-Ga 2 O 3 seed crystal in the opposite direction at a rotation speed of 20 rpm and at a growth rate of 5 mm / h, β-Ga 2 O A transparent β-Ga 2 O 3 single crystal containing Mg is formed on the three seed crystals. When a substrate is produced from the β-Ga 2 O 3 single crystal and the substrate is annealed in an oxygen atmosphere at a predetermined temperature (for example, 950 ° C.) for a predetermined period, oxygen defects are reduced and p-type conductivity is exhibited. A substrate is obtained.

上記基板上にn型導電性を示す薄膜を形成する。薄膜は、MOCVD法による気相成長により形成する。まず、p型導電性を示す基板をMOCVD装置にセットする。基板を温度を500℃に保持し、Heを20l/分、NHを10l/分、TMGを1.7×10−4モル/分、およびNeで0.86ppmまで希釈したモノシラン(SiH)を200ml/分の割合で30分間供給し、膜厚約2.2μm、キャリア濃度1.5×1018/cmのn型導電性を示すGaNから成る薄膜を形成する。 A thin film exhibiting n-type conductivity is formed on the substrate. The thin film is formed by vapor phase growth by MOCVD. First, a substrate showing p-type conductivity is set in an MOCVD apparatus. Monosilane (SiH 4 ) with substrate held at 500 ° C., diluted with He to 20 l / min, NH 3 to 10 l / min, TMG to 1.7 × 10 −4 mol / min, and Ne to 0.86 ppm Is supplied at a rate of 200 ml / min for 30 minutes to form a thin film made of GaN having n-type conductivity having a film thickness of about 2.2 μm and a carrier concentration of 1.5 × 10 18 / cm 3 .

<pn接合を備えた発光素子の形成方法>   <Method for Forming Light-Emitting Element with Pn Junction>

図9は、本発明の実施例2に係る発光素子を示す。この発光素子40は、β−Ga単結晶からなるGa基板41と、Ga基板41の上に形成されたAlGa1−xNからなるバッファ層(ただし0≦x≦1)42と、AlGa1−xNバッファ層42の上に形成されたGaNからなるn−GaN層43と、n−GaN層43の上に形成されたGaNからなるp−GaN層44と、p−GaN層44の上に形成された透明電極45と、透明電極45の一部に形成されたAu等からなるボンディング電極47と、Ga基板41の下面に形成されたn電極46からなる。この発光素子40は、ボンディング電極47を介してボンディング48によりリード49を取り付け、金属ペースト51を介してプリント基板50に搭載される。 FIG. 9 shows a light emitting device according to Example 2 of the present invention. This light emitting element 40 includes a Ga 2 O 3 substrate 41 made of β-Ga 2 O 3 single crystal and a buffer layer made of Al x Ga 1-x N formed on the Ga 2 O 3 substrate 41 (however, 0 ≦ x ≦ 1) 42, an n-GaN layer 43 made of GaN formed on the Al x Ga 1-x N buffer layer 42, and a p-type made of GaN formed on the n-GaN layer 43. GaN layer 44, transparent electrode 45 formed on p-GaN layer 44, bonding electrode 47 made of Au or the like formed on a part of transparent electrode 45, and formed on the lower surface of Ga 2 O 3 substrate 41. N electrode 46 formed. The light emitting element 40 is mounted on the printed board 50 through a metal paste 51 by attaching leads 49 by bonding 48 through bonding electrodes 47.

この発光素子40は、n−GaN層43とp−GaN層44とが接合されたpn接合部で発光するが、発光光は、透明電極45を透過して上方に出射する出射光60として外部に射出する他、Ga基板41の下面の方に向う発光光61は、例えば、金属ペースト51により反射させられて上方に出射する。従って、発光光が直接外部に出射するのと比べて、発光強度が増大する。 The light emitting element 40 emits light at a pn junction where the n-GaN layer 43 and the p-GaN layer 44 are joined, but the emitted light is transmitted as an outgoing light 60 that passes through the transparent electrode 45 and is emitted upward. In addition, the emitted light 61 directed toward the lower surface of the Ga 2 O 3 substrate 41 is reflected by the metal paste 51 and emitted upward, for example. Accordingly, the emission intensity is increased as compared with the case where the emitted light is directly emitted to the outside.

<フリップチップ型発光素子>
図10は、本発明の実施例3に係る発光素子を示す。この発光素子40は、β−Ga単結晶からなるGa基板41と、Ga基板41の下部のAlGa1−xNからなるバッファ層(ただし0≦x≦1)42と、AlGa1−xNバッファ層42の下部のGaNからなるn−GaN層43と、n−GaN層43の下部の一部に形成されたGaNからなるp−GaN層44およびn電極46と、p−GaN層44の下部のp電極52とからなる。p電極52およびn電極46は、それぞれ半田ボール63、64を介してリードフレーム65、66にそれぞれ接続される。
<Flip chip type light emitting device>
FIG. 10 shows a light-emitting device according to Example 3 of the present invention. The light emitting element 40 includes a Ga 2 O 3 substrate 41 made of β-Ga 2 O 3 single crystal, and a buffer layer made of Al x Ga 1-x N below the Ga 2 O 3 substrate 41 (however, 0 ≦ x ≦ 1) 42, an n-GaN layer 43 made of GaN below the Al x Ga 1-x N buffer layer 42, and a p-GaN layer 44 made of GaN formed on a part of the lower portion of the n-GaN layer 43. And an n-electrode 46 and a p-electrode 52 below the p-GaN layer 44. The p electrode 52 and the n electrode 46 are connected to lead frames 65 and 66 through solder balls 63 and 64, respectively.

この発光素子40は、n−GaN層43とp−GaN層44とが接合されたpn接合部で発光するが、発光した光は、Ga基板41を透過して出射光60として上方に出射する。 The light emitting element 40 emits light at a pn junction where the n-GaN layer 43 and the p-GaN layer 44 are joined. The emitted light passes through the Ga 2 O 3 substrate 41 and is emitted upward as outgoing light 60. To exit.

<ダブルへテロ構造を備えた発光素子>
図11は、本発明の実施例4に係る発光素子を示す。この発光素子40は、β−Ga単結晶からなるGa基板41と、Ga基板41の上に形成されたAlGa1−yNからなるバッファ層(ただし0≦y≦1)42と、バッファ層42の上に形成されたAlGa1−zNからなるn−AlGa1−zNクラッド層(ただし0≦z<1)55と、n−AlGa1−zNクラッド層55の上に形成されたInGa1−mNからなるInGa1−mN発光層(ただし0≦m<1)56と、InGa1−mN発光層56の上に形成されたAlGa1−pNからなるp−AlGa1−pNクラッド層(ただし0≦p<1、p>z)57と、p−AlGa1−pNクラッド層57の上に形成された透明電極45と、透明電極45の一部に形成されたAu等からなるボンディング電極47と、Ga基板41の下面に形成されたn電極46からなる。この発光素子40は、ボンディング電極47にボンディング48によりリード49を取り付け、金属ペースト51を介してプリント基板50に搭載される。
<Light emitting device with double hetero structure>
FIG. 11 shows a light-emitting device according to Example 4 of the present invention. The light-emitting element 40 includes a Ga 2 O 3 substrate 41 made of a β-Ga 2 O 3 single crystal and a buffer layer made of Al y Ga 1-y N formed on the Ga 2 O 3 substrate 41 (however, 0 a ≦ y ≦ 1) 42, and n-Al z Ga 1-z n cladding layer (where 0 ≦ z <1) 55 made of formed Al z Ga 1-z n on the buffer layer 42, n- An In m Ga 1-m N light emitting layer (where 0 ≦ m <1) 56 made of In m Ga 1-m N formed on the Al z Ga 1-z N cladding layer 55, and In m Ga 1- A p-Al p Ga 1-p N clad layer (provided that 0 ≦ p <1, p> z) 57 made of Al p Ga 1-p N and formed on the m N light emitting layer 56, and p-Al p Ga 1-p and the transparent electrode 45 formed on the N-cladding layer 57, the transparent electrode 45 A bonding electrode 47 made of Au or the like formed on the parts, consisting of Ga 2 O 3 n electrode 46 formed on the lower surface of the substrate 41. The light emitting element 40 is mounted on a printed circuit board 50 via a metal paste 51 by attaching leads 49 to bonding electrodes 47 by bonding 48.

n−AlGa1−zNクラッド層55のバンドギャップエネルギーは、InGa1−mN発光層56のバンドギャップエネルギーより大きく、p−AlGa1−pNクラッド層57のバンドギャップエネルギーは、InGa1−mN発光層56のバンドギャップエネルギーより大きくなるように形成される。 The band gap energy of the n-Al z Ga 1-z N cladding layer 55 is larger than the band gap energy of the In m Ga 1-m N light emitting layer 56, and the band gap of the p-Al p Ga 1-p N cladding layer 57. The energy is formed so as to be larger than the band gap energy of the In m Ga 1-m N light emitting layer 56.

この発光素子40は、ダブルへテロ構造を有しているため、キャリアとなる電子と正孔とがInGa1−mN発光層56に閉じこめられて再結合する確率が高くなるので、発光光率が大幅に向上する。さらに、発光光は、透明電極45を透過して上方に出射する出射光60として外部に射出する他、Ga基板41の下面の方に向う発光光61は、例えば、金属ペースト51により反射させられて上方に出射するので、発光光が直接外部に射出するのと比べて、発光強度が増大する。
なお、本発明に係る半導体素子は、トランジスタ、サイリスタ、ダイオードのいずれにも適用することができる。具体的には、例えば、電界効果トランジスタ、フォトダイオード、太陽電池等が挙げられる。
Since the light-emitting element 40 has a double hetero structure, the probability that electrons and holes serving as carriers are confined in the In m Ga 1-m N light - emitting layer 56 and recombined increases. The light rate is greatly improved. Further, the emitted light is emitted to the outside as emitted light 60 that passes through the transparent electrode 45 and is emitted upward, and emitted light 61 directed toward the lower surface of the Ga 2 O 3 substrate 41 is, for example, by a metal paste 51. Since the light is reflected and emitted upward, the emitted light intensity is increased as compared with the case where the emitted light is directly emitted to the outside.
The semiconductor element according to the present invention can be applied to any of transistors, thyristors, and diodes. Specifically, a field effect transistor, a photodiode, a solar cell, etc. are mentioned, for example.

β−Gaの比抵抗の温度変化を示すグラフである。It is a graph showing the temperature change of the specific resistance of β-Ga 2 O 3. 本発明で用いられるEFG法引上炉に挿入するルツボを示す一部破断斜視図である。It is a partially broken perspective view which shows the crucible inserted in the EFG method pulling furnace used by this invention. 本発明で用いられるFZ法赤外線加熱単結晶製造装置を示す要部断面図である。It is principal part sectional drawing which shows the FZ method infrared heating single crystal manufacturing apparatus used by this invention. 本発明で好適に用いられるのβ−Ga系単結晶の基板の(101)面上にGaNの(001)面からなる薄膜を成長させたときの原子配列を示す図である。Is a diagram showing the atomic arrangement when grown thin films of GaN of (001) plane preferably β-Ga 2 O 3 system single crystal substrate (101) of the used on the surface in the present invention. 比較例としてのAl系結晶の基板の(001)面上にGaNの(001)面からなる薄膜を成長させたときの原子配列を示す図である。It is a diagram showing the atomic arrangement when grown thin films of GaN of (001) plane in the Al 2 O 3 system of the substrate crystal (001) plane as a comparative example. 本発明で用いられるMOCVD法を示す概略図である。It is the schematic which shows the MOCVD method used by this invention. 本発明の実施例1に係る発光素子を示す断面図である。It is sectional drawing which shows the light emitting element which concerns on Example 1 of this invention. 本発明の実施例1に係る発光素子にバッファ層を設けた発光素子の断面図である。It is sectional drawing of the light emitting element which provided the buffer layer in the light emitting element which concerns on Example 1 of this invention. 本発明の実施例2に係る発光素子を示す断面図である。It is sectional drawing which shows the light emitting element which concerns on Example 2 of this invention. 本発明の実施例3に係る発光素子を示す断面図である。It is sectional drawing which shows the light emitting element which concerns on Example 3 of this invention. 本発明の実施例4に係る発光素子を示す断面図である。It is sectional drawing which shows the light emitting element which concerns on Example 4 of this invention.

符号の説明Explanation of symbols

1 基板
1a n−GaN層
1b p−GaN層
1c p電極
1d n電極
1e ボンディング
1f リード
6 ルツボ
7 種結晶
8 スリットダイ
8a スリット
9 Ga融液
10 β−Ga成長結晶
20 MOCVD装置
21 反応容器
22 サセプタ
23 ヒータ
24 制御軸
25 石英ノズル
26 排気部
27 基板
31、32、33 ガス発生装置
40 発光素子
41 基板
42 AlGa1−xNバッファ層
43 n−GaN層
44 p−GaN層
45 透明電極
46 n−電極
47 ボンディング電極
48 ボンディング
49 リード
50 プリント基板
51 金属ペースト
52 p電極
55 n−AlGa1−zNクラッド層
56 InGa1−mN発光層
57 p−AlGa1−pNクラッド層
60 出射光
61 発光光
63、64 半田ボール
65、66 リードフレーム
100 赤外線加熱単結晶製造装置
102 石英管
102a 雰囲気
103 シード回転部
104 素材回転部
105 加熱部
106 制御部
107 種結晶
108 単結晶
108’ 溶解物
109 多結晶素材
109a 上端部
131 下部駆動部
132 下部回転軸
133 シードチャック
141 上部駆動部
142 上部回転軸
143 素材チャック
151 ハロゲンランプ
152 楕円鏡
153 電源部
1 substrate 1a n-GaN layer 1b p-GaN layer 1c p electrode 1d n electrode 1e bonding 1f lead 6 crucible 7 seed crystal 8 slit die 8a slit 9 Ga 2 O 3 melt 10 β-Ga 2 O 3 growth crystal 20 MOCVD Device 21 Reaction vessel 22 Susceptor 23 Heater 24 Control shaft 25 Quartz nozzle 26 Exhaust part 27 Substrate 31, 32, 33 Gas generator 40 Light emitting element 41 Substrate 42 Al x Ga 1-x N buffer layer 43 n-GaN layer 44 p- GaN layer 45 transparent electrode 46 n-electrode 47 bonding electrode 48 bonding 49 leads 50 printed circuit board 51 metal paste 52 p electrode 55 n-Al z Ga 1- z n cladding layer 56 In m Ga 1-m n light-emitting layer 57 p- al p Ga 1-p N cladding layer 60 emits light 61 emitting light 63, 64 solder baud 65, 66 Lead frame 100 Infrared heating single crystal manufacturing apparatus 102 Quartz tube 102a Atmosphere 103 Seed rotating unit 104 Material rotating unit 105 Heating unit 106 Control unit 107 Seed crystal 108 Single crystal 108 'Dissolved material 109 Polycrystalline material 109a Upper end 131 Lower Drive unit 132 Lower rotary shaft 133 Seed chuck 141 Upper drive unit 142 Upper rotary shaft 143 Material chuck 151 Halogen lamp 152 Elliptical mirror 153 Power supply unit

Claims (2)

β―Ga基板上に、AlGa1−xN(ただし、0≦x≦1)で表わされるガリウム窒化物からなる層をMOCVD法により形成する半導体素子の製造方法において、
前記基板上に形成される前記層の形成は、前記β―Ga基板が反応しないHeガス、Arガス、又はNeガスより成り、Hガス及びNガスを含まないキャリアガスによって前記層を構成する原料ガスを搬送することにより行うことを特徴とする半導体素子の製造方法。
In a method for manufacturing a semiconductor element, a layer made of gallium nitride represented by Al x Ga 1-x N (where 0 ≦ x ≦ 1) is formed on a β-Ga 2 O 3 substrate by MOCVD.
The formation of the layer formed on the substrate is made of He gas, Ar gas, or Ne gas that does not react with the β-Ga 2 O 3 substrate, and the carrier gas does not contain H 2 gas and N 2 gas. A method for producing a semiconductor element, comprising carrying a source gas constituting a layer.
前記層は、ドーピングによって導電性を付与されたことを特徴とする請求項1記載の半導体素子の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the layer is provided with conductivity by doping.
JP2004154011A 2004-05-24 2004-05-24 Manufacturing method of semiconductor device Expired - Fee Related JP4831940B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004154011A JP4831940B2 (en) 2004-05-24 2004-05-24 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004154011A JP4831940B2 (en) 2004-05-24 2004-05-24 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2005340308A JP2005340308A (en) 2005-12-08
JP4831940B2 true JP4831940B2 (en) 2011-12-07

Family

ID=35493559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004154011A Expired - Fee Related JP4831940B2 (en) 2004-05-24 2004-05-24 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4831940B2 (en)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4680762B2 (en) * 2005-12-14 2011-05-11 株式会社光波 Light emitting device and manufacturing method thereof
JP2007165626A (en) * 2005-12-14 2007-06-28 Toyoda Gosei Co Ltd Light emitting element and its manufacturing method
JP2007305975A (en) * 2006-04-13 2007-11-22 National Institute Of Advanced Industrial & Technology Semiconductor device containing group iii oxide semiconductor
JP5003033B2 (en) 2006-06-30 2012-08-15 住友電気工業株式会社 GaN thin film bonded substrate and manufacturing method thereof, and GaN-based semiconductor device and manufacturing method thereof
JP5529420B2 (en) * 2009-02-09 2014-06-25 住友電気工業株式会社 Epitaxial wafer, method for producing gallium nitride semiconductor device, gallium nitride semiconductor device, and gallium oxide wafer
JP5493092B2 (en) * 2010-01-28 2014-05-14 並木精密宝石株式会社 Method for producing gallium oxide single crystal and gallium oxide single crystal
CN103503148A (en) * 2011-04-08 2014-01-08 株式会社田村制作所 Semiconductor stacked body, method for manufacturing same, and semiconductor element
KR20140040712A (en) * 2011-04-08 2014-04-03 가부시키가이샤 다무라 세이사쿠쇼 Semiconductor laminate and process for production thereof, and semiconductor element
CN107653490A (en) * 2011-09-08 2018-02-02 株式会社田村制作所 Crystal laminate structure
WO2013035841A1 (en) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ga2O3 HEMT
JP2013089617A (en) * 2011-10-13 2013-05-13 Tamura Seisakusho Co Ltd Crystalline laminate structure, manufacturing method thereof and semiconductor element
US20150125699A1 (en) * 2012-05-16 2015-05-07 Namiki Seimitsu Houseki Kabushiki Kaisha Gallium oxide single crystal and gallium oxide single crystal substrate
JP2013251440A (en) * 2012-06-01 2013-12-12 Tamura Seisakusho Co Ltd Semiconductor stacked structure and semiconductor element
JP2013251439A (en) * 2012-06-01 2013-12-12 Tamura Seisakusho Co Ltd Semiconductor stacked structure and semiconductor element
WO2015103274A1 (en) * 2013-12-30 2015-07-09 Veeco Instruments, Inc. Engineered substrates for use in crystalline-nitride based devices
JP2014123765A (en) * 2014-02-27 2014-07-03 Sumitomo Electric Ind Ltd Wafer product and gallium nitride-based semiconductor optical element
JP6994183B2 (en) 2016-06-30 2022-01-14 株式会社Flosfia Oxide semiconductor film and its manufacturing method
WO2018004009A1 (en) 2016-06-30 2018-01-04 株式会社Flosfia p-TYPE OXIDE SEMICONDUCTOR AND METHOD FOR MANUFACTURING SAME
CN109643660B (en) 2016-08-31 2024-03-05 株式会社Flosfia p-type oxide semiconductor and method for manufacturing the same
US11594601B2 (en) 2017-11-15 2023-02-28 Flosfia Inc. Semiconductor apparatus
EP3712954A4 (en) 2017-11-15 2021-07-28 Flosfia Inc. Semiconductor device
TWI789456B (en) 2017-11-15 2023-01-11 日商Flosfia股份有限公司 Semiconductor device
WO2019098295A1 (en) 2017-11-15 2019-05-23 株式会社Flosfia P-type oxide semiconductor film and method for forming same
TW202006945A (en) 2018-07-12 2020-02-01 日商Flosfia股份有限公司 Semiconductor device and semiconductor system including semiconductor device
TW202013716A (en) 2018-07-12 2020-04-01 日商Flosfia股份有限公司 Semiconductor device and semiconductor system including semiconductor device
WO2021106810A1 (en) 2019-11-29 2021-06-03 株式会社Flosfia Semiconductor device and semiconductor system
JP7477407B2 (en) 2020-09-17 2024-05-01 トヨタ自動車株式会社 Method for manufacturing gallium oxide semiconductor
TW202346211A (en) 2022-02-09 2023-12-01 日商Flosfia股份有限公司 Crystalline oxide film, laminated structure, semiconductor device, and semiconductor system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3470424B2 (en) * 1994-12-05 2003-11-25 昭和電工株式会社 Vapor growth method
JPH10163523A (en) * 1996-12-03 1998-06-19 Sumitomo Chem Co Ltd Manufacturing iii-v compd. semiconductor and light-emitting element
EP1270761A4 (en) * 2000-03-27 2006-07-26 Tohoku Techno Arch Co Ltd Method for preparing zinc oxide semi-conductor material
JP3795298B2 (en) * 2000-03-31 2006-07-12 豊田合成株式会社 Method for manufacturing group III nitride compound semiconductor light emitting device
JP3736322B2 (en) * 2000-04-26 2006-01-18 昭和電工株式会社 Vapor growth equipment
JP4083396B2 (en) * 2000-07-10 2008-04-30 独立行政法人科学技術振興機構 Ultraviolet transparent conductive film and manufacturing method thereof
JP3975700B2 (en) * 2001-07-18 2007-09-12 住友電気工業株式会社 Method for producing compound semiconductor
JP3679097B2 (en) * 2002-05-31 2005-08-03 株式会社光波 Light emitting element

Also Published As

Publication number Publication date
JP2005340308A (en) 2005-12-08

Similar Documents

Publication Publication Date Title
JP3679097B2 (en) Light emitting element
JP4831940B2 (en) Manufacturing method of semiconductor device
JP2809690B2 (en) Compound semiconductor material, semiconductor device using the same, and method of manufacturing the same
US7888669B2 (en) Nitride/zinc oxide based light-emitting diodes
JP2005225681A (en) Production method of group iii nitride substrate, group iii nitride substrate produced thereby, and semiconductor device and production method thereof
JP4901115B2 (en) Gallium nitride semiconductor device
JP3980035B2 (en) LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF
JP2004342857A (en) Gallium oxide system light emitting element and manufacturing method therefor
JP4705384B2 (en) Gallium nitride semiconductor device
JP2001119065A (en) P-type nitride semiconductor and producing method thereof
JP4647287B2 (en) Semiconductor device
JP4297884B2 (en) Group III nitride p-type semiconductor and method of manufacturing the same
JP4647286B2 (en) Semiconductor device and manufacturing method thereof
JP2006032739A (en) Light emitting element
JPH10247761A (en) Semiconductor blue light emitting device
JP2006032738A (en) Light emitting element
JP4906341B2 (en) Group III nitride p-type semiconductor manufacturing method
JP2006019713A (en) Group iii nitride semiconductor light-emitting device and led using same
JP2006229219A (en) P-type group iii nitride semiconductor and production method thereof
JP2006032737A (en) Light emitting element
JP2008034510A (en) Group iii nitride compound semiconductor light emitting element, its manufacturing method, and lamp

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090511

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091211

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100115

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110204

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110307

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110920

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees