JP4825910B2

JP4825910B2 - 記憶制御装置、電子機器、および記憶制御方法

Info

Publication number: JP4825910B2
Application number: JP2009288073A
Authority: JP
Inventors: 隆実杉田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2009-12-18
Filing date: 2009-12-18
Publication date: 2011-11-30
Anticipated expiration: 2029-12-18
Also published as: JP2011128451A; US20110153927A1

Description

本発明は、記憶制御装置、電子機器、および記憶制御方法に関する。

従来、表示部に表示する画像データを記憶保持するためのリフレッシュ動作が必要なＤＲＡＭ（Dynamic Random Access Memory）などの記憶装置に対する画像データのリードライトを行うＬＳＩ（Large Scale Integration）は、記憶装置に対する画像データのリードライト時に定期的にリフレッシュ動作を行っていた。そのため、記憶装置に記憶された画像データを表示部に出力する際の記憶装置に対する画像データのリードライト時に無駄なリフレッシュ動作が入ってしまい、表示部への画像データの表示処理のパフォーマンスが低下していた。

そこで、特許文献１には、表示部に画像データが表示されないブランキング期間においてのみリフレッシュ動作を行うことにより、記憶装置に対する画像データのリードライト時に無駄なリフレッシュ動作が入ることを防止して記憶装置にメモリアクセスする性能を最大限に利用可能とすることで、表示部への画像データの表示処理のパフォーマンスを落とさずにリフレッシュ動作を行なう技術が開示されている。

特開２００３−１５１２７０号公報

しかしながら上記特許文献１に開示された技術によれば、ブランキング期間におけるリフレッシュ動作が、当該リフレッシュ動作の要否に関わらず連続してリフレッシュ動作が実行されるため、リフレッシュ動作による消費電力が増大する、という課題がある。

本発明は、上記に鑑みてなされたものであって、表示部への画像データの表示処理のパフォーマンスを落とさずにリフレッシュ動作を行うことができ、かつ無駄なリフレッシュ動作が実行されることを防止して消費電力を低減することができる記憶制御装置、電子機器、および記憶制御方法を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、記憶装置への表示部に出力する画像データの書き込みおよび前記記憶装置から前記表示部への前記画像データの出力を行う制御手段と、前記制御手段によって前記記憶装置への前記画像データの書き込みが行われておらず、かつ前記記憶装置から前記表示部への前記画像データの出力が行われているブランキング期間を検出する検出手段と、前記検出手段によって前記ブランキング期間が検出された場合に、所定時間毎に、前記記憶装置に書き込まれた前記画像データを書き込みし直すリフレッシュ動作を実行する実行手段と、を備えたことを特徴とする。

また、本発明は、表示部と、前記表示部に出力する前記画像データが書き込まれる記憶装置と、前記記憶装置への前記画像データの書き込みおよび前記記憶装置から前記表示部への前記画像データの出力を行う制御手段と、前記制御手段によって前記記憶装置への前記画像データの書き込みが行われておらず、かつ前記記憶装置から前記表示部への前記画像データの出力が行われているブランキング期間を検出する検出手段と、前記検出手段によって前記ブランキング期間が検出された場合に、所定時間毎に、前記記憶装置に書き込まれた前記画像データを書き込みし直すリフレッシュ動作を実行する実行手段と、を備えたことを特徴とする。

また、本発明は、記憶制御装置で実行される記憶制御方法であって、前記記憶制御装置は、制御手段が、記憶装置への表示部に出力する画像データの書き込みおよび前記記憶装置から前記表示部への前記画像データの出力を行う工程と、検出手段が、前記制御手段によって前記記憶装置への前記画像データの書き込みが行われておらず、かつ前記記憶装置から前記表示部への前記画像データの出力が行われているブランキング期間を検出する工程と、実行手段が、前記検出手段によって前記ブランキング期間が検出された場合に、所定時間毎に、前記記憶装置に書き込まれた前記画像データを書き込みし直すリフレッシュ動作を実行する工程と、を含むことを特徴とする。

本発明によれば、表示部への画像データの表示処理のパフォーマンスを落とさずにリフレッシュ動作を行うことができ、かつ無駄なリフレッシュ動作が実行されることを防止して消費電力を低減することができる、という効果を奏する。

図１は、本実施の形態にかかるテレビジョン装置の構成を示すブロック図である。図２は、パネルに出力する画像データの出力タイミングを示す図である。図３は、リフレッシュ動作の実行タイミングを示す図である。図４は、リフレッシュ動作の実行処理の流れを示すフローチャートである。

以下に添付図面を参照して、この発明にかかる記憶制御装置、電子機器、および記憶制御方法の最良な実施の形態を詳細に説明する。なお、本実施の形態では、この発明にかかる記憶制御装置をテレビジョン装置に適用した例について説明するが、これに限定するものではなく、他の電子機器にも適用することができる。

図１は、本実施の形態にかかるテレビジョン装置の構成を示すブロック図である。本実施の形態にかかるテレビジョン装置１００は、図１に示すように、デジタル放送受信用デコーダＬＳＩ１０１、テレビシステムＬＳＩ１０２、ＤＲＡＭ１０３、パネル１０４などを備えている。

パネル１０４（表示部）は、例えば液晶ディスプレイやプラズマディスプレイ等のフラットパネルディスプレイからなり、画像データを表示するものである。

ＤＲＡＭ（Dynamic Random Access Memory）１０３（記憶装置）は、パネル１０４に出力する画像データが書き込まれるものである。また、ＤＲＡＭ１０３は、書き込まれた画像データが時間の経過に伴い消去されることを防ぐために、書き込まれた画像データを書き込みし直すリフレッシュ動作が実行される。なお、本実施の形態では、記憶装置としてＤＲＡＭ１０３を用いているが、リフレッシュ動作が必要な記憶装置であれば、これに限定するものではない。例えば、ＤＤＲ２（Double Data Rate2）ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）などを用いても良い。

デジタル放送受信用デコーダＬＳＩ（Large Scale Integration）１０１は、図示しないチューナ部から出力されたデジタルテレビジョン放送信号に対して、エラー訂正処理、スクランブル解除処理、およびＴＳパケット変換処理を施し、変換されたパケットの中から映像信号のパケット（画像データ）を分離するＴＳＤｅｍｕｘ（Transport Stream De-multiplex）や、ＴＳＤｅｍｕｘから入力された画像データを、例えばＭＰＥＧ（Moving Picture Experts Group）圧縮符号化処理等の圧縮符号化処理に対応したデコード処理を施すＡＶデコーダなどを備える。

テレビシステムＬＳＩ１０２は、デジタル放送受信用デコーダＬＳＩ１０１においてデコード処理が施された画像データに対して、低解像度の画像データから本来の画素値を推定して画素を増やすことにより、高解像度の画像データを復元することで、画像データの鮮鋭度を維持しつつ高解像度化を実現する超解像度変換（超解像度変換処理）などの画像処理を施す画像処理部１０５や、メモリ制御部１０６（記憶制御装置）などを備える。

メモリ制御部１０６は、制御部１０７、ブランキング期間検出部１０８、およびタイマ１０９などを備えている。

制御部１０７は、画像処理部１０５により画像処理が施された画像データ（パネル１０４に出力する画像データ）のＤＲＡＭ１０３への書き込みおよびＤＲＡＭ１０３からパネル１０４への画像データの出力を行うものである。

ブランキング期間検出部１０８は、制御部１０７によってＤＲＡＭ１０３への画像データの書き込みおよびＤＲＡＭ１０３からパネル１０４への画像データの出力が行われていないブランキング期間（ブランキング期間開始およびブランキング期間終了）を検出するものである。

例えば、ブランキング期間検出部１０８は、制御部１０７によってＤＲＡＭ１０３への画像データの書き込みおよびＤＲＡＭ１０３からパネル１０４への画像データの出力が行われない垂直ブランキング期間または水平ブランキング期間を検出する。

ここで、図２を用いて、パネル１０４に出力する画像データの出力タイミングについて説明する。図２は、パネルに出力する画像データの出力タイミングを示す図である。図２に示すように、水平有効期間２０１は、パネル１０４の１水平ラインの画像データを出力するための期間（ピクセル数）である。例えば、解像度が１９２０×１０８０の場合、水平有効期間２０１は、１９２０ピクセルに固定される。そして、水平ブランキング期間２０２は、次の水平ラインの画像データを出力するために準備を行う期間であり、当該期間は必要に応じてある程度変更できる。

また、垂直有効期間２０３は、パネル１０４の一画面の画像データを出力するための期間（ライン数）である。例えば、解像度が１９２０×１０８０の場合、垂直有効期間２０３は、１０８０ラインに固定される。一方、垂直ブランキング期間２０４は、次の画面の画像データを出力するために準備を行う期間であり、当該期間は必要に応じてある程度変更できる。

なお、ブランキング期間検出部１０８は、ＤＲＡＭ１０３への画像データの書き込みが行われずにＤＲＡＭ１０３からパネル１０４への画像データの出力が行われている期間を（つまり、デジタル放送受信用デコーダ１０１から画像データが入力されない期間）、ブランキング期間として検出するようにしても良い。これにより、デジタル放送受信用デコーダ１０１から画像データが入力されなかった場合でも、ＤＲＡＭ１０３に書き込まれた画像データが消去されることを防止できるので、同一の画像データをパネル１０４に出力し続けることができる。

また、ブランキング期間検出部１０８は、画像処理部１０５によって画像処理が施された画像データのＤＲＡＭ１０３への書き込みおよびＤＲＡＭ１０３からパネル１０４へ画像データの出力などのメモリアクセスが行われている期間を画像処理用アクセス期間として検出するものとする。

タイマ１０９は、ブランキング期間検出部１０８によってブランキング期間が検出された場合に、所定時間毎に、ＤＲＡＭ１０３のリフレッシュ動作を実行するものである。これにより、ＤＲＡＭ１０３への画像データの書き込みおよびＤＲＡＭ１０３からパネル１０４への画像データの出力が行われている際にリフレッシュ動作が実行されることを防止してＤＲＡＭ１０３にメモリアクセスする性能を最大限に利用可能とすることで、パネル１０４への画像データの表示処理のパフォーマンスを向上させることができる。また、ブランキング期間検出部１０８によって検出されたブランキング期間においてリフレッシュ動作が無駄に実行されることを防止できるので、消費電力を低減することができる。

ここで、所定時間とは、ＤＲＡＭ１０３の仕様により定められた時間であり、より具体的には、ＤＲＡＭ１０３に書き込まれた画像データが時間の経過に伴い消去される時間であることが好ましい。これにより、ブランキング期間中に行われるリフレッシュ動作を最小限に抑えることができるので、ＤＲＡＭ１０３の無駄なリフレッシュ動作が実行されることを防止して消費電力をより低減することができる。

図３は、リフレッシュ動作の実行タイミングを示す図である。図３に示すように、ブランキング期間検出部１０８は、画像処理部１０５によって画像処理が施された画像データのＤＲＡＭ１０３への書き込みおよびＤＲＡＭ１０３からパネル１０４への画像データの出力などのメモリアクセスが行われている画像処理用アクセス期間を検出する。そして、タイマ１０９は、ブランキング期間検出部１０８によって画像処理用アクセス期間が検出されている間、ＤＲＡＭ１０３のリフレッシュ動作を行わずに待機する。

そして、画像処理部１０５によって画像処理が施された画像データのＤＲＡＭ１０３への書き込みおよびＤＲＡＭ１０３からパネル１０４への画像データの出力などのメモリアクセスが終了し、ブランキング期間検出部１０８によってブランキング期間開始Ａが検出されると、タイマ１０９は、所定時間をカウントしてリフレッシュ動作の実行をウェイトし、所定時間カウントする度に、ＤＲＡＭ１０３のリフレッシュ動作を実行する。

次いで、画像処理部１０５によって画像処理が施された画像データのＤＲＡＭ１０３への書き込みおよびＤＲＡＭ１０３からパネル１０４への画像データの出力などのメモリアクセスが開始され、ブランキング期間検出部１０８によってブランキング期間終了Ｂが検出されると、タイマ１０９は、再び、ブランキング期間検出部１０８によって画像処理用アクセス期間が検出されている間、ＤＲＡＭ１０３のリフレッシュ動作を行わずに待機する。

図４は、リフレッシュ動作の実行処理の流れを示すフローチャートである。まず、デジタル放送受信用デコーダＬＳＩ１０１から画像データが入力されている間、制御部１０７は、画像処理部１０５により画像処理が行われた画像データのＤＲＡＭ１０３への書き込みおよびＤＲＡＭ１０３からパネル１０４への画像データの出力を行う（ステップＳ４０１）。

そして、ブランキング期間検出部１０８は、制御部１０７によって画像処理部１０５により画像処理が行われた画像データのＤＲＡＭ１０３への書き込みおよびＤＲＡＭ１０３からパネル１０４への画像データの出力が行われている期間を、画像処理用アクセス期間として検出する（ステップＳ４０２）。

さらに、ブランキング期間検出部１０８は、画像処理用アクセス期間の終了を検出するとともに、ブランキング期間開始を検出する（ステップＳ４０３：Ｙｅｓ）。すると、タイマ１０９は、所定時間のカウントを開始する（ステップＳ４０４）。

そして、タイマ１０９は、所定時間をカウントすると（ステップＳ４０５：Ｙｅｓ）、ＤＲＡＭ１０３のリフレッシュ動作を実行する（ステップＳ４０６）。タイマ１０９は、ブランキング期間検出部１０８によってブランキング期間終了が検出されるまで（ステップＳ４０７：Ｎｏ）、所定時間のカウントおよびリフレッシュ動作の実行を繰り返す。

次いで、ブランキング期間検出部１０８によってブランキング期間終了が検出されると（ステップＳ４０７：Ｙｅｓ）、タイマ１０９が所定時間のカウントおよびリフレッシュ動作の実行を停止するとともに、制御部１０７が、再び、画像処理部１０５により画像処理が行われた画像データのＤＲＡＭ１０３への書き込みおよびＤＲＡＭ１０３からパネル１０４への画像データの出力を行う（ステップＳ４０１）。

このように本実施の形態にかかるテレビジョン装置１００によれば、画像処理部１０５により画像処理が施された画像データのＤＲＡＭ１０３への書き込みおよびＤＲＡＭ１０３からパネル１０４への画像データの出力を行い、ＤＲＡＭ１０３への画像データの書き込みおよびＤＲＡＭ１０３からパネル１０４への画像データの出力が行われていないブランキング期間を検出し、ブランキング期間が検出された場合に、所定時間毎に、ＤＲＡＭ１０３のリフレッシュ動作を実行することにより、ＤＲＡＭ１０３への画像データの書き込みおよびＤＲＡＭ１０３からパネル１０４への画像データの出力が行われている際にリフレッシュ動作が実行されることを防止してＤＲＡＭ１０３にメモリアクセスする性能を最大限に利用可能とすることで、パネル１０３への画像データの表示処理のパフォーマンスを向上させることができる。また、ブランキング期間検出部１０８によって検出されたブランキング期間においてリフレッシュ動作が無駄に実行されることを防止できるので、消費電力を低減することができる。

１００テレビジョン装置
１０２テレビシステムＬＳＩ
１０３ＤＲＡＭ
１０４パネル
１０５画像処理部
１０６メモリ制御部
１０７制御部
１０８ブランキング期間検出部
１０９タイマ

Claims

記憶装置への表示部に出力する画像データの書き込みおよび前記記憶装置から前記表示部への前記画像データの出力を行う制御手段と、
前記制御手段によって前記記憶装置への前記画像データの書き込みが行われておらず、かつ前記記憶装置から前記表示部への前記画像データの出力が行われているブランキング期間を検出する検出手段と、
前記検出手段によって前記ブランキング期間が検出された場合に、所定時間毎に、前記記憶装置に書き込まれた前記画像データを書き込みし直すリフレッシュ動作を実行する実行手段と、
を備えたことを特徴とする記憶制御装置。
前記制御手段は、さらに、画像処理が施された前記画像データを前記記憶装置に書き込むことを特徴とする請求項１に記載の記憶制御装置。
前記記憶装置がＤＲＡＭ（Dynamic Random Access Memory）であることを特徴とする請求項１に記載の記憶制御装置。
表示部と、
前記表示部に出力する前記画像データが書き込まれる記憶装置と、
前記記憶装置への前記画像データの書き込みおよび前記記憶装置から前記表示部への前記画像データの出力を行う制御手段と、
前記制御手段によって前記記憶装置への前記画像データの書き込みが行われておらず、かつ前記記憶装置から前記表示部への前記画像データの出力が行われているブランキング期間を検出する検出手段と、
前記検出手段によって前記ブランキング期間が検出された場合に、所定時間毎に、前記記憶装置に書き込まれた前記画像データを書き込みし直すリフレッシュ動作を実行する実行手段と、
を備えたことを特徴とする電子機器。
記憶制御装置で実行される記憶制御方法であって、
前記記憶制御装置は、
制御手段が、記憶装置への表示部に出力する画像データの書き込みおよび前記記憶装置から前記表示部への前記画像データの出力を行う工程と、
検出手段が、前記制御手段によって前記記憶装置への前記画像データの書き込みが行われておらず、かつ前記記憶装置から前記表示部への前記画像データの出力が行われているブランキング期間を検出する工程と、
実行手段が、前記検出手段によって前記ブランキング期間が検出された場合に、所定時間毎に、前記記憶装置に書き込まれた前記画像データを書き込みし直すリフレッシュ動作を実行する工程と、
を含むことを特徴とする記憶制御方法。