JP4817723B2 - 光フリップフロップ回路 - Google Patents
光フリップフロップ回路 Download PDFInfo
- Publication number
- JP4817723B2 JP4817723B2 JP2005175536A JP2005175536A JP4817723B2 JP 4817723 B2 JP4817723 B2 JP 4817723B2 JP 2005175536 A JP2005175536 A JP 2005175536A JP 2005175536 A JP2005175536 A JP 2005175536A JP 4817723 B2 JP4817723 B2 JP 4817723B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- waveguide
- light
- optical resonator
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Description
Hiroyuki Tsuda and Takashi Kurokawa, Applied Physics Letters,Vol.55,1990,pp1724−1726
常にベース光を入力される第1の導波路と、
第1の制御光を入力する第2の導波路と、
第2の制御光を入力する第3の導波路と、
第1、第2の共振モードを持ち前記第1、第2の導波路と結合され、前記第1の導波路から前記第1の共振モードの共振波長であるベース光を常に入力されており、前記第2の導波路から前記第2の共振モードの共振波長である第1の制御光を入力されるとオン状態となり、前記第1の導波路から入力される前記ベース光のほとんどを供給されることでオン状態を保ち、前記第1の制御光が入力されない前記オン状態で、第2の光共振器に第2の制御光が入力されてオン状態となり前記第1の導波路から供給される前記ベース光が前記第2の光共振器に分配されて前記ベース光の光強度が低下するとオフ状態となる第1の光共振器と、
第3、第4の共振モードを持ち前記第1、第3の導波路と結合され、前記第1の導波路から前記第3の共振モードの共振波長である前記ベース光を常に入力されており、前記第3の導波路から前記第4の共振モードの共振波長である前記第2の制御光を入力されるとオン状態となり、前記第1の導波路から入力される前記ベース光のほとんどを供給されることでオン状態を保ち、前記第2の制御光が入力されない前記オン状態で、前記第1の光共振器に前記第1の制御光が入力されてオン状態となり前記第1の導波路から供給される前記ベース光が前記第1の光共振器に分配されて前記ベース光の光強度が低下するとオフ状態となる前記第2の光共振器と、
前記第1の光共振器と結合されており、前記第1の光共振器がオン状態であるとき前記第1の光共振器から第1の出力光を出力する第4の導波路と、
前記第2の光共振器と結合されており、前記第2の光共振器がオン状態であるとき前記第2の光共振器から第2の出力光を出力する第5の導波路を有し、
前記ベース光はオフ状態の前記第1、第2の光共振器をオン状態にすることはできないが前記第1、第2の光共振器のいずれか一方のオン状態を保持できる光強度であり、
前記第1の制御光は前記第1の光共振器をオン状態にすることができる光強度であり、
前記第2の制御光は前記第2の光共振器をオン状態にすることができる光強度であり、
前記第1、第2の光共振器は、一方向に連続する低屈折率媒質の孔を除去した線欠陥の前記一方向
と直交する方向の両側に隣接する低屈折率媒質の孔の列の位置を前記直交する方向にシフトした幅調整欠陥光共振器であり、
前記第1の導波路は、一方向に連続する低屈折率媒質の孔を除去した線欠陥導波路であり、
前記第2、第3の導波路は、一方向に連続する低屈折率媒質の孔を除去した線欠陥の内側の低屈折率媒質の孔の列の位置を前記線欠陥の中央側に幅寄せした部分幅寄せ線欠陥導波路であり、
前記第4、第5の導波路は、一方向に連続する低屈折率媒質の孔を除去した線欠陥の最も内側に配位された複数の低屈折率媒質の孔を、前記一方向を軸として対称位置にある低屈折率媒質の孔と互いに連結させた横奇モード導波路であることにより、小さな光強度で高速の状態遷移が可能となる。
前記第1、第2の光共振器と結合されており、前記第1、第2の光共振器から前記第1、第2の制御光を排出する第6の導波路を有することができる。
前記第1の光共振器の第1の共振モードと前記第2の光共振器の第3の共振モードは空間対称性が異なることにより、第1、第2の光共振器が同時にオン状態になり、または、点滅する現象を防止できる。
前記フォトニック結晶は、前記低屈折率媒質の孔が三角格子状に配置された2次元フォトニック結晶であることができる。
前記低屈折率媒質の孔は、空気孔であることができる。
図2は、本発明の光フリップフロップ回路の原理構成図を示す。同図中、セット回路用の光共振器CVSと、リセット回路用の光共振器CVRは、ベースとなる光Bを入力する導波路WGBに対し、共通の結合端を持つように配置されている。
図5は、本発明の光フリップフロップ回路の第1実施形態の構成図を示す。同図中、セット回路用の光共振器CVSと、リセット回路用の光共振器CVRは、ベースとなる光Bを入力する導波路WGBに対し、共通の結合端を持つようにそれぞれの一端を近接させて配置されている。また、光共振器CVS,CVRの他端は結合しないように離間されている。
図6の回路動作について説明する。光共振器CVRは2つの共振モードCVRH(共振波長λR),CVRL(共振波長λB)を持ち、光共振器CVSは2つの共振モードCVSH(共振波長λS),CVSL(共振波長λB)を持つように設計する。
図8(A)は、光共振器対(CVR,CVS)の一実施形態の構成図を示す。同図中、三角格子空気孔2次元フォトニック結晶11は、高屈折率媒質である半導体のスラブ12に、三角格子状の低屈折率媒質である空気孔13を設けたものである。なお、空気孔13は空気に限らず、スラブ12の材料より低屈折率のガラスやポリマー等の材料で埋めても良く、以下、単に「空気孔」という。
図10は、フォトニック結晶に構成した光フリップフロップ回路の一実施形態の構成図を示す。同図中、三角格子空気孔2次元フォトニック結晶21は、高屈折率媒質である半導体のスラブ22に、三角格子状の低屈折率媒質である空気孔23を設けたものである。
図14に示すタイミング(1)〜(5)で線欠陥導波路27と部分幅寄せ線欠陥導波路28,29に光Bと制御光CS,CRを入力し、横奇モード導波路30,31から出力光QB,Qを出力する動作のシミュレーションを行った。なお、図15に光B(一点鎖線)と制御光CS(実線)と制御光CR(破線)の磁界パワーの時間変化を示す。
CVR リセット回路用の光共振器
WGB 光Bを入力する導波路
WGR 制御光CRを入力する導波路
WGQB 出力光QBを出力する導波路
WGQ 出力光Qを出力する導波路
WGD 制御光CS,CRを導波路
21 三角格子空気孔2次元フォトニック結晶
22 スラブ
23 空気孔
25,26 光共振器
27,32,33 線欠陥導波路
28,29 部分幅寄せ線欠陥導波路
30,31 横奇モード導波路
Claims (5)
- 光カー効果を奏する高屈折率媒質である半導体に低屈折率媒質の孔が格子状に配置されたフォトニック結晶上に形成された光フリップフロップ回路であって、
常にベース光を入力される第1の導波路と、
第1の制御光を入力する第2の導波路と、
第2の制御光を入力する第3の導波路と、
第1、第2の共振モードを持ち前記第1、第2の導波路と結合され、前記第1の導波路から前記第1の共振モードの共振波長であるベース光を常に入力されており、前記第2の導波路から前記第2の共振モードの共振波長である第1の制御光を入力されるとオン状態となり、前記第1の導波路から入力される前記ベース光のほとんどを供給されることでオン状態を保ち、前記第1の制御光が入力されない前記オン状態で、第2の光共振器に第2の制御光が入力されてオン状態となり前記第1の導波路から供給される前記ベース光が前記第2の光共振器に分配されて前記ベース光の光強度が低下するとオフ状態となる第1の光共振器と、
第3、第4の共振モードを持ち前記第1、第3の導波路と結合され、前記第1の導波路から前記第3の共振モードの共振波長である前記ベース光を常に入力されており、前記第3の導波路から前記第4の共振モードの共振波長である前記第2の制御光を入力されるとオン状態となり、前記第1の導波路から入力される前記ベース光のほとんどを供給されることでオン状態を保ち、前記第2の制御光が入力されない前記オン状態で、前記第1の光共振器に前記第1の制御光が入力されてオン状態となり前記第1の導波路から供給される前記ベース光が前記第1の光共振器に分配されて前記ベース光の光強度が低下するとオフ状態となる前記第2の光共振器と、
前記第1の光共振器と結合されており、前記第1の光共振器がオン状態であるとき前記第1の光共振器から第1の出力光を出力する第4の導波路と、
前記第2の光共振器と結合されており、前記第2の光共振器がオン状態であるとき前記第2の光共振器から第2の出力光を出力する第5の導波路を有し、
前記ベース光はオフ状態の前記第1、第2の光共振器をオン状態にすることはできないが前記第1、第2の光共振器のいずれか一方のオン状態を保持できる光強度であり、
前記第1の制御光は前記第1の光共振器をオン状態にすることができる光強度であり、
前記第2の制御光は前記第2の光共振器をオン状態にすることができる光強度であり、
前記第1、第2の光共振器は、一方向に連続する低屈折率媒質の孔を除去した線欠陥の前記一方向と直交する方向の両側に隣接する低屈折率媒質の孔の列の位置を前記直交する方向にシフトした幅調整欠陥光共振器であり、
前記第1の導波路は、一方向に連続する低屈折率媒質の孔を除去した線欠陥導波路であり、
前記第2、第3の導波路は、一方向に連続する低屈折率媒質の孔を除去した線欠陥の内側の低屈折率媒質の孔の列の位置を前記線欠陥の中央側に幅寄せした部分幅寄せ線欠陥導波路であり、
前記第4、第5の導波路は、一方向に連続する低屈折率媒質の孔を除去した線欠陥の最も内側に配位された複数の低屈折率媒質の孔を、前記一方向を軸として対称位置にある低屈折率媒質の孔と互いに連結させた横奇モード導波路であることを特徴とする光フリップフロップ回路。 - 請求項1記載の光フリップフロップ回路において、
前記第1、第2の光共振器と結合されており、前記第1、第2の光共振器から前記第1、第2の制御光を排出する第6の導波路を
有することを特徴とする光フリップフロップ回路。 - 請求項1または2記載の光フリップフロップ回路において、
前記第1の光共振器の第1の共振モードと前記第2の光共振器の第3の共振モードは空間対称性が異なることを特徴とする光フリップフロップ回路。 - 請求項1から3のいずれか1項に記載の光フリップフロップ回路において、
前記フォトニック結晶は、前記低屈折率媒質の孔が三角格子状に配置された2次元フォトニック結晶であることを特徴とする光フリップフロップ回路。 - 請求項1から4のいずれか1項に記載の光フリップフロップ回路において、
前記低屈折率媒質の孔は、空気孔であることを特徴とする光フリップフロップ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005175536A JP4817723B2 (ja) | 2005-06-15 | 2005-06-15 | 光フリップフロップ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005175536A JP4817723B2 (ja) | 2005-06-15 | 2005-06-15 | 光フリップフロップ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006349951A JP2006349951A (ja) | 2006-12-28 |
JP4817723B2 true JP4817723B2 (ja) | 2011-11-16 |
Family
ID=37645892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005175536A Active JP4817723B2 (ja) | 2005-06-15 | 2005-06-15 | 光フリップフロップ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4817723B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6097122B2 (ja) * | 2013-04-01 | 2017-03-15 | 日本電信電話株式会社 | 光フリップフロップ回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2704204B2 (ja) * | 1988-05-23 | 1998-01-26 | 日本電信電話株式会社 | 光機能素子 |
JPH0413120A (ja) * | 1990-04-27 | 1992-01-17 | Central N Tech Tvorchestova Molodezhi Linax | 光双安定フリップ・フロップ装置 |
JPH09186389A (ja) * | 1996-01-08 | 1997-07-15 | Nippon Telegr & Teleph Corp <Ntt> | 光制御レーザスイッチ |
-
2005
- 2005-06-15 JP JP2005175536A patent/JP4817723B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006349951A (ja) | 2006-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Sharifi et al. | A new design procedure for all-optical photonic crystal logic gates and functions based on threshold logic | |
Shaik et al. | Multi-mode interference-based photonic crystal logic gates with simple structure and improved contrast ratio | |
US20160195676A1 (en) | Integrated photonic devices based on waveguides patterned with optical antenna arrays | |
US5535001A (en) | Symmetric Mach-Zehnder all-optical device | |
JP5304780B2 (ja) | 光スイッチ及びその製造方法 | |
Serajmohammadi et al. | All optical NAND gate based on nonlinear photonic crystal ring resonator | |
JP2007072433A (ja) | 光集積素子及び光制御素子 | |
Abbasi et al. | Ultra compact and fast All Optical Flip Flop design in photonic crystal platform | |
JP2004334190A (ja) | 光制御素子及び光制御デバイス | |
JP2006208754A (ja) | 光スイッチ | |
JP5196412B2 (ja) | 光回路部品および光素子 | |
JP4817723B2 (ja) | 光フリップフロップ回路 | |
JP6097122B2 (ja) | 光フリップフロップ回路 | |
JP5574006B2 (ja) | 光スイッチ | |
Kim et al. | All-optical logic gate using asymmetric 2D photonic crystal MMI for multifunctional operation | |
JP2006301104A (ja) | 光制御素子 | |
JP4449649B2 (ja) | 光順序回路 | |
JP2006276184A (ja) | 光論理回路 | |
JP4449652B2 (ja) | 光スイッチ回路 | |
Le Beux et al. | Reconfigurable photonic switching: Towards all-optical FPGAs | |
JP3876863B2 (ja) | アド・ドロップフィルタ | |
Hassan et al. | Design and performance analysis of MMI based all optical logic gates on SOI substrate | |
Chattopadhyay | All-optical parallel programmable logic element based on binary decision diagram mapping in micro-ring resonators | |
JP2005250398A (ja) | フォトニック結晶光導波路およびこれを利用した光回路 | |
Dingel | Novel resonance manipulation method in coupled resonators using “coupling structure technique” for Quantum coherence effect and optical communication applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100428 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110304 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110822 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4817723 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |