JP4816962B2

JP4816962B2 - 半導体装置

Info

Publication number: JP4816962B2
Application number: JP2007243834A
Authority: JP
Inventors: 直也岡田
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2007-09-20
Filing date: 2007-09-20
Publication date: 2011-11-16
Anticipated expiration: 2027-09-20
Also published as: JP2009076643A

Description

本発明は、半導体素子にリードフレームを接続した半導体装置に関する。

従来、半導体素子の電極部に外部との電気的接続を行うリードフレームをフリップチップ方式により接合した半導体装置が知られている。

このような半導体装置において、その駆動時には半導体素子に熱が発生するが、この熱はリードフレームを介して外部に放散される。この際、半導体素子とリードフレームとの線膨張係数の差異に起因して、半導体素子とリードフレームとの接合部に応力が生じ、半導体素子とリードフレームとの接合部分において電気的に不連続になることがあった。

このリードフレームに生じる応力を緩和する技術として、特許文献１に開示されたものがある。特許文献１の技術では、リードフレームを半導体素子との接合部分においてストライプ状とすることで、半導体素子とリードフレームとの間に生じる応力を緩和している。
特開２００２−１３４５６８号公報

特許文献１の技術では、リードフレームが、半導体素子との接合部分において多数の溝が等間隔で形成されたストライプ状となっているので、リードフレームと半導体素子との接触面積が小さくなるため、この部分での接触抵抗が増大して電流容量が制約されるという問題があった。

また、リードフレームと半導体素子との接触面積が小さいため、半導体素子で発生した熱のリードフレームへの放散量が減少するという問題があった。

本発明は上記に鑑みてなされたもので、半導体素子に接合したリードフレームに生じる応力を緩和するとともに、接触抵抗の増大を抑え、かつ良好な放熱性を保つことができる半導体装置を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明は、長方形板状の半導体基板と、この半導体基板上において、その長手方向の一辺に沿って延設された第１の電極部と、前記長手方向の他辺に沿って延設された第２の電極部とを有する半導体素子と、前記第１の電極部に接合され、前記半導体基板の前記長手方向に略垂直な方向に延び、前記第１の電極部との接合側に設けられたスリットが複数形成された板状の第１のリードフレームと、前記第２の電極部に接合され、前記半導体基板の前記長手方向に略垂直な方向に延び、前記第２の電極部との接合側に設けられたスリットが複数形成された板状の第２のリードフレームとを備え、前記第１のリードフレームおよび前記第２のリードフレームにおいて、複数の前記スリットは、隣り合うスリット間の間隔が、前記第１のリードフレームおよび前記第２のリードフレームにおける長手方向を二等分する中心線から外側に向かうほど小さくなるように形成されていることを特徴とする。

請求項２に記載の発明は、請求項１に記載の半導体装置において、前記第１のリードフレームおよび前記第２のリードフレームにおいて、複数の前記スリットは、前記半導体基板の前記長手方向に関して対称な配置関係になるように形成されていることを特徴とする。

請求項３に記載の発明は、請求項１または２に記載の半導体装置において、前記第１のリードフレームおよび前記第２のリードフレームにおいて、複数の前記スリットのそれぞれについて、当該スリットに連通し、前記半導体基板の前記長手方向に延びる長穴状スリットが形成されていることを特徴とする。

請求項４に記載の発明は、請求項１乃至３のいずれか１項に記載の半導体装置において、前記第１のリードフレームに形成された複数の前記スリットと、前記第２のリードフレームに形成された複数の前記スリットとが、前記半導体基板の短手方向に関して対称な配置関係になるように形成されていることを特徴とする。

請求項５に記載の発明は、請求項１乃至４のいずれか１項に記載の半導体装置において、前記第１のリードフレームに形成された前記各スリットは、前記第１の電極部をまたぐように形成され、前記第２のリードフレームに形成された前記各スリットは、前記第２の電極部をまたぐように形成されていることを特徴とする。

請求項６に記載の発明は、請求項１乃至５のいずれか１項に記載の半導体装置において、前記第１のリードフレームに形成された前記各スリットは、前記第１の電極部との接合側に開口して形成され、前記第２のリードフレームに形成された前記各スリットは、前記第２の電極部との接合側に開口して形成されていることを特徴とする。

請求項７に記載の発明は、請求項１乃至６のいずれか１項に記載の半導体装置において、前記第１のリードフレームと前記第１の電極部との接合、および前記第２のリードフレームと前記第２の電極部との接合は、半田にて行われていることを特徴とする。

本発明の半導体装置によれば、半導体素子に接合したリードフレームに生じる応力を緩和するとともに、接触抵抗の増大を抑え、かつ良好な放熱性を保つことができる。

以下、本発明を実施するための最良の形態について、図面を参照して説明する。

図１は本発明の実施の形態に係る半導体装置の平面図、図２は図１におけるＡ−Ａ線に沿った要部断面図、図３は図１に示す半導体装置の斜視図である。

図１〜図３に示すように、本実施の形態に係る半導体装置１は、半導体素子２と、外部との電気的接続を行うためのリードフレーム３Ａ，３Ｂ，３Ｃとを備える。半導体素子２としては、トランジスタ、サイリスタ、ＩＧＢＴ等の３端子半導体素子であれば何でもよいが、本実施の形態では、半導体素子２が電界効果トランジスタ（ＦＥＴ）である場合を例に説明する。

半導体素子２は、線膨張係数が３〜５ｐｐｍのＳｉ半導体等からなる３×５ｍｍ程度の長方形板状の半導体基板２１と、半導体基板２１上において、その長手方向の一辺２ａに沿って延設された長尺状のドレイン電極２２と、半導体基板２１の長手方向の他辺２ｂに沿って延設された長尺状のソース電極２３と、半導体基板２１の長手方向の他辺２ｂに沿ってソース電極２３と離間して設けられたゲート電極２４とを備える。ドレイン電極２２、ソース電極２３、ゲート電極２４は、いずれも線膨張係数が約１７ｐｐｍのＣｕ等からなり、その厚さが３０〜４０μｍ程度であり、また、その表面に厚さ数μｍ程度のＡｕ等のメッキが施されている。

なお、ドレイン電極２２は、半導体基板２１の長手方向の一辺２ａのほぼ全体にわたって形成されていることが、接触抵抗の増大を抑え、かつ良好な放熱特性を得るために望ましい。

リードフレーム３Ａ，３Ｂ，３Ｃは、Ｃｕ等からなる板状体により構成され、それぞれドレイン電極２２、ソース電極２３、ゲート電極２４にフリップチップ方式により、リードフレーム３Ａ，３Ｂ，３Ｃとドレイン電極２２、ソース電極２３、ゲート電極２４との間に半田、ろう材、または銀ペースト（図示せず）を介して接合されている。リードフレーム３Ａ，３Ｂ，３Ｃの表面には、厚さ数μｍ程度のＮｉ等のメッキが施されている。

リードフレーム３Ａの長手方向の寸法は、例えば３〜１０ｍｍ程度、厚さは０．２〜０．５ｍｍ程度であり、リードフレーム３Ａには、スリット３１ａ〜３１ｆが形成されている。スリット３１ａ〜３１ｆは、半導体基板２１の長手方向に対して略垂直な方向に延び、リードフレーム３Ａのドレイン電極２２との接合側に開口するように形成されている。スリット３１ａ〜３１ｆの切り込み長さは、例えば０．１〜１ｍｍ程度である。

なお、図１に示すように、半導体装置１を上方から見て、スリット３１ａ〜３１ｆはドレイン電極２２をまたぐように形成されており、スリット３１ａ〜３１ｆによってドレイン電極２２が一部露出している。

また、スリット３１ａ〜３１ｆは、隣り合うスリット間の間隔が、リードフレーム３Ａの長手方向の外側に向かうほど小さくなるように形成されるとともに、リードフレーム３Ａにおいて長手方向（図１の図示上下方向）を二等分する中心線ｃ_１に関して対称な配置関係になるように形成されている。

つまり、中心線ｃ_１に関して対称な位置に形成されたスリット３１ｃとスリット３１ｄとの間隔ａ_１よりもスリット３１ｂとスリット３１ｃとの間隔ａ_２のほうが小さく、スリット３１ａとスリット３１ｂとの間隔ａ_３のほうがａ_２よりも小さい。また、スリット３１ｄとスリット３１ｅとの間隔がスリット３１ｂとスリット３１ｃとの間隔と等しくａ_２であり、スリット３１ｅとスリット３１ｆとの間隔がスリット３１ａとスリット３１ｂとの間隔と等しくａ_３である。

なお、リードフレーム３Ａは、その長手方向の中心線ｃ_１が、半導体基板２１の長手方向の中心線（図示せず）に一致するように配置されていることが望ましい。

リードフレーム３Ｂの長手方向の寸法は例えば３〜１０ｍｍ程度、厚さは０．２〜０．５ｍｍ程度であり、リードフレーム３Ｂには、スリット３２ａ〜３２ｆが形成されている。スリット３２ａ〜３２ｆは、半導体基板２１の長手方向に対して略垂直な方向に延び、リードフレーム３Ｂのソース電極２３との接合側に開口するように形成されている。スリット３２ａ〜３２ｆの切り込み長さは、スリット３１ａ〜３１ｆと同様に、例えば０．１〜１ｍｍ程度である。

なお、図１に示すように、半導体装置１を上方から見て、スリット３２ａ〜３２ｆはソース電極２３をまたぐように形成されており、スリット３２ａ〜３２ｆによってソース電極２３が一部露出している。

また、スリット３２ａ〜３２ｆは、隣り合うスリット間の間隔が、リードフレーム３Ｂの長手方向の外側に向かうほど小さくなるように形成されるとともに、リードフレーム３Ｂにおいて長手方向を二等分する中心線ｃ_２に関して対称な配置関係になるように形成されている。

つまり、中心線ｃ_２に関して対称な位置に形成されたスリット３２ｃとスリット３２ｄとの間隔ｂ_１よりもスリット３２ｂとスリット３２ｃとの間隔ｂ_２のほうが小さく、スリット３２ａとスリット３２ｂとの間隔ｂ_３のほうがｂ_２よりも小さい。また、スリット３２ｄとスリット３２ｅとの間隔がスリット３２ｂとスリット３２ｃとの間隔と等しくｂ_２であり、スリット３２ｅとスリット３２ｆとの間隔がスリット３２ａとスリット３２ｂとの間隔と等しくｂ_３である。

ここで、リードフレームに生じる応力について、図４を参照して説明する。図４に示す比較例の半導体装置１０は、図１〜図３に示した半導体装置１おけるリードフレーム３Ａ，３Ｂを、スリットの形成されていない板状のリードフレーム１１Ａ，１１Ｂに置き換えた構成である。

このような半導体装置１０において、半導体素子２の駆動により発熱した場合、半導体素子２の半導体基板２１とリードフレーム１１Ａ，１１Ｂとの線膨張係数の差異に起因して、半導体基板２１とリードフレーム１１Ａ，１１Ｂとの間の接合部に応力が生じる。

半導体装置１０のように板状のリードフレーム１１Ａ，１１Ｂをドレイン電極２２、ソース電極２３に接合した場合では、図４に示すように、中心線ｃ_１，ｃ_２上であって、ドレイン電極２２、ソース電極２３に接合したリードフレーム１１Ａ，１１Ｂの丸印１２，１３を中心として、半導体基板２１の長手方向の矢印１４，１５で示す方向に応力が生じる。この応力は、半導体基板２１とリードフレーム１１Ａ，１１Ｂとの間の接合部において、リードフレーム１１Ａ，１１Ｂの長手方向の外側に行くほど大きくなるため、応力集中は外側において極大となる。

本実施の形態に係る半導体装置１では、リードフレーム３Ａ，３Ｂに設けたスリット３１ａ〜３１ｆ，３２ａ〜３２ｆの変形または緩衝的な役割により、半導体基板２１とリードフレーム３Ａ，３Ｂとの線膨張係数の差異に起因して半導体基板２１とリードフレーム３Ａ，３Ｂとの間の接合部に生じる応力を緩和することができる。これにより、半田のクラック等の接続部における信頼性低下を抑制し、半導体素子２とリードフレーム３Ａ，３Ｂとの接続信頼性の向上を図ることができる。

また、リードフレーム３Ａ，３Ｂにおいて、それぞれスリット３１ａ〜３１ｆ，３２ａ〜３２ｆがリードフレーム３Ａ，３Ｂの長手方向（図１の図示上下方向）に関して対称に配置され、リードフレーム３Ａ，３Ｂの長手方向の中央（中心線ｃ_１，ｃ_２）から外側に向かうほど各スリット間の間隔が小さくなっているので、リードフレーム３Ａ，３Ｂの長手方向の外側に行くほど大きくなる半導体基板２１とリードフレーム３Ａ，３Ｂとの間の接合部における応力を効果的に緩和することができる。

また、このようなスリットの配置とすることで、必要以上に多くのスリットを設けることを避け、半導体素子２とリードフレーム３Ａ，３Ｂとの接触面積を大きく保つことができる。これにより、半導体素子２とリードフレーム３Ａ，３Ｂの接触抵抗が増大して電流容量が制約されることを抑えることができるとともに、半導体素子２からリードフレーム３Ａ，３Ｂへの放熱性を良好に保つことができる。

なお、本実施の形態では、リードフレーム３Ａ，３Ｂにそれぞれ６本のスリットが形成されている例を示したが、スリットの本数はこれに限らない。

また、図１において、スリット３１ａ〜３１ｆ、スリット３２ａ〜３２ｆの切り込み長さがすべて同じであるように記載されているが、これに限らない。各スリットの切り込み長さは、例えば０．１〜１ｍｍで形成されている。

また、リードフレーム３Ａ，３Ｂにおけるスリット３１ａ〜３１ｆ，３２ａ〜３２ｆは、ドレイン電極２２、ソース電極２３をまたぐように形成されていればよく、ドレイン電極２２、ソース電極２３との接合側に開口していなくてもよい。

また、半導体基板２１は、ＳｉＣ、セラミック、ＧａＮ，ＧａＡｓなどからなる基板や、Ｓｉ等の上にＧａＮ等を積層した積層基板等であってもよい。

（変形例１）
本発明の実施の形態の変形例１に係る半導体装置について説明する。図５は変形例１に係る半導体装置の平面図、図６は図５に示す半導体装置の斜視図である。なお、図５，６において、図１〜図３に示した半導体装置１と同一の構成には同一の符号を付し、詳細な説明を省略する。

図５、図６に示すように、変形例１に係る半導体装置４１は、図１〜図３に示した半導体装置１に対し、リードフレーム３Ａ，３Ｂをリードフレーム５Ａ，５Ｂに置き換えた構成である。

リードフレーム５Ａには、半導体装置１のリードフレーム３Ａのスリット３１ａ〜３１ｆと同様に配置されたスリット５１ａ〜５１ｆが形成されるとともに、スリット５１ａ〜５１ｆのそれぞれについて、当該スリットに連通し、半導体基板２１の長手方向に延びる長穴状スリット５２ａ〜５２ｆが形成されている。

リードフレーム５Ｂには、半導体装置１のリードフレーム３Ｂのスリット３１ａ〜３１ｆと同様に配置されたスリット５３ａ〜５３ｆが形成されるとともに、スリット５３ａ〜５３ｆのそれぞれについて、当該スリットに連通し、半導体基板２１の長手方向に延びる長穴状スリット５４ａ〜５４ｆが形成されている。

ちなみに、図５において、スリット５１ａ〜５１ｆおよび長穴状スリット５２ａ〜５２ｆによって、半導体基板２１側から見てＴ字状に形成されているが、十字状であってもよい。スリット５３ａ〜５３ｆおよび長穴状スリット５４ａ〜５４ｆについても同様である。

また、半導体装置４１を平面的に見て、リードフレーム５Ａにおける長穴状スリット５２ａ〜５２ｆはドレイン電極２２よりも内側（図示左側）に形成され、隣り合う長穴状スリット５２ａ〜５２ｆは連なっていない。同様に、リードフレーム５Ｂにおける長穴状スリット５４ａ〜５４ｆはソース電極２３よりも内側（図示右側）に形成され、隣り合う長穴状スリット５４ａ〜５４ｆは連なっていない。

図４の比較例の半導体装置１０に示したように、リードフレーム１１Ａ，１１Ｂには、半導体基板２１とリードフレーム１１Ａ，１１Ｂとの線膨張係数の差異に起因する半導体基板２１とリードフレーム１１Ａ，１１Ｂとの接合部における長手方向の矢印１４，１５で示す方向の応力に加えて、リードフレーム１１Ａ，１１Ｂは、スリット５１ａ〜５１ｆ、スリット５３ａ〜５３ｆで開口した側と反対の辺側において基板のパットや外部リードと接続され固定されるので、半導体基板２１およびリードフレーム１１Ａ，１１Ｂの熱膨張、熱収縮、外部からの応力に起因して、短手方向の矢印１６，１７で示す方向に応力が生じることがある。

変形例１に係る半導体装置４１では、リードフレーム５Ａ，５Ｂに設けた長穴状スリット５２ａ〜５２ｆ，５４ａ〜５４ｆの変形または緩衝的な役割により、リードフレーム５Ａ，５Ｂと半導体基板２１との接合部に生じるリードフレーム５Ａ，５Ｂの短手方向の応力を緩和することができる。

これにより、上記実施の形態で説明した図１〜３に示す半導体装置１と同様の効果に加えて、半導体基板２１およびリードフレーム５Ａ，５Ｂの熱膨張、熱収縮、外部からの応力に起因して生じるリードフレーム５Ａ，５Ｂの短手方向の応力による半田のクラック等の接合部における信頼性低下を抑制し、リードフレーム５Ａ，５Ｂと半導体基板２１との接続信頼性の向上を図ることができる。

（変形例２）
本発明の実施の形態の変形例２に係る半導体装置について説明する。図７は変形例２に係る半導体装置の斜視図である。

上記実施の形態では、半導体素子２が３端子を有するものとして例えばＦＥＴである場合を示したが、変形例２では、半導体素子が２端子を有するもの、例えばダイオードであるとする。

図７に示すように、変形例２に係る半導体装置６１は、半導体素子６２と、リードフレーム６３Ａ，６３Ｂとを備える。

半導体素子６２は、Ｓｉ半導体等からなる長方形板状の半導体基板６２１と、半導体基板６２１上において、その長手方向の一辺６２ａに沿って延設された長尺状のアノード電極６２２と、半導体基板６２１の長手方向の他辺６２ｂに沿って延設された長尺状のカソード電極６２３とを備える。アノード電極６２２、カソード電極６２３は、いずれもＣｕ等からなり、その表面にＡｕ等のメッキが施されている。

リードフレーム６３Ａ，６３Ｂは、図１〜図３に示した半導体装置１のリードフレーム３Ａと同様の構成であり、リードフレーム３Ａにおけるスリット３１ａ〜３１ｆと同様の配置関係で、それぞれスリット６３１ａ〜６３１ｆ，６３２ａ〜６３２ｆが形成されている。

リードフレーム６３Ａ，６３Ｂは、スリット６３１ａ〜６３１ｆとスリット６３２ａ〜６３２ｆとが、半導体基板６２１の短手方向に関して対称な配置関係になるようにして、それぞれアノード電極６２２、カソード電極６２３に半田を介してフリップチップ方式により接合されている。

このように２端子の半導体素子６２を用いた半導体装置６１においても、リードフレーム６３Ａ，６３Ｂに設けたスリット６３１ａ〜６３１ｆ，６３２ａ〜６３２ｆにより、上記実施の形態の半導体装置１と同様に、リードフレーム６３Ａ，６３Ｂと半導体基板６２１との間の接合部に生じる応力を緩和して接続信頼性を向上することができる。

また、半導体素子６２とリードフレーム６３Ａ，６３Ｂとの接触面積を大きく保つことができ、半導体素子６２とリードフレーム６３Ａ，６３Ｂの接触抵抗が増大して電流容量が制約されることを抑えることができるとともに、半導体素子２からリードフレーム３Ａ，３Ｂへの放熱性を良好に保つことができる。

また、スリット６３１ａ〜６３１ｆとスリット６３２ａ〜６３２ｆとが、半導体基板６２１の短手方向に関して対称な配置関係になるように形成されているので、リードフレーム６３Ａ，６３Ｂに生じる応力を均等に緩和し、半導体装置６１に応力の偏りが生じることを抑制することができる。

（変形例３）
本発明の実施の形態の変形例３に係る半導体装置について説明する。図８は変形例３に係る半導体装置の斜視図である。なお、図８において、図７に示した半導体装置６１と同一の構成には同一の符号を付し、詳細な説明を省略する。

図８に示すように、変形例３に係る半導体装置７１は、図７に示した半導体装置６１に対し、リードフレーム６３Ａ，６３Ｂをリードフレーム７２Ａ，７２Ｂに置き換えた構成である。

リードフレーム７２Ａ，７２Ｂには、半導体装置６１のリードフレーム６３Ａ，６３Ｂのスリット６３１ａ〜６３１ｆ、スリット６３２ａ〜６３２ｆと同様に配置されたスリット７２１ａ〜７２１ｆ、スリット７２３ａ〜７２３ｆが形成されるとともに、スリット７２１ａ〜７２１ｆ、スリット７２３ａ〜７２３ｆのそれぞれについて、変形例１と同様に、当該スリットに連通し、半導体基板６２１の長手方向に延びる長穴状スリット７２２ａ〜７２２ｆ，７２４ａ〜７２４ｆが形成されている。

変形例３に係る半導体装置７１によれば、変形例１と同様に、リードフレーム７２Ａ，７２Ｂに設けた長穴状スリット７２２ａ〜７２２ｆ，７２４ａ〜７２４ｆの変形または緩衝的な役割により、リードフレーム７２Ａ，７２Ｂと半導体基板６２１との接合部に生じるリードフレーム７２Ａ，７２Ｂの短手方向の応力を緩和することができる。

これにより、変形例２の半導体装置６１と同様の効果に加えて、半導体基板６２１およびリードフレーム７２Ａ，７２Ｂの熱膨張、熱収縮、外部からの応力に起因して生じるリードフレーム７２Ａ，７２Ｂの短手方向の応力によるリードフレーム７２Ａ，７２Ｂのはく離などの発生を抑制し、リードフレーム７２Ａ，７２Ｂと半導体基板６２１との接続信頼性の向上を図ることができる。

なお、上記実施の形態および各変形例では、半導体素子が３端子または２端子を有する場合について説明したが、半導体素子の端子数はこれに限らない。

本発明の実施の形態に係る半導体装置の平面図である。図１におけるＡ−Ａ線に沿った要部断面図である図１に示す半導体装置の斜視図である。リードフレームに生じる応力を説明するための図である。変形例１に係る半導体装置の平面図である。図５に示す半導体装置の斜視図である。変形例２に係る半導体装置の斜視図である。変形例３に係る半導体装置の斜視図である。

符号の説明

１半導体装置
２半導体素子
３Ａ，３Ｂ，３Ｃリードフレーム
３１ａ〜３１ｆ，３２ａ〜３２ｆスリット
４１半導体装置
５Ａ，５Ｂリードフレーム
５１ａ〜５１ｆ，５３ａ〜５３ｆスリット
５２ａ〜５２ｆ，５４ａ〜５４ｆ長穴状スリット
６１半導体装置
６２半導体素子
６３Ａ，６３Ｂリードフレーム
６３１ａ〜６３１ｆ，６３２ａ〜６３２ｆスリット
７１半導体装置
７２Ａ，７２Ｂリードフレーム
７２１ａ〜７２１ｆ，７２３ａ〜７２３ｆスリット
７２２ａ〜７２２ｆ，７２４ａ〜７２４ｆ長穴状スリット

Claims

長方形板状の半導体基板と、この半導体基板上において、その長手方向の一辺に沿って延設された第１の電極部と、前記長手方向の他辺に沿って延設された第２の電極部とを有する半導体素子と、
前記第１の電極部に接合され、前記半導体基板の前記長手方向に略垂直な方向に延び、前記第１の電極部との接合側に設けられたスリットが複数形成された板状の第１のリードフレームと、
前記第２の電極部に接合され、前記半導体基板の前記長手方向に略垂直な方向に延び、前記第２の電極部との接合側に設けられたスリットが複数形成された板状の第２のリードフレームとを備え、
前記第１のリードフレームおよび前記第２のリードフレームにおいて、複数の前記スリットは、隣り合うスリット間の間隔が、前記第１のリードフレームおよび前記第２のリードフレームにおける長手方向を二等分する中心線から外側に向かうほど小さくなるように形成されていることを特徴とする半導体装置。
前記第１のリードフレームおよび前記第２のリードフレームにおいて、複数の前記スリットは、前記半導体基板の前記長手方向に関して対称な配置関係になるように形成されていることを特徴とする請求項１に記載の半導体装置。
前記第１のリードフレームおよび前記第２のリードフレームにおいて、複数の前記スリットのそれぞれについて、当該スリットに連通し、前記半導体基板の前記長手方向に延びる長穴状スリットが形成されていることを特徴とする請求項１または２に記載の半導体装置。
前記第１のリードフレームに形成された複数の前記スリットと、前記第２のリードフレームに形成された複数の前記スリットとが、前記半導体基板の短手方向に関して対称な配置関係になるように形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
前記第１のリードフレームに形成された前記各スリットは、前記第１の電極部をまたぐように形成され、前記第２のリードフレームに形成された前記各スリットは、前記第２の電極部をまたぐように形成されていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
前記第１のリードフレームに形成された前記各スリットは、前記第１の電極部との接合側に開口して形成され、前記第２のリードフレームに形成された前記各スリットは、前記第２の電極部との接合側に開口して形成されていることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
前記第１のリードフレームと前記第１の電極部との接合、および前記第２のリードフレームと前記第２の電極部との接合は、半田にて行われていることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。