JP4815996B2 - Power converter - Google Patents

Power converter Download PDF

Info

Publication number
JP4815996B2
JP4815996B2 JP2005309512A JP2005309512A JP4815996B2 JP 4815996 B2 JP4815996 B2 JP 4815996B2 JP 2005309512 A JP2005309512 A JP 2005309512A JP 2005309512 A JP2005309512 A JP 2005309512A JP 4815996 B2 JP4815996 B2 JP 4815996B2
Authority
JP
Japan
Prior art keywords
output
output voltage
amplitude
level single
total harmonic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005309512A
Other languages
Japanese (ja)
Other versions
JP2007124731A (en
Inventor
郁朗 菅
太一郎 民田
知之 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005309512A priority Critical patent/JP4815996B2/en
Publication of JP2007124731A publication Critical patent/JP2007124731A/en
Application granted granted Critical
Publication of JP4815996B2 publication Critical patent/JP4815996B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

この発明は、直流電力を交流電力に変換する電力変換装置に関する。   The present invention relates to a power conversion device that converts DC power into AC power.

従来の電力変換装置においては、それぞれ絶縁された入力を持つ3レベルの出力が可能な3レベル単相出力インバータブリッジをn個備え、3レベル単相出力インバータブリッジの出力端子を直列接続した直列n段の単相出力が得られ、n個の3レベル単相出力インバータブリッジの各出力電圧の振幅V1、V2、V3およびVnの振幅比を、V1:V2:V3:・・・:Vn=1:2:4:・・・:2(n−1)とする電圧振幅比配分手段と、直列n段の電力変換装置に与える出力電圧指令に最も近い電圧をV2乃至Vnの出力電圧振幅を持つ3レベル単相出力インバータブリッジの出力電圧の組合せによって発生する指令電圧発生手段とを備えている(例えば、特許文献1参照)。 In a conventional power converter, n series of three-level single-phase output inverter bridges capable of three-level outputs each having an isolated input are provided, and series n in which output terminals of the three-level single-phase output inverter bridges are connected in series. A single-phase output of stages is obtained, and the amplitude ratios of the amplitudes V1, V2, V3, and Vn of the output voltages of the n three-level single-phase output inverter bridges are expressed as V1: V2: V3:...: Vn = 1 : 2: 4:...: 2 (n-1) The voltage amplitude ratio distribution means and the voltage closest to the output voltage command given to the n-stage power converter have the output voltage amplitude of V2 to Vn. Command voltage generating means generated by a combination of output voltages of a three-level single-phase output inverter bridge (see, for example, Patent Document 1).

特開平11−89242号公報(第3頁、第1図)Japanese Patent Laid-Open No. 11-89242 (page 3, FIG. 1)

従来の電力変換装置では、それぞれ絶縁された入力を持つ3レベル出力が可能な3レベル単相出力インバータブリッジをn個備え、3レベル単相出力インバータブリッジの出力端子をn段直列接続していた。出力する電力が小さい場合などには、2個の3レベル単相出力インバータブリッジを直列接続する構成が用いられていた。しかしながら、2個の3レベル単相出力インバータブリッジを直列接続し、3レベル単相出力インバータブリッジの各出力電圧の振幅V1、V2の振幅比をV1:V2=1:2とする電圧振幅比配分では、交流出力電圧の全高調波歪率を小さくできず、交流出力電圧の高調波成分を十分低減できない問題があった。また、交流出力電圧の高調波成分を減衰させるために大きな出力フィルタを備える必要があった。   In the conventional power converter, n three-level single-phase output inverter bridges capable of three-level output each having an isolated input are provided, and n-stage output terminals of the three-level single-phase output inverter bridge are connected in series. . For example, when the output power is small, a configuration in which two three-level single-phase output inverter bridges are connected in series has been used. However, voltage amplitude ratio distribution in which two three-level single-phase output inverter bridges are connected in series and the amplitude ratio of amplitudes V1 and V2 of each output voltage of the three-level single-phase output inverter bridge is V1: V2 = 1: 2. However, there is a problem that the total harmonic distortion factor of the AC output voltage cannot be reduced, and the harmonic components of the AC output voltage cannot be sufficiently reduced. In addition, it is necessary to provide a large output filter in order to attenuate the harmonic component of the AC output voltage.

この発明は、上述のような課題を解決するためになされたもので、交流出力電圧の全高調波歪率を小さくすると共に、基本波成分を大きくし、出力フィルタの小型軽量化が可能な電力変換装置を得るものである。また、3レベル単相出力インバータブリッジのスイッチングの制御が簡易である電力変換装置を得るものである。   The present invention has been made to solve the above-described problems, and reduces the total harmonic distortion of the AC output voltage and increases the fundamental wave component, thereby reducing the size and weight of the output filter. A conversion device is obtained. Moreover, the power converter device with which switching control of a 3 level single phase output inverter bridge is simple is obtained.

この発明に係る電力変換装置は、異なる電圧が入力され、出力端子同士が変圧器を介さずに直列接続された2個の3レベル単相出力インバータブリッジと、2個の3レベル単相出力インバータブリッジの出力端子を直列接続して出力される交流出力電圧の1周期を14以上の偶数である分割数2nで均等分割した時間毎に2個の3レベル単相出力インバータブリッジの出力電圧のレベルを切換える制御手段とを備え、分割数に応じて交流出力電圧の全高調波歪率が所定値以下となるように2個の3レベル単相出力インバータブリッジの各々の出力電圧の振幅V1と振幅V2との振幅比を設定することを特徴とするものである。 The power conversion device according to the present invention includes two three-level single-phase output inverter bridges and two three-level single-phase output inverters in which different voltages are input and output terminals are connected in series without a transformer. Output voltage level of two three-level single-phase output inverter bridges every time the period of the AC output voltage output by connecting the output terminals of the bridge in series is equally divided by the division number 2n which is an even number of 14 or more Control means for switching the output voltage, and the output voltage amplitude V1 and amplitude of each of the two three-level single-phase output inverter bridges so that the total harmonic distortion factor of the AC output voltage is a predetermined value or less according to the number of divisions. An amplitude ratio with V2 is set.

この発明に係る電力変換装置は、異なる電圧が入力され、出力端子同士が変圧器を介さずに直列接続された2個の3レベル単相出力インバータブリッジと、2個の3レベル単相出力インバータブリッジの出力端子を直列接続して出力される交流出力電圧の1周期を14以上の偶数である分割数2nで均等分割した時間毎に2個の3レベル単相出力インバータブリッジの出力電圧のレベルを切換える制御手段とを備え、分割数に応じて交流出力電圧の全高調波歪率が所定値以下となるように2個の3レベル単相出力インバータブリッジの各々の出力電圧の振幅V1と振幅V2との振幅比を設定したので、交流出力電圧の全高調波歪率を小さくすると共に、基本波成分を大きくし、出力フィルタの小型軽量化が可能な電力変換装置を得ることができる。また、制御が簡易である電力変換装置を得るものである。さらに、交流出力電圧の零クロス点が明確である電力変換装置を得るものである。
The power conversion device according to the present invention includes two three-level single-phase output inverter bridges and two three-level single-phase output inverters in which different voltages are input and output terminals are connected in series without a transformer. Output voltage level of two three-level single-phase output inverter bridges every time the period of the AC output voltage output by connecting the output terminals of the bridge in series is equally divided by the division number 2n which is an even number of 14 or more Control means for switching the output voltage, and the output voltage amplitude V1 and amplitude of each of the two three-level single-phase output inverter bridges so that the total harmonic distortion factor of the AC output voltage is a predetermined value or less according to the number of divisions. Since the amplitude ratio with V2 is set, it is possible to obtain a power converter that can reduce the total harmonic distortion of the AC output voltage, increase the fundamental component, and reduce the size and weight of the output filter. That. Moreover, the power converter device with easy control is obtained. Furthermore, the power converter device in which the zero cross point of the AC output voltage is clear is obtained.

実施の形態1.
図1は、この発明を実施するための実施の形態1における電力変換装置の構成図を示すものである。図1において、入力電圧V1を有する第1の入力電源1に、+V1、0、−V1の3レベル出力が可能な第1の3レベル単相出力インバータブリッジ3が接続され、入力電圧V2を有する第2の入力電源2に、+V2、0、−V2の3レベル出力が可能な第2の3レベル単相出力インバータブリッジ4が接続されている。入力電圧V1と入力電圧V2とはV1<V2の関係にあり、2個の3レベル単相出力インバータブリッジである第1の3レベル単相出力インバータブリッジ3および第2の3レベル単相出力インバータブリッジ4には異なる電圧が入力される。第1の3レベル単相出力インバータブリッジ3の出力端子と第2の3レベル単相出力インバータブリッジ4の出力端子とは、直列に接続されて直列2段の単相交流出力の電力変換器を構成している。
Embodiment 1 FIG.
FIG. 1 is a configuration diagram of a power conversion device according to Embodiment 1 for carrying out the present invention. In FIG. 1, a first input power supply 1 having an input voltage V1 is connected to a first three-level single-phase output inverter bridge 3 capable of outputting three levels of + V1, 0, and −V1, and has an input voltage V2. A second three-level single-phase output inverter bridge 4 capable of outputting three levels of + V2, 0, and −V2 is connected to the second input power supply 2. The input voltage V1 and the input voltage V2 have a relationship of V1 <V2, and the first three-level single-phase output inverter bridge 3 and the second three-level single-phase output inverter which are two three-level single-phase output inverter bridges Different voltages are input to the bridge 4. The output terminal of the first three-level single-phase output inverter bridge 3 and the output terminal of the second three-level single-phase output inverter bridge 4 are connected in series to form a power converter with two-stage single-phase AC output. It is composed.

第1の3レベル単相出力インバータブリッジ3は、MOSFET(電界効果型トランジスタ)などのスイッチング素子3a,3b,3c,3dによって構成されており、第2の3レベル単相出力インバータブリッジ4は、スイッチング素子4a,4b,4c,4dによって構成されている。第1の駆動回路5はスイッチング素子3a〜3dのオン、オフの制御を行い、第2の駆動回路6はスイッチング素子4a〜4dのオン、オフの制御を行う。第1の駆動回路5および第2の駆動回路6は、マイクロコンピュータ、デジタルシグナルプロセッサなどで構成される制御回路7から駆動信号を受けてオン、オフの制御を行う。   The first three-level single-phase output inverter bridge 3 includes switching elements 3a, 3b, 3c, and 3d such as MOSFETs (field effect transistors), and the second three-level single-phase output inverter bridge 4 The switching elements 4a, 4b, 4c, and 4d are configured. The first drive circuit 5 controls on / off of the switching elements 3a to 3d, and the second drive circuit 6 controls on / off of the switching elements 4a to 4d. The first drive circuit 5 and the second drive circuit 6 perform on / off control in response to a drive signal from a control circuit 7 constituted by a microcomputer, a digital signal processor, or the like.

第1の3レベル単相出力インバータブリッジ3の出力端子と第2の3レベル単相出力インバータブリッジ4の出力端子とを直列2段に接続した電力変換装置の出力端子8、9間に、所望の電圧実効値および所望の出力周波数を有する交流出力電圧を出力する。制御回路7は、交流出力電圧の1周期を14以上の偶数である分割数2nで均等分割した時間毎に、第1の3レベル単相出力インバータブリッジ3および第2の3レベル単相出力インバータブリッジ4の各々の出力電圧のレベルを切換える制御手段である。   Between the output terminals 8 and 9 of the power converter in which the output terminal of the first three-level single-phase output inverter bridge 3 and the output terminal of the second three-level single-phase output inverter bridge 4 are connected in series in two stages. AC output voltage having a voltage effective value of and a desired output frequency is output. The control circuit 7 performs the first three-level single-phase output inverter bridge 3 and the second three-level single-phase output inverter every time when one cycle of the AC output voltage is equally divided by the division number 2n that is an even number of 14 or more. Control means for switching the level of each output voltage of the bridge 4.

分割数に応じて交流出力電圧の全高調波歪率が所定値以下となるように第1の3レベル単相出力インバータブリッジ3の出力電圧の振幅V1と第2の3レベル単相出力インバータブリッジ4の出力電圧の振幅V2との振幅比を設定し、制御回路7から駆動信号を受けてスイッチング素子3a〜3d、4a〜4dのオン、オフの制御を行うことで、第1の3レベル単相出力インバータブリッジ3の出力電圧と第2の3レベル単相出力インバータブリッジ4の出力電圧とが重畳された交流出力電圧を得ることができる。均等分割した時間毎にスイッチング素子3a〜3d、4a〜4dを制御することによって、制御回路7での制御が非常に容易になり、マイクロコンピュータやデジタルシグナルプロセッサなどの処理負荷を軽減でき、制御回路7の簡略化が可能となる。   The output voltage amplitude V1 of the first three-level single-phase output inverter bridge 3 and the second three-level single-phase output inverter bridge so that the total harmonic distortion of the AC output voltage is less than a predetermined value according to the number of divisions. 4 is set to the amplitude V2 of the output voltage, and a drive signal is received from the control circuit 7 to turn on and off the switching elements 3a to 3d and 4a to 4d. An AC output voltage in which the output voltage of the phase output inverter bridge 3 and the output voltage of the second three-level single-phase output inverter bridge 4 are superimposed can be obtained. By controlling the switching elements 3a to 3d and 4a to 4d for each equally divided time, the control by the control circuit 7 becomes very easy, and the processing load of the microcomputer and the digital signal processor can be reduced. 7 can be simplified.

図2は実施の形態1における交流出力電圧とスイッチング素子3a〜3d、4a〜4dのスイッチ切換えシーケンスとの関係を示す波形図である。図2(a)は出力端子8、9間に出力される所望の電圧実効値および所望の出力周波数を有する擬似正弦波出力の交流出力電圧の波形図である。所望の交流出力電圧の1周期を均等に14分割しており、例えば出力周波数50Hzの場合には1.4286ms毎に均等分割し、出力周波数60Hzの場合には1.1905ms毎に均等分割する。図2(b)は交流出力電圧を得るためのスイッチング素子3a〜3d、4a〜4dのスイッチ切換えのためのオン、オフ信号の一例であり、Highはオン信号、Lowはオフ信号である。   FIG. 2 is a waveform diagram showing the relationship between the AC output voltage and the switching sequence of the switching elements 3a to 3d and 4a to 4d in the first embodiment. FIG. 2A is a waveform diagram of an AC output voltage of a pseudo sine wave output having a desired voltage effective value and a desired output frequency output between the output terminals 8 and 9. One cycle of the desired AC output voltage is equally divided into 14, for example, equally divided every 1.4286 ms when the output frequency is 50 Hz, and equally divided every 1.1905 ms when the output frequency is 60 Hz. FIG. 2B shows an example of an on / off signal for switching the switching elements 3a to 3d and 4a to 4d for obtaining an AC output voltage, where High is an on signal and Low is an off signal.

図2(b)のスイッチング素子3a〜3d、4a〜4dのスイッチ切換えによって、第1の3レベル単相出力インバータブリッジ3と第2の3レベル単相出力インバータブリッジ4との各々の出力電圧の+、−および0の3レベルの組合せを、交流出力電圧の1周期の間に(+V1、0)、(―V1、+V2)、(0、+V2)、(+V1、+V2)、(0、+V2)、(―V1、+V2)、(+V1、0)、(―V1、0)、(+V1、―V2)、(0、―V2)、(―V1、―V2)、(0、―V2)、(+V1、―V2)、(―V1、0)の順序で、かつ、(+V1、+V2)および(―V1、―V2)の組合せとなる時間をそれぞれ均等分割した時間のm回分(m=n−6)となるように均等分割した時間毎に、制御手段である制御回路7からの駆動信号によって各々の出力電圧のレベルを切換える。   The output voltages of the first three-level single-phase output inverter bridge 3 and the second three-level single-phase output inverter bridge 4 are switched by switching the switching elements 3a to 3d and 4a to 4d in FIG. The combination of three levels of +,-, and 0 is changed during one cycle of the AC output voltage (+ V1, 0), (-V1, + V2), (0, + V2), (+ V1, + V2), (0, + V2). ), (-V1, + V2), (+ V1, 0), (-V1, 0), (+ V1, -V2), (0, -V2), (-V1, -V2), (0, -V2) , (+ V1, -V2), (-V1, 0), and (+ V1, + V2) and (-V1, -V2) in the order of m times (m = Control that is a control means for every time equally divided so as to be n-6) Switching the level of each output voltage by a drive signal from the road 7.

本実施の形態1では、分割数2nは14であり、n=7となるので、(+V1、+V2)および(―V1、―V2)の組合せとなる時間をそれぞれ均等分割した時間の1回分となるように均等分割した時間毎に制御手段である制御回路7からの駆動信号によって各々の出力電圧のレベルを切換えることになる。これによって、出力電圧は図2(a)に示すように、1周期の間に+V1、+V2−V1、+V2、+V1+V2、+V2、+V2−V1、+V1、−V1、−V2+V1、−V2、−V1−V2、−V2、−V2+V1、−V1と変化する。+V1から−V1までと−V1から+V1までとの変化時に電圧の零クロス点を通過し、零クロス点が一意に決まり、零クロス点が明確に定まる。零クロス点を信号に用いた負荷装置や位相制御を用いた負荷装置にも適応が可能である。   In the first embodiment, the number of divisions 2n is 14, and n = 7. Therefore, the time corresponding to the combination of (+ V1, + V2) and (−V1, −V2) is equal to one time of equal division. The level of each output voltage is switched by the drive signal from the control circuit 7 which is the control means at every equally divided time. As a result, as shown in FIG. 2A, the output voltage is + V1, + V2-V1, + V2, + V1 + V2, + V2, + V2-V1, + V1, -V1, -V2 + V1, -V2, -V1 during one cycle. It changes to -V2, -V2, -V2 + V1, and -V1. When the voltage changes from + V1 to -V1 and from -V1 to + V1, the voltage passes through the zero cross point, the zero cross point is uniquely determined, and the zero cross point is clearly determined. The present invention can also be applied to a load device using a zero cross point as a signal or a load device using phase control.

図3は実施の形態1における振幅比と交流出力電圧の全高調波歪率との関係図である。第1の入力電源1の電圧V1と第2の入力電源2の電圧V2との電圧比V2/V1、すなわち、第1の3レベル単相出力インバータブリッジ3の出力電圧の振幅V1と第2の3レベル単相出力インバータブリッジ4の出力電圧の振幅V2との振幅比K(=V2/V1)は、図3に示すように交流出力電圧の全高調波歪率THDと関係があり、THDを最小にできる振幅比K(A点)が存在し、均等した分割数に応じて振幅比Kを決定することによってTHDを最小化することになる。なお、従来の技術ではV2/V1=2であった。しかしながら、本実施の形態のように、交流出力電圧を均等に14分割する場合には、V2/V1=2でTHDが最小とならず、V2/V1≠2とする必要がある。   FIG. 3 is a relationship diagram between the amplitude ratio and the total harmonic distortion of the AC output voltage in the first embodiment. The voltage ratio V2 / V1 between the voltage V1 of the first input power supply 1 and the voltage V2 of the second input power supply 2, that is, the amplitude V1 of the output voltage of the first three-level single-phase output inverter bridge 3 and the second The amplitude ratio K (= V2 / V1) with the amplitude V2 of the output voltage of the three-level single-phase output inverter bridge 4 is related to the total harmonic distortion factor THD of the AC output voltage as shown in FIG. There is an amplitude ratio K (point A) that can be minimized, and the THD is minimized by determining the amplitude ratio K according to the equal number of divisions. In the prior art, V2 / V1 = 2. However, when the AC output voltage is equally divided into 14 as in the present embodiment, V2 / V1 = 2 does not minimize the THD, and V2 / V1 ≠ 2.

図4は実施の形態1における振幅比と交流出力電圧の基本波成分の大きさとの関係図である。基本波成分は、出力周波数が50Hzの場合には50Hz成分である。B点の振幅比Kにおいて基本波成分が最大となる。このB点と図3のA点とは同一となり、均等した分割数に対して一意的に決定できる。   FIG. 4 is a relationship diagram between the amplitude ratio and the magnitude of the fundamental wave component of the AC output voltage in the first embodiment. The fundamental wave component is a 50 Hz component when the output frequency is 50 Hz. The fundamental wave component becomes maximum at the amplitude ratio K at point B. The point B and the point A in FIG. 3 are the same, and can be uniquely determined for an equal number of divisions.

図5は実施の形態1における振幅比と標準偏差との関係図である。標準偏差は、所望の理想正弦波出力電圧と本実施の形態によって得られる出力電圧とから求められる。C点の振幅比Kにおいて標準偏差が最小となり、最も理想的な正弦波に近づけることができる。C点の振幅比Kは図3のA点および図4のB点と同じ値である。   FIG. 5 is a relationship diagram between the amplitude ratio and the standard deviation in the first embodiment. The standard deviation is obtained from the desired ideal sine wave output voltage and the output voltage obtained by this embodiment. The standard deviation becomes minimum at the amplitude ratio K at the point C, and can be brought close to the most ideal sine wave. The amplitude ratio K at point C is the same value as point A in FIG. 3 and point B in FIG.

分割数2nとして、所望の交流出力電圧の実効値Vrmsに対して、擬似正弦波出力電圧の実効値と交流出力電圧の実効値Vrmsとを一致させる条件式である式(1)を満たすように振幅V1と振幅比K(=V2/V1)とを設定することによって、所望の実効値Vrmsを有する交流出力電圧が容易に得られる。   The division number 2n is set so as to satisfy Expression (1) which is a conditional expression for matching the effective value of the pseudo sine wave output voltage and the effective value Vrms of the AC output voltage with respect to the effective value Vrms of the desired AC output voltage. By setting the amplitude V1 and the amplitude ratio K (= V2 / V1), an AC output voltage having a desired effective value Vrms can be easily obtained.

Figure 0004815996
Figure 0004815996

本実施の形態1では、分割数2nは14であり、n=7となるので、式(1)のnに7を代入した式(2)を満たすように振幅V1と、振幅V2または振幅比K(=V2/V1)とを設定することによって、所望の実効値Vrmsを有する交流出力電圧が容易に得られる。   In the first embodiment, the number of divisions 2n is 14, and n = 7. Therefore, the amplitude V1 and the amplitude V2 or the amplitude ratio so as to satisfy Expression (2) in which 7 is substituted for n in Expression (1). By setting K (= V2 / V1), an AC output voltage having a desired effective value Vrms can be easily obtained.

Figure 0004815996
Figure 0004815996

図2(a)に示したような分割数14で均等に分割の場合には、図3〜図5に示したA〜C点での振幅比Kは、K=4.0567、すなわちV1:V2=1:4.0567であり、振幅比Kを4.1程度の値に設定することによって、交流出力電圧の全高調波歪率を最小にすると共に、基本波成分を最大にすることができる。実用的には、K=4.0567の近傍に設定することになる。出力にLCフィルタを設けて理想正弦波出力に近づける場合には、最も波形歪が小さいので、最もLCフィルタの小型軽量化を図ることができる。   In the case of equal division with the division number 14 as shown in FIG. 2A, the amplitude ratio K at points A to C shown in FIGS. 3 to 5 is K = 4.0567, that is, V1: V2 = 1: 4.0567, and setting the amplitude ratio K to a value of about 4.1 can minimize the total harmonic distortion of the AC output voltage and maximize the fundamental wave component. it can. Practically, it is set in the vicinity of K = 4.0567. When an LC filter is provided at the output so as to be close to the ideal sine wave output, the waveform distortion is the smallest, so that the LC filter can be reduced in size and weight.

また、交流出力電圧の全高調波歪率を最小にしなくても、交流出力電圧の全高調波歪率が所定値以下であれば、波形歪を小さくすることができる。これによって、LCフィルタの小型軽量化を図ることができる。全高調波歪率の所定値を全高調波歪率の最小値に+1%加えた値とする場合、つまり、全高調波歪率の最小値に対して+1%まで歪率を許容する場合には、振幅比Kを3.35≦K≦5.14の範囲に設定すれば良い。全高調波歪率の所定値を全高調波歪率の最小値に+2%加えた値とする場合、つまり、全高調波歪率の最小値に対して+2%まで歪率を許容する場合には、振幅比Kを3.11≦K≦5.83の範囲に設定すれば良い。全高調波歪率の所定値を全高調波歪率の最小値に+3%加えた値とする場合、つまり、全高調波歪率の最小値に対して+3%まで許容する場合には、振幅比Kを2.94≦K≦6.52の範囲に設定すれば良い。なお、従来の技術ではK=2であり、全く異なる振幅比が最適値であることがわかる。   Even if the total harmonic distortion of the AC output voltage is not minimized, the waveform distortion can be reduced as long as the total harmonic distortion of the AC output voltage is not more than a predetermined value. Thereby, the LC filter can be reduced in size and weight. When the specified value of the total harmonic distortion is the value obtained by adding + 1% to the minimum value of the total harmonic distortion, that is, when the distortion is allowed up to + 1% with respect to the minimum value of the total harmonic distortion The amplitude ratio K may be set in the range of 3.35 ≦ K ≦ 5.14. When the specified value of the total harmonic distortion is added to the minimum value of the total harmonic distortion by + 2%, that is, when the distortion is allowed up to + 2% with respect to the minimum value of the total harmonic distortion. The amplitude ratio K may be set in the range of 3.11 ≦ K ≦ 5.83. When the specified value of the total harmonic distortion is a value obtained by adding + 3% to the minimum value of the total harmonic distortion, that is, when + 3% is allowed with respect to the minimum value of the total harmonic distortion, the amplitude The ratio K may be set in the range of 2.94 ≦ K ≦ 6.52. In the conventional technique, K = 2, and it can be seen that completely different amplitude ratios are optimum values.

交流出力電圧の全高調波歪率が最小で、基本波成分が最大となるK=4.0567の場合には、式(2)より交流出力電圧の所望の実効値Vrmsと、2段の3レベル単相出力インバータブリッジにおける低電圧側、ここでは第1の3レベル単相出力インバータブリッジ3の出力電圧の振幅V1との振幅比をVrms:V1=1:0.2973とすると、所望の実効値Vrmsを有する交流出力電圧が容易に得られる。例えば、実効値100V出力では、V1=29.73V、実効値200V出力では、V1=59.47V、実効値220V出力では、V1=65.42V、実効値240V出力では、V1=71.36Vに設定したほうが良い。   In the case of K = 4.0567 in which the total harmonic distortion of the AC output voltage is minimum and the fundamental wave component is maximum, the desired effective value Vrms of the AC output voltage and two stages of 3 are obtained from Equation (2). When the amplitude ratio with the amplitude V1 of the output voltage of the first three-level single-phase output inverter bridge 3 in this case is Vrms: V1 = 1: 0.2973, the desired effective An alternating output voltage having the value Vrms is easily obtained. For example, V1 = 29.73V for effective value 100V output, V1 = 59.47V for effective value 200V output, V1 = 65.42V for effective value 220V output, and V1 = 71.36V for effective value 240V output. It is better to set.

また、出力電圧の全高調波歪率が最小で、基本波成分が最大となるK=4.0567の場合には、交流出力電圧の所望の実効値Vrmsと、2段の3レベル単相出力インバータブリッジにおける高電圧側の出力電圧の振幅V2との振幅比をVrms:V2=1:1.2063にすると、所望の実効値の出力電圧が容易に得られる。例えば、実効値100V出力では、V2=120.63V、実効値200V出力では、V2=241.25V、実効値220V出力では、V2=265.38V、実効値240V出力では、V2=289.50Vに設定したほうが良い。   Further, when K = 4.0567 in which the total harmonic distortion of the output voltage is minimum and the fundamental wave component is maximum, the desired effective value Vrms of the AC output voltage and two-stage three-level single-phase output When the amplitude ratio with the amplitude V2 of the output voltage on the high voltage side in the inverter bridge is set to Vrms: V2 = 1: 1.2063, an output voltage having a desired effective value can be easily obtained. For example, V2 = 120.63V for an effective value 100V output, V2 = 241.25V for an effective value 200V output, V2 = 265.38V for an effective value 220V output, and V2 = 289.50V for an effective value 240V output. It is better to set.

さらに、交流出力電圧の波高率((V1+V2)/Vrms)は、式(3)のようになるので、波高率が1.5036となるようにすれば、出力電圧の全高調波歪率が最小で、基本波成分が最大となるK=4.0567とすることができる。   Furthermore, since the crest factor ((V1 + V2) / Vrms) of the AC output voltage is as shown in Equation (3), if the crest factor is 1.5036, the total harmonic distortion of the output voltage is minimized. Thus, K = 4.0567, which maximizes the fundamental wave component, can be obtained.

Figure 0004815996
Figure 0004815996

以上のように、分割数に応じて交流出力電圧の全高調波歪率が所定値以下となるように2個の3レベル単相出力インバータブリッジの各々の出力電圧の振幅V1と振幅V2との振幅比を設定したので、交流出力電圧の全高調波歪率を小さくすると共に、基本波成分を大きくし、出力フィルタの小型軽量化が可能な電力変換装置を得ることができる。また、交流出力電圧の所望の実効値を容易に出力することができ、電力変換装置の制御を簡易にすることができる。さらに、交流出力電圧の零クロス点が明確に定まる効果がある。   As described above, the amplitude V1 and the amplitude V2 of the output voltage of each of the two three-level single-phase output inverter bridges so that the total harmonic distortion of the AC output voltage is not more than a predetermined value according to the number of divisions. Since the amplitude ratio is set, it is possible to obtain a power conversion device that can reduce the total harmonic distortion of the AC output voltage, increase the fundamental wave component, and reduce the size and weight of the output filter. Further, a desired effective value of the AC output voltage can be easily output, and the control of the power converter can be simplified. Furthermore, there is an effect that the zero cross point of the AC output voltage is clearly determined.

なお、実施の形態1では、2段の3レベル単相出力インバータブリッジ3、4の各出力電圧の振幅が、上段である第2の3レベル単相出力インバータブリッジ4の出力電圧の振幅が大きい場合について説明した。しかしながら、下段である第1の3レベル単相出力インバータブリッジ3の出力電圧の振幅が大きくても良く、上段の3レベル単相出力インバータブリッジと下段の3レベル単相出力インバータブリッジとを入れ換えても同様の効果を得ることができる。   In the first embodiment, the amplitude of each output voltage of the two-stage three-level single-phase output inverter bridges 3 and 4 is larger than the amplitude of the output voltage of the second three-level single-phase output inverter bridge 4 that is the upper stage. Explained the case. However, the amplitude of the output voltage of the first three-level single-phase output inverter bridge 3 in the lower stage may be large, and the upper three-level single-phase output inverter bridge and the lower three-level single-phase output inverter bridge are interchanged. The same effect can be obtained.

実施の形態2.
図6は、この発明を実施するための実施の形態2における出力電圧とスイッチング素子3a〜3d、4a〜4dのスイッチ切換えシーケンスとの関係を示す波形図である。本実施の形態における電力変換装置は、交流出力電圧の1周期の分割数および2個の3レベル単相出力インバータブリッジの各々の出力電圧の+、−および0の3レベルの組合せ以外の構成は実施の形態1と同じである。
Embodiment 2. FIG.
FIG. 6 is a waveform diagram showing the relationship between the output voltage and the switch switching sequence of switching elements 3a to 3d and 4a to 4d in the second embodiment for carrying out the present invention. The power converter in the present embodiment has a configuration other than the number of divisions of one cycle of the AC output voltage and the combination of three levels of +, −, and 0 of the output voltages of each of the two three-level single-phase output inverter bridges. The same as in the first embodiment.

本実施の形態2では、異なる電圧が入力される2個の3レベル単相出力インバータブリッジである第1の3レベル単相出力インバータブリッジ3および第2の3レベル単相出力インバータブリッジ4と、第1の3レベル単相出力インバータブリッジ3および第2の3レベル単相出力インバータブリッジ4の出力端子を直列接続して出力される交流出力電圧の1周期を分割数16で均等分割した時間毎に、第1の3レベル単相出力インバータブリッジ3および第2の3レベル単相出力インバータブリッジ4の出力電圧のレベルを切換える制御手段である制御回路7とを備えている。   In the second embodiment, a first three-level single-phase output inverter bridge 3 and a second three-level single-phase output inverter bridge 4 which are two three-level single-phase output inverter bridges to which different voltages are input, Every time when one cycle of the AC output voltage output by connecting the output terminals of the first three-level single-phase output inverter bridge 3 and the second three-level single-phase output inverter bridge 4 in series is equally divided by the division number 16 And a control circuit 7 which is a control means for switching the output voltage levels of the first three-level single-phase output inverter bridge 3 and the second three-level single-phase output inverter bridge 4.

図6(a)は出力端子8、9間に出力される所望の電圧実効値および所望の出力周波数を有する擬似正弦波出力の交流出力電圧の波形図である。所望の交流出力電圧の1周期を均等に16分割しており、例えば出力周波数50Hzの場合には1.25ms毎に均等分割し、出力周波数60Hzの場合には1.0417ms毎に均等分割する。図6(b)は交流出力電圧を得るためのスイッチング素子3a〜3d、4a〜4dのスイッチ切換えのためのオン、オフ信号の一例であり、Highはオン信号、Lowはオフ信号である。   FIG. 6A is a waveform diagram of an AC output voltage of a pseudo sine wave output having a desired voltage effective value and a desired output frequency output between the output terminals 8 and 9. One cycle of the desired AC output voltage is equally divided into 16, for example, when the output frequency is 50 Hz, equally divided every 1.25 ms, and when the output frequency is 60 Hz, equally divided every 1.0417 ms. FIG. 6B is an example of an on / off signal for switching the switching elements 3a to 3d and 4a to 4d for obtaining an AC output voltage. High is an on signal and Low is an off signal.

図6(b)のスイッチング素子3a〜3d、4a〜4dのスイッチ切換えによって、第1の3レベル単相出力インバータブリッジ3と第2の3レベル単相出力インバータブリッジ4との各々の出力電圧の+、−および0の3レベルの組合せを、交流出力電圧の1周期の間に(+V1、0)、(―V1、+V2)、(0、+V2)、(+V1、+V2)、(0、+V2)、(―V1、+V2)、(+V1、0)、(―V1、0)、(+V1、―V2)、(0、―V2)、(―V1、―V2)、(0、―V2)、(+V1、―V2)、(―V1、0)の順序で、かつ、(+V1、+V2)および(―V1、―V2)の組合せとなる時間をそれぞれ均等分割した時間のm回分(m=n−6)となるように均等分割した時間毎に制御手段である制御回路7からの駆動信号によって各々の出力電圧のレベルを切換える。   The output voltages of the first three-level single-phase output inverter bridge 3 and the second three-level single-phase output inverter bridge 4 are switched by switching the switching elements 3a to 3d and 4a to 4d in FIG. The combination of three levels of +,-, and 0 is changed during one cycle of the AC output voltage (+ V1, 0), (-V1, + V2), (0, + V2), (+ V1, + V2), (0, + V2). ), (-V1, + V2), (+ V1, 0), (-V1, 0), (+ V1, -V2), (0, -V2), (-V1, -V2), (0, -V2) , (+ V1, -V2), (-V1, 0), and (+ V1, + V2) and (-V1, -V2) in the order of m times (m = n-6) is a control means that is a control means every time divided equally. Switching the level of each output voltage by a drive signal from the 7.

本実施の形態2では、分割数2nは16であり、n=8となるので、(+V1、+V2)および(―V1、―V2)の組合せとなる時間をそれぞれ均等分割した時間の2回分となるように均等分割した時間毎に制御手段である制御回路7からの駆動信号によって各々の出力電圧のレベルを切換えることになる。   In the second embodiment, the number of divisions 2n is 16, and n = 8. Therefore, the time corresponding to the combination of (+ V1, + V2) and (−V1, −V2) is equal to two times of equal division. The level of each output voltage is switched by the drive signal from the control circuit 7 which is the control means at every equally divided time.

これによって、出力電圧は図6(a)に示すように、1周期の間に+V1、+V2−V1、+V2、+V1+V2、+V1+V2、+V2、+V2−V1、+V1、−V1、−V2+V1、−V2、−V1−V2、−V1−V2、−V2、−V2+V1、−V1と変化する。+V1から−V1までと−V1から+V1までとの変化時に電圧の零クロス点を通過し、零クロス点が一意に決まり、明確に定まる。   As a result, as shown in FIG. 6A, the output voltage is + V1, + V2-V1, + V2, + V1 + V2, + V1 + V2, + V2, + V2-V1, + V1, -V1, -V2, -V1, -V2, It changes as -V1-V2, -V1-V2, -V2, -V2 + V1, -V1. When the voltage changes from + V1 to -V1 and from -V1 to + V1, it passes through the zero cross point of the voltage, and the zero cross point is uniquely determined and clearly determined.

実施の形態1と同様に、第1の3レベル単相出力インバータブリッジ3と第2の3レベル単相出力インバータブリッジ4とにおける各出力電圧の振幅V1、V2の振幅比K(=V2/V1)は、交流出力電圧の全高調波歪率THDと関係があり、THDを最小にできる振幅比K(A点)が存在し、均等した分割数に応じて2段の3レベル単相出力インバータブリッジにおける振幅比Kを決定することによってTHDを最小化することになる。また、交流出力電圧の基本波成分と関係があり、基本波成分が最大となる振幅比K(B点)が存在し、さらに、所望の理想正弦波出力電圧と本実施の形態によって得られる出力電圧とから求められる標準偏差とも関係があり、標準偏差が最小となる振幅比K(C点)が存在する。C点はA点およびB点と同じ値である。   As in the first embodiment, the amplitude ratio K (= V2 / V1) of the amplitudes V1 and V2 of the output voltages in the first three-level single-phase output inverter bridge 3 and the second three-level single-phase output inverter bridge 4 ) Is related to the total harmonic distortion factor THD of the AC output voltage, there is an amplitude ratio K (point A) that can minimize THD, and two stages of three-level single-phase output inverters according to the equal number of divisions By determining the amplitude ratio K at the bridge, the THD will be minimized. In addition, there is an amplitude ratio K (point B) that is related to the fundamental wave component of the AC output voltage and maximizes the fundamental wave component, and further, the desired ideal sine wave output voltage and the output obtained by the present embodiment. There is also a relationship with the standard deviation obtained from the voltage, and there is an amplitude ratio K (point C) that minimizes the standard deviation. Point C is the same value as point A and point B.

本実施の形態2では、分割数2nは16であり、n=8となるので、式(1)のnに8を代入した式(4)を満たすように振幅V1と、振幅V2または振幅比K(=V2/V1)とを設定することによって、所望の実効値Vrmsを有する交流出力電圧が容易に得られる。   In the second embodiment, since the number of divisions 2n is 16, and n = 8, the amplitude V1 and the amplitude V2 or the amplitude ratio are satisfied so as to satisfy the equation (4) in which 8 is substituted for n in the equation (1). By setting K (= V2 / V1), an AC output voltage having a desired effective value Vrms can be easily obtained.

Figure 0004815996
Figure 0004815996

図6(a)に示したような分割数16で均等に分割の場合には、図3〜図5に示したA〜C点での振幅比Kは、K=3.8172、すなわちV1:V2=1:3.8172であり、振幅比Kを3.8程度の値に設定することによって、出力電圧の全高調波歪率を最小にすると共に、基本波成分を最大にすることができる。実用的には、K=3.8172の近傍に設定することになる。出力にLCフィルタを設けて理想正弦波出力に近づける場合には、最も波形歪が小さいので、最もLCフィルタの小型軽量化を図ることができる。   In the case of equal division with 16 divisions as shown in FIG. 6A, the amplitude ratio K at points A to C shown in FIGS. 3 to 5 is K = 3.8172, that is, V1: V2 = 1: 3.8172, and by setting the amplitude ratio K to a value of about 3.8, the total harmonic distortion of the output voltage can be minimized and the fundamental component can be maximized. . Practically, it is set in the vicinity of K = 3.8172. When an LC filter is provided at the output so as to be close to the ideal sine wave output, the waveform distortion is the smallest, so that the LC filter can be reduced in size and weight.

また、交流出力電圧の全高調波歪率を最小にしなくても、交流出力電圧の全高調波歪率が所定値以下であれば、波形歪を小さくすることができる。これによって、LCフィルタの小型軽量化を図ることができる。全高調波歪率の所定値を全高調波歪率の最小値に+1%加えた値とする場合、つまり、全高調波歪率の最小値に対して+1%まで歪率を許容する場合には、振幅比Kを3.17≦K≦4.76の範囲に設定すれば良い。全高調波歪率の所定値を全高調波歪率の最小値に+2%加えた値とする場合、つまり、全高調波歪率の最小値に対して+2%まで歪率を許容する場合には、振幅比Kを2.95≦K≦5.33の範囲に設定すれば良い。全高調波歪率の所定値を全高調波歪率の最小値に+3%加えた値とする場合、つまり、全高調波歪率の最小値に対して+3%まで許容する場合には、振幅比Kを2.79≦K≦5.91の範囲に設定すれば良い。なお、従来の技術ではK=2であり、全く異なる振幅比が最適値であることがわかる。   Even if the total harmonic distortion of the AC output voltage is not minimized, the waveform distortion can be reduced as long as the total harmonic distortion of the AC output voltage is not more than a predetermined value. Thereby, the LC filter can be reduced in size and weight. When the specified value of the total harmonic distortion is the value obtained by adding + 1% to the minimum value of the total harmonic distortion, that is, when the distortion is allowed up to + 1% with respect to the minimum value of the total harmonic distortion The amplitude ratio K may be set in a range of 3.17 ≦ K ≦ 4.76. When the specified value of the total harmonic distortion is added to the minimum value of the total harmonic distortion by + 2%, that is, when the distortion is allowed up to + 2% with respect to the minimum value of the total harmonic distortion. The amplitude ratio K may be set in the range of 2.95 ≦ K ≦ 5.33. When the specified value of the total harmonic distortion is a value obtained by adding + 3% to the minimum value of the total harmonic distortion, that is, when + 3% is allowed with respect to the minimum value of the total harmonic distortion, the amplitude The ratio K may be set in the range of 2.79 ≦ K ≦ 5.91. In the conventional technique, K = 2, and it can be seen that completely different amplitude ratios are optimum values.

交流出力電圧の全高調波歪率が最小で、基本波成分が最大となるK=3.8172の場合には、式(4)より交流出力電圧の所望の実効値Vrmsと、2段の3レベル単相出力インバータブリッジにおける低電圧側、ここでは第1の3レベル単相出力インバータブリッジ3の出力電圧の振幅V1との振幅比をVrms:V1=1:0.2926とすると、所望の実効値Vrmsを有する交流出力電圧が容易に得られる。例えば、実効値100V出力では、V1=29.26V、実効値200V出力では、V1=58.53V、実効値220V出力では、V1=64.38V、実効値240V出力では、V1=70.23Vに設定したほうが良い。   In the case of K = 3.8172 in which the total harmonic distortion of the AC output voltage is minimum and the fundamental wave component is maximum, the desired effective value Vrms of the AC output voltage and two stages of 3 are obtained from Equation (4). When the amplitude ratio with the amplitude V1 of the output voltage of the first three-level single-phase output inverter bridge 3 in this example is Vrms: V1 = 1: 0.2926, An alternating output voltage having the value Vrms is easily obtained. For example, V1 = 29.26V for effective value 100V output, V1 = 58.53V for effective value 200V output, V1 = 64.38V for effective value 220V output, and V1 = 70.23V for effective value 240V output. It is better to set.

また、出力電圧の全高調波歪率が最小で、基本波成分が最大となるK=3.8172の場合には、交流出力電圧の所望の実効値Vrmsと、2段の3レベル単相出力インバータブリッジにおける高電圧側の出力電圧の振幅V2との振幅比をVrms:V2=1:1.1170にすると、所望の実効値の出力電圧が容易に得られる。例えば、実効値100V出力では、V2=111.70V、実効値200V出力では、V2=223.40V、実効値220V出力では、V2=245.74V、実効値240V出力では、V2=268.08Vに設定したほうが良い。したがって、分割数を14とした場合に比べて、V2の電圧を低くすることができる。   In the case of K = 3.8172 where the total harmonic distortion of the output voltage is minimum and the fundamental wave component is maximum, the desired effective value Vrms of the AC output voltage and the two-stage three-level single-phase output When the amplitude ratio of the output voltage on the high voltage side in the inverter bridge to the amplitude V2 is Vrms: V2 = 1: 1.1170, an output voltage having a desired effective value can be easily obtained. For example, V2 = 111.70V for an effective value 100V output, V2 = 223.40V for an effective value 200V output, V2 = 245.74V for an effective value 220V output, and V2 = 268.08V for an effective value 240V output. It is better to set. Therefore, the voltage of V2 can be lowered as compared with the case where the number of divisions is 14.

さらに、交流出力電圧の波高率は、式(5)のようになるので、波高率が1.4096となるようにすれば、出力電圧の全高調波歪率が最小で、基本波成分が最大となるK=3.8172とすることができる。   Furthermore, since the crest factor of the AC output voltage is as shown in Equation (5), if the crest factor is 1.4096, the total harmonic distortion of the output voltage is minimized and the fundamental wave component is maximized. K = 3.8172 can be obtained.

Figure 0004815996
Figure 0004815996

以上のように、分割数に応じて交流出力電圧の全高調波歪率が所定値以下となるように2個の3レベル単相出力インバータブリッジの各々の出力電圧の振幅V1と振幅V2との振幅比を設定したので、交流出力電圧の全高調波歪率を小さくすると共に、基本波成分を大きくし、出力フィルタの小型軽量化が可能な電力変換装置を得ることができる。また、交流出力電圧の所望の実効値を容易に出力することができ、電力変換装置の制御を簡易にすることができる。さらに、交流出力電圧の零クロス点が明確に定まる効果がある。   As described above, the amplitude V1 and the amplitude V2 of the output voltage of each of the two three-level single-phase output inverter bridges so that the total harmonic distortion of the AC output voltage is not more than a predetermined value according to the number of divisions. Since the amplitude ratio is set, it is possible to obtain a power conversion device that can reduce the total harmonic distortion of the AC output voltage, increase the fundamental wave component, and reduce the size and weight of the output filter. Further, a desired effective value of the AC output voltage can be easily output, and the control of the power converter can be simplified. Furthermore, there is an effect that the zero cross point of the AC output voltage is clearly determined.

なお、実施の形態2では、2段の3レベル単相出力インバータブリッジ3、4の各出力電圧の振幅が、上段である第2の3レベル単相出力インバータブリッジ4の出力電圧の振幅が大きい場合について説明した。しかしながら、下段である第1の3レベル単相出力インバータブリッジ3の出力電圧の振幅が大きくても良く、上段の3レベル単相出力インバータブリッジと下段の3レベル単相出力インバータブリッジとを入れ換えても同様の効果を得ることができる。   In the second embodiment, the amplitude of each output voltage of the two-stage three-level single-phase output inverter bridges 3 and 4 is large, and the amplitude of the output voltage of the second three-level single-phase output inverter bridge 4 that is the upper stage is large. Explained the case. However, the amplitude of the output voltage of the first three-level single-phase output inverter bridge 3 in the lower stage may be large, and the upper three-level single-phase output inverter bridge and the lower three-level single-phase output inverter bridge are interchanged. The same effect can be obtained.

実施の形態3.
図7は、この発明を実施するための実施の形態3における出力電圧とスイッチング素子3a〜3d、4a〜4dのスイッチ切換えシーケンスとの関係を示す波形図である。本実施の形態における電力変換装置は、交流出力電圧の1周期の分割数および2個の3レベル単相出力インバータブリッジの各々の出力電圧の+、−および0の3レベルの組合せ以外の構成は実施の形態1と同じである。
Embodiment 3 FIG.
FIG. 7 is a waveform diagram showing the relationship between the output voltage and the switching sequence of switching elements 3a to 3d and 4a to 4d in the third embodiment for carrying out the present invention. The power converter in the present embodiment has a configuration other than the number of divisions of one cycle of the AC output voltage and the combination of three levels of +, −, and 0 of the output voltages of each of the two three-level single-phase output inverter bridges. The same as in the first embodiment.

本実施の形態3では、異なる電圧が入力される2個の3レベル単相出力インバータブリッジである第1の3レベル単相出力インバータブリッジ3および第2の3レベル単相出力インバータブリッジ4と、第1の3レベル単相出力インバータブリッジ3および第2の3レベル単相出力インバータブリッジ4の出力端子を直列接続して出力される交流出力電圧の1周期を分割数18で均等分割した時間毎に、第1の3レベル単相出力インバータブリッジ3および第2の3レベル単相出力インバータブリッジ4の出力電圧のレベルを切換える制御手段である制御回路7とを備えている。   In the third embodiment, a first three-level single-phase output inverter bridge 3 and a second three-level single-phase output inverter bridge 4 which are two three-level single-phase output inverter bridges to which different voltages are input, Every time when one cycle of the AC output voltage output by connecting the output terminals of the first three-level single-phase output inverter bridge 3 and the second three-level single-phase output inverter bridge 4 in series is equally divided by the division number 18 And a control circuit 7 which is a control means for switching the output voltage levels of the first three-level single-phase output inverter bridge 3 and the second three-level single-phase output inverter bridge 4.

図7(a)は出力端子8、9間に出力される所望の電圧実効値および所望の出力周波数を有する擬似正弦波出力の交流出力電圧の波形図である。所望の交流出力電圧の1周期を均等に18分割しており、例えば出力周波数50Hzの場合には1.1111ms毎に均等分割し、出力周波数60Hzの場合には0.9259ms毎に均等分割する。図7(b)は交流出力電圧を得るためのスイッチング素子3a〜3d、4a〜4dのスイッチ切換えのためのオン、オフ信号の一例であり、Highはオン信号、Lowはオフ信号である。   FIG. 7A is a waveform diagram of an AC output voltage of a pseudo sine wave output having a desired voltage effective value and a desired output frequency output between the output terminals 8 and 9. One cycle of the desired AC output voltage is equally divided into 18, for example, when the output frequency is 50 Hz, equally divided every 1.1111 ms, and when the output frequency is 60 Hz, equally divided every 0.9259 ms. FIG. 7B is an example of an on / off signal for switching the switching elements 3a to 3d and 4a to 4d for obtaining an AC output voltage, where High is an on signal and Low is an off signal.

図7(b)のスイッチング素子3a〜3d、4a〜4dのスイッチ切換えによって、第1の3レベル単相出力インバータブリッジ3と第2の3レベル単相出力インバータブリッジ4との各々の出力電圧の+、−および0の3レベルの組合せを、交流出力電圧の1周期の間に(+V1、0)、(―V1、+V2)、(0、+V2)、(+V1、+V2)、(0、+V2)、(―V1、+V2)、(+V1、0)、(―V1、0)、(+V1、―V2)、(0、―V2)、(―V1、―V2)、(0、―V2)、(+V1、―V2)、(―V1、0)の順序で、かつ、(+V1、+V2)および(―V1、―V2)の組合せとなる時間をそれぞれ均等分割した時間のm回分(m=n−6)となるように均等分割した時間毎に制御手段である制御回路7からの駆動信号によって各々の出力電圧のレベルを切換える。   The output voltages of the first three-level single-phase output inverter bridge 3 and the second three-level single-phase output inverter bridge 4 are switched by switching the switching elements 3a to 3d and 4a to 4d in FIG. The combination of three levels of +,-, and 0 is changed during one cycle of the AC output voltage (+ V1, 0), (-V1, + V2), (0, + V2), (+ V1, + V2), (0, + V2). ), (-V1, + V2), (+ V1, 0), (-V1, 0), (+ V1, -V2), (0, -V2), (-V1, -V2), (0, -V2) , (+ V1, -V2), (-V1, 0), and (+ V1, + V2) and (-V1, -V2) in the order of m times (m = n-6) is a control means that is a control means every time divided equally. Switching the level of each output voltage by a drive signal from the 7.

本実施の形態3では、分割数2nは18であり、n=9となるので、(+V1、+V2)および(―V1、―V2)の組合せとなる時間をそれぞれ均等分割した時間の3回分となるように均等分割した時間毎に制御手段である制御回路7からの駆動信号によって各々の出力電圧のレベルを切換えることになる。   In the third embodiment, since the number of divisions 2n is 18 and n = 9, the time corresponding to the combination of (+ V1, + V2) and (−V1, −V2) is equal to three times of equal division. The level of each output voltage is switched by the drive signal from the control circuit 7 which is the control means at every equally divided time.

これによって、出力電圧は図7(a)に示すように、1周期の間に+V1、+V2−V1、+V2、+V1+V2、+V1+V2、+V1+V2、+V2、+V2−V1、+V1、−V1、−V2+V1、−V2、−V1−V2、−V1−V2、−V1−V2、−V2、−V2+V1、−V1と変化する。+V1から−V1までと−V1から+V1までとの変化時に電圧の零クロス点を通過し、零クロス点が一意に決まり、明確に定まる。   As a result, as shown in FIG. 7A, the output voltage is + V1, + V2-V1, + V2, + V1 + V2, + V1 + V2, + V1 + V2, + V2, + V2-V1, + V1, -V1, -V2 + V1, -V during one cycle. V2, -V1-V2, -V1-V2, -V1-V2, -V2, -V2 + V1, and -V1 change. When the voltage changes from + V1 to -V1 and from -V1 to + V1, it passes through the zero cross point of the voltage, and the zero cross point is uniquely determined and clearly determined.

実施の形態1と同様に、第1の3レベル単相出力インバータブリッジ3と第2の3レベル単相出力インバータブリッジ4とにおける各出力電圧の振幅V1、V2の振幅比K(=V2/V1)は、交流出力電圧の全高調波歪率THDと関係があり、THDを最小にできる振幅比K(A点)が存在し、均等した分割数に応じて2段の3レベル単相出力インバータブリッジにおける振幅比Kを決定することによってTHDを最小化することになる。また、交流出力電圧の基本波成分と関係があり、基本波成分が最大となる振幅比K(B点)が存在し、さらに、所望の理想正弦波出力電圧と本実施の形態によって得られる出力電圧とから求められる標準偏差とも関係があり、標準偏差が最小となる振幅比K(C点)が存在する。C点はA点およびB点と同じ値である。   As in the first embodiment, the amplitude ratio K (= V2 / V1) of the amplitudes V1 and V2 of the output voltages in the first three-level single-phase output inverter bridge 3 and the second three-level single-phase output inverter bridge 4 ) Is related to the total harmonic distortion factor THD of the AC output voltage, there is an amplitude ratio K (point A) that can minimize THD, and two stages of three-level single-phase output inverters according to the equal number of divisions By determining the amplitude ratio K at the bridge, the THD will be minimized. In addition, there is an amplitude ratio K (point B) that is related to the fundamental wave component of the AC output voltage and maximizes the fundamental wave component, and further, the desired ideal sine wave output voltage and the output obtained by the present embodiment. There is also a relationship with the standard deviation obtained from the voltage, and there is an amplitude ratio K (point C) that minimizes the standard deviation. Point C is the same value as point A and point B.

本実施の形態3では、分割数2nは18であり、n=9となるので、式(1)のnに9を代入した式(6)を満たすように振幅V1と、振幅V2または振幅比K(=V2/V1)とを設定することによって、所望の実効値Vrmsを有する交流出力電圧が容易に得られる。   In the third embodiment, since the number of divisions 2n is 18 and n = 9, the amplitude V1 and the amplitude V2 or the amplitude ratio so as to satisfy the equation (6) in which 9 is substituted for n in the equation (1). By setting K (= V2 / V1), an AC output voltage having a desired effective value Vrms can be easily obtained.

Figure 0004815996
Figure 0004815996

図7(a)に示したような分割数18で均等に分割の場合には、図3〜図5に示したA〜C点での振幅比Kは、K=3.5039、すなわちV1:V2=1:3.5039であり、振幅比Kを3.5程度の値に設定することによって、出力電圧の全高調波歪率を最小にすると共に、基本波成分を最大にすることができる。実用的には、K=3.5039の近傍に設定することになる。出力にLCフィルタを設けて理想正弦波出力に近づける場合には、最も波形歪が小さいので、最もLCフィルタの小型軽量化を図ることができる。   In the case of even division with 18 divisions as shown in FIG. 7A, the amplitude ratio K at points A to C shown in FIGS. 3 to 5 is K = 3.5039, that is, V1: V2 = 1: 3.5039. By setting the amplitude ratio K to a value of about 3.5, the total harmonic distortion of the output voltage can be minimized and the fundamental component can be maximized. . Practically, it is set in the vicinity of K = 3.5039. When an LC filter is provided at the output so as to be close to the ideal sine wave output, the waveform distortion is the smallest, so that the LC filter can be reduced in size and weight.

また、交流出力電圧の全高調波歪率を最小にしなくても、交流出力電圧の全高調波歪率が所定値以下であれば、波形歪を小さくすることができる。これによって、LCフィルタの小型軽量化を図ることができる。全高調波歪率の所定値を全高調波歪率の最小値に+1%加えた値とする場合、つまり、全高調波歪率の最小値に対して+1%まで歪率を許容する場合には、振幅比Kを2.92≦K≦4.32の範囲に設定すれば良い。全高調波歪率の所定値を全高調波歪率の最小値に+2%加えた値とする場合、つまり、全高調波歪率の最小値に対して+2%まで歪率を許容する場合には、振幅比Kを2.72≦K≦4.81の範囲に設定すれば良い。全高調波歪率の所定値を全高調波歪率の最小値に+3%加えた値とする場合、つまり、全高調波歪率の最小値に対して+3%まで許容する場合には、振幅比Kを2.57≦K≦5.29の範囲に設定すれば良い。なお、従来の技術ではK=2であり、全く異なる振幅比が最適値であることがわかる。   Even if the total harmonic distortion of the AC output voltage is not minimized, the waveform distortion can be reduced as long as the total harmonic distortion of the AC output voltage is not more than a predetermined value. Thereby, the LC filter can be reduced in size and weight. When the specified value of the total harmonic distortion is the value obtained by adding + 1% to the minimum value of the total harmonic distortion, that is, when the distortion is allowed up to + 1% with respect to the minimum value of the total harmonic distortion The amplitude ratio K may be set in the range of 2.92 ≦ K ≦ 4.32. When the specified value of the total harmonic distortion is added to the minimum value of the total harmonic distortion by + 2%, that is, when the distortion is allowed up to + 2% with respect to the minimum value of the total harmonic distortion. The amplitude ratio K may be set in a range of 2.72 ≦ K ≦ 4.81. When the specified value of the total harmonic distortion is a value obtained by adding + 3% to the minimum value of the total harmonic distortion, that is, when + 3% is allowed with respect to the minimum value of the total harmonic distortion, the amplitude The ratio K may be set in a range of 2.57 ≦ K ≦ 5.29. In the conventional technique, K = 2, and it can be seen that completely different amplitude ratios are optimum values.

交流出力電圧の全高調波歪率が最小で、基本波成分が最大となるK=3.5039の場合には、式(6)より交流出力電圧の所望の実効値Vrmsと、2段の3レベル単相出力インバータブリッジにおける低電圧側、ここでは第1の3レベル単相出力インバータブリッジ3の出力電圧の振幅V1との振幅比をVrms:V1=1:0.3001とすると、所望の実効値Vrmsを有する交流出力電圧が容易に得られる。例えば、実効値100V出力では、V1=30.01V、実効値200V出力では、V1=60.01V、実効値220V出力では、V1=66.02V、実効値240V出力では、V1=72.02Vに設定したほうが良い。   In the case of K = 3.5039, where the total harmonic distortion of the AC output voltage is minimum and the fundamental wave component is maximum, the desired effective value Vrms of the AC output voltage and two stages of 3 are obtained from Equation (6). When the amplitude ratio of the output voltage amplitude of the first three-level single-phase output inverter bridge 3 to the low-voltage side of the level single-phase output inverter bridge is Vrms: V1 = 1: 0.3001, the desired effective An alternating output voltage having the value Vrms is easily obtained. For example, V1 = 30.01V for effective value 100V output, V1 = 60.01V for effective value 200V output, V1 = 66.02V for effective value 220V output, and V1 = 72.02V for effective value 240V output. It is better to set.

また、出力電圧の全高調波歪率が最小で、基本波成分が最大となるK=3.5039の場合には、交流出力電圧の所望の実効値Vrmsと、2段の3レベル単相出力インバータブリッジにおける高電圧側の出力電圧の振幅V2との振幅比をVrms:V2=1:1.0514にすると、所望の実効値の出力電圧が容易に得られる。例えば、実効値100V出力では、V2=105.14V、実効値200V出力では、V2=210.29V、実効値220V出力では、V2=231.32V、実効値240V出力では、V2=252.35Vに設定したほうが良い。したがって、分割数を14または16とした場合に比べて、V2の電圧を低くすることができる。   When K = 3.5039, where the total harmonic distortion of the output voltage is minimum and the fundamental component is maximum, the desired effective value Vrms of the AC output voltage and two-stage three-level single-phase output When the amplitude ratio of the output voltage on the high voltage side in the inverter bridge to the amplitude V2 is Vrms: V2 = 1: 1.0514, an output voltage having a desired effective value can be easily obtained. For example, V2 = 105.14V for effective value 100V output, V2 = 210.29V for effective value 200V output, V2 = 231.32V for effective value 220V output, and V2 = 252.35V for effective value 240V output. It is better to set. Therefore, the voltage of V2 can be lowered as compared with the case where the division number is 14 or 16.

さらに、交流出力電圧の波高率は、式(7)のようになるので、波高率が1.3515となるようにすれば、出力電圧の全高調波歪率が最小で、基本波成分が最大となるK=3.5039とすることができる。   Furthermore, since the crest factor of the AC output voltage is as shown in Equation (7), if the crest factor is 1.3515, the total harmonic distortion of the output voltage is minimized and the fundamental wave component is maximized. K = 3.5039 can be obtained.

Figure 0004815996
Figure 0004815996

以上のように、分割数に応じて交流出力電圧の全高調波歪率が所定値以下となるように2個の3レベル単相出力インバータブリッジの各々の出力電圧の振幅V1と振幅V2との振幅比を設定したので、交流出力電圧の全高調波歪率を小さくすると共に、基本波成分を大きくし、出力フィルタの小型軽量化が可能な電力変換装置を得ることができる。また、交流出力電圧の所望の実効値を容易に出力することができ、電力変換装置の制御を簡易にすることができる。さらに、交流出力電圧の零クロス点が明確に定まる効果がある。   As described above, the amplitude V1 and the amplitude V2 of the output voltage of each of the two three-level single-phase output inverter bridges so that the total harmonic distortion of the AC output voltage is not more than a predetermined value according to the number of divisions. Since the amplitude ratio is set, it is possible to obtain a power conversion device that can reduce the total harmonic distortion of the AC output voltage, increase the fundamental wave component, and reduce the size and weight of the output filter. Further, a desired effective value of the AC output voltage can be easily output, and the control of the power converter can be simplified. Furthermore, there is an effect that the zero cross point of the AC output voltage is clearly determined.

なお、実施の形態3では、2段の3レベル単相出力インバータブリッジ3、4の各出力電圧の振幅が、上段である第2の3レベル単相出力インバータブリッジ4の出力電圧の振幅が大きい場合について説明した。しかしながら、下段である第1の3レベル単相出力インバータブリッジ3の出力電圧の振幅が大きくても良く、上段の3レベル単相出力インバータブリッジと下段の3レベル単相出力インバータブリッジとを入れ換えても同様の効果を得ることができる。   In the third embodiment, the amplitude of each output voltage of the two-stage three-level single-phase output inverter bridges 3 and 4 is large, and the amplitude of the output voltage of the second three-level single-phase output inverter bridge 4 that is the upper stage is large. Explained the case. However, the amplitude of the output voltage of the first three-level single-phase output inverter bridge 3 in the lower stage may be large, and the upper three-level single-phase output inverter bridge and the lower three-level single-phase output inverter bridge are interchanged. The same effect can be obtained.

実施の形態4.
実施の形態3では分割数が18の場合について示したが、分割数を20とし、(+V1、+V2)および(―V1、―V2)の組合せとなる時間をそれぞれ均等分割した時間の4回分となるようにしても同様の効果を得ることができる。
Embodiment 4 FIG.
In the third embodiment, the case where the number of divisions is 18 has been described. However, the number of divisions is set to 20, and the times corresponding to the combination of (+ V1, + V2) and (−V1, −V2) are each divided into four equal times. Even if it becomes, the same effect can be acquired.

本実施の形態4では、分割数2nは20であり、n=10となるので、式(1)のnに10を代入した式(8)を満たすように振幅V1と、振幅V2または振幅比K(=V2/V1)とを設定することによって、所望の実効値Vrmsを有する交流出力電圧が容易に得られる。   In the fourth embodiment, the number of divisions 2n is 20, and n = 10. Therefore, the amplitude V1 and the amplitude V2 or the amplitude ratio so as to satisfy Expression (8) in which 10 is substituted for n in Expression (1). By setting K (= V2 / V1), an AC output voltage having a desired effective value Vrms can be easily obtained.

Figure 0004815996
Figure 0004815996

分割数20で均等に分割の場合には、振幅比K=3.2203、すなわちV1:V2=1:3.2203であり、振幅比Kを3.2程度の値に設定することによって、出力電圧の全高調波歪率を最小にすると共に、基本波成分を最大にすることができる。実用的には、K=3.2203の近傍に設定することになる。出力にLCフィルタを設けて理想正弦波出力に近づける場合には、最も波形歪が小さいので、最もLCフィルタの小型軽量化を図ることができる。   In the case of even division with 20 divisions, the amplitude ratio K = 3.2203, that is, V1: V2 = 1: 3.2203, and the output is obtained by setting the amplitude ratio K to a value of about 3.2. The fundamental harmonic component can be maximized while minimizing the total harmonic distortion of the voltage. Practically, it is set in the vicinity of K = 3.2203. When an LC filter is provided at the output so as to be close to the ideal sine wave output, the waveform distortion is the smallest, so that the LC filter can be reduced in size and weight.

また、交流出力電圧の全高調波歪率を最小にしなくても、交流出力電圧の全高調波歪率が所定値以下であれば、波形歪を小さくすることができる。これによって、LCフィルタの小型軽量化を図ることができる。全高調波歪率の所定値を全高調波歪率の最小値に+1%加えた値とする場合、つまり、全高調波歪率の最小値に対して+1%まで歪率を許容する場合には、振幅比Kを2.67≦K≦3.97の範囲に設定すれば良い。全高調波歪率の所定値を全高調波歪率の最小値に+2%加えた値とする場合、つまり、全高調波歪率の最小値に対して+2%まで歪率を許容する場合には、振幅比Kを2.48≦K≦4.43の範囲に設定すれば良い。全高調波歪率の所定値を全高調波歪率の最小値に+3%加えた値とする場合、つまり、全高調波歪率の最小値に対して+3%まで許容する場合には、振幅比Kを2.33≦K≦4.86の範囲に設定すれば良い。なお、従来の技術ではK=2であり、全く異なる振幅比が最適値であることがわかる。   Even if the total harmonic distortion of the AC output voltage is not minimized, the waveform distortion can be reduced as long as the total harmonic distortion of the AC output voltage is not more than a predetermined value. Thereby, the LC filter can be reduced in size and weight. When the specified value of the total harmonic distortion is the value obtained by adding + 1% to the minimum value of the total harmonic distortion, that is, when the distortion is allowed up to + 1% with respect to the minimum value of the total harmonic distortion The amplitude ratio K may be set in the range of 2.67 ≦ K ≦ 3.97. When the specified value of the total harmonic distortion is added to the minimum value of the total harmonic distortion by + 2%, that is, when the distortion is allowed up to + 2% with respect to the minimum value of the total harmonic distortion. The amplitude ratio K may be set in a range of 2.48 ≦ K ≦ 4.43. When the specified value of the total harmonic distortion is a value obtained by adding + 3% to the minimum value of the total harmonic distortion, that is, when + 3% is allowed with respect to the minimum value of the total harmonic distortion, the amplitude The ratio K may be set in a range of 2.33 ≦ K ≦ 4.86. In the conventional technique, K = 2, and it can be seen that completely different amplitude ratios are optimum values.

以上のように、分割数に応じて交流出力電圧の全高調波歪率が所定値以下となるように2個の3レベル単相出力インバータブリッジの各々の出力電圧の振幅V1と振幅V2との振幅比を設定したので、交流出力電圧の全高調波歪率を小さくすると共に、基本波成分を大きくし、出力フィルタの小型軽量化が可能な電力変換装置を得ることができる。また、交流出力電圧の所望の実効値を容易に出力することができ、電力変換装置の制御を簡易にすることができる。さらに、交流出力電圧の零クロス点が明確に定まる効果がある。   As described above, the amplitude V1 and the amplitude V2 of the output voltage of each of the two three-level single-phase output inverter bridges so that the total harmonic distortion of the AC output voltage is not more than a predetermined value according to the number of divisions. Since the amplitude ratio is set, it is possible to obtain a power conversion device that can reduce the total harmonic distortion of the AC output voltage, increase the fundamental wave component, and reduce the size and weight of the output filter. Further, a desired effective value of the AC output voltage can be easily output, and the control of the power converter can be simplified. Furthermore, there is an effect that the zero cross point of the AC output voltage is clearly determined.

実施の形態5.
分割数が2nで、(+V1、+V2)および(―V1、―V2)の組合せとなる時間をそれぞれ均等分割した時間のm回分(m=n−6)となるようにしても、実施の形態1〜4と同様の効果を得ることができる。
Embodiment 5 FIG.
Embodiments in which the number of divisions is 2n, and the times corresponding to the combinations of (+ V1, + V2) and (−V1, −V2) are equally divided into m times (m = n−6), respectively. The effect similar to 1-4 can be acquired.

分割数を2nとして、所望の交流出力電圧の実効値Vrmsに対して、式(1)を満たすように振幅V1と、振幅V2または振幅比K(=V2/V1)とを設定することによって、所望の実効値Vrmsを有する交流出力電圧が容易に得られる。分割数2nで均等に分割した場合には、出力電圧の全高調波歪率を最小にすると共に、基本波成分を最大にするためには、振幅比Kが式(9)を満たす値の近傍にあれば良い。   By setting the amplitude V1 and the amplitude V2 or the amplitude ratio K (= V2 / V1) so as to satisfy the equation (1) with respect to the effective value Vrms of the desired AC output voltage with the division number being 2n, An AC output voltage having a desired effective value Vrms can be easily obtained. In the case where the number of divisions is evenly divided, in order to minimize the total harmonic distortion of the output voltage and maximize the fundamental wave component, the amplitude ratio K is close to a value satisfying Equation (9). If it is in.

Figure 0004815996
Figure 0004815996

式(9)を満たすように振幅比Kを設定することによって、交流出力電圧の全高調波歪率を最小にすると共に、基本波成分を最大にすることができるので、出力にLCフィルタを設けて理想正弦波出力に近づける場合には、最もLCフィルタの小型軽量化を図ることができる。また、交流出力電圧の全高調波歪率を最小にしなくても、交流出力電圧の全高調波歪率が所定値以下であれば、波形歪を小さくすることができる。実施の形態1〜4と同様に、全高調波歪率の最小値に対して+1%、+2%、または+3%の値を加えて全高調波歪率の所定値を設定し、それに応じた振幅比Kを設定すれば良い。   By setting the amplitude ratio K so as to satisfy Equation (9), the total harmonic distortion of the AC output voltage can be minimized and the fundamental component can be maximized, so an LC filter is provided at the output. Thus, when approaching the ideal sine wave output, the LC filter can be most reduced in size and weight. Even if the total harmonic distortion of the AC output voltage is not minimized, the waveform distortion can be reduced as long as the total harmonic distortion of the AC output voltage is not more than a predetermined value. As in the first to fourth embodiments, a value of + 1%, + 2%, or + 3% is added to the minimum value of the total harmonic distortion factor to set a predetermined value of the total harmonic distortion factor, and accordingly The amplitude ratio K may be set.

以上のように、分割数に応じて交流出力電圧の全高調波歪率が所定値以下となるように2個の3レベル単相出力インバータブリッジの各々の出力電圧の振幅V1と振幅V2との振幅比を設定したので、交流出力電圧の全高調波歪率を小さくすると共に、基本波成分を大きくし、出力フィルタの小型軽量化が可能な電力変換装置を得ることができる。また、交流出力電圧の所望の実効値を容易に出力することができ、電力変換装置の制御を簡易にすることができる。さらに、交流出力電圧の零クロス点が明確に定まる効果がある。   As described above, the amplitude V1 and the amplitude V2 of the output voltage of each of the two three-level single-phase output inverter bridges so that the total harmonic distortion of the AC output voltage is not more than a predetermined value according to the number of divisions. Since the amplitude ratio is set, it is possible to obtain a power conversion device that can reduce the total harmonic distortion of the AC output voltage, increase the fundamental wave component, and reduce the size and weight of the output filter. Further, a desired effective value of the AC output voltage can be easily output, and the control of the power converter can be simplified. Furthermore, there is an effect that the zero cross point of the AC output voltage is clearly determined.

この発明の実施の形態1を示す電力変換装置の構成図である。It is a block diagram of the power converter device which shows Embodiment 1 of this invention. この発明の実施の形態1における交流出力電圧とスイッチング素子のスイッチ切換えシーケンスとの関係を示す波形図である。It is a wave form diagram which shows the relationship between the alternating current output voltage in Embodiment 1 of this invention, and the switch switching sequence of a switching element. この発明の実施の形態1における振幅比と交流出力電圧の全高調波歪率との関係図である。FIG. 3 is a relationship diagram between an amplitude ratio and a total harmonic distortion factor of an AC output voltage in Embodiment 1 of the present invention. この発明の実施の形態1における振幅比と交流出力電圧の基本波成分の大きさとの関係図である。It is a relationship diagram between the amplitude ratio in Embodiment 1 of this invention and the magnitude | size of the fundamental wave component of alternating current output voltage. この発明の実施の形態1における振幅比と標準偏差との関係図である。FIG. 5 is a relationship diagram between an amplitude ratio and a standard deviation according to Embodiment 1 of the present invention. この発明の実施の形態2における交流出力電圧とスイッチング素子のスイッチ切換えシーケンスとの関係を示す波形図である。It is a wave form diagram which shows the relationship between the alternating current output voltage in Embodiment 2 of this invention, and the switch switching sequence of a switching element. この発明の実施の形態3における交流出力電圧とスイッチング素子のスイッチ切換えシーケンスとの関係を示す波形図である。It is a wave form diagram which shows the relationship between the alternating current output voltage in Embodiment 3 of this invention, and the switch switching sequence of a switching element.

符号の説明Explanation of symbols

1,2 入力電源、3,4 3レベル単相インバータブリッジ、3a〜3d,4a〜4d スイッチング素子、 5,6 駆動回路、7 制御回路、 8,9 出力端子。   1, 2 input power supply, 3, 4 3 level single phase inverter bridge, 3a-3d, 4a-4d switching element, 5, 6 drive circuit, 7 control circuit, 8, 9 output terminal.

Claims (9)

異なる電圧が入力され、出力端子同士が変圧器を介さずに直列接続された2個の3レベル単相出力インバータブリッジと、
前記2個の3レベル単相出力インバータブリッジの出力端子を直列接続して出力される交流出力電圧の1周期を14以上の偶数である分割数2nで均等分割した時間毎に前記2個の3レベル単相出力インバータブリッジの出力電圧のレベルを切換える制御手段とを備え、
前記分割数に応じて前記交流出力電圧の全高調波歪率が所定値以下となるように前記2個の3レベル単相出力インバータブリッジの各々の出力電圧の振幅V1と振幅V2との振幅比を設定することを特徴とする電力変換装置。
Two three-level single-phase output inverter bridges that are input with different voltages and whose output terminals are connected in series without a transformer ;
The two three-level single-phase output inverter bridges are connected in series with each other by dividing one cycle of an AC output voltage output in series by an even number of divisions 2n that is an even number of 14 or more. Control means for switching the level of the output voltage of the level single-phase output inverter bridge,
The amplitude ratio between the amplitude V1 and the amplitude V2 of each of the two three-level single-phase output inverter bridges so that the total harmonic distortion of the AC output voltage is less than a predetermined value according to the number of divisions. The power converter characterized by setting.
2個の3レベル単相出力インバータブリッジの各々の出力電圧の+、−および0の3レベルの組合せを、交流出力電圧の1周期の間に(+V1、0)、(―V1、+V2)、(0、+V2)、(+V1、+V2)、(0、+V2)、(―V1、+V2)、(+V1、0)、(―V1、0)、(+V1、―V2)、(0、―V2)、(―V1、―V2)、(0、―V2)、(+V1、―V2)、(―V1、0)の順序で、かつ、(+V1、+V2)および(―V1、―V2)の組合せとなる時間をそれぞれ均等分割した時間のm回分(m=n−6)となるように前記均等分割した時間毎に制御手段によって前記各々の出力電圧のレベルを切換えることを特徴とする請求項1記載の電力変換装置。 The combination of the three levels of the output voltage of each of the two three-level single-phase output inverter bridges, that is, +, −, and 0 is (+ V1, 0), (−V1, + V2) during one cycle of the AC output voltage, (0, + V2), (+ V1, + V2), (0, + V2), (−V1, + V2), (+ V1, 0), (−V1, 0), (+ V1, −V2), (0, −V2) ), (−V1, −V2), (0, −V2), (+ V1, −V2), (−V1, 0), and (+ V1, + V2) and (−V1, −V2) The level of each output voltage is switched by the control means for each of the equally divided times so as to be m times (m = n-6) of the equally divided times. 1. The power conversion device according to 1. 異なる電圧が入力される2個の3レベル単相出力インバータブリッジと、Two 3-level single-phase output inverter bridges to which different voltages are input;
前記2個の3レベル単相出力インバータブリッジの出力端子を直列接続して出力される交流出力電圧の1周期を14以上の偶数である分割数2nで均等分割した時間毎に前記2個の3レベル単相出力インバータブリッジの出力電圧のレベルを切換える制御手段とを備え、The two three-level single-phase output inverter bridges are connected in series with each other by dividing one cycle of an AC output voltage output in series by an even number of divisions 2n that is an even number of 14 or more. Control means for switching the level of the output voltage of the level single-phase output inverter bridge,
前記分割数に応じて前記交流出力電圧の全高調波歪率が所定値以下となるように前記2個の3レベル単相出力インバータブリッジの各々の出力電圧の振幅V1と振幅V2との振幅比を設定し、The amplitude ratio between the amplitude V1 and the amplitude V2 of each of the two three-level single-phase output inverter bridges so that the total harmonic distortion of the AC output voltage is less than a predetermined value according to the number of divisions. Set
前記2個の3レベル単相出力インバータブリッジの各々の出力電圧の+、−および0の3レベルの組合せを、前記交流出力電圧の1周期の間に(+V1、0)、(―V1、+V2)、(0、+V2)、(+V1、+V2)、(0、+V2)、(―V1、+V2)、(+V1、0)、(―V1、0)、(+V1、―V2)、(0、―V2)、(―V1、―V2)、(0、―V2)、(+V1、―V2)、(―V1、0)の順序で、かつ、(+V1、+V2)および(―V1、―V2)の組合せとなる時間をそれぞれ均等分割した時間のm回分(m=n−6)となるように前記均等分割した時間毎に制御手段によって前記各々の出力電圧のレベルを切換えることを特徴とする電力変換装置。The combination of the three levels of +, −, and 0 of the output voltages of each of the two three-level single-phase output inverter bridges is changed to (+ V1, 0), (−V1, + V2) during one cycle of the AC output voltage. ), (0, + V2), (+ V1, + V2), (0, + V2), (−V1, + V2), (+ V1, 0), (−V1, 0), (+ V1, −V2), (0, -V2), (-V1, -V2), (0, -V2), (+ V1, -V2), (-V1, 0), and (+ V1, + V2) and (-V1, -V2) ), The level of each output voltage is switched by the control means for each equally divided time so that the time corresponding to the combination of m) is equal to m times of the equally divided time (m = n−6). Power conversion device.
所望の交流出力電圧の実効値Vrmsに対して式(1)を満たすように振幅V1と振幅比K(=V2/V1)とを設定することを特徴とする請求項2または請求項3記載の電力変換装置。
Figure 0004815996
Against the effective value Vrms of the desired AC output voltage equation (1) satisfies so that the amplitude V1 and the amplitude ratio K (= V2 / V1) and claim 2 or claim 3, wherein setting the Power conversion device.
Figure 0004815996
分割数2nが14の場合には、振幅比Kは2.94以上、6.52以下の範囲にあることを特徴とする請求項記載の電力変換装置。 5. The power converter according to claim 4 , wherein when the number of divisions 2n is 14, the amplitude ratio K is in the range of 2.94 to 6.52. 分割数2nが16の場合には、振幅比Kは2.79以上、5.91以下の範囲にあることを特徴とする請求項記載の電力変換装置。 The power converter according to claim 4 , wherein when the number of divisions 2n is 16, the amplitude ratio K is in the range of 2.79 or more and 5.91 or less. 分割数2nが18の場合には、振幅比Kは2.57以上、5.29以下の範囲にあることを特徴とする請求項記載の電力変換装置。 5. The power converter according to claim 4 , wherein when the number of divisions 2n is 18, the amplitude ratio K is in a range of 2.57 to 5.29. 分割数2nが20の場合には、振幅比Kは2.33以上、4.86以下の範囲にあることを特徴とする請求項記載の電力変換装置。 5. The power converter according to claim 4 , wherein when the number of divisions 2n is 20, the amplitude ratio K is in the range of 2.33 to 4.86. 振幅比Kは、式(2)から導出された値の近傍の値であることを特徴とする請求項記載の電力変換装置。
Figure 0004815996
The power conversion apparatus according to claim 4 , wherein the amplitude ratio K is a value in the vicinity of a value derived from the expression (2).
Figure 0004815996
JP2005309512A 2005-10-25 2005-10-25 Power converter Expired - Fee Related JP4815996B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005309512A JP4815996B2 (en) 2005-10-25 2005-10-25 Power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005309512A JP4815996B2 (en) 2005-10-25 2005-10-25 Power converter

Publications (2)

Publication Number Publication Date
JP2007124731A JP2007124731A (en) 2007-05-17
JP4815996B2 true JP4815996B2 (en) 2011-11-16

Family

ID=38147963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005309512A Expired - Fee Related JP4815996B2 (en) 2005-10-25 2005-10-25 Power converter

Country Status (1)

Country Link
JP (1) JP4815996B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011200099A (en) * 2009-08-31 2011-10-06 Sanyo Electric Co Ltd Inverter and power converter mounted with the same
JP5899454B2 (en) 2011-11-30 2016-04-06 パナソニックIpマネジメント株式会社 INVERTER DEVICE CONTROL METHOD AND INVERTER DEVICE
JP6285803B2 (en) * 2014-05-30 2018-02-28 日立アプライアンス株式会社 Power converter
JP6864467B2 (en) * 2016-12-20 2021-04-28 東芝産業機器システム株式会社 Single phase inverter
JP6867816B2 (en) * 2017-01-26 2021-05-12 東芝産業機器システム株式会社 Converter

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3741171B2 (en) * 1996-06-17 2006-02-01 株式会社安川電機 Multiple pulse width modulation power converter
JPH1189242A (en) * 1997-09-08 1999-03-30 Yaskawa Electric Corp Power converter
JP3585896B2 (en) * 2002-03-28 2004-11-04 株式会社東芝 Power converter

Also Published As

Publication number Publication date
JP2007124731A (en) 2007-05-17

Similar Documents

Publication Publication Date Title
US8026639B1 (en) Scheme for operation of step wave power converter
JP4735188B2 (en) Power converter
US20130148390A1 (en) Electric circuit for high voltage power conversion
JP2009542171A (en) Method for controlling a three-level converter
JP4815996B2 (en) Power converter
JP2010213562A (en) Power supply circuit
Lee et al. An improved phase-shifted PWM method for a three-phase cascaded H-bridge multi-level inverter
WO2019150443A1 (en) Serial multiplex inverter
Velliangiri et al. Design of nine step switched capacitor multilevel inverter and its cascaded extension
Lee et al. Cascaded H-bridge multilevel inverter for increasing output voltage levels
JP2015012750A (en) Power conversion device
JP2016208744A (en) Multilevel power converter
JP2023009353A (en) Multi-pulse pwm control method of three-phase inverter
JP2009261126A (en) Dc-dc converter
JP2019129585A (en) Control circuit of power converter and power converter
KR101648002B1 (en) Switching signal generator and Switching signal generating method for 3-phase 3-level rectifier
JPH0779570A (en) Power converter
RU2279178C1 (en) Three-phased controllable rectifier
WO2017034028A1 (en) Control method and control device for inverter, and inverter device
Sundararajan et al. Comparison of current controllers for a five-level cascaded H-bridge multilevel inverter
JP4448294B2 (en) Power converter
RU2293431C1 (en) Transformer of alternating voltage to alternating voltage
JP4277360B2 (en) 3-level inverter controller
CN113328648B (en) Inverter PWM modulation method and device
WO2023032419A1 (en) Rf band power supply device and pulse width modulation control method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110815

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees