JP4735188B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP4735188B2 JP4735188B2 JP2005309513A JP2005309513A JP4735188B2 JP 4735188 B2 JP4735188 B2 JP 4735188B2 JP 2005309513 A JP2005309513 A JP 2005309513A JP 2005309513 A JP2005309513 A JP 2005309513A JP 4735188 B2 JP4735188 B2 JP 4735188B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- output voltage
- voltage
- level single
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
この発明は、直流電力を交流電力に変換する電力変換装置に関する。 The present invention relates to a power conversion device that converts DC power into AC power.
従来の電力変換装置においては、それぞれ絶縁された直流電源を持つ3レベルの出力が可能な3レベル単相出力インバータブリッジをn個備え、3レベル単相出力インバータブリッジの出力端子を直列接続した直列n段の単相出力が得られ、n個の3レベル単相出力インバータブリッジの各出力電圧の振幅V1、V2、V3およびVnの振幅比を、V1:V2:V3:・・・:Vn=1:2:4:・・・:2(n−1)とする電圧振幅比配分手段と、直列n段の電力変換装置に与える出力電圧指令に最も近い電圧をV2乃至Vnの出力電圧振幅を持つ3レベル単相出力インバータブリッジの出力電圧の組合せによって発生する指令電圧発生手段とを備えている(例えば、特許文献1参照)。 A conventional power conversion device includes n three-level single-phase output inverter bridges each capable of three-level output, each having an isolated DC power supply, and a series connection in which output terminals of the three-level single-phase output inverter bridge are connected in series. An n-stage single-phase output is obtained, and the amplitude ratios of the amplitudes V1, V2, V3 and Vn of the output voltages of the n three-level single-phase output inverter bridges are expressed as V1: V2: V3:. 1: 2: 4: ...: 2 (n-1) The voltage amplitude ratio distribution means and the voltage closest to the output voltage command to be given to the n-stage power converter are set to the output voltage amplitude of V2 to Vn. Command voltage generating means that is generated by a combination of output voltages of a three-level single-phase output inverter bridge having the same (for example, see Patent Document 1).
従来の電力変換装置では、それぞれ絶縁された直流電源を持つ3レベル出力が可能な3レベル単相出力インバータブリッジをn個備え、3レベル単相出力インバータブリッジの出力端子をn段直列接続していた。出力する電力が小さい場合などには、2個の3レベル単相出力インバータブリッジを直列接続する構成が用いられていた。しかしながら、V1:V2=1:2なる電圧比を持つ直流電源を備え、2個の3レベル単相出力インバータブリッジを直列接続した場合には、2個の3レベル単相出力インバータブリッジの各出力電圧の振幅はV1:V2=1:2とする電圧振幅比配分となるので、交流出力電圧の全高調波歪率を小さくすることができず、交流出力電圧の高調波成分を十分低減できない問題があった。また、交流出力電圧の高調波成分を減衰させるために大きな出力フィルタを備える必要があった。 Conventional power converters have n three-level single-phase output inverter bridges each capable of three-level output, each having an isolated DC power supply, and n-stage output terminals of the three-level single-phase output inverter bridge are connected in series. It was. For example, when the output power is small, a configuration in which two three-level single-phase output inverter bridges are connected in series has been used. However, when a DC power supply having a voltage ratio of V1: V2 = 1: 2 is provided and two three-level single-phase output inverter bridges are connected in series, each output of the two three-level single-phase output inverter bridges Since the voltage amplitude ratio is V1: V2 = 1: 2, the total harmonic distortion factor of the AC output voltage cannot be reduced, and the harmonic component of the AC output voltage cannot be sufficiently reduced. was there. In addition, it is necessary to provide a large output filter in order to attenuate the harmonic component of the AC output voltage.
この発明は、上述のような課題を解決するためになされたもので、交流出力電圧の全高調波歪率を小さくすると共に、基本波成分を大きくし、出力フィルタの小型軽量化が可能な電力変換装置を得るものである。また、3レベル単相出力インバータブリッジのスイッチングの制御が簡易である電力変換装置を得るものである。 The present invention has been made to solve the above-described problems, and reduces the total harmonic distortion of the AC output voltage and increases the fundamental wave component, thereby reducing the size and weight of the output filter. A conversion device is obtained. Moreover, the power converter device with which switching control of a 3 level single phase output inverter bridge is simple is obtained.
この発明に係る電力変換装置は、異なる電圧が入力され、出力端子同士がトランスを介さずに直列接続された2個の3レベル単相出力インバータブリッジと、2個の3レベル単相出力インバータブリッジの出力端子を直列接続して出力される交流出力電圧の1周期を14以上の偶数である分割数2nで均等分割した時間毎に2個の3レベル単相出力インバータブリッジの出力電圧のレベルを切換えるインバータ制御手段と、分割数に応じて交流出力電圧の全高調波歪率が所定値以下となるように設定した2個の3レベル単相出力インバータブリッジの各々異なる出力電圧の振幅V1と振幅V2との振幅比にしたがって、2個の3レベル単相出力インバータブリッジの各々の入力側に異なる電圧を供給するトランスを有する直流電源装置とを備え、トランスの巻数比によって振幅比を設定することを特徴とするものである。 The power conversion device according to the present invention includes two three-level single-phase output inverter bridges and two three-level single-phase output inverter bridges in which different voltages are input and output terminals are connected in series without a transformer. The output voltage levels of the two three-level single-phase output inverter bridges are divided every time when one cycle of the AC output voltage output by connecting the output terminals in series is equally divided by the division number 2n that is an even number of 14 or more. Inverter control means to be switched, and the amplitude V1 and the amplitude of the different output voltages of the two three-level single-phase output inverter bridges set so that the total harmonic distortion of the AC output voltage is less than a predetermined value according to the number of divisions accordance amplitude ratio of V2, Bei a DC power supply having a transformer for supplying the two 3-level each input to a different voltage of a single phase output inverter bridge And it is characterized in that setting the amplitude ratio by the turns ratio of the transformer.
この発明に係る電力変換装置は、異なる電圧が入力され、出力端子同士がトランスを介さずに直列接続された2個の3レベル単相出力インバータブリッジと、2個の3レベル単相出力インバータブリッジの出力端子を直列接続して出力される交流出力電圧の1周期を14以上の偶数である分割数2nで均等分割した時間毎に2個の3レベル単相出力インバータブリッジの出力電圧のレベルを切換えるインバータ制御手段と、分割数に応じて交流出力電圧の全高調波歪率が所定値以下となるように設定した2個の3レベル単相出力インバータブリッジの各々異なる出力電圧の振幅V1と振幅V2との振幅比にしたがって、2個の3レベル単相出力インバータブリッジの各々の入力側に異なる電圧を供給するトランスを有する直流電源装置とを備え、トランスの巻数比によって振幅比を設定したので、交流出力電圧の全高調波歪率を小さくすると共に、基本波成分を大きくし、出力フィルタの小型軽量化が可能な電力変換装置を得ることができる。また、制御が簡易である電力変換装置を得るものである。さらに、交流出力電圧の零クロス点が明確である電力変換装置を得るものである。
The power conversion device according to the present invention includes two three-level single-phase output inverter bridges and two three-level single-phase output inverter bridges in which different voltages are input and output terminals are connected in series without a transformer. The output voltage levels of the two three-level single-phase output inverter bridges are divided every time when one cycle of the AC output voltage output by connecting the output terminals in series is equally divided by the division number 2n that is an even number of 14 or more. Inverter control means to be switched, and the amplitude V1 and the amplitude of the different output voltages of the two three-level single-phase output inverter bridges set so that the total harmonic distortion of the AC output voltage is less than a predetermined value according to the number of divisions accordance amplitude ratio of V2, Bei a DC power supply having a transformer for supplying the two 3-level each input to a different voltage of a single phase output inverter bridge Since the amplitude ratio is set according to the turns ratio of the transformer, it is possible to obtain a power conversion device that can reduce the total harmonic distortion of the AC output voltage, increase the fundamental component, and reduce the size and weight of the output filter. it can. Moreover, the power converter device with easy control is obtained. Furthermore, the power converter device in which the zero cross point of the AC output voltage is clear is obtained.
実施の形態1.
図1は、この発明を実施するための実施の形態1における電力変換装置の構成図を示すものである。図1において、バッテリ等の入力電源1が、絶縁された2つの異なった出力電圧V1およびV2を供給する直流電源装置2に接続されている。直流電源装置2の2つの出力端子にはそれぞれ、+V1、0、−V1の3レベル出力が可能な第1の3レベル単相出力インバータブリッジ9および+V2、0、−V2の3レベル出力が可能な第2の3レベル単相出力インバータブリッジ10が接続されている。
Embodiment 1 FIG.
FIG. 1 is a configuration diagram of a power conversion device according to Embodiment 1 for carrying out the present invention. In FIG. 1, an input power source 1 such as a battery is connected to a DC power source device 2 that supplies two different output voltages V1 and V2 that are insulated. The first three-level single-phase
実施の形態1において、直流電源装置2はフライバックコンバータであり、トランス3、スイッチング素子4、ダイオード5,6、電圧検出手段13および電源制御手段である制御駆動回路14を備えている。トランス3には1次巻線3a、第1の出力用巻線3b、第2の出力用巻線3cが巻かれている。第1の出力用巻線3bの巻線数はN1、第2の出力用巻線3cの巻線数はN2であり、N1とN2との関係はN1<N2である。制御駆動回路14によって、MOSFET(電界効果型トランジスタ)などで構成されるスイッチング素子4のオン・オフの制御をすることで、入力電源1から絶縁された2つの異なった出力電圧V1およびV2を、それぞれ第1の直流出力7および第2の直流出力8として出力する。直流出力7,8は、例えば電解コンデンサで構成される。出力電圧V1と出力電圧V2とは、V1<V2の関係にある。スイッチング素子4がオン状態の時には、エネルギーがトランス3に蓄積される。スイッチング素子4がオフ状態の時には、ダイオード5,6は導通し、第1の直流出力7と第2の直流出力8とに、トランス3に蓄積されたエネルギーがそれぞれ伝達される。
In the first embodiment, the DC power supply device 2 is a flyback converter, and includes a
直流電源装置2の出力電圧のフィードバックは、第1の直流出力7の電圧V1より高い出力電圧を出力する第2の直流出力8の電圧V2を、抵抗分圧法などを利用した電圧検出手段13によって検出し、検出した出力電圧信号を制御駆動回路14に送ることで行う。つまり、2個の3レベル単相出力インバータブリッジ9,10のうち、入力電圧が高い3レベル単相出力インバータブリッジの入力電圧を検出する電圧検出手段13を備え、電圧検出手段13の検出値を直流電源装置の電源制御手段である制御駆動回路14に入力し、制御駆動回路14によって直流電源装置の出力電圧を制御することで、出力電圧のフィードバックを行う。
The feedback of the output voltage of the DC power supply device 2 is performed by the voltage detection means 13 using the resistance voltage dividing method or the like for the voltage V2 of the
低い出力電圧を出力する第1の直流出力7の電圧V1は、トランス3の第1の出力用巻線3bと第2の出力用巻線3cとの巻数比で決まる。ここで、高い出力電圧である第2の直流出力8の電圧V2でフィードバックすれば、出力電圧の制御誤差はトランスの巻数比N1/N2の比率で縮小された誤差電圧として、低い出力電圧を出力する第1の直流出力7の電圧V1に影響が出るにすぎない。逆に、低い出力電圧を出力する第1の直流出力7の電圧V1をフィードバックに使用すると、出力電圧の制御誤差はトランスの巻数比N2/N1の比率で拡大され、高い出力電圧である第2の直流出力8の電圧V2に大きな電圧誤差が発生してしまうことがある。このため、高い出力電圧である第2の直流出力8の電圧V2でフィードバックする方が出力電圧精度を高くすることができる。
The voltage V1 of the
第1の直流出力7に、+V1、0、−V1の3レベル出力が可能な第1の3レベル単相出力インバータブリッジ9が接続され、第2の直流出力8に、+V2、0、−V2の3レベル出力が可能な第2の3レベル単相出力インバータブリッジ10が接続されている。2個の3レベル単相出力インバータブリッジである第1の3レベル単相出力インバータブリッジ9の出力端子と第2の3レベル単相出力インバータブリッジ10の出力端子とは、直列に接続されて直列2段の単相交流出力の電力変換器を構成している。
A first three-level single-phase
図2は、この発明を実施するための実施の形態1における電力変換装置を構成する2個の3レベル単相出力インバータブリッジ9,10の制御装置の回路図を示すものである。図2において、第1の3レベル単相出力インバータブリッジ9はMOSFET(電界効果型トランジスタ)などのスイッチング素子9a,9b,9c,9dによって構成されており、第2の3レベル単相出力インバータブリッジ10はMOSFETなどのスイッチング素子10a,10b,10c,10dによって構成されている。第1の駆動回路21はスイッチング素子9a〜9dのオン、オフの制御を行い、第2の駆動回路22はスイッチング素子10a〜10dのオン、オフの制御を行う。第1の駆動回路および第2の駆動回路は、マイクロコンピュータ、デジタルシグナルプロセッサなどで構成される制御回路23から駆動信号を受けてオン、オフの制御を行う。
FIG. 2 shows a circuit diagram of a control device for two three-level single-phase
第1の3レベル単相出力インバータブリッジ9の出力端子と第2の3レベル単相出力インバータブリッジ10の出力端子とを直列2段に接続した電力変換装置の出力端子11、12間に、所望の電圧実効値および所望の出力周波数を有する交流出力電圧を出力する。制御回路23は、交流出力電圧の1周期を14以上の偶数である分割数2nで均等分割した時間毎に、第1の3レベル単相出力インバータブリッジ9および第2の3レベル単相出力インバータブリッジ10のそれぞれの出力電圧のレベルを切換えるインバータ制御手段である。
Between the
分割数に応じて交流出力電圧の全高調波歪率が所定値以下となるように、第1の3レベル単相出力インバータブリッジ9の出力電圧の振幅V1と第2の3レベル単相出力インバータブリッジ10の出力電圧の振幅V2との振幅比を設定し、制御回路23から駆動信号を受けてスイッチング素子9a〜9d、10a〜10dのオン、オフの制御を行うことで、第1の3レベル単相出力インバータブリッジ9の出力電圧と第2の3レベル単相出力インバータブリッジ10の出力電圧とが重畳された交流出力電圧を得ることができる。直流電源装置2のトランス3は、分割数に応じて交流出力電圧の全高調波歪率が所定値以下となるように設定した2個の3レベル単相出力インバータブリッジ9,10の各々の出力電圧の振幅V1と振幅V2との振幅比にしたがって、2個の3レベル単相出力インバータブリッジ9,10の各々に電圧を供給する。つまり、トランス3の巻数比によって出力電圧の振幅V1と振幅V2との振幅比が設定される。
The amplitude V1 of the output voltage of the first three-level single-phase
均等分割した時間毎にスイッチング素子9a〜9d、10a〜10dを制御することによって、制御回路23での制御が非常に容易になり、マイクロコンピュータやデジタルシグナルプロセッサなどの処理負荷を軽減でき、制御回路23の簡略化が可能となる。
By controlling the
図3は実施の形態1における交流出力電圧とスイッチング素子9a〜9d、10a〜10dのスイッチ切換えシーケンスとの関係を示す波形図である。図3(a)は出力端子11、12間に出力される所望の電圧実効値および所望の出力周波数を有する擬似正弦波出力の交流出力電圧の波形図である。所望の交流出力電圧の1周期を均等に14分割しており、例えば出力周波数50Hzの場合には1.4286ms毎に均等分割し、出力周波数60Hzの場合には1.1905ms毎に均等分割する。図3(b)は交流出力電圧を得るためのスイッチング素子9a〜9d、10a〜10dのスイッチ切換えのためのオン、オフ信号の一例であり、Highはオン信号、Lowはオフ信号である。
FIG. 3 is a waveform diagram showing the relationship between the AC output voltage and the switching sequence of the
図3(b)のスイッチング素子9a〜9d、10a〜10dのスイッチ切換えによって、第1の3レベル単相出力インバータブリッジ9と第2の3レベル単相出力インバータブリッジ10との各々の出力電圧の+、−および0の3レベルの組合せを、交流出力電圧の1周期の間に(+V1、0)、(―V1、+V2)、(0、+V2)、(+V1、+V2)、(0、+V2)、(―V1、+V2)、(+V1、0)、(―V1、0)、(+V1、―V2)、(0、―V2)、(―V1、―V2)、(0、―V2)、(+V1、―V2)、(―V1、0)の順序で、かつ、(+V1、+V2)および(―V1、―V2)の組合せとなる時間をそれぞれ均等分割した時間のm回分(m=n−6)となるように均等分割した時間毎にインバータ制御手段である制御回路23からの駆動信号によって切換える。
The output voltages of the first three-level single-phase
本実施の形態1では、分割数2nは14であり、n=7となるので、(+V1、+V2)および(―V1、―V2)の組合せとなる時間をそれぞれ均等分割した時間の1回分となるように均等分割した時間毎にインバータ制御手段である制御回路23からの駆動信号によって切換えることになる。これによって、出力電圧は図3(a)に示すように、1周期の間に+V1、+V2−V1、+V2、+V1+V2、+V2、+V2−V1、+V1、−V1、−V2+V1、−V2、−V1−V2、−V2、−V2+V1、−V1と変化する。+V1から−V1までと−V1から+V1までとの変化時に電圧の零クロス点を通過し、零クロス点が一意に決まり、明確に定まる。零クロス点を信号に用いた負荷装置や位相制御を用いた負荷装置にも適応が可能である。
In the first embodiment, the number of divisions 2n is 14, and n = 7. Therefore, the time corresponding to the combination of (+ V1, + V2) and (−V1, −V2) is equal to one time of equal division. Switching is performed by a drive signal from the
図4は実施の形態1における振幅比(巻数比K)と交流出力電圧の全高調波歪率との関係図である。第1の入力電源1の電圧V1と第2の入力電源2の電圧V2との電圧比V2/V1、すなわち、トランス3の第1の出力用巻線N1と第2の出力用巻線N2との巻数比K(=N2/N1=V2/V1)は、図4に示すように交流出力電圧の全高調波歪率THDと関係があり、点AのようにTHDを最小にできる振幅比(巻数比K)が存在する。均等した分割数に応じて振幅比(巻数比K)を決定することによってTHDを最小化することができる。なお、従来の技術ではV2/V1=2であった。しかしながら、本実施の形態のように、交流出力電圧を均等に14分割する場合には、V2/V1=2でTHDが最小とならず、V2/V1≠2とする必要がある。
FIG. 4 is a relationship diagram between the amplitude ratio (turn ratio K) and the total harmonic distortion of the AC output voltage in the first embodiment. The voltage ratio V2 / V1 between the voltage V1 of the first input power supply 1 and the voltage V2 of the second input power supply 2, that is, the first output winding N1 and the second output winding N2 of the
図5は実施の形態1における振幅比(巻数比K)と交流出力電圧の基本波成分の大きさとの関係図である。出力周波数が50Hzの場合には、基本波成分は50Hz成分である。B点の振幅比(巻数比K)において基本波成分が最大となる。このB点と図4に示したA点とは同一となり、均等した分割数に対して一意的に決定できる。 FIG. 5 is a relationship diagram between the amplitude ratio (turn ratio K) and the magnitude of the fundamental wave component of the AC output voltage in the first embodiment. When the output frequency is 50 Hz, the fundamental wave component is a 50 Hz component. The fundamental wave component becomes maximum in the amplitude ratio (turn ratio K) at point B. The point B and the point A shown in FIG. 4 are the same, and can be uniquely determined for an equal number of divisions.
図6は実施の形態1における振幅比(巻数比K)と標準偏差との関係図である。標準偏差は、所望の理想正弦波出力電圧と本実施の形態によって得られる出力電圧とから求められる。C点の振幅比(巻数比K)において標準偏差が最小となり、最も理想的な正弦波に近づけることができる。C点の振幅比(巻数比K)は、図4のA点および図5のB点と同じ値である。 FIG. 6 is a relationship diagram between the amplitude ratio (turn ratio K) and the standard deviation in the first embodiment. The standard deviation is obtained from the desired ideal sine wave output voltage and the output voltage obtained by this embodiment. The standard deviation is minimized in the amplitude ratio (turn ratio K) at the point C, and can be brought close to the ideal sine wave. The amplitude ratio (turn ratio K) at point C is the same value as point A in FIG. 4 and point B in FIG.
分割数2nとして、所望の交流出力電圧の実効値Vrmsに対して、擬似正弦波出力電圧の実効値と交流出力電圧の実効値Vrmsとを一致させる条件式である式(1)を満たすように振幅V1と巻数比K(=N2/N1=V2/V1)とを設定することによって、所望の実効値Vrmsを有する交流出力電圧が容易に得られる。 The division number 2n is set so as to satisfy Expression (1) which is a conditional expression for matching the effective value of the pseudo sine wave output voltage and the effective value Vrms of the AC output voltage with respect to the effective value Vrms of the desired AC output voltage. By setting the amplitude V1 and the turns ratio K (= N2 / N1 = V2 / V1), an AC output voltage having a desired effective value Vrms can be easily obtained.
本実施の形態1では、分割数2nは14であり、n=7となるので、式(1)のnに7を代入した式(2)を満たすように振幅V1と、振幅V2または巻数比K(=N2/N1=V2/V1)とを設定することによって、所望の実効値Vrmsを有する交流出力電圧が容易に得られる。 In the first embodiment, the number of divisions 2n is 14, and n = 7. Therefore, the amplitude V1 and the amplitude V2 or the turn ratio are set so as to satisfy Expression (2) in which 7 is substituted for n in Expression (1). By setting K (= N2 / N1 = V2 / V1), an AC output voltage having a desired effective value Vrms can be easily obtained.
図3(a)に示したような分割数14で均等に分割の場合には、図4〜図6に示したA〜C点での振幅比(巻数比K)は、K=4.0567、すなわちV1:V2=1:4.0567であり、振幅比(巻数比K)を4.1程度の値に設定することによって、交流出力電圧の全高調波歪率を最小にすると共に、基本波成分を最大にすることができる。実用的には、K=4.0567の近傍に設定することになる。出力にLCフィルタを設けて理想正弦波出力に近づける場合には、最も波形歪が小さいので、最もLCフィルタの小型軽量化を図ることができる。
In the case of equal division with the
また、交流出力電圧の全高調波歪率を最小にしなくても、交流出力電圧の全高調波歪率が所定値以下であれば、波形歪を小さくすることができる。これによって、LCフィルタの小型軽量化を図ることができる。全高調波歪率の所定値を全高調波歪率の最小値に+1%加えた値とする場合、つまり、全高調波歪率の最小値に対して+1%まで歪率を許容する場合には、振幅比(巻数比K)を3.35≦K≦5.14の範囲に設定すれば良い。全高調波歪率の所定値を全高調波歪率の最小値に+2%加えた値とする場合、つまり、全高調波歪率の最小値に対して+2%まで歪率を許容する場合には、振幅比(巻数比K)を3.11≦K≦5.83の範囲に設定すれば良い。全高調波歪率の所定値を全高調波歪率の最小値に+3%加えた値とする場合、つまり、全高調波歪率の最小値に対して+3%まで許容する場合には、振幅比(巻数比K)を2.94≦K≦6.52の範囲に設定すれば良い。なお、従来の技術ではK=2であり、全く異なる振幅比(巻数比K)が最適値であることがわかる。 Even if the total harmonic distortion of the AC output voltage is not minimized, the waveform distortion can be reduced as long as the total harmonic distortion of the AC output voltage is not more than a predetermined value. Thereby, the LC filter can be reduced in size and weight. When the specified value of the total harmonic distortion is the value obtained by adding + 1% to the minimum value of the total harmonic distortion, that is, when the distortion is allowed up to + 1% with respect to the minimum value of the total harmonic distortion The amplitude ratio (turn ratio K) may be set in the range of 3.35 ≦ K ≦ 5.14. When the specified value of the total harmonic distortion is added to the minimum value of the total harmonic distortion by + 2%, that is, when the distortion is allowed up to + 2% with respect to the minimum value of the total harmonic distortion. The amplitude ratio (turn ratio K) may be set in a range of 3.11 ≦ K ≦ 5.83. When the specified value of the total harmonic distortion is a value obtained by adding + 3% to the minimum value of the total harmonic distortion, that is, when + 3% is allowed with respect to the minimum value of the total harmonic distortion, the amplitude The ratio (turn ratio K) may be set in the range of 2.94 ≦ K ≦ 6.52. In the conventional technique, K = 2 and it can be seen that a completely different amplitude ratio (turn ratio K) is the optimum value.
交流出力電圧の全高調波歪率が最小で、基本波成分が最大となるK=4.0567の場合には、式(2)より交流出力電圧の所望の実効値Vrmsと、2段の3レベル単相出力インバータブリッジにおける低電圧側、ここでは第1の3レベル単相出力インバータブリッジ9の出力電圧の振幅V1との振幅比をVrms:V1=1:0.2973とすると、所望の実効値Vrmsを有する交流出力電圧が容易に得られる。例えば、実効値100V出力では、V1=29.73V、実効値200V出力では、V1=59.47V、実効値220V出力では、V1=65.42V、実効値240V出力では、V1=71.36Vに設定したほうが良い。
In the case of K = 4.0567 in which the total harmonic distortion of the AC output voltage is minimum and the fundamental wave component is maximum, the desired effective value Vrms of the AC output voltage and two stages of 3 are obtained from Equation (2). When the amplitude ratio with the amplitude V1 of the output voltage of the first three-level single-phase
また、出力電圧の全高調波歪率が最小で、基本波成分が最大となるK=4.0567の場合には、交流出力電圧の所望の実効値Vrmsと、2段の3レベル単相出力インバータブリッジにおける高電圧側の出力電圧の振幅V2との振幅比をVrms:V2=1:1.2063にすると、所望の実効値の出力電圧が容易に得られる。例えば、実効値100V出力では、V2=120.63V、実効値200V出力では、V2=241.25V、実効値220V出力では、V2=265.38V、実効値240V出力では、V2=289.50Vに設定したほうが良い。 Further, when K = 4.0567 in which the total harmonic distortion of the output voltage is minimum and the fundamental wave component is maximum, the desired effective value Vrms of the AC output voltage and two-stage three-level single-phase output When the amplitude ratio with the amplitude V2 of the output voltage on the high voltage side in the inverter bridge is set to Vrms: V2 = 1: 1.2063, an output voltage having a desired effective value can be easily obtained. For example, V2 = 120.63V for an effective value 100V output, V2 = 241.25V for an effective value 200V output, V2 = 265.38V for an effective value 220V output, and V2 = 289.50V for an effective value 240V output. It is better to set.
さらに、交流出力電圧の波高率((V1+V2)/Vrms)は、式(3)のようになるので、波高率が1.5036となるようにすれば、出力電圧の全高調波歪率が最小で、基本波成分が最大となるK=4.0567とすることができる。 Furthermore, since the crest factor ((V1 + V2) / Vrms) of the AC output voltage is as shown in Equation (3), if the crest factor is 1.5036, the total harmonic distortion of the output voltage is minimized. Thus, K = 4.0567, which maximizes the fundamental wave component, can be obtained.
以上のように、分割数に応じて交流出力電圧の全高調波歪率が所定値以下となるように設定した2個の3レベル単相出力インバータブリッジの各々の出力電圧の振幅V1と振幅V2との振幅比にしたがって、2個の3レベル単相出力インバータブリッジの各々に電圧を供給するトランスを有する直流電源装置とを備え、トランスの巻数比によって振幅比を設定したので、交流出力電圧の全高調波歪率を小さくすると共に、基本波成分を大きくし、出力フィルタの小型軽量化が可能な電力変換装置を得ることができる。また、交流出力電圧の所望の実効値を容易に出力することができ、電力変換装置の制御を簡易にすることができる。さらに、交流出力電圧の零クロス点が明確に定まる効果がある。 As described above, the amplitude V1 and the amplitude V2 of the output voltage of each of the two three-level single-phase output inverter bridges set so that the total harmonic distortion factor of the AC output voltage is not more than a predetermined value according to the number of divisions. And a DC power supply device having a transformer for supplying a voltage to each of the two three-level single-phase output inverter bridges, and the amplitude ratio is set according to the turns ratio of the transformer. It is possible to obtain a power conversion device that can reduce the total harmonic distortion factor, increase the fundamental wave component, and reduce the size and weight of the output filter. Further, a desired effective value of the AC output voltage can be easily output, and the control of the power converter can be simplified. Furthermore, there is an effect that the zero cross point of the AC output voltage is clearly determined.
なお、実施の形態1では、2段の3レベル単相出力インバータブリッジ9、10の各出力電圧の振幅が、上段である第2の3レベル単相出力インバータブリッジ10の出力電圧の振幅が大きい場合について説明した。しかしながら、下段である第1の3レベル単相出力インバータブリッジ9の出力電圧の振幅が大きくても良く、上段の3レベル単相出力インバータブリッジと下段の3レベル単相出力インバータブリッジとを入れ換えても同様の効果を得ることができる。
In the first embodiment, the amplitude of each output voltage of the two-stage three-level single-phase
実施の形態2.
図7は、この発明を実施するための実施の形態2における出力電圧とスイッチング素子9a〜9d、10a〜10dのスイッチ切換えシーケンスとの関係を示す波形図である。本実施の形態における電力変換装置は、交流出力電圧の1周期の分割数および2個の3レベル単相出力インバータブリッジの各々の出力電圧の+、−および0の3レベルの組合せ以外の構成は実施の形態1と同じである。
Embodiment 2. FIG.
FIG. 7 is a waveform diagram showing the relationship between the output voltage and the switching sequence of switching
本実施の形態2では、異なる電圧が入力される2個の3レベル単相出力インバータブリッジである第1の3レベル単相出力インバータブリッジ9および第2の3レベル単相出力インバータブリッジ10と、第1の3レベル単相出力インバータブリッジ9および第2の3レベル単相出力インバータブリッジ10の出力端子を直列接続して出力される交流出力電圧の1周期を分割数16で均等分割した時間毎に、第1の3レベル単相出力インバータブリッジ9および第2の3レベル単相出力インバータブリッジ10の出力電圧のレベルを切換えるインバータ制御手段である制御回路23とを備えている。
In the second embodiment, a first three-level single-phase
図7(a)は出力端子11、12間に出力される所望の電圧実効値および所望の出力周波数を有する擬似正弦波出力の交流出力電圧の波形図である。所望の交流出力電圧の1周期を均等に16分割しており、例えば出力周波数50Hzの場合には1.25ms毎に均等分割し、出力周波数60Hzの場合には1.0417ms毎に均等分割する。図7(b)は交流出力電圧を得るためのスイッチング素子9a〜9d、10a〜10dのスイッチ切換えのためのオン、オフ信号の一例であり、Highはオン信号、Lowはオフ信号である。
FIG. 7A is a waveform diagram of an AC output voltage of a pseudo sine wave output having a desired voltage effective value and a desired output frequency output between the
図7(b)のスイッチング素子9a〜9d、10a〜10dのスイッチ切換えによって、第1の3レベル単相出力インバータブリッジ9と第2の3レベル単相出力インバータブリッジ10との各々の出力電圧の+、−および0の3レベルの組合せを、交流出力電圧の1周期の間に(+V1、0)、(―V1、+V2)、(0、+V2)、(+V1、+V2)、(0、+V2)、(―V1、+V2)、(+V1、0)、(―V1、0)、(+V1、―V2)、(0、―V2)、(―V1、―V2)、(0、―V2)、(+V1、―V2)、(―V1、0)の順序で、かつ、(+V1、+V2)および(―V1、―V2)の組合せとなる時間をそれぞれ均等分割した時間のm回分(m=n−6)となるように均等分割した時間毎にインバータ制御手段である制御回路23からの駆動信号によって切換える。
The output voltages of the first three-level single-phase
本実施の形態2では、分割数2nは16であり、n=8となるので、(+V1、+V2)および(―V1、―V2)の組合せとなる時間をそれぞれ均等分割した時間の2回分となるように均等分割した時間毎にインバータ制御手段である制御回路23からの駆動信号によって切換えることになる。
In the second embodiment, the number of divisions 2n is 16, and n = 8. Therefore, the time corresponding to the combination of (+ V1, + V2) and (−V1, −V2) is equal to two times of equal division. Switching is performed by a drive signal from the
これによって、出力電圧は図7(a)に示すように、1周期の間に+V1、+V2−V1、+V2、+V1+V2、+V1+V2、+V2、+V2−V1、+V1、−V1、−V2+V1、−V2、−V1−V2、−V1−V2、−V2、−V2+V1、−V1と変化する。+V1から−V1までと−V1から+V1までとの変化時に電圧の零クロス点を通過し、零クロス点が一意に決まり、明確に定まる。 As a result, as shown in FIG. 7A, the output voltages are + V1, + V2-V1, + V2, + V1 + V2, + V1 + V2, + V2, + V2-V1, + V1, -V1, -V2, -V1, -V2, It changes as -V1-V2, -V1-V2, -V2, -V2 + V1, -V1. When the voltage changes from + V1 to -V1 and from -V1 to + V1, it passes through the zero cross point of the voltage, and the zero cross point is uniquely determined and clearly determined.
実施の形態1と同様に、第1の3レベル単相出力インバータブリッジ9と第2の3レベル単相出力インバータブリッジ10とにおける各出力電圧の振幅V1、V2の振幅比、すなわち巻数比K(=N2/N1=V2/V1)は、交流出力電圧の全高調波歪率THDと関係があり、図4で示した点AのようにTHDを最小にできる振幅比(巻数比K)が存在する。均等した分割数に応じて2段の3レベル単相出力インバータブリッジにおける振幅比を決定する、すなわち、トランス3の巻数比Kを決定することによってTHDを最小化することになる。また、交流出力電圧の基本波成分と関係があり、図5で示した点Bのような基本波成分が最大となる振幅比(巻数比K)が存在する。さらに、所望の理想正弦波出力電圧と本実施の形態によって得られる出力電圧とから求められる標準偏差とも関係があり、図6で示した点Cのような標準偏差が最小となる振幅比(巻数比K)が存在する。C点はA点およびB点と同じ値である。
As in the first embodiment, the amplitude ratio between the amplitudes V1 and V2 of each output voltage in the first three-level single-phase
本実施の形態2では、分割数2nは16であり、n=8となるので、式(1)のnに8を代入した式(4)を満たすように振幅V1と、振幅V2または巻数比K(=N2/N1=V2/V1)とを設定することによって、所望の実効値Vrmsを有する交流出力電圧が容易に得られる。 In the second embodiment, the number of divisions 2n is 16, and n = 8. Therefore, the amplitude V1 and the amplitude V2 or the turn ratio are set so as to satisfy Expression (4) in which 8 is substituted for n in Expression (1). By setting K (= N2 / N1 = V2 / V1), an AC output voltage having a desired effective value Vrms can be easily obtained.
図7(a)に示したような分割数16で均等に分割の場合には、図4〜図6に示したA〜C点での振幅比(巻数比K)は、K=3.8172、すなわちV1:V2=1:3.8172であり、振幅比(巻数比K)を3.8程度の値に設定することによって、出力電圧の全高調波歪率を最小にすると共に、基本波成分を最大にすることができる。実用的には、K=3.8172の近傍に設定することになる。出力にLCフィルタを設けて理想正弦波出力に近づける場合には、最も波形歪が小さいので、最もLCフィルタの小型軽量化を図ることができる。
In the case of even division with the
また、交流出力電圧の全高調波歪率を最小にしなくても、交流出力電圧の全高調波歪率が所定値以下であれば、波形歪を小さくすることができる。これによって、LCフィルタの小型軽量化を図ることができる。全高調波歪率の所定値を全高調波歪率の最小値に+1%加えた値とする場合、つまり、全高調波歪率の最小値に対して+1%まで歪率を許容する場合には、振幅比(巻数比K)を3.17≦K≦4.76の範囲に設定すれば良い。全高調波歪率の所定値を全高調波歪率の最小値に+2%加えた値とする場合、つまり、全高調波歪率の最小値に対して+2%まで歪率を許容する場合には、振幅比(巻数比K)を2.95≦K≦5.33の範囲に設定すれば良い。全高調波歪率の所定値を全高調波歪率の最小値に+3%加えた値とする場合、つまり、全高調波歪率の最小値に対して+3%まで許容する場合には、振幅比(巻数比K)を2.79≦K≦5.91の範囲に設定すれば良い。なお、従来の技術ではK=2であり、全く異なる振幅比(巻数比K)が最適値であることがわかる。 Even if the total harmonic distortion of the AC output voltage is not minimized, the waveform distortion can be reduced as long as the total harmonic distortion of the AC output voltage is not more than a predetermined value. Thereby, the LC filter can be reduced in size and weight. When the specified value of the total harmonic distortion is the value obtained by adding + 1% to the minimum value of the total harmonic distortion, that is, when the distortion is allowed up to + 1% with respect to the minimum value of the total harmonic distortion The amplitude ratio (turn ratio K) may be set in a range of 3.17 ≦ K ≦ 4.76. When the specified value of the total harmonic distortion is added to the minimum value of the total harmonic distortion by + 2%, that is, when the distortion is allowed up to + 2% with respect to the minimum value of the total harmonic distortion. The amplitude ratio (turn ratio K) may be set in the range of 2.95 ≦ K ≦ 5.33. When the specified value of the total harmonic distortion is a value obtained by adding + 3% to the minimum value of the total harmonic distortion, that is, when + 3% is allowed with respect to the minimum value of the total harmonic distortion, the amplitude The ratio (turn ratio K) may be set in the range of 2.79 ≦ K ≦ 5.91. In the conventional technique, K = 2 and it can be seen that a completely different amplitude ratio (turn ratio K) is the optimum value.
交流出力電圧の全高調波歪率が最小で、基本波成分が最大となるK=3.8172の場合には、式(4)より交流出力電圧の所望の実効値Vrmsと、2段の3レベル単相出力インバータブリッジにおける低電圧側、ここでは第1の3レベル単相出力インバータブリッジ9の出力電圧の振幅V1との振幅比をVrms:V1=1:0.2926とすると、所望の実効値Vrmsを有する交流出力電圧が容易に得られる。例えば、実効値100V出力では、V1=29.26V、実効値200V出力では、V1=58.53V、実効値220V出力では、V1=64.38V、実効値240V出力では、V1=70.23Vに設定したほうが良い。
In the case of K = 3.8172 in which the total harmonic distortion of the AC output voltage is minimum and the fundamental wave component is maximum, the desired effective value Vrms of the AC output voltage and two stages of 3 are obtained from Equation (4). When the amplitude ratio with the amplitude V1 of the output voltage of the first three-level single-phase
また、出力電圧の全高調波歪率が最小で、基本波成分が最大となるK=3.8172の場合には、交流出力電圧の所望の実効値Vrmsと、2段の3レベル単相出力インバータブリッジにおける高電圧側の出力電圧の振幅V2との振幅比をVrms:V2=1:1.1170にすると、所望の実効値の出力電圧が容易に得られる。例えば、実効値100V出力では、V2=111.70V、実効値200V出力では、V2=223.40V、実効値220V出力では、V2=245.74V、実効値240V出力では、V2=268.08Vに設定したほうが良い。従って、分割数を14とした場合に比べて、V2の電圧を低くすることができる。 In the case of K = 3.8172 where the total harmonic distortion of the output voltage is minimum and the fundamental wave component is maximum, the desired effective value Vrms of the AC output voltage and the two-stage three-level single-phase output When the amplitude ratio of the output voltage on the high voltage side in the inverter bridge to the amplitude V2 is Vrms: V2 = 1: 1.1170, an output voltage having a desired effective value can be easily obtained. For example, V2 = 111.70V for an effective value 100V output, V2 = 223.40V for an effective value 200V output, V2 = 245.74V for an effective value 220V output, and V2 = 268.08V for an effective value 240V output. It is better to set. Therefore, the voltage of V2 can be lowered as compared with the case where the number of divisions is 14.
さらに、交流出力電圧の波高率は、式(5)のようになるので、波高率が1.4096となるようにすれば、出力電圧の全高調波歪率が最小で、基本波成分が最大となるK=3.8172とすることができる。 Furthermore, since the crest factor of the AC output voltage is as shown in Equation (5), if the crest factor is 1.4096, the total harmonic distortion of the output voltage is minimized and the fundamental wave component is maximized. K = 3.8172 can be obtained.
以上のように、分割数に応じて交流出力電圧の全高調波歪率が所定値以下となるように設定した2個の3レベル単相出力インバータブリッジの各々の出力電圧の振幅V1と振幅V2との振幅比にしたがって、2個の3レベル単相出力インバータブリッジの各々に電圧を供給するトランスを有する直流電源装置とを備え、トランスの巻数比によって振幅比を設定したので、交流出力電圧の全高調波歪率を小さくすると共に、基本波成分を大きくし、出力フィルタの小型軽量化が可能な電力変換装置を得ることができる。また、交流出力電圧の所望の実効値を容易に出力することができ、電力変換装置の制御を簡易にすることができる。さらに、交流出力電圧の零クロス点が明確に定まる効果がある。 As described above, the amplitude V1 and the amplitude V2 of the output voltage of each of the two three-level single-phase output inverter bridges set so that the total harmonic distortion factor of the AC output voltage is not more than a predetermined value according to the number of divisions. And a DC power supply device having a transformer for supplying a voltage to each of the two three-level single-phase output inverter bridges, and the amplitude ratio is set according to the turns ratio of the transformer. It is possible to obtain a power conversion device that can reduce the total harmonic distortion factor, increase the fundamental wave component, and reduce the size and weight of the output filter. Further, a desired effective value of the AC output voltage can be easily output, and the control of the power converter can be simplified. Furthermore, there is an effect that the zero cross point of the AC output voltage is clearly determined.
なお、実施の形態2では、2段の3レベル単相出力インバータブリッジ9、10の各出力電圧の振幅が、上段である第2の3レベル単相出力インバータブリッジ10の出力電圧の振幅が大きい場合について説明した。しかしながら、下段である第1の3レベル単相出力インバータブリッジ9の出力電圧の振幅が大きくても良く、上段の3レベル単相出力インバータブリッジと下段の3レベル単相出力インバータブリッジとを入れ換えても同様の効果を得ることができる。
In the second embodiment, the amplitude of each output voltage of the two-stage three-level single-phase
実施の形態3.
図8は、この発明を実施するための実施の形態3における出力電圧とスイッチング素子9a〜9d、10a〜10dのスイッチ切換えシーケンスとの関係を示す波形図である。本実施の形態における電力変換装置は、交流出力電圧の1周期の分割数および2個の3レベル単相出力インバータブリッジの各々の出力電圧の+、−および0の3レベルの組合せ以外の構成は実施の形態1と同じである。
FIG. 8 is a waveform diagram showing the relationship between the output voltage and the switch switching sequence of switching
本実施の形態3では、異なる電圧が入力される2個の3レベル単相出力インバータブリッジである第1の3レベル単相出力インバータブリッジ9および第2の3レベル単相出力インバータブリッジ10と、第1の3レベル単相出力インバータブリッジ9および第2の3レベル単相出力インバータブリッジ10の出力端子を直列接続して出力される交流出力電圧の1周期を分割数18で均等分割した時間毎に、第1の3レベル単相出力インバータブリッジ9および第2の3レベル単相出力インバータブリッジ10の出力電圧のレベルを切換えるインバータ制御手段である制御回路23とを備えている。
In the third embodiment, a first three-level single-phase
図8(a)は出力端子11、12間に出力される所望の電圧実効値および所望の出力周波数を有する擬似正弦波出力の交流出力電圧の波形図である。所望の交流出力電圧の1周期を均等に18分割しており、例えば出力周波数50Hzの場合には1.1111ms毎に均等分割し、出力周波数60Hzの場合には0.9259ms毎に均等分割する。図8(b)は交流出力電圧を得るためのスイッチング素子9a〜9d、10a〜10dのスイッチ切換えのためのオン、オフ信号の一例であり、Highはオン信号、Lowはオフ信号である。
FIG. 8A is a waveform diagram of an AC output voltage of a pseudo sine wave output having a desired voltage effective value and a desired output frequency output between the
図8(b)のスイッチング素子9a〜9d、10a〜10dのスイッチ切換えによって、第1の3レベル単相出力インバータブリッジ9と第2の3レベル単相出力インバータブリッジ10との各々の出力電圧の+、−および0の3レベルの組合せを、交流出力電圧の1周期の間に(+V1、0)、(―V1、+V2)、(0、+V2)、(+V1、+V2)、(0、+V2)、(―V1、+V2)、(+V1、0)、(―V1、0)、(+V1、―V2)、(0、―V2)、(―V1、―V2)、(0、―V2)、(+V1、―V2)、(―V1、0)の順序で、かつ、(+V1、+V2)および(―V1、―V2)の組合せとなる時間をそれぞれ均等分割した時間のm回分(m=n−6)となるように均等分割した時間毎にインバータ制御手段である制御回路23からの駆動信号によって切換える。
The output voltages of the first three-level single-phase
本実施の形態3では、分割数2nは18であり、n=9となるので、(+V1、+V2)および(―V1、―V2)の組合せとなる時間をそれぞれ均等分割した時間の3回分となるように均等分割した時間毎にインバータ制御手段である制御回路23からの駆動信号によって切換えることになる。
In the third embodiment, since the number of divisions 2n is 18 and n = 9, the time corresponding to the combination of (+ V1, + V2) and (−V1, −V2) is equal to three times of equal division. Switching is performed by a drive signal from the
これによって、出力電圧は図8(a)に示すように、1周期の間に+V1、+V2−V1、+V2、+V1+V2、+V1+V2、+V1+V2、+V2、+V2−V1、+V1、−V1、−V2+V1、−V2、−V1−V2、−V1−V2、−V1−V2、−V2、−V2+V1、−V1と変化する。+V1から−V1までと−V1から+V1までとの変化時に電圧の零クロス点を通過し、零クロス点が一意に決まり、明確に定まる。 As a result, as shown in FIG. 8A, the output voltages are + V1, + V2-V1, + V2, + V1 + V2, + V1 + V2, + V1 + V2, + V2, + V2-V1, + V1, -V1, -V2 + V1, -V during one cycle. V2, -V1-V2, -V1-V2, -V1-V2, -V2, -V2 + V1, and -V1 change. When the voltage changes from + V1 to -V1 and from -V1 to + V1, it passes through the zero cross point of the voltage, and the zero cross point is uniquely determined and clearly determined.
実施の形態1と同様に、第1の3レベル単相出力インバータブリッジ9と第2の3レベル単相出力インバータブリッジ10とにおける各出力電圧の振幅V1、V2の振幅比、すなわち巻数比K(=N2/N1=V2/V1)は、交流出力電圧の全高調波歪率THDと関係があり、図4で示した点AのようにTHDを最小にできる振幅比(巻数比K)が存在する。均等した分割数に応じて2段の3レベル単相出力インバータブリッジにおける振幅比を決定する、すなわち、トランス3の巻数比Kを決定することによってTHDを最小化することになる。また、交流出力電圧の基本波成分と関係があり、図5で示した点Bのような基本波成分が最大となる振幅比(巻数比K)が存在する。さらに、所望の理想正弦波出力電圧と本実施の形態によって得られる出力電圧とから求められる標準偏差とも関係があり、図6で示した点Cのような標準偏差が最小となる振幅比(巻数比K)が存在する。C点はA点およびB点と同じ値である。
As in the first embodiment, the amplitude ratio between the amplitudes V1 and V2 of each output voltage in the first three-level single-phase
本実施の形態3では、分割数2nは18であり、n=9となるので、式(1)のnに9を代入した式(6)を満たすように振幅V1と、振幅V2または巻数比K(=N2/N1=V2/V1)とを設定することによって、所望の実効値Vrmsを有する交流出力電圧が容易に得られる。 In the third embodiment, since the number of divisions 2n is 18 and n = 9, the amplitude V1 and the amplitude V2 or the turn ratio are set so as to satisfy Equation (6) in which 9 is substituted for n in Equation (1). By setting K (= N2 / N1 = V2 / V1), an AC output voltage having a desired effective value Vrms can be easily obtained.
図8(a)に示したような分割数18で均等に分割の場合には、図4〜図6に示したA〜C点での振幅比(巻数比K)は、K=3.5039、すなわちV1:V2=1:3.5039であり、振幅比(巻数比K)を3.5程度の値に設定することによって、出力電圧の全高調波歪率を最小にすると共に、基本波成分を最大にすることができる。実用的には、K=3.5039の近傍に設定することになる。出力にLCフィルタを設けて理想正弦波出力に近づける場合には、最も波形歪が小さいので、最もLCフィルタの小型軽量化を図ることができる。 In the case of even division with 18 divisions as shown in FIG. 8A, the amplitude ratio (turn ratio K) at points A to C shown in FIGS. 4 to 6 is K = 3.5039. That is, V1: V2 = 1: 3.5039, and by setting the amplitude ratio (turn ratio K) to a value of about 3.5, the total harmonic distortion of the output voltage is minimized and the fundamental wave Ingredients can be maximized. Practically, it is set in the vicinity of K = 3.5039. When an LC filter is provided at the output so as to be close to the ideal sine wave output, the waveform distortion is the smallest, so that the LC filter can be reduced in size and weight.
また、交流出力電圧の全高調波歪率を最小にしなくても、交流出力電圧の全高調波歪率が所定値以下であれば、波形歪を小さくすることができる。これによって、LCフィルタの小型軽量化を図ることができる。全高調波歪率の所定値を全高調波歪率の最小値に+1%加えた値とする場合、つまり、全高調波歪率の最小値に対して+1%まで歪率を許容する場合には、振幅比(巻数比K)を2.92≦K≦4.32の範囲に設定すれば良い。全高調波歪率の所定値を全高調波歪率の最小値に+2%加えた値とする場合、つまり、全高調波歪率の最小値に対して+2%まで歪率を許容する場合には、振幅比(巻数比K)を2.72≦K≦4.81の範囲に設定すれば良い。全高調波歪率の所定値を全高調波歪率の最小値に+3%加えた値とする場合、つまり、全高調波歪率の最小値に対して+3%まで許容する場合には、振幅比(巻数比K)を2.57≦K≦5.29の範囲に設定すれば良い。なお、従来の技術ではK=2であり、全く異なる振幅比(巻数比K)が最適値であることがわかる。 Even if the total harmonic distortion of the AC output voltage is not minimized, the waveform distortion can be reduced as long as the total harmonic distortion of the AC output voltage is not more than a predetermined value. Thereby, the LC filter can be reduced in size and weight. When the specified value of the total harmonic distortion is the value obtained by adding + 1% to the minimum value of the total harmonic distortion, that is, when the distortion is allowed up to + 1% with respect to the minimum value of the total harmonic distortion The amplitude ratio (turn ratio K) may be set in the range of 2.92 ≦ K ≦ 4.32. When the specified value of the total harmonic distortion is added to the minimum value of the total harmonic distortion by + 2%, that is, when the distortion is allowed up to + 2% with respect to the minimum value of the total harmonic distortion. The amplitude ratio (turn ratio K) may be set in a range of 2.72 ≦ K ≦ 4.81. When the specified value of the total harmonic distortion is a value obtained by adding + 3% to the minimum value of the total harmonic distortion, that is, when + 3% is allowed with respect to the minimum value of the total harmonic distortion, the amplitude The ratio (turn ratio K) may be set in a range of 2.57 ≦ K ≦ 5.29. In the conventional technique, K = 2 and it can be seen that a completely different amplitude ratio (turn ratio K) is the optimum value.
交流出力電圧の全高調波歪率が最小で、基本波成分が最大となるK=3.5039の場合には、式(6)より交流出力電圧の所望の実効値Vrmsと、2段の3レベル単相出力インバータブリッジにおける低電圧側、ここでは第1の3レベル単相出力インバータブリッジ9の出力電圧の振幅V1との振幅比をVrms:V1=1:0.3001とすると、所望の実効値Vrmsを有する交流出力電圧が容易に得られる。例えば、実効値100V出力では、V1=30.01V、実効値200V出力では、V1=60.01V、実効値220V出力では、V1=66.02V、実効値240V出力では、V1=72.02Vに設定したほうが良い。
In the case of K = 3.5039, where the total harmonic distortion of the AC output voltage is minimum and the fundamental wave component is maximum, the desired effective value Vrms of the AC output voltage and two stages of 3 are obtained from Equation (6). When the amplitude ratio with the amplitude V1 of the output voltage of the first three-level single-phase
また、出力電圧の全高調波歪率が最小で、基本波成分が最大となるK=3.5039の場合には、交流出力電圧の所望の実効値Vrmsと、2段の3レベル単相出力インバータブリッジにおける高電圧側の出力電圧の振幅V2との振幅比をVrms:V2=1:1.0514にすると、所望の実効値の出力電圧が容易に得られる。例えば、実効値100V出力では、V2=105.14V、実効値200V出力では、V2=210.29V、実効値220V出力では、V2=231.32V、実効値240V出力では、V2=252.35Vに設定したほうが良い。従って、14分割、16分割よりもV2の電圧を低くすることができる。 When K = 3.5039, where the total harmonic distortion of the output voltage is minimum and the fundamental component is maximum, the desired effective value Vrms of the AC output voltage and two-stage three-level single-phase output When the amplitude ratio of the output voltage on the high voltage side in the inverter bridge to the amplitude V2 is Vrms: V2 = 1: 1.0514, an output voltage having a desired effective value can be easily obtained. For example, V2 = 105.14V for effective value 100V output, V2 = 210.29V for effective value 200V output, V2 = 231.32V for effective value 220V output, and V2 = 252.35V for effective value 240V output. It is better to set. Therefore, the voltage of V2 can be made lower than 14 divisions and 16 divisions.
さらに、交流出力電圧の波高率は、式(7)のようになるので、波高率が1.3515となるようにすれば、出力電圧の全高調波歪率が最小で、基本波成分が最大となるK=3.5039とすることができる。 Furthermore, since the crest factor of the AC output voltage is as shown in Equation (7), if the crest factor is 1.3515, the total harmonic distortion of the output voltage is minimized and the fundamental wave component is maximized. K = 3.5039 can be obtained.
以上のように、分割数に応じて交流出力電圧の全高調波歪率が所定値以下となるように設定した2個の3レベル単相出力インバータブリッジの各々の出力電圧の振幅V1と振幅V2との振幅比にしたがって、2個の3レベル単相出力インバータブリッジの各々に電圧を供給するトランスを有する直流電源装置とを備え、トランスの巻数比によって振幅比を設定したので、交流出力電圧の全高調波歪率を小さくすると共に、基本波成分を大きくし、出力フィルタの小型軽量化が可能な電力変換装置を得ることができる。また、交流出力電圧の所望の実効値を容易に出力することができ、電力変換装置の制御を簡易にすることができる。さらに、交流出力電圧の零クロス点が明確に定まる効果がある。 As described above, the amplitude V1 and the amplitude V2 of the output voltage of each of the two three-level single-phase output inverter bridges set so that the total harmonic distortion factor of the AC output voltage is not more than a predetermined value according to the number of divisions. And a DC power supply device having a transformer for supplying a voltage to each of the two three-level single-phase output inverter bridges, and the amplitude ratio is set according to the turns ratio of the transformer. It is possible to obtain a power conversion device that can reduce the total harmonic distortion factor, increase the fundamental wave component, and reduce the size and weight of the output filter. Further, a desired effective value of the AC output voltage can be easily output, and the control of the power converter can be simplified. Furthermore, there is an effect that the zero cross point of the AC output voltage is clearly determined.
なお、実施の形態3では、2段の3レベル単相出力インバータブリッジ9、10の各出力電圧の振幅が、上段である第2の3レベル単相出力インバータブリッジ10の出力電圧の振幅が大きい場合について説明した。しかしながら、下段である第1の3レベル単相出力インバータブリッジ9の出力電圧の振幅が大きくても良く、上段の3レベル単相出力インバータブリッジと下段の3レベル単相出力インバータブリッジとを入れ換えても同様の効果を得ることができる。
In the third embodiment, the amplitude of each output voltage of the two-stage three-level single-phase
実施の形態4.
実施の形態3では分割数が18の場合について示したが、分割数が20で(+V1、+V2)および(―V1、―V2)の組合せとなる時間をそれぞれ均等分割した時間の4回分となるようにしても同様の効果を得ることができる。
In the third embodiment, the case where the number of divisions is 18 has been described. However, when the number of divisions is 20, the time of (+ V1, + V2) and (-V1, -V2) is divided into four equal divided times. Even if it does in this way, the same effect can be acquired.
本実施の形態4では、分割数2nは20であり、n=10となるので、式(1)のnに10を代入した式(8)を満たすように振幅V1と、振幅V2またはトランス3の巻数比K(=N2/N1=V2/V1)とを設定することによって、所望の実効値Vrmsを有する交流出力電圧が容易に得られる。
In the fourth embodiment, the number of divisions 2n is 20, and n = 10. Therefore, the amplitude V1 and the amplitude V2 or the
分割数20で均等に分割の場合には、振幅比(巻数比K)は、K=3.2203、すなわちV1:V2=1:3.2203であり、振幅比(巻数比K)を3.2程度の値に設定することによって、出力電圧の全高調波歪率を最小にすると共に、基本波成分を最大にすることができる。実用的には、K=3.2203の近傍に設定することになる。出力にLCフィルタを設けて理想正弦波出力に近づける場合には、最も波形歪が小さいので、最もLCフィルタの小型軽量化を図ることができる。 In the case of even division with 20 divisions, the amplitude ratio (turn ratio K) is K = 3.2203, that is, V1: V2 = 1: 3.2203, and the amplitude ratio (turn ratio K) is 3. By setting the value to about 2, it is possible to minimize the total harmonic distortion of the output voltage and maximize the fundamental wave component. Practically, it is set in the vicinity of K = 3.2203. When an LC filter is provided at the output so as to be close to the ideal sine wave output, the waveform distortion is the smallest, so that the LC filter can be reduced in size and weight.
また、交流出力電圧の全高調波歪率を最小にしなくても、交流出力電圧の全高調波歪率が所定値以下であれば、波形歪を小さくすることができる。これによって、LCフィルタの小型軽量化を図ることができる。全高調波歪率の所定値を全高調波歪率の最小値に+1%加えた値とする場合、つまり、全高調波歪率の最小値に対して+1%まで歪率を許容する場合には、振幅比(巻数比K)を2.67≦K≦3.97の範囲に設定すれば良い。全高調波歪率の所定値を全高調波歪率の最小値に+2%加えた値とする場合、つまり、全高調波歪率の最小値に対して+2%まで歪率を許容する場合には、振幅比(巻数比K)を2.48≦K≦4.43の範囲に設定すれば良い。全高調波歪率の所定値を全高調波歪率の最小値に+3%加えた値とする場合、つまり、全高調波歪率の最小値に対して+3%まで許容する場合には、振幅比(巻数比K)を2.33≦K≦4.86の範囲に設定すれば良い。なお、従来の技術ではK=2であり、全く異なる振幅比(巻数比K)が最適値であることがわかる。 Even if the total harmonic distortion of the AC output voltage is not minimized, the waveform distortion can be reduced as long as the total harmonic distortion of the AC output voltage is not more than a predetermined value. Thereby, the LC filter can be reduced in size and weight. When the specified value of the total harmonic distortion is the value obtained by adding + 1% to the minimum value of the total harmonic distortion, that is, when the distortion is allowed up to + 1% with respect to the minimum value of the total harmonic distortion The amplitude ratio (turn ratio K) may be set in a range of 2.67 ≦ K ≦ 3.97. When the specified value of the total harmonic distortion is added to the minimum value of the total harmonic distortion by + 2%, that is, when the distortion is allowed up to + 2% with respect to the minimum value of the total harmonic distortion. The amplitude ratio (turn ratio K) may be set in a range of 2.48 ≦ K ≦ 4.43. When the specified value of the total harmonic distortion is a value obtained by adding + 3% to the minimum value of the total harmonic distortion, that is, when + 3% is allowed with respect to the minimum value of the total harmonic distortion, the amplitude The ratio (turn ratio K) may be set in a range of 2.33 ≦ K ≦ 4.86. In the conventional technique, K = 2 and it can be seen that a completely different amplitude ratio (turn ratio K) is the optimum value.
以上のように、分割数に応じて交流出力電圧の全高調波歪率が所定値以下となるように設定した2個の3レベル単相出力インバータブリッジの各々の出力電圧の振幅V1と振幅V2との振幅比にしたがって、2個の3レベル単相出力インバータブリッジの各々に電圧を供給するトランスを有する直流電源装置とを備え、トランスの巻数比によって振幅比を設定したので、交流出力電圧の全高調波歪率を小さくすると共に、基本波成分を大きくし、出力フィルタの小型軽量化が可能な電力変換装置を得ることができる。また、交流出力電圧の所望の実効値を容易に出力することができ、電力変換装置の制御を簡易にすることができる。さらに、交流出力電圧の零クロス点が明確に定まる効果がある。 As described above, the amplitude V1 and the amplitude V2 of the output voltage of each of the two three-level single-phase output inverter bridges set so that the total harmonic distortion factor of the AC output voltage is not more than a predetermined value according to the number of divisions. And a DC power supply device having a transformer for supplying a voltage to each of the two three-level single-phase output inverter bridges, and the amplitude ratio is set according to the turns ratio of the transformer. It is possible to obtain a power conversion device that can reduce the total harmonic distortion factor, increase the fundamental wave component, and reduce the size and weight of the output filter. Further, a desired effective value of the AC output voltage can be easily output, and the control of the power converter can be simplified. Furthermore, there is an effect that the zero cross point of the AC output voltage is clearly determined.
実施の形態5.
分割数が2nで、(+V1、+V2)および(―V1、―V2)の組合せとなる時間をそれぞれ均等分割した時間のm回分(m=n−6)となるようにしても、実施の形態1〜4と同様の効果を得ることができる。
Embodiments in which the number of divisions is 2n, and the times corresponding to the combinations of (+ V1, + V2) and (−V1, −V2) are equally divided into m times (m = n−6), respectively. The effect similar to 1-4 can be acquired.
分割数を2nとして、所望の交流出力電圧の実効値Vrmsに対して、式(1)を満たすように振幅V1と、振幅V2またはトランス3の巻数比K(=N2/N1=V2/V1)とを設定することによって、所望の実効値Vrmsを有する交流出力電圧が容易に得られる。分割数2nで均等に分割した場合には、出力電圧の全高調波歪率を最小にすると共に、基本波成分を最大にするためには、振幅比Kが式(9)を満たす値の近傍にあれば良い。
With the number of divisions being 2n, the amplitude V1 and the amplitude V2 or the turn ratio K of the
式(9)を満たすように巻数比Kを設定することによって、交流出力電圧の全高調波歪率を最小にすると共に、基本波成分を最大にすることができるので、出力にLCフィルタを設けて理想正弦波出力に近づける場合には、最もLCフィルタの小型軽量化を図ることができる。また、交流出力電圧の全高調波歪率を最小にしなくても、交流出力電圧の全高調波歪率が所定値以下であれば、波形歪を小さくすることができる。実施の形態1〜4と同様に、全高調波歪率の最小値に対して+1%、+2%、または+3%の値を加えて全高調波歪率の所定値を設定し、それに応じた巻数比Kを設定すれば良い。 By setting the turns ratio K to satisfy Equation (9), the total harmonic distortion of the AC output voltage can be minimized and the fundamental component can be maximized, so an LC filter is provided at the output. Thus, when approaching the ideal sine wave output, the LC filter can be most reduced in size and weight. Even if the total harmonic distortion of the AC output voltage is not minimized, the waveform distortion can be reduced as long as the total harmonic distortion of the AC output voltage is not more than a predetermined value. As in the first to fourth embodiments, a value of + 1%, + 2%, or + 3% is added to the minimum value of the total harmonic distortion factor to set a predetermined value of the total harmonic distortion factor, and accordingly The winding ratio K may be set.
以上のように、分割数に応じて交流出力電圧の全高調波歪率が所定値以下となるように設定した2個の3レベル単相出力インバータブリッジの各々の出力電圧の振幅V1と振幅V2との振幅比にしたがって、2個の3レベル単相出力インバータブリッジの各々に電圧を供給するトランスを有する直流電源装置とを備え、トランスの巻数比によって振幅比を設定したので、交流出力電圧の全高調波歪率を小さくすると共に、基本波成分を大きくし、出力フィルタの小型軽量化が可能な電力変換装置を得ることができる。また、交流出力電圧の所望の実効値を容易に出力することができ、電力変換装置の制御を簡易にすることができる。さらに、交流出力電圧の零クロス点が明確に定まる効果がある。 As described above, the amplitude V1 and the amplitude V2 of the output voltage of each of the two three-level single-phase output inverter bridges set so that the total harmonic distortion factor of the AC output voltage is not more than a predetermined value according to the number of divisions. And a DC power supply device having a transformer for supplying a voltage to each of the two three-level single-phase output inverter bridges, and the amplitude ratio is set according to the turns ratio of the transformer. It is possible to obtain a power conversion device that can reduce the total harmonic distortion factor, increase the fundamental wave component, and reduce the size and weight of the output filter. Further, a desired effective value of the AC output voltage can be easily output, and the control of the power converter can be simplified. Furthermore, there is an effect that the zero cross point of the AC output voltage is clearly determined.
実施の形態6.
図9は、この発明を実施するための実施の形態6における電力変換装置の構成図を示すものである。図9において、太陽電池(PV)15が充電回路16を介して入力電源1に接続されている。充電回路16は、ダイオード17およびスイッチング素子18によって構成されている。太陽電池15からの発電電力はダイオード17を介してバッテリ、電気二重層コンデンサなどから構成される入力電源1に充電される。入力電源1が満充電状態になると、過充電を防止するためにスイッチング素子18をオン状態にして、太陽電池15からの発電電力を還流させる。
FIG. 9 shows a configuration diagram of the power conversion device according to the sixth embodiment for carrying out the present invention. In FIG. 9, a solar cell (PV) 15 is connected to the input power source 1 via a charging
実施の形態1〜5では、自動車搭載用インバータやアウトドア用インバータなどに適用できるバッテリなどの入力電源1から、絶縁された2つの異なった出力電圧V1およびV2を供給する直流電源装置を備えたものについて示した。本実施の形態6では、太陽電池(PV)15がエネルギー供給源となる無電化向け太陽光発電システムまたは独立型太陽光発電システムであっても良く、実施の形態1〜5と同様の効果が得られる。 In the first to fifth embodiments, a DC power supply device that supplies two different output voltages V1 and V2 that are insulated from an input power source 1 such as a battery that can be applied to an inverter mounted on a car or an inverter for outdoor use is provided. Showed about. In the sixth embodiment, the photovoltaic cell (PV) 15 may be a non-electrification photovoltaic power generation system or an independent photovoltaic power generation system that serves as an energy supply source, and the same effects as in the first to fifth embodiments are obtained. can get.
1 入力電源、2 直流電源装置、3 トランス、4,9a〜9d,10a〜10d,18 スイッチング素子、5,6,17 ダイオード、7 第1の直流出力、8 第2の直流出力、9,10 3レベル単相インバータブリッジ、11,12 出力端子、13 電圧検出手段、14 制御駆動回路、15 太陽電池、16 充電回路、21 第1の駆動回路、22 第2の駆動回路、23 制御回路。 DESCRIPTION OF SYMBOLS 1 Input power supply, 2 DC power supply device, 3 Transformer, 4, 9a-9d, 10a-10d, 18 Switching element, 5, 6, 17 Diode, 7 1st direct current output, 8 2nd direct current output, 9, 10 Three-level single-phase inverter bridge, 11, 12 output terminal, 13 voltage detection means, 14 control drive circuit, 15 solar cell, 16 charging circuit, 21 first drive circuit, 22 second drive circuit, 23 control circuit.
Claims (10)
前記2個の3レベル単相出力インバータブリッジの出力端子を直列接続して出力される交流出力電圧の1周期を14以上の偶数である分割数2nで均等分割した時間毎に前記2個の3レベル単相出力インバータブリッジの出力電圧のレベルを切換えるインバータ制御手段と、
前記分割数に応じて前記交流出力電圧の全高調波歪率が所定値以下となるように設定した前記2個の3レベル単相出力インバータブリッジの各々異なる出力電圧の振幅V1と振幅V2との振幅比にしたがって、前記2個の3レベル単相出力インバータブリッジの各々の入力側に異なる電圧を供給するトランスを有する直流電源装置とを備え、前記トランスの巻数比によって前記振幅比を設定することを特徴とする電力変換装置。 Two three-level single-phase output inverter bridges that are input with different voltages and whose output terminals are connected in series without a transformer ;
The two three-level single-phase output inverter bridges are connected in series with each other by dividing one cycle of an AC output voltage output in series by an even number of divisions 2n that is an even number of 14 or more. Inverter control means for switching the level of the output voltage of the level single-phase output inverter bridge;
According to the number of divisions, the amplitudes V1 and V2 of the different output voltages of the two three-level single-phase output inverter bridges set so that the total harmonic distortion of the AC output voltage is a predetermined value or less. A DC power supply having a transformer for supplying different voltages to the input sides of the two three-level single-phase output inverter bridges according to the amplitude ratio, and setting the amplitude ratio according to the turns ratio of the transformer The power converter characterized by this.
前記2個の3レベル単相出力インバータブリッジの出力端子を直列接続して出力される交流出力電圧の1周期を14以上の偶数である分割数2nで均等分割した時間毎に前記2個の3レベル単相出力インバータブリッジの出力電圧のレベルを切換えるインバータ制御手段と、The two three-level single-phase output inverter bridges are connected in series with each other by dividing one cycle of an AC output voltage output in series by an even number of divisions 2n that is an even number of 14 or more. Inverter control means for switching the level of the output voltage of the level single-phase output inverter bridge;
前記分割数に応じて前記交流出力電圧の全高調波歪率が所定値以下となるように設定した前記2個の3レベル単相出力インバータブリッジの各々の出力電圧の振幅V1と振幅V2との振幅比にしたがって、前記2個の3レベル単相出力インバータブリッジの各々に電圧を供給するトランスを有する直流電源装置とを備え、前記トランスの巻数比によって前記振幅比を設定し、According to the number of divisions, the output voltage amplitude V1 and amplitude V2 of each of the two three-level single-phase output inverter bridges set so that the total harmonic distortion factor of the AC output voltage is a predetermined value or less. A DC power supply having a transformer for supplying a voltage to each of the two three-level single-phase output inverter bridges according to the amplitude ratio, and setting the amplitude ratio according to the turns ratio of the transformer,
前記2個の3レベル単相出力インバータブリッジのうち、入力電圧が高い3レベル単相出力インバータブリッジの入力電圧を検出する電圧検出手段を備え、前記電圧検出手段の検出値を前記直流電源装置の電源制御手段に入力し、前記電源制御手段によって前記直流電源装置の出力電圧を制御することを特徴とする電力変換装置。Among the two three-level single-phase output inverter bridges, voltage detection means for detecting an input voltage of a three-level single-phase output inverter bridge having a high input voltage is provided, and the detected value of the voltage detection means is used for the DC power supply device. A power conversion device, characterized in that the power conversion device inputs to the power supply control means and controls the output voltage of the DC power supply device by the power supply control means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005309513A JP4735188B2 (en) | 2005-10-25 | 2005-10-25 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005309513A JP4735188B2 (en) | 2005-10-25 | 2005-10-25 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007124732A JP2007124732A (en) | 2007-05-17 |
JP4735188B2 true JP4735188B2 (en) | 2011-07-27 |
Family
ID=38147964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005309513A Expired - Fee Related JP4735188B2 (en) | 2005-10-25 | 2005-10-25 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4735188B2 (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009120793A2 (en) | 2008-03-26 | 2009-10-01 | Enphase Energy, Inc. | Method and apparatus for extending zero-voltage switching range in a dc to dc converter |
US9564948B2 (en) | 2011-11-18 | 2017-02-07 | Nxp B.V. | 3-level bridge driver with single supply and low common mode EMI emission |
RU2537506C2 (en) * | 2012-11-19 | 2015-01-10 | Открытое акционерное общество "Всероссийский научно-исследовательский проектно-конструкторский и технологический институт релестроения с опытным производством" | Multilevel step-up converter of dc voltage to three-phase voltage of industrial frequency |
JP6085243B2 (en) * | 2013-10-04 | 2017-02-22 | 東芝三菱電機産業システム株式会社 | Uninterruptible power supply system |
JP6062346B2 (en) * | 2013-10-30 | 2017-01-18 | 東芝三菱電機産業システム株式会社 | Uninterruptible power supply system |
KR101591161B1 (en) | 2014-02-27 | 2016-02-04 | 명지대학교 산학협력단 | Inverter for driving electric vehicle motor |
JP6285803B2 (en) * | 2014-05-30 | 2018-02-28 | 日立アプライアンス株式会社 | Power converter |
CN109683016A (en) * | 2019-01-18 | 2019-04-26 | 江苏理工学院 | A kind of harmonic amplitude analysis method |
DE102021122284A1 (en) * | 2021-08-26 | 2023-03-02 | Olympus Winter & Ibe Gmbh | Electrosurgical generator with inverter with improved dynamics |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1189242A (en) * | 1997-09-08 | 1999-03-30 | Yaskawa Electric Corp | Power converter |
JP2003219659A (en) * | 2002-01-17 | 2003-07-31 | Matsushita Electric Ind Co Ltd | Power converter |
JP2003289672A (en) * | 2002-03-28 | 2003-10-10 | Toshiba Corp | Power converter |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3741171B2 (en) * | 1996-06-17 | 2006-02-01 | 株式会社安川電機 | Multiple pulse width modulation power converter |
JP4096502B2 (en) * | 2000-08-08 | 2008-06-04 | 富士電機ホールディングス株式会社 | Multiple power converter control device |
JP3651796B2 (en) * | 2002-08-05 | 2005-05-25 | 株式会社東芝 | Power converter |
-
2005
- 2005-10-25 JP JP2005309513A patent/JP4735188B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1189242A (en) * | 1997-09-08 | 1999-03-30 | Yaskawa Electric Corp | Power converter |
JP2003219659A (en) * | 2002-01-17 | 2003-07-31 | Matsushita Electric Ind Co Ltd | Power converter |
JP2003289672A (en) * | 2002-03-28 | 2003-10-10 | Toshiba Corp | Power converter |
Also Published As
Publication number | Publication date |
---|---|
JP2007124732A (en) | 2007-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4735188B2 (en) | Power converter | |
US9030857B2 (en) | Five-stage neutral point clamped inverter | |
AU2010238544B2 (en) | Operation of a Three Level Converter | |
US20090244936A1 (en) | Three-phase inverter | |
US10434882B2 (en) | Track-bound vehicle converter | |
Chen et al. | Modified interleaved current sensorless control for three-level boost PFC converter with considering voltage imbalance and zero-crossing current distortion | |
US9419542B2 (en) | Inverter device | |
US8923027B2 (en) | Five-level DC-AC converter | |
JP2010529826A (en) | Prediction scheme and inductive inverter topology for step wave power converter | |
CN107294414B (en) | Power conversion device | |
JP2013504295A (en) | Electrical energy conversion circuit device | |
WO2012154810A2 (en) | Power conversion apparatus and methods employing variable-level inverters | |
US9680376B2 (en) | Power conversion electronics having conversion and inverter circuitry | |
US20230074022A1 (en) | Power converter topologies with power factor correction circuits controlled using adjustable deadtime | |
US20150016167A1 (en) | Multilevel Converter | |
KR20190115364A (en) | Single and three phase combined charger | |
Ulrich et al. | Floating capacitor voltage regulation in diode clamped hybrid multilevel converters | |
JP4815996B2 (en) | Power converter | |
WO2016105272A1 (en) | Balancing circuit and inverter comprising the same | |
Sayed et al. | Modeling and control of bidirectional isolated battery charging and discharging converter based high-frequency link transformer | |
Quartarone et al. | Impact of the modularity on the efficiency of Smart Transformer solutions | |
JPH07322634A (en) | Control method of inverter and inverter device | |
JP4365171B2 (en) | Power converter and power conditioner using the same | |
US20230071003A1 (en) | Power factor correction circuits controlled using adjustable deadtime | |
US20230076369A1 (en) | Unidirectional power converters with power factor correction circuits controlled using adjustable deadtime |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110210 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110411 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |