JP4811448B2 - Ion beam equipment - Google Patents
Ion beam equipment Download PDFInfo
- Publication number
- JP4811448B2 JP4811448B2 JP2008280701A JP2008280701A JP4811448B2 JP 4811448 B2 JP4811448 B2 JP 4811448B2 JP 2008280701 A JP2008280701 A JP 2008280701A JP 2008280701 A JP2008280701 A JP 2008280701A JP 4811448 B2 JP4811448 B2 JP 4811448B2
- Authority
- JP
- Japan
- Prior art keywords
- sample
- wafer
- ion beam
- extracted
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本願は、半導体装置などの電子部品製造方法、この電子部品製造方法を実現するための
試料作製装置に関する。
The present application relates to a method for manufacturing an electronic component such as a semiconductor device, and a sample preparation device for realizing the method for manufacturing the electronic component.
メモリやマイクロコンピュータなど半導体装置、ハードディスクの磁気ヘッドなど電子
部品の製造においては、良品を淀みなく生産し続けることが求められる。生産個数が大量
であるため、ある工程での不良発生が製品歩留りの低下や生産ラインの停止に直接つなが
り、採算に大きく影響する。しかし、全く不良品が発生せずに生産できることは稀で、あ
る程度の不良品は必ず発生するため、欠陥や異物、加工不良を如何に早期に発見し、その
対策を如何に早くするかが大きな課題となる。このため例えば、半導体装置の製造現場で
は、特定のプロセス後やデバイス完成後には入念な検査が行なわれ不良品の撲滅と不良箇
所の原因追及に注力している。実際の製造工程では、ウェーハの場合、完成後のウェーハ
の広範囲を隈無く検査して、回路パターンの欠陥や異物など異常箇所があればそのデバイ
スを廃棄したり、異常原因を追及して対策する方法が行なわれる。
In the manufacture of electronic components such as semiconductor devices such as memories and microcomputers, and magnetic heads of hard disks, it is required to continue to produce good products without hesitation. Since the number of products produced is large, the occurrence of defects in a certain process directly leads to a decrease in product yield and production line shutdown, greatly affecting profitability. However, since it is rare that the product can be produced without any defective product, and a certain amount of defective product is always generated, how to detect defects, foreign matter, processing defects early, and how quickly to take countermeasures is important. It becomes a problem. For this reason, for example, at the manufacturing site of semiconductor devices, careful inspection is performed after a specific process or after the device is completed, and efforts are made to eradicate defective products and to investigate the cause of defective parts. In the actual manufacturing process, in the case of wafers, thoroughly inspect the completed wafer, and if there are abnormal parts such as circuit pattern defects or foreign matter, discard the device or investigate the cause of the abnormality. The method is performed.
上述のような電子部品の製造に関して不良品を出さないように効率よく管理するには、
以下のような解決すべき課題が残されていた。
(1)TEM観察のルーチン化(TEM試料作製の問題点)
通常、試料の外観観察には高分解能の走査型電子顕微鏡(以下、SEMと略記)が用いる
が、半導体の高集積化に伴い、対象物がSEMの分解能では観察できないほど極微細なもの
なっている。SEMに代って観察分解能が高い透過型電子顕微鏡(以下、TEMと略記)に頼らざるを得なくなっている。電子部品製造に当たって、良品を生産し続けるためにはTEMを如何に簡単にルーチン作業として使えるかが要点となるが、TEMをルーチン的に使用するためには解決すべき大きな問題を抱えている。それは試料作製法である。
In order to manage efficiently so as not to produce defective products regarding the manufacture of electronic components as described above,
The following issues to be solved remained.
(1) Routine TEM observation (problem of TEM sample preparation)
Usually, a high-resolution scanning electron microscope (hereinafter abbreviated as SEM) is used to observe the appearance of a sample. However, as semiconductors are highly integrated, the object becomes so fine that it cannot be observed with SEM resolution. Yes. Instead of SEM, a transmission electron microscope (hereinafter abbreviated as TEM) with high observation resolution has to be relied upon. In order to continue producing good products, the key point is how easily TEM can be used as a routine work. However, in order to use TEM routinely, there are major problems that need to be solved. It is a sample preparation method.
従来のTEM試料作製には劈開、切断、機械研削など試料を小片にする作業が伴い、試料
がウェーハの場合は必ず割断せざるを得ない。しかも、研磨、イオンシングなど熟練と時
間を要する作業が続く。たとえ、試料形状ができ上がっても、注目するピンポイント部分
を的確に捉えて、所望の観察が出来る確率は非常に小さかった。
Cleaving the conventional TEM sample preparation, cutting, and sample such as mechanical grinding with the task of the small pieces, always cleaving forced if the sample is a wafer. Moreover, work that requires skill and time, such as polishing and ion singing, continues. Even if the sample shape was completed, the probability that the pinpoint portion of interest was accurately captured and desired observation was very small.
最近では集束イオンビーム(以下、FIBと略す)加工を利用する例がある。これは、ダ
イシング装置を用いてウェーハ等の試料から観察すべき領域を含むおおよそ3×0.1×0.5m
m(0.5mmはウェーハの厚み)短冊状ペレットを切り出す。この短冊状ペレットの一部を薄壁状にFIB加工してTEM試料とする。FIB加工されたTEM観察用の試料の断面形状は逆T字形状であったり、L字形状の場合もあり種々変形もあるが、基本とするところは短冊状の試験片の一部がTEM観察用に薄いウォール状に加工してあることにある。この方法によって、所望の観察部をμmレベルで位置出しすることが可能になったが、やはりウェーハを割断しなければならない。
Recently, there is an example using focused ion beam (hereinafter abbreviated as FIB) processing. This is approximately 3 x 0.1 x 0.5 m including the area to be observed from the sample such as a wafer using a dicing machine.
m (0.5mm is the thickness of the wafer) Cut out strip-shaped pellets. A part of this strip-shaped pellet is FIB processed into a thin wall to obtain a TEM sample. The cross-sectional shape of the FIB-processed TEM observation sample may be an inverted T-shape or an L-shape, and may be variously modified. This is because it is processed into a thin wall shape. Although this method makes it possible to locate a desired observation portion at the μm level, the wafer must still be cleaved.
このように、TEMを製造途中のある工程での仕上がりを監視するための手段として用い
るのは観察分解の面で利点は大きいが、TEM試料作製の関係でたった数箇所の検査のため
に割断し、ウェーハの破片は次のプロセスでは使えず廃棄処分とならざるを得ない。この
ように高価な大口径ウェーハで、しかもそれまでに施したプロセスを無駄にしなければな
らず非常に不経済であった。例えば、図2は従来のプロセスにおける投入されるウェーハ
と、各工程での検査に際してウェーハが減少していく様子を示している。プロセスs1から
プロセスs11に至る間に例えばプロセスs3、s6、s8、s11の後4回の検査を行なったとする
と、検査の度にウェーハ1枚を消費するため、検査用ウェーハ16A、16B、16C、1
6Dとしてロットから抜き取るため、初期ロット15が例えば10枚とすると最終的なロ
ット15’Dの枚数は6枚になってしまう。つまり、検査回数が多いと、最終的な取得ウ
ェーハは減少してしまい良品部品の取得の歩留の低下を招いていた。
As described above, using TEM as a means to monitor the finish of a process in the middle of manufacturing has great advantages in terms of observation and decomposition, but it is cleaved for only a few inspections in relation to TEM sample preparation. The wafer fragments cannot be used in the next process and must be disposed of. Such an expensive large-diameter wafer is very uneconomical because the processes performed so far must be wasted. For example, FIG. 2 shows a state in which wafers are charged in a conventional process and the number of wafers is reduced during inspection in each process. For example, if four inspections are performed after the processes s3, s6, s8, and s11 from the process s1 to the process s11, since one wafer is consumed for each inspection, the inspection wafers 16A, 16B, 16C, 1
Since 6D is extracted from the lot, if the
これに対して、ウェーハを分断することなく試料作製できる方法がある。この方法は、
特開平05−52721号公報に『試料の分離方法及びこの分離方法で得た分離試料の分
析方法』が開示されている。この方法は図2に示すように、まず、試料20の表面に対し
FIB29が直角に照射するように試料20の姿勢を保ち、試料上でFIB29を矩形に走査させ、試料表面に所要の深さの角穴21を形成する(図3(a))。次に、試料表面に対するFIBの軸が約70°傾斜するように試料を傾斜させ、底穴22を形成する。試料の傾斜角の変更は、試料ステージ(図示せず)によって行われる(図3(b))。試料の姿勢を変更し、試料の表面がFIBに対して再び垂直になるように試料を設置し、切り欠き溝23を形成する(図2(c))。マニピュレータ(図示せず)を駆動し、マニピュレータ先端のプローブ54の先端を、試料20を分離する部分に接触させる(図3(d))。ガスノズル25から堆積性ガス26を供給し、 FIBをプローブの先端部を含む領域に局所的に照射し、イオンビームアシストデポジション膜(以下、デポ膜27と略す)を形成する。接触状態にある試料の分離部分とプローブ24の先端はデポ膜26で接続される(図3(e))。 FIB29で残りの部分を切り欠き加工し(図3(f))、試料20から分離試料28を切り出す。切り出された分離試料28は、接続されたプローブ24で支持された状態になる(図3(g))。この分離試料28を、上記第2の従来手法と同様にFIBで加工し、観察しようとする領域をウォール加工するとTEM試料(図示せず)となる。ウェーハなど試料から所望の解析領域を含む微小試料片を、FIB加工と微小試料の搬送手段を駆使して分離する方法である。この方法で分離した微小試料を各種解析装置に導入することで解析することができる。しかし本方法は、微小試料を分離するために試料を約70°も大きく傾斜させてFIBを斜め照射している。FIBの集束性から要求される対物レンズと試料との間隔を考慮すると、このような大傾斜はFIB性能を悪化させてしまい、満足な加工が出来ないと予想される。通常用いられているFIB装置性能を維持するには60°程度が限度である。また、直径300mmなど大口径ウェーハ用試料ステージを70°も大きく傾斜させることは、機械的に非常に困難である。たとえ70°の大傾斜が可能としても摘出試料の底面は70°の傾斜を持ち、水平面の試料ホルダに設置すると、本来の試料表面は試料ホルダ面に対して20°も傾斜しており、表面に対してほぼ垂直な断面やウォ−ルを形成することが困難となる。試料基板の表面に対しほぼ垂直な断面やウォールを形成するためには、底面の傾斜を小さくして底面を表面に平行に近くすることが必須で、そのためには試料傾斜をさらに大きくしなければならず、これは上述の装置上の制約からさらに困難になるという問題点を有している。
On the other hand, there is a method capable of producing a sample without dividing the wafer. This method
Japanese Patent Application Laid-Open No. 05-52721 discloses a “sample separation method and a method for analyzing a separated sample obtained by this separation method”. In this method, as shown in FIG.
The posture of the sample 20 is maintained so that the FIB 29 irradiates at a right angle, and the FIB 29 is scanned in a rectangular shape on the sample to form a
このようなことから、良品部品の取得の歩留向上のために、ウェーハを切断することな
く、しかも試料作製装置として実現性のある装置構成で、解析領域を摘出できてTEMを始
め各種解析向きの試料に加工できる作製方法が確立されることが望まれていた。
(2)モジュールプロセスと逐一検査
電子部品の製造において、最終段階で良不良の判定をしていると、不良発生時に発生原
因を追及することが困難で、たとえ原因が明らかになっても途中のプロセス条件を見直し
た対策品を作り終えるまでに多大の時間と手間を要する。反対に、早期良品の製品化を実
現するためには逐一モニタ、検査することが好ましいが、各プロセス毎、全プロセスに渡
って逐一検査していると検査時間に膨大な時間を要するとともに、検査装置が膨大な数と
なり、安価で早期良品製品化の目的には反する。
For this reason, in order to improve the yield of non-defective parts acquisition, it is possible to extract the analysis area without cutting the wafer and with a feasible device configuration as a sample preparation device, suitable for various analysis including TEM. It has been desired to establish a manufacturing method that can be processed into a single sample.
(2) Module process and step-by-step inspection In the manufacturing of electronic components, if the quality is judged at the final stage, it is difficult to investigate the cause of the failure when it occurs. It takes a lot of time and effort to complete a countermeasure product with a revised process condition. On the other hand, it is preferable to monitor and inspect each product in order to realize the early commercialization of good products. However, if each process is inspected one by one for every process, the inspection time will be enormous, and the inspection will take place. The number of devices is enormous, and it is contrary to the objective of making a good product at a low price early.
そこで、全プロセスを数個(2個以上10個以内程度)のグループ(モジュール)に分
割し、そのモジュールのプロセスが完了したウェーハロットの中の1枚を検査する。しか
し、従来のように、各検査ごとにウェーハを割段して検査していると、最終工程で得られ
るウェーハはわずかになってしまう。例えば、1ロット10枚として全工程中にモニタ箇
所が5回あれば、最終工程に残るウェーハ枚数は多くとも5枚である。この5枚のウェー
ハの中から良品のチップを選別するため、初期の10枚のウェーハに対して最終的に得ら
れる良品チップの割合(歩留)は非常に低苦なってしまう。しかし、本願によるデバイス
製造方法によると、上記(1)の新規な方式を採用するため、1ロット10枚のウェーハ
は最終工程まで残り、途中の検査によって完全に使えないチップはわずか数チップで済む
。検査するウェーハはロット内で特定しておき、検査するチップの特定しておくと検査に
よって破損するチップは最低限の数個で済む。この数個の具体的数値は、製造現場によっ
て異なり、例えばウェーハ内の任意の一箇所でよいと判断すれば一箇所手済むし、ウェー
ハ面内分布の影響を常にチェックしなければならないと判断するならウェーハ中心部と周
辺部90°ピッチで4箇所の5箇所となる。
このように、検査に必要な箇所、個数、およびそれらの検査に要する時間などを考慮したライン管理者の判断に依存する。
Therefore, the whole process is divided into several groups (modules) of two (about two or more and less than ten), and one of the wafer lots for which the process of the module is completed is inspected. However, if the wafer is divided and inspected for each inspection as in the prior art, the number of wafers obtained in the final process will be small. For example, if 10 lots are used and there are 5 monitoring locations in the entire process, the number of wafers remaining in the final process is at most 5. Since the good chips are selected from the five wafers, the ratio (yield) of the good chips finally obtained with respect to the initial ten wafers becomes very low. However, according to the device manufacturing method according to the present application, since the new method of (1) is adopted, 10 wafers per lot remain until the final process, and only a few chips can be completely unusable due to an intermediate inspection. . The wafer to be inspected is specified in the lot, and if the chip to be inspected is specified, a minimum of several chips are damaged by the inspection. These specific numerical values differ depending on the manufacturing site. For example, if it is determined that one arbitrary position in the wafer is sufficient, it is determined that one place is sufficient, and the influence of the distribution in the wafer plane must always be checked. If this is the case, there will be five locations, four at the wafer central portion and the peripheral portion at 90 ° pitch.
Thus, it depends on the judgment of the line manager in consideration of the location and number required for the inspection, and the time required for the inspection.
なお、ウェーハから検査すべきデバイスを抜き取って検査モニターを行なう方法として
、特開平4-111338号公報『デバイス打ち抜き検査モニター法を用いたデバイス製
造方法』がある。本特開平4-111338号公報は検査モニター用基板から部分的に単
位デバイスを打抜き、この打抜いたデバイスを用いてプロセスの検査モニターを行なう方
法である。この方法の特徴は、検査すべきデバイス部分を基板を貫通するように打抜くこ
とにある。従って、打抜かれた基板には貫通孔が残る。しかし、このような貫通孔を有し
たままのウェーハに対して、半導体プロセスを施せないのは勿論のこと、例え、この公知
例内に記載されているような打抜き場所にダミーの単位デバイスを戻したとしても、サブ
ミクロンの加工を行なう半導体製造に耐えうるように空隙なく打抜き場所を平滑に戻すこ
とは不可能であることは、半導体製造に関わる当業者なら容易に判断できる。
Incidentally, as a method for performing an inspection monitor by extracting a device to be inspected from a wafer, there is "Japanese Patent Laid-Open No. 4-111338" Device manufacturing method using device punching inspection monitor method ". Japanese Patent Laid-Open No. 4-111338 discloses a method in which a unit device is partially punched from an inspection monitor substrate, and a process inspection monitor is performed using the punched device. The feature of this method is that a device part to be inspected is punched out through the substrate. Accordingly, a through hole remains in the punched substrate. However, a semiconductor process cannot be performed on a wafer having such a through-hole, for example, a dummy unit device is returned to a punching place as described in this known example. Even so, it can be easily determined by those skilled in the art of semiconductor manufacturing that it is impossible to return the punching place without a gap so as to withstand semiconductor manufacturing with submicron processing.
上述の問題点に鑑み、本願の第1の目的は、材料を評価のために無駄に消費しない新た
な電子部品製造方法を提供することにあり、また、第2の目的は上記第1の目的を達成す
るための電子部品製造システムを提供することにある。
In view of the above problems, a first object of the present application is to provide a new electronic component manufacturing method that does not waste materials for evaluation, and a second object is to provide the first object. An object of the present invention is to provide an electronic component manufacturing system for achieving the above.
このように、プロセスの進捗度を監視するにあたり、ウェーハに大きな凹凸を発生する
こと無く、素子が存在するウェーハ表面からわずか数μmから10μm程度の部分を摘出して、これを各種解析手段に適合する形状に加工することが好ましいが、特開平05−52721号公報ような試料作製装置が法外な負担を持たせることは、装置コストの上昇と装置性能の低下とを招いてしまう。そこで、ウェーハを割断することなく、表面からわずか数μmから数十μm程度の部分を、試料作製装置の構造に大きな負荷を与えること無く摘出できる本願の一部である新規な微小試料(マイクロサンプル)の作製技術を適用し、また、製造プロセスを見直して一連のプロセスに対して逐次、ウェーハを割断することなく評価する技術を採用することが上記課題を解決する道である。つまり、本願による電子部品製造方法のポイントは、(イ)ウェーハから数十μm程度のマイクロサンプルを摘出して、これをTEMを始め各種の解析手段に最適な試料に加工するマイクロサンプリング法を用いる点、また、(ロ)電子部品を製造する全プロセスを数個のグループに分け、従来の連続したプロセスを複数個一括して評価する新たな評価方法を用いる点にある。つまり、モジュールプロセスという概念を取り入れる。
即ち、モジュールプロセスとは、製造しようとする電子部品のうちある部分が形としてまとまる一連の複数のプロセスを指す。類似する電子部品を製造する際、全プロセスが全て同じことはないが、頻繁に繰り返されたり、部分的に共通なプロセスが連続する場合がある。その一連のプロセスをモジュール化しておくと、モジュールとして汎用性があり、他の部品の製造にも適用できる。図4において、電子部品の製造プロセスがプロセスs1からプロセスs11まで連続しているとする。実際にはもっと多くのプロセスを通過するが、ここでは省略している。図4は、プロセスs1からプロセスs4までのグループをモジュールプロセスm1とし、以下、プロセスs4からプロセスs5までをモジュールプロセスm2、プロセスs6からプロセスs8までをモジュールプロセスm3、プロセスs9からプロセスs11までをモジュールプロセスm4とした例である。なお、上記(イ)については、下記実施の形態例3において詳述する。
As described above, when monitoring the progress of the process, a portion of only a few μm to 10 μm is extracted from the surface of the wafer where the elements are present without generating large irregularities on the wafer, and this is adapted to various analysis means. Although it is preferable to process into the shape to which it is applied, if the sample preparation apparatus as disclosed in Japanese Patent Laid-Open No. 05-52721 imposes a prohibitive burden, the apparatus cost increases and the apparatus performance decreases. Therefore, a novel micro sample (micro sample) which is a part of the present application that can extract a portion of only several μm to several tens of μm from the surface without crushing the wafer without giving a large load to the structure of the sample preparation device. The above-mentioned problems are solved by applying the manufacturing technology of (2) and adopting a technique for reassessing the manufacturing process and evaluating the wafer sequentially for a series of processes without cleaving the wafer. In other words, the point of the electronic component manufacturing method according to the present application is (a) using a microsampling method in which a microsample of about several tens of μm is extracted from a wafer and processed into a sample most suitable for various analysis means including TEM. In addition, (b) the whole process for manufacturing electronic components is divided into several groups, and a new evaluation method for evaluating a plurality of conventional continuous processes at once is used. In other words, the concept of modular process is adopted.
That is, the module process refers to a series of processes in which a part of an electronic component to be manufactured is collected. When manufacturing a similar electronic component, the entire process is not all the same, but may be repeated frequently or a partially common process may continue. If the series of processes is modularized, the module has versatility and can be applied to the production of other parts. In FIG. 4, it is assumed that the electronic component manufacturing process is continuous from process s1 to process s11. Actually, it goes through more processes, but it is omitted here. In FIG. 4, a group from process s1 to process s4 is a module process m1, and hereinafter, process s4 to s5 is module process m2, process s6 to process s8 is module process m3, and process s9 to process s11 are modules. This is an example of process m4. The above (a) will be described in detail in the third embodiment below.
つまり、上記第1の目的を実現するためには、具体的には、
(1)試料に複数の加工プロセスを施して電子部品を形成する電子部品製造方法であって
、加工プロセスの終了時に上記試料の一部表面を摘出し、上記一部表面に対して上記加工
プロセスでの加工の進捗をモニタまたは検査または解析のうちの少なくともいずれかを行
なう工程を含む電子部品製造方法、または、(2)試料に複数の加工プロセスを施して電子部品を形成する電子部品製造方法であって、予め定めた連続した複数の加工プロセスの終了時に上記試料の一部表面を摘出し、上記一部表面に対して上記連続した加工プロセスでの加工の進捗をモニタまたは検査または解析のうちの少なくともいずれかを行なう工程を含む電子部品製造方法、または、(3)試料に複数の加工プロセスを施して電子部品を形成する電子部品製造方法であって、予め定めた特定の加工プロセスの終了時に上記試料の一部表面を摘出し、上記一部表面に対して上記特定の加工プロセスまでの加工の進捗をモニタまたは検査または解析のうちの少なくともいずれかを行なう工程を含む電子部品製造方法、または、(4)試料に複数の加工プロセスを施して電子部品を形成する電子部品製造方法であって、上記電子部品の完成までの全加工プロセスを連続した複数の上記加工プロセスからなる複数のモジュールプロセスに分割し、上記モジュールプロセスの終了時に上記試料の一部表面を摘出し、上記一部表面に対して上記モジュールプロセスでの加工の進捗をモニタまたは検査または解析のうちの少なくともいずれかを行なう工程を含む電子部品製造方法、または、(5)複数個の試料をロットとして上記各試料に複数の加工プロセスを施して電子部品を形成する電子部品製造方法であって、上記電子部品の完成までの全加工プロセスを、連続した複数の上記加工プロセスからなる複数のモジュールプロセスに分割し、上記各モジュールプロセスの終了のたびに上記ロット内の特定試料の一部表面を摘出し、上記一部表面に対して上記モジュールプロセスでの加工の進捗をモニタまたは検査または解析のうちの少なくともいずれかを行なう工程を含む電子部品製造方法を用いればよい。
また、上記(1)から(5)のいずれかにおいて、(6)上記試料はシリコン半導体ウェーハ、エピタキシャル成長シリコンウェーハ、基板に形成されたシリン薄膜を有するウェーハ、化合物半導体ウェーハ、磁気ヘッド集積ウェーハのうちのいずれかであるか、または、(7)上記電子部品は、シリコン半導体装置、化合物半導体装置、磁気記録再生用ヘッド、光磁気記録再生用ヘッドのうちのいずれかであるか、または、(8)上記試料の一部表面を摘出する工程が、エネルギビームの照射による上記試料の除去と、摘出する試料の搬送部への付着とを少なくとも含む工程であるか、または、(9)上記検査は予め定めた箇所について形状、寸法、元素分布、元素濃度、不純物分布、不純物濃度のうち少なくともいずれかの実測と、予め定めた基準とを比較して上記モジュールプロセスの良不良を判断する方法か、または、(10)上記検査は透過型電子顕微鏡、走査型透過電子顕微鏡、走査型電子顕微鏡もしくは走査型プローブ顕微鏡のうちの少なくともいずれかを用いるか、または、(11)上記モニタは予め定めた箇所について、電子ビーム、イオンビーム、X線、レーザ光のうちの少なくともいずれかを照射して得られる物理数と、予め定めた基準と逐一比較して上記モジュールプロセスの達成度を把握するか、または、(12)上記解析は、電子ビーム、イオンビーム、X線の少なくともいずれかを用いて元素分析し、予め定めた基準の元素分布または元素濃度、不純物分布、不純物濃度のうち少なくともいずれと比較して良不良を判断するか、または、(13)上記解析は、予め定めた箇所について予め定めた基準の形状、寸法、元素分布、元素濃度、不純物分布、不純物濃度のうち少なくともいずれかを外れた原因を解明するか、または、(14)上記モニタまたは検査または解析のうちの少なくともいずれかを行なう工程において得たデータは、少なくとも計算処理機に保存するか、または、(15)上記一部表面を摘出した領域を上記計算処理機に記憶し、上記全加工プロセス終了後に、上記一部表面を摘出した領域を含む電子部品を除外する方法か、または、(16)上記一部表面を摘出際に、イオン源による汚染を防止するためにイオン源として希ガス特にArガスが用いられる。このガスはガリューム(Ga)とは異なり金属ともならないため汚染源になりずらい。このイオン源を用い摘出したもとの基板を対象のモジュールプロセスに投入する方法であってもよい。
また、上記(3)における上記特定のプロセスは、特に、(17)上記試料に開孔を設け
るエッチング工程であるか、(18)上記試料の少なくとも一部に膜を設けるか、開孔部を埋める成膜工程であってもよい。
さらに、上記(4)または(5)における上記モジュールプロセスの一つは、(19)シリコン半導体メモリプロセスにおけるゲート電極作製完了までの一連のプロセスであるか、または、(20)シリコン半導体メモリプロセスにおけるゲート電極作製完了以降、シリコン基板と接続するプラグ電極作製完了までの一連のプロセスであるか、または、(21)シリコン半導体メモリプロセスにおける金属配線形成の一連のプロセスであってもよい。また、上記(1)から(5)のいずれかにおける上記モニタまたは検査または解析のうちの少なくともいずれかを行なう工程は、
(22)半導体デバイスにおけるコンタクトホールの断面形状の評価を行なう工程である
か、または、(23)半導体デバイスにおけるゲート酸化膜の評価を行なう工程であるか、または、(24)半導体デバイスにおける単一トランジスタの動作特性の評価を行なう工程であってもよい。
さらに、特に、(25)上記(8)において、上記エネルギビームが、集束イオンビーム、投射イオンビーム、電子ビーム、レーザービームの少なくともいずれかであればよく、(26)上記(15)において、上記計算処理機に保存した上記データと、あらかじめ定めた基準とを比較して上記基準を満足しない場合、上記計算処理機は対象とする上記モジュールプロセスの加工条件を修正するように命令を下す工程を伴ってもよい。
In other words, in order to achieve the first object, specifically,
(1) An electronic component manufacturing method for forming an electronic component by subjecting a sample to a plurality of processing processes, wherein a part of the surface of the sample is extracted at the end of the processing process, and the processing process is performed on the part of the surface. Electronic component manufacturing method including a step of performing at least one of monitoring, inspection, or analysis of the progress of processing in the semiconductor device, or (2) an electronic component manufacturing method of forming an electronic component by subjecting a sample to a plurality of processing processes The partial surface of the sample is extracted at the end of a plurality of predetermined continuous processing processes, and the progress of the processing in the continuous processing process is monitored, inspected or analyzed for the partial surface. An electronic component manufacturing method including a step of performing at least one of them, or (3) an electronic component manufacturing method in which a plurality of processing processes are performed on a sample to form an electronic component. Then, at the end of a predetermined specific processing process, a part of the surface of the sample is extracted, and the progress of processing up to the specific processing process is monitored, inspected or analyzed at least for the partial surface. An electronic component manufacturing method including a process for performing any of the above, or (4) an electronic component manufacturing method in which a plurality of processing processes are performed on a sample to form an electronic component, and the entire processing process until the completion of the electronic component is performed. Divided into a plurality of module processes consisting of a plurality of the above-mentioned machining processes, and a part of the surface of the sample is extracted at the end of the module process, and the progress of machining in the module process is monitored on the part of the surface Or an electronic component manufacturing method including a step of performing at least one of inspection and analysis, or (5) a plurality of samples as lots An electronic component manufacturing method for forming an electronic component by subjecting each sample to a plurality of processing processes, wherein the entire processing process until completion of the electronic component is a plurality of module processes comprising a plurality of continuous processing processes. Each time the module process is completed, a partial surface of the specific sample in the lot is extracted, and the progress of processing in the module process is monitored, inspected or analyzed for the partial surface. An electronic component manufacturing method including a step of performing at least one of the above may be used.
In any one of the above (1) to (5), (6) the sample is a silicon semiconductor wafer, an epitaxially grown silicon wafer, a wafer having a silicon thin film formed on a substrate, a compound semiconductor wafer, or a magnetic head integrated wafer. Or (7) the electronic component is any one of a silicon semiconductor device, a compound semiconductor device, a magnetic recording / reproducing head, and a magneto-optical recording / reproducing head, or (8) ) The step of extracting a part of the surface of the sample is a step including at least removal of the sample by irradiation with an energy beam and adhesion of the sample to be extracted to the transport unit, or (9) Measure at least one of shape, size, element distribution, element concentration, impurity distribution, impurity concentration for a predetermined location, Or (10) the inspection is performed by a transmission electron microscope, a scanning transmission electron microscope, a scanning electron microscope, or a scanning probe microscope. Or (11) a physical number obtained by irradiating at least one of an electron beam, an ion beam, an X-ray, and a laser beam at a predetermined location; The degree of achievement of the module process is ascertained by comparing with a set standard one by one, or (12) the analysis is performed by elemental analysis using at least one of an electron beam, an ion beam, and an X-ray. Whether the quality is good or bad compared with at least one of the reference element distribution or element concentration, impurity distribution, impurity concentration, or (13) Analyzing is to elucidate the cause of deviating at least one of a predetermined reference shape, dimension, element distribution, element concentration, impurity distribution, impurity concentration at a predetermined location, or (14) the monitor or Data obtained in the step of performing at least one of inspection or analysis is stored in at least a computer, or (15) an area where the partial surface is extracted is stored in the computer, After completion of the whole processing process, the electronic part including the region where the partial surface is extracted is excluded, or (16) When the partial surface is extracted, the ion source is used to prevent contamination by the ion source. A rare gas, particularly Ar gas, is used. Unlike gallium (Ga), this gas is not a metal, so it is difficult to become a source of contamination. A method may be used in which the original substrate extracted using this ion source is put into a target module process.
In addition, the specific process in (3) is, in particular, (17) an etching process in which an opening is provided in the sample, or (18) a film is provided in at least a part of the sample, or an opening is formed. It may be a film forming process to fill.
Further, one of the module processes in the above (4) or (5) is a series of processes up to the completion of gate electrode production in the (19) silicon semiconductor memory process, or (20) in the silicon semiconductor memory process. It may be a series of processes from the completion of the production of the gate electrode to the completion of the production of the plug electrode connected to the silicon substrate, or (21) a series of processes for forming the metal wiring in the silicon semiconductor memory process. In addition, the step of performing at least one of the monitor or inspection or analysis in any one of (1) to (5) above,
(22) a step of evaluating the cross-sectional shape of the contact hole in the semiconductor device, or (23) a step of evaluating the gate oxide film in the semiconductor device, or (24) a single step in the semiconductor device. It may be a step of evaluating the operating characteristics of the transistor.
Further, in particular, (25) in (8), the energy beam may be at least one of a focused ion beam, a projected ion beam, an electron beam, and a laser beam. (26) In (15) above, If the above-mentioned data stored in the computer is compared with a predetermined standard and does not satisfy the above-mentioned standard, the computer will issue a command to modify the processing conditions of the target module process. It may be accompanied.
また、上記第2の目的を達成するためには、(27)集束イオンビームの照射光学系と、上記集束イオンビームの照射によってウェーハから発生する二次粒子を検出する二次粒子検出器と、上記ウェーハを載置する試料ステ−ジと、上記ウェーハの一部表面を分離した摘出試料を別の部材に移し変える移送部とを少なくとも有する構成であればよい。特に、(28)上記(27)における、上記搬送部は、XYZ軸方向に移動可能な機構と、摘出する試料に接触する針状部材とから構成されることでよい。 In order to achieve the second object, (27) a focused ion beam irradiation optical system, a secondary particle detector for detecting secondary particles generated from the wafer by the focused ion beam irradiation, What is necessary is just a structure which has at least the sample stage which mounts the said wafer, and the transfer part which transfers the extraction sample which isolate | separated the partial surface of the said wafer to another member. In particular, (28) In the above (27), the transport unit may be configured by a mechanism that can move in the XYZ axis directions and a needle-shaped member that contacts the sample to be extracted.
本願による電子部品製造方法を用いることで、ウェーハを割断することなく評価でき、
高価なウェーハを無駄にすることはない。ひいては、電子部品の製造歩留りが向上する。
By using the electronic component manufacturing method according to the present application, it can be evaluated without cleaving the wafer,
There is no waste of expensive wafers. As a result, the manufacturing yield of electronic components is improved.
本願による電子部品製造方法の実施の形態例は、試料に複数の加工プロセスを施して電
子部品を形成する電子部品製造方法において、加工プロセスにおいて上記試料の基板表面
を含む一部を摘出し、上記基板表面を含む一部に対して上記加工プロセスでの加工の進捗
をモニタまたは検査または解析のうちの少なくともいずれかを行なう工程と、基板表面を
含む一部除去した後、基板を更に加工プロセスへ戻し回路パターンを製造する方法にある
。
<実施形態例1>
本実施例は、本願による電子部品製造方法の基本的な流れをウェーハの流れと共にを図
1を用いて説明する。
モジュールプロセスm1に投入されたロット1は、モジュールプロセスm1の完了後、ロット1のうち所定の枚数を検査用試料2として選別し、残された試料3は待機する。選別した検査用試料2から検査すべき箇所4をマイクロサンプル5として摘出する。微小試料5を摘出された検査用試料2は再び上記残された試料3に組み込まれ、ロット1Aとして次のモジュールプロセスm2に投入する。ここで、マイクロサンプル5は各種解析装置6に対応できるように加工を施し、経路fを通って解析装置6に送り、マイクロサンプル5の注目する部分を解析する。解析結果は計算処理機7に送りデータベースとして保存する。蓄えられたデータベースは必要に応じて通信経路hを通ってモジュールプロセスm1もしくはモジュールプロセスm2に伝達し、プロセス条件の変更などの指令を行なう。このように、モジュールプロセスm1からモジュールプロセスm2に至る間に、ウェーハは経路a、b、c、dを経て、その間、解析すべき微小試料が摘出されることが大きな特徴である。また、検査によって試料が減少することはなく、モジュールプロセスm1に投入するロット1とモジュールプロセスm2に投入するロット1の試料数は同じである。なお、マイクロサンプル5の摘出方法(経路e)については、下記実施例2で詳述する。図中、符号ma、mbはモジュールプロセス間の経路を示している。
An embodiment of an electronic component manufacturing method according to the present application is an electronic component manufacturing method in which a plurality of processing processes are performed on a sample to form an electronic component. In the processing process, a part including the substrate surface of the sample is extracted, The step of monitoring or inspecting or analyzing the progress of the processing in the above-described processing process on a part including the substrate surface and the part including the substrate surface are removed, and then the substrate is further processed. There is a method of manufacturing a return circuit pattern.
<
In this embodiment, the basic flow of the electronic component manufacturing method according to the present application will be described together with the flow of the wafer with reference to FIG.
The
以上は、基本的なフローを説明したが、ここでは全モジュールプロセスフローについて
図5を用いて説明する。
図5において、符号s21、s22、s23、s24は各モジュールプロセスである。まず最初、モジュールプロセスs21に投入される1ロット40のウェーハ枚数をここでは例えば10枚とする。ステップs21を完了したロットは1枚を検査用ウェーハ41Aと残りのウェーハ群42Aに分けて(経路a)、検査用ウェーハ41Aを試料作製装置(図示せず)に送り(経路b)、その検査用ウェーハ41Aからμmレベルのマイクロサンプル43Aを摘出する。摘出されたウェーハ41Aはもとのウェーハ群42Aと併せるか、他のウェーハ群と併せてロット40Aとして(経路c)次のモジュールプロセスm22に送る。この時のロット40Aは、ウェーハ41Aを割断せずに試料作製したため、もとのロット40と枚数は同じである。つまり、モジュールプロセスを完了してそのうちの1枚を検査用に割り当てても、ロットの枚数を減少させることなく、次のモジュールプロセスm22に送ることができる。一方、摘出したマイクロサンプル43Aは試料作製装置において各種解析装置、例えばTEMに適合する解析試料44Aに加工し(経路d)、各種解析、例えばTEM観察する。このときの観察形状など解析データは共通の計算処理機(図示せず)に送り保存すると共に、プロセスm21でのプロセス条件の最適化や変動の修正のために用いる。
The basic flow has been described above. Here, the entire module process flow will be described with reference to FIG.
In FIG. 5, reference numerals s21, s22, s23, and s24 denote module processes. First, the number of wafers in one
以下、モジュールプロセスm22完了後のウェーハの流れは、上記モジュールプロセスm21完了後のウェーハの流れと同じで、上記ウェーハ41Aの変わりに41B、41C、41D、ウェーハ群42Aの変わりに42B、42C、42D、マイクロサンプル43Aの代りに43B、43C、43D、解析試料44Aの代りに44B、44C、44Dと読み代えることで全工程が理解できる。このようなプロセスによって電子部品の全製造プロセスが完了する。
Hereinafter, the wafer flow after completion of the module process m22 is the same as the wafer flow after completion of the module process m21. 41B, 41C, 41D instead of the
この全プロセスにおいて、各モジュールプロセスの完成度を検査する工程があり、ある
モジュールプロセスにおいて不良部が発見されると、その情報は即時、このプロセスを管
理する計算処理機(図1の符号7)に送信され、該当モジュールプロセスの該当プロセス
の条件を修正するように命令が送信され、プロセス条件の修正によって不良部発生の改善
が図られる。また、検査箇所はウェーハを割断することなく得られ、摘出されたウェーハ
は次のプロセスに導入されるため、全モジュールプロセスが完了した後も、ウェーハのロ
ット40Dの枚数は最初のロット40と変りはなく、ウェーハを無駄に廃棄することは無
くなり、経済的効果は大きい。
In all the processes, there is a step of inspecting the completeness of each module process. When a defective part is found in a certain module process, the information is immediately calculated by a computer (
なお、ウェーハ41からマイクロサンプル43を摘出して各種解析装置に適合するサン
プルに加工する試料作製方法については実施例2で、また、試料作製装置については実施
例3で説明する。
<実施形態例2>
本実施例では、ウェーハの所定の場所からマイクロサンプルを摘出して各種分析装置に
適合する試料に加工する方法について説明する。
A sample preparation method for extracting the microsample 43 from the wafer 41 and processing it into a sample suitable for various analysis apparatuses will be described in Example 2, and the sample preparation apparatus will be described in Example 3.
<
In this embodiment, a method for extracting a micro sample from a predetermined location on a wafer and processing it into a sample suitable for various analyzers will be described.
試料基板から微小試料を摘出するためには、微小試料を基板から分離することが必須で
、摘出試料の底面となる面と基板との分離工程が伴う。特開平05−52721号公報に
示されたFIBによる分離法では、基板表面に対し斜方向からFIBを入射させて加工するため、摘出した試料片の底面には、分離時のイオンビーム入射角と加工アスペクト比からなる傾斜が付く。公知例では、分離する(底穴を形成する)ために試料を約70°も大きく傾斜させている。
In order to extract a micro sample from a sample substrate, it is essential to separate the micro sample from the substrate, which involves a process of separating the surface that becomes the bottom surface of the extracted sample from the substrate. In the separation method using FIB disclosed in Japanese Patent Application Laid-Open No. 05-52721, since the FIB is incident on the substrate surface from the oblique direction and processed, the ion beam incident angle at the time of separation and the bottom surface of the extracted sample piece are A slope consisting of the processing aspect ratio is added. In the known example, the sample is tilted as much as about 70 ° in order to separate (form a bottom hole).
FIBの集束性から要求される対物レンズと試料との間隔を考慮すると、このような大傾
斜はFIB性能を悪化させてしまい、満足な加工が出来ないと予想される。通常用いられて
いるFIB装置性能を維持するには60°程度が限度である。また、直径300mmなど大口径ウェーハ用試料ステージを70°も大きく傾斜させることは、機械的に非常に困難である。たとえ70°の大傾斜が可能としても摘出試料の底面は70°の傾斜を持ち、水平面の試料ホルダに設置すると、本来の試料表面は試料ホルダ面に対して20°も傾斜しており、表面に対してほぼ垂直な断面やウォ−ルを形成することが困難となる。試料基板の表面に対しほぼ垂直な断面やウォールを形成するためには、底面の傾斜を小さくして底面を表面に平行に近くすることが必須で、そのためには試料傾斜をさらに大きくしなければならず、これは上述の装置上の制約からさらに困難になる。従って、本願が目指すような摘出した試料を別の部材(試料ホルダ)に設置して、他の観察装置や分析装置に導入するためには、垂直断面が形成できる別の分離方法を検討しなければならない。(但し、特開平05−52721号公報では分離した試料は試料ホルダの類に設置することなく、搬送手段のプロ−ブに付けたまま観察する方法であるため、底面の形状は影響しない。)
このような状況から、本願による試料作製方法では試料ステージを極端に大きく傾斜す
ることなく、微小試料を摘出することが実現できる。さらに、摘出試料の厚み(ウォ−ル
の厚み方向と同じ)を薄く加工することができるため、ウォ−ル加工時間が大幅に削減で
きる方法である。
Considering the distance between the objective lens and the sample required from the FIB focusing property, such a large inclination deteriorates the FIB performance, and it is expected that satisfactory processing cannot be performed. In order to maintain the performance of the FIB device that is normally used, the limit is about 60 °. In addition, it is very difficult mechanically to tilt a large-diameter wafer sample stage having a diameter of 300 mm as much as 70 °. Even if a large inclination of 70 ° is possible, the bottom surface of the extracted sample has an inclination of 70 °, and when placed on a horizontal sample holder, the original sample surface is inclined by 20 ° with respect to the sample holder surface. However, it becomes difficult to form a cross section or wall substantially perpendicular to the wall. In order to form a cross section or wall that is almost perpendicular to the surface of the sample substrate, it is essential to reduce the inclination of the bottom surface and make the bottom surface parallel to the surface. To this end, the sample inclination must be increased further. Rather, this becomes more difficult due to the device limitations described above. Therefore, in order to place the extracted sample as intended in this application on another member (sample holder) and introduce it to another observation device or analysis device, another separation method capable of forming a vertical section must be considered. I must. (However, in Japanese Patent Laid-Open No. 05-52721, the separated sample is not placed on a sample holder, but is observed while attached to the probe of the conveying means, so the shape of the bottom surface does not affect.)
Under such circumstances, the sample preparation method according to the present application can realize extraction of a minute sample without tilting the sample stage extremely greatly. Furthermore, since the thickness of the extracted sample (same as the thickness direction of the wall) can be processed thinly, the wall processing time can be greatly reduced.
以下に、本願による試料作製方法の具体的手順を説明する。ここでは、試料の例として
TEM観察すべき試料の作製方法を取り上げ、TEM試料作製すべき箇所のマーキングから最終的なウォール加工まで、すべてFIB装置内で行なう方法を説明する。また、手順を明確にするために以下にいくつかの工程に分割して、図6を用いて説明する。
Below, the specific procedure of the sample preparation method by this application is demonstrated. Here is an example of a sample
A method for preparing a sample to be observed by TEM will be taken up, and a method for performing everything from marking a portion to be prepared for TEM sample to final wall processing in the FIB apparatus will be described. Further, in order to clarify the procedure, it will be described below with reference to FIG.
図6(a):本試料作製方法では、TEM観察領域を含む摘出試料をまず作製するため、試
料基板からの摘出後にTEM観察部であるウォールの形成位置が特定できなくなる危険性が
ある。このため、観察位置を特定するマーキングが必要となる。試料がまだウェーハやチ
ップの状態では、CADデータ等から位置割り出しや光学顕微鏡像、FIBのSIM像からのによる位置確認が可能であるため、最初にウォール形成位置にマーキングする。マーキングは、例えば観察断面を形成する両端にマーク130をFIB加工やレーザ加工等で施す。
FIG. 6A: In this sample preparation method, an extracted sample including a TEM observation region is first prepared, and thus there is a risk that the formation position of the wall that is the TEM observation portion cannot be specified after extraction from the sample substrate. For this reason, marking for specifying the observation position is required. If the sample is still in the state of a wafer or chip, the position can be determined from CAD data, etc., and the position can be confirmed from the optical microscope image and FIB SIM image. For the marking, for example, marks 130 are applied to both ends forming the observation cross section by FIB processing, laser processing, or the like.
本例では、観察領域を挟んで10μm間隔で+(プラス)マーク130を2個施した。上記
2個のマーク130を結ぶ直線は試料ステージの傾斜軸と平行になるように事前に、試料ス
テージを回転調整しておく。上記2個のマーク130を結ぶ直線上で、2個のマーク130の両
側にFIB131によって2個の矩形穴132を設けた。開口寸法は例えば10×7μm、深さ15μm程度で、両矩形穴の間隔を30μmとした。いずれも、短時間に完了させるために直径0.15μm程度で電流約10nAの大電流FIBで加工した。加工時間はおよそ7分であった。
In this example, two + (plus) marks 130 are provided at intervals of 10 μm across the observation region. The sample stage is rotated and adjusted in advance so that the straight line connecting the two
図6(b):次に、上記マーク130を結ぶ直線より約2μm 隔てて、かつ、一方の矩形穴と交わるように、他方の矩形穴には交わらないように幅約2μm 、長さ約30μm、深さ約10μmの細長垂直溝133を形成する。ビーム131の走査方向は、FIBが試料を照射した時に発生するスパッタ粒子が形成した垂直溝や大矩形穴を埋めることがないようにする。一方の矩形穴132と交わらない小さな領域は、後に摘出すべき試料を支える支持部134になる。
FIG. 6B: Next, a width of about 2 μm and a length of about 30 μm are separated from the straight line connecting the
図6(c):図6(a)(b)工程の後、試料面を小さく傾斜(本実施例では15°)さ
せる。ここで、上記2個のマーク130を結ぶ直線は試料ステージの傾斜軸に平行に設定し
ているため、垂直溝133が上にあがるような方向に傾斜させる。そこで、上記マーク130を
結ぶ直線より約2μm 隔てて、かつ、上記細長い溝とは反対側に、上記両矩形穴132を結ぶように、幅約2μm 、長さ約32μm 、深さ約15μmの細長い溝135を形成する。FIB照射によるスパッタ粒子が形成した矩形穴や溝を埋めることがないようにする。試料基板面に対して斜めから入射したFIBによって斜溝135が形成され、先に形成した垂直溝133と交わる。図6(a)から(c)の工程によって支持部134を残して、マーク130を含み、頂角が15°の直角三角形断面のクサビ型摘出試料が片持ち梁の状態で保持されている状態になる。なお、ここでは、試料ステージの傾斜角が15°について説明したが、15°に限定されることはない。但し、(1)試料ステージの傾斜の際の機械的構造および強度、(2)斜溝形成の際の周辺加工量の削減、それに伴う加工時間の短縮、(3)試料摘出後の基板(ウェーハ)に残された穴の縮小化、(4)形成された穴による基板の機械的強度低下の防止、(5)斜溝形成の際の溝底付近でのスパッタ粒子による深穴形成の困難さを考慮すると、試料ステージはなるべく低傾斜にして、斜溝の深さを浅くして、加工時間の短縮と、摘出する試料と形成される穴の微細化を満足する傾斜角がよく、具体的には傾斜角45°以下が望ましく、さらには5°以上30°以下が最も好ましい。従って、方法では特開平05−52721号公報のようにステージを70°もの大傾斜にする必要もないし、特開平4-111338号公報のように基板に貫通孔をさせることも無く、必要な部分を短時間で基板に影響することなく摘出することができる。
FIG. 6C: After the steps of FIGS. 6A and 6B, the sample surface is inclined slightly (15 ° in this embodiment). Here, since the straight line connecting the two
図6(d):次に、試料ステージを水平に戻し、摘出すべき試料136の支持部134とは反
対の端部に移送手段先端のプローブ137を接触させる。接触は試料とプローブ137との導通
や両者間の容量変化によって感知することができる。また、不注意なプローブ137の押し
付けによって、摘出すべき試料136やプローブ137の破損を避けるために、プローブ137が
試料に接触した時点で+Z方向駆動を停止させる機能を有している。次に、摘出すべき試
料136にプローブ137を固定するために、プローブ137先端を含む約2μm平方の領域に、デポジション用ガスを流出させつつFIB131を走査させる。このようにしてFIB照射領域にデポ膜138が形成され、プローブ137と摘出すべき試料136とは接続される。
FIG. 6D: Next, the sample stage is returned to the horizontal position, and the
図6(e)(f):摘出試料を試料基板から摘出するために、支持部134にFIB照射してス
パッタ加工することで、支持状態から開放される。支持部134は試料面上から見て2μm平方、深さ約10μmであるため2〜3分のFIB131走査で除去できる。
6 (e) (f): In order to extract the extracted sample from the sample substrate, the supporting
プローブ137の先端に接続されて摘出した摘出試料139は試料ホルダに移動させるが、実
際には、試料ステージを移動させ、FIB走査領域内に試料ホルダを移動させる。このとき
、不意の事故を避けるために、プローブ137を+Z方向に退避させておくとよい。ここで、試料ホルダの設置状態は後述するように種々の形態があるが、本例では、サイドエントリ型のTEMステージ上に設置していることを想定している。
The extracted sample 139 connected to the tip of the
図6(g)(h): FIB走査領域内に試料ホルダが入ってくると試料ステージ移動を停止し
、プローブ137をーZ方向(試料台方向)に移動させ、試料ホルダ140に接近させる。摘出試
料139が試料ホルダ140に接触した時、デポガスを導入しつつ摘出試料139と試料ホルダ140
と接触部にFIB131を照射する。この操作によって摘出試料は試料ホルダ140に接続できる
。本実施例では摘出試料139の長手方向の端面にデポ膜142を形成した。FIB照射領域は3
μm平方程度で、デポ膜142の一部は試料ホルダ140に、一部は摘出試料側面に付着し、両
者が接続される。摘出試料139を確実にTEM試料に固定するためには、試料ホルダ140の摘
出試料固定面に2x25μm、深さ3μm程度の細長溝141をFIB131によって事前に形成しておき、この細長溝に摘出試料139を移送手段によって挿入した後、摘出試料139の端面にデポ膜142を形成すると摘出試料139は確実に固定できる。
6 (g) (h): When the sample holder enters the FIB scanning area, the movement of the sample stage is stopped, and the
And irradiate the contact part with FIB131. By this operation, the extracted sample can be connected to the
About 1 μm square, a part of the
また、試料の観察領域がサイドエントリ試料ステージの回転中心軸上に配置されること
が望まれるが、固定する試料が数μmから20μm程度の小ささであるため、実質的には、試料ホルダの固定面がサイドエントリ試料ステージの軸上に来るように配置しておく。このような構成によって、試料を容易に観察視野内に設置することができる。
In addition, it is desirable that the observation area of the sample be arranged on the rotation center axis of the side entry sample stage. However, since the sample to be fixed is as small as several μm to 20 μm, It is arranged so that the fixed surface is on the axis of the side entry sample stage. With such a configuration, the sample can be easily placed in the observation field.
また、この時、サイドエントリー型試料ステージ軸は汎用ステージの傾斜軸に平行にし
ておく。この構成によって摘出した試料の方向を回転させる必要がなくなるので、移送手
段に複雑な機構を設ける必要はない。さらに、サイドエントリー型試料ステージを設置す
ることによって、加工後、直ちにTEMに導入でき、追加工が必要な場合、直ちにFIB装置内で加工ができるという効果がある。
At this time, the side entry type sample stage axis is set parallel to the tilt axis of the general-purpose stage. Since it is not necessary to rotate the direction of the sample extracted by this configuration, it is not necessary to provide a complicated mechanism for the transfer means. Furthermore, by installing a side entry type sample stage, it is possible to introduce it into the TEM immediately after processing, and when additional machining is required, there is an effect that processing can be performed immediately in the FIB apparatus.
図6(i):次に、デポ用のガスを導入を停止した後、プローブ137と摘出試料139を接
続しているデポ膜138にFIBを照射してスパッタ除去することで、プローブ137を摘出試料139から分離でき、摘出試料139は試料ホルダ140に自立する。
FIG. 6 (i): Next, after stopping the introduction of the deposition gas, FIB is irradiated to the
図6(j):最後に、FIB照射して、最終的に観察領域を厚さが100nm以下程度のウォー
ル143になるように薄く仕上げ加工を施してTEM試料とする。このとき、摘出試料の長手方向の側面の一方が垂直面であるため、ウォール加工のためにFIB照射領域を決定する際、この垂直面を基準にすることで、試料基板表面にほぼ垂直なウォール143を形成することができる。また、FIB照射に先立ち、ウォール面をより平面的に加工するために、ウォール143形成領域を含む上面にFIBデポ膜を形成しておくとよい。この方法は既によく知られている。上述の加工の結果、横幅約15μm、深さ約10μmのウォールが形成でき、TEM観察領域ができあがる。以上、マーキングからウォール加工完成まで、約1時間30分で従来のTEM試料作製方法に比べて数分の1に時間短縮できた。また、摘出した試料の大きさは、幅2から4μm、長さ15〜30μm、高さ15〜20μm程度の小ささで、特開平4-111338号公報での基板を打抜いて形成した検査デバイスの大きさ比べて圧倒的に小さいことがわかる。
FIG. 6 (j): Finally, FIB irradiation is performed, and finally the observation region is thinly processed so as to become a wall 143 having a thickness of about 100 nm or less to obtain a TEM sample. At this time, since one of the side surfaces in the longitudinal direction of the sample to be extracted is a vertical surface, when determining the FIB irradiation area for wall processing, the vertical surface is used as a reference, so that the wall substantially perpendicular to the sample substrate surface can be obtained. 143 can be formed. Prior to FIB irradiation, an FIB deposit film may be formed on the upper surface including the wall 143 formation region in order to process the wall surface more planarly. This method is already well known. As a result of the above processing, a wall having a width of about 15 μm and a depth of about 10 μm can be formed, and a TEM observation region is completed. As described above, the time from marking to completion of wall processing was shortened to about one hour and 30 minutes compared with the conventional TEM sample preparation method. Further, the size of the extracted sample is as small as about 2 to 4 μm in width, 15 to 30 μm in length, and 15 to 20 μm in height, and is an inspection device formed by punching out a substrate in Japanese Patent Laid-Open No. 4-111338. It can be seen that it is overwhelmingly smaller than the size of.
このようにしてウォール加工後、サイドエントリ型TEMステージを引き抜き、TEMの試料室に導入する。このとき、電子線経路と、ウォール面が垂直に交わるようにTEMステージを回転させて挿入する。その後のTEM観察技術についてはよく知られているので、ここでは省略する
上記の試料作製手順は、TEM試料に限らず、他の分析や観察手法に用いることも可能で
ある。
After wall processing in this manner, the side entry type TEM stage is pulled out and introduced into the TEM sample chamber. At this time, the TEM stage is rotated and inserted so that the electron beam path and the wall surface intersect perpendicularly. Since the subsequent TEM observation technique is well known, the sample preparation procedure omitted here is not limited to the TEM sample but can be used for other analysis and observation techniques.
なお、本願による試料作製方法と特開平05−52721号公報による試料の分離方法
と大きく異なる点は、(1)試料の摘出(分離)に際してのビーム照射方法が全く異なり、
摘出試料をなるべく薄くするためと、底面の分離を簡便にするために長手方向(TEM観察
面に平行方向)の側面を傾斜加工すること、(2)摘出した試料は移送手段とは別の部材で
ある試料ホルダに固定すること、(3)試料台を大きく傾斜させることなく、45°以下
の低傾斜で目的とする部分を摘出できることである。
The sample preparation method according to the present application and the sample separation method according to Japanese Patent Application Laid-Open No. 05-52721 are significantly different from each other in (1) the beam irradiation method at the time of extraction (separation) of the sample,
In order to make the extracted sample as thin as possible and to make the separation of the bottom surface simple, the side surface in the longitudinal direction (parallel to the TEM observation surface) is inclined, (2) The extracted sample is a member different from the transfer means (3) The target portion can be extracted with a low inclination of 45 ° or less without greatly inclining the sample stage.
また、特開平4-111338号公報による検査モニター法と異なる点は、基板(ウェ
ーハ)を打抜いて貫通孔を形成することなく、ウェーハ表面の10μm程度を摘出するた
め、ウェーハに対するダメージを最低限であり、摘出する試料がミクロンレベルであるた
め、加工時間が非常に短いという相違点を有する。
Another difference from the inspection monitoring method disclosed in Japanese Patent Laid-Open No. 4-111338 is that the wafer surface is extracted about 10 μm without punching out the substrate (wafer) and forming a through hole. Since the sample to be extracted is on the micron level, the processing time is very short.
このように、本試料作製方法を用いることで、所望の箇所をマークしたその場で、デバ
イスチップや半導体ウェーハから、人の手作業を介することなく、試料基板を装置から出
すことなくTEM観察用や他の分析/計測/観察のための試料を作製することできる。
In this way, by using this sample preparation method, a desired location can be marked on the spot for TEM observation without taking the sample substrate out of the device without manual operation from a device chip or semiconductor wafer. And other samples for analysis / measurement / observation can be prepared.
<実施形態例3>
図7は、本願による電子部品製造方法における試料からマイクロサンプルを摘出し、各
種解析装置に適する試験片に加工するときに用いる試料作製装置の一実施例の概略構成図
である。
<
FIG. 7 is a schematic configuration diagram of an embodiment of a sample preparation apparatus used when a microsample is extracted from a sample in the electronic component manufacturing method according to the present application and processed into a test piece suitable for various analysis apparatuses.
試料作製装置71は、試料基板や摘出試料の加工や観察をするFIB照射光学系72、こ
のFIB照射によって試料から放出する二次電子や二次イオンを検出する二次粒子検出器7
3、FIB照射領域にデポジション膜を形成するための元材料ガスを供給するデポガス源7
4、半導体ウェーハや半導体チップなどの試料基板72を載置する試料ステージ75、試
料基板の一部を摘出した微小な摘出試料を固定する試料ホルダ76、試料ホルダを保持す
るホルダカセット77、摘出試料を試料ホルダに移し変える移送手段78などを少なくと
も有した構成であり、さらに、試料ステージ75の位置を制御するためのステージ制御装
置80、移送手段78を駆動するための移送手段制御装置81、試料ホルダ76や試料基
板82や移送手段78などを映像化する画像表示手段83、FIB照射光学系2のFIB制御装置84なども構成され、この他、デポガス源制御装置85、ステ−ジ制御装置86、画像表示手段83、移送手段制御装置81などは計算処理装置87により制御される。
The sample preparation device 71 includes a FIB irradiation optical system 72 that processes and observes the sample substrate and the extracted sample, and a
3.
4, a sample stage 75 for mounting a sample substrate 72 such as a semiconductor wafer or a semiconductor chip, a
FIB照射光学系72は、液体金属イオン源から放出したイオンをビーム制限アパチャ、
集束レンズ、対物レンズを通すことで直径10数nmから1μm程度のFIB94を形成する。FIB94を偏向器を用いて試料基板82上を走査することで、走査形状に試料基板82にμmからサブμmレベルの加工ができる。ここでの加工とは、スパッタリングによる凹部や、FIBアシストデポジションによる凸部、もしくは、これらを組み合わせて試料基板の形状を換える操作を指す。FIB照射によって形成するデポジション膜は、移送手段78の先端にある接触部と試料基板82を接続したり、摘出試料を試料ホルダに固定するために使用する。また、FIB照射時に発生する二次電子や二次イオンを二次粒子検出器73で検出して画像化することで加工領域などを観察することができる。
FIB irradiation optical system 72 has a beam limiting aperture for ions emitted from the liquid metal ion source,
By passing the focusing lens and the objective lens, the FIB 94 having a diameter of about 10 nm to 1 μm is formed. The FIB 94 is scanned on the sample substrate 82 using a deflector, so that the sample substrate 82 can be processed in a scanning shape from the μm level to the sub-μm level. Processing here refers to a concave portion formed by sputtering, a convex portion formed by FIB assist deposition, or an operation for changing the shape of the sample substrate by combining these. The deposition film formed by FIB irradiation is used to connect the contact portion at the tip of the transfer means 78 and the sample substrate 82 or to fix the extracted sample to the sample holder. In addition, the processing region and the like can be observed by detecting secondary electrons and secondary ions generated during the FIB irradiation with the secondary particle detector 73 and imaging them.
試料ステージ75は試料室88に設置され、FIB照射光学系73等も真空容器内に配置されている。試料ステージ75は、試料ホルダ76を搭載したホルダカセット77が着脱でき、ステ−ジ制御装置80によって、3次元(X,Y,Z)方向の移動及び傾斜、回転が制御される。
The sample stage 75 is installed in the sample chamber 88, and the FIB irradiation optical system 73 and the like are also arranged in the vacuum container. A holder cassette 77 carrying a
以下、本願による試料作製装置71の各部(移送手段78およびその設置場所、試料ホ
ルダ76の設置箇所と試料ホルダ6そのものの形態、摘出試料の試料ホルダ76への設置
方法、および手段、試料ステージ)について詳細について説明する。
摘出試料の移送手段の概略構成について説明する。移送手段78は図7においてモータ
やギヤ、圧電素子などで構成して、1μm程度のストロークで、数μmの移動分解能を有している。
Hereinafter, each part of the sample preparation apparatus 71 according to the present application (the transfer means 78 and its installation location, the installation location of the
The schematic configuration of the extracted sample transfer means will be described. The transfer means 78 is composed of a motor, a gear, a piezoelectric element, etc. in FIG. 7, and has a moving resolution of several μm with a stroke of about 1 μm.
公知の技術(特開平4-111338号公報)によれば、分離試料を搬送する搬送手段
はバイモルフ圧電素子3個をXYZ軸に対応して構成しているが、その搬送手段の設置位置
は不明で、唯一上記公報の図3からステージ上に設置されていると読み取れる。このよう
に、搬送手段が試料ステージに設置されていると、対象試料が例えば直径300mmのウェー
ハの中心部にある場合では、搬送手段先端の移動ストロークが、搬送手段位置から試料の
所望箇所までの距離に比べて遥かに小さいため、試料ステージに設置された搬送手段では
届かないという致命的問題点を有することになる。さらに、上記の3軸がバイモルフ圧電
素子の構成では、バイモルフ圧電素子は一端を支点にして他端がたわむ動きをするため、
他端は印加電圧に従って円弧を描く。つまり、XY平面内の移動では、1個のバイモルフ圧電素子の動作では搬送手段先端のプローブが1軸方向に直線的に動作しない。従って、3個のバイモルフ圧電素子で微動部を構成してプローブ先端を所望の位置に移動させるためには3個のバイモルフ圧電素子を複雑に制御しなければならない。これに対して、正確に直線駆動が可能な3軸の駆動手段を用いればよいが、100μmから数mmの長いストロークとμmオーダの分解能を兼ね備えた機構で移動手段を構成しようとすると、機構が複雑になってしまい、試料周辺の2次粒子検出器やデポガス源など他の構造物と干渉してしまい、更に別の問題を産み出してしまう。
According to a known technique (Japanese Patent Laid-Open No. 4-111338), the transport means for transporting the separated sample is configured with three bimorph piezoelectric elements corresponding to the XYZ axes, but the installation position of the transport means is unknown. Therefore, it can be read that it is installed on the stage from FIG. 3 of the above publication. Thus, when the transfer means is installed on the sample stage, when the target sample is at the center of a wafer having a diameter of 300 mm, for example, the movement stroke of the transfer means tip is from the transfer means position to the desired location of the sample. Since it is far smaller than the distance, it has a fatal problem that it cannot be reached by the transfer means installed on the sample stage. Furthermore, in the configuration of the bimorph piezoelectric element having the above three axes, the bimorph piezoelectric element moves with the other end deflecting with one end as a fulcrum.
The other end draws an arc according to the applied voltage. That is, in the movement in the XY plane, the probe at the tip of the transport means does not move linearly in one axial direction by the operation of one bimorph piezoelectric element. Accordingly, the three bimorph piezoelectric elements must be controlled in a complicated manner in order to form the fine movement portion with the three bimorph piezoelectric elements and move the probe tip to a desired position. On the other hand, it is sufficient to use a three-axis driving means that can accurately drive linearly. However, if the moving means is configured with a mechanism having a long stroke of 100 μm to several mm and a resolution of the order of μm, the mechanism is It becomes complicated and interferes with other structures such as a secondary particle detector and a deposit gas source around the sample, and this causes another problem.
以上のことから本願では、移送手段78は、試料基板が大口径のウェーハであっても、
その任意の箇所から素早くサンプリングすることを実現するために、移動速度が早くスト
ロークが大きい粗動部と、粗動部の移動分解能と同等のストロークを有して高い移動分解
能の微動部とで構成し、移送手段全体を試料ステージと独立して設置して、サンプリング
位置の大きな移動は試料ステージ75の移動に分担させた。
From the above, in the present application, even if the transfer means 78 is a wafer having a large diameter,
In order to realize quick sampling from any point, it is composed of a coarse moving part with a fast moving speed and a large stroke, and a fine moving part with a stroke equivalent to the moving resolution of the coarse moving part and a high moving resolution. The entire transfer means was installed independently of the sample stage, and the large movement of the sampling position was shared with the movement of the sample stage 75.
移送手段78の先端は直径50μm程度の細いタングステン線で形成されたプローブ6
8を連結した。バイモルフ圧電素子67に電圧を与えることで、プローブ68先端は微動
する。
The tip of the transfer means 78 is a
8 were linked. By applying a voltage to the bimorph piezoelectric element 67, the tip of the probe 68 finely moves.
移動手段78は試料室の空間を利用して試料室88の天井面に設置している。
装置構成が異なっても対応できるという本構成特有の利点がある。
そして、図7は、FIB照射光学系72の対物レンズの最終レンズ電極面に設置した例である。 試料室88の空間を利用していて、装置外部に余分な機器を突出させることなく、装置外部が複雑な他機種にも適用でき、装置外観を簡素にまとまるという利点がある。
The moving means 78 is installed on the ceiling surface of the sample chamber 88 using the space of the sample chamber.
There is an advantage peculiar to this configuration that it can cope with different device configurations.
FIG. 7 shows an example in which the FIB irradiation optical system 72 is installed on the final lens electrode surface of the objective lens. The space of the sample chamber 88 is used, and there is an advantage that the external appearance of the apparatus can be simply summarized without applying an extra device to the outside of the apparatus and being applied to other complicated models.
その他、種々配置例は考えられるが、本構成の基本適的思想は、移送手段が試料ステー
ジと独立して、試料の移動によって試料が移送手段に接触しない位置に配置されているた
め、摘出すべき摘出試料が大口径ウェーハの中央部、周辺部に関係なく、容易にアクセス
が可能なことにある。
Various other arrangement examples are conceivable, but the basic idea of this configuration is that the transfer means is arranged at a position where the sample does not contact the transfer means by moving the sample independently of the sample stage. The sample to be removed should be easily accessible regardless of the central part and the peripheral part of the large-diameter wafer.
試料ホルダ6は試料基板82からの摘出試料70を移送して直接固定する部材であり、
この試料ホルダ76はこれを支えるホルダカセット7などを介して試料ステージ75に搭
載するか、もしくは、試料ステージ5とは独立したサイドエントリ型ステージに搭載する
。試料ステージは、ウェーハも載置できる汎用の大型ステージや、デバイスチップが搭載
できる程度の小型ステージを指す。
The
The
試料ホルダ76は試料ステージ75に脱着しやすいホルダカセット77に搭載し、さら
に、試料ステージ75に搭載するか、ウェーハを特製容器に入れて装置に出し入れするウ
ェーハカセットに搭載する。1個のホルダカセット7に搭載する試料ホルダ6の数は1個
でも複数個でも良い。また、試料ステージ5に設置できるホルダカセット7の数は1個で
も複数個でも良い。図7ではカセットホルダ7が1個、試料ホルダ6が5個の場合を示し
ていて、1個の試料ホルダに3個の摘出試料を固定すると、1個のホルダカセットに15
個のTEM試料を作製できる。
The
Individual TEM samples can be produced.
このホルダカセット77はスライド式に試料ステージ75に着脱でき、操作棒(図示せ
ず)などを用いて試料室88の真空を破ることなく、試料ステージ5と独立して真空容器
外に取り出すこともできる。また、この方式では、1個の試料基板5から多数のTEM試料
を連続して作製することができ、真空容器外に取り出す時は、一度に多数個入手できる。
しかも、試料ホルダに固定したTEM試料はホルダカセットごと保管庫に保持することがで
、小さなTEM試料の取扱いに神経を消耗する必要がない。さらに、摘出してウォール加工
が未完成な試料が多数個固定されたカセットホルダを、別のFIB装置に搬入してウォール
加工の仕上げを専念して行う方法も可能である。
The holder cassette 77 can be slidably attached to the sample stage 75 and can be taken out of the vacuum container independently of the
Moreover, since the TEM sample fixed to the sample holder can be held in the storage together with the holder cassette, it is not necessary to exhaust the nerves in handling the small TEM sample. Furthermore, a method is also possible in which a cassette holder in which a large number of specimens that have been extracted and have not been wall-finished is fixed is carried into another FIB apparatus and the finishing of the wall machining is performed exclusively.
ウェーハカセットは、1枚のウェーハを入れる専用トレイで、ウェーハに直接、装置部
品や人手に触れることがない。また、各種プロセス装置にそのまま出し入れでき、装置間
の移動にも用いる。図10に示したように、ホルダカセット7をウェーハカセット95に
着脱可能にしておくことによって、ウェーハ交換時に加工済みのTEM試料を搭載した複数
の試料ホルダ6を入手するとができる。また、ウェーハカセット95とホルダカセット7
の対応、ホルダカセット7とそこに搭載されている試料ホルダ6との対応、さらに、試料
ホルダ6とそこに固定されている摘出試料70との対応を常に管理しておくことで、TEM
観察など、観察、計測、分析などを施した際に得られる情報と、ウェーハ12の摘出位置
との関係を容易に関係づけることができる。
The wafer cassette is a dedicated tray for storing a single wafer and does not directly touch the wafer with equipment parts or human hands. Moreover, it can be taken in and out of various process devices as it is, and is also used for movement between devices. As shown in FIG. 10, by making the
By always managing the correspondence between the
It is possible to easily relate the relationship between the information obtained when performing observation, measurement, analysis, and the like, and the extraction position of the wafer 12.
<実施形態例4>
本実施例では、モジュールプロセスの一例として、プラグ形成のモジュールについてそ
のプロセス手順について説明し、所定の場所からマイクロサンプルを摘出して解析すべき
注目点について説明する。図8(a)はゲート作製以降プラグ形成完了までの欠くプロセス
を示している。符号s101からs112は、SiN膜デポジション、層間絶縁膜塗布、層間絶縁膜
表面研磨、ホトレジスト塗布、露光、現像、層間絶縁膜エッチング、SiN膜エッチング、
イオン注入、アッシング、多結晶Si埋め込み、層間絶縁膜表面研磨などのシリアルに行な
う各プロセスに対応する。
ただし、この一連の工程のプロセス数はこの数に限定されることはない。このような一連
のプロセスを経て、プラグが完成する。図8(b)から(g)は図(a)の一連のプロセスのうち
、代表的な工程での半導体装置の断面図である。図(b)から(g)に共通してSi基板100に
は部分的に酸化膜領域101を有して、ゲーと102は既に前のプロセスで形成されてい
る。図(b)は絶縁層SiN膜が形成された状態である。次に、図(c)のように層間絶縁膜10
4を全面に塗布する。塗布した層間絶縁膜104に加熱等の後処理を行なった後、図(d)
のように層間絶縁膜104を部分的にドライエッチングして開口105を設ける。続いて
、開口105の底面のSiN膜をドライエッチングしてコンタクトホール106が出来る(
図(e))。
次に、多結晶Si107をコンタクトホール106に埋め込む(図(f))。最後に表面に露
出している層間絶縁膜104、多結晶Si107を化学的機械研磨などの手法で平坦化して
平坦面108を形成して所望の多結晶Siプラグ109が完成する。
<Embodiment example 4>
In the present embodiment, as an example of a module process, a process procedure for a plug forming module will be described, and attention points to be analyzed by extracting a microsample from a predetermined location will be described. FIG. 8A shows a process that is missing from the fabrication of the gate to the completion of plug formation. Symbols s101 to s112 are SiN film deposition, interlayer insulating film coating, interlayer insulating film surface polishing, photoresist coating, exposure, development, interlayer insulating film etching, SiN film etching,
It corresponds to serial processes such as ion implantation, ashing, polycrystalline silicon filling, and interlayer insulating film surface polishing.
However, the number of processes in this series of steps is not limited to this number. Through such a series of processes, the plug is completed. FIGS. 8B to 8G are cross-sectional views of the semiconductor device in typical steps in the series of processes shown in FIG. In common with FIGS. (B) to (g), the
4 is applied to the entire surface. After the post-treatment such as heating is applied to the applied
As described above, the
Figure (e)).
Next,
このようなプロセスを経てプラグは完成するが、完成したプラグの評価は、プラグ10
9とSi基板との接触、プラグ形状、プラグ寸法、プラグのSi基板上での相対位置、SiN膜
厚さ等々多くの項目について評価しなければならないが、従来の方法(図(a))で 例え
ばプロセスs3、6、9、12等の終了後に上記の評価を行なっていると評価回数が多いほど全
評価時間がかかることと、その都度、ウェーハを割断しなければならずロットのウェーハ
残りが減少する問題を抱えることになる。そこで、本実施例では、プロセスs1からs12ま
での工程つまりプラグモジュールプロセスが完了した図(g)の状態で、上記評価項目をま
とめて行なう。評価にはマイクロサンプリング法を用いてウェーハの一部を摘出して、図
(g)のような形状がTEMで観察できるように試料作製して、TEM観察することにより、一回の観察でプラグ109とSi基板との接触、プラグ形状、プラグ寸法、プラグのSi基板上での相対位置、SiN膜厚さ等々多くの項目が一度に評価できる。しかも、マイクロサンプリングを施して残ったウェーハは次のモジュールプロセスに投入できるため、ウェーハの減少はないという利点を有する。
The plug is completed through such a process, but the evaluation of the completed plug is performed by the
It is necessary to evaluate many items such as contact between 9 and Si substrate, plug shape, plug size, relative position of plug on Si substrate, SiN film thickness, etc., but the conventional method (Figure (a)) For example, if the above evaluation is performed after the completion of processes s3, 6, 9, 12, etc., the larger the number of evaluations, the longer the total evaluation time will be. You will have a decreasing problem. Therefore, in this embodiment, the evaluation items are collectively performed in the state shown in FIG. (G) in which the steps from process s1 to s12, that is, the plug module process is completed. For evaluation, a micro-sampling method is used to extract a portion of the wafer and
(g) A sample is prepared so that the shape can be observed with a TEM, and by TEM observation, the contact between the
本実施例ではプラグモジュールプロセスについて説明したが、他のモジュールプロセス
、例えば、最初のSi基板に対する表面酸化からゲート作製の完了までのゲートモジュール
プロセス、配線形成、配線とSi基板の結線、配線間の結線などを行なうメタルモジュール
プロセス、キャパシタを形成するキャパシタモジュールプロセスなどについても同じ手法
で解析すればよい。
In the present embodiment, the plug module process has been described. However, other module processes, for example, the gate module process from the surface oxidation to the completion of gate fabrication on the first Si substrate, wiring formation, wiring and wiring between the Si substrate, and between the wiring The metal module process for connecting and the like, and the capacitor module process for forming the capacitor may be analyzed by the same method.
1…ロット、2…検査用試料、3…試料、4…、5…マイクロサンプル、7…計算処理
機、20…試料、21…角穴、22…底穴、23…切り欠き溝、24…プローブ、26…
、27…デポ膜、29…FIB40…ロット、41…ウェーハ、42…ウェーハ群、43…マイクロサンプル、44…解析試料、71…試料作製装置、72…FIB照射光学系、73…二次粒子検出器、74…デポガス源、75…試料ステージ、76…試料ホルダ、77…ホルダカセット、78…移送手段、80…ステージ制御装置、81…移送手段制御装置、82…試料基板、83…画像表示手段、84…FIB制御装置、85…デポガス源制御装置、86…ステ−ジ制御装置、87…計算処理装置、88…試料室、100…Si基板、101…酸化膜、102…ゲート、103…SiN膜、104…層間絶縁膜、105…開口、106…コンタクトホール、107…多結晶Si、108…平坦加工面、109…多結晶Siプラグ。
DESCRIPTION OF
27 ... deposition film, 29 ... FIB40 ... lot, 41 ... wafer, 42 ... wafer group, 43 ... microsample, 44 ... analytical sample, 71 ... sample preparation device, 72 ... FIB irradiation optical system, 73 ... secondary particle detection 74 ... deposition gas source, 75 ... sample stage, 76 ... sample holder, 77 ... holder cassette, 78 ... transfer means, 80 ... stage control device, 81 ... transfer means control device, 82 ... sample substrate, 83 ... image display means 84 ... FIB control device, 85 ... deposit gas source control device, 86 ... stage control device, 87 ... calculation processing device, 88 ... sample chamber, 100 ... Si substrate, 101 ... oxide film, 102 ... gate, 103 ... SiN Reference numeral 104 denotes an interlayer insulating film, 105 denotes an opening, 106 denotes a contact hole, 107 denotes polycrystalline Si, 108 denotes a flat processed surface, and 109 denotes a polycrystalline Si plug.
Claims (9)
該選別されたウェーハを載置する試料ステージと、
前記試料ステージが設置される真空試料室と、
前記試料ステージに載置された該ウェーハに対してイオンビームを照射する照射光学系と、
該イオンビームの照射により該ウェーハより分離した試料片を、固定する、前記真空試料室内に配置された試料ホルダと、
該ウェーハより該試料片を摘出し、前記試料ホルダへ移送する移送手段とを備えることを特徴とするイオンビーム装置。 Sorting means for sorting a predetermined number of wafers from a plurality of wafers;
A sample stage on which the selected wafer is placed;
A vacuum sample chamber in which the sample stage is installed;
An irradiation optical system for irradiating the wafer placed on the sample stage with an ion beam;
A sample holder disposed in the vacuum sample chamber for fixing a sample piece separated from the wafer by irradiation of the ion beam;
An ion beam apparatus comprising: a transfer unit that extracts the sample piece from the wafer and transfers the sample piece to the sample holder.
該選別されたウェーハを載置する試料ステージと、
前記試料ステージが設置される真空試料室と、
前記試料ステージに載置された該ウェーハに対してイオンビームを照射する照射光学系と、
該イオンビームの照射により該ウェーハより分離した試料片を、固定する、前記真空試料室内に配置された試料ホルダと、
該ウェーハより該試料片を摘出し、前記試料ホルダへ移送する移送手段とを備え、
該イオンビームの照射により前記真空試料室内で該試料片と前記移送手段とを分離できるイオンビーム装置。 Sorting means for sorting a predetermined number of wafers from a plurality of wafers;
A sample stage on which the selected wafer is placed;
A vacuum sample chamber in which the sample stage is installed;
An irradiation optical system for irradiating the wafer placed on the sample stage with an ion beam;
A sample holder disposed in the vacuum sample chamber for fixing a sample piece separated from the wafer by irradiation of the ion beam;
A transfer means for extracting the sample piece from the wafer and transferring it to the sample holder;
An ion beam apparatus capable of separating the sample piece and the transfer means in the vacuum sample chamber by irradiation of the ion beam.
該所定の枚数のウェーハは、1枚のウェーハであることを特徴とするイオンビーム装置。 The ion beam apparatus according to claim 1 or 2,
The ion beam apparatus characterized in that the predetermined number of wafers is a single wafer.
前記移送手段が、プローブであることを特徴とするイオンビーム装置。 In the ion beam apparatus in any one of Claims 1-3 ,
The ion beam apparatus, wherein the transfer means is a probe.
前記イオンビーム装置は、さらに該試料片と前記移送手段とを接続および該試料片と前記試料ホルダとを接続するガスを導入するガス導入手段を備えることを特徴とするイオンビーム装置。 In the ion beam apparatus in any one of Claims 1-4,
The ion beam apparatus further includes a gas introduction unit that connects the sample piece and the transfer unit and introduces a gas that connects the sample piece and the sample holder.
前記試料ホルダが、他の装置に導入可能な試料ホルダであることを特徴とするイオンビーム装置。 In the ion beam apparatus in any one of Claims 1-5,
An ion beam apparatus, wherein the sample holder is a sample holder that can be introduced into another apparatus.
該試料片を前記イオンビーム装置の真空を破ることなく取り出すことが可能であることを特徴とするイオンビーム装置。 In the ion beam apparatus according to any one of claims 1 to 6,
An ion beam apparatus characterized in that the sample piece can be taken out without breaking the vacuum of the ion beam apparatus.
前記試料ホルダは、複数個の試料片を固定することができる試料ホルダであることを特徴とするイオンビーム装置。 In the ion beam apparatus according to any one of claims 1 to 7,
The ion beam apparatus according to claim 1, wherein the sample holder is a sample holder capable of fixing a plurality of sample pieces.
前記試料ステージが設置される真空試料室と、
前記試料ステージに載置された該ウェーハに対してイオンビームを照射する照射光学系と、
該ウェーハより該試料片を摘出し、前記試料ホルダへ移送する移送手段とを備えることを特徴とするイオンビーム装置。 A sample stage on which the selected wafer is placed;
A vacuum sample chamber in which the sample stage is installed;
An irradiation optical system for irradiating the wafer placed on the sample stage with an ion beam;
An ion beam apparatus comprising: a transfer unit that extracts the sample piece from the wafer and transfers the sample piece to the sample holder.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008280701A JP4811448B2 (en) | 2008-10-31 | 2008-10-31 | Ion beam equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008280701A JP4811448B2 (en) | 2008-10-31 | 2008-10-31 | Ion beam equipment |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005336464A Division JP4729390B2 (en) | 2005-11-22 | 2005-11-22 | Sample preparation equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009027197A JP2009027197A (en) | 2009-02-05 |
JP4811448B2 true JP4811448B2 (en) | 2011-11-09 |
Family
ID=40398639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008280701A Expired - Lifetime JP4811448B2 (en) | 2008-10-31 | 2008-10-31 | Ion beam equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4811448B2 (en) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2774884B2 (en) * | 1991-08-22 | 1998-07-09 | 株式会社日立製作所 | Method for separating sample and method for analyzing separated sample obtained by this separation method |
JP2842083B2 (en) * | 1992-09-17 | 1998-12-24 | 株式会社日立製作所 | Sample holder, sample processing observation system using the same, sample observation method, transmission electron microscope, and ion beam device |
JP3942213B2 (en) * | 1996-10-08 | 2007-07-11 | 株式会社ルネサステクノロジ | Semiconductor manufacturing method and inspection method and apparatus therefor |
JPH10199466A (en) * | 1997-01-13 | 1998-07-31 | Hitachi Ltd | Ion beam working observation device |
JPH10303268A (en) * | 1997-04-25 | 1998-11-13 | Hitachi Ltd | Semiconductor manufacturing method and semiconductor inspecting equipment |
JP3965761B2 (en) * | 1998-03-10 | 2007-08-29 | 株式会社日立製作所 | Sample preparation apparatus and sample preparation method |
-
2008
- 2008-10-31 JP JP2008280701A patent/JP4811448B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2009027197A (en) | 2009-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4185962B2 (en) | Sample preparation equipment | |
JP2008153239A5 (en) | ||
JP3980948B2 (en) | Failure analysis method and failure analysis system | |
JP3695181B2 (en) | Substrate extraction method and electronic component manufacturing method using the same | |
JP4194529B2 (en) | Electronic component manufacturing process inspection / analysis system and electronic component manufacturing process inspection / analysis method | |
JP5125123B2 (en) | Microsample processing observation method and apparatus | |
JP4589993B2 (en) | Focused ion beam device | |
JP4185963B2 (en) | Sample analysis method and sample preparation method | |
JP4729390B2 (en) | Sample preparation equipment | |
JP4259604B2 (en) | Microsample processing observation method and apparatus | |
JP4353962B2 (en) | Sample analysis method and sample preparation method | |
JP4811448B2 (en) | Ion beam equipment | |
JP4740032B2 (en) | Electronic component manufacturing process inspection analysis system and wafer inspection analysis method | |
JP4185961B2 (en) | Focused ion beam device | |
JP4354002B2 (en) | Sample preparation apparatus and focused ion beam apparatus | |
JP2006294632A5 (en) | ||
JP4100450B2 (en) | Microsample processing observation method and apparatus | |
JP2004343131A (en) | Method and device for analyzing sample | |
JP3709886B2 (en) | Sample analysis method and apparatus | |
JP4590007B2 (en) | Focused ion beam device, sample piece manufacturing method using the same, and sample holder | |
JP4177860B2 (en) | Sample preparation method | |
JP4096916B2 (en) | Sample analysis method and apparatus | |
JP2009014734A5 (en) | ||
JP4648232B2 (en) | Failure analysis method and failure analysis system | |
JP4612746B2 (en) | Sample preparation equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110808 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
EXPY | Cancellation because of completion of term |