JP4805107B2 - Quadrature modulator - Google Patents

Quadrature modulator Download PDF

Info

Publication number
JP4805107B2
JP4805107B2 JP2006319225A JP2006319225A JP4805107B2 JP 4805107 B2 JP4805107 B2 JP 4805107B2 JP 2006319225 A JP2006319225 A JP 2006319225A JP 2006319225 A JP2006319225 A JP 2006319225A JP 4805107 B2 JP4805107 B2 JP 4805107B2
Authority
JP
Japan
Prior art keywords
circuit
quadrature
error
signal
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006319225A
Other languages
Japanese (ja)
Other versions
JP2008135879A (en
Inventor
康英 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP2006319225A priority Critical patent/JP4805107B2/en
Publication of JP2008135879A publication Critical patent/JP2008135879A/en
Application granted granted Critical
Publication of JP4805107B2 publication Critical patent/JP4805107B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

本発明は、直交する２系統のディジタル信号をアナログ信号に変換する直交変調器に係る。   The present invention relates to a quadrature modulator that converts two orthogonal digital signals into analog signals.

直交変調器の２系統のＩチャネルとＱチャネルのディジタル信号をアナログ信号に変換する際の直流オフセットにより生じるキャリアリークを抑圧する技術が公開されている（例えば、特許文献１−４参照。）。図３は、キャリアリークを抑圧する従来の直交変調器の一例を示す構成図である。図３に示す直交変調器は、送信装置の送信する周波数ｆｃの直交変調信号の一部を、ミキサー７３によって周波数（ｆｃ＋ｆｓｙｍ）で復調して直交変調信号に含まれる周波数ｆｓｙｍの中間周波数成分を取り込む。そして、Ａ／Ｄ変換器７６によりディジタル信号に変換して、ディジタル直交検波器８０によって周波数ｆｓｙｍ成分をディジタル直交検波８０にて検波する。ディジタル直交検波を行うことで、直流オフセット、ゲインのアンバランス、及び、直交誤差を、Ｉチャネル及びＱチャネルのそれぞれについて検出する。そして、ベースバンド信号を補正することでキャリアリークを抑圧する。 A technique for suppressing a carrier leak caused by a DC offset when converting two I-channel and Q-channel digital signals of an orthogonal modulator into an analog signal is disclosed (for example, see Patent Documents 1-4). FIG. 3 is a block diagram showing an example of a conventional quadrature modulator that suppresses carrier leakage. Quadrature modulator shown in Figure 3, a portion of the quadrature modulated signal transmission frequency f c of the transmitter, the frequency f sym included in quadrature modulation signal is demodulated by a frequency (f c + f sym) by a mixer 73 Capture intermediate frequency components. Then, it is converted into a digital signal by the A / D converter 76, and the frequency f sym component is detected by the digital quadrature detector 80 by the digital quadrature detector 80. By performing digital quadrature detection, DC offset, gain imbalance, and quadrature error are detected for each of the I channel and Q channel. Then, carrier leak is suppressed by correcting the baseband signal.

しかし、検波用のミキサー７３に入力する周波数（ｆｃ＋ｆｓｙｍ）を生成するＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）８５−２、が、周波数ｆｃを生成するＰＬＬ８５−１と独立して設けられていた。また、ＰＬＬ８５−１用の発振器６０−１と、ＰＬＬ８５−２用の発振器６０−２がそれぞれ独立して設けられていた。
特開平９−３２１８１５号公報 特開平１１−８８４５４号公報 特開２００１−７８６９号公報 特開平１１−２８４６７５号公報 However, PLL that generates a frequency (f c + f sym) to be input to the mixer 73 for detection (Phase Locked Loop) 85-2, but were provided independently of the PLL85-1 for generating a frequency f c. Moreover, the oscillator 60-1 for PLL85-1 and the oscillator 60-2 for PLL85-2 were each provided independently.
JP-A-9-321815 Japanese Patent Laid-Open No. 11-88454 JP 2001-7869 A JP-A-11-284675

図３に示すＰＬＬの構成では、キャリアリークを検波するためのＰＬＬ８５−２及び発振器６０−２が独立して設けられていたので、送信する直交変調信号に含まれている周波数ｆｃ及び動作周波ｆｓｙｍと、ミキサー７３に入力される周波数ｆｃ及び動作周波数ｆｓｙｍとが完全に一致していなかった。このため、送信用の直交変調信号に含まれている動作周波数ｆｓｙｍ成分が正確に検出できていなかった。 The configuration of the PLL shown in FIG. 3, since PLL85-2 and oscillator 60-2 for detecting the carrier leak was provided independently, the frequency f c and the operating frequency is included in the quadrature modulated signal to be transmitted and f sym, the frequency f c and the operating frequency f sym is input to the mixer 73 was not completely match. For this reason, the operating frequency f sym component included in the orthogonal modulation signal for transmission has not been accurately detected.

そこで、本発明に係る直交変調器は、送信用の直交変調信号のキャリアリークを抑圧するために、送信する直交変調信号に含まれている動作周波数ｆｓｙｍ成分を正確に検出することを目的とする。 Therefore, the quadrature modulator according to the present invention aims to accurately detect the operating frequency f sym component included in the transmitted quadrature modulation signal in order to suppress the carrier leak of the quadrature modulation signal for transmission. To do.

上記目的を達成するために、本発明に係る直交変調器は、ベースバンドディジタル信号を直交変調信号として出力する直交変調器において、検波用のミキサーに入力する変調波を、送信用の直交変調信号と周波数同期して発生させることを特徴とする。   To achieve the above object, a quadrature modulator according to the present invention is a quadrature modulator that outputs a baseband digital signal as a quadrature modulation signal. And generated in frequency synchronization.

具体的には、本発明に係る直交変調器は、同一速度の２系統のベースバンドディジタル信号を出力するベースバンドディジタル出力回路と、前記ベースバンドディジタル出力回路の出力する前記２系統のベースバンドディジタル信号を誤差調整する誤差調整回路と、前記誤差調整回路からの前記誤差調整された２系統のベースバンドディジタル信号をアナログ信号に変換してアナログベースバンド信号として出力するＤ／Ａ変換回路と、所定周波数の搬送波を前記Ｄ／Ａ変換回路からの前記アナログベースバンド信号で直交変調して直交変調信号として出力する直交変調回路と、前記所定周波数と前記ベースバンドディジタル出力回路の動作周波数との和周波数を持つ正弦波と前記直交変調信号の一部とをミキシングし、前記ベースバンドディジタル出力回路と同じ動作周波数の中間周波数の成分を抽出して中間アナログ信号として出力する復調回路と、前記復調回路からの前記中間アナログ信号をディジタル信号に変換して中間ディジタル信号として出力するＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路からの前記中間ディジタル信号を直交検波して２系統の復調ディジタル信号として出力する直交検波回路と、前記直交検波回路からの前記２系統の復調ディジタル信号に含まれる誤差を検出し、検出した前記誤差を基に前記誤差調整回路に誤差調整させる誤差検出回路と、を備える直交変調器であって、前記所定周波数と前記ベースバンドディジタル出力回路の動作周波数との前記和周波数が、前記所定周波数に同期していることを特徴とすることを特徴とする。   Specifically, the quadrature modulator according to the present invention includes a baseband digital output circuit that outputs two baseband digital signals at the same speed, and the two baseband digital outputs that are output from the baseband digital output circuit. An error adjustment circuit for adjusting a signal error, a D / A conversion circuit for converting the two error-adjusted baseband digital signals from the error adjustment circuit into analog signals, and outputting the analog baseband signals; A quadrature modulation circuit that quadrature modulates a carrier wave of a frequency with the analog baseband signal from the D / A conversion circuit and outputs it as a quadrature modulation signal; and a sum frequency of the predetermined frequency and the operating frequency of the baseband digital output circuit And a part of the quadrature modulation signal. A demodulation circuit that extracts an intermediate frequency component having the same operating frequency as that of the digital output circuit and outputs it as an intermediate analog signal, and an A / A that converts the intermediate analog signal from the demodulation circuit into a digital signal and outputs it as an intermediate digital signal. A D conversion circuit, a quadrature detection circuit that quadrature-detects the intermediate digital signal from the A / D conversion circuit and outputs it as two-system demodulated digital signals, and the two-system demodulated digital signals from the quadrature detection circuit. An error detection circuit that detects an included error and causes the error adjustment circuit to adjust an error based on the detected error, wherein the predetermined frequency and an operating frequency of the baseband digital output circuit are The sum frequency is synchronized with the predetermined frequency.

復調回路に入力される前記正弦波が、前記所定周波数と前記ベースバンドディジタル出力回路の動作周波数との和周波数を持ち、直交変調信号に含まれる周波数ｆｃのキャリア成分と周波数が正確に同期している。ここで、「同期」とは、２つの周波数同士が整数比の関係になっていることをいう。直交変調信号から動作周波数ｆｓｙｍの中間周波数の成分を正確に復調することができるので、送信する直交変調信号に含まれている動作周波数ｆｓｙｍ成分を正確に検出することができる。 The sine wave input to the demodulation circuit has a sum frequency of the operating frequency of the predetermined frequency and the baseband digital output circuit, the carrier component and the frequency of a frequency f c that is included in the quadrature modulated signal is accurately synchronized ing. Here, “synchronization” means that two frequencies are in an integer ratio relationship. Since the intermediate frequency component of the operating frequency f sym can be accurately demodulated from the quadrature modulation signal, the operating frequency f sym component included in the transmitted quadrature modulation signal can be accurately detected.

本発明に係る直交変調器では、さらに備える位相調整回路によって、直交検波回路の検波した２系統の復調ディジタル信号の位相差を調整することが好ましい。復調回路に入力される前記正弦波が、前記所定周波数と前記ベースバンドディジタル出力回路の動作周波数との和周波数を持つ。このため周波数を調整する必要がない。よって、位相調整回路がＩチャネルとＱチャネルの２系統の復調ディジタル信号の位相差を調整することで、誤差検出回路は、２系統のベースバンドディジタル信号間の誤差を正確に検出することができる。   In the quadrature modulator according to the present invention, it is preferable that the phase difference between the two demodulated digital signals detected by the quadrature detection circuit is adjusted by a further phase adjustment circuit. The sine wave input to the demodulation circuit has a sum frequency of the predetermined frequency and the operating frequency of the baseband digital output circuit. For this reason, it is not necessary to adjust the frequency. Therefore, the error detection circuit can accurately detect an error between the two baseband digital signals by adjusting the phase difference between the two demodulated digital signals of the I channel and the Q channel by the phase adjustment circuit. .

本発明に係る直交変調器では、誤差検出回路が２系統の復調ディジタル信号のそれぞれの直流オフセットを検出し、誤差調整回路が２系統の復調ディジタル信号のそれぞれの直流オフセットが最小になるようにベースバンドディジタル信号を調整することが好ましい。直交検波回路がベースバンドディジタル信号のＩチャネル及びＱチャネルのそれぞれを正確に検出するので、誤差検出回路がベースバンドディジタル信号のＩチャネル及びＱチャネルの直流オフセットを正確に検出することができる。誤差調整回路は、正確な直流オフセットの検出結果に基づいて、ベースバンドディジタル信号のＩチャネル及びＱチャネルの直流オフセットを最小にすることができる。   In the quadrature modulator according to the present invention, the error detection circuit detects the DC offset of each of the two demodulated digital signals, and the error adjustment circuit uses the base so that the DC offset of each of the two demodulated digital signals is minimized. It is preferable to adjust the band digital signal. Since the quadrature detection circuit accurately detects each of the I channel and Q channel of the baseband digital signal, the error detection circuit can accurately detect the DC offset of the I channel and Q channel of the baseband digital signal. The error adjustment circuit can minimize the DC offset of the I-channel and the Q-channel of the baseband digital signal based on the accurate detection result of the DC offset.

また、本発明に係る直交変調器では、誤差検出回路が２系統の復調ディジタル信号の直交誤差を検出し、２系統の復調ディジタル信号の直交誤差が最小になるようにベースバンドディジタル信号を調整することが好ましい。直交検波回路がベースバンドディジタル信号のＩチャネル及びＱチャネルのそれぞれを正確に検出するので、誤差検出回路がベースバンドディジタル信号のＩチャネル及びＱチャネルの直交誤差を正確に検出することができる。誤差調整回路は、正確な直交誤差の検出結果に基づいて、ベースバンドディジタル信号のＩチャネル及びＱチャネルの直交誤差を最小にすることができる。   In the quadrature modulator according to the present invention, the error detection circuit detects the quadrature error of the two demodulated digital signals, and adjusts the baseband digital signal so that the quadrature error of the two demodulated digital signals is minimized. It is preferable. Since the quadrature detection circuit accurately detects each of the I channel and Q channel of the baseband digital signal, the error detection circuit can accurately detect the quadrature error of the I channel and Q channel of the baseband digital signal. The error adjustment circuit can minimize the I-channel and Q-channel quadrature errors of the baseband digital signal based on the accurate quadrature error detection result.

また、本発明に係る直交変調器では、誤差検出回路が２系統の復調ディジタル信号のレベルアンバランスを検出し、２系統の復調ディジタル信号のレベルアンバランスが最小になるようにベースバンドディジタル信号を調整することが好ましい。直交検波回路がベースバンドディジタル信号のＩチャネル及びＱチャネルのそれぞれを正確に検出するので、誤差検出回路がベースバンドディジタル信号のＩチャネル及びＱチャネルのレベルアンバランスを正確に検出することができる。誤差調整回路は、正確なレベルアンバランスの検出結果に基づいて、ベースバンドディジタル信号のＩチャネル及びＱチャネルのレベルアンバランスを最小にすることができる。   In the quadrature modulator according to the present invention, the error detection circuit detects the level imbalance of the two demodulated digital signals, and the baseband digital signal is reduced so that the level imbalance of the two demodulated digital signals is minimized. It is preferable to adjust. Since the quadrature detection circuit accurately detects each of the I channel and Q channel of the baseband digital signal, the error detection circuit can accurately detect the level imbalance of the I channel and Q channel of the baseband digital signal. The error adjustment circuit can minimize the level imbalance of the I-channel and the Q-channel of the baseband digital signal based on the accurate level imbalance detection result.

本発明によれば、送信する直交変調信号に含まれている動作周波数ｆｓｙｍの中間周波数の成分を正確に復調することができるので、動作周波数ｆｓｙｍ成分を正確に検出することができる。 According to the present invention, the intermediate frequency component of the operating frequency f sym included in the transmitted quadrature modulation signal can be accurately demodulated, so that the operating frequency f sym component can be detected accurately.

添付の図面を参照して本発明の実施の形態を説明する。以下に説明する実施の形態は本発明の構成の例であり、本発明は、以下の実施の形態に制限されるものではない。図１は、本実施形態に係る直交変調器の構成図である。本実施形態に係る直交変調器は、送信する情報をのせたベースバンドディジタル信号が入力される入力端子１１と、入力端子１１からのベースバンドディジタル信号を２系統にマッピングして同一速度の２系統のベースバンドディジタル信号を出力するベースバンドディジタル出力回路１２と、ベースバンドディジタル出力回路１２の出力する２系統のベースバンドディジタル信号を誤差調整する誤差調整回路１４と、誤差調整回路１４からの誤差調整された２系統のベースバンドディジタル信号をアナログ信号に変換してアナログベースバンド信号として出力するＤ／Ａ変換回路１５と、所定周波数ｆｃの局部発振波を発振する局部発振器３１と、局部発振器３１の出力する局部発振波を所定周波数ｆｃにして搬送波として出力する第一ＰＬＬ３２と、第一ＰＬＬ３２の出力する所定周波数ｆｃの搬送波をＤ／Ａ変換回路１５からのアナログベースバンド信号で直交変調して直交変調信号として出力する直交変調回路１６と、直交変調回路１６の出力する直交変調信号を出力する出力端子１７と、を備える。 Embodiments of the present invention will be described with reference to the accompanying drawings. The embodiment described below is an example of the configuration of the present invention, and the present invention is not limited to the following embodiment. FIG. 1 is a configuration diagram of a quadrature modulator according to the present embodiment. The quadrature modulator according to the present embodiment maps an input terminal 11 to which a baseband digital signal carrying information to be transmitted is input, and a baseband digital signal from the input terminal 11 into two systems and two systems at the same speed. A baseband digital output circuit 12 for outputting a baseband digital signal, an error adjustment circuit 14 for adjusting an error of two baseband digital signals output from the baseband digital output circuit 12, and an error adjustment from the error adjustment circuit 14 a D / a converter 15 for outputting an analog baseband signal baseband digital signals of two systems that are converted into an analog signal by a local oscillator 31 for oscillating a local oscillation wave having a predetermined frequency f c, the local oscillator 31 first output as a carrier wave and a local oscillation wave output of a predetermined frequency f c And LL32, a quadrature modulation circuit 16 for outputting a carrier wave of a predetermined frequency f c to the output of the first PLL32 as the quadrature modulated signal quadrature modulation to the analog baseband signal from the D / A conversion circuit 15, the quadrature modulation circuit 16 And an output terminal 17 for outputting an orthogonal modulation signal to be output.

さらに、本実施形態に係る直交変調器は、局部発振器３１の出力する局部発振波を所定周波数ｆｃとベースバンドディジタル出力回路１２の動作周波数ｆｓｙｍとの和周波数（ｆｃ＋ｆｓｙｍ）にして正弦波として出力する第二ＰＬＬ３３と、第二ＰＬＬ３３の出力する正弦波でありかつ所定周波数ｆｃとベースバンドディジタル出力回路の動作周波数ｆｓｙｍとの和周波数（ｆｃ＋ｆｓｙｍ）を持つ正弦波と直交変調回路１６の出力する直交変調信号の一部とをミキシングし、ベースバンドディジタル出力回路１２と同じ動作周波数ｆｓｙｍの中間周波数の成分を抽出して中間アナログ信号として出力する復調回路２１と、復調回路２１からの中間アナログ信号をディジタル信号に変換して中間ディジタル信号として出力するＡ／Ｄ変換回路２２と、Ａ／Ｄ変換回路２２からの中間ディジタル信号を直交検波して２系統の復調ディジタル信号として出力する直交検波回路２３と、直交検波回路２３からの２系統の復調ディジタル信号に含まれる誤差を検出し、検出した誤差を基に誤差調整回路１４に誤差調整させる誤差検出回路２５と、を備える。 Furthermore, the quadrature modulator according to this embodiment, in the sum frequency (f c + f sym) between the operating frequency f sym local oscillator 31 outputs to the local oscillation wave with the predetermined frequency f c baseband digital output circuit 12 of the sine wave having a second PLL33 to output as a sine wave, a sine wave output of the second PLL33 and a predetermined frequency f c and the baseband digital output circuit operating frequency f sym sum of the frequency (f c + f sym) And a part of the quadrature modulation signal output from the quadrature modulation circuit 16, extract an intermediate frequency component of the same operating frequency f sym as the baseband digital output circuit 12, and output it as an intermediate analog signal; A / A which converts the intermediate analog signal from the demodulation circuit 21 into a digital signal and outputs it as an intermediate digital signal The D conversion circuit 22, the quadrature detection circuit 23 that quadrature-detects the intermediate digital signal from the A / D conversion circuit 22 and outputs it as two demodulated digital signals, and the two demodulated digital signals from the quadrature detection circuit 23. And an error detection circuit 25 that detects an included error and causes the error adjustment circuit 14 to adjust the error based on the detected error.

本実施形態では、直交検波回路２３と誤差検出回路２５との間に、直交検波回路２３からの２系統の復調ディジタル信号の位相をそれぞれ調整して誤差検出回路２５に出力する位相調整回路２４をさらに備えることが好ましい。   In this embodiment, a phase adjustment circuit 24 that adjusts the phases of the two demodulated digital signals from the quadrature detection circuit 23 and outputs them to the error detection circuit 25 between the quadrature detection circuit 23 and the error detection circuit 25. It is preferable to further provide.

図２は、本実施形態に係る直交変調器の具体例を示す構成図である。図２に示す直交変調器は、送信する情報をのせたベースバンドディジタル信号が入力される入力端子５０と、入力端子５０に入力されたベースバンドディジタル信号を、直交する２系統のＩチャネルとＱチャネルのベースバンドディジタル信号にマッピングするマッピング回路５１と、マッピング回路５１からの２系統それぞれのベースバンドディジタル信号をフィルタリングするロールオフフィルタ（ＲＯＦ）５２Ｉ、５２Ｑと、ＲＯＦ５２Ｉ、５２Ｑからの２系統それぞれのベースバンドディジタル信号をゲイン調整するゲイン調整回路５３Ｉ、５３Ｑと、ゲイン調整回路５３Ｉ、５３Ｑからの２系統それぞれのベースバンドディジタル信号の直交誤差を補正する直交誤差補正回路５４と、直交誤差補正回路５４からの２系統それぞれのベースバンドディジタル信号の直流オフセットを調整する直流オフセット５５Ｉ、５５Ｑと、直流オフセット５５Ｉ、５５Ｑからの２系統それぞれのベースバンドディジタル信号をアナログ信号に変換するＤ／Ａ変換回路５６Ｉ、５６Ｑと、Ｄ／Ａ変換回路５６Ｉ、５６Ｑからのそれぞれのベースバンドアナログ信号の高周波ノイズを除去するローパスフィルタ（ＬＰＦ）５７Ｉ、５７Ｑと、所定周波数ｆｃの局部発振器６０と、局部発振器６０の出力する局部発振波を所定周波数ｆｃにして搬送波として出力する第一ＰＬＬ８５−１と、第一ＰＬＬ８５−１からの搬送波を２系統に分岐し、２系統の搬送波が直交するように位相差を整える９０°位相差分波器５９と、９０°位相差分波器５９からの所定周波数ｆｃの搬送波を、ＬＰＦ５７Ｉ、５７Ｑからの２系統それぞれのベースバンドアナログ信号で直交変調するミキサー５８Ｉ、５８Ｑと、ミキサー５８Ｉ及びミキサー５８Ｑからの直交変調信号を合波する加算器６１と、加算器６１からの直交変調信号を増幅する増幅器６２と、増幅器６２の出力する直交変調信号を出力する出力端子６３と、を備える。 FIG. 2 is a configuration diagram illustrating a specific example of the quadrature modulator according to the present embodiment. The quadrature modulator shown in FIG. 2 has an input terminal 50 to which a baseband digital signal carrying information to be transmitted is input, and a baseband digital signal input to the input terminal 50, two orthogonal I channels and Q Mapping circuit 51 for mapping to the baseband digital signal of the channel, roll-off filters (ROF) 52I and 52Q for filtering each of the two baseband digital signals from mapping circuit 51, and each of the two systems from ROF 52I and 52Q Gain adjustment circuits 53I and 53Q for adjusting the gain of the baseband digital signal, an orthogonal error correction circuit 54 for correcting an orthogonal error of each of the two baseband digital signals from the gain adjustment circuits 53I and 53Q, and an orthogonal error correction circuit 54 Each of the two systems from DC offsets 55I and 55Q for adjusting the DC offset of the first-band digital signal, D / A conversion circuits 56I and 56Q for converting each of the two baseband digital signals from the DC offsets 55I and 55Q into analog signals, and D / a conversion circuit 56I, the low-pass filter (LPF) 57I to eliminate high frequency noise of each baseband analog signals from 56Q, and 57q, a local oscillator 60 of predetermined frequency f c, the local oscillation wave outputted from the local oscillator 60 the in the predetermined frequency f c and the first PLL85-1 for outputting a carrier wave, a carrier wave from the first PLL85-1 branched into two systems, 90 ° phase difference carrier of two systems adjust the phase difference to be perpendicular the filter 59, the carrier wave of a predetermined frequency f c from the 90 ° phase difference duplexer 59, LPF 57 , And 57Q, mixers 58I and 58Q that perform quadrature modulation with baseband analog signals of two systems, adders 61 that combine the quadrature modulation signals from mixer 58I and mixer 58Q, and quadrature modulation signals from adder 61 The amplifier 62 to amplify and the output terminal 63 which outputs the orthogonal modulation signal which the amplifier 62 outputs are provided.

さらに、図２に示す直交変調器は、局部発振器６０の出力する局部発振波を所定周波数ｆｃとベースバンドディジタル出力回路１２の動作周波数ｆｓｙｍとの和周波数（ｆｃ＋ｆｓｙｍ）にして正弦波として出力する第二ＰＬＬ８５−２と、出力端子６３の出力する直交変調信号の一部を、第二ＰＬＬ８５−２の出力する正弦波で復調してマッピング回路５１と同じ動作周波数ｆｓｙｍの中間周波数成分を抽出して中間アナログ信号を出力するミキサー７３と、ミキサー７３の出力した中間アナログ信号をＬＰＦ７９からの出力値に応じて出力値が一定になるように負帰還増幅する低周波用増幅器７４と、低周波用増幅器７４の増幅した中間アナログ信号の高周波ノイズを除去するＬＰＦ７５と、ＬＰＦ７５からの中間アナログ信号を中間ディジタル信号に変換するＡ／Ｄ変換器７６と、Ａ／Ｄ変換器７６からの中間ディジタル信号の信号レベルを抽出する電力抽出器７７と、電力抽出器７７の抽出した信号レベルの信号をアナログ信号に変換するＤ／Ａ変換器７８と、Ｄ／Ａ変換器７８からのアナログ信号の高周波ノイズを除去するＬＰＦ７９と、Ａ／Ｄ変換器７６からの中間ディジタル信号からＩチャネルとＱチャネルの２系統の復調ディジタル信号を検波するディジタル直交検波器８０と、ディジタル直交検波器８０の検波する２系統それぞれの復調ディジタル信号を位相制御する位相制御器８１と、位相制御器８１からの２系統それぞれの復調ディジタル信号の直流オフセットを調整する直流オフセット８２Ｉ、８２Ｑと、位相制御器８１からの２系統の復調ディジタル信号の位相差を検出する直交位相検出器８３と、位相制御器８１からの２系統の復調ディジタル信号のレベルのアンバランスを検出するＩＱレベルアンバランス検出器８４と、を備える。 Furthermore, the quadrature modulator shown in Figure 2, and the sum frequency (f c + f sym) between the operating frequency f sym of the output local oscillation wave a predetermined frequency f c and the baseband digital output circuit 12 of the local oscillator 60 sine A part of the quadrature modulation signal output from the second PLL 85-2 that is output as a wave and the output terminal 63 is demodulated by a sine wave output from the second PLL 85-2, and is intermediate between the same operating frequency f sym as the mapping circuit 51 A mixer 73 that extracts an intermediate analog signal by extracting a frequency component, and a low-frequency amplifier 74 that negatively amplifies the intermediate analog signal output from the mixer 73 so that the output value becomes constant according to the output value from the LPF 79. LPF 75 for removing high-frequency noise of the intermediate analog signal amplified by low-frequency amplifier 74, and intermediate analog signal from LPF 75 as An A / D converter 76 for converting the digital signal to the interdigital signal, a power extractor 77 for extracting the signal level of the intermediate digital signal from the A / D converter 76, and an analog signal for the signal level extracted by the power extractor 77 A D / A converter 78 for converting to a signal, an LPF 79 for removing high-frequency noise of the analog signal from the D / A converter 78, and an I channel and a Q channel 2 from the intermediate digital signal from the A / D converter 76 A digital quadrature detector 80 for detecting a demodulated digital signal of the system, a phase controller 81 for controlling the phase of each of the two demodulated digital signals detected by the digital quadrature detector 80, and two systems from the phase controller 81, respectively. DC offsets 82I and 82Q for adjusting the DC offset of the demodulated digital signal, and two systems of demodulation digital signals from the phase controller 81 It comprises a quadrature phase detector 83 for detecting a phase difference between the signals, the IQ level unbalance detector 84 for detecting the unbalance of the level of the demodulated digital signal of two systems from the phase controller 81, a.

図２に示す構成は、図１に示す構成と対応している。例えば、入力端子５０は入力端子１１と、マッピング回路５１はベースバンドディジタル出力回路１２と、直交誤差補正回路５４は誤差調整回路１４と、Ｄ／Ａ変換回路５６Ｉ、５６Ｑは第一Ｄ／Ａ変換回路１５と、ミキサー５８Ｉ及びミキサー５８Ｑは直交変調回路１６と、出力端子６３は出力端子１７と、局部発振器６０は局部発振器３１と、第一ＰＬＬ８５−１は第一ＰＬＬ３２と、第二ＰＬＬ８５−２は第二ＰＬＬ３３と、ミキサー７３は復調回路２１と、Ａ／Ｄ変換器７６はＡ／Ｄ変換回路２２と、ディジタル直交検波器８０は直交検波回路２３と、ＩＱレベルアンバランス検出器８４は誤差検出回路２５と、対応している。   The configuration shown in FIG. 2 corresponds to the configuration shown in FIG. For example, the input terminal 50 is the input terminal 11, the mapping circuit 51 is the baseband digital output circuit 12, the orthogonal error correction circuit 54 is the error adjustment circuit 14, and the D / A conversion circuits 56I and 56Q are the first D / A conversion. The circuit 15, the mixer 58I and the mixer 58Q are the quadrature modulation circuit 16, the output terminal 63 is the output terminal 17, the local oscillator 60 is the local oscillator 31, the first PLL85-1 is the first PLL32, and the second PLL85-2. Is the second PLL 33, the mixer 73 is the demodulation circuit 21, the A / D converter 76 is the A / D conversion circuit 22, the digital quadrature detector 80 is the quadrature detection circuit 23, and the IQ level imbalance detector 84 is an error. This corresponds to the detection circuit 25.

図１及び図２において、破線はディジタル信号処理を行う部分を示す。例えば、図１では、ベースバンドディジタル出力回路１２と、誤差調整回路１４と、直交検波回路２３と、位相調整回路２４と、誤差検出回路２５と、がディジタル信号処理を行う。図２では、マッピング回路５１と、ロールオフフィルタ（ＲＯＦ）５２Ｉ、５２Ｑと、ゲイン調整５３Ｉ、５３Ｑと、直交誤差補正回路５４と、直流オフセット５５Ｉ、５５Ｑと、電力抽出器７７と、ディジタル直交検波器８０と、位相制御器８１と、直流オフセット８２Ｉ、８２Ｑと、直交位相検出器８３と、ＩＱレベルアンバランス検出器８４と、はディジタル信号処理を行う。ディジタル信号処理を行う各回路は、共通のシステムクロックにて動作している。本実施形態では、システムクロックの周波数を動作周波数ｆｓｙｍとして説明する。 In FIG. 1 and FIG. 2, a broken line indicates a portion that performs digital signal processing. For example, in FIG. 1, the baseband digital output circuit 12, the error adjustment circuit 14, the quadrature detection circuit 23, the phase adjustment circuit 24, and the error detection circuit 25 perform digital signal processing. In FIG. 2, mapping circuit 51, roll-off filters (ROF) 52I and 52Q, gain adjustments 53I and 53Q, quadrature error correction circuit 54, DC offsets 55I and 55Q, power extractor 77, and digital quadrature detection The detector 80, the phase controller 81, the DC offsets 82I and 82Q, the quadrature phase detector 83, and the IQ level imbalance detector 84 perform digital signal processing. Each circuit that performs digital signal processing operates with a common system clock. In the present embodiment, the frequency of the system clock will be described as the operating frequency f sym .

図１に記載する入力端子１１と、ベースバンドディジタル出力回路１２と、誤差調整回路１４と、第一Ｄ／Ａ変換回路１５と、直交変調回路１６と、出力端子１７と、局部発振器３１と、は図３に示す従来の構成と同様であるので説明は省略する。   An input terminal 11, a baseband digital output circuit 12, an error adjustment circuit 14, a first D / A conversion circuit 15, an orthogonal modulation circuit 16, an output terminal 17, a local oscillator 31, Since this is the same as the conventional configuration shown in FIG.

第二ＰＬＬ３３は、局部発振器３１の出力する局部発振波を、所定周波数ｆｃとベースバンドディジタル出力回路１２の動作周波数ｆｓｙｍとの和周波数（ｆｃ＋ｆｓｙｍ）にして正弦波として出力する。局部発振波はアナログベースバンド信号の搬送波と共通の局部発振器３１によって発振されている。正弦波は、直交変調信号に含まれる周波数（ｆｃ）のキャリア成分と周波数が正確に同期している。 Second PLL33 is output as a sine wave local oscillation wave output of the local oscillator 31, and the sum frequency (f c + f sym) between the operating frequency f sym predetermined frequency f c and the baseband digital output circuit 12. The local oscillation wave is oscillated by a local oscillator 31 that is shared with the carrier wave of the analog baseband signal. The frequency of the sine wave is accurately synchronized with the carrier component of the frequency (f c ) included in the quadrature modulation signal.

復調回路２１は、第二ＰＬＬ３３の出力する正弦波と直交変調回路１６の出力する直交変調信号の一部とをミキシングし、ベースバンドディジタル出力回路１２と同じ動作周波数ｆｓｙｍの中間周波数の成分を抽出して中間アナログ信号として出力する。直交変調信号の一部は、例えば方向性結合器によって分波する。正弦波は、直交変調信号に含まれる周波数ｆｃのキャリア成分と周波数が正確に同期している。このため、動作周波数ｆｓｙｍの成分を正確に復調することができる。周波数ｆｓｙｍの中間周波数成分を高精度で検波することで、キャリアリークを高精度で抽出することができる。よって、キャリアリークを高い精度で抑圧することができる。 The demodulating circuit 21 mixes the sine wave output from the second PLL 33 and a part of the quadrature modulation signal output from the quadrature modulation circuit 16, and generates an intermediate frequency component of the same operating frequency f sym as that of the baseband digital output circuit 12. Extracted and output as an intermediate analog signal. A part of the quadrature modulation signal is demultiplexed by, for example, a directional coupler. Sine wave, the carrier component and the frequency of the frequency f c included in the quadrature modulated signal is accurately synchronized. For this reason, the component of the operating frequency f sym can be accurately demodulated. By detecting the intermediate frequency component of the frequency f sym with high accuracy, carrier leak can be extracted with high accuracy. Therefore, carrier leak can be suppressed with high accuracy.

誤差検出回路２５は、ＩチャネルとＱチャネルのそれぞれの位相を検出して、誤差調整回路１４から出力するＩチャネルとＱチャネルの位相を調整する。例えば、誤差検出回路２５は、Ｉチャネルの位相が遅れている場合にはＩチャネルの位相を早めるように誤差調整回路１４に誤差調整させる。また、Ｉチャネルの位相が早い場合にはＩチャネルの位相を遅らせるように誤差調整回路１４に誤差調整させる。   The error detection circuit 25 detects the respective phases of the I channel and the Q channel, and adjusts the phases of the I channel and the Q channel output from the error adjustment circuit 14. For example, the error detection circuit 25 causes the error adjustment circuit 14 to adjust the error so that the phase of the I channel is advanced when the phase of the I channel is delayed. Further, when the phase of the I channel is early, the error adjustment circuit 14 adjusts the error so as to delay the phase of the I channel.

誤差検出回路２５は、直交検波回路２３からの２系統の復調ディジタル信号のそれぞれの直流オフセット、２系統の復調ディジタル信号の直交誤差、又は２系統の復調ディジタル信号のレベルアンバランスのいずれかを検出することが好ましい。この場合、誤差調整回路１４は、誤差検出回路２５の検出に応じて前記直流オフセット、前記直交誤差、又は前記レベルアンバランスが最小になるように前記ベースバンドディジタル信号を調整することが好ましい。当該直流オフセットを最小にすることで、キャリアリークを最小にすることができる。当該直交誤差を最小にすることで、直交変調時に生じるイメージリークを最小にすることができる。当該レベルアンバランスを最小にすることで、直交変調時に生じるイメージリークを最小にすることができる。   The error detection circuit 25 detects either the DC offset of each of the two demodulated digital signals from the quadrature detection circuit 23, the quadrature error of the two demodulated digital signals, or the level imbalance of the two demodulated digital signals. It is preferable to do. In this case, it is preferable that the error adjustment circuit 14 adjusts the baseband digital signal so that the DC offset, the orthogonal error, or the level imbalance is minimized according to the detection of the error detection circuit 25. Carrier leakage can be minimized by minimizing the DC offset. By minimizing the orthogonal error, it is possible to minimize image leakage that occurs during orthogonal modulation. By minimizing the level imbalance, it is possible to minimize image leakage that occurs during quadrature modulation.

位相調整回路２４は、直交検波回路２３からのＩチャネルとＱチャネルの２系統の復調ディジタル信号の位相をそれぞれ調整する。２系統の復調ディジタル信号の周波数ｆｓｙｍは、搬送波と正弦波の局部発振波が共通であり、周波数同期している。そこで、ＩチャネルとＱチャネルの２系統の復調ディジタル信号の位相が９０°ずれるように調整することで、誤差検出回路２５は、２系統のベースバンドディジタル信号間の誤差を正確に検出することができる。 The phase adjustment circuit 24 adjusts the phases of the two demodulated digital signals of the I channel and the Q channel from the quadrature detection circuit 23, respectively. The frequency f sym of the two demodulated digital signals is common to the carrier wave and the sine wave local oscillation wave, and is frequency-synchronized. Therefore, the error detection circuit 25 can accurately detect an error between the two baseband digital signals by adjusting the phases of the two demodulated digital signals of the I channel and the Q channel to be shifted by 90 °. it can.

本発明は、ＢＰＳＫ（Ｂｉｎａｒｙ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）方式、ＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）方式及び多値ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）方式などの直交変調方式を用いた送信装置に利用することができる。   INDUSTRIAL APPLICABILITY The present invention can be applied to a transmitter using an orthogonal modulation method such as a BPSK (Binary Phase Shift Keying) method, a QPSK (Quadrature Phase Shift Keying) method, and a multi-level QAM (Quadrature Amplitude Modulation) method.

本実施形態に係る直交変調器の概略構成図である。It is a schematic block diagram of the quadrature modulator which concerns on this embodiment. 本実施形態に係る直交変調器の具体例を示す構成図である。It is a block diagram which shows the specific example of the orthogonal modulator which concerns on this embodiment. キャリアリークを抑圧する従来の直交変調器の一例を示す構成図である。It is a block diagram which shows an example of the conventional quadrature modulator which suppresses carrier leak.

符号の説明Explanation of symbols

１１ 入力端子
１２ ベースバンドディジタル出力回路
１４ 誤差調整回路
１５ 第一Ｄ／Ａ変換回路
１６ 直交変調回路
１７ 出力端子
２１ 復調回路
２２ Ａ／Ｄ変換回路
２３ 直交検波回路
２４ 位相調整回路
２５ 誤差検出回路
３１ 局部発振器
３２ 第一ＰＬＬ
３３ 第二ＰＬＬ
５０ 入力端子
５１マッピング回路
５２Ｉ、５２Ｑ ロールオフフィルタ（ＲＯＦ）
５３Ｉ、５３Ｑ ゲイン調整回路
５４ 直交誤差補正回路
５５Ｉ、５５Ｑ、８２Ｉ、８２Ｑ 直流オフセット
５６Ｉ、５６Ｑ、７８ Ｄ／Ａ変換回路
５７Ｉ、５７Ｑ、７５、７９ ローパスフィルタ（ＬＰＦ）
５８Ｉ、５８Ｑ、７３ ミキサー
５９ ９０°位相差分波器
６０、６０−１、６０−２ 局部発振器
６１ 加算器
６２ 増幅器
６３ 出力端子
７４ 低周波用増幅器
７６ Ａ／Ｄ変換器
７７ 電力抽出器
８０ ディジタル直交検波器
８１ 位相制御器
８３ 直交位相検出器
８４ ＩＱレベルアンバランス検出器
８５−１ 第一ＰＬＬ
８５−２ 第二ＰＬＬ DESCRIPTION OF SYMBOLS 11 Input terminal 12 Baseband digital output circuit 14 Error adjustment circuit 15 1st D / A conversion circuit 16 Quadrature modulation circuit 17 Output terminal 21 Demodulation circuit 22 A / D conversion circuit 23 Quadrature detection circuit 24 Phase adjustment circuit 25 Error detection circuit 31 Local oscillator 32 1st PLL
33 Second PLL
50 Input terminal 51 Mapping circuit 52I, 52Q Roll-off filter (ROF)
53I, 53Q Gain adjustment circuit 54 Quadrature error correction circuit 55I, 55Q, 82I, 82Q DC offset 56I, 56Q, 78 D / A conversion circuit 57I, 57Q, 75, 79 Low pass filter (LPF)
58I, 58Q, 73 Mixer 59 90 ° phase difference wave 60, 60-1, 60-2 Local oscillator 61 Adder 62 Amplifier 63 Output terminal 74 Low frequency amplifier 76 A / D converter 77 Power extractor 80 Digital quadrature Detector 81 Phase controller 83 Quadrature phase detector 84 IQ level imbalance detector 85-1 First PLL
85-2 Second PLL

Claims (3)

同一速度の２系統のベースバンドディジタル信号を出力するベースバンドディジタル出力回路と、
前記ベースバンドディジタル出力回路の出力する前記２系統のベースバンドディジタル信号を誤差調整する誤差調整回路と、
前記誤差調整回路からの前記誤差調整された２系統のベースバンドディジタル信号をアナログ信号に変換してアナログベースバンド信号として出力するＤ／Ａ変換回路と、
所定周波数の搬送波を前記Ｄ／Ａ変換回路からの前記アナログベースバンド信号で直交変調して直交変調信号として出力する直交変調回路と、
前記所定周波数と前記ベースバンドディジタル出力回路の動作周波数との和周波数を持つ正弦波と前記直交変調信号の一部とをミキシングし、前記ベースバンドディジタル出力回路と同じ動作周波数の中間周波数の成分を抽出して中間アナログ信号として出力する復調回路と、
前記復調回路からの前記中間アナログ信号をディジタル信号に変換して中間ディジタル信号として出力するＡ／Ｄ変換回路と、
前記Ａ／Ｄ変換回路からの前記中間ディジタル信号を直交検波して２系統の復調ディジタル信号として出力する直交検波回路と、
前記直交検波回路からの前記２系統の復調ディジタル信号に含まれる誤差を検出し、検出した前記誤差を基に前記誤差調整回路に誤差調整させる誤差検出回路と、
を備える直交変調器であって、
前記所定周波数と前記ベースバンドディジタル出力回路の動作周波数との前記和周波数が、前記所定周波数に同期していることを特徴とする直交変調器。 A baseband digital output circuit for outputting two baseband digital signals of the same speed;
An error adjustment circuit for adjusting an error between the two baseband digital signals output from the baseband digital output circuit;
A D / A conversion circuit that converts the two error-adjusted baseband digital signals from the error adjustment circuit into analog signals and outputs the analog baseband signals;
A quadrature modulation circuit that quadrature modulates a carrier wave of a predetermined frequency with the analog baseband signal from the D / A conversion circuit and outputs it as a quadrature modulation signal;
A sine wave having a sum frequency of the predetermined frequency and the operating frequency of the baseband digital output circuit is mixed with a part of the quadrature modulation signal, and an intermediate frequency component having the same operating frequency as the baseband digital output circuit is mixed. A demodulation circuit that extracts and outputs as an intermediate analog signal;
An A / D conversion circuit that converts the intermediate analog signal from the demodulation circuit into a digital signal and outputs the digital signal;
A quadrature detection circuit that quadrature-detects the intermediate digital signal from the A / D conversion circuit and outputs it as two demodulated digital signals;
An error detection circuit that detects an error included in the two demodulated digital signals from the quadrature detection circuit and causes the error adjustment circuit to adjust an error based on the detected error;
A quadrature modulator comprising:
The quadrature modulator, wherein the sum frequency of the predetermined frequency and the operating frequency of the baseband digital output circuit is synchronized with the predetermined frequency. 前記直交検波回路と前記誤差検出回路との間に、前記直交検波回路からの前記２系統の復調ディジタル信号の位相をそれぞれ調整して前記誤差検出回路に出力する位相調整回路をさらに備えることを特徴とする請求項１に記載の直交変調器。   A phase adjustment circuit that adjusts the phases of the two demodulated digital signals from the quadrature detection circuit and outputs them to the error detection circuit between the quadrature detection circuit and the error detection circuit. The quadrature modulator according to claim 1. 前記誤差検出回路は、前記直交検波回路からの前記２系統の復調ディジタル信号のそれぞれの直流オフセット、前記２系統の復調ディジタル信号の直交誤差、又は前記２系統の復調ディジタル信号のレベルアンバランスのいずれかを検出し、
前記誤差調整回路は、前記誤差検出回路の検出に応じて前記直流オフセット、前記直交誤差、又は前記レベルアンバランスが最小になるように前記ベースバンドディジタル信号を調整することを特徴とする請求項１又は２記載の直交変調器。 The error detection circuit is any one of a DC offset of each of the two demodulated digital signals from the quadrature detection circuit, a quadrature error of the two demodulated digital signals, or a level imbalance of the two demodulated digital signals. Detect
2. The error adjustment circuit adjusts the baseband digital signal so that the DC offset, the orthogonal error, or the level imbalance is minimized according to detection by the error detection circuit. Or the quadrature modulator according to 2.
JP2006319225A 2006-11-27 2006-11-27 Quadrature modulator Expired - Fee Related JP4805107B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006319225A JP4805107B2 (en) 2006-11-27 2006-11-27 Quadrature modulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006319225A JP4805107B2 (en) 2006-11-27 2006-11-27 Quadrature modulator

Publications (2)

Publication Number Publication Date
JP2008135879A JP2008135879A (en) 2008-06-12
JP4805107B2 true JP4805107B2 (en) 2011-11-02

Family

ID=39560428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006319225A Expired - Fee Related JP4805107B2 (en) 2006-11-27 2006-11-27 Quadrature modulator

Country Status (1)

Country Link
JP (1) JP4805107B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010213107A (en) * 2009-03-11 2010-09-24 Fujitsu Semiconductor Ltd Communication apparatus
US8406283B2 (en) * 2009-07-20 2013-03-26 Advantest Corporation Modulation apparatus, test apparatus and correction method
CN108362941B (en) * 2018-03-29 2023-07-18 珠海迈科智能科技股份有限公司 Equipment and method for testing frequency deviation of Tuner module crystal oscillator

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396196A (en) * 1993-12-29 1995-03-07 At&T Corp. Quadrature modular with adaptive suppression of carrier leakage
JP3615839B2 (en) * 1995-09-06 2005-02-02 富士通テン株式会社 Transmitter
JP2885713B2 (en) * 1996-08-27 1999-04-26 埼玉日本電気株式会社 Transmitter
JP2002232500A (en) * 2001-01-30 2002-08-16 Hitachi Kokusai Electric Inc Transmitter

Also Published As

Publication number Publication date
JP2008135879A (en) 2008-06-12

Similar Documents

Publication Publication Date Title
US8385458B2 (en) Signal processing circuit and signal processing method
KR101075610B1 (en) Apparatus for compensating phase mismatch in a quadrature phase shift keying demodulator
KR20060024309A (en) An orthogonal detector and the orthogonal demodulator and the sampling orthogonal demodulator which using the orthogonal detector
JP2009206556A (en) Transmitter
JP4773318B2 (en) Local frequency signal detection circuit for direct conversion demodulator
JP2015156641A (en) direct conversion receiver
US20050078776A1 (en) Apparatus and method for compensating I/Q imbalance based on gain-controlled reference channel in orthogonal frequency division multiplex
JP4805107B2 (en) Quadrature modulator
JP4579458B2 (en) Demodulator, broadcast system and semiconductor device
US8396433B2 (en) Radio communication apparatus and DC offset adjustment method
JP2004356835A (en) Transmitter and receiver
JP2010213107A (en) Communication apparatus
JP3594019B2 (en) Automatic amplitude control circuit
JP4805106B2 (en) Quadrature modulator
JP4842186B2 (en) Wireless receiver
JP2010074506A (en) Clock regeneration circuit, demodulation circuit, receiving device, wireless communication system, and method of operating clock regeneration circuit
JP3869970B2 (en) High frequency power amplifier
JP2001060935A (en) Orthogonal frequency division/multiplex modulation/ demodulation device and method
JP2003273947A (en) Direct conversion receiver
JP4617270B2 (en) Transmitter
JP2005269027A (en) Cross modulation detector and automatic gain controller
JP5721173B2 (en) Demodulator and demodulation method
JP2007053519A (en) Phase error detection circuit and psk demodulation circuit
JP5500251B2 (en) Modulator / demodulator and amplitude adjustment method
JP5618863B2 (en) Wireless receiver

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110810

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees