JP4788826B2 - Power supply - Google Patents
Power supply Download PDFInfo
- Publication number
- JP4788826B2 JP4788826B2 JP2010011523A JP2010011523A JP4788826B2 JP 4788826 B2 JP4788826 B2 JP 4788826B2 JP 2010011523 A JP2010011523 A JP 2010011523A JP 2010011523 A JP2010011523 A JP 2010011523A JP 4788826 B2 JP4788826 B2 JP 4788826B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- boosting
- circuit
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Dc-Dc Converters (AREA)
- Liquid Crystal (AREA)
Description
この発明は、電源装置に関し、特に、表示素子に安定した駆動電圧を供給する電源装置に関する。 The present invention relates to a power supply device, and more particularly to a power supply device that supplies a stable drive voltage to a display element.
液晶表示装置は、縦横に交差する走査電極と信号電極とを備え、行ドライバより走査電極に選択電圧を順次印加し、列ドライバより信号電極に、表示データに対応したデータ電圧を印加することにより表示を行う。 The liquid crystal display device includes scanning electrodes and signal electrodes that intersect vertically and horizontally, a selection voltage is sequentially applied from the row driver to the scanning electrodes, and a data voltage corresponding to display data is applied from the column driver to the signal electrodes. Display.
各ドライバに選択電圧又はデータ電圧を供給する電源装置には、図１４に示すような装置が用いられている。 As a power supply device that supplies a selection voltage or a data voltage to each driver, a device as shown in FIG. 14 is used.
図１４に示す電源装置２は、電源電圧ＶDDを昇圧して出力する昇圧回路２４と、昇圧回路２４の出力電圧を電源とし、基準電圧Ｖrefを増幅して出力する増幅回路２３と、増幅回路２３の出力電圧を抵抗Ｒにより分圧して、表示素子を駆動するための電圧を出力する分圧回路２２と、から構成される。
14 includes a
昇圧回路２４は、スイッチング・トランジスタと昇圧コンデンサＣとによって昇圧倍数が設定される。
In the
例えば、昇圧回路２４に２つのスイッチング・トランジスタと２つの昇圧用コンデンサＣを用い、電源電圧ＶDDを２倍に昇圧する２倍昇圧回路を構成できる。同様に、３つのスイッチング・トランジスタと３つの昇圧コンデンサＣから、電源電圧ＶDDを３倍に昇圧する３倍昇圧回路を得ることができる。また、２倍昇圧回路と３倍昇圧回路とを組み合わせることにより、電源電圧ＶDDを６倍に昇圧する６倍昇圧回路を構成できる。
For example, by using two switching transistors and two boosting capacitors C in the
このように、使用するスイッチング・トランジスタ及び昇圧コンデンサＣの数を変えたり、複数の昇圧回路を用いることによって、昇圧倍数を変更することができる。 Thus, the boosting factor can be changed by changing the number of switching transistors and boosting capacitors C used, or by using a plurality of boosting circuits.
図１４に示す昇圧回路２４は、電源電圧ＶDDを固定して使用され、液晶表示装置等の電源装置に用いる場合、ソフトウエア等により昇圧回路２４の昇圧段数が変更できるように設計されている。そのため、昇圧回路２４の昇圧段数を変更することにより、昇圧倍数を変えることができる。
The
ソフトウエア等により昇圧回路２４の昇圧段数を変更するとき、昇圧段数を課題に設定した場合、昇圧回路２４の出力電圧が、電源装置を構成するＬＳＩの絶対最大定格を越えてしまい、ＬＳＩに許容量を越えた電流が流れ、ＬＳＩの破壊或いは性能が低下する。
When the number of boosting stages of the
また、液晶表示装置等の負荷（動作電圧）が、表示内容や温度等により変化すると、昇圧回路２４の出力電圧も変動してしまうため、常に一定の電圧を出力することが困難であった。
In addition, when the load (operating voltage) of the liquid crystal display device changes depending on the display content, temperature, and the like, the output voltage of the
この発明は、上記のような問題を解決するために成されたものであり、表示素子に駆動電圧を好適に供給することが可能な電源装置を提供することを目的とする。またこの発明は、回路に備わっている素子を効率的に利用する電源装置を提供することを他の目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a power supply device that can suitably supply a drive voltage to a display element. Another object of the present invention is to provide a power supply apparatus that efficiently uses elements included in a circuit.
上記目的を達成するため、本発明の電源装置は、
供給された電圧を昇圧して出力する昇圧手段と、
前記昇圧手段より出力された電圧を検出し、その検出結果に基づき、前記昇圧手段より出力される電圧が所望の値となるように、前記昇圧手段に供給する電圧を制御する電圧制御手段と、
前記昇圧手段より出力された電圧を、前記昇圧手段の出力電位と接地電位との間に直列に接続された複数の抵抗によって分圧し、駆動用の電圧として表示素子に供給する駆動電圧供給手段と、
を備え、
前記電圧制御手段は、
前記昇圧手段より出力された電圧を、前記駆動電圧供給手段の抵抗を用いて分圧する分圧手段と、
前記分圧手段により分圧された電圧と、基準電圧との差を増幅し、その増幅した電圧を前記昇圧手段に昇圧対象の電圧として供給する増幅手段と、
を備えることを特徴とする。
In order to achieve the above object, the power supply device of the present invention provides:
Boosting means for boosting and outputting the supplied voltage;
A voltage control unit that detects a voltage output from the boosting unit and controls a voltage supplied to the boosting unit based on a detection result so that a voltage output from the boosting unit becomes a desired value;
Driving voltage supply means for dividing the voltage output from the boosting means by a plurality of resistors connected in series between the output potential of the boosting means and a ground potential, and supplying the divided voltage to the display element as a driving voltage; ,
With
The voltage control means includes
Voltage dividing means for dividing the voltage output from the boosting means using a resistance of the driving voltage supply means;
Amplifying means for amplifying a difference between the voltage divided by the voltage dividing means and a reference voltage, and supplying the amplified voltage to the boosting means as a voltage to be boosted;
It is characterized by providing .
前記分圧手段は、前記駆動電圧供給手段の抵抗によって分圧された任意の電位を用いることが可能な分圧抵抗切替手段を備えてもよい。 The voltage dividing means may include voltage dividing resistance switching means capable of using an arbitrary potential divided by the resistance of the drive voltage supply means.
以上説明したように、本発明の電源装置によれば、表示素子に駆動電圧を好適に供給することができる。また、回路に備わっている素子を効率的に利用することができる。 As described above, according to the power supply device of the present invention, the driving voltage can be suitably supplied to the display element. In addition, elements provided in the circuit can be used efficiently.
本発明の実施の形態に係る電源装置を液晶表示装置に適用した場合について図面を用いて説明する。 A case where a power supply device according to an embodiment of the present invention is applied to a liquid crystal display device will be described with reference to the drawings.
本実施の形態に用いられる液晶表示装置を図１に示す。図１に示す液晶表示装置は、ＬＳＩ化されており、表示素子１と、電源装置２と、行ドライバ３と、列ドライバ４と、制御装置５とから構成される。
A liquid crystal display device used in this embodiment is shown in FIG. The liquid crystal display device shown in FIG. 1 is implemented as an LSI, and includes a
表示素子１は、対向して配置された第１の基板と第２の基板と、第１の基板に行方向に配置された複数の走査電極１１と、第２の基板の列方向に配置された複数の信号電極１３と、両基板間に封止された液晶とを備え、走査電極１１と信号電極１３の交点で定義される複数の画素により画像を表示する。
The
電源装置２は、表示素子１を駆動するための複数の駆動電圧を生成し、行ドライバ３及び列ドライバ４に供給する。
The power supply device 2 generates a plurality of drive voltages for driving the
行ドライバ３は、電源装置２より供給された駆動電圧に基づき、制御装置５からのタイミング制御信号に従って、選択した走査電極１１に対応する駆動電圧を走査電圧として順次出力する。
The row driver 3 sequentially outputs the drive voltage corresponding to the selected
一方、列ドライバ４は、走査電圧に同期して、制御装置５からのタイミング制御信号に従って、各画素の表示データに対応した駆動電圧をデータ電圧として信号電極１３に出力する。
On the other hand, the column driver 4 outputs a drive voltage corresponding to the display data of each pixel to the
このようにして、選択状態にある走査電極１１と信号電極１３の交点で定義される画素に画像が表示される。
In this way, an image is displayed on the pixel defined by the intersection of the
以下、本発明の電源装置について図面を用いて説明する。 The power supply device of the present invention will be described below with reference to the drawings.
（第１の実施の形態）
本発明の第１の実施の形態に係る電源装置について、図２を用いて説明する。
(First embodiment)
The power supply device according to the first embodiment of the present invention will be described with reference to FIG.
第１の実施の形態に係る電源装置は、図２に示すように、最大駆動電圧生成回路２１と、分圧回路２２と、から構成される。
As shown in FIG. 2, the power supply device according to the first embodiment includes a maximum drive
最大駆動電圧生成回路２１は、オペアンプ２３と、昇圧回路２４と、分圧抵抗Ｒ５、Ｒ６と、安定化コンデンサＣstと、から構成され、液晶を駆動するために必要な電圧を生成する。
The maximum drive
分圧抵抗Ｒ５、Ｒ６は、昇圧回路２４の出力電位と接地電位との間に直列に接続されている。昇圧回路２４の出力電圧Ｖprを、抵抗Ｒ５の抵抗値と抵抗Ｒ６の抵抗値の和に対する抵抗Ｒ６の抵抗値の比率に分圧し、その分圧された帰還電圧Ｖbackがオペアンプ２３の負入力端に入力される。
The voltage dividing resistors R5 and R6 are connected in series between the output potential of the
オペアンプ２３は、基準電圧Ｖrefと帰還電圧Ｖbackとの差分の電圧を所定の増幅率で増幅し、その出力電圧Ｖopを昇圧回路２４に入力する。
The
昇圧回路２４は、複数のコンデンサから成る昇圧コンデンサＣprを備え、制御装置５からの昇圧クロックＣＫの供給タイミングに従って、オペアンプ２３の出力電圧Ｖopを所定倍に昇圧する。
The
分圧回路２２は、複数の抵抗（Ｒ１〜Ｒ４）から構成され、最大駆動電圧生成回路２１より生成された電圧を複数の駆動電圧（Ｖ０〜Ｖ４）に分圧する。分圧回路２２を構成する抵抗Ｒ１〜Ｒ４は、昇圧回路２４の出力端と接地電位との間に直列に接続されており、最大駆動電圧生成回路２１より供給された目標の電圧を分圧する。分圧された電圧は、駆動電圧Ｖ０〜Ｖ４として行ドライバ３及び列ドライバ４に供給される。
The voltage dividing
安定化コンデンサＣstは、昇圧回路２４の出力電位と接地電位との間に接続され、昇圧回路２４の出力電圧Ｖprに含まれるリプル（交流成分）を除去し、平滑化する。
The stabilization capacitor Cst is connected between the output potential of the
なお、オペアンプ２３の増幅率、昇圧回路２４の昇圧倍数、基準電圧Ｖref、抵抗Ｒ５、Ｒ６は、昇圧回路２４の出力電圧Ｖprが目標値で安定するように設定されている。
The amplification factor of the
次に、最大駆動電圧生成回路２１の動作について説明する。
Next, the operation of the maximum drive
電源装置が動作し始めたときは、昇圧回路２４の出力電圧Ｖprは、目標値に達しておらず、オペアンプ２３に入力される帰還電圧Ｖbackは小さい値を取る。このため、昇圧回路２４の電源であるオペアンプ２３の出力電圧Ｖopは、最大値（電源電圧ＶDDに近い値）を取り、その出力電圧Ｖopが昇圧回路２４によって昇圧される。
When the power supply device starts to operate, the output voltage Vpr of the
昇圧回路２４の出力電圧Ｖprが徐々に上昇し、目標値を越えると、オペアンプ２３の負入力端に入力される帰還電圧Ｖbackは基準電圧Ｖrefより高くなり、オペアンプ２３の出力電圧Ｖopは低くなる。このため、昇圧回路２４は、その出力電圧Ｖprを降下させ、出力電圧Ｖprは目標値に近づいていく。
When the output voltage Vpr of the
逆に、昇圧回路２４の出力電圧Ｖprが降下しすぎ、目標値よりも低くなると、オペアンプ２３の負入力端に入力される帰還電圧Ｖbackは基準電圧Ｖrefより低くなり、オペアンプ２３の出力電圧Ｖopは高くなる。このため、昇圧回路２４の出力電圧Ｖprも高くなり目標値に近づく。
Conversely, when the output voltage Vpr of the
このような動作を繰り返すことにより、昇圧回路２４の出力電圧Ｖprは、目標値で安定する。
By repeating such an operation, the output voltage Vpr of the
また、電源装置２に接続された負荷が変化しても、昇圧回路２４の出力電圧Ｖprは一瞬変化するが、上記動作を行うことにより、電圧の変動が補正されるため、表示素子１に安定して駆動電圧Ｖ０〜Ｖ４を供給することができる。
Even if the load connected to the power supply device 2 changes, the output voltage Vpr of the
以上説明したように、昇圧回路２４の電源としてオペアンプ２３を用い、帰還回路を構成することにより、昇圧回路２４の出力電圧Ｖprの制御が可能になり、表示素子１を好適に駆動することができる電圧を生成することができる。
As described above, by using the
従って、電圧の変動がなく、安定した駆動電圧が得られる。 Accordingly, there is no voltage fluctuation and a stable driving voltage can be obtained.
（第２の実施の形態）
本発明の第２の実施の形態に係る電源装置を図３を用いて説明する。なお、図２と同一の構成要素には同符号を付す。
(Second Embodiment)
A power supply device according to a second embodiment of the present invention will be described with reference to FIG. In addition, the same code | symbol is attached | subjected to the component same as FIG.
この電源装置は、最大駆動電圧生成回路６１と分圧回路２２とから構成され、最大駆動電圧生成回路６１は、昇圧回路２４と、分圧抵抗Ｒ１０、Ｒ１１と、コンパレータ６２と、Ａ／Ｄコンバータ６３と、電子ボリューム６４とから構成される。
The power supply device includes a maximum drive
昇圧回路２４の出力電圧Ｖprは、抵抗Ｒ１０、Ｒ１１によって分圧され、コンパレータ６２の負入力端に入力される。コンパレータ６２は、分圧された電圧と比較基準電圧Ｖcrとの差分の電圧を所定の増幅率で増幅し、２値レベル（ハイレベル又はローレベル）の増幅電圧Ｖampを出力する。Ａ／Ｄコンバータ６３は、増幅電圧ＶampをＡ／Ｄ変換し、論理１又は０のディジタル信号ＤＳとして出力する。電子ボリューム６４は、ディジタル信号ＤＳの値に従って、出力しているアナログ電圧を上昇又は下降させる。
The output voltage Vpr of the
この構成によれば、比較基準電圧Ｖcrを、例えば、上昇圧力電圧Ｖprの目的値を抵抗Ｒ１０とＲ１１とで分圧した値に設定することにより、昇圧電圧Ｖprが目標値よりも高い場合には、コンパレータ６２の負入力端（反転入力端）の入力電圧が正入力端（非反転入力端）の入力電圧の電圧よりも高くなって、増幅電圧Ｖampがローレベルとなり、ディジタル信号ＤＳの値が０となる。電子ボリューム６４は、そのディジタル信号ＤＳを受け、出力しているアナログ電圧を所定量ΔＶだけ下降させる。一方、昇圧電圧Ｖprが目標値より低い場合には、増幅電圧Ｖampがハイレベルとなり、ディジタル信号ＤＳの値が１となり、電子ボリューム６４が、出力アナログ電圧を所定量ΔＶだけ上昇させるように動作させることができる。
According to this configuration, when the boost voltage Vpr is higher than the target value by setting the comparison reference voltage Vcr to a value obtained by dividing the target value of the rising pressure voltage Vpr by the resistors R10 and R11, for example. The input voltage at the negative input terminal (inverted input terminal) of the
よって、上記動作を繰り返すことにより、昇圧回路２４の出力電圧Ｖprは、目標値に近づき、最終的に目標値で安定する。従って、分圧回路２２には安定した目標の電圧が供給され、表示素子１を好適に駆動することができる。
Therefore, by repeating the above operation, the output voltage Vpr of the
なお、コンパレータ６２に代えて、増幅器を使用することも可能である。この場合、増幅器は、抵抗Ｒ１０とＲ１１により分圧された電圧と比較基準電圧Ｖcr（例えば、昇圧電圧Ｖprの目標値を抵抗Ｒ１０とＲ１１で分圧した値に等しい電圧）との差分を所定の増幅率で増幅して出力する。Ａ／Ｄコンバータ６３は、増幅器より出力された電圧を多値レベルのディジタル信号ＤＳに変換し、電子ボリューム６４は、ディジタル信号ＤＳの値に対応する量だけ、出力しているアナログ電圧を上昇又は下降させる。この構成によっても、分圧回路２２には安定した目標の電圧が供給される。
Note that an amplifier may be used instead of the
（第３の実施の形態）
本発明の第３の実施の形態にかかる電源装置について図４を用いて説明する。なお、図２及び図３と同一構成要素には同符号を付す。
(Third embodiment)
A power supply device according to a third embodiment of the present invention will be described with reference to FIG. The same components as those in FIGS. 2 and 3 are denoted by the same reference numerals.
この電源装置は、最大駆動電圧生成回路７１と分圧回路２２とから構成され、最大駆動電圧生成回路７１は、昇圧回路２４と、分圧抵抗Ｒ１０、Ｒ１１と、コンパレータ６２と、Ａ／Ｄコンバータ６３と、昇圧周波数変換回路７２とから構成される。
The power supply device includes a maximum drive
昇圧回路２４は、制御装置５から供給される昇圧クロックＣＫに従って昇圧動作を行う。
The
昇圧回路２４の出力電圧Ｖprは、抵抗Ｒ１０、Ｒ１１によって分圧され、コンパレータ６２の負入力端に入力される。コンパレータ６２は、分圧された電圧と比較基準電圧Ｖcrとの差分の電圧を増幅し、２値レベル（ハイレベル又はローレベル）の増幅電圧Ｖampを出力する。Ａ／Ｄコンバータ６３は、増幅電圧ＶampをＡ／Ｄ変換し、論理１又は０のディジタル信号ＤＳとして出力する。昇圧周波数変換回路７２は、ディジタル信号ＤＳの値に従って、制御装置５から昇圧回路２４に供給される昇圧クロックＣＫの周期を変換する。
The output voltage Vpr of the
この構成によれば、例えば、比較基準電圧Ｖcrを、昇圧電圧Ｖprの目標値を抵抗Ｒ１０とＲ１１で分圧した値に等しい電圧に設定することにより、出力電圧Ｖprが目標値よりも高い場合に、増幅電圧Ｖampがローレベルとなり、ディジタル信号ＤＳの値が０となる。昇圧周波数変換回路７２は、そのディジタル信号ＤＳを受け、昇圧クロックＣＫの周期を長くする。周期の長い昇圧クロックＣＫ’により、昇圧コンデンサＣprに充電された電荷の放出時間が長くなるため、電荷の放出量は増加する。その結果、昇圧回路２４の出力電圧Ｖprは下がる。
According to this configuration, for example, when the output voltage Vpr is higher than the target value by setting the comparison reference voltage Vcr to a voltage equal to the target voltage of the boosted voltage Vpr divided by the resistors R10 and R11. The amplified voltage Vamp becomes low level, and the value of the digital signal DS becomes zero. The boost
一方、出力電圧Ｖprが目標値より低い場合には、増幅電圧Ｖampがハイレベルとなり、ディジタル信号ＤＳの値が１となり、昇圧周波数変換回路７２は、周期の短い昇圧クロックＣＫ’を昇圧回路２４に供給する。これにより、昇圧用コンデンサＣprに充電された電荷の放出時間は短くなり、昇圧回路２４の出力電圧Ｖprは上がる。
On the other hand, when the output voltage Vpr is lower than the target value, the amplified voltage Vamp becomes high level, the value of the digital signal DS becomes 1, and the boost
よって、上記動作を繰り返すことにより、昇圧回路２４の出力電圧Ｖprは、目標値に近づき、最終的に目標値で安定する。従って、分圧回路２２には安定した目標の電圧が供給され、表示素子１を好適に駆動することができる。
Therefore, by repeating the above operation, the output voltage Vpr of the
なお、コンパレータ６２に代えて、増幅器を使用することも可能である。この場合、増幅器は、抵抗Ｒ１０とＲ１１により分圧された電圧と比較基準電圧Ｖcrとの差分を所定の増幅率で増幅して出力する。Ａ／Ｄコンバータ６３は、増幅器より出力された電圧を多値レベルのディジタル信号ＤＳに変換し、昇圧周波数変換回路７２は、ディジタル信号ＤＳの値に対応する量だけ、動作クロックの周波数を上昇又は下降させる。この構成によっても、分圧回路２２には安定した目標の電圧が供給される。
Note that an amplifier may be used instead of the
（第４の実施の形態）
本発明の第４の実施の形態にかかる電源装置について図５を用いて説明する。なお、図４と同一の構成要素には同符号を付す。
(Fourth embodiment)
A power supply device according to a fourth embodiment of the present invention will be described with reference to FIG. In addition, the same code | symbol is attached | subjected to the component same as FIG.
この電源装置は、最大駆動電圧生成回路７３と分圧回路２２とから構成され、最大駆動電圧生成回路７３は、昇圧回路２４と、分圧抵抗Ｒ１０、Ｒ１１と、コンパレータ６２と、Ａ／Ｄコンバータ６３と、昇圧動作制御回路７４とから構成される。
The power supply device includes a maximum drive
昇圧回路２４の出力電圧Ｖprは、抵抗Ｒ１０、Ｒ１１によって分圧され、コンパレータ６２の負入力端に入力される。コンパレータ６２は、分圧された電圧と比較基準電圧Ｖcrとの差分の電圧を所定の増幅率で増幅し、２値レベル（ハイレベル又はローレベル）の増幅電圧Ｖampを出力する。Ａ／Ｄコンバータ６３は、増幅電圧ＶampをＡ／Ｄ変換し、論理１又は０のディジタル信号ＤＳとして出力する。昇圧動作制御回路７４は、ディジタル信号ＤＳの値に従って、制御装置５から昇圧回路２４へ供給する昇圧クロックＣＫをオン又はオフする。
The output voltage Vpr of the
この構成によれば、例えば、比較基準電圧Ｖcrを、昇圧電圧Ｖprの目標値を抵抗Ｒ１０とＲ１１で分圧した値に等しい電圧に設定することにより、昇圧電圧Ｖprが目標値よりも高い場合に、増幅電圧Ｖampがローレベルとなり、ディジタル信号ＤＳの値が０となる。昇圧動作制御回路７４は、そのディジタル信号ＤＳを受け、昇圧回路２４に供給されている昇圧クロックＣＫをオフする。その結果、昇圧回路２４の昇圧動作は停止し、出力電圧Ｖprは降下する。
According to this configuration, for example, when the comparison reference voltage Vcr is set to a voltage equal to a value obtained by dividing the target value of the boost voltage Vpr by the resistors R10 and R11, the boost voltage Vpr is higher than the target value. The amplified voltage Vamp becomes low level, and the value of the digital signal DS becomes zero. The boost
一方、出力電圧Ｖprが目標値より低い場合には、増幅電圧Ｖampがハイレベルとなり、ディジタル信号ＤＳの値が１となり、昇圧動作制御回路７４は、昇圧クロックＣＫをオンする。これにより、昇圧回路２４に入力された電圧は昇圧され、出力電圧Ｖprは上昇する。
On the other hand, when the output voltage Vpr is lower than the target value, the amplified voltage Vamp becomes high level, the value of the digital signal DS becomes 1, and the boost
よって、上記動作を繰り返すことにより、昇圧回路２４の出力電圧Ｖprは、目標値に近づき、最終的に目標値で安定する。従って、分圧回路２２には安定した目標の電圧が供給され、表示素子１を好適に駆動することができる。
Therefore, by repeating the above operation, the output voltage Vpr of the
なお、図５に示す構成の電源装置の場合、昇圧回路２４の出力電圧Ｖprの変動を抑えるために、安定化コンデンサＣstの容量を大きく設定し、分圧回路２２の分圧抵抗Ｒ１〜Ｒ４の抵抗値を小さく設定することが望ましい。
In the case of the power supply device having the configuration shown in FIG. 5, in order to suppress the fluctuation of the output voltage Vpr of the
（第５の実施の形態）
本発明の第５の実施の形態に係る電源装置について図６及び図７を用いて説明する。なお、図２〜図５と同一の構成要素のものには同符号を付す。
(Fifth embodiment)
A power supply device according to a fifth embodiment of the present invention will be described with reference to FIGS. In addition, the same code | symbol is attached | subjected to the thing of the same component as FIGS.
この電源装置は、最大駆動電圧生成回路７５と分圧回路２２とから構成され、最大駆動電圧生成回路７５は、昇圧回路２４と、分圧抵抗Ｒ１０、Ｒ１１と、コンパレータ６２と、Ａ／Ｄコンバータ６３と、昇圧段数切換回路７８とから構成される。
The power supply device includes a maximum drive
昇圧回路２４の出力電圧Ｖprは、抵抗Ｒ１０、Ｒ１１によって分圧され、コンパレータ６２の負入力端に入力される。コンパレータ６２は、分圧された電圧と比較基準電圧Ｖcrとの差分の電圧を所定の増幅率で増幅し、２値レベル（ハイレベル又はローレベル）の増幅電圧Ｖampを出力する。Ａ／Ｄコンバータ６３は、増幅電圧ＶampをＡ／Ｄ変換し、論理１又は０のディジタル信号ＤＳとして出力する。昇圧段数切換回路７８は、ディジタル信号ＤＳの値に従って、昇圧回路２４の昇圧倍数を変更するための昇圧倍数切換信号を昇圧回路２４に供給する。
The output voltage Vpr of the
本実施の形態に用いられている昇圧回路２４の構成を図７を用いて説明する。図７（Ａ）は、昇圧対象の電圧の昇圧倍数を１倍から３倍に変換することが可能な昇圧回路の一例を示す。図７（Ｂ）は、図７（Ａ）に示す昇圧回路に供給する信号を生成するための論理回路の一例を示す。
The configuration of the
図７（Ａ）に示す昇圧回路は、昇圧用コンデンサＣprと、ｐ型及びｎ型のＭＯＳトランジスタより構成されている。各トランジスタのゲートには、図７（Ｂ）に示す回路により生成された信号が供給される。図７（Ｂ）に示す回路において、ＶＥＬ１を論理１、ＶＥＬ２を論理０、ＶＥＬ３を論理０に設定することにより、図７（Ａ）の昇圧回路は、１倍昇圧回路として機能する。また、ＶＥＬ１が０、ＶＥＬ２が１、ＶＥＬ３が０という設定では、２倍昇圧回路として機能し、ＶＥＬ１が０、ＶＥＬ２が０、ＶＥＬ３が１という設定では、３倍昇圧回路として機能する。
The booster circuit shown in FIG. 7A includes a booster capacitor Cpr and p-type and n-type MOS transistors. A signal generated by the circuit shown in FIG. 7B is supplied to the gate of each transistor. In the circuit shown in FIG. 7B, by setting VEL1 to
この構成によれば、例えば、前のタイミングにおける昇圧回路２４の昇圧倍数が２倍であり、昇圧電圧Ｖprが目標値より高い場合、昇圧段数切換回路７８は、ＶＥＬ１に１、ＶＥＬ２に０、ＶＥＬ３に０の昇圧倍数切換信号を出力し、昇圧回路２４の昇圧倍数を１倍に下げる。これにより、出力電圧Ｖprは降下する。また、出力電圧Ｖprが目標値より低い場合には、昇圧段数切換回路７８は、ＶＥＬ１に０、ＶＥＬ２に０、ＶＥＬ３に１の昇圧倍数切換信号を出力し、昇圧倍数を３倍に上げる。これにより、出力電圧Ｖprは上昇する。
According to this configuration, for example, when the boosting factor of the
よって、上記のような動作を繰り返すことにより、昇圧回路２４の出力電圧Ｖprは、目標値に近づき、最終的に目標値で安定する。従って、分圧回路２２には安定した目標の電圧が供給され、表示素子１を好適に駆動することができる。
Therefore, by repeating the above operation, the output voltage Vpr of the
（第６の実施の形態）
本発明の第６の実施の形態にかかる電源装置について図８、９を用いて説明する。なお、図２及び図３と同一の構成要素には同符号を付す。
(Sixth embodiment)
A power supply device according to a sixth embodiment of the present invention will be described with reference to FIGS. In addition, the same code | symbol is attached | subjected to the component same as FIG.2 and FIG.3.
この電源装置は、最大駆動電圧生成回路７６と分圧回路２２とから構成され、最大駆動電圧生成回路７６は、昇圧回路２４と、分圧抵抗Ｒ１０、Ｒ１１と、コンパレータ６２と、Ａ／Ｄコンバータ６３と、容量切換信号発生回路７９と、容量変換回路８１とから構成される。
The power supply device includes a maximum drive
昇圧回路２４の出力電圧Ｖprは、抵抗Ｒ１０、Ｒ１１によって分圧され、コンパレータ６２の負入力端に入力される。コンパレータ６２は、分圧された電圧と比較基準電圧Ｖcrとの差分の電圧を所定の増幅率で増幅し、２値レベル（ハイレベル又はローレベル）の増幅電圧Ｖampを出力する。Ａ／Ｄコンバータ６３は、増幅電圧ＶampをＡ／Ｄ変換し、論理１又は０のディジタル信号ＤＳとして出力する。容量切換信号発生回路７９は、ディジタル信号ＤＳの値に従って、容量変換回路８１に、昇圧コンデンサＣprの容量を変化させる信号Ａ、Ｂ（容量切換信号）を出力する。
The output voltage Vpr of the
次に、容量変換回路８１について図９を用いて説明する。容量変換回路８１は、Ｎ型ＭＯＳトランジスタＴｒ１〜Ｔｒ６を介して昇圧コンデンサＣprと並列に接続された補助コンデンサＣ１、Ｃ２、Ｃ３と、オア回路ＯＲと、アンド回路ＡＮＤとから構成される。
Next, the
容量切換信号発生回路７９より、０を示す信号Ａと、０を示す信号Ｂとが出力されたとすると、トランジスタＴｒ１〜Ｔｒ６の全てがオフ状態となり、昇圧に使用されるコンデンサは、昇圧コンデンサＣprのみとなる。また、１を示す信号Ａと、０を示す信号Ｂとが出力されたときは、トランジスタＴｒ１、Ｔｒ２がオンし、その他のトランジスタはオフ状態となる。このため、昇圧に使用されるコンデンサは、並列接続された昇圧コンデンサＣprと補助コンデンサＣ１によって構成される。
If the signal A indicating 0 and the signal B indicating 0 are output from the capacitance switching
同様に、０を示す信号Ａと、１を示す信号Ｂとが出力されたときは、トランジスタＴｒ１〜Ｔｒ４がオンし、昇圧に使用されるコンデンサは、並列接続された昇圧コンデンサＣprと補助コンデンサＣ１、Ｃ２になる。また、１を示す信号Ａと、１を示す信号Ｂとが出力されたときは、トランジスタＴｒ１〜Ｔｒ６がオンし、昇圧に使用されるコンデンサは、並列接続された昇圧コンデンサＣprと補助コンデンサＣ１、Ｃ２、Ｃ３になる。 Similarly, when a signal A indicating 0 and a signal B indicating 1 are output, the transistors Tr1 to Tr4 are turned on, and the capacitors used for boosting are the boosting capacitor Cpr and the auxiliary capacitor C1 connected in parallel. , C2. When the signal A indicating 1 and the signal B indicating 1 are output, the transistors Tr1 to Tr6 are turned on, and the capacitors used for boosting are the boosting capacitor Cpr and the auxiliary capacitor C1, which are connected in parallel. C2 and C3.
このように、昇圧コンデンサＣprに並列接続する補助コンデンサの数を変更することにより、昇圧コンデンサＣprの容量を実質的に変化させることができ、昇圧回路２４の昇圧倍数を変えることができる。
Thus, by changing the number of auxiliary capacitors connected in parallel to the boost capacitor Cpr, the capacity of the boost capacitor Cpr can be substantially changed, and the boost multiple of the
容量切換信号発生回路７９は、昇圧回路２４の出力電圧Ｖprが目標値を超えたとき、目標値より大きいことを示すディジタル信号ＤＳに従って、昇圧動作に寄与するコンデンサが現在よりも少なくなるように信号Ａ、Ｂを切り替える。このため、昇圧回路２４の昇圧能力は低下し、出力電圧Ｖprは降下する。
When the output voltage Vpr of the
逆に、昇圧回路２４の出力電圧Ｖprが目標値より小さくなったとき、容量切換信号発生回路７９は、目標値より小さいことを示すディジタル信号ＤＳを受け、昇圧動作に寄与するコンデンサが現在より増加するように信号Ａ、Ｂを切り替える。このため、昇圧回路２４の昇圧能力は上昇し、出力電圧Ｖprは上昇する。
On the contrary, when the output voltage Vpr of the
このような動作を繰り返すことにより、昇圧回路２４の出力電圧Ｖprは、目標値で安定するようになり、分圧回路２２には目標値の電圧が供給される。
By repeating such an operation, the output voltage Vpr of the
従って、上記構成の電源装置２を用いても、昇圧回路２４の出力電圧Ｖprの制御が可能になり、表示素子１を好適に駆動することができる電圧を生成することができる。
Therefore, even when the power supply device 2 having the above-described configuration is used, the output voltage Vpr of the
なお、コンパレータ６２に代えて、増幅器を使用することも可能である。この場合、増幅器は、抵抗Ｒ１０とＲ１１により分圧された電圧と比較基準電圧Ｖcrとの差分を所定の増幅率で増幅して出力する。Ａ／Ｄコンバータ６３は、増幅器より出力された電圧を多値レベルのディジタル信号ＤＳに変換して出力する。容量切換信号発生回路７９は、ディジタル信号ＤＳが示す値に応じて、昇圧に寄与するコンデンサの数を増減するように、容量切換信号を切り替える。例えば、昇圧回路２４の出力電圧Ｖprが目標値よりも非常に大きい場合には、補助容量を全て切り離すように、信号Ａ、Ｂを切り替え、昇圧回路２４の出力電圧Ｖprが目標値よりも若干小さい場合には、補助容量を１つだけ追加するように、信号Ａ、Ｂを切り替える。
Note that an amplifier may be used instead of the
（変形例）
この発明は、上記実施の形態に限定されず、種々の変形及び応用が可能である。
(Modification)
The present invention is not limited to the above embodiment, and various modifications and applications are possible.
例えば、第１の実施の形態では、昇圧回路２４の出力電圧Ｖprを分圧抵抗Ｒ５、Ｒ６を用いて分圧し、オペアンプ２３の負入力端子に入力したが、図１０に示すように、分圧回路２２の分圧抵抗Ｒ１〜Ｒ４を出力電圧Ｖprの分圧抵抗として用いることも可能である。図２に示す分圧抵抗Ｒ５、Ｒ６を取り除くことにより、抵抗Ｒ５、Ｒ６を介して流れる貫通電流による電力の消費をなくすことができるため、消費電力の低減が図れる。この場合、オペアンプ２３の負入力端子の接続位置を変えることにより、分圧回路２２の任意の中間の電圧を用いることが可能である。
For example, in the first embodiment, the output voltage Vpr of the
また、図１１に示すように、オペアンプ２３の負入力端子と、昇圧回路２４の出力電位及び、分圧回路２２の任意の電位とを接続するためのパッドＰをＬＳＩ上に設けて、このパッドＰによってオペアンプ２３の負入力端子の接続先を変更しても良い。パッドＰは、例えば、オペアンプ２３の負入力端に接続された端子０と、昇圧回路２４の出力端に接続された端子１と、分圧回路２２のそれぞれの抵抗Ｒ１〜４の間に接続された端子２〜４を有する。端子０を、端子１〜４のいずれか一つに接続することにより、昇圧回路２４の出力電圧Ｖprを分圧する比率を変えることができる。比率を変えることにより、オペアンプ２３の負入力端子に入力される電圧も変わり、昇圧回路２４の出力電圧Ｖprを制御することができる。
Also, as shown in FIG. 11, a pad P for connecting the negative input terminal of the
第１から第６の実施の形態に用いられる昇圧回路２４において、昇圧倍数を小さく設定したり、昇圧動作中に昇圧段数を減らして昇圧倍数を小さくする場合、使用されない昇圧コンデンサＣprが発生する。このとき、図１２に示すように、切換スイッチを用いて、昇圧に使用されない昇圧コンデンサＣprを安定化コンデンサ（昇圧回路２４の出力電圧のジッタを吸収し、安定化させるコンデンサ）又は補完コンデンサ（安定化コンデンサに並列接続され、出力電圧の安定化に寄与する容量を増大させるコンデンサ）として用いることが可能である。
In the
この場合、使用されない可能性のある昇圧コンデンサＣprを、図１２に示すように、スイッチ回路を介して、昇圧回路２４及び昇圧回路２４の出力端に接続する。
In this case, the boost capacitor Cpr that may not be used is connected to the
昇圧コンデンサＣprを、本来の昇圧動作に使用する場合には、端子０と端子２を接続し、昇圧コンデンサＣprを昇圧回路２４に接続し、図２に示す昇圧回路の一部に組み込み、昇圧動作に寄与させる。一方、補完コンデンサとして用いるときには、端子０と端子１を接続し、昇圧コンデンサＣprを昇圧回路２４の出力とグランドとの間に接続する。この構成によれば、昇圧コンデンサＣprが本来の昇圧動作に必要な場合には、昇圧動作に寄与し、昇圧倍数（段数）の設定などにより、昇圧動作に使用されない場合には、安定化コンデンサとして機能する。
When the boosting capacitor Cpr is used for the original boosting operation, the terminals 0 and 2 are connected, the boosting capacitor Cpr is connected to the boosting
昇圧コンデンサを本来の昇圧コンデンサとして使用するか補完コンデンサとして使用するかは、例えば、図６の昇圧段数切換回路７８の出力、図８の容量切替回路信号発生回路７９の出力などに基づいて判別される。この構成によれば、昇圧コンデンサＣprを有効に使用し、昇圧回路２４の出力電圧を安定化することができる。
Whether the boost capacitor is used as an original boost capacitor or a complementary capacitor is determined based on, for example, the output of the boost stage
また、出力電圧Ｖprの分圧抵抗として分圧回路２２を構成する抵抗を代用する図１０に示したような帰還回路において、昇圧回路２４の昇圧段数を減らして使用する場合、余ったコンデンサを並列に接続し、補助コンデンサ（昇圧動作に寄与するコンデンサの容量を増大させるコンデンサ）として用いることも可能である。
Further, in the feedback circuit as shown in FIG. 10 in which the resistor constituting the
例えば、昇圧段数を一段減らして使用する場合、図１３に示すように、昇圧動作に寄与しない昇圧コンデンサＣpr２を、スイッチ回路を介して、昇圧コンデンサＣpr１に並列接続する。 For example, when the boosting stage number is reduced by one step, as shown in FIG. 13, a boosting capacitor Cpr2 that does not contribute to the boosting operation is connected in parallel to the boosting capacitor Cpr1 through a switch circuit.
この構成によれば、昇圧コンデンサＣpr２は、昇圧倍数が高い場合には、昇圧倍数の増加に寄与し、昇圧倍数が低い場合には、昇圧能力（昇圧容量）の向上に寄与する。即ち、昇圧コンデンサを無駄なく、有効に使用することができる。 According to this configuration, the boost capacitor Cpr2 contributes to an increase in the boost factor when the boost factor is high, and contributes to an improvement in the boost capability (boost capacity) when the boost factor is low. That is, the boost capacitor can be used effectively without waste.
昇圧コンデンサを本来の昇圧コンデンサとして使用するか補助コンデンサとして使用するかは、例えば、図６の昇圧段数切換回路７８の出力、図８の容量切換信号発生回路７９の出力などに基づいて判別される。
Whether the boost capacitor is used as an original boost capacitor or an auxiliary capacitor is determined based on, for example, the output of the boost stage
以上説明したように、本実施の形態の電源装置によれば、昇圧回路２４の出力電圧Ｖprの値に応じて、昇圧対象の電圧を変化させ、或いは昇圧回路２４の昇圧動作を制御することにより、目標値で安定した出力電圧Ｖprが得られる。このため、表示素子１が駆動するのに好適な安定した電圧Ｖ０〜Ｖ４を生成することができる。
As described above, according to the power supply device of the present embodiment, the voltage to be boosted is changed according to the value of the output voltage Vpr of the
また、昇圧に使用されない昇圧コンデンサＣprを、リプル除去用の安定化コンデンサや、昇圧回路２４の昇圧効率を上げるための補助コンデンサとして有効に活用することができる。
Further, the boost capacitor Cpr that is not used for boosting can be effectively used as a stabilizing capacitor for removing ripples or an auxiliary capacitor for increasing the boosting efficiency of the boosting
また、表示素子１の表示内容が切り替わるなどして、電源装置２に接続された負荷が変化しても、昇圧回路２４の出力は目標の電圧で安定する。このため、表示素子１に安定して駆動電圧Ｖ０〜Ｖ４を供給することができる。
Further, even if the display content of the
この発明の電源装置は、液晶表示素子の電源装置に限定されず、ＰＤＰ（プラズマディスプレイ）、ＥＬ（エレクトロルミネッセンス）、ＦＥＤ（フィールドエミッションディスプレイ）等の表示装置に、複数階調及び／又は複数色を表示するための複数の電圧を必要とする、表示素子用電源として広く適用可能である。さらに、表示装置以外の装置の電力を供給する電源装置にも当然適用可能である。 The power supply device of the present invention is not limited to a power supply device for a liquid crystal display element, and a display device such as a PDP (plasma display), an EL (electroluminescence), an FED (field emission display), etc. has a plurality of gradations and / or a plurality of colors Can be widely applied as a power supply for a display element that requires a plurality of voltages for displaying. Further, the present invention can naturally be applied to a power supply device that supplies power of a device other than the display device.
１…表示素子、２…電源装置、３…行ドライバ、４…列ドライバ、５…制御装置、１１…走査電極、１３…信号電極、２１、６１、７１、７３、７５、７６…最大駆動電圧生成回路、２２…分圧回路、２３…オペアンプ、２４…昇圧回路、６２…コンパレータ、６３…Ａ／Ｄコンバータ、６４…電子ボリューム、７２…昇圧周波数変換回路、７４…昇圧動作制御回路、７８…昇圧段数切換回路、７９…容量切換信号発生回路、８１…容量変換回路
DESCRIPTION OF
Claims (2)
前記昇圧手段より出力された電圧を検出し、その検出結果に基づき、前記昇圧手段より出力される電圧が所望の値となるように、前記昇圧手段に供給する電圧を制御する電圧制御手段と、
前記昇圧手段より出力された電圧を、前記昇圧手段の出力電位と接地電位との間に直列に接続された複数の抵抗によって分圧し、駆動用の電圧として表示素子に供給する駆動電圧供給手段と、
を備え、
前記電圧制御手段は、
前記昇圧手段より出力された電圧を、前記駆動電圧供給手段の抵抗を用いて分圧する分圧手段と、
前記分圧手段により分圧された電圧と、基準電圧との差を増幅し、その増幅した電圧を前記昇圧手段に昇圧対象の電圧として供給する増幅手段と、
を備えることを特徴とする電源装置。 Boosting means for boosting and outputting the supplied voltage;
A voltage control unit that detects a voltage output from the boosting unit and controls a voltage supplied to the boosting unit based on a detection result so that a voltage output from the boosting unit becomes a desired value;
Driving voltage supply means for dividing the voltage output from the boosting means by a plurality of resistors connected in series between the output potential of the boosting means and a ground potential, and supplying the divided voltage to the display element as a driving voltage; ,
With
The voltage control means includes
Voltage dividing means for dividing the voltage output from the boosting means using a resistance of the driving voltage supply means;
Amplifying means for amplifying a difference between the voltage divided by the voltage dividing means and a reference voltage, and supplying the amplified voltage to the boosting means as a voltage to be boosted;
A power supply apparatus comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010011523A JP4788826B2 (en) | 2010-01-22 | 2010-01-22 | Power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010011523A JP4788826B2 (en) | 2010-01-22 | 2010-01-22 | Power supply |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37569699A Division JP4474709B2 (en) | 1999-12-28 | 1999-12-28 | Power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010152369A JP2010152369A (en) | 2010-07-08 |
| JP4788826B2 true JP4788826B2 (en) | 2011-10-05 |
Family
ID=42571442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010011523A Expired - Fee Related JP4788826B2 (en) | 2010-01-22 | 2010-01-22 | Power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4788826B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6164104B2 (en) * | 2014-01-27 | 2017-07-19 | 富士通株式会社 | Power supply circuit and information processing apparatus |
| JP6584875B2 (en) * | 2015-09-02 | 2019-10-02 | 株式会社東芝 | Switched capacitor power supply circuit |
-
2010
- 2010-01-22 JP JP2010011523A patent/JP4788826B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010152369A (en) | 2010-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5744871B2 (en) | High efficiency stabilized charge pump | |
| JP4895694B2 (en) | Power circuit | |
| JP4825584B2 (en) | Charge pump circuit | |
| JP4193462B2 (en) | Booster circuit | |
| JP2009005442A (en) | Switching regulator and method of controlling operation of switching regulator | |
| JP2005057999A (en) | Power supply device, its drive method, and drive method of electroluminescence display device utilizing it | |
| JP2005278378A (en) | Charge pump circuit | |
| US20110175892A1 (en) | Power source circuit and liquid crystal display apparatus having the same | |
| KR20080036607A (en) | Charge pump circuit, lcd driver ic, and electronic device | |
| JP2003348822A (en) | Voltage conversion control circuit and method | |
| WO2013098899A1 (en) | Shift register | |
| JP2007052103A (en) | Display control circuit | |
| US20070063762A1 (en) | Semiconductor device with charge pump booster circuit | |
| JP2005310854A (en) | Drive circuit | |
| JP4462844B2 (en) | Power circuit | |
| US20050012542A1 (en) | Power supply | |
| TWI522985B (en) | Charge pump circuit | |
| JP5301344B2 (en) | Booster circuit | |
| JP4788826B2 (en) | Power supply | |
| US7847797B2 (en) | Drive circuit and drive device for liquid crystal display | |
| JP4474709B2 (en) | Power supply | |
| US7884497B2 (en) | Power supply circuit | |
| JP2005284710A (en) | Driving circuit | |
| JP5232892B2 (en) | Charge pump circuit | |
| KR101024632B1 (en) | Charge pump circuit and method for charge pumping |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110621 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110704 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |