JP4782640B2 - Test equipment - Google Patents
Test equipment Download PDFInfo
- Publication number
- JP4782640B2 JP4782640B2 JP2006222592A JP2006222592A JP4782640B2 JP 4782640 B2 JP4782640 B2 JP 4782640B2 JP 2006222592 A JP2006222592 A JP 2006222592A JP 2006222592 A JP2006222592 A JP 2006222592A JP 4782640 B2 JP4782640 B2 JP 4782640B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- signal
- frequency
- output
- setting value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
本発明は、試験装置に関する。特に本発明は、ベースバンド信号がキャリア信号により変調された出力信号を出力する被試験デバイスを試験する試験装置に関する。 The present invention relates to a test apparatus. In particular, the present invention relates to a test apparatus for testing a device under test that outputs an output signal in which a baseband signal is modulated by a carrier signal.
従来、例えば通信デバイス等の、ベースバンド信号がキャリア信号により変調された出力信号を出力する被試験デバイスを試験するアナログ試験装置が、知られている。このようなアナログ試験装置は、例えば被試験デバイス毎に設けられた1以上の試験モジュールと、当該装置全体を制御する外部コントローラとを備える。 Conventionally, an analog test apparatus for testing a device under test that outputs an output signal in which a baseband signal is modulated by a carrier signal, such as a communication device, is known. Such an analog test apparatus includes, for example, one or more test modules provided for each device under test and an external controller that controls the entire apparatus.
試験モジュールは、被試験デバイスから出力された出力信号をIF信号に変換する。そして、試験モジュールは、IF信号をADコンバータによりデジタル化して外部コントローラに出力する。外部コントローラは、デジタル化したIF信号を各試験モジュールから取得し、取得したデジタル信号に対して演算処理をすることにより被試験デバイスの良否を判定する。そして、外部コントローラは、良否判定が完了すると、各試験モジュールに対して次の試験に対する設定を行って、次の試験を実行させる。 The test module converts the output signal output from the device under test into an IF signal. The test module digitizes the IF signal by the AD converter and outputs the digitized signal to the external controller. The external controller acquires the digitized IF signal from each test module, and determines whether the device under test is acceptable by performing arithmetic processing on the acquired digital signal. Then, when the pass / fail determination is completed, the external controller sets each test module for the next test and causes the next test to be executed.
従来のアナログ試験装置によれば、外部コントローラが各試験モジュールからデジタル信号を取得して良否を判定していたので、判定結果を得るまでの時間が長かった。さらに、従来のアナログ試験装置によれば、複数の試験を連続して実行する場合において、試験と試験との間のオーバーヘッドが大きかった。 According to the conventional analog test apparatus, the external controller obtains a digital signal from each test module and determines pass / fail, so it takes a long time to obtain a determination result. Furthermore, according to the conventional analog test apparatus, when a plurality of tests are continuously performed, the overhead between the tests is large.
なお、現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。 In addition, since the presence of a prior art document is not recognized at this time, the description regarding a prior art document is abbreviate | omitted.
そこで本発明は、上記の課題を解決することのできる試験装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。 Accordingly, an object of the present invention is to provide a test apparatus that can solve the above-described problems. This object is achieved by a combination of features described in the independent claims. The dependent claims define further advantageous specific examples of the present invention.
上記課題を解決するために、本発明の第1形態においては、ベースバンド信号がキャリア信号により変調された出力信号を出力する被試験デバイスを試験する試験装置であって、前記試験装置本体の第1スロットに装着される第1試験モジュールと、前記試験装置本体の第2スロットに装着される第2試験モジュールと、前記第1試験モジュールと前記第2試験モジュールとの間を接続する接続部と、当該試験装置を制御する制御部とを備え、前記第1試験モジュールは、前記被試験デバイスから出力された前記出力信号をベースバンド周波数に周波数変換したベースバンド信号、または、前記被試験デバイスから出力された前記出力信号を中間周波数に周波数変換したIF信号を出力する周波数変換部と、前記周波数変換部が出力した前記ベースバンド信号または前記IF信号をサンプリングしてデジタル化したデジタル信号を、出力するアナログデジタル変換部と、を有し、前記第2試験モジュールは、前記デジタル信号と、当該デジタル信号の期待値信号とを比較する比較部と、前記周波数変換部、前記アナログデジタル変換部および前記比較部のうちの少なくとも一つの動作設定値を、複数の試験のそれぞれに対応させて記憶する設定値メモリと、前記制御部からの試験開始の指示を受けたことに応じて、複数の試験のそれぞれについて順次に前記動作設定値を前記設定値メモリから読み出し、読み出した前記動作設定値を前記周波数変換部、前記アナログデジタル変換部および前記比較部に設定し、前記複数の試験を順次に実行するシーケンサとを有する試験装置を提供する。 In order to solve the above-described problem, according to a first aspect of the present invention, there is provided a test apparatus for testing a device under test that outputs an output signal in which a baseband signal is modulated by a carrier signal. A first test module mounted in one slot; a second test module mounted in a second slot of the test apparatus main body; and a connecting portion for connecting between the first test module and the second test module. A control unit for controlling the test apparatus, wherein the first test module is a baseband signal obtained by frequency-converting the output signal output from the device under test into a baseband frequency, or from the device under test. A frequency converter that outputs an IF signal obtained by frequency-converting the output signal to an intermediate frequency, and the frequency converter that outputs the frequency signal An analog-to-digital converter that outputs a digital signal obtained by sampling a digital signal obtained by sampling a first band signal or the IF signal, and the second test module outputs the digital signal and an expected value signal of the digital signal. A comparison unit for comparison, a setting value memory for storing at least one operation setting value of the frequency conversion unit, the analog-digital conversion unit, and the comparison unit in association with each of a plurality of tests; and the control unit In response to receiving an instruction to start a test from each of the plurality of tests, the operation setting values are sequentially read from the setting value memory, and the read operation setting values are read from the frequency conversion unit and the analog-to-digital converter. And a sequencer configured to sequentially execute the plurality of tests is provided. That.
周波数変換部は、互いに異なる周波数帯域内の周波数を有するローカル信号を出力する複数のローカル信号発生器と、複数のローカル信号発生器のうち、シーケンサによる設定に応じて選択された1つのローカル信号発生器から出力されたローカル信号と、被試験デバイスから出力された出力信号とを乗算する乗算器とを有し、シーケンサは、第1の試験中に、当該第1の試験後の第2の試験において出力信号に乗算されるローカル信号を出力するローカル信号発生器に対して当該第2の試験に用いる周波数を設定し、設定した周波数を有するローカル信号を第2の試験に先立って安定して出力させてよい。 The frequency converter includes a plurality of local signal generators that output local signals having frequencies in different frequency bands, and one local signal generator selected from the plurality of local signal generators according to a setting by a sequencer A multiplier that multiplies the local signal output from the output device and the output signal output from the device under test, and the sequencer performs a second test after the first test during the first test. The frequency used for the second test is set for the local signal generator that outputs the local signal multiplied by the output signal in step S3, and the local signal having the set frequency is stably output prior to the second test. You may let me.
シーケンサは、第1の試験における比較部による比較結果に基づいて当該第1の試験の次の第2の試験を選択し、選択した第2の試験における動作設定値を設定値メモリから読み出して、読み出した動作設定値を周波数変換部、アナログデジタル変換部および比較部に設定し、第2の試験を実行してよい。 The sequencer selects the second test next to the first test based on the comparison result by the comparison unit in the first test, reads the operation setting value in the selected second test from the setting value memory, The read operation setting value may be set in the frequency conversion unit, the analog-digital conversion unit, and the comparison unit, and the second test may be executed.
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。 The above summary of the invention does not enumerate all the necessary features of the present invention, and sub-combinations of these feature groups can also be the invention.
本発明によれば、効率よく試験することができる。 According to the present invention, it is possible to test efficiently.
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention. However, the following embodiments do not limit the invention according to the scope of claims, and all combinations of features described in the embodiments are included. It is not necessarily essential for the solution of the invention.
図1は、本実施形態に係る試験装置10の構成を被試験デバイス100とともに示す。試験装置10は、ベースバンド信号がキャリア信号により変調された出力信号を出力する被試験デバイス100を試験する。試験装置10は、一例として、通信デバイスにおける送信部を試験してよい。
FIG. 1 shows a configuration of a
試験装置10は、試験装置本体のスロットに装着される1以上の試験モジュール20と、当該試験装置10を制御する制御部30とを備える。複数の被試験デバイス100を並行して試験する場合、試験装置10は、一例として、複数の被試験デバイス100のそれぞれに対応する複数の試験モジュール20を備えてよい。また、被試験デバイス100が複数のピンを有する場合、試験装置10は、複数のピンのそれぞれに対応して複数の試験モジュール20を備えてよい。
The
試験モジュール20は、周波数変換部42と、アナログデジタル変換部44と、比較部46と、設定値メモリ48と、シーケンサ50とを有する。試験モジュール20は、一例として、被試験デバイス100に対して複数の試験を順次に実行し、複数の試験のそれぞれについて良否判定結果(パスまたはフェイル)を取得する。
The
周波数変換部42は、被試験デバイス100から出力された出力信号をベースバンド周波数に周波数変換したベースバンド信号、または、被試験デバイス100から出力された出力信号を中間周波数に周波数変換したIF信号を出力する。
The
周波数変換部42は、一例として、複数のローカル信号発生器52と、増幅器54と、乗算器56と、ローパスフィルタ58とを含んでよい。複数のローカル信号発生器52は、互いに異なる周波数帯域内の周波数を有するローカル信号を出力する。ローカル信号発生器52は、一例として、所定の周波数範囲でローカル信号の周波数を可変できるPLL(Phase Locked Loop)回路であってよい。
As an example, the
増幅器54は、被試験デバイス100から出力された出力信号を増幅する。乗算器56は、複数のローカル信号発生器52のうち、シーケンサ50による設定に応じて選択された1つのローカル信号発生器52から出力されたローカル信号と、増幅器54により増幅された後の被試験デバイス100から出力された出力信号とを乗算する。ローパスフィルタ58は、乗算器56から出力された信号の低域成分を通過する。これによりローパスフィルタ58は、エイリアス成分を除去したベースバンド信号またはIF信号を出力することができる。
The
アナログデジタル変換部44は、周波数変換部42が出力したベースバンド信号またはIF信号をサンプリングしてデジタル化したデジタル信号を出力する。アナログデジタル変換部44は、一例として、AD変換回路62と、記憶部64とを含んでよい。比較部46は、例えば所定期間、ベースバンド信号またはIF信号をサンプリングし、サンプリングして得られた所定期間分のデータを記憶部64に書き込む。
The analog-
比較部46は、アナログデジタル変換部44が出力したデジタル信号と、当該デジタル信号の期待値信号とを比較する。比較部46は、一例として、期待値メモリ72と、FFT演算部74と、比較器76と、比較結果メモリ78とを含んでよい。
The
期待値メモリ72は、ベースバンド信号またはIF信号として取得されるべき期待値信号を記憶する。期待値メモリ72は、一例として、ベースバンド信号またはIF信号として取得されるべき期待値信号の周波数成分毎の期待値を記憶してよい。期待値メモリ72は、一例として、試験に先立って、シーケンサ50により期待値信号に応じたデータが書き込まれてよい。
The expected value memory 72 stores an expected value signal to be acquired as a baseband signal or an IF signal. As an example, the expected value memory 72 may store an expected value for each frequency component of the expected value signal to be acquired as a baseband signal or an IF signal. As an example, the expected value memory 72 may be written with data corresponding to the expected value signal by the
FFT演算部74は、記憶部64に記憶された所定期間分のベースバンド信号またはIF信号をFFT(高速フーリエ変換)演算して、ベースバンド信号またはIF信号の周波数毎の信号レベルを算出する。比較器76は、FFT演算部74により算出された信号レベルと期待値メモリ72に記憶された期待値とを周波数毎に比較し、比較結果に基づき被試験デバイス100を良否判定する。比較器76は、一例として、信号レベルと期待値との差が所定範囲内であればパス、所定の範囲外であればフェイルと判定してよい。比較結果メモリ78は、試験毎の良否判定結果を記憶する。
The
設定値メモリ48は、周波数変換部42、アナログデジタル変換部44および比較部46のうちの少なくとも一つの動作設定値を、複数の試験のそれぞれに対応させて記憶する。設定値メモリ48は、一例として、複数のローカル信号発生器52のうちのローカル信号を出力する1つのローカル信号発生器52および当該ローカル信号発生器52から出力するローカル信号の周波数を、複数の試験のそれぞれに対応させて記憶してよい。また、設定値メモリ48は、当該試験においてベースバンド信号またはIF信号として取得されるべき期待値信号を、複数の試験のそれぞれに対応させて記憶してよい。また、設定値メモリ48は、その他、各部の動作タイミング、被試験デバイス100に与えるべき試験信号等を記憶してもよい。
The
シーケンサ50は、制御部30からの試験開始の指示を受けたことに応じて、周波数変換部42、アナログデジタル変換部44および比較部46を制御して複数の試験を順次に実行する。シーケンサ50は、一例として、複数の試験を順次に実行するための試験プログラムを格納している。シーケンサ50は、制御部30からの試験開始の指示を受けたことに応じて当該プログラムを起動し、起動したプログラムに従って動作することにより複数の試験を順次に実行してよい。さらに、シーケンサ50は、複数の試験のそれぞれについての動作設定値を設定値メモリ48から読み出し、読み出した動作設定値を、対応する試験を実行する前に予め周波数変換部42、アナログデジタル変換部44および比較部46に設定する。
The
以上のような試験装置10は、ベースバンド信号またはIF信号として取得されるべき期待値信号を予め記憶しておき、当該期待値信号と取得されたベースバンド信号またはIF信号とを比較する。これにより、試験装置10によれば、ベースバンド信号またはIF信号をデジタル化した信号を外部の制御部30に転送せずに、被試験デバイス100の良否を判定することができる。よって、試験装置10によれば、ベースバンド信号がキャリア信号により変調された出力信号を出力する被試験デバイス100を、高速に良否判定することができる。
The
さらに、試験装置10によれば、複数の試験のそれぞれの設定値を設定値メモリ48から順次に読み出して、試験に先立って周波数変換部42、アナログデジタル変換部44および比較部46に設定するので、複数の試験を連続して実行する場合において、試験と試験との間のオーバーヘッドを少なくすることができる。
Furthermore, according to the
また、周波数変換部42が複数のローカル信号発生器52を含む場合において、シーケンサ50は、第1の試験中に、当該第1の試験後の第2の試験において出力信号に乗算されるローカル信号を出力するローカル信号発生器52に対して、当該第2の試験に用いる周波数を設定する。そして、シーケンサ50は、設定した周波数を有するローカル信号を、対応するローカル信号発生器52から第2の試験に先立って安定して出力させてよい。これにより、試験装置10によれば、複数の試験を連続して実行する場合において、例えばPLLを安定させるために必要な動作を試験開始前に完了することができるので、試験と試験との間のオーバーヘッドを少なくすることができる。
In the case where the
また、シーケンサ50は、比較結果メモリ78に格納された第1の試験における比較部46による比較結果に基づいて当該第1の試験の次の第2の試験を選択してよい。そして、シーケンサ50は、選択した第2の試験における動作設定値を設定値メモリ48から読み出して、読み出した動作設定値を周波数変換部42、アナログデジタル変換部44および比較部46に設定し、第2の試験を実行してよい。これにより、試験装置10によれば、試験結果に応じて次の試験の内容が異なる試験シーケンスを実行する場合であっても、外部の制御部30を介さずに複数の試験を連続して実行することができる。さらに、シーケンサ50は、比較結果メモリ78に格納された第1の試験の結果がフェイルの場合、次の試験を行わずに試験シーケンスを中止してもよい。
The
図2は、試験モジュール20の構成の一例および当該試験モジュール20の試験装置本体に対する接続の一例を示す。試験モジュール20は、一例として、試験装置本体の第1スロット82−1に装着される第1試験モジュール20−1と、試験装置本体の第2スロット82−2に装着される第2試験モジュール20−2とを含んでよい。第1スロット82−1は、周波数変換部42およびアナログデジタル変換部44を含み、第2試験モジュール20−2は、比較部46、設定値メモリ48およびシーケンサ50を含む。すなわち、試験装置10は、アナログ系処理部を含んだ第1試験モジュール20−1とデジタル系の処理部を含んだ第2試験モジュール20−2とを、備えてよい。さらに、この場合において、試験装置10は、第1試験モジュール20−1と第2試験モジュール20−2との間を接続する接続部84を更に備えてよい。
FIG. 2 shows an example of the configuration of the
このような構成の試験装置10によれば、既存のデジタル試験装置において用いられるモジュールまたはこれを改良したモジュールを第2試験モジュール20−2として用いて、アナログの被試験デバイス100を試験することができる。これにより、試験装置10によれば、試験モジュールの作成の時間および費用を下げることができる。さらに、このような構成の試験装置10によれば、第1試験モジュール20−1と第2試験モジュール20−2とを並列に動作させることができる。従って、このような試験装置10によれば、第2試験モジュール20−2により第1の試験を行っている間に、第1試験モジュール20−1に対して次の第2の試験のサンプリング処理をさせることができる。これにより、試験装置10によれば、複数の試験をより短時間で行うことができる。
According to the
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.
10 試験装置
20 試験モジュール
30 制御部
42 周波数変換部
44 アナログデジタル変換部
46 比較部
48 設定値メモリ
50 シーケンサ
52 ローカル信号発生器
54 増幅器
56 乗算器
58 ローパスフィルタ
62 AD変換回路
64 記憶部
72 期待値メモリ
74 FFT演算部
76 比較器
78 比較結果メモリ
82 スロット
84 接続部
100 被試験デバイス
DESCRIPTION OF
Claims (3)
試験装置本体の第1スロットに装着される第1試験モジュールと、
前記試験装置本体の第2スロットに装着される第2試験モジュールと、
前記第1試験モジュールと前記第2試験モジュールとの間を接続する接続部と、
当該試験装置を制御する制御部と
を備え、
前記第1試験モジュールは、
前記被試験デバイスから出力された前記出力信号をベースバンド周波数に周波数変換したベースバンド信号、または、前記被試験デバイスから出力された前記出力信号を中間周波数に周波数変換したIF信号を出力する周波数変換部と、
前記周波数変換部が出力した前記ベースバンド信号または前記IF信号をサンプリングしてデジタル化したデジタル信号を、出力するアナログデジタル変換部と、
を有し、
前記第2試験モジュールは、
前記デジタル信号と、当該デジタル信号の期待値信号とを比較する比較部と、
前記周波数変換部、前記アナログデジタル変換部および前記比較部のうちの少なくとも一つの動作設定値を、複数の試験のそれぞれに対応させて記憶する設定値メモリと、
前記制御部からの試験開始の指示を受けたことに応じて、複数の試験のそれぞれについて順次に前記動作設定値を前記設定値メモリから読み出し、読み出した前記動作設定値を前記周波数変換部、前記アナログデジタル変換部および前記比較部に設定し、前記複数の試験を順次に実行するシーケンサと
を有する試験装置。 A test apparatus for testing a device under test that outputs an output signal in which a baseband signal is modulated by a carrier signal,
A first test module mounted in a first slot of the test apparatus body;
A second test module mounted in a second slot of the test apparatus body;
A connecting portion for connecting between the first test module and the second test module;
A control unit for controlling the test apparatus,
The first test module includes:
Frequency conversion for outputting a baseband signal obtained by frequency-converting the output signal output from the device under test to a baseband frequency, or an IF signal obtained by frequency-converting the output signal output from the device under test to an intermediate frequency And
An analog-to-digital converter that outputs a digital signal obtained by sampling and digitizing the baseband signal or the IF signal output from the frequency converter;
Have
The second test module includes:
A comparison unit that compares the digital signal with an expected value signal of the digital signal;
A setting value memory that stores at least one operation setting value of the frequency conversion unit, the analog-digital conversion unit, and the comparison unit in association with each of a plurality of tests;
In response to receiving a test start instruction from the control unit, the operation setting value is sequentially read from the setting value memory for each of a plurality of tests, and the read operation setting value is read from the frequency conversion unit, And a sequencer that is set in the analog-to-digital conversion unit and the comparison unit and sequentially executes the plurality of tests.
互いに異なる周波数帯域内の周波数を有するローカル信号を出力する複数のローカル信号発生器と、
前記複数のローカル信号発生器のうち、前記シーケンサによる設定に応じて選択された1つの前記ローカル信号発生器から出力されたローカル信号と、前記被試験デバイスから出力された前記出力信号とを乗算する乗算器とを有し、
前記シーケンサは、第1の試験中に、当該第1の試験後の第2の試験において前記出力信号に乗算されるローカル信号を出力する前記ローカル信号発生器に対して当該第2の試験に用いる周波数を設定し、設定した周波数を有するローカル信号を前記第2の試験に先立って安定して出力させる
請求項1に記載の試験装置。 The frequency converter is
A plurality of local signal generators for outputting local signals having frequencies in different frequency bands;
Multiplying the local signal output from one of the plurality of local signal generators selected according to the setting by the sequencer and the output signal output from the device under test. A multiplier,
The sequencer is used in the second test for the local signal generator that outputs a local signal multiplied by the output signal in a second test after the first test during the first test. The test apparatus according to claim 1, wherein a frequency is set, and a local signal having the set frequency is stably output prior to the second test.
請求項1に記載の試験装置。 The sequencer selects a second test next to the first test based on a comparison result by the comparison unit in the first test, and sets the operation setting value in the selected second test as the setting value. The test apparatus according to claim 1, wherein the test apparatus reads the operation setting value read from a memory, sets the read operation setting value in the frequency conversion unit, the analog-digital conversion unit, and the comparison unit and executes the second test.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006222592A JP4782640B2 (en) | 2006-08-17 | 2006-08-17 | Test equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006222592A JP4782640B2 (en) | 2006-08-17 | 2006-08-17 | Test equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008046019A JP2008046019A (en) | 2008-02-28 |
JP4782640B2 true JP4782640B2 (en) | 2011-09-28 |
Family
ID=39179902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006222592A Expired - Fee Related JP4782640B2 (en) | 2006-08-17 | 2006-08-17 | Test equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4782640B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11442098B2 (en) * | 2019-06-20 | 2022-09-13 | Teradyne, Inc. | Generating a waveform based on digital pulses |
CN110269634B (en) * | 2019-06-20 | 2023-09-12 | 上海联影医疗科技股份有限公司 | Isolation converter, X-ray generating device and medical imaging system |
CN114614844B (en) * | 2022-05-10 | 2022-08-16 | 佛山市联动科技股份有限公司 | Method and circuit for testing double-tone signal and radio frequency testing device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10247951A (en) * | 1997-03-06 | 1998-09-14 | Advantest Corp | Test equipment for digital demodulator and its test method |
JP3548483B2 (en) * | 2000-02-10 | 2004-07-28 | Necエレクトロニクス株式会社 | Semiconductor device test method and test apparatus |
JP2002340951A (en) * | 2001-05-14 | 2002-11-27 | Anritsu Corp | Semiconductor device test system |
EP1687649A1 (en) * | 2003-11-26 | 2006-08-09 | Advantest Corporation | Testing apparatus |
-
2006
- 2006-08-17 JP JP2006222592A patent/JP4782640B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008046019A (en) | 2008-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3930037B1 (en) | Test apparatus and test method | |
US8255183B1 (en) | Communication unit with analog test unit | |
KR20180082600A (en) | Front-end module for automated test equipment | |
WO2014012343A1 (en) | System on chip or system in package-based built-in self-test system | |
US6934648B2 (en) | Jitter measurement circuit for measuring jitter of measurement target signal on the basis of sampling data string obtained by using ideal cyclic signal | |
US20040003328A1 (en) | Instrument initiated communication for automatic test equipment | |
JP4782640B2 (en) | Test equipment | |
JP5100645B2 (en) | Test equipment and test modules | |
JP4732238B2 (en) | Test apparatus and test method | |
KR20110005284A (en) | Test system, electronic device, and testing apparatus | |
TWI425231B (en) | Testing module, testing method, and testing system for generating analog testing signal to device under test | |
EP3618283B1 (en) | Method and system for a subsampling based system integrated scope to enhance sample rate and resolution | |
US7183953B2 (en) | Calibrating automatic test equipment containing interleaved analog-to-digital converters | |
US20080281538A1 (en) | Test unit and test apparatus | |
JP4704278B2 (en) | Test apparatus and test method | |
JP4416273B2 (en) | Semiconductor test equipment | |
CN111025132B (en) | System chip, built-in self-test circuit and self-test method thereof | |
CN109150184B (en) | Method and device for operating an analog-to-digital converter for converting signals | |
JP2005091108A (en) | Jitter generator and testing apparatus | |
KR100475739B1 (en) | system for testing character of filter | |
US10418077B2 (en) | Realtime streaming control of an arbitrary waveform generator | |
JP3374141B2 (en) | Electronic device, electronic device test apparatus, and electronic device test method | |
CN111176192B (en) | Flow control system, method and device for controlling chip starting flow | |
JP2005024512A (en) | Testing device | |
KR100805506B1 (en) | Frequency measurement apparatus and method for mobile communication basestation system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110607 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110707 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |