JP4781141B2 - Method for manufacturing field electron emission device - Google Patents
Method for manufacturing field electron emission device Download PDFInfo
- Publication number
- JP4781141B2 JP4781141B2 JP2006081152A JP2006081152A JP4781141B2 JP 4781141 B2 JP4781141 B2 JP 4781141B2 JP 2006081152 A JP2006081152 A JP 2006081152A JP 2006081152 A JP2006081152 A JP 2006081152A JP 4781141 B2 JP4781141 B2 JP 4781141B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electron emission
- buffer layer
- emission device
- field electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
この発明は、本発明は、電界効果によって電子を放出する電界電子放出装置の製造方法に関するものである。 The present invention relates to a method for manufacturing a field electron emission device that emits electrons by a field effect.
真空中におかれた金属または半導体などにある閾値以上の強さの電界を与えると、金属または半導体の表面近傍のエネルギー障壁を電子が量子トンネル効果により通過し、常温においても真空中に電子が放出される。このような原理に基づく電子放出は、冷陰極電界電子放出、あるいは単に電界放出(フィールド・エミッション)と呼ばれる。 When an electric field with a strength higher than a threshold value is applied to a metal or semiconductor placed in a vacuum, electrons pass through the energy barrier near the surface of the metal or semiconductor due to the quantum tunneling effect, and the electrons enter the vacuum at room temperature. Released. Electron emission based on such a principle is called cold cathode field emission, or simply field emission (field emission).
近年、この電界放出を適用した電界放出素子を画像表示に応用した、平面型の表示装置いわゆるフィールドエミッションディスプレイ（Field Emission Display；ＦＥＤ）の開発が行われている。フィールドエミッションディスプレイは、高輝度かつ低消費電力などの利点を有するため、従来のＣＲＴ（Cathode Ray Tube）に代わる画像表示装置として期待されている。このような電界電子放出装置においては、電子放出特性を向上させることが必要である。 2. Description of the Related Art In recent years, a flat display device so-called field emission display (FED) has been developed in which a field emission device using this field emission is applied to image display. The field emission display has advantages such as high luminance and low power consumption, and therefore is expected as an image display device that replaces a conventional CRT (Cathode Ray Tube). In such a field electron emission device, it is necessary to improve the electron emission characteristics.
そこで、電界電子放出装置のエミッタの一例として、カーボンナノチューブ(Carbon Nano Tube：ＣＮＴ)の利用が検討されている。現在、カーボンナノチューブは、化学的気相成長法(Chemical Vapor Deposition Method)、アーク放電法、またはレーザーアブレーション法などにより製造されている。このカーボンナノチューブは、化学的、物理的、かつ熱的に安定であるため、電子源に用いられた場合においては、安定して動作することが期待される。また、カーボンナノチューブにおいては、アスペクト比が非常に高いため、電界集中が発生し易く、電子放出効果が大きい。このような電子源においては、カソード電極層とゲート電極層とを絶縁するための層間絶縁層が設けられ、電子放出源としてのカーボンナノチューブがカソード電極層に電気的に接続されている。 Thus, the use of carbon nanotubes (CNTs) has been studied as an example of an emitter of a field electron emission device. At present, carbon nanotubes are produced by a chemical vapor deposition method, an arc discharge method, or a laser ablation method. Since this carbon nanotube is chemically, physically and thermally stable, it is expected to operate stably when used in an electron source. Further, since the carbon nanotube has a very high aspect ratio, electric field concentration is likely to occur, and the electron emission effect is large. In such an electron source, an interlayer insulating layer for insulating the cathode electrode layer and the gate electrode layer is provided, and carbon nanotubes as an electron emission source are electrically connected to the cathode electrode layer.
カーボンナノチューブを電子源として用いる方法としては、特開２００４−２８８６０９号公報に開示されているように、カーボンナノチューブ層を絶縁層およびゲート電極層の形成前にカソード電極層に付着させる方法が検討されている。このような方法を用いる場合には、カーボンナノチューブ層は、塗布法などによって広い範囲にわたって均一にカソード電極層に付着され得る。
前述の電界電子放出装置の製造方法において、層間絶縁層中に貫通孔を形成して、カーボンナノチューブ層を露出させる工程には、プラズマを用いたドライエッチング法、または、薬液を用いたウェットエッチング法が実行される。しかしながら、層間絶縁層の直下にカーボンナノチューブ層が存在するため、エッチング工程中にカーボンナノチューブ層がプラズマまたは薬液に曝されることになる。カーボンナノチューブがプラズマまたは薬液に暴露されると、カーボンナノチューブの表面に異物が付着したり、カーボンナノチューブ自身が溶解したり磨耗したりして、電界電子放出装置の電子放出特性が劣化してしまう。 In the above-described method for manufacturing a field electron emission device, a dry etching method using plasma or a wet etching method using a chemical solution is used to form a through hole in the interlayer insulating layer and expose the carbon nanotube layer. Is executed. However, since the carbon nanotube layer exists immediately below the interlayer insulating layer, the carbon nanotube layer is exposed to plasma or a chemical solution during the etching process. When the carbon nanotube is exposed to plasma or a chemical solution, foreign matter adheres to the surface of the carbon nanotube, or the carbon nanotube itself dissolves or wears, and the electron emission characteristics of the field electron emission device deteriorate.
前述のカーボンナノチューブ層を露出させるためのエッチングプロセスに起因してカーボンナノチューブ層が損傷するおそれを低減するために、特開２００２−１４０９７９号公報に開示されているように、層間絶縁層とカーボンナノチューブ層との間にアルミニウムなどの保護層が設けられた構造において、層間絶縁層をエッチングした後、保護層を別個のプロセスにおいてエッチングする方法がある。 In order to reduce the risk of damage to the carbon nanotube layer due to the etching process for exposing the carbon nanotube layer, the interlayer insulating layer and the carbon nanotube are disclosed as disclosed in JP-A-2002-140979. In a structure in which a protective layer such as aluminum is provided between the layers, there is a method of etching the protective layer in a separate process after etching the interlayer insulating layer.
しかしながら、この方法においても、保護層のエッチング工程においてカーボンナノチューブ層が露出することは避けられない。また、保護層のエッチング時に、カーボンナノチューブ層が損傷することを抑制するために、弱酸を用いるエッチング方法（特開２００４−３３５２８５号公報）も提案されている。しかしながら、この方法においても、酸がカーボンナノチューブ層を損傷させてしまう。 However, even in this method, it is inevitable that the carbon nanotube layer is exposed in the protective layer etching step. Also, an etching method using a weak acid (Japanese Patent Laid-Open No. 2004-335285) has been proposed in order to suppress damage to the carbon nanotube layer during etching of the protective layer. However, even in this method, the acid damages the carbon nanotube layer.
前述の問題は、電子放出源としてカーボンナノチューブを用いる場合のみならず、他の物質を用いる場合にも生じる。つまり、電界電子放出装置のエミッタ層を露出させるときのエミッタ層の損傷が問題となっている。 The above-described problem occurs not only when carbon nanotubes are used as an electron emission source, but also when other materials are used. That is, the emitter layer is damaged when the emitter layer of the field electron emission device is exposed.
本発明は、上述の問題に鑑みてなされたものであり、その目的は、エミッタ層を露出させるときに、エミッタ層が損傷することが防止され、それによって、電子放出特性が向上した電界電子放出装置の製造方法を提供することである。 The present invention has been made in view of the above-described problems, and an object thereof is to prevent field damage when the emitter layer is exposed, thereby preventing the emitter layer from being damaged, thereby improving electron emission characteristics. It is to provide a method for manufacturing a device.
本発明の電界電子放出装置の製造方法においては、まず、基板の主表面上において、カソード電極層、エミッタ層、および２種類以上の物質を含む緩衝層がこの順番で積層された構造体が準備される。次に、基板の主表面、カソード電極層、エミッタ層、および緩衝層を覆うように層間絶縁層が形成される。その後、層間絶縁膜を貫通する貫通孔が形成される。次に、２種類以上の物質のうちの少なくとも１種類の物質からなる残留物が残存するように、緩衝層がエッチングされる。その後、エミッタ層から残留物が除去される。 In the method for manufacturing a field electron emission device of the present invention, first, a structure is prepared in which a cathode electrode layer, an emitter layer, and a buffer layer containing two or more kinds of substances are laminated in this order on the main surface of the substrate. Is done. Next, an interlayer insulating layer is formed so as to cover the main surface of the substrate, the cathode electrode layer, the emitter layer, and the buffer layer. Thereafter, a through hole penetrating the interlayer insulating film is formed. Next, the buffer layer is etched so that a residue made of at least one of the two or more substances remains. Thereafter, the residue is removed from the emitter layer.
上記の製法によれば、エミッタ層を損傷させることなく露出させることができる。
本発明の他の局面の電界電子放出装置の製造方法においては、まず、基板の主表面上において、カソード電極層、エミッタ層、および２種類以上の物質を含む緩衝層がこの順番で積層された構造体が準備される。次に、基板の主表面、カソード電極層、エミッタ層、および緩衝層を覆うように層間絶縁層が形成される。その後、層間絶縁膜を貫通する貫通孔が形成される。次に、２種類以上の物質のうちの少なくとも１種類の物質からなる残留物が残存するように、緩衝層がエッチングされる。それにより、残存物が残存した状態で、エミッタ層に被エッチング部が形成される。その後、エミッタ層から残留物が除去される。
According to the above manufacturing method, the emitter layer can be exposed without being damaged.
In the method for manufacturing a field electron emission device according to another aspect of the present invention, first, a cathode electrode layer, an emitter layer, and a buffer layer containing two or more substances are stacked in this order on the main surface of the substrate. A structure is prepared. Next, an interlayer insulating layer is formed so as to cover the main surface of the substrate, the cathode electrode layer, the emitter layer, and the buffer layer. Thereafter, a through hole penetrating the interlayer insulating film is formed. Next, the buffer layer is etched so that a residue made of at least one of the two or more substances remains. As a result, a portion to be etched is formed in the emitter layer with the residue remaining. Thereafter, the residue is removed from the emitter layer.
上記の製法によっても、エミッタ層を損傷させることなく露出させることができる。
本発明のさらに他の局面の電界電子放出装置の製造方法においては、まず、基板の主表面上において、カソード電極層、およびエミッタ層がこの順番で積層され、かつ、それらを覆うように、２種類以上の物質を含む緩衝層が形成された構造体が準備される。次に、２種類以上の物質のうちの少なくとも１種の物質からなる残留物が残存するように、緩衝層がエッチングされる。その後、エミッタ層から残留物が除去される。
Also by the above manufacturing method, the emitter layer can be exposed without being damaged.
In the method for manufacturing a field electron emission device according to still another aspect of the present invention, first, a cathode electrode layer and an emitter layer are laminated in this order on the main surface of the substrate, and 2 2 so as to cover them. A structure in which a buffer layer containing more than one kind of substance is formed is prepared. Next, the buffer layer is etched so that a residue made of at least one of the two or more substances remains. Thereafter, the residue is removed from the emitter layer.
上記の製法によっても、エミッタ層を損傷させることなく露出させることができる。 Also by the above manufacturing method, the emitter layer can be exposed without being damaged.
本発明によれば、エミッタ層を損傷させることなく露出させることができるため、電子放出特性が良好な電界電子放出装置を得ることができる。 According to the present invention, since the emitter layer can be exposed without being damaged, a field electron emission device having good electron emission characteristics can be obtained.
本発明の実施の形態の電界電子放出装置は、基板上に形成されたカソード電極層と、カソード電極層に電気的に接続されたエミッタ層と、エミッタ層上に形成された緩衝層とを有する。 A field electron emission device according to an embodiment of the present invention includes a cathode electrode layer formed on a substrate, an emitter layer electrically connected to the cathode electrode layer, and a buffer layer formed on the emitter layer. .
上記緩衝層は２種以上の物質により構成され、それらの物質はエッチレートが異なる。本実施の形態の電界電子放出装置の製造方法によれば、上記緩衝層が局所的にエッチングされ、エミッタ層上に緩衝層を構成する物質が残る。エミッタ層は、緩衝層の下に存在しているため、エッチングによる損傷が比較的小さい。 The buffer layer is composed of two or more kinds of materials, and these materials have different etch rates. According to the method for manufacturing the field electron emission device of the present embodiment, the buffer layer is locally etched, and the material constituting the buffer layer remains on the emitter layer. Since the emitter layer exists under the buffer layer, damage due to etching is relatively small.
上記の緩衝層の残留物は、水洗または粘着テープによるピーリングなどで容易に取り除かれ得る。このような残留物の除去工程においてエミッタ層に与えられる損傷は極めて小さい。そのため、エミッタ層の損傷に起因する電界放出特性の劣化が抑制される。 The residue of the buffer layer can be easily removed by washing with water or peeling with an adhesive tape. The damage given to the emitter layer in the process of removing the residue is extremely small. Therefore, deterioration of the field emission characteristics due to damage to the emitter layer is suppressed.
以下、図面を参照しながら、本発明の実施の形態の電界電子放出装置の製造方法を説明する。 Hereinafter, a method for manufacturing a field electron emission device according to an embodiment of the present invention will be described with reference to the drawings.
実施の形態１．
まず、図１〜図５を用いて本発明の実施の形態１の電界電子放出装置の製造方法を説明する。本実施の形態の電界電子放出装置の製造方法においては、ガラス基板１と、ガラス基板１上にＣｒのパターニングによって形成されたカソード電極層２と、カソード電極層２上に印刷法によって形成されたエミッタ層３とを備えている構造が形成される。
Embodiment 1 FIG.
First, the manufacturing method of the field electron emission device according to the first embodiment of the present invention will be described with reference to FIGS. In the method of manufacturing the field electron emission device according to the present embodiment, the glass substrate 1, the cathode electrode layer 2 formed by patterning Cr on the glass substrate 1, and the cathode electrode layer 2 formed by a printing method. A structure comprising the emitter layer 3 is formed.
電界電子放出特性を良好にするために、エミッタ層３には、カーボンナノチューブのような鋭利な先端を有する導電性微細構造物が含まれている。また、エミッタ層３の上面を覆うように緩衝層４が形成されている。本実施の形態においては、緩衝層４は、直径２０ｎｍ程度の空孔が多数混入された膜厚１００ｎｍのポーラスシリカ膜である。緩衝層４の空孔は、２００個／μｍ2以上であることが好ましく、１０００個／μｍ2以上であればより好ましい。 In order to improve the field electron emission characteristics, the emitter layer 3 includes a conductive fine structure having a sharp tip such as a carbon nanotube. A buffer layer 4 is formed so as to cover the upper surface of the emitter layer 3. In the present embodiment, the buffer layer 4 is a porous silica film having a thickness of 100 nm mixed with many holes having a diameter of about 20 nm. The number of holes in the buffer layer 4 is preferably 200 / μm 2 or more, and more preferably 1000 / μm 2 or more.
緩衝層４は、ポーラスシリカのように絶縁物で構成される場合においては、パターニングされたエミッタ層３上だけでなく、ガラス基板１の全主表面を覆うように形成されてもよい。このようにすれば、電界電子放出装置の製造工程が簡略化される。実施の形態の電界電子放出装置の製造方法において、ポーラスシリカは、２種の物質が混合された混合層を成していると見なすことができる。より具体的には、緩衝層（ポーラスシリカ）は、空孔すなわち空気の微粒子と基本構造物質であるシリカとからなっている。 When the buffer layer 4 is made of an insulator such as porous silica, the buffer layer 4 may be formed so as to cover not only the patterned emitter layer 3 but also the entire main surface of the glass substrate 1. In this way, the manufacturing process of the field electron emission device is simplified. In the method for manufacturing the field electron emission device of the embodiment, the porous silica can be regarded as forming a mixed layer in which two kinds of materials are mixed. More specifically, the buffer layer (porous silica) is composed of pores, that is, fine particles of air and silica which is a basic structural substance.
次に、ガラス基板１の主表面、カソード電極層２、エミッタ層３、および緩衝層４を覆うように、有機絶縁層からなる層間絶縁層５を形成する。その後、層間絶縁層５上にスパッタ法によってアルミニウムからなるゲート電極層６を形成する。次に、ゲート電極層６上にレジスト膜７を形成する。その後、リソグラフィ技術などによってレジスト膜７に貫通孔１０１をパターニングする。それにより、図１に示す構造が得られる。 Next, an interlayer insulating layer 5 made of an organic insulating layer is formed so as to cover the main surface of the glass substrate 1, the cathode electrode layer 2, the emitter layer 3, and the buffer layer 4. Thereafter, a gate electrode layer 6 made of aluminum is formed on the interlayer insulating layer 5 by sputtering. Next, a resist film 7 is formed on the gate electrode layer 6. Thereafter, the through hole 101 is patterned in the resist film 7 by a lithography technique or the like. Thereby, the structure shown in FIG. 1 is obtained.
その後、ゲート電極層６および層間絶縁層５をこの順番でエッチングし、ゲート電極層６および層間絶縁層５を貫通する貫通孔１０２が形成される。それにより、貫通孔１０２の底面には緩衝層４が露出する。 Thereafter, the gate electrode layer 6 and the interlayer insulating layer 5 are etched in this order, and a through hole 102 penetrating the gate electrode layer 6 and the interlayer insulating layer 5 is formed. Thereby, the buffer layer 4 is exposed on the bottom surface of the through hole 102.
前述の層間絶縁層５のエッチングにおいては、Ｈ2とＮ2との混合ガスを用いたプラズマエッチング法が行われる。このとき、層間絶縁層５をエッチングしているときに、露出した緩衝層４に対して適度なオーバーエッチングが施されてしまった場合には、緩衝層４は、空孔部から除々に浸食される。その結果、図２の写真に示すように、緩衝層４には多数の微細孔が形成される。図２の写真に示す状態が図３において模式的に描かれている。 In the etching of the interlayer insulating layer 5 described above, a plasma etching method using a mixed gas of H 2 and N 2 is performed. At this time, when the interlayer insulating layer 5 is being etched, if the buffer layer 4 that has been exposed is moderately overetched, the buffer layer 4 is gradually eroded from the pores. The As a result, as shown in the photograph of FIG. 2, a large number of fine holes are formed in the buffer layer 4. The state shown in the photograph of FIG. 2 is schematically depicted in FIG.
図３に示すように、緩衝層４が浸食を受けると、残留物１０３が残存する。残留物１０３は、物理的に非常に脆い構造体である。そのため、図４に示すように、低粘着力テープ５０が、貫通孔１０２内に押し込まれて、残留物１０３に貼り付けられ、レジスト膜７から引き剥がされれば、図５に示すように、エミッタ層３から残留物１０３のみが剥離される。 As shown in FIG. 3, when the buffer layer 4 is eroded, a residue 103 remains. The residue 103 is a physically very brittle structure. Therefore, as shown in FIG. 4, when the low adhesive strength tape 50 is pushed into the through hole 102 and attached to the residue 103 and peeled off from the resist film 7, as shown in FIG. Only the residue 103 is peeled off from the layer 3.
このような方法により、残留物１０３を除去する場合には、残留物１０３とエミッタ層３との付着力が極めて弱いため、図５に示すように、残留物１０３の下に位置するエミッタ層３を損傷させることなく露出させることができる。なお、残留物１０３の除去方法は、上述の低粘着テープを用いる方法に限定されず、残留物１０３を水で洗い流す方法等のエミッタの損傷の度合いが小さい方法であれば、いかなる方法であってもよい。 When the residue 103 is removed by such a method, the adhesive force between the residue 103 and the emitter layer 3 is extremely weak, so that the emitter layer 3 located under the residue 103 is shown in FIG. Can be exposed without damage. The method for removing the residue 103 is not limited to the method using the above-described low adhesive tape, and any method may be used as long as the degree of damage to the emitter is small, such as a method of washing the residue 103 with water. Also good.
また、カソード電極層２、エミッタ層３、および緩衝層４の形成方法は、たとえば、印刷法、レジスト膜パターンを用いたエッチング法、またはマスクを用いたスパッタリング法等、いかなる方法であってもよい。 The cathode electrode layer 2, the emitter layer 3, and the buffer layer 4 may be formed by any method such as a printing method, an etching method using a resist film pattern, or a sputtering method using a mask. .
なお、緩衝層４は、前述の大きさの空孔が所定の密度で含有されているポーラス状の膜であって、層間絶縁層５がエッチングされているときに、エッチングされない材質であれば、シリカ膜以外の他の膜であってもよい。たとえば、緩衝層４としてポーラス有機高分子膜が用いられる場合には、ＳｉＯ2からなる層間絶縁層５がＣＦ4ガスでエッチングされれば、前述の実施の形態の製造方法によって得られる効果と同様の効果を得ることができる。 The buffer layer 4 is a porous film containing pores of the above-mentioned size at a predetermined density, and is a material that is not etched when the interlayer insulating layer 5 is etched. A film other than the silica film may be used. For example, when a porous organic polymer film is used as the buffer layer 4, if the interlayer insulating layer 5 made of SiO 2 is etched with CF 4 gas, the same effect as that obtained by the manufacturing method of the above-described embodiment is obtained. The effect of can be obtained.
実施の形態２．
次に、本発明の実施の形態２の電界電子放出装置の製造方法を説明する。
Embodiment 2. FIG.
Next, a method for manufacturing the field electron emission device according to the second embodiment of the present invention will be described.
実施形態１の電界電子放出装置の製造方法においては、緩衝層４は、微粒子部分と基本構造物質とからなる混合層であって、その微粒子部分のエッチングにより、基本構造物質が多く残留させられる。一方、前述の緩衝層４のうち、微粒子部分を多く残留させるように、基本構造物質をエッチングすることも可能である。本実施の形態の電界電子放出装置の製造方法においては、微粒子部分を多く残留させるように、基本構造物質をエッチングする電界電子放出装置の製造方法を説明する。 In the method of manufacturing the field electron emission device of the first embodiment, the buffer layer 4 is a mixed layer composed of a fine particle portion and a basic structure material, and a large amount of the basic structure material is left by etching of the fine particle portion. On the other hand, it is also possible to etch the basic structure material so that many fine particle portions remain in the buffer layer 4 described above. In the method for manufacturing a field electron emission device of the present embodiment, a method for manufacturing a field electron emission device in which the basic structure material is etched so that many fine particle portions remain will be described.
図６〜図９は、本実施の形態の電界電子放出装置の製造方法を説明するための図である。本実施の形態の電界電子放出装置の製造方法においても、実施の形態１の電界電子放出装置の製造方法と同様に、まず、ガラス基板１と、ガラス基板１上に形成されたカソード電極層２と、カソード電極層２上に形成されたカーボンナノチューブを含むエミッタ層３とを有する構造が形成される。 6 to 9 are views for explaining a method of manufacturing the field electron emission device according to the present embodiment. Also in the method of manufacturing the field electron emission device of the present embodiment, as with the method of manufacturing the field electron emission device of Embodiment 1, first, the glass substrate 1 and the cathode electrode layer 2 formed on the glass substrate 1 are used. And a structure having an emitter layer 3 containing carbon nanotubes formed on the cathode electrode layer 2.
次に、エミッタ層３の上面を覆うように緩衝層４を形成する。緩衝層４は、膜厚１ミクロンの微粒子混合層である。この微粒子混合層は、シリカとスズ酸化物微粒子との焼結体である。この微粒子混合層の形成のためには、まず、シリカベースに約２００ｎｍ径のスズ酸化物微粒子を分散させた混合材料を準備する。次に、混合材料を加熱処理する。それにより、シリカとスズ酸化物微粒子とが焼結される。 Next, the buffer layer 4 is formed so as to cover the upper surface of the emitter layer 3. The buffer layer 4 is a fine particle mixed layer having a thickness of 1 micron. This fine particle mixed layer is a sintered body of silica and tin oxide fine particles. In order to form the fine particle mixed layer, first, a mixed material in which tin oxide fine particles having a diameter of about 200 nm are dispersed in a silica base is prepared. Next, the mixed material is heat-treated. Thereby, silica and tin oxide fine particles are sintered.
その後、プラズマＣＶＤ法などにより、ガラス基板１の主表面、カソード電極層２、エミッタ層、および緩衝層４を覆うように、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）からなる層間絶縁層５を形成する。次に、層間絶縁層５上にアルミニウムからなるゲート電極層６を形成する。その後、ゲート電極層６上にレジスト膜７を形成する。次に、リソグラフィ技術等によってレジスト膜７に貫通孔１０１を形成する。それにより、図６に示す構造が得られる。 Thereafter, an interlayer insulating layer 5 made of TEOS (Tetra Ethyl Ortho Silicate) is formed by plasma CVD or the like so as to cover the main surface of the glass substrate 1, the cathode electrode layer 2, the emitter layer, and the buffer layer 4. Next, a gate electrode layer 6 made of aluminum is formed on the interlayer insulating layer 5. Thereafter, a resist film 7 is formed on the gate electrode layer 6. Next, a through hole 101 is formed in the resist film 7 by a lithography technique or the like. Thereby, the structure shown in FIG. 6 is obtained.
次に、ＣＦ4を用いたプラズマエッチングによって、層間絶縁層５に貫通孔１０２が形成される。貫通孔１０２が緩衝層４の上面まで達した後、露出した緩衝層４中のシリカ成分がエッチングされる。つまり、緩衝層４のうちスズ酸化物微粒子が残留物として残存する。そのため、貫通孔１０２の深さ方向にオーバーエッチングがなされ、緩衝層４がエッチングされるときには、スズ酸化物微粒子がマイクロマスクとして機能する。そのため、図７に示すように、緩衝層４のうちエッチングされた部分には柱状残留物１０４が形成される。 Next, the through hole 102 is formed in the interlayer insulating layer 5 by plasma etching using CF 4 . After the through hole 102 reaches the upper surface of the buffer layer 4, the exposed silica component in the buffer layer 4 is etched. That is, tin oxide fine particles remain in the buffer layer 4 as a residue. Therefore, when the overetching is performed in the depth direction of the through hole 102 and the buffer layer 4 is etched, the tin oxide fine particles function as a micromask. Therefore, as shown in FIG. 7, a columnar residue 104 is formed in the etched portion of the buffer layer 4.
さらに、オーバーエッチングが継続された場合には、プラズマが緩衝層４のうち柱状残留物１０４が存在しない領域に位置するエミッタ層３へ照射される。本実施の形態においては、Ａｒ等のように化学反応性の低いプラズマまたは酸素プラズマを用いるスパッタ法によってエミッタ層３の一部を除去する。それにより、エミッタ層３内のカーボンナノチューブが燃焼する。その結果、図７および図８の写真に示すように、エミッタ層３に被エッチング部５１が形成される。 Further, when the overetching is continued, the plasma is irradiated to the emitter layer 3 located in the buffer layer 4 in the region where the columnar residue 104 does not exist. In the present embodiment, a part of the emitter layer 3 is removed by a sputtering method using plasma or oxygen plasma with low chemical reactivity such as Ar. Thereby, the carbon nanotubes in the emitter layer 3 are burned. As a result, a portion to be etched 51 is formed in the emitter layer 3 as shown in the photographs of FIGS.
また、柱状残留物１０４は、実施の形態１の電界電子放出装置の製造方法と同様に、エミッタ層３から粘着テープ５０によって引き剥がされるか、または、水によって洗い流される。柱状残留物１０４の除去後には、図９に示すように、損傷を受けていないカーボンナノチューブが突出した凹凸のあるエミッタ層３が形成される。したがって、電界電子放出装置の電子放出特性が向上する。 Further, the columnar residue 104 is peeled off from the emitter layer 3 by the adhesive tape 50 or washed away with water, as in the method of manufacturing the field electron emission device of the first embodiment. After the removal of the columnar residue 104, as shown in FIG. 9, the uneven emitter layer 3 from which the undamaged carbon nanotubes protrude is formed. Therefore, the electron emission characteristics of the field electron emission device are improved.
なお、本実施の形態においては、層間絶縁層５、緩衝層４、およびエミッタ層３内の被エッチング部５１へのプラズマ照射は、同一のエッチング条件の同一プロセスにおいて行われているが、異なるエッチング条件の別個のエッチングプロセスにおいて、それぞれの層がエッチングされてもよい。層間絶縁層５、緩衝層４、およびエミッタ層３内の被エッチング部５１が、同一のプロセスにおいてエッチングされる場合には、製造工程が短縮される。一方、層間絶縁層５、緩衝層４、およびエミッタ層３内の被エッチング部５１が、それぞれ、他の層のエッチング条件とは異なるエッチング条件で、エッチングされる場合には、材料同士の選択比を大きくすることができる。そのため、材料選択の幅が広がる。 In the present embodiment, plasma irradiation to the etched portion 51 in the interlayer insulating layer 5, the buffer layer 4, and the emitter layer 3 is performed in the same process under the same etching conditions, but different etching is performed. Each layer may be etched in a conditionally separate etching process. When the interlayer insulating layer 5, the buffer layer 4, and the etched portion 51 in the emitter layer 3 are etched in the same process, the manufacturing process is shortened. On the other hand, when the to-be-etched portion 51 in the interlayer insulating layer 5, the buffer layer 4, and the emitter layer 3 is etched under etching conditions different from the etching conditions of the other layers, the selectivity between materials is selected. Can be increased. Therefore, the range of material selection is expanded.
緩衝層４中に含まれる微粒子の径が、層間絶縁層５の貫通孔１０２の幅または径よりも大きい場合には、微粒子の除去が困難になる。そのため、微粒子の径は、貫通孔１０２の幅または径より小さいことが必要である。また、エミッタ層３中にカーボンナノチューブのような微細構造物が分散されているため、微粒子の径がカーボンナノチューブの径よりも小さい場合には、カーボンナノチューブのエッチングによる損傷を抑制する効果が低減されてしまう。そのため、微粒子の径がカーボンナノチューブの径よりも大きいことが望ましい。 When the diameter of the fine particles contained in the buffer layer 4 is larger than the width or diameter of the through hole 102 of the interlayer insulating layer 5, it is difficult to remove the fine particles. Therefore, the diameter of the fine particles needs to be smaller than the width or diameter of the through hole 102. Further, since fine structures such as carbon nanotubes are dispersed in the emitter layer 3, the effect of suppressing damage due to etching of the carbon nanotubes is reduced when the diameter of the fine particles is smaller than the diameter of the carbon nanotubes. End up. Therefore, it is desirable that the diameter of the fine particle is larger than the diameter of the carbon nanotube.
また、微粒子の径がカーボンナノチューブの径よりも大きい場合においても、エッチングプロセスにおいてカーボンナノチューブが損傷し難いことが必要である。 Further, even when the diameter of the fine particle is larger than the diameter of the carbon nanotube, it is necessary that the carbon nanotube is not easily damaged in the etching process.
以上のことを考慮すると、微粒子の粒径は、０.０５μｍ以上貫通孔１０２の開口径（たとえば、１０μｍ）以下であることが望ましい。なお、微粒子本体の粒径が小さい場合においても、エッチングプロセスまでに、凝集等によって、前述の大きさの微粒子が形成されればよい。 Considering the above, it is desirable that the particle diameter of the fine particles is 0.05 μm or more and not more than the opening diameter (for example, 10 μm) of the through hole 102. Even in the case where the particle size of the fine particle main body is small, fine particles having the above-described size may be formed by aggregation or the like before the etching process.
緩衝層４は、前述の大きさの微粒子が所定の密度で含有されている混合膜であって、その中に含まれる基本構造物質が層間絶縁膜５のエッチング時にエッチングされ易い物質であれば、シリカ膜以外の膜であってもよい。たとえば、シリカ以外の基本構造物質として、有機高分子膜が用いられてもよい。この場合には、層間絶縁層５の材料としては有機高分子膜が用いられる。また、微粒子としては、酸化膜および窒化膜を含め、所定の寸法を有する安定な微粒子であれば、いかなる金属物質が用いられてもよい。金属物質としては、たとえば、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｙ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｆｅ、Ｎｉ、Ｚｎ、Ａｌ、Ｓｉ、Ｇａ、Ｉｎ、Ｓｎ、およびＳｂなどが考えられる。多くの金属材料の酸化微粒子または多くの金属材料の窒化微粒子が、前述のスズ微粒子の代わりに使用されても、前述のスズ微粒子によって得られる効果と同様の効果を得ることができる。 The buffer layer 4 is a mixed film containing fine particles of the above-mentioned size at a predetermined density, and the basic structure material contained therein is a material that is easily etched when the interlayer insulating film 5 is etched. A film other than the silica film may be used. For example, an organic polymer film may be used as a basic structural material other than silica. In this case, an organic polymer film is used as the material of the interlayer insulating layer 5. As the fine particles, any metal substance may be used as long as it is a stable fine particle having a predetermined size including an oxide film and a nitride film. Examples of the metal material include Mg, Ca, Sr, Ba, Y, Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Mn, Fe, Ni, Zn, Al, Si, Ga, In , Sn, and Sb are possible. Even if the fine particles of oxide of many metal materials or the fine particles of nitride of many metal materials are used in place of the above-mentioned tin fine particles, the same effect as that obtained by the above-mentioned tin fine particles can be obtained.
また、エッチングにおける微粒子と基本構造物質との選択比が大きいことが望ましい。たとえば、Ａｌ2Ｏ3微粒子が基本物質としてのシリカ膜内に分散して焼結された緩衝層が用いられてもよい。また、ＭｇＯ微粒子が基本構造物質としての有機高分子膜内に分散して焼結された緩衝層が用いられてもよい。 In addition, it is desirable that the selection ratio between the fine particles and the basic structure material in etching is large. For example, a buffer layer in which Al 2 O 3 fine particles are dispersed and sintered in a silica film as a basic material may be used. In addition, a buffer layer in which MgO fine particles are dispersed and sintered in an organic polymer film as a basic structural material may be used.
実施の形態３．
次に、図１０〜図１２を用いて、本発明の実施の形態の電界電子放出装置の製造方法を説明する。
Embodiment 3 FIG.
Next, a method for manufacturing the field electron emission device according to the embodiment of the present invention will be described with reference to FIGS.
本実施の形態の電界電子放出装置の製造方法においても、まず、図１０に示すように、ガラス基板１とガラス基板１上にパターニングされたカソード電極層２と、カソード電極層２に接続されたエミッタ層３とを備えた構造が形成される。 Also in the method of manufacturing the field electron emission device of the present embodiment, first, as shown in FIG. 10, the cathode electrode layer 2 patterned on the glass substrate 1 and the cathode electrode layer 2 were connected. A structure comprising the emitter layer 3 is formed.
その後、ガラス基板１の主表面、カソード電極層２、およびエミッタ層３を覆う緩衝層４を絶縁性の物質を用いて形成する。緩衝層４の膜厚は、カソード電極層２とゲート電極層６との間の絶縁特性がエミッタ層３から電子が放出され得る程度に設定されている。 Thereafter, a buffer layer 4 covering the main surface of the glass substrate 1, the cathode electrode layer 2, and the emitter layer 3 is formed using an insulating material. The thickness of the buffer layer 4 is set such that the insulating property between the cathode electrode layer 2 and the gate electrode layer 6 is such that electrons can be emitted from the emitter layer 3.
その後、緩衝層４上にゲート電極層６を形成する。次に、ゲート電極層６上にレジスト膜７を形成する。その後、リソグラフィ技術などによってレジスト膜７に貫通孔１０１をパターニングする。それにより、図１０に示す構造が得られる。 Thereafter, the gate electrode layer 6 is formed on the buffer layer 4. Next, a resist film 7 is formed on the gate electrode layer 6. Thereafter, the through hole 101 is patterned in the resist film 7 by a lithography technique or the like. Thereby, the structure shown in FIG. 10 is obtained.
本実施の形態においては、緩衝層４として、次に示すシリコーンラダーポリマーの一例であるポリフェニルシルセスキオキサン（以下、「ＰＰＳＱ」という。）膜を用いる。 In the present embodiment, as the buffer layer 4, a polyphenylsilsesquioxane (hereinafter referred to as “PPSQ”) film which is an example of a silicone ladder polymer shown below is used.
この場合には、ＰＰＳＱ膜の膜厚を１０μｍに設定すれば、ＰＰＳＱ膜自身がカソード電極層２とゲート電極層６との間で層間絶縁層の役割を果たす。ＰＰＳＱは、有機高分子膜とシリカとからなる。本実施の形態においては、有機高分子膜が微粒子を構成し、シリカが基本構造物質を構成する。 In this case, if the thickness of the PPSQ film is set to 10 μm, the PPSQ film itself serves as an interlayer insulating layer between the cathode electrode layer 2 and the gate electrode layer 6. PPSQ is composed of an organic polymer film and silica. In the present embodiment, the organic polymer film constitutes fine particles, and the silica constitutes the basic structural material.
また、ＰＰＳＱ膜からなる緩衝層４のエッチングにおけるエッチャントとしてＣＦ4およびＯ2を用いる場合には、図１１に示すように、ＰＰＳＱ膜が局所的にエッチングされる。ＰＰＳＱ膜の膜厚に相当する量のエッチングが行われれば、図１２に示すように、エミッタ層３上に柱状残留物１０４がランダムに起立している構造が得られる。 In addition, when CF 4 and O 2 are used as etchants in the etching of the buffer layer 4 made of the PPSQ film, the PPSQ film is locally etched as shown in FIG. If an amount of etching corresponding to the thickness of the PPSQ film is performed, a structure in which columnar residues 104 stand up randomly on the emitter layer 3 is obtained as shown in FIG.
その後、柱状残留物１０４は、実施の形態１の電界電子放出装置の製造方法と同様に、エミッタ層３から粘着テープ５０によって引き剥がされるか、または、水によって洗い流される。柱状残留物１０４の除去後には、図１３に示す構造が得られる。したがって、電界電子放出装置の電子放出特性が向上する。この電界電子放出装置の製造方法によれば、層間絶縁層と緩衝層とを同時に形成することができるため、電界電子放出装置の製造工程を簡略化することができる。 Thereafter, the columnar residue 104 is peeled off from the emitter layer 3 by the adhesive tape 50 or washed away with water, as in the method of manufacturing the field electron emission device of the first embodiment. After removing the columnar residue 104, the structure shown in FIG. 13 is obtained. Therefore, the electron emission characteristics of the field electron emission device are improved. According to this method for manufacturing a field electron emission device, the interlayer insulating layer and the buffer layer can be formed at the same time, so that the manufacturing process of the field electron emission device can be simplified.
なお、本実施の形態の電界電子放出装置の製造方法においても、実施の形態２の電界電子放出装置の製造方法と同様の手法を用いれば、エミッタ層３に凹凸を形成することが可能である。緩衝層４は、前述の大きさの微粒子が所定の密度で含有されている混合膜であって、絶縁性が確保され、不均一なエッチングがなされる物質であれば、いかなる膜であってもよい。たとえば、ＭＳＱ（Methyl Silsesquioxane）は、シリカと有機基との混合重合物質であり、エッチング条件によっては、本実施の形態において用いられるＰＰＳＱと同様に不均一なエッチングがなされることが知られている（Proceedings of Dry Process Symposium 2001, p153参照）。また、ＯＳＧ（Organosilicate Glass）等の物質もＰＰＳＱと同様に、シリカと有機基との重合膜であり、この薄膜は、本実施の形態のＰＰＳＱ膜によって得られる効果と同様の効果を得ることができる。 Even in the method for manufacturing the field electron emission device of the present embodiment, it is possible to form irregularities on the emitter layer 3 by using the same method as the method for manufacturing the field electron emission device of Embodiment 2. . The buffer layer 4 is a mixed film containing fine particles of the above-mentioned size at a predetermined density, and any film can be used as long as the insulating property is ensured and non-uniform etching is performed. Good. For example, MSQ (Methyl Silsesquioxane) is a mixed polymer material of silica and organic group, and it is known that non-uniform etching is performed in the same manner as PPSQ used in this embodiment depending on etching conditions. (See Proceedings of Dry Process Symposium 2001, p153). Further, a substance such as OSG (Organosilicate Glass) is also a polymer film of silica and an organic group like PPSQ, and this thin film can obtain the same effect as that obtained by the PPSQ film of the present embodiment. it can.
上述の実施の形態において説明された各種材料、各種の形成方法、および各種のプロセスは本発明の電界電子放出装置の製造方法の一例であり、同様の効果が得られるのであれば、他の材料、他の形成方法、および他のプロセスが用いられてもよい。 The various materials, various forming methods, and various processes described in the above embodiments are examples of the method for manufacturing the field electron emission device of the present invention, and other materials can be used as long as the same effects can be obtained. Other forming methods and other processes may be used.
上記各実施の形態においては、電子放出源として、カーボンナノチューブが用いられているが、電界効果を利用する電子放出源であれば、たとえば、カーボンナノワイヤ、シリコンワイヤ、チタンワイヤ、および金ワイヤなどの他の電子放出源が用いられてもよい。 In each of the above embodiments, carbon nanotubes are used as the electron emission source. However, if the electron emission source uses the field effect, for example, carbon nanowire, silicon wire, titanium wire, and gold wire are used. Other electron emission sources may be used.
また、前述の各実施の形態においては、緩衝層はエッチングレートが異なる２種類の物質からなり、緩衝層をエッチングするときに２種類の物質うちの１種類の物質が除去され、他の１種類の物質が残留物として残存する方法が示されている。しかしながら、本発明の緩衝層は、３種類以上の物質からなり、そのうちの１種類の物質が残留物として残存しても、また、そのうちの２種類以上の物質が残留物として残存してもよい。つまり、本発明の電界電子放出装置の製造方法においては、所定のエッチング条件におけるエッチングレートが異なる２種類以上の物質のうちの少なくとも１種類の物質からなる残留物が残存する緩衝層が用いられれば、各実施の形態の電界電子放出装置の製造方法によって得られる効果と同様の効果を得ることができる。 Further, in each of the above-described embodiments, the buffer layer is made of two kinds of substances having different etching rates, and one of the two kinds of substances is removed when the buffer layer is etched, and the other one kind. The method in which this material remains as a residue is shown. However, the buffer layer of the present invention comprises three or more kinds of substances, and one of the substances may remain as a residue, or two or more of those substances may remain as a residue. . That is, in the method for manufacturing a field electron emission device of the present invention, if a buffer layer in which a residue made of at least one of two or more substances having different etching rates under a predetermined etching condition remains is used. The same effects as those obtained by the manufacturing method of the field electron emission device of each embodiment can be obtained.
また、各実施の形態の電界電子放出装置の製造方法において用いられている緩衝層４を構成する２種類の物質は、いずれの実施の形態の電界電子放出装置の製造方法においても用いられ得るものである。 In addition, the two types of substances constituting the buffer layer 4 used in the method of manufacturing the field electron emission device of each embodiment can be used in the method of manufacturing the field electron emission device of any embodiment. It is.
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれていることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
１ ガラス基板、２ カソード電極層、３ エミッタ層、４ 緩衝層、５ 層間絶縁層、６ ゲート電極層、７ レジスト膜、５０ 低粘着テープ、５１ 被エッチング部、１０１ 貫通孔、１０２ 貫通孔、１０３ 残留物、１０４ 柱状残留物。 1 glass substrate, 2 cathode electrode layer, 3 emitter layer, 4 buffer layer, 5 interlayer insulating layer, 6 gate electrode layer, 7 resist film, 50 low adhesive tape, 51 etched portion, 101 through hole, 102 through hole, 103 Residue, 104 Columnar residue.
Claims (2)
前記層間絶縁膜を貫通する貫通孔を形成するステップと、
残留物が残存するように、前記緩衝層をエッチングするステップと、
前記エミッタ層から前記残留物を除去するステップとを備え、
前記緩衝層は、ポーラス状の膜、所定のエッチング条件におけるエッチングレートが異なる２種類以上の物質の混合膜、およびシリコーンラダーポリマー膜のいずれかである、電界電子放出装置の製造方法。 Providing a structure in which a cathode electrode layer, an emitter layer, a buffer layer, and an interlayer insulating layer are laminated in this order;
Forming a through-hole penetrating the interlayer insulating film;
Etching the buffer layer such that a residue remains;
Removing the residue from the emitter layer,
The method for manufacturing a field electron emission device, wherein the buffer layer is one of a porous film, a mixed film of two or more substances having different etching rates under predetermined etching conditions, and a silicone ladder polymer film.
前記層間絶縁膜を貫通する貫通孔を形成するステップと、
残留物が残存するように、前記緩衝層をエッチングするステップと、
前記残留物が残存した状態で、前記エミッタ層に被エッチング部を形成するステップと、
前記エミッタ層から前記残留物を除去するステップとを備え、
前記緩衝層は、ポーラス状の膜、所定のエッチング条件におけるエッチングレートが異なる２種類以上の物質の混合膜、およびシリコーンラダーポリマー膜のいずれかである、電界電子放出装置の製造方法。 Providing a structure in which a cathode electrode layer, an emitter layer, a buffer layer, and an interlayer insulating layer are laminated in this order;
Forming a through-hole penetrating the interlayer insulating film;
Etching the buffer layer such that a residue remains;
Forming a portion to be etched in the emitter layer with the residue remaining;
Removing the residue from the emitter layer,
The method for manufacturing a field electron emission device, wherein the buffer layer is one of a porous film, a mixed film of two or more substances having different etching rates under predetermined etching conditions, and a silicone ladder polymer film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006081152A JP4781141B2 (en) | 2006-03-23 | 2006-03-23 | Method for manufacturing field electron emission device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006081152A JP4781141B2 (en) | 2006-03-23 | 2006-03-23 | Method for manufacturing field electron emission device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007258009A JP2007258009A (en) | 2007-10-04 |
| JP4781141B2 true JP4781141B2 (en) | 2011-09-28 |
Family
ID=38632027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006081152A Expired - Fee Related JP4781141B2 (en) | 2006-03-23 | 2006-03-23 | Method for manufacturing field electron emission device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4781141B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62238624A (en) * | 1986-04-09 | 1987-10-19 | Oki Electric Ind Co Ltd | Dry etching process |
| JP2004335285A (en) * | 2003-05-08 | 2004-11-25 | Sony Corp | Manufacturing method of electron emitting element, and manufacturing method of display device |
| JP2005108487A (en) * | 2003-09-29 | 2005-04-21 | Mitsubishi Electric Corp | Manufacturing method of field electron emitting device |
| JP2006318702A (en) * | 2005-05-11 | 2006-11-24 | Mitsubishi Electric Corp | Manufacturing method of electron emission source |
-
2006
- 2006-03-23 JP JP2006081152A patent/JP4781141B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007258009A (en) | 2007-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040043219A1 (en) | Pattern forming method for carbon nanotube, and field emission cold cathode and method of manufacturing the cold cathode | |
| JP5261629B2 (en) | System and method for wafer processing including stop-on-aluminum processing | |
| KR100387053B1 (en) | A method of cleaning of electron-emissive elements | |
| US20090325452A1 (en) | Cathode substrate having cathode electrode layer, insulator layer, and gate electrode layer formed thereon | |
| US20040036401A1 (en) | Field electron emission apparatus and method for manufacturing the same | |
| US6469425B1 (en) | Electron emission film and field emission cold cathode device | |
| JP3843447B2 (en) | Carbon nanotube pattern formation method | |
| JP2004335285A (en) | Manufacturing method of electron emitting element, and manufacturing method of display device | |
| JP4151560B2 (en) | Manufacturing method of semiconductor device | |
| JP2005502159A5 (en) | ||
| JP2005317542A (en) | Field emission element | |
| JP2001068012A (en) | Field emission electron source and manufacture thereof | |
| JP2007088404A (en) | Method of manufacturing light emitting diode | |
| JP4781141B2 (en) | Method for manufacturing field electron emission device | |
| JP2007257994A (en) | Field electron emission device and its manufacturing method | |
| JP2000021287A (en) | Field emission type electron source and its manufacture | |
| CN1021389C (en) | Structures and processes for fabricating field emission cathodes | |
| US20050255613A1 (en) | Manufacturing of field emission display device using carbon nanotubes | |
| JP2008027781A (en) | Diamond electron emitting element, and its manufacturing method | |
| JP3226250B2 (en) | Transfer mask | |
| JP2004288547A (en) | Field emission type electron source, its manufacturing method, and image display device | |
| JP4083611B2 (en) | Manufacturing method of cold cathode electron source | |
| JPH03194829A (en) | Micro vacuum triode and manufacture thereof | |
| JP2010067398A (en) | Electron beam apparatus | |
| WO2022048224A1 (en) | Preparation method for metal connection line |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20100525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110705 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |