KR101034894B1 - Fabrication method of field emission devices using micro-masking during plasma etching - Google Patents

Fabrication method of field emission devices using micro-masking during plasma etching Download PDF

Info

Publication number
KR101034894B1
KR101034894B1 KR1020090097124A KR20090097124A KR101034894B1 KR 101034894 B1 KR101034894 B1 KR 101034894B1 KR 1020090097124 A KR1020090097124 A KR 1020090097124A KR 20090097124 A KR20090097124 A KR 20090097124A KR 101034894 B1 KR101034894 B1 KR 101034894B1
Authority
KR
South Korea
Prior art keywords
field emission
conductive substrate
micro
tip
emission device
Prior art date
Application number
KR1020090097124A
Other languages
Korean (ko)
Other versions
KR20110040012A (en
Inventor
주성재
욱 방
차승일
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020090097124A priority Critical patent/KR101034894B1/en
Publication of KR20110040012A publication Critical patent/KR20110040012A/en
Application granted granted Critical
Publication of KR101034894B1 publication Critical patent/KR101034894B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/304Field-emissive cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/304Field-emissive cathodes
    • H01J1/3042Field-emissive cathodes microengineered, e.g. Spindt-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02Electron guns
    • H01J3/021Electron guns using a field emission, photo emission, or secondary emission electron source
    • H01J3/022Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/304Field emission cathodes
    • H01J2201/30403Field emission cathodes characterised by the emitter shape
    • H01J2201/30407Microengineered point emitters
    • H01J2201/30415Microengineered point emitters needle shaped

Abstract

본 발명은 도전성 기판의 재질로 구성된 전계방출 팁을 갖는 전계방출소자를 형성하기 위한 방법에 관한 것으로서, 특히, 플라즈마 건식식각 과정에서 발생하는 마이크로 마스킹 현상을 이용함으로써 고밀도의 전계방출 팁을 매우 간단하게 형성할 수 있는 방법에 관한 것이다. 좀 더 상세하게는, 게이트 전극 형성 및 개구부가 정의되어 있는 도전성 기판에 플라즈마 건식식각으로 트렌치를 형성할 때, 특정한 공정조건에서는 플라즈마 건식식각 공정 중에 마이크로 마스크가 도전성 기판 위에 형성되어 도전성 기판의 식각을 막는 식각방지 마스크의 역할을 함으로써, 결과적으로 트렌치와 전계방출 팁을 동시에 형성할 수 있는 방법에 관한 것이다. 본 발명에서 제시하는 방법을 사용하면 매우 간단한 과정을 거쳐서 도전성 기판의 재질로 구성된 고밀도, 고출력 전계방출소자를 제작할 수 있게 된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a field emission device having a field emission tip composed of a material of a conductive substrate. In particular, a high density field emission tip is very simple by using a micro masking phenomenon generated during a plasma dry etching process. It relates to a method that can be formed. More specifically, when the trench is formed by plasma dry etching on the conductive substrate having the gate electrode formation and the openings defined therein, under certain process conditions, a micro mask is formed on the conductive substrate during the plasma dry etching process to prevent etching of the conductive substrate. The film acts as an anti-etch mask, and consequently a method for forming trenches and field emission tips simultaneously. Using the method proposed in the present invention it is possible to manufacture a high-density, high-output field emission device made of a conductive substrate material through a very simple process.

마이크로 마스크 전계방출소자 플라즈마 식각 전계방출 팁 Micromask Field Emission Plasma Etch Field Emission Tip

Description

마이크로 마스킹 현상을 이용한 전계방출소자의 제작방법{Fabrication method of field emission devices using micro-masking during plasma etching}Fabrication method of field emission devices using micro-masking during plasma etching

본 발명은 전계방출소자의 제작방법에 관한 것으로서, 도전성 기판의 재질로 구성된 전계방출 팁을 갖는 전계방출 소자를 제작할 때 플라즈마 건식식각 과정에서 발생하는 마이크로 마스킹 현상을 이용함으로써 고밀도의 전계방출 팁을 매우 간단하게 형성할 수 있는 전계방출소자의 제작방법에 관한 것이다.The present invention relates to a method for fabricating a field emission device, and when fabricating a field emission device having a field emission tip made of a conductive substrate, a microdensing phenomenon generated during the plasma dry etching process is used. It relates to a method for manufacturing a field emission device that can be formed easily.

전계방출소자는 진공 상태에서 금속 또는 반도체의 표면에 전계를 가할 때 전자가 방출되는 현상을 이용하는 소자이며, 디스플레이 등의 분야에 응용가능성이 높은 기술이다.The field emission device is a device using a phenomenon in which electrons are emitted when an electric field is applied to the surface of a metal or a semiconductor in a vacuum state, and has a high applicability in fields such as a display.

이러한 전계방출소자의 핵심기술 중의 하나는 전자의 방출을 용이하게 하도록 하기 위해 금속 또는 실리콘을 팁(tip) 모양으로 가공하는 것이다. 이 중에서 실리콘 팁을 이용할 경우의 전계방출소자 제작과정을 도 1a에서 도 1g까지 간략하게 도시하였다.One of the key technologies of such field emission devices is to form metal or silicon into tips to facilitate the emission of electrons. Among them, the manufacturing process of the field emission device in the case of using the silicon tip is briefly illustrated in FIGS. 1A to 1G.

1)제 1단계 : 도 1a의 실리콘 기판(1)에 도 1b와 같이 절연막(11)을 형성한 후 도 1c와 같이 실리콘 팁을 형성하려는 위치에 절연막(11)을 한정한다. 절연막으 로 많이 사용되는 물질은 실리콘 산화막이며, 대개 산화공정으로 형성한다.1) First step: After the insulating film 11 is formed on the silicon substrate 1 of FIG. 1A as shown in FIG. 1B, the insulating film 11 is defined at a position where a silicon tip is to be formed as shown in FIG. 1C. The material commonly used as an insulating film is a silicon oxide film, which is usually formed by an oxidation process.

2)제 2단계 : 상기 도 1c에서 한정한 절연막(11)을 마스크로 하여 실리콘 기판(1)을 등방성 식각하여 도 1d와 같은 구조를 형성한다. 이 때 등방성 식각방법은 산 또는 염기를 사용하는 습식식각을 사용할 수도 있고, 반응성 이온식각(reactive ion etch : RIE)과 같은 건식식각법을 사용할 수도 있다. 등방성 식각을 시행할 때 절연막(11) 하부로 측면식각이 일어나도록 하는 것이 이 방법의 핵심이다.2) Step 2: The silicon substrate 1 isotropically etched using the insulating film 11 defined in FIG. 1C as a mask to form a structure as shown in FIG. 1D. In this case, the isotropic etching method may use a wet etching method using an acid or a base, or may use a dry etching method such as a reactive ion etch (RIE). When the isotropic etching is performed, the side etching is caused to occur below the insulating film 11.

3)제 3단계 : 실리콘 기판(1)을 산화하여 실리콘 산화막(12)을 형성하여 도 1e와 같이 전계방출 팁(41)이 형성되도록 한다.3) Third step: The silicon substrate 1 is oxidized to form a silicon oxide film 12 so that the field emission tip 41 is formed as shown in FIG.

4)제 4단계 : 도 1f와 같이 게이트 전극으로 사용할 게이트 전극(21)을 형성한다.4) Fourth Step: As shown in FIG. 1F, a gate electrode 21 to be used as a gate electrode is formed.

5)제 5단계 : 전계방출 팁(41) 주위의 실리콘 산화막(12)을 습식식각 등의 방법으로 일부 제거하여 전계방출 팁(41) 위의 절연막(11)과 그 위의 게이트 전극(21)이 떨어져 나가도록 하면 도 1g와 같이 전계방출 팁(41)이 노출되면서 공정이 완료된다.5) fifth step: the silicon oxide film 12 around the field emission tip 41 is partially removed by a method such as wet etching to remove the insulating film 11 on the field emission tip 41 and the gate electrode 21 thereon. If this is to be separated, the process is completed while the field emission tip 41 is exposed as shown in FIG.

도 2는 이와 같은 방법으로 형성된 실리콘 전계방출소자의 전자현미경 사진이다.2 is an electron micrograph of a silicon field emission device formed by the above method.

상기와 같은 기존의 실리콘 전계방출소자의 제작방법은 제작과정이 비교적 복잡하고 도 1d에서와 같이 등방성 측면식각 등 정밀한 공정 콘트롤이 요구되는 단계가 존재하며, 도 2에서 볼 수 있듯이 개구부 한 개 당 한 개의 실리콘 팁 밖에 형성할 수 없으므로 전계방출소자의 고출력화에 불리한 단점이 있다.The conventional method of manufacturing a silicon field emission device as described above has a relatively complicated manufacturing process and requires precise process control such as isotropic side etching as shown in FIG. 1D, and as shown in FIG. Since only two silicon tips can be formed, there is a disadvantage in that the output power of the field emission device is high.

본 발명의 목적은 도전성 기판의 재질로 구성된 전계방출 팁을 갖는 전계방출소자를 제작할 때 플라즈마 건식식각 과정에서 발생하는 마이크로 마스킹 현상을 이용함으로써 고밀도의 전계방출 팁을 매우 간단하게 형성할 수 있는 마이크로 마스킹 현상을 이용한 전계방출소자의 제작방법의 제공을 그 목적으로 한다.An object of the present invention is to use a micro masking phenomenon generated during the plasma dry etching process when fabricating a field emission device having a field emission tip composed of a material of a conductive substrate micro masking that can form a very dense field emission tip very simply It is an object of the present invention to provide a method for manufacturing a field emission device using the phenomenon.

상기 목적 달성을 위해 본 발명은, 전계방출소자의 제작 방법에 있어서, 도전성 기판의 상측에 절연막을 형성하는 제1단계와; 상기 절연막 상측에 개구부가 구비된 게이트 전극을 형성하는 제2단계와; 상기 절연막을 식각하여 상기 개구부를 통해 도전성 기판을 노출시키는 제3단계와; 상기 절연막 식각 후 플라즈마 건식식각 공정으로 상기 도전성 기판을 식각하는 과정에서 상기 개구부 내부의 도전성 기판 표면에 마이크로 마스크를 형성하는 제4단계와; 상기 플라즈마 건식식각 공정을 계속적으로 진행하여 상기 도전성 기판을 식각하여 상기 개구부 안의 마이크로 마스크 아래에 전계방출이 가능한 팁 또는 탐침을 형성하는 제5단계;를 포함하여 이루어지는 것을 특징으로 하는 마이크로 마스킹 현상을 이용한 전계방출소자의 제작방법을 기술적 요지로 한다.In order to achieve the above object, the present invention provides a method for manufacturing a field emission device, comprising: a first step of forming an insulating film on an upper side of a conductive substrate; Forming a gate electrode having an opening on the insulating layer; Etching the insulating film to expose a conductive substrate through the opening; A fourth step of forming a micro mask on a surface of the conductive substrate in the opening in the process of etching the conductive substrate by plasma dry etching after the insulating film is etched; And a fifth step of continuing the plasma dry etching process to etch the conductive substrate to form a tip or probe capable of field emission under the micro mask in the opening. The manufacturing method of the field emission device is a technical gist.

또한, 상기 제5단계의 전계방출이 가능한 팁 또는 탐침 형성 후, 열처리 공정을 거쳐 상기 전계방출 팁 또는 탐침 위에 잔류해 있는 마이크로 마스크가 상기 도전성 기판 재질의 전계방출 팁 또는 탐침과 반응하도록 하여, 전계방출 팁 또는 탐침의 끝부분을 전도성이 높은 화합물로 변화시키는 것이 바람직하다.Further, after forming the tip or probe capable of field emission in the fifth step, the micromask remaining on the field emission tip or probe through the heat treatment process reacts with the field emission tip or probe of the conductive substrate material, thereby It is desirable to change the tip of the discharge tip or probe to a highly conductive compound.

또한, 상기 전계방출 팁 또는 탐침의 측면 및 트렌치에 절연막을 더 형성하는 것이 바람직하며, 상기 절연막은, 황산과 과산화수소의 혼합용액을 이용한 세정방법이나, 오존 분위기에서 자외선 조사 방법을 이용하여 제조되는 것이 바람직하다.In addition, it is preferable to further form an insulating film on the side and trench of the field emission tip or probe, wherein the insulating film is manufactured using a cleaning method using a mixed solution of sulfuric acid and hydrogen peroxide, or an ultraviolet irradiation method in an ozone atmosphere. desirable.

또한, 상기 도전성 기판은 실리콘 또는 실리콘 카바이드인 것이 바람직하며, 또한, 상기 도전성 기판은 임의의 모재 상층에 도전성 물질이 형성된 다층구조를 이루고 있는 것이 바람직하다.In addition, the conductive substrate is preferably silicon or silicon carbide, and the conductive substrate preferably has a multilayer structure in which a conductive material is formed on an upper layer of an arbitrary base material.

또한, 상기 게이트 전극의 재질은 니켈, 티타늄 및 알루미늄 중 어느 하나 또는 이들의 합금인 것이 바람직하다.In addition, the material of the gate electrode is preferably any one of nickel, titanium and aluminum or alloys thereof.

또한, 상기 마이크로 마스크는, 상기 게이트 전극의 구성물질이 건식식각 공정 중의 물리적인 스퍼터링이나 식각종(etchant)과의 화학반응 및 이를 수반하는 재증착 과정을 거쳐 도전성 기판 표면에 형성되는 것이 바람직하다.In addition, the micro mask is preferably formed on the surface of the conductive substrate through the physical sputtering or chemical reaction with the etching species (etchant) and the accompanying redeposition process during the dry etching process.

또한, 상기 게이트 전극의 재질은 플라즈마 식각공정에 의한 도전성 기판의 식각과정시 식각되지 않는 물질인 것이 바람직하다.In addition, the material of the gate electrode is preferably a material that is not etched during the etching process of the conductive substrate by the plasma etching process.

본 발명에서 제시한 방법을 이용하면 전계방출 소자를 제작하기 위한 제작공정의 단순화가 가능하며, 한 개의 개구부에 여러 개의 전계방출 팁 또는 탐침을 형성할 수 있으므로 기존의 전계방출소자에 비해 단위면적당 전자방출밀도가 높아져 고밀도, 고출력 전계방출소자를 제작할 수 있는 효과가 있다.Using the method proposed in the present invention, it is possible to simplify the fabrication process for fabricating the field emission device, and to form a plurality of field emission tips or probes in one opening, electrons per unit area compared to the existing field emission device. As the emission density increases, there is an effect that a high density, high output field emission device can be manufactured.

본 발명에서는 기존기술의 복잡한 제작과정과 달리 단 한 번의 플라즈마 건식식각 공정으로 트렌치와 전계방출 팁을 동시에 형성할 수 있는 마이크로 마스킹 현상을 이용한 전계방출소자의 제작방법에 관한 것으로, 플라즈마 건식식각 공정에서 발생할 수 있는 대표적인 공정결함 중 하나인 마이크로 마스킹(micromasking) 현상을 역이용하는 것이다.The present invention relates to a method of manufacturing a field emission device using a micro masking phenomenon that can form a trench and a field emission tip at the same time in a single plasma dry etching process, unlike the complicated manufacturing process of the prior art, in the plasma dry etching process One of the typical process defects that may occur is the use of micromasking.

상기 플라즈마 건식식각 공정은 반도체 소자의 제작에 필수적으로 사용되는 공정이다. 그런데, 플라즈마 건식식각 공정조건에 따라서는 모종의 마이크로 마스크(micro mask)가 식각할 부위에 형성되어 건식식각을 방해함으로써, 식각이 종료된 후 표면에 요철이나 탐침, 또는 팁 형태 등 원하지 않는 구조물을 형성하게 되는데, 이를 마이크로 마스킹 현상이라고 한다.The plasma dry etching process is a process that is essentially used for manufacturing a semiconductor device. However, depending on the plasma dry etching process conditions, some kind of micro mask is formed on the portion to be etched to prevent dry etching, and thus, after the etching is completed, unwanted structures such as irregularities, probes, or tips may be formed on the surface. This is called a micro masking phenomenon.

이러한 마이크로 마스킹 현상은 플라즈마 건식식각 장비의 내벽을 구성하는 물질들이나, 또는 우리가 식각할 시편의 표면에 존재하는 모종의 물질이 물리적인 스퍼터링 또는 플라즈마 내부에서 발생한 모종의 화학종(chemical species)과의 화학적인 반응을 통해 잘 식각되지 않는 재질로 변화되어 식각부위에 형성됨으로써 발생하는 현상이다. 참고로, 도 3은 본 발명자가 니켈 마스크를 사용하여 실리콘 카바이드 기판을 식각할 때 마이크로 마스킹 현상이 발생한 모습을 보여주는 전자현미경 사진이다. 도 3에서 보듯이, 마이크로 마스킹이 발생한 부위는 일반적으로 탐침 형태를 띠게 되며, 이는 전계방출소자 형성에 아주 유리한 형상이다.This micro masking phenomenon may be caused by the material forming the inner wall of the plasma dry etching equipment, or by a chemical species of some kind that exists on the surface of the specimen to be etched by physical sputtering or plasma. It is a phenomenon caused by being formed on the etched part by changing to a material that is not easily etched through a chemical reaction. For reference, FIG. 3 is an electron micrograph showing the appearance of micro masking phenomenon when the inventors etch a silicon carbide substrate using a nickel mask. As shown in FIG. 3, the micromasking is generally formed in a probe shape, which is very advantageous for forming a field emission device.

이와 같은 마이크로 마스킹 현상은 P. Dixit 등이 2006년에 Journal of the Electrochemical Society 제 153호 pp. G771에 발표한 논문인 “Effect of clamping ring materials and chuck temperature on the formation of silicon nanograss in deep RIE”에서 언급하였듯이 실리콘 기판을 식각할 때나, 또는 P. Chabert 등이 2000년에 Applied Physics Letters 제 76호 pp. 2310에 발표한 논문인 “High rate etching of 4H-SiC using a SF6/O2 helicon plasma"에서 언급하였듯이 실리콘 카바이드 기판을 식각할 때, 또는 Y.P. Yin 등이 2006년에 Journal of Vacuum Science & Technology B 제 24호 PP.2360에 발표한 논문인 ”Investigation of surface roughening of low-k films during etching using fluorocarbon plasma beams“에서 언급하였듯이 저유전율 박막의 식각과정 등 식각하려는 물질을 가리지 않고 발생하는 현상이다.This micromasking phenomenon was described by P. Dixit et al. In Journal of the Electrochemical Society, Vol. As mentioned in the paper published in G771, “Effect of clamping ring materials and chuck temperature on the formation of silicon nanograss in deep RIE”, P. Chabert et al., Published in 2000 by Applied Physics Letters No. 76 pp. As mentioned in the 2310 paper, "High rate etching of 4H-SiC using a SF 6 / O 2 helicon plasma," when etching silicon carbide substrates, or YP Yin et al. As mentioned in the paper `` Investigation of surface roughening of low-k films during etching using fluorocarbon plasma beams '' published in No. 24 PP.2360, this phenomenon occurs regardless of the material to be etched.

지금까지 모든 연구들은 이와 같은 마이크로 마스킹 현상을 제거할 수 있는 방법을 찾기 위한 노력에 관한 내용이었으나, 본 발명에서는 오히려 이것을 역이용하여 마이크로 마스킹 현상을 전계방출소자의 제작에 유리하게 활용할 수 있는 방법을 고안하였다.Until now, all the studies have been directed to finding a way to remove such micro masking phenomenon, but the present invention devised a method that can advantageously utilize the micro masking phenomenon in the fabrication of the field emission device by using the reverse direction. It was.

지금까지 설명한 바와 같이, 마이크로 마스킹 현상을 이용하여 전계방출소자를 간단하게 제작할 수 있는 방법을 아래의 실시예를 통하여 구체적으로 설명한다. 그러나 이것은 본 발명에서 제시하는 핵심 아이디어를 실제로 구현하기 위한 하나의 방법일 뿐이며, 이것에 의해서 본 발명의 핵심 아이디어가 제한받지는 않는다.As described above, a method of simply manufacturing the field emission device using the micro masking phenomenon will be described in detail with reference to the following examples. However, this is only one way of actually implementing the core idea presented in the present invention, and the core idea of the present invention is not limited thereto.

실시예 1Example 1

1) 제 1단계 : 도 4a 및 도 4b와 같이 도전성 기판(2)에 절연막(11)을 형성한다. 일반적으로 절연막(11)의 재질은 실리콘 산화막 또는 실리콘 질화막 등이 적당하나, 이에 국한되지는 않는다. 여기에서 도전성 기판(2)은 전체가 단일한 도전성 물질로 이루어졌을 수도 있고, 또는 두 가지 이상의 물질로 구성되어 임의의 모재 상층에 도전성 물질이 형성된 다층구조로 형성된 경우일 수도 있다.1) First step: An insulating film 11 is formed on the conductive substrate 2 as shown in FIGS. 4A and 4B. In general, the material of the insulating film 11 is a silicon oxide film or a silicon nitride film, but is not limited thereto. In this case, the conductive substrate 2 may be made of a single conductive material as a whole, or may be formed of a multilayer structure formed of two or more materials and having a conductive material formed on an upper layer of an arbitrary base material.

2) 제 2단계 : 도 4c와 같이 절연막(11) 위에 게이트 전극(21)을 형성하고 개구부(91)를 형성한다. 개구부(91)는 전계방출 팁을 형성할 위치이며, 개구부 형성은 (리소그라피 + 식각)공정 또는 리프트-오프(lift-off) 공정 등의 방법을 사용한다. 게이트 전극(21)은 최종적으로 형성될 전계방출소자에서 전자의 전계방출을 유도하기 위해 전압을 가해주는 전극의 역할을 함과 동시에 개구부(91)를 형성하기 위한 건식식각 공정에서 식각방지 마스크의 역할도 동시에 수행하므로, 도전성 기판(2)을 식각할 때 식각이 되지 않는 물질을 사용하는 것이 중요하다. 예를 들어 도전성 기판(2)의 재질이 실리콘일 경우에는 일반적으로 SF6, CF4 등의 원료기체를 사용하여 건식식각을 시행하는데, 이 때에는 니켈(Ni), 티타늄(Ti), 알루미늄(Al) 또는 이들의 합금 등의 금속막 재질을 사용하는 것이 바람직하다. 상기 게이트 전극(21)은 단일막 또는 전도성 물질과 절연성 물질의 다층막 구조일 수 있으며, 어느 경우이든 마이크로 마스킹 현상을 쉽게 유발할 수 있는 물질이면 무방하다.2) Second step: A gate electrode 21 is formed on the insulating film 11 and an opening 91 is formed as shown in FIG. 4C. The opening 91 is a position at which the field emission tip is to be formed, and the opening is formed by a method such as a (lithography + etching) process or a lift-off process. The gate electrode 21 serves as an electrode for applying a voltage to induce field emission of electrons in the field emission device to be finally formed and at the same time serves as an etch mask in a dry etching process for forming the opening 91. Since it is also performed simultaneously, it is important to use a material that is not etched when etching the conductive substrate 2. For example, when the material of the conductive substrate 2 is silicon, dry etching is generally performed using raw materials such as SF 6 and CF 4 , in which case nickel (Ni), titanium (Ti), and aluminum (Al) are used. Or metal film materials such as alloys thereof. The gate electrode 21 may have a single layer or a multilayer structure of a conductive material and an insulating material. In any case, the gate electrode 21 may be a material that can easily cause micro masking.

3) 제 3단계 : 도 4d와 같이 절연막(11)을 식각하여 도전성 기판(2)을 노출 시킨다. 절연막(11)을 식각할 때에는 일반적으로 도 4d와 같이 게이트 전극(21) 하부로 측면식각이 일어날 수 있도록 등방성 식각방법을 사용하는 것이 바람직하며, 예를 들어 절연막(11)이 실리콘 산화막일 경우에는 불산이나 buffered oxide etch(BOE)와 같은 용액을 이용하여 습식식각을 하거나, 또는 강한 등방성을 갖는 플라즈마 건식식각 공정을 사용할 수 있다.3) Third Step: As shown in FIG. 4D, the insulating layer 11 is etched to expose the conductive substrate 2. When etching the insulating film 11, it is generally preferable to use an isotropic etching method so that side etching occurs below the gate electrode 21 as shown in FIG. 4D. For example, when the insulating film 11 is a silicon oxide film Wet etching using a solution such as hydrofluoric acid or buffered oxide etch (BOE), or a plasma dry etching process having strong isotropy may be used.

4) 제 4단계 : 도 4e와 같이 플라즈마 건식식각 공정으로 도전성 기판(2)을 식각한다. 이 때 공정변수를 적절히 조절하면 건식식각이 일어나는 과정에서 개구부(91) 안의 도전성 기판(2)의 표면에 마이크로 마스크(22),(23)가 증착된다. 플라즈마 건식식각 공정 중 (22)는 개구부로 입사하는 마이크로 마스크, (23)은 도전성 기판 위에 증착된 마이크로 마스크를 나타낸 것이다. 화살표 (81)은 플라즈마 건식식각 공정 진행시 도전성 기판에 입사되는 이온의 흐름(이하에서는 '이온'이라 함)을 나타낸 것이다.4) Step 4: The conductive substrate 2 is etched by the plasma dry etching process as shown in FIG. 4E. At this time, if the process parameters are properly adjusted, the micro masks 22 and 23 are deposited on the surface of the conductive substrate 2 in the opening 91 in the process of dry etching. In the plasma dry etching process, reference numeral 22 denotes a micro mask incident to an opening, and reference numeral 23 denotes a micro mask deposited on a conductive substrate. Arrow 81 shows the flow of ions (hereinafter referred to as 'ions') incident on the conductive substrate during the plasma dry etching process.

상기 도전성 기판 위에 증착된 마이크로 마스크(23)는, 식각이 잘 되지 않는 것으로서, 플라즈마 건식식각 장비의 내벽을 구성하는 물질이 건식식각 공정 중의 물리적인 스퍼터링이나 식각종(etchant)과의 화학반응 및 이를 수반하는 재증착 과정을 거쳐 도전성 기판 표면에 형성되거나, 또는 전계방출소자의 표면에 존재하는 물질, 예를 들어 상기 게이트 전극(21)의 구성물질이 건식식각 공정 중의 물리적인 스퍼터링이나 식각종(etchant)과의 화학반응 및 이를 수반하는 재증착 과정을 거쳐 도전성 기판 표면에 형성되는 것이다. 어느 원인이 지배적으로 작용하는지는 개별적인 장비나 공정조건, 식각될 시편의 표면구조 등에 크게 의존한다. 상기 도전성 기판 위에 증착된 마이크로 마스크(23)는 도전성 기판 위에 형성되어 도전성 기판의 식각을 막는 식각방지 마스크의 역할을 함으로써, 결과적으로 트렌치와 전계방출 팁을 동시에 형성할 수 있게 된다. The micro mask 23 deposited on the conductive substrate is not etched well, and the material constituting the inner wall of the plasma etching apparatus is chemically reacted with physical sputtering or etchant during the dry etching process. The material formed on the surface of the conductive substrate through the subsequent redeposition process or present on the surface of the field emission device, for example, the material of the gate electrode 21, is physically sputtered or etched during the dry etching process. It is formed on the surface of the conductive substrate through a chemical reaction with) and subsequent redeposition. Which cause prevails depends largely on the individual equipment or process conditions and the surface structure of the specimen to be etched. The micro mask 23 deposited on the conductive substrate is formed on the conductive substrate to serve as an etch stop mask that prevents etching of the conductive substrate, so that the trench and the field emission tip can be simultaneously formed.

예를 들어, 이해를 돕기 위해 게이트 전극(21)을 구성하는 물질을 이용하여 마이크로 마스킹 현상을 유발하는 경우를 상정한다면, 플라즈마 건식식각 공정조건과 도전성 기판(2)의 재질, 그리고 게이트 전극(21)의 재질은 서로 밀접한 연관성을 갖는다. 예를 들어 도전성 기판(2)의 재질이 실리콘(Si)이거나 또는 실리콘 카바이드(SiC)일 경우, 플라즈마 건식식각에 사용하는 원료기체는 불소(F)를 함유하는 CF4나 SF6를 일반적으로 널리 사용하며, 여기에 필요에 따라 산소(O2), 아르곤(Ar) 등의 기체를 혼합하여 사용하는 경우가 많다. 이러한 경우에는 불소를 함유하는 원료기체에 대해 높은 식각저항성을 갖는 니켈이나 알루미늄 등의 재질로 게이트 전극(21)을 형성하는 것이 일반적이다.For example, assuming that the micromasking phenomenon is caused by using a material constituting the gate electrode 21 for better understanding, the plasma dry etching process conditions, the material of the conductive substrate 2, and the gate electrode 21 are used. ) Are closely related to each other. For example, when the material of the conductive substrate 2 is silicon (Si) or silicon carbide (SiC), the raw material gas used for the plasma dry etching generally includes CF 4 or SF 6 containing fluorine (F). In this case, a mixture of gases such as oxygen (O 2 ) and argon (Ar) is often used as necessary. In this case, it is common to form the gate electrode 21 made of a material such as nickel or aluminum having high etching resistance to the raw material gas containing fluorine.

플라즈마 건식식각 공정의 공정변수로는 압력, 온도, 원료기체의 종류 및 혼합비, 플라즈마 파워, 기판 바이어스 등이 있는데, 게이트 전극(21)의 물리적인 스퍼터링에 의해 마이크로 마스킹 현상을 유발하기 위해서는 도전성 기판(2)에 입사되는 이온(81)의 에너지를 증가시키기 위하여 기판 바이어스를 큰 음(-)의 값을 갖도록 조절하고, 이온(81)이 도전성 기판(2)에 입사되는 과정에서 다른 기체원자와 충돌하여 산란되는 현상을 최소화하기 위하여 압력을 낮추는 것이 유리하다. 또한, 게이트 전극(21) 표면에서 원자가 쉽게 스퍼터링 되도록 하려면 입사되는 이온(81) 의 원자량이 가급적 큰 것이 유리한데, 이것은 충격량(momentum)이 증가하게 되기 때문이다. 예를 들어, 불소 이온을 함유하는 기체인 CF4와 SF6 중에서는 SF6가 더 유리할 수 있다. 또한, 모든 공정조건이 동일할 경우, 게이트 금속막(21)의 재질이 스퍼터 효율(sputter yield)이 높은 물질일 경우 마이크로 마스크(22),(23)가 더 용이하게 형성된다.Process variables of the plasma dry etching process include pressure, temperature, type and mixing ratio of raw gas, plasma power, and substrate bias. In order to cause micro masking by physical sputtering of the gate electrode 21, a conductive substrate ( In order to increase the energy of the ions 81 incident on 2), the substrate bias is adjusted to have a large negative value, and the ions 81 collide with other gas atoms in the process of being incident on the conductive substrate 2. It is advantageous to lower the pressure in order to minimize scattering. In addition, in order to easily sputter atoms on the surface of the gate electrode 21, it is advantageous that the atomic amount of the incident ions 81 is as large as possible, because the momentum increases. For example, SF 6 may be more advantageous among CF 4 and SF 6 , which are gases containing fluorine ions. In addition, when all process conditions are the same, the micro masks 22 and 23 are more easily formed when the material of the gate metal film 21 is a material having a high sputter yield.

도 5의 구조는 바로 이와 같이 SF6를 사용하고 플라즈마 건식식각시 큰 음의 기판 바이어스를 인가하여 실리콘 기판(1)에 원자량이 비교적 큰 황(S)을 포함하는 이온들이 큰 에너지를 갖고 입사하도록 조성된 공정조건에서 얻어진 형상이다. SF6와 O2의 혼합기체를 사용한 트렌치(42) 식각과정에서 마이크로 마스킹 현상에 의해 실리콘 전계방출 팁(45)이 자연스럽게 동시에 형성되었으며, 게이트 전극(21) 물질로는 니켈을 사용하였다.The structure of FIG. 5 uses SF 6 as described above and applies a large negative substrate bias during plasma dry etching so that ions containing sulfur (S) having a relatively large atomic weight are incident on the silicon substrate 1 with a large energy. It is a shape obtained under the formed process conditions. During the etching of the trench 42 using a mixed gas of SF 6 and O 2 , the silicon field emission tips 45 were naturally formed simultaneously by the micro masking phenomenon, and nickel was used as the gate electrode 21 material.

플라즈마 식각의 공정조건은 압력 30 mTorr, 플라즈마 파워는 550W, 기판바이어스는 약 -100V 조건에서 도 5와 같은 구조물을 형성하였다. 이것은 식각할 시편의 표면에 존재하는 게이트 전극(21)을 활용하여 마이크로 마스킹 현상을 유발한 경우이고, 건식식각 장비 내벽의 구성물질을 이용하는 경우에도 동일한 원리가 적용가능하다.The plasma etching process was performed under a pressure of 30 mTorr, a plasma power of 550 W, and a substrate bias of about -100 V to form a structure as shown in FIG. 5. This is the case where the micro masking phenomenon is caused by utilizing the gate electrode 21 present on the surface of the specimen to be etched, and the same principle is applicable to the case of using the material of the inner wall of the dry etching equipment.

5) 제 5단계 : 상기에서 상술한 바와 같은 제반 공정조건을 조성하여 플라즈마 건식식각 공정을 진행하면, 도전성 기판 위에 증착된 마이크로 마스크(23)가 형성되며, 이것이 도전성 기판(2)의 식각을 방해하여 도 4e와 같이 전계방출에 유리 한 형상을 갖는 전계방출 팁 또는 탐침(이하에서는 '전계방출 팁'이라 한다)(41)이 형성되기 시작하며, 최종적으로 도 4f와 같이 개구부(91) 안에 다수의 전계방출 팁(41)이 형성된다. 이 때, 만약 게이트 전극(21)을 활용하여 마이크로 마스킹 현상을 유발한 경우라면 전계방출 팁(41)의 상부에는 도 4f에서 묘사한 바와 같이 게이트 전극을 구성하는 금속막 재질의 마이크로 마스크(23)가 잔류할 가능성이 높다. 이럴 경우에는 실시예 2에서 상술한 바와 같이 또 다른 응용이 가능하다.5) Step 5: When the plasma dry etching process is performed by forming the general process conditions as described above, the micro mask 23 deposited on the conductive substrate is formed, which prevents the etching of the conductive substrate 2. As shown in FIG. 4E, a field emission tip or probe (hereinafter, referred to as an 'field emission tip') 41 having a shape favorable to field emission starts to be formed, and finally, as shown in FIG. Field emission tips 41 are formed. At this time, if a micro masking phenomenon is caused by using the gate electrode 21, the micro mask 23 made of a metal film constituting the gate electrode is formed on the top of the field emission tip 41 as illustrated in FIG. 4F. Is likely to remain. In this case, another application is possible as described above in the second embodiment.

실시예 2Example 2

1) 제 1단계에서 제 4단계까지는 상기 실시예 1과 동일하다.1) The first to fourth steps are the same as in the first embodiment.

2) 제 5단계 : 도 4f와 같이 전계방출 팁(41)이 형성된 상태에서 소정의 열처리 공정을 거쳐 전계방출 팁 형태의 구조물 위에 잔류해 있는 마이크로 마스크(23)가 상기 도전성 기판 재질의 전계방출 팁(41)과 반응하도록 하여, 전계방출 팁의 끝부분을 전도성이 우수한 화합물로 변화시킨다. 예를 들어, 마이크로 마스크(23)의 재질이 니켈이고 도전성 기판(2)의 재질이 실리콘 또는 실리콘 카바이드일 경우에는 열처리 공정을 통해 마이크로 마스크(23)의 재질이 니켈 실리사이드로 변하며, 일반적으로 이와 같은 실리사이드는 전도성이 매우 우수하여 실리콘 반도체 소자에서도 전극물질로 널리 활용된다. 이는 마이크로 마스크(23)의 재질을 실리사이드와 같이 전도성이 우수한 화합물로 바꿈으로써 전계방출 팁(41) 끝 부분에서의 전자의 전계방출이 보다 원활하게 일어날 수 있도록 한 것이다.2) 5th step: The micromask 23 remaining on the structure of the field emission tip after the predetermined heat treatment process in the state in which the field emission tip 41 is formed as shown in Figure 4f is a field emission tip of the conductive substrate material React with (41) to change the tip of the field emission tip to a compound with good conductivity. For example, when the material of the micro mask 23 is nickel and the material of the conductive substrate 2 is silicon or silicon carbide, the material of the micro mask 23 is changed to nickel silicide through a heat treatment process. Silicide has excellent conductivity and is widely used as an electrode material in silicon semiconductor devices. This is to change the material of the micro mask 23 to a compound having excellent conductivity such as silicide so that the field emission of electrons at the tip of the field emission tip 41 can occur more smoothly.

이후에 필요에 따라서 적절한 공정을 거쳐 전계방출 팁(41)의 측면과 트렌 치(42)에 얇은 절연막(13)을 형성할 수 있다. 상기 절연막(13)은 예를 들어 대략 100 oC 내외로 가열된 (황산+과산화수소수)의 혼합용액에 상기 전계방출 팁(41)이 형성된 도전성 기판(2)을 담궈 유기물 세정을 행하면 상기 도전성 기판(2)의 재질이 실리콘이나 실리콘 카바이드일 경우 대략 1 nm 내외의 매우 얇은 실리콘 산화막이 형성된다. 또는 예를 들어 오존(O3) 분위기에서 자외선을 조사하면서 상기 전계방출 팁(41)이 형성된 도전성 기판(2)을 노출시키면, 도전성 기판(2)의 재질이 실리콘이나 실리콘 카바이드일 경우 수 nm 정도의 매우 얇은 실리콘 산화막이 전계방출 팁(41)의 측면과 트렌치(42)에 형성된다. 이외에도 여러 가지 방법이 있을 수 있으며, 본 명세서에서는 이에 관해 더 이상의 상술은 생략한다.After that, a thin insulating film 13 may be formed on the side surface and the trench 42 of the field emission tip 41 through an appropriate process as necessary. For example, the insulating layer 13 may be immersed in a mixed solution of (sulfuric acid + hydrogen peroxide) heated to about 100 ° C., for example, by dipping the conductive substrate 2 having the field emission tip 41 therein to perform organic cleaning. When the material of (2) is silicon or silicon carbide, a very thin silicon oxide film of about 1 nm is formed. Alternatively, for example, when the conductive substrate 2 on which the field emission tip 41 is formed is exposed while irradiating ultraviolet rays in an ozone (O 3 ) atmosphere, when the material of the conductive substrate 2 is silicon or silicon carbide, the thickness is about several nm. A very thin silicon oxide film is formed on the side of the field emission tip 41 and the trench 42. In addition, there may be various methods, and further detailed description thereof will be omitted herein.

상기 절연막(13)의 형성 목적은 실제로 전계방출 팁(41)에서 전계방출이 일어나는 끝 부분을 제외한 나머지 측면 부분에 존재하는 결함준위(defect state)를 최소화하여 전계방출의 효율을 증가시키고자 하는 것이다. 상기 절연막(13)의 형성에 있어서 핵심 개념은 전계방출 팁(41)의 끝 부분에 형성된 마이크로 마스크(23) 위에는 절연막(13)이 형성되지 않고, 전계방출 팁(41)의 측면과 트렌치(42)에만 절연막(13)이 형성될 수 있는 조건을 확보하는 것이며, 이와 같은 목적을 가장 용이하게 달성할 수 있는 방법은 위에서 언급한 바와 같이 (황산 + 과산화수소수) 혼합용액을 이용하거나, 또는 낮은 온도와 낮은 산소분압에서 상기 마이크로 마스크(23)는 산화되지 않고 노출된 도전성 기판(2)의 표면만 산화시킬 수 있는 여러 가지 공정기술을 사용하는 것이다. 마이크로 마스크(23) 부분은 도전성 기판(2)과 반응하여 이미 안정한 화합물을 형성한 반면에, 전계방출 팁(41)의 측면과 트렌치(42) 부분은 댕글링 본드(dangling bond)로 인해 열역학적으로 불안정한 상태이기 때문에 이와 같은 선택적인 산화가 가능하다.The purpose of forming the insulating film 13 is to increase the efficiency of the field emission by minimizing the defect states present in the side portions except for the end where the field emission occurs in the field emission tip 41. . In the formation of the insulating film 13, the core concept is that the insulating film 13 is not formed on the micro mask 23 formed at the end of the field emission tip 41, and the side surface and the trench 42 of the field emission tip 41 are not formed. ) Is to ensure the condition that the insulating film 13 can be formed only, the method that can most easily achieve the above object is to use a mixed solution (sulfuric acid + hydrogen peroxide), or low temperature as mentioned above And at a low oxygen partial pressure, the micro mask 23 uses various process technologies capable of oxidizing only the surface of the exposed conductive substrate 2 without being oxidized. The portion of the micro mask 23 reacts with the conductive substrate 2 to form a stable compound, while the sides of the field emission tip 41 and the portion of the trench 42 are thermodynamically due to dangling bonds. This unstable state allows for this selective oxidation.

도 1a ~ 도 1g - 종래의 기술에 의한 실리콘 팁의 형성방법을 순서대로 간략하게 나타낸 도.1A-1G-a simplified view of a prior art method for forming a silicon tip.

도 2 - 종래의 기술에 의해 제작된 실리콘 전계방출소자의 전자현미경 사진을 나타낸 도.Fig. 2 shows an electron micrograph of a silicon field emission device fabricated by the prior art.

도 3 - 니켈 마스크를 이용하여 실리콘 카바이드 기판을 플라즈마 건식식각했을 때 마이크로 마스킹 현상이 발생한 모습을 보여주는 전자현미경 사진을 나타낸 도.FIG. 3 is an electron micrograph showing the appearance of micro masking phenomenon when plasma etching the silicon carbide substrate using a nickel mask. FIG.

도 4a ~ 도 4g - 도전성 기판의 재질로 구성된 전계방출 팁을 갖는 전계방출소자를 제작하기 위해 본 발명에서 제시하는 방법을 순차적으로 표시한 도.Figures 4a-4g-sequentially showing the method proposed in the present invention for producing a field emission device having a field emission tip consisting of a material of a conductive substrate.

도 5 - 본 발명에서 제시하는 방법으로부터 제작된 트렌치와 실리콘 전계방출 팁의 전자현미경 사진을 나타낸 도.5 shows electron micrographs of trenches and silicon field emission tips fabricated from the method presented in the present invention.

<도면에 사용된 주요부호에 대한 설명><Description of Major Symbols Used in Drawings>

1 : 실리콘 기판 2: 도전성 기판1: silicon substrate 2: conductive substrate

11: 절연막 12: 실리콘 산화막11: insulating film 12: silicon oxide film

13: 절연막 21: 게이트 전극13: insulating film 21: gate electrode

23: 도전성 기판 위에 증착된 마이크로 마스크23: micro mask deposited on conductive substrate

41: 전계방출 팁 42: 트렌치41: field emission tip 42: trench

45: 실리콘 전계방출 팁45: silicon field emission tips

81 : 플라즈마 건식식각 공정 진행시 도전성 기판에 입사되는 이온의 흐름81: Flow of ions incident on the conductive substrate during the plasma dry etching process

91 : 개구부91: opening

Claims (10)

전계방출소자의 제작 방법에 있어서,In the manufacturing method of the field emission device, 도전성 기판의 상측에 절연막을 형성하는 제1단계와;A first step of forming an insulating film on the conductive substrate; 상기 절연막 상측에 개구부가 구비된 게이트 전극을 형성하는 제2단계와;Forming a gate electrode having an opening on the insulating layer; 상기 절연막을 식각하여 상기 개구부를 통해 도전성 기판을 노출시키는 제3단계와;Etching the insulating film to expose a conductive substrate through the opening; 상기 절연막 식각 후 플라즈마 건식식각 공정으로 상기 도전성 기판을 식각하는 과정에서 상기 개구부 내부의 도전성 기판 표면에 마이크로 마스크를 형성하는 제4단계와;A fourth step of forming a micro mask on a surface of the conductive substrate in the opening in the process of etching the conductive substrate by plasma dry etching after the insulating film is etched; 상기 플라즈마 건식식각 공정을 계속적으로 진행하여 상기 도전성 기판을 식각하여 상기 개구부 안의 마이크로 마스크 아래에 전계방출이 가능한 팁 또는 탐침을 형성하는 제5단계;를 포함하여 이루어지는 것을 특징으로 하는 마이크로 마스킹 현상을 이용한 전계방출소자의 제작방법.And a fifth step of continuing the plasma dry etching process to etch the conductive substrate to form a tip or probe capable of field emission under the micro mask in the opening. Method for manufacturing field emission device. 제 1항에 있어서, 상기 제5단계의 전계방출이 가능한 팁 또는 탐침 형성 후, 열처리 공정을 거쳐 상기 전계방출 팁 또는 탐침 위에 잔류해 있는 마이크로 마스크가 상기 도전성 기판 재질의 전계방출 팁 또는 탐침과 반응하도록 하여, 전계방출 팁 또는 탐침의 끝부분을 전도성이 높은 화합물로 변화시키는 것을 특징으로 하는 마이크로 마스킹 현상을 이용한 전계방출소자의 제작방법.The method of claim 1, wherein after forming the tip or probe capable of field emission in the fifth step, a micro mask remaining on the field emission tip or probe through a heat treatment process reacts with the field emission tip or probe of the conductive substrate material. Method for manufacturing a field emission device using a micro masking phenomenon, characterized in that for changing the tip of the field emission tip or probe to a highly conductive compound. 제 1항 또는 제 2항에 있어서, 상기 전계방출 팁 또는 탐침의 측면 및 트렌치에 절연막을 더 형성하는 것을 특징으로 하는 마이크로 마스킹 현상을 이용한 전계방출소자의 제작방법.The method of manufacturing a field emission device using a micro masking phenomenon according to claim 1 or 2, further comprising an insulating film formed on the side surface and trench of the field emission tip or probe. 제 3항에 있어서, 상기 절연막은, 황산과 과산화수소의 혼합용액을 이용한 세정방법이나, 오존 분위기에서 자외선 조사 방법을 이용하여 제조되는 것을 특징으로 하는 마이크로 마스킹 현상을 이용한 전계방출소자의 제작방법.4. The method of manufacturing a field emission device using a micro masking phenomenon according to claim 3, wherein the insulating film is manufactured by a cleaning method using a mixed solution of sulfuric acid and hydrogen peroxide or by an ultraviolet irradiation method in an ozone atmosphere. 제 1항 또는 제 2항에 있어서, 상기 도전성 기판은 실리콘 또는 실리콘 카바이드인 것을 특징으로 하는 마이크로 마스킹 현상을 이용한 전계방출소자의 제작방법.The method of manufacturing a field emission device using a micro masking phenomenon according to claim 1 or 2, wherein the conductive substrate is silicon or silicon carbide. 제 1항 또는 제 2항에 있어서, 상기 도전성 기판은 임의의 모재 상층에 도전성 물질이 형성된 다층구조를 이루고 있는 것을 특징으로 하는 마이크로 마스킹 현상을 이용한 전계방출소자의 제작방법.The method of manufacturing a field emission device using a micro masking phenomenon according to claim 1 or 2, wherein the conductive substrate has a multilayer structure in which a conductive material is formed on an upper layer of an arbitrary base material. 제 1항 또는 제 2항에 있어서, 상기 게이트 전극의 재질은 니켈, 티타늄 및 알루미늄 중 어느 하나 또는 이들의 합금인 것을 특징으로 하는 마이크로 마스킹 현상을 이용한 전계방출소자의 제작방법.The method of claim 1, wherein the gate electrode is made of one of nickel, titanium, and aluminum or an alloy thereof. 4. 제 1항 또는 제 2항에 있어서, 상기 마이크로 마스크는, 상기 게이트 전극의 구성물질이 건식식각 공정 중의 물리적인 스퍼터링이나 식각종(etchant)과의 화학반응 및 이를 수반하는 재증착 과정을 거쳐 도전성 기판 표면에 형성되는 것을 특징으로 하는 마이크로 마스킹 현상을 이용한 전계방출소자의 제작방법.3. The conductive substrate of claim 1, wherein the micro mask comprises a conductive substrate through a chemical reaction with physical sputtering or an etchant during a dry etching process of the constituent material of the gate electrode and accompanying redeposition. A method of manufacturing a field emission device using a micro masking phenomenon, characterized in that formed on the surface. 제 1항 또는 제2항에 있어서, 상기 마이크로 마스크는, 플라즈마 건식식각 장비의 내벽을 구성하는 물질이 건식식각 공정 중의 물리적인 스퍼터링이나 식각종(etchant)과의 화학반응 및 이를 수반하는 재증착 과정을 거쳐 도전성 기판 표면에 형성되는 것을 특징으로 하는 마이크로 마스킹 현상을 이용한 전계방출소자의 제작방법.The process of claim 1 or 2, wherein the micro mask comprises a chemical reaction with physical sputtering or an etchant during the dry etching process of a material constituting the inner wall of the plasma dry etching apparatus and a redeposition process accompanying the same. Method for manufacturing a field emission device using a micro masking phenomenon characterized in that formed on the surface of the conductive substrate via. 제 1항 또는 제 2항에 있어서, 상기 게이트 전극의 재질은 플라즈마 식각공정에 의한 도전성 기판의 식각과정시 식각되지 않는 물질인 것을 특징으로 하는 마이크로 마스킹 현상을 이용한 전계방출소자의 제작방법.The method of claim 1, wherein the gate electrode is made of a material that is not etched during an etching process of the conductive substrate by a plasma etching process.
KR1020090097124A 2009-10-13 2009-10-13 Fabrication method of field emission devices using micro-masking during plasma etching KR101034894B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090097124A KR101034894B1 (en) 2009-10-13 2009-10-13 Fabrication method of field emission devices using micro-masking during plasma etching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090097124A KR101034894B1 (en) 2009-10-13 2009-10-13 Fabrication method of field emission devices using micro-masking during plasma etching

Publications (2)

Publication Number Publication Date
KR20110040012A KR20110040012A (en) 2011-04-20
KR101034894B1 true KR101034894B1 (en) 2011-05-17

Family

ID=44046453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090097124A KR101034894B1 (en) 2009-10-13 2009-10-13 Fabrication method of field emission devices using micro-masking during plasma etching

Country Status (1)

Country Link
KR (1) KR101034894B1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Applied Physics Letters 제76호 pp.2310(High rate etching of 4H-SiC using a SF6/O2 helicon plasma)

Also Published As

Publication number Publication date
KR20110040012A (en) 2011-04-20

Similar Documents

Publication Publication Date Title
US8563076B2 (en) Substrate structure and method of forming the same
US20110027999A1 (en) Etch method in the manufacture of an integrated circuit
JPH1116900A (en) Formation of insulation film of semiconductor substrate surface and its formation device
CN102629559B (en) Manufacture method of stacked gate SiC-metal insulator semiconductor (MIS) capacitor
JP2007184571A (en) Silicon cardide semiconductor device, method of manufacturing same, junction between transition metal silicide and metal film therein, and method of manufacturing junction between transition metal silicide and metal film therein
JP2009177102A (en) Method for manufacturing electrode of semiconductor device
Nguyen et al. Ultrahigh aspect ratio etching of silicon in SF6-O2 plasma: The clear-oxidize-remove-etch (CORE) sequence and chromium mask
JP5352954B2 (en) Electrode film / silicon carbide structure
JP5224570B2 (en) Insulating film forming method and semiconductor device manufacturing method
Tsutsumi et al. Fabrication technology of ultrafine SiO 2 masks and Si nanowires using oxidation of vertical sidewalls of a poly-Si layer
KR101034894B1 (en) Fabrication method of field emission devices using micro-masking during plasma etching
KR101689160B1 (en) Fabrication method for carbon electrodes with multi-scale pores
JP4962168B2 (en) Semiconductor device and manufacturing method thereof
CN113421826B (en) Atomic-level precision lossless layer-by-layer etching method for two-dimensional layered material
WO2021060366A1 (en) Method of manufacturing sic semiconductor device and sic semiconductor device
JP2006286775A (en) Etching method
JP2010192501A (en) Method of manufacturing switching element
WO2003015145A1 (en) Micromachining method using ionbeam
KR100769588B1 (en) Method for fabricating nano-structure based silicon
KR101042003B1 (en) Fabrication method of field emission devices using nano-beads
WO2003079456A1 (en) Method for producing substrate material and semiconductor device including plasma processing
JPH07122534A (en) Etching method for platinum
TW202201760A (en) Raised pad formations for contacts in three-dimensional structures on microelectronic workpieces
Belov et al. Silicon nanoprofiling with the use of a solid aluminum oxide mask and combined “dry” etching
KR20110054970A (en) Fabrication method of ion implant mask for silicon carbide electronic devices

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150427

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee