JP4780306B2 - Multilayer thermistor and manufacturing method thereof - Google Patents

Multilayer thermistor and manufacturing method thereof Download PDF

Info

Publication number
JP4780306B2
JP4780306B2 JP2006071547A JP2006071547A JP4780306B2 JP 4780306 B2 JP4780306 B2 JP 4780306B2 JP 2006071547 A JP2006071547 A JP 2006071547A JP 2006071547 A JP2006071547 A JP 2006071547A JP 4780306 B2 JP4780306 B2 JP 4780306B2
Authority
JP
Japan
Prior art keywords
thermistor
ptc
sintered body
laminated
oxidation treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006071547A
Other languages
Japanese (ja)
Other versions
JP2007246328A (en
Inventor
和彦 伊藤
朗 柿沼
篤志 人見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006071547A priority Critical patent/JP4780306B2/en
Publication of JP2007246328A publication Critical patent/JP2007246328A/en
Application granted granted Critical
Publication of JP4780306B2 publication Critical patent/JP4780306B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Thermistors And Varistors (AREA)

Description

本発明は、内部電極にNi系金属を用い、正の抵抗温度特性を有する積層型サーミスタに関する。   The present invention relates to a multilayer thermistor that uses a Ni-based metal for an internal electrode and has positive resistance temperature characteristics.

サーミスタとして、正の抵抗温度特性を有する、つまり温度の上昇に対して抵抗が増加するサーミスタがある。このサーミスタはPTC(Positive Temperature Coefficient)サーミスタと称される。PTCサーミスタは、チタン酸バリウム(BaTiO)を主成分とし微量の希土類元素を添加して導電性をもたせた半導体磁器と電極とを備えて構成されており、例えば回路の過電流保護素子として、あるいは温度センサ等として広く利用されている。 As the thermistor, there is a thermistor that has a positive resistance temperature characteristic, that is, a resistance that increases with an increase in temperature. This thermistor is called a PTC (Positive Temperature Coefficient) thermistor. The PTC thermistor is configured to include a semiconductor ceramic and an electrode made of barium titanate (BaTiO 3 ) as a main component and added with a trace amount of rare earth elements to provide conductivity. For example, as an overcurrent protection element of a circuit, Alternatively, it is widely used as a temperature sensor or the like.

近年、消費電力をできるだけ抑えるためにPTCサーミスタの低抵抗化の要望が強い。抵抗は電極面積に反比例するため、電極面積が大きいほど抵抗を低減することができるが、従来の単板型の半導体磁器では電極面積を大きくすることに限界があり、近年の低抵抗化には応えられない。このため、単板型に代わるものとして、積層型のPTCサーミスタが提案されている(例えば特許文献1参照)。積層型PTCサーミスタは、半導体セラミック層と内部電極を交互に積層してなる積層体を一体焼成して得られた焼結体に外部電極を形成してなるもので、この積層型PTCサーミスタによれば、内部電極の電極面積を大幅に増やすことができ、それだけ低抵抗化を可能にでき、上述の要請に応えられる。   In recent years, there has been a strong demand for lower resistance of PTC thermistors in order to reduce power consumption as much as possible. Since the resistance is inversely proportional to the electrode area, the larger the electrode area, the more the resistance can be reduced. However, there is a limit to increasing the electrode area in the conventional single-plate type semiconductor porcelain. I can't respond. For this reason, a laminated PTC thermistor has been proposed as an alternative to the single plate type (see, for example, Patent Document 1). A multilayer PTC thermistor is formed by forming an external electrode on a sintered body obtained by integrally firing a laminate formed by alternately laminating semiconductor ceramic layers and internal electrodes. According to this multilayer PTC thermistor, For example, the electrode area of the internal electrode can be greatly increased, the resistance can be lowered accordingly, and the above requirement can be met.

内部電極にはオーミック性、及び焼成時の耐熱性に優れた金属を採用する必要がある。このような金属として、NiあるいはNi系合金(以下、両者を総称して「Ni系金属」という)が有効である。しかし、このNi系金属を内部電極として採用する場合、通常の単板型と同様に大気中にて焼成すると電極が酸化されてしまうという問題がある。このため、Ni系金属の酸化を回避するために、還元雰囲気中でセラミック層とNi系金属からなる内部電極とを同時に焼成している。但し、焼成時の酸素分圧が低すぎるとPTCサーミスタの粒界の吸着酸素が不足し、急激にPTC特性が劣化してしまう。このため、還元雰囲気中での焼成の後に、内部電極が酸化されない程度の低温で酸化処理を行うことにより、PTC特性を改善することが行われている。例えば特許文献1では、その実施例において(Ba0.998−xCaLa0.002TiO+yMnO+0.01SiO、x=0.02〜0.45、y=0.00002〜0.015、m=0.98〜1.06の組成を採用し、還元雰囲気中にて1350℃で2時間焼成した後、大気中にて800℃で2時間加熱するという酸化処理を行っている。 For the internal electrode, it is necessary to employ a metal having excellent ohmic properties and heat resistance during firing. As such a metal, Ni or a Ni-based alloy (hereinafter collectively referred to as “Ni-based metal”) is effective. However, when this Ni-based metal is employed as the internal electrode, there is a problem that the electrode is oxidized when fired in the atmosphere as in the case of a normal single plate type. For this reason, in order to avoid oxidation of the Ni-based metal, the ceramic layer and the internal electrode made of the Ni-based metal are simultaneously fired in a reducing atmosphere. However, if the oxygen partial pressure during firing is too low, the adsorbed oxygen at the grain boundaries of the PTC thermistor will be insufficient and the PTC characteristics will deteriorate rapidly. For this reason, after firing in a reducing atmosphere, PTC characteristics are improved by performing oxidation treatment at a low temperature that does not oxidize the internal electrode. For example, in Patent Document 1, (Ba 0.998-x Ca x La 0.002 ) m TiO 3 + yMnO 2 +0.01 SiO 2 , x = 0.02 to 0.45, y = 0.00002 to A composition of 0.015, m = 0.98 to 1.06 was adopted, and after baking at 1350 ° C. for 2 hours in a reducing atmosphere, an oxidation treatment was performed in which heating was performed at 800 ° C. for 2 hours in air. Yes.

特開平6−151103号公報(実施例)JP-A-6-151103 (Example)

特許文献1に記載の積層型PTCサーミスタによれば、たしかに低抵抗化を図ることができる。しかしながら、本発明者が特許文献1に記載の組成物に対して特許文献1に記載の条件で還元雰囲気中の焼成ならびに酸化処理を行った結果、十分なPTC特性を備えた積層型サーミスタを得ることができなかった。
本発明は、このような技術的課題に基づいてなされたもので、低抵抗化を図りつつ酸化処理後のPTC特性を向上させるための技術を提供することを目的とする。
According to the multilayer PTC thermistor described in Patent Document 1, it is possible to reduce the resistance. However, as a result of the inventor performing firing and oxidation treatment in a reducing atmosphere under the conditions described in Patent Document 1 on the composition described in Patent Document 1, a multilayer thermistor having sufficient PTC characteristics is obtained. I couldn't.
The present invention has been made based on such a technical problem, and an object of the present invention is to provide a technique for improving the PTC characteristics after oxidation treatment while reducing resistance.

本発明者は酸化処理後のPTC特性を向上させるために、組成面、製造条件の観点から様々な検討を行った。その結果、これまで単なる焼結助剤として考えられていたSiOはTi/Baサイトの比と相関があり、両者が特定の関係にあるときに、低抵抗率と高いPTC特性を兼備することができることを知見した。すなわち、本発明は、半導体セラミック層と内部電極とが交互に積層されるとともに、内部電極と電気的に接続された外部電極とを有し、正の抵抗温度特性を有する積層型サーミスタであって、内部電極はNi系金属から構成され、半導体セラミック層は、一般式(Ba1-x−ySrReαTiO+βSiO+zMnで示される化合物を含む焼結体から構成され、ReはY、La、Ce、Sm、Er、Nd、Dyからなる群から選択される少なくとも1種で表されるとともに、x、y、αはそれぞれモル比で、0≦x≦0.3、0.002≦y≦0.008、1.02≦α≦1.1であり、zは0≦z[mol]≦0.0015、βは、1.02≦α≦1.1の範囲において2.35α−2.39<β[mol]<2.35α−2.32を満足し、焼結体の空隙率は5〜25%であることを特徴とする積層型サーミスタを提供する。
上記一般式において、xは0.05≦x≦0.3であることが好ましく、zは0.0002≦z≦0.0013であることが好ましい。x及び/又はzをこの範囲とすることにより、より高いPTC特性を得ることができる。
In order to improve the PTC characteristics after the oxidation treatment, the present inventor has made various studies from the viewpoints of composition and manufacturing conditions. As a result, SiO 2 previously considered as a mere sintering aid has a correlation with the ratio of Ti / Ba sites, and when both have a specific relationship, it has both low resistivity and high PTC characteristics. I found out that I can do it. That is, the present invention is a multilayer thermistor having a positive resistance temperature characteristic, in which semiconductor ceramic layers and internal electrodes are alternately stacked and has external electrodes electrically connected to the internal electrodes. The internal electrode is made of a Ni-based metal, and the semiconductor ceramic layer is made of a sintered body containing a compound represented by the general formula (Ba 1-xy Sr x Re y ) α TiO 3 + βSiO 2 + zMn. Is represented by at least one selected from the group consisting of Y, La, Ce, Sm, Er, Nd, and Dy, and x, y, and α are respectively molar ratios, 0 ≦ x ≦ 0.3, 0 0.002 ≦ y ≦ 0.008, 1.02 ≦ α ≦ 1.1, z is 0 ≦ z [mol] ≦ 0.0015, and β is 2 in the range of 1.02 ≦ α ≦ 1.1. .35α-2.39 <β [mol] <2.35α- A laminated thermistor satisfying 2.32 and having a porosity of 5 to 25% is provided.
In the above general formula, x is preferably 0.05 ≦ x ≦ 0.3, and z is preferably 0.0002 ≦ z ≦ 0.0013. By setting x and / or z within this range, higher PTC characteristics can be obtained.

また製造条件の観点からは、還元雰囲気中の焼成温度は1180〜1280℃が好ましいことがわかった。特許文献1のように1300℃で焼成すると、高密度のものが得られるがPTC特性は所望の値を示さないのである。
また焼成後の酸化処理温度は、500〜850℃、より好ましくは550〜650℃とすればよい。
Moreover, it turned out that 1180-1280 degreeC is preferable for the calcination temperature in a reducing atmosphere from a viewpoint of manufacturing conditions. When it is fired at 1300 ° C. as in Patent Document 1, a high-density one is obtained, but the PTC characteristic does not show a desired value.
The oxidation treatment temperature after firing may be 500 to 850 ° C, more preferably 550 to 650 ° C.

本発明によれば、低抵抗であり、かつPTC特性が高い積層型サーミスタを提供することができる。   According to the present invention, it is possible to provide a laminated thermistor having low resistance and high PTC characteristics.

以下、添付図面に示す実施の形態に基づいてこの発明を詳細に説明する。
図1は、本実施の形態における積層型サーミスタの構成を示す断面図である。
積層型サーミスタ1は直方体状のもので、半導体セラミック層2とNi系金属からなる内部電極3とを交互に積層して積層体を形成し、この積層体を一体焼成して焼結体4が構成されている。この焼結体4は、上記積層体を還元性雰囲気中にて高温焼成した後、大気中にて低温の酸化処理を施すことによって形成されたものである。
Hereinafter, the present invention will be described in detail based on embodiments shown in the accompanying drawings.
FIG. 1 is a cross-sectional view showing the configuration of the stacked thermistor according to the present embodiment.
The laminated thermistor 1 has a rectangular parallelepiped shape. The laminated body is formed by alternately laminating the semiconductor ceramic layers 2 and the internal electrodes 3 made of Ni-based metal, and the laminated body is integrally fired to form a sintered body 4. It is configured. This sintered body 4 is formed by baking the above-mentioned laminated body at a high temperature in a reducing atmosphere and then subjecting it to a low-temperature oxidation treatment in the atmosphere.

焼結体4の左端面4a及び右端面4bには各内部電極3の一端面3aのみが交互に露出しており、他の端面3bはセラミック層2の内部に位置して焼結体4内に埋設されている。また、上記焼結体4の左端面4a及び右端面4bには外部電極5が形成されており、この外部電極5は内部電極3の一端面3aと電気的に接続されている。例えばAgやAg−Pd合金を焼付けて外部電極5とすることができる。   Only one end face 3a of each internal electrode 3 is alternately exposed on the left end face 4a and the right end face 4b of the sintered body 4, and the other end face 3b is located inside the ceramic layer 2 and is located inside the sintered body 4. It is buried in. An external electrode 5 is formed on the left end surface 4 a and the right end surface 4 b of the sintered body 4, and the external electrode 5 is electrically connected to one end surface 3 a of the internal electrode 3. For example, Ag or an Ag—Pd alloy can be baked to form the external electrode 5.

本発明において、半導体セラミック層2は以下の一般式で示される化合物を含む。
(Ba1-x−ySrReαTiO+βSiO+zMn・・・式(1)
ここで、ReはY、La、Ce、Sm、Er、Nd、Dyからなる群から選択される少なくとも1種で表されるとともに、
x、y、αはそれぞれモル比で、
0≦x≦0.3、
0.002≦y≦0.008、
1.02≦α≦1.1であり、
zは0≦z[mol]≦0.0015、
βは、1.02≦α≦1.1の範囲において2.35α−2.39<β[mol]<2.35α−2.32を満足することを特徴とする。
In the present invention, the semiconductor ceramic layer 2 contains a compound represented by the following general formula.
(Ba 1-xy Sr x Re y ) α TiO 3 + βSiO 2 + zMn Formula (1)
Here, Re is represented by at least one selected from the group consisting of Y, La, Ce, Sm, Er, Nd, and Dy,
x, y and α are each in molar ratio,
0 ≦ x ≦ 0.3,
0.002 ≦ y ≦ 0.008,
1.02 ≦ α ≦ 1.1,
z is 0 ≦ z [mol] ≦ 0.0015,
β satisfies 2.35α-2.39 <β [mol] <2.35α-2.32 in a range of 1.02 ≦ α ≦ 1.1.

一般式中におけるx、y及びzの限定理由は以下の通りである。
Sr量を示すxは、0≦x≦0.3の範囲とする。Srの添加によりキュリー温度を変動させることができる。但し、xが増加するにつれてキュリー温度が低下し、xが0.3を超えるとキュリー温度と室温との差が小さくなるため、xの上限は0.3とする。本願では、室温抵抗率の2倍の抵抗率になる温度をキュリー温度という。キュリー温度は、PTCサーミスタの用途に応じて調整する必要がある。例えば、電池パック内にPTCサーミスタを入れて電池セルの温度を検出する場合があるが、電池パックに要求されるキュリー温度は80〜90℃である。よって、本発明のPTCサーミスタを電池パック用に用いる場合には、xを0.05≦x≦0.075の範囲とすればよい。
また後述する実施例で示すように、所定量のSrを含有させることにより、Srを含有しない場合よりもPTC特性を向上させることができる。高いキュリー温度を得たい場合には、xは、0≦x≦0.25の範囲とすることが好ましく、さらには0.05≦x≦0.15とすることが好ましい。PTC特性を重視する場合には、xは、0.05≦x≦0.3の範囲とすることが好ましく、さらには0.1≦x≦0.3とすることが好ましい。
The reasons for limiting x, y and z in the general formula are as follows.
X indicating the amount of Sr is in the range of 0 ≦ x ≦ 0.3. The Curie temperature can be changed by adding Sr. However, as x increases, the Curie temperature decreases, and when x exceeds 0.3, the difference between the Curie temperature and room temperature decreases, so the upper limit of x is set to 0.3. In the present application, the temperature at which the resistivity becomes twice the room temperature resistivity is called the Curie temperature. The Curie temperature needs to be adjusted according to the use of the PTC thermistor. For example, a PTC thermistor may be placed in the battery pack to detect the temperature of the battery cell. The Curie temperature required for the battery pack is 80 to 90 ° C. Therefore, when the PTC thermistor of the present invention is used for a battery pack, x may be in the range of 0.05 ≦ x ≦ 0.075.
Moreover, as shown in the Example mentioned later, a PTC characteristic can be improved by containing predetermined amount Sr rather than the case where Sr is not contained. When it is desired to obtain a high Curie temperature, x is preferably in the range of 0 ≦ x ≦ 0.25, and more preferably 0.05 ≦ x ≦ 0.15. When emphasizing PTC characteristics, x is preferably in the range of 0.05 ≦ x ≦ 0.3, and more preferably 0.1 ≦ x ≦ 0.3.

ReはY、La、Ce、Sm、Er、Nd、Dyからなる群から選択される少なくとも1種で表される。Reは半導体化剤として機能し、その量を示すyは、0.002≦y≦0.008の範囲とする。この範囲で、高いPTC特性を得ることができる。これに対し、yが0.002未満では、半導体セラミック層2を構成する磁器を半導体化させることが困難である。また、yが0.008を超えると、室温(25℃)での抵抗率(以下、「室温抵抗率」という。)が高くなるとともに、PTC特性が低下してしまう。
yは、0.002≦y≦0.006の範囲とすることが好ましく、さらには0.003≦y≦0.005とすることが好ましい。Reのなかでは室温抵抗率が低く、かつPTC特性が高いという理由から、Y、Smが特に好ましい。
Re is represented by at least one selected from the group consisting of Y, La, Ce, Sm, Er, Nd, and Dy. Re functions as a semiconducting agent, and y indicating the amount is in the range of 0.002 ≦ y ≦ 0.008. Within this range, high PTC characteristics can be obtained. On the other hand, if y is less than 0.002, it is difficult to make the porcelain constituting the semiconductor ceramic layer 2 into a semiconductor. On the other hand, if y exceeds 0.008, the resistivity at room temperature (25 ° C.) (hereinafter referred to as “room temperature resistivity”) increases, and the PTC characteristics deteriorate.
y is preferably in the range of 0.002 ≦ y ≦ 0.006, more preferably 0.003 ≦ y ≦ 0.005. Among Re, Y and Sm are particularly preferred because of low room temperature resistivity and high PTC characteristics.

Mn量を示すzは、0≦z≦0.0015の範囲とする。Mnの添加はPTC特性を向上させる上で有効である。但し、zが大きくなりすぎると(例えば0.1molになると)室温抵抗率が高くなりすぎてPTC特性が得られず、温度の上昇に対して抵抗が減少してしまうNTC(Negative Temperature Coefficient)特性を示す。
zは、0.0002≦z≦0.0013の範囲とすることが好ましく、さらには0.0005≦z≦0.001とすることが好ましい。
Z indicating the amount of Mn is in a range of 0 ≦ z ≦ 0.0015. The addition of Mn is effective in improving the PTC characteristics. However, if z becomes too large (for example, 0.1 mol), the room temperature resistivity becomes too high to obtain the PTC characteristic, and the NTC (Negative Temperature Coefficient) characteristic in which the resistance decreases with increasing temperature. Indicates.
z is preferably in the range of 0.0002 ≦ z ≦ 0.0013, more preferably 0.0005 ≦ z ≦ 0.001.

ここで、(Ba0.772Sr0.2230.005αTiO+βSiO+0.001Mnの組成において、以下の条件で還元焼成ならびに酸化処理を行って作製したPTCサーミスタ(試料No.1〜26)の室温抵抗率、PTCジャンプ、ならびに空隙率を表1に示す。PTCジャンプはPTC特性を判断するための一指標となるものであり、Log10(200℃での抵抗率/室温抵抗率)として算出した。PTCジャンプの値が大きいほど、PTC特性が高いと判断することができ、また上述の通り室温抵抗率が低いほどPTCサーミスタの消費電力を抑える上で好ましい。なお、内部電極には純Ni電極を用い、還元焼成条件及び酸化処理条件は以下の通りとした。 Here, a PTC thermistor (sample No. 1) prepared by performing reduction firing and oxidation treatment under the following conditions in the composition of (Ba 0.772 Sr 0.223 Y 0.005 ) α TiO 3 + βSiO 2 +0.001 Mn. Table 1 shows the room temperature resistivity, PTC jump, and porosity of -26). The PTC jump is an index for determining the PTC characteristic, and was calculated as Log 10 (resistivity at 200 ° C./resistivity at room temperature). As the PTC jump value is larger, it can be determined that the PTC characteristic is higher, and as described above, the lower the room temperature resistivity is preferable in terms of suppressing the power consumption of the PTC thermistor. Note that a pure Ni electrode was used as the internal electrode, and the reduction firing conditions and the oxidation treatment conditions were as follows.

試料No.1〜26の還元焼成条件:
雰囲気:水素と窒素の混合雰囲気(水素と窒素の比率は体積比で1.2:98.8とした)
焼成時間:2時間
焼成温度:表1に示す通り。
試料No.1〜26の酸化処理条件:
雰囲気:酸素濃度20%(大気中)
酸化処理時間:2時間
酸化処理温度:600℃
Sample No. 1 to 26 reduction firing conditions:
Atmosphere: Mixed atmosphere of hydrogen and nitrogen (ratio of hydrogen and nitrogen is 1.2: 98.8 by volume)
Firing time: 2 hours Firing temperature: As shown in Table 1.
Sample No. 1 to 26 oxidation treatment conditions:
Atmosphere: Oxygen concentration 20% (in air)
Oxidation treatment time: 2 hours Oxidation treatment temperature: 600 ° C

Figure 0004780306
Figure 0004780306

表1に示すように、αを固定してβを変動させることにより、室温抵抗率、PTC特性、ならびに空隙率が変動する。αに対してβが小さすぎても、また大きすぎても室温抵抗率及び/又はPTC特性が劣化してしまう。例えばβの値が0.05molと同一である試料No.3と試料No.7とを比較すると、αが1.02である試料No.3については室温抵抗率が2.0×10[Ωcm]以下と低くかつPTCジャンプが1.6以上と高いPTC特性を示すが、αが1.04である試料No.7についてはPTC特性が不十分である。つまり、0.05molというSiO添加量はαが1.02の場合には適量であるが、αが1.04の場合には少なすぎるといえる。
同様に、βの値が0.24molと同一である試料No.18と試料No.21とを比較すると、αが1.10である試料No.21については室温抵抗率が低くかつPTC特性が高いが、αが1.08である試料No.18については室温抵抗率が高すぎ、PTC特性ではなくNTC特性を示した。つまり、0.24molというSiO添加量はαが1.08の場合には多すぎるが、モル比Baサイト/Tiサイトが1.10の場合には適量であるといえる。
As shown in Table 1, when α is fixed and β is varied, the room temperature resistivity, the PTC characteristic, and the porosity are varied. If β is too small or too large with respect to α, the room temperature resistivity and / or the PTC characteristics are deteriorated. For example, the sample No. with the same β value as 0.05 mol. 3 and sample no. 7 is compared with sample No. 7 in which α is 1.02. No. 3 shows a high PTC characteristic in which the room temperature resistivity is as low as 2.0 × 10 4 [Ωcm] or less and the PTC jump is as high as 1.6 or more. No. 7 has insufficient PTC characteristics. That is, the SiO 2 addition amount of 0.05 mol is an appropriate amount when α is 1.02, but is too small when α is 1.04.
Similarly, sample No. with the same β value as 0.24 mol. 18 and sample no. As compared with sample No. 21, sample No. Sample No. 21 having a low room temperature resistivity and high PTC characteristics, but α of 1.08. For room temperature 18, the room temperature resistivity was too high, indicating NTC characteristics instead of PTC characteristics. That is, the SiO 2 addition amount of 0.24 mol is too large when α is 1.08, but it is an appropriate amount when the molar ratio Ba site / Ti site is 1.10.

図2は、試料No.1〜22のα及びβをプロットしたグラフである。図2中、室温抵抗率が2×10[Ωcm]以下でかつPTCジャンプが1.6以上のPTC特性を有する試料は四角でプロットし、室温抵抗率又はPTC特性が上記範囲外のものを菱形でプロットした。その結果、所望の室温抵抗率及びPTC特性を兼備した試料については、2.35α−2.39<β<2.35α−2.32(但し、1.02≦α≦1.1)を満足することが確認できた。換言すると、α及びβを上記範囲内で制御することにより、室温抵抗率及びPTC特性を積層型サーミスタ1として好ましいものとすることができる。したがって、βは単独で決定すべきではなく、αに応じて決定すべきである。 FIG. It is the graph which plotted (alpha) and (beta) of 1-22. In FIG. 2, a sample having a PTC characteristic having a room temperature resistivity of 2 × 10 4 [Ωcm] or less and a PTC jump of 1.6 or more is plotted with a square, and the room temperature resistivity or the PTC characteristic is outside the above range. Plotted with diamonds. As a result, 2.35α-2.39 <β <2.35α-2.32 (provided that 1.02 ≦ α ≦ 1.1) is satisfied for the sample having the desired room temperature resistivity and PTC characteristics. I was able to confirm. In other words, by controlling α and β within the above ranges, the room temperature resistivity and the PTC characteristic can be made preferable for the multilayer thermistor 1. Therefore, β should not be determined alone, but should be determined according to α.

試料No.23〜26のように、αが1.02未満又はαが1.10を超えると、室温抵抗率が高くなり、PTC特性が劣化してしまう。したがって、本発明ではαは1.02≦α≦1.10とする。αは1.02≦α≦1.08の範囲とすることが好ましく、さらには1.02≦α≦1.05とすることが好ましい。   Sample No. As in 23 to 26, when α is less than 1.02 or α exceeds 1.10, the room temperature resistivity is increased and the PTC characteristics are deteriorated. Therefore, in the present invention, α is set to 1.02 ≦ α ≦ 1.10. α is preferably in the range of 1.02 ≦ α ≦ 1.08, and more preferably 1.02 ≦ α ≦ 1.05.

本発明において、焼結体4の空隙率は5〜25%である。空隙率は室温抵抗率及びPTC特性と相関があり、空隙率が5%未満と低すぎるとPTC特性が劣化する。一方、空隙率が25%を超えるほど高いと、室温抵抗率が大きくなり、PTC特性も劣化する。例えば表1の試料No.18の空隙率は25.8%であり、本発明が推奨する範囲外である。試料No.18は室温抵抗率が4.6×10と非常に高く、PTCジャンプは−0.2と、PTC特性を示さない。
好ましい空隙率は10〜25%、さらに好ましくは10〜23%である。表1に示すように、α及びβが本発明で推奨する範囲内にあり、かつ空隙率が10〜25%である試料No.2〜4、8、9、14、15は室温抵抗率が1.0×10以下と低く、かつPTCジャンプが2.0以上と、積層型サーミスタ1として特に好ましい特性を示している。
In the present invention, the porosity of the sintered body 4 is 5 to 25%. The porosity has a correlation with the room temperature resistivity and the PTC characteristics, and when the porosity is too low as less than 5%, the PTC characteristics deteriorate. On the other hand, if the porosity is higher than 25%, the room temperature resistivity increases and the PTC characteristics also deteriorate. For example, sample no. The porosity of 18 is 25.8%, which is outside the range recommended by the present invention. Sample No. No. 18 has a very high room temperature resistivity of 4.6 × 10 9 and a PTC jump of −0.2, indicating no PTC characteristics.
A preferable porosity is 10 to 25%, and more preferably 10 to 23%. As shown in Table 1, α and β are within the range recommended in the present invention, and the sample No. in which the porosity is 10 to 25%. Nos. 2 to 4, 8, 9, 14, and 15 have particularly preferable characteristics as the laminated thermistor 1 having a low room temperature resistivity of 1.0 × 10 4 or less and a PTC jump of 2.0 or more.

また空隙率を変動させる要因として、還元焼成条件も挙げられる。組成が本発明の範囲内でも、空隙率が25%を超える試料No.27、29は室温抵抗率が1.0×10と高く、PTC特性も不十分である。また組成が本発明の範囲内であるが、空隙率が5%未満の試料No.28、30は室温抵抗率は低いが、PTC特性が不十分となる。 Further, as a factor for changing the porosity, reduction firing conditions can also be mentioned. Even when the composition is within the range of the present invention, the sample No. Nos. 27 and 29 have a high room temperature resistivity of 1.0 × 10 9 and insufficient PTC characteristics. Further, although the composition is within the range of the present invention, the sample No. 28 and 30 have low room temperature resistivity, but PTC characteristics are insufficient.

Figure 0004780306
Figure 0004780306

上記した積層型サーミスタ1を作製するには、原料を配合した後に仮焼し、得られた仮焼体を粉砕してスラリーを作製する。そして、そのスラリーを用いて半導体セラミック層用グリーンシートを作製した後、グリーンシートの上面に内部電極用ペーストを印刷して内部電極3を形成する。次いで、グリーンシートを積層して得られた積層体を焼結し、得られた焼結体4に対して酸化処理(熱処理)を施すのである。以下、各工程について詳述する。   In order to produce the laminated thermistor 1 described above, the raw materials are blended and calcined, and the obtained calcined body is pulverized to produce a slurry. And after producing the green sheet for semiconductor ceramic layers using the slurry, the internal electrode 3 is formed by printing the paste for internal electrodes on the upper surface of the green sheet. Subsequently, the laminated body obtained by laminating the green sheets is sintered, and the obtained sintered body 4 is subjected to oxidation treatment (heat treatment). Hereinafter, each process is explained in full detail.

主成分の原料として、酸化物又は加熱により酸化物となる化合物を用いる。具体的にはBaCO、TiO、SrCO、SiO、Mn(NO6HO、Reの酸化物(例えばY23)を用いることができる。なお、上述した原料粉末に限らず、2種以上の金属を含む複合酸化物の粉末を原料粉末としてもよい。各原料粉末の平均粒径は0.1〜3.0μmの範囲で適宜選択すればよい。 As the main component material, an oxide or a compound that becomes an oxide by heating is used. Specifically, BaCO 3 , TiO 2 , SrCO 3 , SiO 2 , Mn (NO 3 ) 2 6H 2 O, and an oxide of Re (for example, Y 2 O 3 ) can be used. In addition, not only the raw material powder mentioned above but it is good also considering the powder of the complex oxide containing 2 or more types of metals as raw material powder. What is necessary is just to select suitably the average particle diameter of each raw material powder in the range of 0.1-3.0 micrometers.

原料粉末を上記式(1)の組成になるようにそれぞれ秤量した後、原料粉末を純水ならびに粉砕用ボールとともにナイロン製ポット内に入れて4〜8時間粉砕混合した後、乾燥させ混合粉末を得る。この混合粉末を仮成形し、1000〜1200℃の範囲内で所定時間保持する仮焼を行う。このときの雰囲気はN又は大気とすればよい。仮焼の保持時間は0.5〜5時間の範囲で適宜選択すればよい。
次いで、この仮焼体を解砕して得た仮焼粉を純水ならびに粉砕用ボールとともにナイロン製ポットに入れ、これに溶剤、バインダ及び可塑剤を添加して10〜20時間混合し、所定粘度のスラリーを得る。この半導体セラミック層用スラリー中の溶剤、バインダ、可塑剤の含有量には制限はないが、例えば、溶剤の含有量は10〜50重量%、バインダの含有量は1〜10重量%程度の範囲で設定することができる。また、スラリー中には、必要に応じて分散剤等を10重量%以下の範囲で含有させることができる。
After each raw material powder is weighed so as to have the composition of the above formula (1), the raw material powder is put into a nylon pot together with pure water and a grinding ball, pulverized and mixed for 4 to 8 hours, and then dried to obtain a mixed powder. obtain. This mixed powder is temporarily molded and calcined by holding it within a range of 1000 to 1200 ° C. for a predetermined time. The atmosphere at this time may be N 2 or air. What is necessary is just to select suitably the holding time of calcination in the range of 0.5 to 5 hours.
Next, the calcined powder obtained by pulverizing this calcined body is put into a nylon pot together with pure water and grinding balls, and a solvent, a binder and a plasticizer are added thereto and mixed for 10 to 20 hours. A slurry of viscosity is obtained. The content of the solvent, binder, and plasticizer in the semiconductor ceramic layer slurry is not limited. For example, the content of the solvent is 10 to 50% by weight, and the content of the binder is in the range of about 1 to 10% by weight. Can be set. Moreover, in a slurry, a dispersing agent etc. can be contained in the range of 10 weight% or less as needed.

得られたスラリーを、ポリエステルフィルム等の上にドクターブレード法等で塗布、乾燥して厚さ10〜100μmのグリーンシートを作製する。このグリーンシートを短冊状に打ち抜いて多数の半導体セラミック層用グリーンシートを得た後、グリーンシートの上面に内部電極用ペーストをスクリーン印刷等で印刷して内部電極3を形成する。内部電極3はその一端面3aのみがグリーンシートの端縁まで延びて、他の端面3bはグリーンシートの内側に位置するように形成する。なお、内部電極用ペーストは、Ni粉末又はNi合金粉末と電気絶縁材(ワニス)を混合して調製することができる。Ni合金粉末としては、例えばNi−Pd粉末を用いることができる。   The obtained slurry is applied onto a polyester film or the like by a doctor blade method or the like, and dried to produce a green sheet having a thickness of 10 to 100 μm. The green sheet is punched into strips to obtain a large number of semiconductor ceramic layer green sheets, and then an internal electrode paste is printed on the upper surface of the green sheet by screen printing or the like to form the internal electrodes 3. The internal electrode 3 is formed so that only one end surface 3a thereof extends to the edge of the green sheet and the other end surface 3b is positioned inside the green sheet. The internal electrode paste can be prepared by mixing Ni powder or Ni alloy powder and an electrical insulating material (varnish). As the Ni alloy powder, for example, Ni-Pd powder can be used.

次いで、半導体セラミック層2と内部電極3とが交互に重なり、かつ内部電極3の一端面3aが半導体セラミック層2の左端縁、右端縁に交互に露出するようグリーンシートを積層し、その上面及び下面に内部電極3が形成されていない半導体セラミック層2を重ねる。これをプレスで積層方向に加圧、圧着する。圧着体をカッター等で所望のサイズに切断し、積層体とする。これにより、上記各内部電極3の一端面3aのみが積層体の左端面又は右端面に露出し、残りの端面3bは積層体の内部に封入されることとなる。   Next, the green sheets are laminated so that the semiconductor ceramic layers 2 and the internal electrodes 3 are alternately overlapped, and one end surfaces 3a of the internal electrodes 3 are alternately exposed at the left and right edges of the semiconductor ceramic layer 2, The semiconductor ceramic layer 2 on which the internal electrode 3 is not formed is overlaid on the lower surface. This is pressed and pressed in the laminating direction with a press. The pressure-bonded body is cut into a desired size with a cutter or the like to obtain a laminate. As a result, only one end face 3a of each internal electrode 3 is exposed on the left end face or right end face of the laminate, and the remaining end face 3b is sealed inside the laminate.

積層体を大気中、400〜600℃で1〜2時間加熱保持してバインダを除去する。その後、還元雰囲気中、1180〜1280℃で0.5〜4時間積層体を焼結し、焼結体4を得る。還元雰囲気は例えば水素と窒素の混合雰囲気とすることができ、還元雰囲気中で焼結するのは、内部電極3としてのNi系金属電極の酸化を防止するためである。   The laminate is heated and held at 400 to 600 ° C. for 1 to 2 hours in the air to remove the binder. Thereafter, the laminated body is sintered in a reducing atmosphere at 1180 to 1280 ° C. for 0.5 to 4 hours to obtain a sintered body 4. The reducing atmosphere can be, for example, a mixed atmosphere of hydrogen and nitrogen, and the reason why sintering is performed in the reducing atmosphere is to prevent oxidation of the Ni-based metal electrode as the internal electrode 3.

続いて焼結体4に対して酸化雰囲気中、酸化処理(熱処理)を施す。酸化処理の条件はNi系金属電極の酸化を防止しつつ、かつ半導体セラミック層2のPTC特性を改善することができるものとしなければならない。例えば、大気中、500〜850℃で焼結体4を0.5〜6時間加熱保持することにより、酸化処理を行うことができる。酸化処理温度が500℃未満では、酸化処理が十分に進行しない。また酸化処理温度が850℃を超えると、内部電極3が酸化してしまう。酸化処理の温度は550〜650℃、酸化処理時間は0.4〜6時間、さらには0.4〜3時間とすることが好ましい。酸化処理の際、酸素濃度を変動させることにより、室温抵抗率及びPTC特性を変動させることができる。酸素濃度は酸化処理温度及び酸化処理時間に応じて設定する必要があり、酸化処理温度が550〜650℃、酸化処理時間が2時間のときには酸素濃度は10〜30%程度とすればよく、酸化処理時間が2時間であっても酸化処理温度がより高温のときには酸素濃度は1.0%以下、さらには0.1〜0.5%程度とすることが好ましい。なお、酸化処理の温度及び時間は焼結体4の寸法に応じて適宜設定する必要がある。
酸化処理後の焼結体4の左端面4a及び右端面4bに外部電極用ペーストを塗布した後、大気中550〜650℃で焼き付けて外部電極5を形成して外部電極5と内部電極3の一端面3aとを電気的に接続することにより、図1に示した積層型サーミスタ1を得ることができる。外部電極用ペーストとしては、例えばAgペーストやAg−Pdペーストを用いることができる。
Subsequently, the sintered body 4 is subjected to oxidation treatment (heat treatment) in an oxidizing atmosphere. The conditions for the oxidation treatment must be capable of improving the PTC characteristics of the semiconductor ceramic layer 2 while preventing oxidation of the Ni-based metal electrode. For example, the oxidation treatment can be performed by heating and holding the sintered body 4 at 500 to 850 ° C. for 0.5 to 6 hours in the atmosphere. When the oxidation treatment temperature is less than 500 ° C., the oxidation treatment does not proceed sufficiently. Further, when the oxidation treatment temperature exceeds 850 ° C., the internal electrode 3 is oxidized. The temperature of the oxidation treatment is preferably 550 to 650 ° C., and the oxidation treatment time is preferably 0.4 to 6 hours, more preferably 0.4 to 3 hours. During the oxidation treatment, the room temperature resistivity and the PTC characteristics can be changed by changing the oxygen concentration. The oxygen concentration must be set according to the oxidation treatment temperature and the oxidation treatment time. When the oxidation treatment temperature is 550 to 650 ° C. and the oxidation treatment time is 2 hours, the oxygen concentration may be about 10 to 30%. Even if the treatment time is 2 hours, the oxygen concentration is preferably 1.0% or less, more preferably about 0.1 to 0.5% when the oxidation treatment temperature is higher. In addition, it is necessary to set the temperature and time of an oxidation process suitably according to the dimension of the sintered compact 4. FIG.
After the external electrode paste is applied to the left end surface 4a and the right end surface 4b of the sintered body 4 after the oxidation treatment, the external electrode 5 is formed by baking at 550 to 650 ° C. in the atmosphere to form the external electrode 5 and the internal electrode 3. By electrically connecting the one end surface 3a, the laminated thermistor 1 shown in FIG. 1 can be obtained. As the external electrode paste, for example, an Ag paste or an Ag—Pd paste can be used.

以下、本発明を具体的な実施例に基づいて説明する。
BaCO、TiO、SrCO、Y2、SiO、Mn(NO・6HOを表3の組成になるようにそれぞれ秤量した後、純水ならびに粉砕用ボールとともにナイロン製ポット内に入れて6時間混合した後、乾燥させ混合粉末を得た。この混合粉末を仮成形し、1100℃で4時間保持する仮焼を行った。このときの雰囲気は大気中とした。次いで、この仮焼体を解砕して得た仮焼粉末(平均粒径1μm)を純水ならびに粉砕用ボールとともにナイロン製ポットに入れ、これに溶剤、バインダ及び可塑剤を添加して3本ロールにて20時間混合し、半導体セラミック層形成用スラリーを得た。なお、溶剤、バインダ、可塑剤の配合比はそれぞれ以下の通りとした。
溶剤:粉末100重量部に対して50重量部配合した。
バインダ:粉末100重量部に対して5重量部配合した。
可塑剤:粉末100重量部に対して2.5重量部配合した。
Hereinafter, the present invention will be described based on specific examples.
BaCO 3, TiO 2, SrCO 3 , Y 2 O 3, SiO 2, Mn (NO 3) 2 · 6H 2 O and were weighed respectively so as to obtain the composition shown in Table 3, nylon with deionized water and milling balls After putting in a pot and mixing for 6 hours, it was dried and mixed powder was obtained. This mixed powder was temporarily molded and calcined at 1100 ° C. for 4 hours. The atmosphere at this time was air. Next, the calcined powder (average particle size 1 μm) obtained by pulverizing this calcined body is put in a nylon pot together with pure water and grinding balls, and a solvent, a binder and a plasticizer are added thereto to add 3 The slurry was mixed for 20 hours to obtain a slurry for forming a semiconductor ceramic layer. The mixing ratio of the solvent, binder and plasticizer was as follows.
Solvent: 50 parts by weight was blended with 100 parts by weight of the powder.
Binder: 5 parts by weight was blended with 100 parts by weight of the powder.
Plasticizer: 2.5 parts by weight was blended with 100 parts by weight of the powder.

得られた半導体セラミック層形成用スラリーをポリエステルフィルムの上にドクターブレード法で塗布、乾燥して厚さ80μmのグリーンシートを作製した。このグリーンシートを50mm×50mmの寸法に打ち抜いて多数のセラミック層用グリーンシートを得た後、グリーンシートの上面に内部電極用ペーストをスクリーン印刷で印刷して内部電極を形成した。なお、内部電極用ペーストは、平均粒径0.2μmのNi粉末100重量部に対して電気絶縁材としてのBaTiOを10重量部加え、混練して調製した。
内部電極の一端面がセラミック層の左端部、右端部に交互に露出するようグリーンシートを積層し、その上面及び下面に、内部電極が形成されていないグリーンシートを重ね、これをプレスで積層方向に加圧、圧着した。圧着体をカッターで切断し、2mm×1.2mm×1.2mmの積層体を得た。
積層体を大気中、600℃で2時間加熱保持してバインダを除去した後、還元雰囲気中、1200℃で2時間、積層体を焼結し、焼結体を得た。還元雰囲気は水素と窒素の混合雰囲気とし、水素と窒素の比率は1:99とした。
続いて焼結体を大気中、800℃で2時間加熱保持することにより、酸化処理を行った。なお、酸素濃度は0.2%とした。酸化処理後の焼結体の左端面及び右端面にAgペーストを塗布した後、大気中650℃で焼き付けて外部電極を形成し、図1に示した構成を有する積層型サーミスタを得た。得られた積層型サーミスタについて、25〜200℃における抵抗率を測定した。その結果を図3に示す。また積層型サーミスタのキュリー温度及びPTCジャンプを求めた。その結果を表3に示す。
The obtained semiconductor ceramic layer forming slurry was applied onto a polyester film by a doctor blade method and dried to prepare a green sheet having a thickness of 80 μm. The green sheet was punched to a size of 50 mm × 50 mm to obtain a large number of ceramic layer green sheets, and then an internal electrode paste was printed on the upper surface of the green sheet by screen printing to form internal electrodes. The internal electrode paste was prepared by adding 10 parts by weight of BaTiO 3 as an electrical insulating material to 100 parts by weight of Ni powder having an average particle size of 0.2 μm and kneading.
Laminate green sheets so that one end face of the internal electrode is alternately exposed at the left end and right end of the ceramic layer. Overlay the green sheet on which the internal electrode is not formed on the top and bottom surfaces of the green sheet. Pressurized and pressure bonded. The pressure-bonded body was cut with a cutter to obtain a laminate of 2 mm × 1.2 mm × 1.2 mm.
The laminate was heated and held at 600 ° C. for 2 hours in the air to remove the binder, and then the laminate was sintered at 1200 ° C. for 2 hours in a reducing atmosphere to obtain a sintered body. The reducing atmosphere was a mixed atmosphere of hydrogen and nitrogen, and the ratio of hydrogen to nitrogen was 1:99.
Subsequently, the sintered body was heated and held at 800 ° C. for 2 hours in the atmosphere to carry out an oxidation treatment. The oxygen concentration was 0.2%. An Ag paste was applied to the left end surface and the right end surface of the sintered body after the oxidation treatment, and then baked at 650 ° C. in the atmosphere to form external electrodes. Thus, a multilayer thermistor having the configuration shown in FIG. 1 was obtained. About the obtained lamination type thermistor, the resistivity in 25-200 degreeC was measured. The result is shown in FIG. Further, the Curie temperature and PTC jump of the laminated thermistor were obtained. The results are shown in Table 3.

Figure 0004780306
Figure 0004780306

表3及び図3に示すように、Srの添加によりキュリー温度及びPTC特性を変動させることができる。xが増加するにつれてPTC特性が向上するが、その一方でキュリー温度が低下してしまうため、xは0≦x≦0.3、さらには0≦x≦0.25とすることが好ましい。2.2以上のPTCジャンプを得たい場合には、xは、0.05≦x≦0.3の範囲とすることが好ましく、さらには0.1≦x≦0.3とすることが好ましい。   As shown in Table 3 and FIG. 3, the Curie temperature and the PTC characteristic can be changed by adding Sr. PTC characteristics improve as x increases, but on the other hand, since the Curie temperature decreases, x is preferably 0 ≦ x ≦ 0.3, more preferably 0 ≦ x ≦ 0.25. When it is desired to obtain a PTC jump of 2.2 or more, x is preferably in the range of 0.05 ≦ x ≦ 0.3, more preferably 0.1 ≦ x ≦ 0.3. .

BaCO、TiO、SrCO、SiO、Mn(NO・6HO、Reの酸化物を(Ba0.777−ySr0.223Re1.00TiO+0.05SiO+0.001Mn又は(Ba0.777−ySr0.223Re1.02TiO+0.05SiO+0.001Mnの組成になるようにそれぞれ秤量し、yの値を0.003mol、0.005mol又は0.010molとした以外は実施例1と同様の条件で積層体を作製した。なお、Reとしては本発明が推奨するLa、Nd、Sm、Yの他、比較例としてYbを使用した。
次いで、実施例1と同様の条件で積層体からバインダを除去した後、還元雰囲気中、表4に示す各温度で2時間、積層体を焼結し、焼結体を得た。還元雰囲気は水素と窒素の混合雰囲気とし、水素と窒素の比率は1:99とした。続いて焼結体を大気中、600℃で2時間加熱保持することにより、酸化処理を行った。
酸化処理後の焼結体の左端面及び右端面にAgペーストを塗布した後、大気中、600℃で焼き付けて外部電極を形成し、図1に示した構成を有する積層型サーミスタを得た。得られた積層型サーミスタについて、25℃における抵抗率(室温抵抗率)、PTCジャンプ及び密度を測定した。また積層型サーミスタのキュリー温度及びPTCジャンプを求めた。それらの結果を表4に示す。なお、室温抵抗率の欄で「高」と表示されているのは、室温抵抗率が1×10Ωcm以上のものである。
BaCO 3 , TiO 2 , SrCO 3 , SiO 2 , Mn (NO 3 ) 2 .6H 2 O, Re oxide (Ba 0.777-y Sr 0.223 Re y ) 1.00 TiO 3 + 0.05SiO 2 +0.001 Mn or (Ba 0.777-y Sr 0.223 Re y ) 1.02 TiO 3 + 0.05SiO 2 +0.001 Mn, and the value of y is 0.003 mol, 0 A laminate was produced under the same conditions as in Example 1 except that the amount was 0.005 mol or 0.010 mol. As Re, Yb was used as a comparative example in addition to La, Nd, Sm, and Y recommended by the present invention.
Next, after removing the binder from the laminate under the same conditions as in Example 1, the laminate was sintered at each temperature shown in Table 4 for 2 hours in a reducing atmosphere to obtain a sintered body. The reducing atmosphere was a mixed atmosphere of hydrogen and nitrogen, and the ratio of hydrogen to nitrogen was 1:99. Subsequently, the sintered body was heated and held at 600 ° C. for 2 hours in the atmosphere to perform an oxidation treatment.
After applying an Ag paste to the left end surface and right end surface of the sintered body after the oxidation treatment, it was baked at 600 ° C. in the atmosphere to form an external electrode, thereby obtaining a multilayer thermistor having the configuration shown in FIG. About the obtained laminated thermistor, the resistivity (room temperature resistivity) at 25 ° C., the PTC jump, and the density were measured. Further, the Curie temperature and PTC jump of the laminated thermistor were obtained. The results are shown in Table 4. Note that “high” is displayed in the room temperature resistivity column if the room temperature resistivity is 1 × 10 9 Ωcm or more.

Figure 0004780306
Figure 0004780306

表4に示すように、ReとしてYbを用いた場合にはA/B、yの値ならびに還元焼成温度を種々変動させても、所望のPTC特性を得ることができなかった。これに対し、ReとしてLa、Nd、Sm、Yを用い、かつA/Bが1.02の場合には低い室温低効率ならびに高いPTC特性を兼備することができた。但し、A/Bが1.02の場合にはyが0.010molになるとPTC特性が低下することから、yは0.002〜0.008molとすることが好ましい。
なお、1300℃で還元焼成した場合には、各試料とも高い密度を示すが、0.5以上のPTCジャンプを得ることはできなかった。1300℃で還元焼成した場合には、焼結体が緻密であるためにその後に酸化処理を施したとしても、酸素が焼結体の内部に浸透しにくく、酸化処理が十分に進行しないためであると推察される。
As shown in Table 4, when Yb was used as Re, desired PTC characteristics could not be obtained even when the values of A / B and y and the reduction firing temperature were varied. On the other hand, when La, Nd, Sm, and Y were used as Re and A / B was 1.02, it was possible to combine low room temperature and low efficiency and high PTC characteristics. However, when A / B is 1.02, the YTC is preferably 0.002 to 0.008 mol because the PTC characteristics are deteriorated when y is 0.010 mol.
In addition, when reduced firing at 1300 ° C., each sample showed a high density, but a PTC jump of 0.5 or more could not be obtained. In the case of reduction firing at 1300 ° C., since the sintered body is dense, even if an oxidation treatment is performed thereafter, oxygen hardly penetrates into the sintered body and the oxidation treatment does not proceed sufficiently. It is assumed that there is.

BaCO、TiO、SrCO、SiO、Mn(NO・6HO、Y2を表5の組成になるようにそれぞれ秤量した以外は、実施例1と同様の条件で積層型サーミスタを作製した。得られた積層型サーミスタについて、25〜200℃における抵抗率を測定した。その結果を図4に示す。またPTCジャンプを算出した。その結果を表5に示す。 Under the same conditions as in Example 1, except that BaCO 3 , TiO 2 , SrCO 3 , SiO 2 , Mn (NO 3 ) 2 .6H 2 O, and Y 2 O 3 were each weighed to have the composition shown in Table 5. A laminated thermistor was produced. About the obtained lamination type thermistor, the resistivity in 25-200 degreeC was measured. The result is shown in FIG. The PTC jump was calculated. The results are shown in Table 5.

Figure 0004780306
Figure 0004780306

表5に示すように、Mn量が0〜0.002molの場合には2.5以上というPTCジャンプを示したが、その量が0.1molになるとPTC特性ではなくNTC特性を示した。
また図4に示すように、Mn量が0.001molの場合にはMn量が0molの場合と同等の室温抵抗率を示すが、Mn量が0.002molの場合には室温抵抗率が大幅に増加した。
したがって、低い室温抵抗率及び高いPTC特性を兼備するには、Mn量、つまりzは0≦z≦0.0015、さらには0.0005≦z≦0.001とすることが好ましい。
As shown in Table 5, when the amount of Mn was 0 to 0.002 mol, a PTC jump of 2.5 or more was shown, but when the amount was 0.1 mol, not PTC characteristics but NTC characteristics were shown.
As shown in FIG. 4, when the amount of Mn is 0.001 mol, the room temperature resistivity is the same as when the amount of Mn is 0 mol, but when the amount of Mn is 0.002 mol, the room temperature resistivity is greatly increased. Increased.
Therefore, in order to combine low room temperature resistivity and high PTC characteristics, the amount of Mn, that is, z is preferably 0 ≦ z ≦ 0.0015, more preferably 0.0005 ≦ z ≦ 0.001.

BaCO、TiO、SrCO、SiO、Mn(NO・6HO、Reの酸化物を表6の組成になるようにそれぞれ秤量した以外は、実施例1と同様の条件で積層型サーミスタを作製した。得られた積層型サーミスタについて、室温抵抗率、PTCジャンプ、空隙率を測定した。その結果を表6に示す。 Under the same conditions as in Example 1, except that the oxides of BaCO 3 , TiO 2 , SrCO 3 , SiO 2 , Mn (NO 3 ) 2 .6H 2 O, and Re were each weighed to have the composition shown in Table 6. A laminated thermistor was produced. About the obtained laminated thermistor, room temperature resistivity, PTC jump, and porosity were measured. The results are shown in Table 6.

Figure 0004780306
Figure 0004780306

表6に示すように、ReとしてSm、La、Ce、Er、Nd、Dyを用いた場合にも、組成及び空隙率を本発明が推奨する範囲内とすることにより、室温抵抗率が低く、かつPTC特性が高いPTCサーミスタを得ることができた。なかでも、ReとしてSmを用いた場合に、室温抵抗率が低く、かつPTC特性が高いことが確認できた。   As shown in Table 6, even when Sm, La, Ce, Er, Nd, and Dy are used as Re, by setting the composition and porosity within the range recommended by the present invention, the room temperature resistivity is low, A PTC thermistor with high PTC characteristics could be obtained. In particular, when Sm was used as Re, it was confirmed that the room temperature resistivity was low and the PTC characteristics were high.

表7の組成になるように原料粉末をそれぞれ秤量し、還元焼成後の焼結体に表7に示す各条件で酸化処理を行った以外は実施例1と同様の条件で積層型サーミスタを作製した。得られた積層型サーミスタ(試料No.31〜40)について、25〜200℃における抵抗率を測定した。その結果を図5〜図8に示す。またPTCジャンプを算出した。その結果を表7に示す。   A raw material powder was weighed so as to have the composition shown in Table 7, and a laminated thermistor was produced under the same conditions as in Example 1 except that the sintered body after reduction firing was oxidized under the conditions shown in Table 7. did. About the obtained lamination | stacking type | mold thermistor (sample No. 31-40), the resistivity in 25-200 degreeC was measured. The results are shown in FIGS. The PTC jump was calculated. The results are shown in Table 7.

Figure 0004780306
Figure 0004780306

図5は、酸化処理温度が800℃である試料No.31〜33について、各温度における抵抗率を測定した結果を示している。図6は、酸化処理温度が700℃である試料No.34〜36について、各温度における抵抗率を測定した結果を示している。図5及び図6に示すように、酸化処理温度が同じであれば、酸素濃度が高いほど室温抵抗率が高くなる。
また表7に示すように、酸化処理温度が800℃のときには酸素濃度が2%のときにPTCジャンプが大きくなり、酸化処理温度が700℃のときには酸素濃度が20%のときにPTCジャンプが大きくなる。よって、酸化処理時の酸素濃度は酸化処理温度に応じて適宜設定する必要がある。
室温抵抗率が低く、かつPTC特性が良好であるという観点から、酸化処理温度が800℃のときには酸素濃度を0.2〜2%、酸化処理温度が700℃のときには酸素濃度を0.2〜20%とすることが好ましい。
FIG. 5 shows a sample No. with an oxidation treatment temperature of 800 ° C. The result of having measured the resistivity in each temperature about 31-33 is shown. 6 shows a sample No. having an oxidation treatment temperature of 700 ° C. FIG. The result of having measured the resistivity in each temperature about 34-36 is shown. As shown in FIGS. 5 and 6, if the oxidation treatment temperature is the same, the higher the oxygen concentration, the higher the room temperature resistivity.
As shown in Table 7, when the oxidation treatment temperature is 800 ° C., the PTC jump is large when the oxygen concentration is 2%, and when the oxidation treatment temperature is 700 ° C., the PTC jump is large when the oxygen concentration is 20%. Become. Therefore, the oxygen concentration during the oxidation treatment needs to be appropriately set according to the oxidation treatment temperature.
From the viewpoint of low room temperature resistivity and good PTC characteristics, the oxygen concentration is 0.2 to 2% when the oxidation treatment temperature is 800 ° C., and the oxygen concentration is 0.2 to 0.2 when the oxidation treatment temperature is 700 ° C. 20% is preferable.

図7は、酸化処理温度が600℃又は500℃である試料No.37〜40について、各温度における抵抗率を測定した結果を示している。酸化処理温度が600℃である試料No.37及び試料No.38は、表7に示すように、酸化処理時間が相違しても同等のPTC特性を示し、かつ図7に示すように室温抵抗率も同等である。
酸化処理温度が500℃である試料No.39(酸化処理時間:2h)と試料No.40(酸化処理時間:5h)とを比較すると、酸化処理時間が長い試料No.40の方が良好なPTC特性を示し、その特性は試料No.37及び試料No.38と同等であった。生産性を考慮すると、試料No.38の酸化処理条件が好ましい。
7 shows a sample No. with an oxidation treatment temperature of 600 ° C. or 500 ° C. The result of having measured the resistivity in each temperature about 37-40 is shown. Sample No. having an oxidation treatment temperature of 600 ° C. 37 and sample no. No. 38 shows the same PTC characteristics even when the oxidation treatment time is different as shown in Table 7, and the room temperature resistivity is also equivalent as shown in FIG.
Sample No. having an oxidation treatment temperature of 500 ° C. 39 (oxidation treatment time: 2 h) and sample no. 40 (oxidation treatment time: 5h), sample No. No. 40 shows better PTC characteristics. 37 and sample no. 38. In consideration of productivity, sample No. An oxidation treatment condition of 38 is preferred.

図8は、試料No.33、36、37、39について、各温度における抵抗率を測定した結果を示している。試料No.33、36、37、39は、それぞれ酸化処理温度が異なる以外は同一の条件で酸化処理されたものである。室温抵抗率が小さく、かつPTC特性が良好であることから、600℃近傍での酸化処理が好ましいことがわかった。   FIG. For 33, 36, 37, and 39, the results of measuring the resistivity at each temperature are shown. Sample No. 33, 36, 37 and 39 are oxidized under the same conditions except that the oxidation treatment temperatures are different. Since the room temperature resistivity is small and the PTC characteristics are good, it has been found that the oxidation treatment at around 600 ° C. is preferable.

表8の組成になるように原料粉末をそれぞれ秤量し、還元焼成後の焼結体に表8に示す各条件で酸化処理を行った以外は実施例1と同様の条件で積層型サーミスタを作製した。得られた積層型サーミスタの端部にブラスト処理を施し、Ni内部電極を露出させた後、Agペーストを塗布し、Ni内部電極の抵抗率を測定した。その結果を表8及び図9に示す。   A raw material powder was weighed so as to have the composition shown in Table 8, and a laminated thermistor was produced under the same conditions as in Example 1 except that the sintered body after reduction firing was oxidized under the conditions shown in Table 8. did. The end portion of the obtained laminated thermistor was blasted to expose the Ni internal electrode, and then an Ag paste was applied to measure the resistivity of the Ni internal electrode. The results are shown in Table 8 and FIG.

Figure 0004780306
Figure 0004780306

表8及び図9に示すように、酸素濃度が0.2%、2.0%、20.8%と高くなるにつれてNi内部電極の抵抗率が上昇し、Ni内部電極の酸化が進むといえる。但し、酸化処理温度が500℃又は600℃の場合には酸素濃度が20.8%と高くても、抵抗率の上昇を抑制することができた。よって、Ni内部電極の酸化を防止するには、酸化処理温度は500〜650℃、さらには550〜600℃とすることが好ましいことが確認できた。Ni内部電極の酸化防止かつPTC特性の改善効果が大きいという観点からは550〜650℃で酸化処理を行うことが好ましい。
酸化処理温度が800℃又は700℃の場合、酸素濃度が0.2%から2.0%になると急激に抵抗が増大するため、酸素濃度は1.0%以下、さらには0.1〜0.5%とすることが好ましい。
As shown in Table 8 and FIG. 9, it can be said that the resistivity of the Ni internal electrode increases as the oxygen concentration increases to 0.2%, 2.0%, and 20.8%, and the oxidation of the Ni internal electrode proceeds. . However, when the oxidation treatment temperature was 500 ° C. or 600 ° C., the increase in resistivity could be suppressed even if the oxygen concentration was as high as 20.8%. Therefore, in order to prevent oxidation of the Ni internal electrode, it was confirmed that the oxidation treatment temperature is preferably 500 to 650 ° C., more preferably 550 to 600 ° C. From the viewpoint of preventing the Ni internal electrode from being oxidized and greatly improving the PTC characteristics, it is preferable to perform the oxidation treatment at 550 to 650 ° C.
When the oxidation treatment temperature is 800 ° C. or 700 ° C., the resistance rapidly increases when the oxygen concentration is changed from 0.2% to 2.0%, so that the oxygen concentration is 1.0% or less, and further 0.1 to 0 0.5% is preferable.

本実施の形態における、積層型サーミスタを説明するための断面図である。It is sectional drawing for demonstrating the laminated type thermistor in this Embodiment. 試料No.1〜22のα及びβをプロットしたグラフである。Sample No. It is the graph which plotted (alpha) and (beta) of 1-22. 実施例1で作製した積層型サーミスタの25〜200℃における抵抗率を示すグラフである。3 is a graph showing the resistivity at 25 to 200 ° C. of the laminated thermistor produced in Example 1. FIG. 実施例3で作製した積層型サーミスタの25〜200℃における抵抗率を示すグラフである。6 is a graph showing the resistivity at 25 to 200 ° C. of the laminated thermistor produced in Example 3. 実施例5で作製した積層型サーミスタ(試料No.31〜33)の25〜200℃における抵抗率を示すグラフである。It is a graph which shows the resistivity in 25-200 degreeC of the laminated | stacked thermistor (sample No. 31-33) produced in Example 5. FIG. 実施例5で作製した積層型サーミスタ(試料No.34〜36)の25〜200℃における抵抗率を示すグラフである。It is a graph which shows the resistivity in 25-200 degreeC of the laminated | stacked thermistor (sample No. 34-36) produced in Example 5. FIG. 実施例5で作製した積層型サーミスタ(試料No.37〜40)の25〜200℃における抵抗率を示すグラフである。It is a graph which shows the resistivity in 25-200 degreeC of the laminated | stacked thermistor (sample No. 37-40) produced in Example 5. FIG. 実施例5で作製した積層型サーミスタ(試料No.33、36、37、39)の25〜200℃における抵抗率を示すグラフである。It is a graph which shows the resistivity in 25-200 degreeC of the laminated | stacked thermistor produced in Example 5 (sample No. 33, 36, 37, 39). 実施例6で作製した積層型サーミスタの電極抵抗率を示すグラフである。10 is a graph showing the electrode resistivity of the laminated thermistor produced in Example 6.

符号の説明Explanation of symbols

1…積層型サーミスタ、2…半導体セラミック層、3…内部電極、4…焼結体、5…外部電極   DESCRIPTION OF SYMBOLS 1 ... Multilayer thermistor, 2 ... Semiconductor ceramic layer, 3 ... Internal electrode, 4 ... Sintered body, 5 ... External electrode

Claims (6)

半導体セラミック層と内部電極とが交互に積層されるとともに、前記内部電極と電気的に接続された外部電極とを有し、正の抵抗温度特性を有する積層型サーミスタであって、
前記内部電極はNi系金属から構成され、
前記半導体セラミック層は、一般式(Ba1-x−ySrReαTiO+βSiO+zMnで示される化合物を含む焼結体から構成され、ReはY、La、Ce、Sm、Er、Nd、Dyからなる群から選択される少なくとも1種で表されるとともに、
x、y、αはそれぞれモル比で、
0≦x≦0.3、
0.002≦y≦0.008、
1.02≦α≦1.1であり、
zは0≦z[mol]≦0.0015、
βは、1.02≦α≦1.1の範囲において2.35α−2.39<β[mol]<2.35α−2.32を満足し、
前記焼結体の空隙率は5〜25%であることを特徴とする積層型サーミスタ。
A laminated thermistor having semiconductor ceramic layers and internal electrodes alternately stacked and having an external electrode electrically connected to the internal electrode and having a positive resistance temperature characteristic,
The internal electrode is made of a Ni-based metal,
The semiconductor ceramic layer is composed of a sintered body containing a compound represented by the general formula (Ba 1-xy Sr x Re y ) α TiO 3 + βSiO 2 + zMn, where Re is Y, La, Ce, Sm, Er. And at least one selected from the group consisting of Nd, Dy,
x, y and α are each in molar ratio,
0 ≦ x ≦ 0.3,
0.002 ≦ y ≦ 0.008,
1.02 ≦ α ≦ 1.1,
z is 0 ≦ z [mol] ≦ 0.0015,
β satisfies 2.35α-2.39 <β [mol] <2.35α-2.32 in the range of 1.02 ≦ α ≦ 1.1,
A laminated thermistor, wherein the sintered body has a porosity of 5 to 25%.
0.05≦x≦0.3であることを特徴とする請求項1に記載の積層型サーミスタ。   The multilayer thermistor according to claim 1, wherein 0.05 ≦ x ≦ 0.3. 0.0002≦z≦0.0013であることを特徴とする請求項1又は2に記載の積層型サーミスタ。   The stacked thermistor according to claim 1, wherein 0.0002 ≦ z ≦ 0.0013. 1.02≦α≦1.08であることを特徴とする請求項1〜3のいずれかに記載の積層型サーミスタ。   The laminated thermistor according to claim 1, wherein 1.02 ≦ α ≦ 1.08. 半導体セラミック層とNi系金属から構成される内部電極とが交互に積層されるとともに、前記内部電極と電気的に接続された外部電極とを有し、正の抵抗温度特性を有する積層型サーミスタの製造方法であって、
前記半導体セラミック層形成用のシートと前記内部電極用材料とが交互に積層された積層体を得る工程と、
前記積層体を還元雰囲気中、1180〜1280℃で焼結し、焼結体を得る工程と、
前記焼結体を酸化雰囲気中、500〜850℃で熱処理する工程と、を備え、
前記半導体セラミック層は、一般式(Ba1-x−ySrReαTiO+βSiO+zMnで示される化合物を含む焼結体から構成され、ReはY、La、Ce、Sm、Er、Nd、Dyからなる群から選択される少なくとも1種で表されるとともに、
x、y、αはそれぞれモル比で、
0≦x≦0.3、
0.002≦y≦0.008、
1.02≦α≦1.1であり、
zは0≦z[mol]≦0.0015、
βは、1.02≦α≦1.1の範囲において2.35α−2.39<β[mol]<2.35α−2.32を満足することを特徴とする積層型サーミスタの製造方法。
A laminated thermistor having positive resistance temperature characteristics, wherein semiconductor ceramic layers and internal electrodes made of Ni-based metal are alternately laminated, and have external electrodes electrically connected to the internal electrodes. A manufacturing method comprising:
Obtaining a laminate in which the semiconductor ceramic layer forming sheet and the internal electrode material are alternately laminated; and
Sintering the laminate at 1180-1280 ° C. in a reducing atmosphere to obtain a sintered body;
Heat-treating the sintered body at 500 to 850 ° C. in an oxidizing atmosphere,
The semiconductor ceramic layer is composed of a sintered body containing a compound represented by the general formula (Ba 1-xy Sr x Re y ) α TiO 3 + βSiO 2 + zMn, where Re is Y, La, Ce, Sm, Er. And at least one selected from the group consisting of Nd, Dy,
x, y and α are each in molar ratio,
0 ≦ x ≦ 0.3,
0.002 ≦ y ≦ 0.008,
1.02 ≦ α ≦ 1.1,
z is 0 ≦ z [mol] ≦ 0.0015,
β satisfies 2.35α-2.39 <β [mol] <2.35α-2.32 in the range of 1.02 ≦ α ≦ 1.1.
前記焼結体を550〜650℃で前記熱処理することを特徴とする請求項5に記載の積層型サーミスタの製造方法。   The method for manufacturing a laminated thermistor according to claim 5, wherein the sintered body is heat-treated at 550 to 650 ° C.
JP2006071547A 2006-03-15 2006-03-15 Multilayer thermistor and manufacturing method thereof Expired - Fee Related JP4780306B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006071547A JP4780306B2 (en) 2006-03-15 2006-03-15 Multilayer thermistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006071547A JP4780306B2 (en) 2006-03-15 2006-03-15 Multilayer thermistor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2007246328A JP2007246328A (en) 2007-09-27
JP4780306B2 true JP4780306B2 (en) 2011-09-28

Family

ID=38591011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006071547A Expired - Fee Related JP4780306B2 (en) 2006-03-15 2006-03-15 Multilayer thermistor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4780306B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9034210B2 (en) 2007-12-05 2015-05-19 Epcos Ag Feedstock and method for preparing the feedstock
US20090148657A1 (en) * 2007-12-05 2009-06-11 Jan Ihle Injection Molded PTC-Ceramics
JP5844507B2 (en) * 2008-03-19 2016-01-20 日立金属株式会社 Method for producing semiconductor porcelain composition and heater using semiconductor porcelain composition
EP2439181A4 (en) * 2009-06-05 2018-03-28 Murata Manufacturing Co., Ltd. Barium titanate semiconductor ceramic composition and barium titanate semiconductor ceramic element
JP2016033966A (en) * 2014-07-31 2016-03-10 株式会社村田製作所 Ptc thermistor, method for manufacturing ptc thermistor and method for measuring penetration rate of ptc thermistor

Also Published As

Publication number Publication date
JP2007246328A (en) 2007-09-27

Similar Documents

Publication Publication Date Title
JP5067401B2 (en) Dielectric ceramic, manufacturing method thereof, and multilayer ceramic capacitor
JP4970318B2 (en) Multilayer PTC thermistor and manufacturing method thereof
JP6915222B2 (en) Dielectric composition and multilayer ceramic capacitors containing it
JPWO2008041481A1 (en) NTC thermistor porcelain and NTC thermistor using it
JP7070254B2 (en) Dielectric compositions and electronic components
TW201832253A (en) Multilayer ceramic capacitor and making method for same
JP4780306B2 (en) Multilayer thermistor and manufacturing method thereof
JP4710096B2 (en) Multilayer positive temperature coefficient thermistor
JPH06302403A (en) Lamination type semiconductor ceramic element
JP4888405B2 (en) Multilayer PTC thermistor and manufacturing method thereof
EP2015318B1 (en) Stacked PTC thermistor and process for its production
JP3438736B2 (en) Manufacturing method of laminated semiconductor porcelain
KR101423990B1 (en) Laminated ceramic capacitor
JP4888264B2 (en) Multilayer thermistor and manufacturing method thereof
JP7035914B2 (en) Dielectric compositions and electronic components
JP5195857B2 (en) Multilayer electronic components
JP4984958B2 (en) Multilayer thermistor and manufacturing method
JP2008205343A (en) Manufacturing method of laminated type thermistor
JPH0714702A (en) Multilayer semiconductor ceramic having positive temperature-resistance characteristics
JP2705221B2 (en) Ceramic capacitor and method of manufacturing the same
JP4144080B2 (en) Multilayer semiconductor ceramic element
JPH06251903A (en) Laminated semiconductor ceramic having positive temperature characteristic of resistance
JP5000088B2 (en) Method for manufacturing dielectric ceramic composition and method for manufacturing ceramic capacitor
JP4292801B2 (en) Manufacturing method of laminated varistor
JP2006160531A (en) Dielectric ceramic composition, ceramic capacitor, and their production methods

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110621

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4780306

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees