JP4773058B2 - Image data transfer method, image processing apparatus, and wafer appearance inspection apparatus - Google Patents
Image data transfer method, image processing apparatus, and wafer appearance inspection apparatus Download PDFInfo
- Publication number
- JP4773058B2 JP4773058B2 JP2004074571A JP2004074571A JP4773058B2 JP 4773058 B2 JP4773058 B2 JP 4773058B2 JP 2004074571 A JP2004074571 A JP 2004074571A JP 2004074571 A JP2004074571 A JP 2004074571A JP 4773058 B2 JP4773058 B2 JP 4773058B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- image
- divided
- time direction
- image processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Image Input (AREA)
Description
本発明は、画像データ転送方法と、それを実現する画像処理装置及びウェハ外観検査装置に関する。 The present invention relates to an image data transfer method, an image processing apparatus and a wafer appearance inspection apparatus for realizing the method.
光または電子線を用いたウェハ外観検査装置などに使用される半導体検査装置では、大量の画像データ転送と画像データ処理をリアルタイムに行っている。例えば、電子線(SEM)式ウェハ外観検査装置では半導体ウェハに電子線を照射して、センサにより画像を検出する画像検出装置、半導体ウェハを動かすステージなどで構成される本体装置、検出した画像データの画像処理を行う画像処理装置などで構成されている。画像検出装置で検出した多チャンネル画像データを連続的に画像処理装置へ転送し、リアルタイムに画像データの処理を行い、ウェハの欠陥、異物、異常などを検査している。 In a semiconductor inspection apparatus used for a wafer visual inspection apparatus using light or an electron beam, a large amount of image data transfer and image data processing are performed in real time. For example, in an electron beam (SEM) wafer visual inspection apparatus, an electron beam is irradiated onto a semiconductor wafer, an image detection device that detects an image with a sensor, a main body device that includes a stage that moves the semiconductor wafer, and detected image data The image processing apparatus etc. which perform this image processing are comprised. Multi-channel image data detected by the image detection apparatus is continuously transferred to the image processing apparatus, and the image data is processed in real time to inspect for defects, foreign matter, abnormalities, and the like on the wafer.
上述の画像処理装置では、大量に連続的に転送されてくる画像データをリアルタイムに処理するために、複数の画像処理ユニット、たとえば、複数のCPUにより画像処理装置が構成されている。 In the above-described image processing apparatus, in order to process in real time image data transferred in large quantities continuously, the image processing apparatus is configured by a plurality of image processing units, for example, a plurality of CPUs.
この場合、多チャンネル、かつ、連続的に転送されてくる画像データを分割して、複数のCPUに割り当て、個々のCPUで同様な演算処理を行い、リアルタイムな画像処理を実現している。画像データの分割技術の構成例としては、例えば、特許文献1に記載されたものがある。ここでは、3チャンネルの画像データを5つのプログラマブルサブ画像処理回路に分割するハード構成例が示されている。
In this case, multi-channel and continuously transferred image data is divided and assigned to a plurality of CPUs, and similar arithmetic processing is performed by each CPU to realize real-time image processing. An example of the configuration of the image data division technique is disclosed in
時系列に連続的な画像データを分割する方法については、例えば、特許文献2に記載されたものがある。ここでは、512画素の画像データを16チャンネルに分割して16個のプロセッサに分配する画像分割方法実施例が示されている。連続的に入力される512画素の画像データを画像メモリに保持し、保持されたデータ配列(チャンネル方向×時系列方向)を、プロセッサの数にしたがってウィンドウ領域に分割する。1チャンネルの画像データを1つのプロセッサに分配するため、時系列に連続的な画像データを処理できる。
As a method of dividing continuous image data in time series, for example, there is one described in
多チャンネルの画像データをチャンネル方向に分割する方法については、例えば、特許文献3に記載されたものがある。ここでは、2048画素の画像データを4チャンネルに分割する画像分割方法が示されている。2048画素分の画像データを保持できるメモリ(バッファ)を分割する数だけ備え、すべてのメモリに対して入力された2048画素分すべての画像データを格納する。それぞれのメモリのリードポインタを制御して、必要な画像データだけを取り出して後段の処理部に渡すことにより、画像データを分割したように見せている。この際、分割境界には互いの領域をオーバーラップさせることにより、画像データの中間域、すなわち分割境界での画像処理不可能領域の発生を防止している。
As a method of dividing multi-channel image data in the channel direction, for example, there is one described in
上記特許文献2の手法では、プロセッサ数分の連続的な画像処理は可能であるが、そのウィンドウ境界では重複領域(以下、オーバーラップ領域と呼ぶ)がない。このため、プロセッサ数にしたがって画像データの中間域(分割境界)で画像処理の不可能領域が発生してしまうという問題がある。
In the method of
特許文献3の手法では、全画像データを保持するメモリを画像データを分割する数だけ必要とすること、それぞれのメモリに対して個別のリードポインタ制御が必要になるため、ハード的制約から多チャンネル分割には適用し難いという問題がある。
In the method of
本発明の目的は、上記従来技術の問題点に鑑み、画像処理不可能領域が発生しないように画像データを分割し、柔軟なオーバーラップ領域に対応できる画像データ転送方法、画像処理装置およびウェハ外観検査装置を提供することにある。 SUMMARY OF THE INVENTION In view of the above-described problems of the prior art, an object of the present invention is to divide image data so as not to generate an image non-processable area and to cope with a flexible overlap area. It is to provide an inspection device.
上記目的を達成するための本発明は、連続的に転送されてくる画像データを複数のプロセッサに分配して画像処理するときの画像データ転送方法において、前記画像データに同期した画像同期信号に基づいて、前記プロセッサの数に応じた分割画像データに分割すると共に、該分割画像データには隣接する分割画像データとの重複領域を含むことを特徴とする。前記分割は前記画像データの時間方向および/またはチャンネル方向に行われる。 To achieve the above object, the present invention provides an image data transfer method in which image data transferred continuously is distributed to a plurality of processors for image processing, and is based on an image synchronization signal synchronized with the image data. In addition, the image data is divided into divided image data corresponding to the number of processors, and the divided image data includes an overlapping area with adjacent divided image data. The division is performed in the time direction and / or the channel direction of the image data.
また、前記分割が時間方向に行われる場合に、時間方向の切出し値と切出し幅をパラメータとして制御することを特徴とする。 Further, when the division is performed in the time direction, the cut value and the cut width in the time direction are controlled as parameters.
本発明の画像処理装置は、複数のプロセッサを有し、連続的に転送されてくる画像データを各プロセッサに分配して画像処理する場合に、前記画像データを前記画像データに同期した画像同期信号により取り込み、前記プロセッサの数に応じた分割画像データに分割する切出制御回路を備え、かつ前記分割画像データには隣接する分割画像データとの重複領域を含むことを特徴とする。 The image processing apparatus of the present invention has a plurality of processors, and when image data that is continuously transferred is distributed to each processor for image processing, an image synchronization signal that synchronizes the image data with the image data And a segmentation control circuit for segmenting into segmented image data according to the number of processors, and the segmented image data includes an overlapping area with adjacent segmented image data.
本発明のウェハ外観検査装置は、ウェハ外観からの連続する画像データを複数のプロセッサで処理する画像処理回路を備えるものにおいて、前記画像データを前記画像データに同期した画像同期信号により取り込み、前記プロセッサの数に応じた分割画像データに分割する切出制御回路を備え、前記切出制御回路は前記分割画像データに隣接する分割画像データとの重複領域を含んで分配することを特徴とする。前記切出制御回路は前記画像データを時間方向の分割画像データに分割する。 The wafer appearance inspection apparatus of the present invention includes an image processing circuit for processing continuous image data from the wafer appearance by a plurality of processors, and captures the image data by an image synchronization signal synchronized with the image data. A segmentation control circuit for segmenting into segmented image data corresponding to the number of segmented image data, and the segmentation control circuit distributes the segmented image data including an overlapping area with segmented image data adjacent to the segmented image data. The clipping control circuit divides the image data into divided image data in the time direction.
また、前記切出制御回路は前記画像データをチャンネル方向及び時間方向の分割画像データに分割することを特徴とする。 The cutout control circuit divides the image data into divided image data in a channel direction and a time direction.
本発明によれば、時系列方向及び/又はチャンネル方向に、画像データの分割境界域で画像処理不可能が発生しないように画像データを分割するので、柔軟なオーバーラップ領域に対応した画像データ転送ができる。 According to the present invention, the image data is divided in the time series direction and / or the channel direction so that the image processing is not impossible in the division boundary area of the image data, so that the image data transfer corresponding to the flexible overlap area is performed. Can do.
また、チャンネル方向の画像分割とライン方向の画像分割を、それぞれオーバーラップ領域を持たせて実施するので、画像検出から画像転送、画像処理がリアルタイムで可能となる。これにより、分割領域を含む検査中間領域での処理不可能が無くなるので、検査精度が高くかつ検査全領域の高速の画像処理が可能となる。 In addition, since the image division in the channel direction and the image division in the line direction are performed with overlapping regions, image detection, image transfer, and image processing can be performed in real time. This eliminates the inability to perform processing in the inspection intermediate region including the divided regions, thereby enabling high-precision image processing and high-speed image processing of the entire inspection region.
図5は一実施例によるウェハ外観検査装置の概略の構成を示す。電子線式ウェハ外観検査装置は検査本体部906に、電子線を放出する電子線源901と、電子線を走査するための偏向器909と、左右あるいは上下に動作するステージ903とを有し、ステージ903には半導体ウェハ902がセットされている。電子線源901から半導体ウェハ902に電子線を照射し、反射してきた電子線を検出するセンサ904と、センサで検出した検出画像データを制御する検出データ制御部905を備えている。さらに、検査本体部906に画像同期信号908を出力し、画像同期信号に同期して転送されてくる画像データ101を取得して処理する画像処理部907から構成される。
FIG. 5 shows a schematic configuration of a wafer visual inspection apparatus according to an embodiment. The electron beam type wafer visual inspection apparatus has an
ステージ903を画像同期信号908に同期させて連続的に動作させ、リアルタイムに検出される検出画像データを画像処理部907にリアルタイムに転送して、画像処理部907で画像処理することにより、半導体ウェハの外観検査をする。
The
図5における検出本体部906から連続的に転送されてくる画像データ101は、画像データに同期した画像同期信号908に基づいて、ある時間単位に転送されてくる。ある時間単位をここではラインと呼ぶことにし、時系列方向をライン方向と呼ぶことにする。また、単一時間で取得できる画像データは、センサ904の幅で決まる。ここではセンサの幅方向をチャンネル方向と呼ぶことにする。
The
以下、図面を用いて本発明の第一の実施形態について説明する。図1は、本発明の一実施例による画像データ転送を実行する画像処理装置の機能ブロック図である。この画像処理装置は、連続的に転送されてくる画像データ101を、たとえば、4つのプロセッサ部107で画像処理する。画像データ101をライン単位に分割分配するための切出し制御回路105を具備し、たとえばFPGAで実現できる画像分割分配回路104と、4つのプロセッサ部107に分配するために分割した画像を一時格納する4つの画像分配メモリ106から構成される。
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a functional block diagram of an image processing apparatus that executes image data transfer according to an embodiment of the present invention. This image processing apparatus performs image processing on
連続画像データ101は、画像分割分配回路104で、画像処理を行うライン単位に分割される。1つのプロセッサが処理する単位を検査ブロック102と呼ぶことにすると、ライン方向の分割時には、検査ブロック102の境界にオーバーラップ領域103を付加して分割する。図1では、4つの検査ブロックに分割し、それぞれの検査ブロックにオーバーラップ領域を付加して、4つのプロセッサ部107に順番に分配する一例を示した。
The
図2はライン方向の分割を示した説明図である。連続画像データ101を分割する場合、各検査ブロック102には、その検査ブロックと隣り合う検査ブロックのうち任意のライン分(黒の部分)をオーバーラップ領域103として付加し、各プロセッサ部107に分配する。なお、画像分割の詳細については後述する。
FIG. 2 is an explanatory diagram showing division in the line direction. When the
図3は画像データと画像同期信号の関係を示すタイムチャートである。転送されてくる画像データとそれに同期した画像同期信号908の関係を、ここでは検査ブロック数がN個の連続画像データ301について示している。画像データ301は巨視的に見ると時間的に連続して転送されてくる。しかし、ライン単位に見ると、1ラインごとに画像同期信号908の1つであるライン同期信号に同期して転送されてくる。画像データの先頭ラインにはビギン信号が立ち、画像データの最終ラインにはエンド信号が立つ。ビギン信号からエンド信号の間のライン同期信号の数が、画像データ301の総ライン数(転送された画像データのライン数)となる。ビギン信号からエンド信号までのライン同期信号を、ラインカウンタ値としてカウントし、ライン方向分割に使用する。
FIG. 3 is a time chart showing the relationship between the image data and the image synchronization signal. Here, the relationship between the transferred image data and the
以上の説明を基にして、ライン方向分割について説明する。図4は連続画像データと、ラインカウンタ値および切出し幅との関係を示すタイミングチャートである。図4のように、画像データ301の転送開始と同時に、ラインカウンタを動作させる(図3)。分割することを切出しと呼ぶことにすると、切出しを起動するラインカウンタ値を、ラインカウンタ切出しテーブル108に設定しておく。また、分割するデータを、検査ブロックとオーバーラップ領域を含めたライン数で設定する。 Based on the above description, line direction division will be described. FIG. 4 is a timing chart showing the relationship between the continuous image data, the line counter value, and the cutout width. As shown in FIG. 4, the line counter is operated simultaneously with the start of transfer of the image data 301 (FIG. 3). If the division is referred to as “cutout”, the line counter value for starting the cutout is set in the line counter cutout table 108. The data to be divided is set by the number of lines including the inspection block and the overlap area.
上記のように、画像データの分割は、ラインカウンタ切出しテーブル108と切出し幅の2つのパラメータ設定により制御できる。たとえば、画像分割分配回路104に切出しを起動するラインカウンタ値と切出し幅を設定するだけで、ラインカウンタ値に応じて、ライン方向にオーバーラップ領域を持たせた画像データの分割分配ができる。
As described above, the division of image data can be controlled by setting two parameters, the line counter extraction table 108 and the extraction width. For example, by only setting a line counter value for starting cutting and a cutting width in the image dividing / distributing
図4では、4つのプロセッサ部107へ順次分割分配する例を示した。また、切出しを起動するラインカウンタ値と切出し幅をソフトで任意に設定できるようにすると、画像データの転送速度、プロセッサ部の数、あるいは、プロセッサの性能差のいずれにも対応できる。これにより、画像データの中間域で画像処理不可能領域が発生しないように画像データを分割し、かつ、柔軟なオーバーラップ領域にも対応できる画像データ転送方法が実現できる。
FIG. 4 shows an example in which division and distribution are sequentially performed to the four
次に具体例を説明する。図6はラインカウンタ切出しテーブルと切出し幅の設定例を示す説明図である。(a)は切出しテーブルと切出し幅の設定値である。(b)は設定値に基づく画像データの分割を示している。4000ラインの画像データに対し、1000ラインの検査ブロックと、前後にそれぞれ100ラインのオーバーラップ領域を持たせた画像分割を行う場合である。オーバーラップ領域も含めたライン数は1200ラインとなり、これが切出し幅となる。各プロセッサ107には、オーバーラップ領域も含めた検査ブロックが転送される。
Next, a specific example will be described. FIG. 6 is an explanatory diagram showing a setting example of the line counter extraction table and the extraction width. (A) is a set value of the extraction table and the extraction width. (B) shows the division of the image data based on the set value. This is a case in which image division is performed with respect to 4000 lines of image data, with an inspection block of 1000 lines and an overlap area of 100 lines before and after. The number of lines including the overlap region is 1200 lines, which is the cutout width. A check block including an overlap area is transferred to each
このように、2つのパラメータの設定によってオーバーラップ領域を柔軟に可変できるので、画像データの中間域で画像処理不可能域が発生しないように画像データを分割することができる。 As described above, since the overlap region can be flexibly changed by setting two parameters, it is possible to divide the image data so that an image non-processable region does not occur in the intermediate region of the image data.
さらに、ラインカウンタ切出しテーブルと切出し幅を複数設定できるような構成にすると、より柔軟な画像データ分割が可能になる。図7は、4つのラインカウンタ切出しテーブルと切出し幅を備えた画像分割分配回路104のブロック図である。4つのプロセッサ部107に分割分配する場合、4つのラインカウンタ切出しテーブル108と複数の切出し幅を備える。それぞれのプロセッサ部107に対して切出し起動するラインカウンタ切出しテーブル、あるいは、複数の切出し幅設定値を持つことにより、各プロセッサ部への画像分配を個別に制御できる。
Furthermore, if the configuration is such that a plurality of line counter extraction tables and extraction widths can be set, more flexible image data division is possible. FIG. 7 is a block diagram of the image division /
これにより、分配するプロセッサ先を任意に可変できる。また、画像データ処理負荷を可変できる。さらには、半端なライン数の画像データを全プロセッサ部に均等に分配することも可能になる。 Thereby, the processor destination to distribute can be changed arbitrarily. Further, the image data processing load can be varied. Furthermore, it becomes possible to evenly distribute image data having an odd number of lines to all the processor units.
次に、プロセッサ部の形態について説明する。図8はプロセッサ部の構成を示すブロック図である。画像分割分配回路104から転送されてくる画像データを、4つのプロセッサA〜Dに順番に画像データを振分ける機能を有している。たとえば、FPGAで実現できる画像振分回路501と、振分けられた画像データを一時格納する画像振分メモリ502と、画像処理を行う4つのプロセッサA〜D503からなる。
Next, the form of the processor unit will be described. FIG. 8 is a block diagram showing the configuration of the processor unit. The image data transferred from the image division /
図9は連続画像データとプロセッサ部内でのデータ転送を表すタイミングチャートである。1つのプロセッサ部107を複数のプロセッサA〜Dで構成すると、図示のように、1つの検査ブロックの画像処理に割り当てられる時間が確保できる。これにより、画像処理の内容によって、プロセッサ部のプロセッサ数を変えることにより、柔軟な画像データ転送および分割が可能になる。
FIG. 9 is a timing chart showing continuous image data and data transfer in the processor unit. When one
以上のように、ライン方向にオーバーラップ領域を設けて画像データを分割して転送する画像転送方式を採用する画像処理装置によれば、オーバーラップ領域で重複処理が行われるので、分割境界の画像が失われることがなく、精度の高い画像処理が実現できる。また、これを適用したウェハ外観検査装置の検査精度を向上できる。 As described above, according to the image processing apparatus adopting the image transfer method in which the overlap area is provided in the line direction and the image data is divided and transferred, the overlap processing is performed in the overlap area. Is not lost, and highly accurate image processing can be realized. Moreover, the inspection accuracy of the wafer appearance inspection apparatus to which this is applied can be improved.
次に、第二の実施形態について説明する。図10はチャンネル方向の画像分割を示す説明図で、図2のライン方向の画像分割に対応するものである。以下、画素数あるいはチャンネル数などの数値は一例である。 Next, a second embodiment will be described. FIG. 10 is an explanatory diagram showing image division in the channel direction, and corresponds to the image division in the line direction in FIG. Hereinafter, numerical values such as the number of pixels or the number of channels are examples.
図10では、512画素センサ701で検出した画像データを、1チャンネルあたり128画素データとしてチャンネル方向に分割する例である。本実施例では、チャンネル方向への分割は1チャンネル分をオーバーラップさせ、2チャンネル(256画素)ごとに分割する。このチャンネル方向に分割した画像データ(256画素)として転送し、図8のプロセッサ部107へ転送する。
FIG. 10 shows an example in which the image data detected by the 512
各プロセッサは、256画素データのうち中心の128画素分だけ画像処理を行う。このようにチャンネル方向に1チャンネル分をオーバーラップさせて分割すると、プロセッサ部では元々のチャンネル幅分、すなわち128画素分の画像データを画像処理すれば、画像中間域での画像処理不可能領域を無くすことができる。ただし、チャンネル方向の端では、2分の1チャンネル(64画素)分の画像処理不可能領域704ができてしまうので、これを解決する方法を以下に説明する。
Each processor performs image processing for the central 128 pixels of the 256 pixel data. In this way, when one channel is overlapped and divided in the channel direction, if the processor unit performs image processing on the original channel width, that is, image data for 128 pixels, an image non-processable area in the image intermediate area is obtained. It can be lost. However, since the image processing
図11は画像データの検出のために、電子線の走査およびウェハの動作方向を示す説明図である。電子線走査はある幅で行い、一方向に走査していく。このとき、ウェハは移動しない。ウェハの端まで検査し終わると、ウェハが移動して、再び電子線走査を行う。これを繰り返すことにより、被検査対象全領域を検査する。このウェハの移動を、前回の走査領域と重なるように制御することにより、上述のチャンネル方向の端での画像処理不可能領域704をなくすことができる。
FIG. 11 is an explanatory diagram showing electron beam scanning and wafer operation directions for the detection of image data. Electron beam scanning is performed with a certain width, and scanning is performed in one direction. At this time, the wafer does not move. When the inspection to the edge of the wafer is completed, the wafer moves and the electron beam scanning is performed again. By repeating this, the entire area to be inspected is inspected. By controlling the movement of the wafer so as to overlap the previous scanning area, the image processing
本実施例によれば、チャンネル方向の画像分割の場合に、画像データの2チャンネル分の内1チャンネル分を重複させて1プロセッサで処理し、これを複数プロセッサで行うので、画像データの中間域で画像処理不可能領域が発生することはない。 According to the present embodiment, in the case of image division in the channel direction, one of the two channels of image data is overlapped and processed by one processor, and this is performed by a plurality of processors. In this case, there is no occurrence of an image processing impossible area.
上記した第一の実施の形態および第二の実施の形態を併用することにより、チャンネル方向にもライン方向にもオーバーラップ領域を持たせた画像分割ができ、検査全領域での画像処理が実現できる。 By combining the first embodiment and the second embodiment described above, it is possible to divide an image with overlapping regions in both the channel direction and the line direction, and realize image processing in the entire inspection region. it can.
次に、第三の実施形態として、第1および第2の実施形態を併用し、検査全領域での画像処理装置について説明する。この画像処理装置はウェハ外観検査装置に好適である。 Next, as a third embodiment, an image processing apparatus in the entire inspection area will be described using both the first and second embodiments. This image processing apparatus is suitable for a wafer appearance inspection apparatus.
図12は第三の実施例による画像処理部内の機能ブロック図である。上述したように、画像処理装置907からの画像同期信号により、検査本体部906から画像同期信号に同期した画像データが入力される。ここでは4チャンネルセンサとした。画像処理装置907は、画像同期信号および画像制御信号1305を制御する全体制御部1301と、入力される画像データのインターフェースとなる画像入力部1302と、この画像データを画像処理装置内で保持するための画像メモリ部1303を有する。さらに、チャンネル方向に画像を分割するためのチャンネル方向画像分割部1304と、チャンネル方向に分割された画像データをライン方向に分割する画像分割分配回路104と、分割分配された画像データの画像処理を行うプロセッサ部107と、より構成される。
FIG. 12 is a functional block diagram in the image processing unit according to the third embodiment. As described above, image data synchronized with the image synchronization signal is input from the inspection
4チャンネルの入力画像データは、画像入力部1302を経由して、画像メモリ部1303に格納される。格納された画像データは、全体制御部1301からの起動により、次段へ転送される。画像メモリ部1303から入力された4チャンネル分画像データは、チャンネル方向画像分割部1304にて、1チャンネルをオーバーラップ領域として、2チャンネルごとに分割される。それぞれチャンネル方向に分割された画像データに対して、設定されたパラメータにしたがって画像分割分配回路104でライン方向に分割し、各プロセッサ部107へ転送する。各プロセッサ部にて画像処理を行う。
The 4-channel input image data is stored in the
図13はウェハ外観検査装置におけるシーケンスの一例である。図12の画像処理装置を用いて、ウェハ外観検査装置を構成した時の動作を示している。検査開始により、初期設定(s1301)、パラメータ設定(s1302)後に画像検査が開始する。検出起動すると(s1303)、画像検出、画像転送、画像処理がリアルタイムに行われる(s1304)。全領域の検出が終了後(s1305)、引き続き検査するときはその検査内容により、処理s1301から再設定して繰り返す。 FIG. 13 shows an example of a sequence in the wafer appearance inspection apparatus. 13 shows an operation when a wafer appearance inspection apparatus is configured using the image processing apparatus of FIG. By the start of inspection, image inspection starts after initial setting (s1301) and parameter setting (s1302). When detection is activated (s1303), image detection, image transfer, and image processing are performed in real time (s1304). After the detection of all areas is completed (s1305), when the inspection is continued, it is reset from the processing s1301 and repeated according to the inspection content.
画像処理に着目すると、各プロセッサ部は、位置ずれ判定処理(s13041)を行うユニット、その位置ずれ量に基づいて欠陥判定(s13042)を行うユニット、欠陥と判定された領域のさらなる解析処理(s1303)を行うユニットと、それぞれ役割分担されている。 Focusing on image processing, each processor unit performs a unit for performing misregistration determination processing (s13041), a unit for performing defect judgment (s13042) based on the amount of misregistration, and further analysis processing of a region determined to be a defect (s1303). ) And each unit is assigned a role.
本実施例のように、オーバーラップ領域を持たせた画像分割分配を行うことにより、各ユニット間で隣り合う画像データのやり取りのための通信が必要なく、ユニット内で画像処理が行えるために、リアルタイムの画像転送、画像処理が可能である。もし、オーバーラップ領域がないと、位置ずれ判定処理を行ったときに画像の端のデータが必要になり、隣の画像データを隣のプロセッサから受け取ることなどが必要になる。このため、通信のオーバーヘッドが大きく、リアルタイムの画像処理が困難になり、低速画像処理しか実現できなくなる。 As in this embodiment, by performing image division distribution with an overlap region, communication for exchanging adjacent image data between each unit is not necessary, and image processing can be performed within the unit. Real-time image transfer and image processing are possible. If there is no overlap area, data at the edge of the image is required when the misregistration determination process is performed, and it is necessary to receive the adjacent image data from the adjacent processor. For this reason, communication overhead is large, real-time image processing becomes difficult, and only low-speed image processing can be realized.
以上のように、チャンネル方向の画像分割とライン方向の画像分割を、それぞれオーバーラップ領域を持たせて実施することにより、リアルタイムに行われる画像検出から画像転送、画像処理が可能となる。これにより、分割領域を含む検査中間領域での処理不可能が無くなるので、検査精度が高くかつ検査全領域の高速の画像処理が可能となる。 As described above, by performing the image division in the channel direction and the image division in the line direction with the overlap areas, it is possible to perform image transfer and image processing from image detection performed in real time. This eliminates the inability to perform processing in the inspection intermediate region including the divided regions, thereby enabling high-precision image processing and high-speed image processing of the entire inspection region.
図14は、ウェハ外観検査装置におけるパラメータの設定例である。入力パラメータは、チップサイズと、画素サイズと、プロセッサ数と、位置補正周期と、基準検査ブロック内位置補正周期数である。位置補正周期とは、画像処理における位置ずれ判定処理を行うライン単位のことである。基準検査ブロック内位置補正周期数とは、上記に説明した検査ブロック102内の位置補正周期数のことである。すなわち、位置補正周期×基準検査ブロック内位置補正周期数が、1プロセッサが処理するライン数となる。
FIG. 14 is a parameter setting example in the wafer appearance inspection apparatus. The input parameters are the chip size, the pixel size, the number of processors, the position correction cycle, and the reference inspection block position correction cycle number. The position correction cycle is a line unit for performing a positional deviation determination process in image processing. The reference inspection block position correction cycle number is the position correction cycle number in the
これら入力パラメータから、画像処理部を制御するCPUが、画像ライン数などの画像分割分配に必要なパラメータを計算する。たとえば画像分割分配回路104のラインカウンタ切出しテーブルと切出し幅に、入力パラメータに応じた値を設定する。以上のことにより、上記画像データ転送方式を具備した画像処理装置として機能する。
From these input parameters, the CPU that controls the image processing unit calculates parameters necessary for image division and distribution such as the number of image lines. For example, values corresponding to the input parameters are set in the line counter extraction table and the extraction width of the image division /
本実施例によれば、チャンネル方向にもライン方向にもオーバーラップ領域を持たせた画像分割ができるので、検査全領域での画像処理がリアルタイムに行われ、精度の高いウェハ外観検査装置が実現できる。 According to the present embodiment, since the image can be divided with overlapping areas in both the channel direction and the line direction, the image processing in the entire inspection area is performed in real time, and a highly accurate wafer appearance inspection apparatus is realized. it can.
101…連続画像データ、102…検査ブロック、103…オーバーラップ領域、104…画像分割分配回路、105…切出し制御回路、106…画像分配メモリ、107…プロセッサ部、108…ラインカウンタ切出しテーブル、301…検査ブロックN個の連続画像データ、501…画像振分回路、502…画像振分メモリ、503…プロセッサ、701…512画素センサ、702…プロセッサ処理領域、703…チャンネル方向オーバーラップ領域、704…画像処理不可能領域、901…電子線源、902…被検査対象(半導体ウェハ)、903…ステージ、904…画像検出センサ、905…検出データ制御部、906…検査本体部、907…画像処理部、908…画像同期信号、909…偏向器、1301…全体制御部、1302…画像入力部、1303…画像メモリ部、1304…チャンネル方向画像分割部。
DESCRIPTION OF
Claims (8)
当該画像データ転送方法は、ウェハ外観検査に適用される画像データ転送方法であって、
前記画像データに同期した画像同期信号に基づいて、前記プロセッサの数、チップサイズおよび画素サイズに応じて決まるサイズの分割画像データとして前記画像データを時間方向に分割すると共に、該分割画像データには前記時間方向に隣接する分割画像データとの重複領域が含まれ、当該重複領域は前記時間方向に可変かつ任意であることを特徴とする画像データ転送方法。 In an image data transfer method when image processing is performed by distributing image data transferred continuously to a plurality of processors,
The image data transfer method is an image data transfer method applied to wafer appearance inspection,
Based on the synchronous signal synchronized with the image data, the number of the processors, the image data while dividing the time direction as divided image data of the size depends on the chip size and picture element size, to the divided image data Includes an overlapping area with divided image data adjacent in the time direction, and the overlapping area is variable and arbitrary in the time direction.
前記分割はさらに前記画像データのチャンネル方向に行われ、
当該チャンネル方向に分割された複数の分割画像データは、隣接するチャンネル方向の分割画像データとの重複領域を互いに含むことを特徴とする画像データ転送方法。 In claim 1,
The division is further performed in the channel direction of the image data,
The image data transfer method, wherein the plurality of divided image data divided in the channel direction includes an overlapping area with the divided image data in the adjacent channel direction.
前記分割が時間方向に行われる場合に、時間方向の切出し値と切出し幅をパラメータとして制御することを特徴とする画像データ転送方法。 In claim 1,
An image data transfer method characterized in that when the division is performed in the time direction, the cut value and the cut width in the time direction are controlled as parameters.
前記画像データを前記画像データに同期した画像同期信号により取り込み、前記プロセッサの数、チップサイズおよび画素サイズに応じて決まるサイズの分割画像データとして前記画像データを時間方向に分割する切出制御回路を備え、
かつ前記分割画像データには前記時間方向に隣接する分割画像データとの重複領域が含まれ、当該重複領域は前記時間方向に可変かつ任意であることを特徴とする画像処理装置。 In an image processing apparatus for wafer appearance inspection that has a plurality of processors and distributes continuously transferred image data to each processor to perform image processing.
The image data acquisition by image synchronizing signal synchronized with the image data, the number of the processor, the clipping control circuit for dividing the image data in the time direction as divided image data of the size depends on the chip size and picture element size With
In addition, the divided image data includes an overlapping area with the divided image data adjacent in the time direction, and the overlapping area is variable and arbitrary in the time direction.
前記分割はさらに前記画像データのチャンネル方向に行われ、
当該チャンネル方向に分割された複数の分割画像データは、隣接するチャンネル方向の分割画像データとの重複領域を互いに含むことを特徴とする画像処理装置。 In claim 4,
The division is further performed in the channel direction of the image data,
The plurality of divided image data divided in the channel direction includes an overlapping area with the divided image data in the adjacent channel direction.
前記画像データを前記画像データに同期した画像同期信号により取り込み、前記プロセッサの数、チップサイズおよび画素サイズに応じて決まるサイズの分割画像データとして前記画像データを時間方向に分割する切出制御回路を備え、
前記切出制御回路は、前記時間方向に隣接する分割画像データとの重複領域が前記時間方向に可変かつ任意となるよう分割された前記分割画像データを、前記複数のプロセッサに分配することを特徴とするウェハ外観検査装置。 In a wafer appearance inspection apparatus including an image processing circuit that processes continuous image data from the wafer appearance with a plurality of processors,
The image data acquisition by image synchronizing signal synchronized with the image data, the number of the processor, the clipping control circuit for dividing the image data in the time direction as divided image data of the size depends on the chip size and picture element size With
The cut-out control circuit distributes the divided image data divided so that an overlapping area with the divided image data adjacent in the time direction is variable and arbitrary in the time direction, to the plurality of processors. Wafer appearance inspection equipment.
前記画像データを前記画像データに同期した画像同期信号により取り込み、前記プロセッサの数、チップサイズおよび画素サイズに応じて決まるサイズの分割画像データとして前記画像データをチャンネル方向及び時間方向に分割する切出制御回路を備え、
前記切出制御回路は、前記時間方向に隣接する分割画像データとの重複領域が前記時間方向に可変かつ任意となるよう分割された前記分割画像データを、前記複数のプロセッサに分配することを特徴とするウェハ外観検査装置。 In a wafer appearance inspection apparatus including an image processing circuit that processes continuous image data from the wafer appearance with a plurality of processors,
The image data acquisition by image synchronizing signal synchronized with the image data, switching to divide the number of the processors, the image data as the divided image data of the size depends on the chip size and picture element size in the channel direction and the time direction With output control circuit,
The cut-out control circuit distributes the divided image data divided so that an overlapping area with the divided image data adjacent in the time direction is variable and arbitrary in the time direction, to the plurality of processors. Wafer appearance inspection equipment.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004074571A JP4773058B2 (en) | 2004-03-16 | 2004-03-16 | Image data transfer method, image processing apparatus, and wafer appearance inspection apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004074571A JP4773058B2 (en) | 2004-03-16 | 2004-03-16 | Image data transfer method, image processing apparatus, and wafer appearance inspection apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005266910A JP2005266910A (en) | 2005-09-29 |
JP4773058B2 true JP4773058B2 (en) | 2011-09-14 |
Family
ID=35091434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004074571A Expired - Fee Related JP4773058B2 (en) | 2004-03-16 | 2004-03-16 | Image data transfer method, image processing apparatus, and wafer appearance inspection apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4773058B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4929474B2 (en) * | 2006-09-27 | 2012-05-09 | 富士通株式会社 | Image processing device |
JP2010519698A (en) * | 2007-02-22 | 2010-06-03 | アプライド マテリアルズ イスラエル リミテッド | High-throughput SEM tool |
JP2010519697A (en) * | 2007-02-22 | 2010-06-03 | アプライド マテリアルズ イスラエル リミテッド | High-throughput SEM tool |
JP5147448B2 (en) * | 2008-02-21 | 2013-02-20 | 株式会社日立ハイテクノロジーズ | Image processing apparatus for semiconductor appearance inspection apparatus, semiconductor appearance inspection apparatus, and image processing method |
JP5449057B2 (en) * | 2010-06-28 | 2014-03-19 | 株式会社日立ハイテクノロジーズ | Charged particle beam application apparatus and transfer path abnormality detection method |
CN109948543B (en) * | 2019-03-20 | 2023-02-03 | 广西科技大学 | Method for extracting leading line of field close-range image |
-
2004
- 2004-03-16 JP JP2004074571A patent/JP4773058B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005266910A (en) | 2005-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7889911B2 (en) | Image processing unit for wafer inspection tool | |
DE102015000386B4 (en) | Apparatus and method for measuring a three-dimensional shape and non-transitory computer-readable storage medium | |
DE69232476T2 (en) | Detection of errors | |
WO2019156563A3 (en) | Method of and apparatus for analyzing images | |
DE69933609T2 (en) | Device for checking masks with reduced test time | |
US10509977B2 (en) | Image sensing device and measuring system for providing image data and information on 3D-characteristics of an object | |
JP6379410B1 (en) | Inspection device, inspection system, inspection method, and program | |
EP1061360A2 (en) | Pattern inspection method and pattern inspection apparatus | |
JP2008165198A (en) | Pattern inspection device and pattern inspection method | |
JP4773058B2 (en) | Image data transfer method, image processing apparatus, and wafer appearance inspection apparatus | |
JP2016045019A (en) | Teaching device for substrate inspection device, and teaching method | |
JP4564768B2 (en) | Pattern inspection method and apparatus | |
JP2005134976A (en) | Image processor for appearance inspection apparatus | |
US20160084685A1 (en) | Method for correcting errors in position-measuring devices | |
JPH06229941A (en) | Inspection apparatus for image | |
CN114339205A (en) | Test chart generation method and device | |
JP2008020999A (en) | Image data transfer method, image processor, and wafer external appearance inspection device | |
JPS63132107A (en) | Light cutting line extracting circuit | |
JP2009068913A (en) | Image processing device and defect inspection device | |
CN103543157B (en) | Off-line strip surface image simulation dynamic collecting method and device | |
JP4390732B2 (en) | Semiconductor wafer appearance inspection system | |
WO2021095596A1 (en) | Three-dimensional measuring device and three-dimensional measuring method | |
JP4089302B2 (en) | Appearance inspection apparatus and appearance inspection method | |
JP2017198479A (en) | Image display device for inspection | |
JP2004333386A (en) | Reticle inspection apparatus and reticle inspection method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060316 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090805 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091020 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100120 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100128 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110531 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110623 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |