JP4771303B2 - Integrated circuit for motor drive - Google Patents
Integrated circuit for motor drive Download PDFInfo
- Publication number
- JP4771303B2 JP4771303B2 JP2005045872A JP2005045872A JP4771303B2 JP 4771303 B2 JP4771303 B2 JP 4771303B2 JP 2005045872 A JP2005045872 A JP 2005045872A JP 2005045872 A JP2005045872 A JP 2005045872A JP 4771303 B2 JP4771303 B2 JP 4771303B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- integrated circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Description
本発明は、モータ駆動用集積回路に関する。 The present invention relates to an integrated circuit for driving a motor.
モータを駆動制御するモータ駆動回路は、コイルに電流を供給する出力トランジスタと、各出力トランジスタの動作を制御する制御回路とを有している。また、出力トランジスタとして、モータの駆動コイルに電流を吐出する電源側の出力トランジスタ(以下ソース側トランジスタとする)と、駆動コイルから電流を吸い込む接地側の出力トランジスタ(以下、シンク側トランジスタとする)を有している。 A motor drive circuit that controls the drive of the motor includes an output transistor that supplies current to the coil, and a control circuit that controls the operation of each output transistor. In addition, as an output transistor, an output transistor on the power source side (hereinafter referred to as a source side transistor) that discharges current to a motor driving coil, and a ground side output transistor (hereinafter referred to as a sink side transistor) that sucks current from the driving coil have.
例えば、単相全波駆動のブラシレスモータのモータ駆動回路の場合、Hブリッジを構成する出力トランジスタと、各出力トランジスタの動作を制御する制御回路とを有している。
図5は、出力がHブリッジの場合について説明するための図である。
For example, in the case of a motor drive circuit of a brushless motor of single-phase full-wave drive, it has an output transistor that constitutes an H-bridge and a control circuit that controls the operation of each output transistor.
FIG. 5 is a diagram for explaining a case where the output is an H-bridge.
駆動コイルLの一端(以下X点とする)には、ソース側トランジスタであるPNP型バイポーラトランジスタ(以下、PNPトランジスタとする)T1と、シンク側トランジスタであるNPN型バイポーラトランジスタ(以下、NPNトランジスタとする)T4が接続されている。また、駆動コイルLの他端(以下Y点とする)には、ソース側トランジスタであるPNPトランジスタT2と、シンク側トランジスタであるNPNトランジスタT4が接続されている。 At one end of the drive coil L (hereinafter referred to as X point), a PNP type bipolar transistor (hereinafter referred to as PNP transistor) T1 which is a source side transistor and an NPN type bipolar transistor (hereinafter referred to as NPN transistor) which is a sink side transistor T4 is connected. The other end (hereinafter referred to as Y point) of the drive coil L is connected to a PNP transistor T2 that is a source side transistor and an NPN transistor T4 that is a sink side transistor.
なお、ソース側トランジスタにはNPNトランジスタを用いることも可能であるが、その場合、電源電圧VCC以下の制御電圧でソース側トランジスタをオンさせることが出来ないことになる。従って昇圧回路などを設けることによって、電源電圧VCCより高い制御電圧を発生させることが必要になる。 Note that an NPN transistor can be used as the source-side transistor, but in this case, the source-side transistor cannot be turned on with a control voltage equal to or lower than the power supply voltage VCC. Therefore, it is necessary to generate a control voltage higher than the power supply voltage VCC by providing a booster circuit or the like.
制御回路500は、PNPトランジスタT1、PNPトランジスタT2、NPNトランジスタT3、NPNトランジスタT4のオン、オフを制御している。
そして、制御回路500の指示によってPNPトランジスタT1とNPNトランジスタT4がオンした場合には、図5の実線で示す、電源電圧VCC→PNPトランジスタT1→駆動コイルL→NPNトランジスタT4→接地GNDの径路の電流が流れる。一方、PNPトランジスタT2とNPNトランジスタT4がオンした場合には、電源電圧VCC→PNPトランジスタT2→駆動コイルL→NPNトランジスタT3→接地GNDの径路の電流が流れる。このように、ソース側トランジスタおよびシンク側トランジスタのオン、オフを制御して駆動コイルLに流れる電流を切り替えることによって、モータが駆動することになる。
The
When the PNP transistor T1 and the NPN transistor T4 are turned on according to the instruction from the
なお、ソース側トランジスタおよびシンク側トランジスタとしてMOSFETを使用することも可能である。 It is also possible to use MOSFETs as the source side transistor and the sink side transistor.
また、モータの駆動方法の一つとしてPWM制御(Pulse Width Modulation)が知られている。PWM制御では、例えば、図5においてPNPトランジスタT1とNPNトランジスタT4がオンして実線の径路の電流が流れている場合、NPNトランジスタT4がオンしている期間にPNPトランジスタT1を間欠的にオンさせる。このときPNPトランジスタT1がオフとなると、駆動コイルLは同じ方向に電流を流し続けようとするため、図5の破線で示す、駆動コイルL→NPNトランジスタT4→接地GND→回生ダイオードD3→駆動コイルLの径路の回生電流が流れる。 As one of motor driving methods, PWM control (Pulse Width Modulation) is known. In the PWM control, for example, when the PNP transistor T1 and the NPN transistor T4 are turned on in FIG. 5 and the current in the solid line flows, the PNP transistor T1 is intermittently turned on while the NPN transistor T4 is on. . At this time, when the PNP transistor T1 is turned off, the drive coil L tries to continue the current flow in the same direction, so that the drive coil L → NPN transistor T4 → ground GND → regenerative diode D3 → drive coil shown by the broken line in FIG. The regenerative current of the L path flows.
同様に、NPNトランジスタT3がオンしている期間には、PNPトランジスタT2を間欠的にオンさせる。この場合、破線と逆方向の回生電流が流れる。 Similarly, the PNP transistor T2 is intermittently turned on while the NPN transistor T3 is on. In this case, a regenerative current in the direction opposite to the broken line flows.
このように、PWM制御では、シンク側トランジスタがオンしている期間における、ソース側トランジスタのオン/オフのデューティによって、駆動コイルLに流れる電流を制御することができる。 Thus, in the PWM control, the current flowing through the drive coil L can be controlled by the on / off duty of the source-side transistor during the period when the sink-side transistor is on.
以上説明したような、ソース側トランジスタとシンク側トランジスタは、例えばチップ上に集積化することが可能である。
モータ駆動用の集積回路(以下、ICとする)や外付け部品は同一基盤上に実装されることになる。ところが、モータの小型化に伴い実装基盤の面積も小さくなってきている。例えば、小型ファンモータの場合、小面積のドーナツ型基盤上にICや外付け部品を実装しなければならない。 An integrated circuit for driving a motor (hereinafter referred to as an IC) and external components are mounted on the same substrate. However, the area of the mounting base is also decreasing with the miniaturization of the motor. For example, in the case of a small fan motor, an IC or an external component must be mounted on a small-sized donut-type substrate.
図4はファンモータに使用されるドーナツ型基盤を説明するための図である。ファン402の回転軸を中心として、例えば直径40mmのドーナツ型基盤404が設けられている。そして、モータ駆動用のICおよび外付け部品は、このドーナツ型基盤404上に実装されることになる。従って、このような小型の基盤に実装する場合には、部品点数が少なく、パッケージサイズの小さいことが要求される。
FIG. 4 is a diagram for explaining a donut-type substrate used for a fan motor. A donut-
また、出力トランジスタに電流が流れることによる発熱によってICが破壊する可能性があるため、ICにおける発熱の小さいことが要求される。 Further, since there is a possibility that the IC is destroyed by heat generated by the current flowing through the output transistor, it is required that the heat generated in the IC is small.
さらに、モータの駆動能力を上げるため、駆動コイルに接続される出力トランジスタは、駆動コイルに印加される電圧を低下させない低飽和電圧(低オン抵抗)の特性であることや、低コストであることが要求される。 Furthermore, in order to increase the drive capability of the motor, the output transistor connected to the drive coil has low saturation voltage (low on-resistance) characteristics that do not reduce the voltage applied to the drive coil, and is low in cost. Is required.
ここで、出力がHブリッジのモータ駆動回路を集積化した場合に、4個の出力トランジスタをICに内蔵すると、部品点数は少なくなるが、IC内の発熱量が大きくなる。また、内蔵される出力トランジスタの性能が制限されるため、モータの駆動能力が制限される。パッケージを大きくすれば出力トランジスタのサイズを大きくすることで出力トランジスタの性能を上げることができるが、小型の、例えばドーナツ型基盤404に実装することが困難になる。
Here, in the case where an H-bridge motor drive circuit is integrated, if four output transistors are built in the IC, the number of parts is reduced, but the amount of heat generated in the IC is increased. Further, since the performance of the built-in output transistor is limited, the driving capability of the motor is limited. If the package is enlarged, the performance of the output transistor can be improved by increasing the size of the output transistor, but it is difficult to mount it on a small, for example, donut-
4個の出力トランジスタを外付けにすると、モータの能力に合わせたトランジスタを選定できる。また、ICと出力トランジスタを分散して配置できるので、発熱を各出力トランジスタに分散することができる。しかし、全ての出力トランジスタを外付けにするため部品点数が多くなり、ドーナツ型基盤に実装を行うことが困難になる。さらに、全ての出力トランジスタをディスクリートトランジスタとするため、コストが高くなるという問題点がある。 If four output transistors are externally attached, a transistor can be selected according to the motor capability. Further, since the IC and the output transistor can be distributed and arranged, the heat generation can be distributed to each output transistor. However, since all output transistors are externally attached, the number of parts increases, and it becomes difficult to mount on a donut-type substrate. Further, since all output transistors are discrete transistors, there is a problem that the cost is increased.
このように、4個の出力トランジスタを内蔵した場合、および4個の出力トランジスタを外付けにした場合では、部品点数と発熱量の条件を同時に満たすことができなかった。 As described above, when the four output transistors are built in and when the four output transistors are externally attached, the conditions for the number of parts and the heat generation amount cannot be satisfied simultaneously.
そこで、本発明は、4個の出力トランジスタを内蔵した場合、および4個の出力トランジスタを外付けにした場合の、部品点数と発熱量の問題を改善することができるモータ駆動用集積回路を提供することを目的とする。 Therefore, the present invention provides an integrated circuit for driving a motor that can improve the problem of the number of parts and the amount of heat generated when four output transistors are built in and when four output transistors are externally attached. The purpose is to do.
ちなみに、前述の各条件を満たすために、出力トランジスタの一部をICに内蔵し、一部を外付けにする構成が考えられる。
例えば、Hブリッジのソース側トランジスタを外付けにし、シンク側トランジスタをICに内蔵すると、4個の出力トランジスタを内蔵した場合、4個の出力トランジスタを外付けにした場合の各々の利点をある程度満たすことが可能となる。
Incidentally, in order to satisfy the above-mentioned conditions, a configuration in which a part of the output transistor is built in the IC and a part is externally attached is conceivable.
For example, when the source transistor of the H-bridge is externally attached and the sink-side transistor is built in the IC, when 4 output transistors are built in, the advantages of each of the 4 output transistors are externally satisfied to some extent. It becomes possible.
しかし、この場合、例えばPWM制御を行うと図5の破線で示す径路の回生電流がIC内に流れることになる。この回生電流が流れることによって、X点の電圧は、接地GNDよりダイオードD3の順方向電圧VF分低くなる。そして、この径路をIC内に取り込むと、IC内に寄生電流(負電流)が流れることになり、例えば電源電圧VCCが変動する等の誤動作が発生する可能性がある。 However, in this case, for example, when PWM control is performed, a regenerative current of a path indicated by a broken line in FIG. 5 flows in the IC. As the regenerative current flows, the voltage at the point X becomes lower than the ground GND by the forward voltage VF of the diode D3. When this path is taken into the IC, a parasitic current (negative current) flows in the IC, and there is a possibility that a malfunction such as fluctuation of the power supply voltage VCC may occur.
そのため、シンク側トランジスタをICに内蔵しソース側トランジスタを外付けにする場合、負電流に対する対策回路をICに追加することや、レイアウトを工夫すること等が必要となる。このように、シンク側トランジスタをICに内蔵すると、ICの誤動作の原因となる負電流の影響を受ける可能性があった。 Therefore, when the sink side transistor is built in the IC and the source side transistor is externally attached, it is necessary to add a countermeasure circuit against negative current to the IC or to devise a layout. As described above, when the sink-side transistor is built in the IC, there is a possibility that it is affected by a negative current that causes a malfunction of the IC.
前記課題を解決するための主たる発明は、駆動コイルが接続される複数の第1端子と、前記複数の第1端子を介して前記駆動コイルへ電流を吐出する複数のソース側トランジスタと、前記駆動コイルから電流を吸い込む複数の外部シンク側トランジスタの制御電極が接続される複数の第2端子と、前記駆動コイルに異なる方向の電流を供給するために、前記複数のソース側トランジスタ及び複数のシンク側トランジスタを選択的に動作させる制御回路と、を備えたことを特徴とする。 A main invention for solving the above-described problems is that a plurality of first terminals to which a driving coil is connected, a plurality of source-side transistors that discharge current to the driving coil through the plurality of first terminals, and the driving A plurality of second terminals to which control electrodes of a plurality of external sink-side transistors for sucking current from the coil are connected; and a plurality of source-side transistors and a plurality of sink-sides for supplying currents in different directions to the drive coil And a control circuit for selectively operating the transistor.
本発明によれば、部品点数と発熱量の問題を効果的に解決することができる。 According to the present invention, it is possible to effectively solve the problems of the number of parts and the amount of heat generation.
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。 At least the following matters will become apparent from the description of this specification and the accompanying drawings.
===全体構成===
図1を参照しつつ、本発明にかかるモータ駆動用集積回路について説明する。図1は、本発明にかかるモータ駆動用集積回路の概要を示すブロック図である。
=== Overall structure ===
The motor driving integrated circuit according to the present invention will be described with reference to FIG. FIG. 1 is a block diagram showing an outline of an integrated circuit for driving a motor according to the present invention.
本発明のモータ駆動用集積回路100は、基準電圧発生回路102、定電圧発生回路104、ホールアンプ106、電流制限回路108、制御回路110、遅延回路112、114、発振回路116、プリドライバ118、120、PNPトランジスタ122、126、NPNトランジスタ124、128、VCC端子(『第1電源端子』)、VM端子(『第2電源端子』)、VREG端子、HB端子、IN1端子、IN2端子、GND端子、OUT1端子、OUT2端子、PRE1端子、PRE2端子、および2つの電源ラインを有している。
The motor driving
なお、VCC端子に接続される電源ラインをVCCライン(『第1電源ライン』)とし、VM端子に接続される電源ラインをVMライン(『第2電源ライン』)とする。 The power supply line connected to the VCC terminal is referred to as a VCC line (“first power supply line”), and the power supply line connected to the VM terminal is referred to as a VM line (“second power supply line”).
VCC端子には、電源200から電源電圧VCCが、電源逆接続防止用のダイオード204を介して印加される。なお、電源200とダイオード204のアノードとの間には、電源電圧VCCを安定に維持するための電圧安定化用コンデンサ202の非接地側の電極が接続されている。
The power supply voltage VCC from the
VM端子は、電圧安定化用コンデンサ206の非接地側の電極と接続されている。
また、VM端子は、VCCラインからVMラインへ電流を供給するための外付け抵抗Rf(『放熱抵抗』)を介してVCC端子に外部接続されている。
The VM terminal is connected to an electrode on the non-ground side of the
The VM terminal is externally connected to the VCC terminal via an external resistor Rf (“heat radiation resistor”) for supplying current from the VCC line to the VM line.
基準電圧発生回路102は、VCCラインに接続され、電源電圧VCCから、例えば1.25ボルトの基準電圧VREF(以下、単にVREFとする)を発生する。そして、基準電圧発生回路102は、VREFを電流制限回路108、およびHB端子を介してホール素子210に出力する。
The reference
なお、基準電圧発生回路102としては、バンドギャップ型基準電圧回路で構成することが可能である。バンドギャップ型基準電圧とすることで温度変化の影響を受けることのないVREFを得ることができる。なお、電源電圧VCC以外の電源からVREFを発生させてもよい。
The reference
定電圧発生回路104は、VCCラインに接続され、電源電圧VCCから、例えば6ボルトのレギュレート電圧VREG(以下、単にVREGとする)を発生する。そして、定電圧発生回路104は、VREGをホールアンプ106および電流制限回路108に出力する。また、VREGは、VREG端子を介して電圧安定化用コンデンサ208の非接地側の電極に印加される。
The constant
ホールアンプ106の非反転入力端子(+端子)には、ホール素子210からIN1端子を介して、ロータの回転位置に応じて発生する正弦波が印加される。また、ホールアンプ106の反転入力端子(−端子)には、ホール素子210からIN2端子を介して、+端子に印加される正弦波と逆相の正弦波が印加される。そしてホールアンプ106は、入力された信号を後段の制御回路110でロジック処理が可能となるまで増幅し、制御回路110に出力する。
A sine wave generated according to the rotational position of the rotor is applied from the
発振回路116は、PWM制御を行うための基準周波数を発生し、制御回路110に出力する。
制御回路110は、ホールアンプ106の出力、発振回路116の出力、および電流制限回路108の出力に基づいてPNPトランジスタ122、Nチャンネル型MOSFET(以下、NMOSとする)214をオン/オフさせる信号を遅延回路112に出力する。 また、制御回路110は、ホールアンプ106の出力、発振回路116の出力、および電流制限回路108の出力に基づいてPNPトランジスタ126、NMOS212をオン/オフさせる信号を遅延回路114に出力する。
The
The control circuit 110 generates a signal for turning on / off the
遅延回路112、114は、制御回路110の出力を適宜遅延させて各出力トランジスタに出力している。これにより、駆動コイル216の同じ側に接続されたソース側トランジスタとシンク側トランジスタが同時にオンすることによる貫通電流が流れなくなる。なお、遅延回路112および遅延回路114は、各々、ソース側トランジスタとシンク側トランジスタに、別々に信号を出力するものとする。
The
PNPトランジスタ122(『第1トランジスタ』)とNPNトランジスタ124(『第2トランジスタ』)は、インバーテッドダーリントン接続されている。また、PNPトランジスタ122のエミッタはVCCラインと接続され、ベースは遅延回路112と接続されている。NPNトランジスタ124のコレクタはVMラインと接続され、NPNトランジスタ124のエミッタは、OUT1端子と接続されている。
The PNP transistor 122 (“first transistor”) and the NPN transistor 124 (“second transistor”) are in an inverted Darlington connection. The emitter of the
OUT1端子は、駆動コイル216の一端、およびNMOS212のドレインと外部接続されている。なお、NMOS212のソースは接地GNDされている。
The OUT1 terminal is externally connected to one end of the
PNPトランジスタ126とNPNトランジスタ128は、インバーテッドダーリントン接続されている。また、PNPトランジスタ126のエミッタはVCCラインと接続され、ベースは遅延回路114と接続されている。NPNトランジスタ128のコレクタはVMラインと接続され、NPNトランジスタ128のエミッタは、OUT2端子と接続されている。
The
OUT2端子は、駆動コイル216の他端、およびNMOS214のドレインと外部接続されている。なお、NMOS214のソースは接地GNDされている。
The OUT2 terminal is externally connected to the other end of the
プリドライバ118は、遅延回路114の出力を増幅し、PRE1端子に出力する。なおPRE1端子は、NMOS212のゲートと接続されている。
The pre-driver 118 amplifies the output of the delay circuit 114 and outputs it to the PRE1 terminal. The PRE1 terminal is connected to the gate of the
プリドライバ120は、遅延回路112の出力を増幅し、PRE2端子に出力する。なお、PRE2端子は、NMOS214のゲートと接続されている。
The pre-driver 120 amplifies the output of the
電流制限回路108は、VCCラインとVMラインに接続され、抵抗Rfに発生する電圧が、予め定められたリミット電圧より大きくなる場合に、ソース側トランジスタをオフにするための信号VOUTを制御回路110に出力する。
The current limiting
===電流制限回路の構成===
図2を参照しつつ、電流制限回路108の構成について説明する。図2は、電流制限回路108の構成の一例を示す回路図である。
=== Configuration of Current Limiting Circuit ===
The configuration of the current limiting
電流制限回路108は、定電流回路I1、I2、I3、I4、I5、I6、PNPトランジスタQ5、Q6、Q9、Q10、NPNトランジスタQ1、Q2、Q3、Q4、Q7、Q8、Q11、Q12、Q13、コンデンサC1、抵抗R1を有している。
The current limiting
NPNトランジスタQ1とNPNトランジスタQ2はダーリントン接続されている。また、NPNトランジスタQ1のベースはVMラインと接続され、コレクタはVCCラインと接続されている。NPNトランジスタQ2のコレクタはPNPトランジスタQ5のコレクタと接続され、エミッタは定電流回路I1と接続されている。 The NPN transistor Q1 and the NPN transistor Q2 are Darlington connected. The base of the NPN transistor Q1 is connected to the VM line, and the collector is connected to the VCC line. The collector of NPN transistor Q2 is connected to the collector of PNP transistor Q5, and the emitter is connected to constant current circuit I1.
NPNトランジスタQ4とNPNトランジスタQ3はダーリントン接続されている。また、NPNトランジスタQ4のベース(以下a点とする)は抵抗R1を介してVCCラインと接続され、コレクタはVCCラインと接続されている。NPNトランジスタQ3のコレクタはVCCラインと接続され、エミッタは定電流回路I1と接続されている。
定電流回路I1は定電流I1を発生する。
定電流回路I2は、a点と接地GNDに接続され、定電流I2を発生する。
The NPN transistor Q4 and the NPN transistor Q3 are Darlington connected. The base (hereinafter referred to as point a) of the NPN transistor Q4 is connected to the VCC line via the resistor R1, and the collector is connected to the VCC line. The NPN transistor Q3 has a collector connected to the VCC line and an emitter connected to the constant current circuit I1.
The constant current circuit I1 generates a constant current I1.
The constant current circuit I2 is connected to the point a and the ground GND, and generates a constant current I2.
PNPトランジスタQ5はダイオード接続されており、PNPトランジスタQ5とPNPトランジスタQ6は、電流ミラー回路を構成している。PNPトランジスタQ5とPNPトランジスタQ6のエミッタは共にVCCラインと接続され、PNPトランジスタQ6のコレクタはNPNトランジスタQ7のコレクタと接続されている。 The PNP transistor Q5 is diode-connected, and the PNP transistor Q5 and the PNP transistor Q6 constitute a current mirror circuit. The emitters of PNP transistor Q5 and PNP transistor Q6 are both connected to the VCC line, and the collector of PNP transistor Q6 is connected to the collector of NPN transistor Q7.
NPNトランジスタQ7はダイオード接続されており、NPNトランジスタQ7とPNPトランジスタQ8は、電流ミラー回路を構成している。NPNトランジスタQ7とNPNトランジスタQ8のエミッタは共に接地GNDされ、NPNトランジスタQ8のコレクタはコンデンサC1の非接地側の電極(以下b点とする)と接続されている。 The NPN transistor Q7 is diode-connected, and the NPN transistor Q7 and the PNP transistor Q8 constitute a current mirror circuit. The emitters of NPN transistor Q7 and NPN transistor Q8 are both grounded GND, and the collector of NPN transistor Q8 is connected to the non-grounded electrode (hereinafter referred to as point b) of capacitor C1.
定電流回路I3はVREGから定電流I3を発生しb点に供給する。
定電流回路I4はVREGから定電流I4を発生する。
PNPトランジスタQ9のエミッタは定電流回路I4と接続され、コレクタは接地GNDされている。またPNPトランジスタQ9のベースはb点と接続されている。
PNPトランジスタQ10のエミッタは定電流回路I4と接続され、コレクタはNPNトランジスタQ11のコレクタと接続されている。またPNPトランジスタQ10のベースにはVREFが印加される。
The constant current circuit I3 generates a constant current I3 from VREG and supplies it to the point b.
The constant current circuit I4 generates a constant current I4 from VREG.
The emitter of the PNP transistor Q9 is connected to the constant current circuit I4, and the collector is grounded. The base of the PNP transistor Q9 is connected to the point b.
The emitter of the PNP transistor Q10 is connected to the constant current circuit I4, and the collector is connected to the collector of the NPN transistor Q11. VREF is applied to the base of the PNP transistor Q10.
定電流回路I5はVREGから定電流I5を発生する。
NPNトランジスタQ11はダイオード接続されており、NPNトランジスタQ11とNPNトランジスタQ12は電流ミラー回路を構成している。NPNトランジスタQ11とNPNトランジスタQ12のコレクタは共に接地GNDされ、NPNトランジスタQ12のコレクタは定電流回路I5およびNPNトランジスタQ13のベースと接続されている。
The constant current circuit I5 generates a constant current I5 from VREG.
The NPN transistor Q11 is diode-connected, and the NPN transistor Q11 and the NPN transistor Q12 constitute a current mirror circuit. The collectors of NPN transistor Q11 and NPN transistor Q12 are both grounded, and the collector of NPN transistor Q12 is connected to the constant current circuit I5 and the base of NPN transistor Q13.
定電流回路I6はVREGから定電流I6を発生する。
NPNトランジスタQ13のエミッタは接地GNDされ、コレクタは定電流回路I6と接続されている。また、NPNトランジスタQ13のコレクタが電流制限回路の出力VOUTとなる。
The constant current circuit I6 generates a constant current I6 from VREG.
The NPN transistor Q13 has an emitter connected to the ground GND and a collector connected to the constant current circuit I6. Further, the collector of the NPN transistor Q13 becomes the output VOUT of the current limiting circuit.
===電流制限回路の動作===
次に電流制限回路108の動作について説明する。なお、抵抗R1、Rfの抵抗値をそれぞれR1、Rfとする。また、a点の電圧をVaとし、VMラインの電圧をVMとする。
=== Operation of Current Limiting Circuit ===
Next, the operation of the current limiting
抵抗R1に定電流I2が流れることによって、VaはVCC−(I2×R1)となる。
一方、VM端子と接地GND間には、図1におけるHブリッジを構成するNPNトランジスタ124、128、NMOS212、214が接続されている。よって、後述するように、駆動コイル216に流れる電流はすべて抵抗Rfを流れることになる。このとき、抵抗Rfに流れる電流をIOとすると、VMはVCC−(IO×Rf)となる。
なお、IO×Rfがリミット電圧となる時に、VaがVMと等しくなるように定電流I2および抵抗R1の値が設定されているものとする。
When the constant current I2 flows through the resistor R1, Va becomes VCC− (I2 × R1).
On the other hand,
It is assumed that the values of constant current I2 and resistor R1 are set so that Va is equal to VM when IO × Rf becomes the limit voltage.
≪Va<VMの場合≫(IO×Rfがリミット電圧より小)
NPNトランジスタQ1がオンとなり、NPNトランジスタQ4がオフとなる。NPNトランジスタQ1がオンすることによって、NPNトランジスタQ2がオンしPNPトランジスタQ5のコレクタ電流を流そうとする。よって、電流ミラー回路を構成するPNPトランジスタQ5とPNPトランジスタQ6は共にオンとなる。PNPトランジスタQ5とPNPトランジスタQ6のトランジスタサイズ比が等しい場合、PNPトランジスタQ6はPNPトランジスタQ5のコレクタ電流と等倍のコレクタ電流を流そうとする。
≪Va <VM≫ (IO × Rf is smaller than the limit voltage)
The NPN transistor Q1 is turned on and the NPN transistor Q4 is turned off. When the NPN transistor Q1 is turned on, the NPN transistor Q2 is turned on and an attempt is made to flow the collector current of the PNP transistor Q5. Therefore, both the PNP transistor Q5 and the PNP transistor Q6 constituting the current mirror circuit are turned on. When the transistor size ratios of the PNP transistor Q5 and the PNP transistor Q6 are equal, the PNP transistor Q6 tries to flow a collector current that is equal to the collector current of the PNP transistor Q5.
そして、PNPトランジスタQ6のコレクタ電流がNPNトランジスタQ7のコレクタに供給されることによって、電流ミラー回路を構成するNPNトランジスタQ7とNPNトランジスタQ8が共にオンとなる。NPNトランジスタQ7とNPNトランジスタQ8のトランジスタサイズ比が等しい場合、NPNトランジスタQ8は、NPNトランジスタQ7のコレクタ電流と等倍のコレクタ電流を流そうとする。そのため、b点の電圧(以下Vbとする)は低下し、VREFより低くなる。 Then, when the collector current of the PNP transistor Q6 is supplied to the collector of the NPN transistor Q7, both the NPN transistor Q7 and the NPN transistor Q8 constituting the current mirror circuit are turned on. When the transistor size ratio between the NPN transistor Q7 and the NPN transistor Q8 is equal, the NPN transistor Q8 tries to flow a collector current that is equal to the collector current of the NPN transistor Q7. Therefore, the voltage at the point b (hereinafter referred to as Vb) decreases and becomes lower than VREF.
VREF>Vbなので、NPNトランジスタQ9がオンとなり、NPNトランジスタQ10がオフとなる。そして、NPNトランジスタQ10がオフとなることによって、NPNトランジスタQ11のコレクタに電流が供給されなくなり、電流ミラー回路を構成するNPNトランジスタQ11とNPNトランジスタQ12はともにオフとなる。 Since VREF> Vb, the NPN transistor Q9 is turned on and the NPN transistor Q10 is turned off. When the NPN transistor Q10 is turned off, no current is supplied to the collector of the NPN transistor Q11, and both the NPN transistor Q11 and the NPN transistor Q12 constituting the current mirror circuit are turned off.
そして、NPNトランジスタQ13は、ベースに定電流I5が供給されることによってオンとなり、定電流I6をコレクタ電流として流す。
よって、VOUTはローレベル(以下「L」とする)になる。
The NPN transistor Q13 is turned on when the constant current I5 is supplied to the base, and the constant current I6 flows as the collector current.
Therefore, VOUT becomes low level (hereinafter referred to as “L”).
≪Va>VMの場合≫(IO×Rfがリミット電圧より大)
NPNトランジスタQ4がオンとなり、NPNトランジスタQ1がオフとなる。NPNトランジスタQ1がオフなのでNPNトランジスタQ2もオフとなる。よって、電流ミラー回路を構成するPNPトランジスタQ5とPNPトランジスタQ6は共にオフとなる。
<< In case of Va> VM >> (IO × Rf is larger than the limit voltage)
The NPN transistor Q4 is turned on and the NPN transistor Q1 is turned off. Since the NPN transistor Q1 is off, the NPN transistor Q2 is also off. Therefore, both the PNP transistor Q5 and the PNP transistor Q6 constituting the current mirror circuit are turned off.
また、PNPトランジスタQ6がオフなので、NPNトランジスタQ7のコレクタに電流が供給されなくなり、電流ミラー回路を構成するNPNトランジスタQ7とNPNトランジスタQ8も共にオフとなる。よって、コンデンサC1は定電流I3で充電されb点の電圧(以下Vbとする)はVREFより高くなる。 Further, since the PNP transistor Q6 is off, no current is supplied to the collector of the NPN transistor Q7, and both the NPN transistor Q7 and the NPN transistor Q8 constituting the current mirror circuit are also turned off. Therefore, the capacitor C1 is charged with the constant current I3, and the voltage at the point b (hereinafter referred to as Vb) becomes higher than VREF.
VREF<Vbなので、NPNトランジスタQ9がオフとなり、NPNトランジスタQ10がオンとなる。そして、NPNトランジスタQ10がオンすることによって、NPNトランジスタQ11のコレクタに電流が供給されるので、電流ミラー回路を構成するNPNトランジスタQ11とNPNトランジスタQ12は共にオンとなる。NPNトランジスタQ11とNPNトランジスタQ12のトランジスタサイズ比が等しいとすると、NPNトランジスタQ12はNPNトランジスタQ11のコレクタ電流と等倍のコレクタ電流を流そうとする。そのため、NPNトランジスタQ13のベースには電流が供給されなくなり、NPNトランジスタQ13はオフとなる。
よって、VOUTは定電流I6によってハイレベル(以下「H」とする)になる。
Since VREF <Vb, the NPN transistor Q9 is turned off and the NPN transistor Q10 is turned on. Since the current is supplied to the collector of the NPN transistor Q11 when the NPN transistor Q10 is turned on, both the NPN transistor Q11 and the NPN transistor Q12 constituting the current mirror circuit are turned on. Assuming that the transistor size ratio between the NPN transistor Q11 and the NPN transistor Q12 is equal, the NPN transistor Q12 attempts to flow a collector current that is equal to the collector current of the NPN transistor Q11. Therefore, no current is supplied to the base of the NPN transistor Q13, and the NPN transistor Q13 is turned off.
Therefore, VOUT becomes high level (hereinafter referred to as “H”) by the constant current I6.
このVOUTは、制御回路110に出力される。そして制御回路110は、VOUTが「H」となった場合に、ソース側トランジスタをオフにすることによって、駆動コイル216への駆動電流の供給を停止させる。
This VOUT is output to the control circuit 110. The control circuit 110 stops the supply of the drive current to the
===モータ駆動用集積回路の動作===
次に、図1および図3を用いて、本発明にかかるモータ駆動用集積回路の動作について説明する。図3は、出力トランジスタにおける動作について説明するための図である。
=== Operation of Motor Driven Integrated Circuit ===
Next, the operation of the motor driving integrated circuit according to the present invention will be described with reference to FIGS. FIG. 3 is a diagram for explaining the operation of the output transistor.
モータが回転したときの磁極の変化に応じて、ホール素子210から、ロータの回転位置に応じた正弦波と、当該正弦波と逆相の正弦波がホールアンプ106に出力される。この正弦波は、ホールアンプ106によって、後段の制御回路110においてロジック処理が可能となるまで増幅される。
A sine wave corresponding to the rotational position of the rotor and a sine wave having a phase opposite to that of the sine wave are output from the
制御回路110は、ホールアンプ106からの出力に基づいたロジック処理を行う。そして、遅延回路112、114、プリドライバ118、120、及びPRE1端子、PRE2端子を介することによって、PNPトランジスタ122、126、NMOS212、214を選択的にオン/オフさせる。
The control circuit 110 performs logic processing based on the output from the
PNPトランジスタ122とNMOS214がオンとなり、PNPトランジスタ126とNMOS212がオフとなる場合には、図3の実線で示すVCC端子→抵抗Rf→VM端子→NPNトランジスタ124→OUT1端子→駆動コイル216→OUT2端子→NMOS214→接地GNDの径路の電流が流れる。
When the
一方、PNPトランジスタ126とNMOS212がオンとなり、PNPトランジスタ122とNMOS214がオフとなる場合には、図3の一点鎖線で示すVCC端子→抵抗Rf→VM端子→NPNトランジスタ128→OUT2端子→駆動コイル216→OUT1端子→NMOS212→接地GNDの径路の電流が流れる。
On the other hand, when the
このように駆動コイル216に流れる電流を切り替えることによって、モータが駆動することになる。また、電流の径路にかかわらず、抵抗Rfには電流が流れることになる。
The motor is driven by switching the current flowing through the
ここで、PNPトランジスタ122のコレクタ−エミッタ間電圧をVCE2とし、NPNトランジスタ124のコレクタ−エミッタ間電圧をVCE1、ベース−エミッタ間電圧をVBE1とすると、PNPトランジスタ122、NPNトランジスタ124がオンしたときのOUT1端子に印加される電圧は、VCC−(VCE2+VBE1)となる。
Here, when the collector-emitter voltage of the
また、抵抗Rfによる電圧低下をVRとすると、実線の径路の電流が流れることによるOUT1端子の電圧はVCC−(VR+VCE1)となる。 When the voltage drop due to the resistor Rf is VR, the voltage at the OUT1 terminal due to the flow of the solid line path is VCC− (VR + VCE1).
したがって、(VCE2+VBE1)>(VR+VCE1)を満たせば、抵抗RfをVCC端子とVM端子間に接続しても、OUT1端子に印加される電圧は変化しないということになる。さらに、本発明のモータ駆動用集積回路では、この抵抗RfをICの外部でVCC端子とVM端子間に接続しているので、発熱をICの内部とICの外部で分散させることができる。なお、ソース側トランジスタとして、例えばダーリントン接続のトランジスタを使用してもよい。この場合でも、VCC端子とVM端子間に抵抗Rfを外部接続することによって発熱を分散させることができる。 Therefore, if (VCE2 + VBE1)> (VR + VCE1) is satisfied, even if the resistor Rf is connected between the VCC terminal and the VM terminal, the voltage applied to the OUT1 terminal does not change. Furthermore, in the motor drive integrated circuit of the present invention, since the resistor Rf is connected between the VCC terminal and the VM terminal outside the IC, heat generation can be dispersed inside the IC and outside the IC. As the source side transistor, for example, a Darlington connection transistor may be used. Even in this case, the heat generation can be dispersed by externally connecting the resistor Rf between the VCC terminal and the VM terminal.
本発明のモータ駆動用集積回路では、シンク側トランジスタのNMOS212、214を外付けにしているので、IC内の発熱をさらに低減させることができる。
In the motor driving integrated circuit according to the present invention, since the
また、制御回路110は、発振回路116から出力されるPWM制御の基準周波数に基づいて、駆動コイル216の一方のシンク側トランジスタがオンしている期間に、他方のソース側トランジスタを間欠的にオンさせるPWM制御を行う。
Further, the control circuit 110 intermittently turns on the other source side transistor during the period when one sink side transistor of the
さらに、制御回路110は、電流制限回路108から「H」のVOUTが出力された場合にソース側トランジスタをオフすることによって、駆動電流の供給を停止させる。
Further, the control circuit 110 stops the supply of the drive current by turning off the source-side transistor when “H” VOUT is output from the current limiting
PWM制御や電流制限を行う場合、例えば図3の実線の径路の電流が流れている状態で、PNPトランジスタ122およびNPNトランジスタ124がオフになる。
When performing PWM control or current limiting, for example, the
図3の実線の径路の電流が流れている状態で、NPNトランジスタ124がオフになると、コイルLは同じ方向に電流を流し続けようとするため、図3の破線で示す駆動コイル216→OUT2端子→NMOS214→接地GND→NMOS212の寄生ダイオード(不図示)→OUT1端子→駆動コイル216の径路の回生電流が流れる。
If the current of the path of the solid line in FIG. 3 is flowing and the
なお、MOSFETでは、プロセス上ドレイン−ソース間に寄生ダイオードが形成されている。 In the MOSFET, a parasitic diode is formed between the drain and the source in the process.
この回生電流が流れることによって、OUT1端子の電圧は、接地GNDよりNMOS212の寄生ダイオードの順方向電圧分だけ低い電圧となる。しかし、本発明のモータ駆動用集積回路では、回生電流の径路をICの外部に設けているため、この負電流が流れることによる影響を受けない、もしくは最小限にすることができる。よって、ICに負電流の対策回路を設けることやレイアウトを工夫することが不要になる。
As the regenerative current flows, the voltage at the OUT1 terminal becomes lower than the ground GND by the forward voltage of the parasitic diode of the
===その他の実施の形態===
本発明のモータ駆動用集積回路は3相モータにも適用することができる。3相モータでは、各相の駆動コイルにソース側トランジスタとシンク側トランジスタがそれぞれ接続されている。3相モータの場合、3相のソース側トランジスタをICに内蔵し、3相のシンク側トランジスタを外付けにする。
また、3相モータの場合も、各相のソース側トランジスタをVCCラインとVMラインに接続されたインバーテッドダーリントン接続のバイポーラトランジスタで構成し、VCCラインとVMラインとの間に抵抗Rfを接続することができる。
=== Other Embodiments ===
The motor driving integrated circuit of the present invention can also be applied to a three-phase motor. In the three-phase motor, a source-side transistor and a sink-side transistor are connected to each phase drive coil. In the case of a three-phase motor, a three-phase source-side transistor is built in the IC, and a three-phase sink-side transistor is externally attached.
Also in the case of a three-phase motor, the source side transistor of each phase is composed of an inverted Darlington-connected bipolar transistor connected to the VCC line and the VM line, and a resistor Rf is connected between the VCC line and the VM line. be able to.
そして、3相モータをPWM制御する場合、例えばある相のシンク側トランジスタがオンしている期間に、他の相のソース側トランジスタを、間欠的にオン/オフさせることによって、シンク側トランジスタ間で電流を回生させる。
また、電流制限時にはソース側トランジスタをオフにする。
このように、3相モータにおいても、単相モータのときと同様にシンク側トランジスタを外付けにすることによって、部品点数と発熱量を改善することができる。
When PWM control is performed on a three-phase motor, for example, by intermittently turning on / off the source-side transistor of another phase during a period when the sink-side transistor of a certain phase is on, between the sink-side transistors. Regenerate current.
In addition, when the current is limited, the source side transistor is turned off.
As described above, in the three-phase motor, the number of parts and the amount of heat generation can be improved by externally attaching the sink side transistor as in the case of the single-phase motor.
以上、説明したように、本発明のモータ駆動用集積回路は、ソース側トランジスタをICに内蔵し、シンク側トランジスタを外付けにしているので、全てを外付け、または全てを内蔵としたときの、部品点数と発熱量の問題を改善することができ、例えばドーナツ型基盤404上に実装することが可能となる。なお、シンク側トランジスタを外付けにしているので、シンク側トランジスタ間に回生電流が流れることによって発生する負電流の影響を受けない、もしくは最小限にすることができる。従って、負電流の対策回路を設けることやレイアウトを工夫することが不要になる。
As described above, the integrated circuit for driving the motor according to the present invention includes the source side transistor in the IC and the sink side transistor externally. The problem of the number of parts and the amount of heat generation can be improved, and for example, mounting on the donut-shaped
また、ソース側トランジスタをダーリントン接続とすることによってVCCラインとVMラインとの間に、抵抗Rfを外部接続することができ、発熱をICの外部に分散させることができる。特に、ソース側トランジスタを、インバーテッドダーリントン接続のPNPトランジスタ122とNPNトランジスタ124、およびPNPトランジスタ126、NPNトランジスタ128とすることによって、低い制御電圧でオン/オフの制御を行うことができ、またhfeを大きくすることができる。
Further, by making the source side transistor a Darlington connection, the resistor Rf can be externally connected between the VCC line and the VM line, and heat generation can be dispersed outside the IC. In particular, when the source side transistors are the inverted Darlington-connected
その上、抵抗Rfにおける電圧降下VRが(VCE2+VBE1)>(VR+VCE1)を満たす、抵抗RfをVCCラインとVMライン間に接続した場合、コイル216に印加される電圧が低下することなく、IC内の発熱を低減させることができる。
In addition, when the resistor Rf is connected between the VCC line and the VM line where the voltage drop VR in the resistor Rf satisfies (VCE2 + VBE1)> (VR + VCE1), the voltage applied to the
さらに、電流制限回路108の電圧検知用の抵抗を抵抗Rfとすることで部品数が増加することなく、IC内の発熱を低減させることとができる。
Furthermore, by using the resistor Rf as the voltage detection resistor of the current limiting
また、シンク側トランジスタ間で電流を回生させるPWM制御を行うモータ駆動用集積回路に対して、効果的に負電流の影響を受けなくすることができる。 In addition, the motor driving integrated circuit that performs PWM control for regenerating current between the sink-side transistors can be effectively unaffected by negative current.
シンク側トランジスタを外付のNMOS212、NMOS214とすることで、低飽和電圧(低オン抵抗)で、かつ低コストとすることができる。
By using the
以上、本実施の形態について、その実施の形態に基づき具体的に説明したが、これに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。 As described above, the present embodiment has been specifically described based on the embodiment. However, the present embodiment is not limited to this, and various modifications can be made without departing from the scope of the present embodiment.
100 モータ駆動用集積回路
102 基準電圧発生回路
104 定電圧発生回路
106 ホールアンプ
108 電流制限回路
110 制御回路
112、114 遅延回路
116 発信回路
118、120 プリドライバ
122、126 PNPトランジスタ
124、128、130 NPNトランジスタ
200 VCC電源
202、206、208 コンデンサ
210 ホール素子
212、214 N型MOSFET
216 駆動コイル
Rf センシング抵抗
DESCRIPTION OF
216 Driving coil Rf Sensing resistance
Claims (7)
前記複数の第1端子を介して前記駆動コイルへ電流を吐出する複数のソース側トランジスタと、
前記駆動コイルから電流を吸い込む複数の外部シンク側トランジスタの制御電極が接続される複数の第2端子と、
前記駆動コイルに異なる方向の電流を供給するために、前記複数のソース側トランジスタ及び前記複数の外部シンク側トランジスタを選択的に動作させる制御回路と、
を備えたことを特徴とするモータ駆動用集積回路。 A plurality of first terminals to which the drive coil is connected;
A plurality of source side transistors for discharging current to the drive coil via the plurality of first terminals;
A plurality of second terminals to which control electrodes of a plurality of external sink-side transistors that draw current from the drive coil are connected;
To provide different directions of current to the driving coil, and a control circuit for the plurality of source-side transistor and the plurality of external sink side transistor selectively operated,
Motor driving integrated circuit, wherein the kite comprising a.
各々がダーリントン接続される第1トランジスタ及び第2トランジスタからなり、前記複数の第1端子を介して前記駆動コイルへ電流を吐出する複数のソース側トランジスタと、
前記駆動コイルから電流を吸い込む複数の外部シンク側トランジスタの制御電極が接続される複数の第2端子と、
前記駆動コイルに異なる方向の電流を供給するために、前記複数のソース側トランジスタ及び前記複数の外部シンク側トランジスタを選択的に動作させる制御回路と、
前記第1トランジスタと接続される第1電源ラインと、
前記第2トランジスタと接続される、前記第1電源ラインの電圧値より低い電圧値の第2電源ラインと、
前記第1電源ラインと接続されるとともに、外部接続される放熱抵抗の一端と接続される第1電源端子と、
前記第2電源ラインと接続されるとともに、前記放熱抵抗の他端と接続される第2電源端子と、
を備えたことを特徴とするモータ駆動用集積回路。 A plurality of first terminals to which the drive coil is connected;
A plurality of source side transistors each comprising a first transistor and a second transistor connected in Darlington, and discharging current to the drive coil via the plurality of first terminals;
A plurality of second terminals to which control electrodes of a plurality of external sink-side transistors that draw current from the drive coil are connected;
A control circuit for selectively operating the plurality of source-side transistors and the plurality of external sink-side transistors to supply currents in different directions to the drive coil;
A first power line connected to the first transistor;
A second power line connected to the second transistor and having a voltage value lower than the voltage value of the first power line;
A first power supply terminal connected to the first power supply line and connected to one end of a heat radiation resistor connected externally;
A second power supply terminal connected to the second power supply line and connected to the other end of the heat radiation resistor;
Features and to makes the chromophore at the distal end over data driving integrated circuit further comprising a.
ことを特徴とする請求項2又は3に記載のモータ駆動用集積回路。 Resistance of the heat dissipation resistor, claim 2 also characterized in that the voltage between the first transistor and the second transistor is a larger value than the voltage between the radiating resistor and the second transistor 4 is an integrated circuit for driving a motor according to 3;
前記制御回路は、
前記電流制限回路から出力される前記信号に基づいて、前記ソース側トランジスタの動作を停止させる、ことを特徴とする請求項2乃至4の何れかに記載のモータ駆動用集積回路。 It detects that voltage generated in the discharge thermal resistance exceeds a predetermined voltage, a current limit circuit, which outputs a signal for stopping the operation of the source side transistor,
The control circuit includes:
Based on the signal output from the current limiting circuit stops the operation of the source side transistor, that the motor driving integrated circuit according to any one of claims 2 to 4, characterized in.
選択された前記外部シンク側トランジスタが動作している期間、選択された前記ソース側トランジスタを間欠的に動作させる、ことを特徴とする請求項1乃至5の何れかに記載のモータ駆動用集積回路。 The control circuit includes:
6. The integrated circuit for driving a motor according to claim 1, wherein the selected source-side transistor is intermittently operated while the selected external sink-side transistor is operating. .
ことを特徴とする請求項1乃至6の何れかに記載のモータ駆動用集積回路。 The external sink side transistor is an N-channel MOSFET.
The motor drive integrated circuit according to claim 1, wherein the motor drive integrated circuit is according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005045872A JP4771303B2 (en) | 2005-02-22 | 2005-02-22 | Integrated circuit for motor drive |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005045872A JP4771303B2 (en) | 2005-02-22 | 2005-02-22 | Integrated circuit for motor drive |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006237726A JP2006237726A (en) | 2006-09-07 |
JP4771303B2 true JP4771303B2 (en) | 2011-09-14 |
Family
ID=37044938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005045872A Expired - Fee Related JP4771303B2 (en) | 2005-02-22 | 2005-02-22 | Integrated circuit for motor drive |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4771303B2 (en) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5087376B2 (en) * | 2007-11-28 | 2012-12-05 | オンセミコンダクター・トレーディング・リミテッド | Motor drive circuit, fan motor, electronic device, and notebook personal computer |
GB2469135B (en) | 2009-04-04 | 2013-11-06 | Dyson Technology Ltd | Power tuning an electric system |
GB2469144B (en) | 2009-04-04 | 2014-11-05 | Dyson Technology Ltd | Control of an electric machine |
GB2469131B (en) | 2009-04-04 | 2014-04-23 | Dyson Technology Ltd | Control of an electric machine |
GB2469132B (en) | 2009-04-04 | 2014-01-29 | Dyson Technology Ltd | Control of an electric machine |
GB2469142B (en) | 2009-04-04 | 2014-04-23 | Dyson Technology Ltd | High-speed electric system |
GB2469137B (en) | 2009-04-04 | 2014-06-04 | Dyson Technology Ltd | Control of an electric machine |
GB2469138B (en) | 2009-04-04 | 2014-04-30 | Dyson Technology Ltd | Constant-power electric system |
GB2469140B (en) | 2009-04-04 | 2013-12-11 | Dyson Technology Ltd | Control of an electric machine |
GB2469126B (en) | 2009-04-04 | 2013-11-06 | Dyson Technology Ltd | Control of an electric machine |
GB2469129B (en) | 2009-04-04 | 2013-12-11 | Dyson Technology Ltd | Current controller for an electric machine |
GB2469143B (en) | 2009-04-04 | 2014-03-12 | Dyson Technology Ltd | Control of a permanent-magnet machine |
JP6104532B2 (en) | 2012-07-23 | 2017-03-29 | ラピスセミコンダクタ株式会社 | Semiconductor device, drive mechanism, and motor drive control method |
KR101367679B1 (en) * | 2012-09-06 | 2014-02-27 | 삼성전기주식회사 | Driving apparatus for motor |
CN106100505A (en) * | 2016-08-29 | 2016-11-09 | 中山英达思迅智能科技有限公司 | The inverter control circuit driven for ac synchronous motor |
CN113359881A (en) * | 2021-06-04 | 2021-09-07 | 李红双 | Double-capacity water tank teaching equipment |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0688180U (en) * | 1993-05-27 | 1994-12-22 | 株式会社三協精機製作所 | Small DC motor |
JP3438976B2 (en) * | 1994-12-27 | 2003-08-18 | 三洋電機株式会社 | Motor drive integrated circuit |
JP4160208B2 (en) * | 1999-06-30 | 2008-10-01 | 東芝デジタルメディアエンジニアリング株式会社 | Semiconductor integrated circuit |
JP4660932B2 (en) * | 2001-01-26 | 2011-03-30 | パナソニック株式会社 | Motor drive device |
-
2005
- 2005-02-22 JP JP2005045872A patent/JP4771303B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006237726A (en) | 2006-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4771303B2 (en) | Integrated circuit for motor drive | |
US7684682B2 (en) | Fan circuit with a fan speed control circuit | |
JP2000134972A (en) | Brushless dc motor assembly control circuit | |
JP4926468B2 (en) | Electrostatic breakdown protection circuit and semiconductor integrated circuit device having the same | |
JP2006271048A (en) | Motor driving device | |
JP2007068347A (en) | Motor speed control circuit | |
JP3940719B2 (en) | Fan speed control circuit | |
JP2009044304A (en) | Semiconductor element controller | |
JP2004072276A (en) | D-class amplifier | |
CN102195624B (en) | Sensor output IC and sensor device | |
US20090021201A1 (en) | Constant-current and constant-voltage driving circuit of dcbl fan motor with low acoustic noise and controllable speed | |
JP4821394B2 (en) | Semiconductor device drive circuit | |
JP4557082B2 (en) | Driving transistor control circuit | |
US11387753B2 (en) | Semiconductor integrated circuit, semiconductor integrated circuit device, and motor-drive control system | |
JP2004032619A (en) | Operational amplifier circuit | |
JP6011454B2 (en) | Load drive circuit | |
JP3834480B2 (en) | Clamp circuit and input interface circuit | |
US12009822B2 (en) | Semiconductor device | |
US20100237818A1 (en) | Driving circuit for brushless motor using hall element | |
JP2005201665A (en) | Voltage detection circuit | |
JP2004104642A (en) | Transistor output circuit, semiconductor device including transistor output circuit, and switching power supply provided the transistor output circuit | |
JP2010233305A (en) | Motor controller | |
JP2006288057A (en) | Motor drive device | |
JP2005020714A (en) | Inverse circulation protection circuit | |
JP2010029054A (en) | Motor drive integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110613 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |