JP4770119B2

JP4770119B2 - MOS type semiconductor device and ignition device provided with the same

Info

Publication number: JP4770119B2
Application number: JP2004044706A
Authority: JP
Inventors: 幸治安藤; 元男山口; 裕戸松
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2004-02-20
Filing date: 2004-02-20
Publication date: 2011-09-14
Anticipated expiration: 2024-02-20
Also published as: JP2005236113A

Description

本発明は、ＭＯＳ型のパワー素子からなるメインセルと共に電流検出セル（以下、センスセルという）が備えられたスイッチ回路およびそれを用いた点火装置に関するものである。 The present invention relates to a switch circuit provided with a current detection cell (hereinafter referred to as a sense cell) together with a main cell composed of a MOS type power element, and an ignition device using the switch circuit.

従来、ＩＧＢＴやＭＯＳＦＥＴ等のパワー素子からなるメインセルに流れる電流量を検出するために、電流検出素子からなるセンスセルをメインセルと共に形成した半導体装置が知られている（例えば、特許文献１参照）。この半導体装置では、複数のトランジスタセルを有するパワー素子の一部のトランジスタセルの陰極を独立させ、電流検出端子として用いることでセンスセルを形成している。 2. Description of the Related Art Conventionally, a semiconductor device is known in which a sense cell including a current detection element is formed together with a main cell in order to detect the amount of current flowing through the main cell including a power element such as an IGBT or a MOSFET (see, for example, Patent Document 1). . In this semiconductor device, a sense cell is formed by using the cathode of some transistor cells of a power element having a plurality of transistor cells as an independent current detection terminal.

この構造では、電流はメインセルの陰極と電流検出セルにおける電流検出端子に分流され、その電流比は、各々の電極に接続されたトランジスタセルの面積比で決定されたものとなる。このため、大きな許容電力を有するシャント抵抗を用いなくても、電流検出端子に流れる微小電流（以下、センス電流という）をモニタすることで、メインセルに流れる大電流（以下、メイン電流という）の値を推定することができる。
特開平５−３１５８５２号公報 In this structure, the current is shunted to the cathode of the main cell and the current detection terminal of the current detection cell, and the current ratio is determined by the area ratio of the transistor cell connected to each electrode. Therefore, even if a shunt resistor having a large allowable power is not used, a large current (hereinafter referred to as main current) flowing through the main cell can be monitored by monitoring a minute current (hereinafter referred to as sense current) flowing through the current detection terminal. The value can be estimated.
Japanese Patent Laid-Open No. 5-315852

本発明者らは、上記のように、メインセルとセンスセルとを備えた半導体装置において、センスセル側のエミッタ端子に電流検出用抵抗を備え、この電流検出用抵抗に流れる電流値に基づいてセンスセルに流れる微小電流をモニタする構成を考え出した。この半導体装置の等価回路を図６に示す。 As described above, the present inventors provide a current detecting resistor in the emitter terminal on the sense cell side in a semiconductor device including a main cell and a sense cell, and the sense cell is based on the value of the current flowing through the current detecting resistor. We have devised a configuration to monitor the flowing minute current. An equivalent circuit of this semiconductor device is shown in FIG.

この図に示される半導体装置では、メインセルおよびセンスセルのパワー素子としてＩＧＢＴが備えられている。この半導体装置におけるメインセルおよびセンスセルにおける各ＩＧＢＴのゲートに所望のゲート電圧ＶＧを印加することで、各ＩＧＢＴをオンさせ、これら各ＩＧＢＴのコレクタに接続される負荷への電流供給を行うようになっている。 In the semiconductor device shown in this figure, an IGBT is provided as a power element of the main cell and the sense cell. By applying a desired gate voltage VG to the gate of each IGBT in the main cell and the sense cell in this semiconductor device, each IGBT is turned on, and current is supplied to a load connected to the collector of each IGBT. ing.

そして、センスセルのエミッタに接続した電流検出用抵抗の両端電圧を図示しない制御回路にフィードバックすることで、メインセル側のＩＧＢＴに流れる電流（以下、メイン電流という）を検出し、メイン電流を所望の値に一定に制御すべく、センス電流が期待する値と異なっている場合には、制御回路側でゲート電圧を調整している。例えば、センス電流が期待する値よりも大きかった場合には、制御回路側でゲート電圧を小さくすることで、センス電流を低下させ、それに応じてメイン電流を低下させることで、メイン電流が所望の値となるようにされる。 Then, by feeding back the voltage across the current detection resistor connected to the emitter of the sense cell to a control circuit (not shown), the current flowing through the IGBT on the main cell side (hereinafter referred to as the main current) is detected, and the main current is set to a desired value. If the sense current is different from the expected value, the gate voltage is adjusted on the control circuit side so that the value is controlled to be constant. For example, if the sense current is larger than expected, the gate current is decreased on the control circuit side to decrease the sense current, and the main current is decreased accordingly. To be a value.

このような制御形態としたところ、発振現象が生じることが確認された。この発振現象とは、センス電流が期待する値よりも大きかったからゲート電圧を低下させたところ、ＩＧＢＴがオフされてしまい、再度、ゲート電圧を印加してＩＧＢＴをオンさせたが、またセンス電流が期待する値よりも大きくなってしまって、さらに同じ動作を繰り返さなければならなくなる現象をいう。 When such a control mode was adopted, it was confirmed that an oscillation phenomenon occurred. This oscillation phenomenon means that when the gate voltage was lowered because the sense current was larger than expected, the IGBT was turned off, and the gate voltage was applied again to turn on the IGBT. This is a phenomenon that becomes larger than the expected value and the same operation must be repeated.

このような現象の発生原因を解明すべく、本発明者らは以下のようにセンス電流についての検討を行った。 In order to elucidate the cause of the occurrence of such a phenomenon, the present inventors examined the sense current as follows.

メインセルとセンスセルが同じ構成のＩＧＢＴである場合、全く同じ動作を行うのであれば、メインセルとセンスセルの面積比通りにセンス電流が流れることになる。 When the main cell and the sense cell are IGBTs having the same configuration, if the same operation is performed, a sense current flows according to the area ratio of the main cell and the sense cell.

しかしながら、センスセルのＩＧＢＴのエミッタに電流検出用抵抗を入れていることから、この電流検出用抵抗での電圧ドロップ分となるΔＶだけ高くなる。このΔＶは、センス電流の電流値をＩｓ、電流検出用抵抗の抵抗値をＲとすると、ΔＶ＝Ｉｓ×Ｒとなる。 However, since the current detection resistor is inserted in the emitter of the IGBT of the sense cell, the voltage is increased by ΔV corresponding to the voltage drop at the current detection resistor. This ΔV is ΔV = Is × R, where Is is the current value of the sense current and R is the resistance value of the current detection resistor.

つまり、センスセル側のＩＧＢＴは、メインセル側のＩＧＢＴに対して、ΔＶ（＝Ｉｓ×Ｒ）だけエミッタ電圧が高い状態で動作している。このような状況がセンス電流に及ぼす影響が、ゲート電圧ＶＧの大きさに応じて変化してしまうため、センス電流がゲート電圧特性を持ってしまうと考えられる。 That is, the IGBT on the sense cell side operates with a higher emitter voltage by ΔV (= Is × R) than the IGBT on the main cell side. Since the influence of such a situation on the sense current changes depending on the magnitude of the gate voltage VG, it is considered that the sense current has a gate voltage characteristic.

このため、本発明者らは、何故、センス電流がゲート電圧特性を持ってしまうのかについて鋭意検討を行ったところ、以下のような結論が得られた。これについて、ＶＧ−Ｉｓ特性に加え、ＩＧＢＴの基本電気特性であるＶＣＥ−ＩＣＥ電流密度特性、ＶＧＥ−ＩＣＥ電流密度特性を用いて説明する。 For this reason, the present inventors conducted extensive studies on why the sense current has a gate voltage characteristic, and the following conclusions were obtained. This will be described using a VCE-ICE current density characteristic and a VGE-ICE current density characteristic, which are basic electrical characteristics of the IGBT, in addition to the VG-Is characteristic.

まず、ゲート電圧ＶＧが十分に高い時と低い時とで、センス電流密度がΔＶによりどのように変化するかについて考察を行った。これについて、図７〜図８を参照して説明する。 First, it was examined how the sense current density changes depending on ΔV when the gate voltage VG is sufficiently high and low. This will be described with reference to FIGS.

図７は、ゲート電圧ＶＧに対するセンス電流Ｉｓの特性を示す図（ＶＧ−Ｉｓ特性図）、図８（ａ）は、ＩＧＢＴにおけるコレクタ−エミッタ間電圧ＶＣＥに対するコレクタ−エミッタ間電流ＩＣＥの電流密度の特性を示した図（ＶＣＥ−ＩＣＥ電流密度特性図）、図８（ｂ）は、ＩＧＢＴにおけるゲート−エミッタ間電圧ＶＧＥに対するコレクタ−エミッタ間電流ＩＣＥの電流密度の特性を示した図（ＶＧＥ−ＩＣＥ電流密度特性図）である。 Figure 7 is a diagram showing characteristics of the sense current Is against the gate voltage V G (VG-Is characteristic diagram), and FIG. 8 (a), the collector of the IGBT - Collector for emitter voltage VCE - emitter current ICE of the current FIG. 8B is a diagram showing the characteristics of the density (VCE-ICE current density characteristics diagram), and FIG. 8B is a diagram showing the characteristics of the current density of the collector-emitter current ICE with respect to the gate-emitter voltage VGE in the IGBT (VGE). -ICE current density characteristic diagram).

なお、各特性図は、メインセルにおけるＩＧＢＴのコレクタ−エミッタ間電流ＩＣＥは一定、センスセルにおけるＩＧＢＴのコレクタ−エミッタ間電圧ＶＣＥｓ、ゲート−エミッタ間電圧ＶＧＥｓは、メインセルのＩＧＢＴのコレクタ−エミッタ間電圧ＶＣＥｍ、ゲート−エミッタ間電圧ＶＧＥｍに対してΔＶ低い電圧で動作しているということを前提条件としている。 Each characteristic diagram shows that the collector-emitter current ICE of the IGBT in the main cell is constant, the collector-emitter voltage VCEs of the IGBT in the sense cell, and the gate-emitter voltage VGEs are the collector-emitter voltage of the IGBT of the main cell. The precondition is that the circuit operates at a voltage lower by ΔV than VCEm and the gate-emitter voltage VGEm.

＜ゲート電圧ＶＧが十分高い時＞
ゲート電圧ＶＧが十分に高い場合には、ＩＧＢＴが飽和領域で動作する。このときには、図７に示すセンス電流特性から分かるように、センス電流の変化が、一定となっている。その為、ゲート−エミッタ間電圧ＶＧＥが少し変化してもセンス電流はほとんど影響しないことが判る。 <When gate voltage VG is sufficiently high>
When the gate voltage VG is sufficiently high, the IGBT operates in the saturation region. At this time, as can be seen from the sense current characteristics shown in FIG. 7, the change in the sense current is constant. Therefore, it can be seen that even if the gate-emitter voltage VGE slightly changes, the sense current has little influence.

一方、図８（ａ）の特性図におけるＶＧ＝１０Ｖのときの特性値より、メインセルのＩＧＢＴのＶＣＥｍに対して、センスセルのＩＧＢＴのＶＣＥｓはΔＶだけ低い電圧で動作している。すなわち、飽和領域で動作している場合のＩＧＢＴのコレクタ−エミッタ間電圧ＶＣＥがメインセルのＩＧＢＴのＶＣＥｍであると考えると、メインセルのＩＧＢＴの電流密度に対して、センスセルのＩＧＢＴの電流密度の方が低くなる。 On the other hand, from the characteristic value when VG = 10 V in the characteristic diagram of FIG. 8A, the VCEs of the IGBT of the sense cell operate at a voltage lower by ΔV than the VCEm of the IGBT of the main cell. That is, assuming that the collector-emitter voltage VCE of the IGBT when operating in the saturation region is the VCEm of the IGBT of the main cell, the current density of the IGBT of the sense cell is smaller than the current density of the IGBT of the main cell. Will be lower.

つまり、ゲート電圧ＶＧが高い時は、ＶＣＥ−ＩＣＥの特性値の傾きとΔＶにより、センス素子の動作が決まる。なお、センスセルのＩＧＢＴは、エミッタの電位がメインセルのＩＧＢＴのエミッタの電位よりもΔＶだけ高くなっていることから、実際には、ＶＧ＝１０−ΔＶのときのＶＣＥ−ＩＣＥ電流密度特性を図８（ａ）中に示して動作点を示すのが正しいが、ゲート電圧ＶＧが十分に高いときにはΔＶの低下によるＶＣＥ−ＩＣＥ電流密度特性の変動は非常に小さなものであるため、ここでは近似的にＶＧ＝１０Ｖのときの特性値を用いてセンスセルのＩＧＢＴの電流密度を示している。 That is, when the gate voltage VG is high, the operation of the sense element is determined by the slope of the characteristic value of VCE-ICE and ΔV. In addition, since the potential of the emitter of the IGBT of the sense cell is higher than the potential of the emitter of the IGBT of the main cell by ΔV, actually, the VCE-ICE current density characteristic when VG = 10−ΔV is shown. 8 (a) shows the operating point correctly, but when the gate voltage VG is sufficiently high, the change in the VCE-ICE current density characteristic due to the decrease in ΔV is very small. The current density of the IGBT of the sense cell is shown using the characteristic value when VG = 10V.

＜ゲート電圧ＶＧが低い時＞
ゲート電圧ＶＧが低くなると、例えば、ゲート電圧ＶＧが３．５Ｖ程度まで低下した場合、ＩＧＢＴは非飽和領域で動作することになる。このときには、図７に示すセンス電流特性から分かるように、センス電流が高くなっていっている。このため、ゲート−エミッタ間電圧ＶＧＥが変化すると、メイン電流が一定であるにも関わらずセンス電流が変化してしまうのである。 <When gate voltage VG is low>
When the gate voltage VG decreases, for example, when the gate voltage VG decreases to about 3.5 V, the IGBT operates in a non-saturated region. At this time, as can be seen from the sense current characteristics shown in FIG. 7, the sense current is increasing. For this reason, when the gate-emitter voltage VGE changes, the sense current changes even though the main current is constant.

このようにゲート電圧ＶＧが低い状態では、メインセルにおけるＩＧＢＴに関しては、ゲート電圧ＶＧがそのままゲート−エミッタ間電圧ＶＧＥとなることから、メインセルの電流密度は、ゲート−エミッタ間電圧ＶＧＥが３．５Ｖのところになる。そして、図８（ａ）に示したＶＣＥ−ＩＣＥ電流密度特性におけるＶＧ＝３．５Ｖ特性値を見てみると、ほぼ、ＶＧ＝１０Ｖのときの電流密度と変わっていないことが判る。 As described above, when the gate voltage VG is low, the gate voltage VG remains as it is as the gate-emitter voltage VGE with respect to the IGBT in the main cell, so that the current density of the main cell is 3. It will be at 5V. Then, when looking at the VG = 3.5V characteristic value in the VCE-ICE current density characteristic shown in FIG. 8A, it can be seen that the current density is almost the same as when VG = 10V.

したがって、メインセルのＩＧＢＴに関しては、図８（ａ）におけるＶＣＥ＝３．５Ｖのときの電流密度に対応する、図８（ｂ）のＶＧＥ−ＩＣＥ電流密度特性中の電流密度の位置が、ＶＧが十分に高いときにおける動作点に対応する位置とほぼ一致することになる。このため、メインセルに関してはゲート電圧ＶＧが変動、つまりコレクタ−エミッタ間電圧ＶＣＥが変動しても、それによるコレクタ−エミッタ間電流ＩＣＥ（メイン電流）の変動が小さいと判る。 Therefore, regarding the IGBT of the main cell, the position of the current density in the VGE-ICE current density characteristic of FIG. 8B corresponding to the current density when VCE = 3.5 V in FIG. Substantially coincides with the position corresponding to the operating point when is sufficiently high. For this reason, regarding the main cell, even if the gate voltage VG fluctuates, that is, the collector-emitter voltage VCE fluctuates, it can be understood that the fluctuation of the collector-emitter current ICE (main current) due to the fluctuation is small.

一方、センスセルにおけるＩＧＢＴに関しては、ゲート電圧ＶＧが印加されるもののΔＶの影響により、ゲート−エミッタ間電圧ＶＧＥはＶＧ−ΔＶとなり、例えば、３．２Ｖ程度となる。このため、図８（ａ）に示したＶＣＥ−ＩＣＥ電流密度特性におけるＶＧ＝３．２Ｖ程度の特性値において、ＶＣＥ＝３．２Ｖとなる位置がセンスセルにおけるＩＧＢＴの電流密度となる。 On the other hand, regarding the IGBT in the sense cell, the gate-emitter voltage VGE becomes VG−ΔV due to the influence of ΔV although the gate voltage VG is applied, for example, about 3.2V. For this reason, in the characteristic value of about VG = 3.2 V in the VCE-ICE current density characteristic shown in FIG. 8A, the position where V CE = 3.2 V is the current density of the IGBT in the sense cell.

したがって、センスセルのＩＧＢＴに関しては、図８（ａ）におけるＶＣＥ＝３．２Ｖのときの電流密度に対応する、図８（ｂ）のＶＧＥ−ＩＣＥ電流密度特性中の動作点の位置が、ＶＧが十分に高いときにおける動作点に対応する位置よりも高い位置となる。 Therefore, regarding the IGBT of the sense cell, the position of the operating point in the VGE-ICE current density characteristic of FIG. 8B corresponding to the current density when VCE = 3.2 V in FIG. The position is higher than the position corresponding to the operating point when it is sufficiently high.

つまり、ゲート電圧ＶＧが低い時は、ＶＧＥ−ＩＣＥの特性値の傾きとΔＶにより、センス素子の電流密度が決まる。 That is, when the gate voltage VG is low, the current density of the sense element is determined by the slope of the characteristic value of VGE-ICE and ΔV.

このため、ゲート電圧ＶＧが十分高いときと比べ、ゲート電圧ＶＧが低くなると、センス電流の電流密度が高くなり、メイン電流が一定であるにも関わらず、センス電流が大きくなると考えられる。 For this reason, it is considered that when the gate voltage VG is lower than when the gate voltage VG is sufficiently high, the current density of the sense current increases and the sense current increases even though the main current is constant.

このような検討のように、ゲート電圧ＶＧが低くなるとセンス電流が高くなってしまう。このため、ゲート電圧ＶＧの低下に伴ってセンス電流が高くなったときに、メイン電流が高くなってしまったと制御回路が誤検出してしまい、制御回路側でゲート電圧ＶＧを更に低下させる制御を行ったために、上記のような発振現象が発生したと考えられる。 As described above, when the gate voltage VG decreases, the sense current increases. For this reason, when the sense current increases with a decrease in the gate voltage VG, the control circuit erroneously detects that the main current has increased, and the control circuit side performs control to further decrease the gate voltage VG. As a result, the above-mentioned oscillation phenomenon is considered to have occurred.

そして、センス電流がゲート電圧特性を持ったものとなることから、真にメイン電流の大きさと比例した値とならなくなり、センス電流に基づいて正確なメイン電流の値を検出することができず、メイン電流の検出するに当り高い検出精度が得られなくなってしまう。 And since the sense current has a gate voltage characteristic, it is not a value that is truly proportional to the magnitude of the main current, and an accurate value of the main current cannot be detected based on the sense current, When detecting the main current, high detection accuracy cannot be obtained.

本発明は上記点に鑑みて、発振現象を防止できるＭＯＳ型半導体装置およびそれを用いた点火装置を提供することを目的とする。また、メイン電流の検出精度を高くできるＭＯＳ型半導体装置およびそれを用いた点火装置を提供することを他の目的とする。 An object of the present invention is to provide a MOS type semiconductor device capable of preventing an oscillation phenomenon and an ignition device using the same. Another object of the present invention is to provide a MOS type semiconductor device capable of increasing the detection accuracy of the main current and an ignition device using the same.

本発明者らは、上記検討に基づき、センス電流がゲート電圧特性を持つ理由が、ＶＣＥ−ＩＣＥ電流密度特性の傾きと、ＶＧＥ−ＩＣＥ電流密度特性の傾きとに差があるためであると結論付け、これらの差を無くす、もしくは小さくすれば、センス電流のゲート電圧特性を抑制できると考えた。 Based on the above examination, the present inventors conclude that the reason why the sense current has the gate voltage characteristic is that there is a difference between the slope of the VCE-ICE current density characteristic and the slope of the VGE-ICE current density characteristic. In addition, it was considered that the gate voltage characteristics of the sense current can be suppressed if these differences are eliminated or reduced.

そこで、上記目的を達成するため、請求項１に記載の発明では、半導体基板（２１）に、ゲート電圧を印加することによってエミッタ−コレクタ間電流を流すように構成されるＭＯＳ型のパワー素子からなるメインセルを備えていると共に、パワー素子と同じＭＯＳ型の素子からなるセンスセルとを形成しており、さらに、センスセルにおけるエミッタ−コレクタ間に流れるセンス電流を流す電流検出用抵抗（６）が備えられた半導体装置であって、メインセルおよびセンスセルは、半導体基板（２１）に形成された第１導電型のドリフト層（２２）と、ドリフト層内において複数個所定の方向に伸びるように設けられた第２導電型のボディ層（２３）と、ボディ層内においてボディ層それぞれに複数個離間するように形成された第１導電型のエミッタ層（２４）とを備えて構成されており、メインセルとセンスセルとでは、ボディ層の長手方向におけるエミッタ層の長さが異なり、ボディ層の長手方向における該ボディ層の長さに対するエミッタ層の長さの割合が、メインセルの方がセンサセルよりも大きく設定され、パワー素子のコレクタ−エミッタ間電流一定時の、ゲート−エミッタ間の電圧とセンス素子のコレクタ−エミッタ間電流の電気特性に関して、パワー素子のゲート−エミッタ間電圧の最大値として予め決められている定格最大電圧時のセンス電流に対して、ゲート−エミッタ間電圧を変動させた時のセンス電流の変化が、±５％以内であることを特徴としている。 Accordingly, in order to achieve the above object, the invention according to claim 1 is based on a MOS type power element configured to flow an emitter-collector current to the semiconductor substrate (21) by applying a gate voltage. And a sense cell made of the same MOS type element as the power element, and further includes a current detection resistor (6) for flowing a sense current flowing between the emitter and collector in the sense cell. In this semiconductor device, a plurality of main cells and sense cells are provided so as to extend in a predetermined direction in the drift layer (22) of the first conductivity type formed in the semiconductor substrate (21) and in the drift layer. The second conductivity type body layer (23) and the first conductivity type formed in the body layer so as to be separated from each other by a plurality of body layers. Is configured and an emitter layer (24), in the main cells and sense cells, different lengths of the emitter layer in the longitudinal direction of the body layer, the emitter layer to the length of the body layer in the longitudinal direction of the body layer The ratio of the length of the main cell is set larger than that of the sensor cell, and the electrical characteristics of the gate-emitter voltage and the sense-element collector-emitter current when the collector-emitter current of the power element is constant The change in the sense current when the gate-emitter voltage is varied is within ± 5% of the sense current at the rated maximum voltage, which is predetermined as the maximum value of the gate-emitter voltage of the power element. It is characterized by being.

このようにすれば、パワー素子のコレクターエミッタ間電流一定時の、ゲート−エミッタ間の電圧ＶＧＥとセンスセルのコレクターエミッタ間電流の電気特性に関して、パワー素子のゲート−エミッタ間電圧の最大値として予め決められている定格最大電圧時のセンス電流に対して、ゲート−エミッタ間電圧ＶＧＥを変動させた時のセンス電流の変化が小さくなり、センス電流のゲート電圧特性を抑制できる。これにより、発振現象を防止できると共に、メイン電流の検出精度を高くすることが可能となる。 In this way, a constant time of the collector-emitter current of the power device, the gate - with respect to the electrical characteristics of the collector-emitter current of the voltage VGE and sense cells between the emitter and the gate of the power device - in advance as the maximum value of the emitter voltage the sense current are determined rated maximum electrostatic pressure time, the gate - change in the sense current when the emitter voltage VGE is varied is reduced, it is possible to suppress the gate voltage characteristic of the sense current. Thereby, an oscillation phenomenon can be prevented and the detection accuracy of the main current can be increased.

また、請求項３に示されるように、メインセルにおけるパワー素子とセンスセルにおける素子とで、エミッタ層のピッチを異ならせるようにしても良い。
このような構造とすることで、請求項４に記載したように、パワー素子のコレクタ−エミッタ間電流一定時の、ゲート−エミッタ間の電圧とセンス素子のコレクターエミッタ間電流の電気特性に関して、パワー素子のゲート−エミッタ間電圧の最大値として予め決められている定格最大電圧時のセンス電流に対して、ゲート−エミッタ間電圧を変動させた時のセンス電流の変化が、±５％以内となるようにすると好ましい。 Further, as shown in claim 3, in the element in the power element and the sense cell in the main cell, it may be allowed et different pitch of the emitter layer.
By adopting such a structure, as described in claim 4, with respect to the electrical characteristics of the gate-emitter voltage and the collector-emitter current of the sense element when the collector-emitter current of the power element is constant, the power The change in the sense current when the gate-emitter voltage is changed is within ± 5% with respect to the sense current at the rated maximum voltage that is predetermined as the maximum value of the gate-emitter voltage of the element. This is preferable.

請求項２に記載の発明では、ゲート電圧が低下した場合に、センス電流が小さくなるようにしている。したがって、センス電流が期待する値に収束しやすくなる。これにより、より発振現象を防止することが可能となる。 According to the second aspect of the present invention, when the gate voltage is lowered, the sense current is reduced. Therefore, the sense current is likely to converge to the expected value. As a result, the oscillation phenomenon can be further prevented.

請求項３に記載の発明では、パワー素子のゲート−エミッタ間電圧の最大値として予め決められている定格最大電圧時のコレクタ−エミッタ間電圧に対するコレクタ−エミッタ間電流の電流密度との特性を示す線の傾きと、ゲート−エミッタ間電圧に対するコレクタ−エミッタ間電流ＩＣＥの電流密度との特性を示す線の傾きとの差が±２０％以内であることを特徴としている。
このようにすれば、パワー素子のコレクタ−エミッタ間電流一定時の、ゲート−エミッタ間の電圧ＶＧＥと前記センス素子のコレクタ−エミッタ間電流の電気特性に関して、定格最大電圧ＶＧＥ時のセンス電流に対して、ＶＧＥを変動させた時のセンス電流の変化が、±５％以内となり、センス電流のゲート電圧特性を抑制できる。これにより、発振現象を防止できると共に、メイン電流の検出精度を高くすることが可能となる。 The invention according to claim 3 shows the characteristics of the current density of the collector-emitter current with respect to the collector-emitter voltage at the rated maximum voltage predetermined as the maximum value of the gate-emitter voltage of the power element. The difference between the slope of the line and the slope of the line indicating the characteristics of the current density of the collector-emitter current ICE with respect to the gate-emitter voltage is within ± 20%.
In this way, regarding the electrical characteristics of the gate-emitter voltage VGE and the collector-emitter current of the sense element when the collector-emitter current of the power element is constant, the sense current at the rated maximum voltage VGE Thus, the change in the sense current when VGE is varied is within ± 5%, and the gate voltage characteristic of the sense current can be suppressed. Thereby, an oscillation phenomenon can be prevented and the detection accuracy of the main current can be increased.

請求項１から３のいずれかに記載の半導体装置は、例えば、請求項４に示されるように、電流検出用抵抗（６）に流れるセンス電流を検出する電流検出回路（９）と、電流検出回路（９）の検出結果に基づいて、半導体装置におけるメインセルのパワー素子およびセンスセルの素子のゲート電圧を制御する制御回路（３）とを備え、半導体装置におけるメインセルのパワー素子により、点火コイル（４）への通電を制御し、点火プラグ（１１）の放電を制御するように構成されている点火装置に適用される。
The semiconductor device according to any one of claims 1 to 3 includes, for example, a current detection circuit (9) for detecting a sense current flowing in the current detection resistor (6), and a current detection as described in claim 4. And a control circuit (3) for controlling the gate voltage of the power element of the main cell and the element of the sense cell in the semiconductor device based on the detection result of the circuit (9). The present invention is applied to an ignition device configured to control energization to (4) and to control discharge of the spark plug (11).

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。 In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.

（第１実施形態）
以下、本発明の一実施形態が適用された車両用の点火装置について説明する。図１に、本実施形態における点火装置１の回路構成図を示し、この図に基づいて説明する。 (First embodiment)
Hereinafter, a vehicle ignition device to which an embodiment of the present invention is applied will be described. In FIG. 1, the circuit block diagram of the ignition device 1 in this embodiment is shown, and it demonstrates based on this figure.

図１に示されるように、点火装置１には、スイッチＩＣ２と制御回路ＩＣ３とが備えられている。これらスイッチＩＣ２と制御回路ＩＣ３とは別々のチップで構成されている。 As shown in FIG. 1, the ignition device 1 includes a switch IC2 and a control circuit IC3. The switch IC2 and the control circuit IC3 are composed of separate chips.

スイッチＩＣ２は、点火コイル４の１次巻線４ａへの通電のスイッチング制御を行うためのものである。このスイッチＩＣ２には、ＩＧＢＴ５ａ、５ｂが備えられている。 The switch IC2 is for performing switching control of energization to the primary winding 4a of the ignition coil 4. The switch IC2 includes IGBTs 5a and 5b.

ＩＧＢＴ５ａは、点火コイル４の１次巻線４ａへの通電のスイッチング制御を行うために用いられるメインセルとして形成されたものである。また、ＩＧＢＴ５ｂは、メインセル側のＩＧＢＴ５ａに流される電流量を検出するために用いられるセンスセルとして形成されたものである。これら各セルのＩＧＢＴ５ａ、５ｂへのゲート電圧は、制御回路ＩＣ３からの制御信号によって行われるようになっている。 The IGBT 5a is formed as a main cell used for switching control of energization to the primary winding 4a of the ignition coil 4. The IGBT 5b is formed as a sense cell used for detecting the amount of current flowing through the IGBT 5a on the main cell side. The gate voltages to the IGBTs 5a and 5b of these cells are set by a control signal from the control circuit IC3.

メインセルのＩＧＢＴ５ａのコレクタ端子に負荷となる点火コイル４の１次巻線４ａが接続され、エミッタ端子にＧＮＤが接続されている。また、センスセルのＩＧＢＴ５ｂのコレクタ端子は、メインセルのＩＧＢＴ５ｂのコレクタ端子と共通化されており、エミッタ端子は電流検出用抵抗６を通じて制御回路ＩＣ３に接続されている。これにより、エミッタ端子に接続された電流検出用抵抗６の両端電圧、すなわちメインセルのＩＧＢＴ５ａに流れる電流に比例して流れる正孔電流および電子電流からなるセンス電流に基づき発生する電圧が制御回路ＩＣ３にフィードバックされるようになっている。 The primary winding 4a of the ignition coil 4 serving as a load is connected to the collector terminal of the IGBT 5a of the main cell, and GND is connected to the emitter terminal. The collector terminal of the IGBT 5b of the sense cell is shared with the collector terminal of the IGBT 5b of the main cell, and the emitter terminal is connected to the control circuit IC3 through the current detection resistor 6. As a result, the voltage generated based on the voltage across the current detection resistor 6 connected to the emitter terminal, that is, the sense current composed of the hole current and the electron current flowing in proportion to the current flowing in the IGBT 5a of the main cell is generated in the control circuit IC3. It is supposed to be fed back to.

また、スイッチＩＣ２には、温度センサ７が備えられている。この温度センサ７は、ＩＧＢＴ５ａ、５ｂの発熱に伴うスイッチＩＣ２の温度上昇を検出し、制御回路ＩＣ３にフィードバックするものである。これにより、スイッチＩＣ２の温度に応じてゲート電圧が調整され、ＩＧＢＴ５ａ、５ｂの温度特性補償が行われるようになっている。 The switch IC 2 is provided with a temperature sensor 7. The temperature sensor 7 detects a temperature rise of the switch IC2 due to heat generation of the IGBTs 5a and 5b, and feeds it back to the control circuit IC3. Thereby, the gate voltage is adjusted according to the temperature of the switch IC2, and the temperature characteristics compensation of the IGBTs 5a and 5b is performed.

一方、制御回路ＩＣ３は、エンジンＥＣＵ８から送られてくる点火信号をスイッチＩＣ２におけるＩＧＢＴ５ａ、５ｂの制御信号として伝える役割を果たすものである。この制御回路ＩＣ３には、入力保護回路部１ａと定電流制御回路９と過昇温停止回路１０とが備えられ、これらにより点火コイル４の１次巻線４ａに流されるコイル電流およびスイッチＩＣ２の温度に基づいてＩＧＢＴ５ａ、５ｂの制御信号を調整できるようになっている。 On the other hand, the control circuit IC3 plays a role of transmitting an ignition signal sent from the engine ECU 8 as a control signal for the IGBTs 5a and 5b in the switch IC2. The control circuit IC3 is provided with an input protection circuit unit 1a, a constant current control circuit 9, and an excessive temperature rise stop circuit 10, whereby the coil current flowing through the primary winding 4a of the ignition coil 4 and the switch IC2 The control signals of the IGBTs 5a and 5b can be adjusted based on the temperature.

定電流制御回路９は、センスセル側ＩＧＢＴ５ｂから、電流検出抵抗６に流れるセンス電流によって発生する電圧を入力し、その大きさに基づいて各ＩＧＢＴ５ａ、５ｂのゲート電圧を調整するものである。例えば、定電流制御回路９は、電流検出用抵抗６の両端電圧の変化に基づいて各ＩＧＢＴ５ａ、５ｂのゲート電圧を調整する。そして、上述したように、制御回路ＩＣ３とスイッチＩＣ２とが別チップで構成されていることから、定電流制御回路９は、制御回路ＩＣ３を構成するチップの温度に基づいて各ＩＧＢＴ５ａ、５ｂのゲート電圧を調整できるようになっている。 The constant current control circuit 9 inputs a voltage generated by a sense current flowing through the current detection resistor 6 from the sense cell side IGBT 5b, and adjusts the gate voltage of each IGBT 5a, 5b based on the magnitude thereof. For example, the constant current control circuit 9 adjusts the gate voltage of each of the IGBTs 5 a and 5 b based on the change in the voltage across the current detection resistor 6. As described above, since the control circuit IC3 and the switch IC2 are configured as separate chips, the constant current control circuit 9 determines the gates of the IGBTs 5a and 5b based on the temperature of the chip configuring the control circuit IC3. The voltage can be adjusted.

この定電流制御回路９は、例えば、参照電圧を形成する電源部とコンパレータおよび参照電圧の電圧値を温度補正するための温度特性を有するダイオード等によって構成される。これらの構成により、ダイオードの温度特性によって温度補正された参照電圧と電流検出用抵抗６の両端電圧とを比較し、ゲート電圧調整用の出力を発生させる。 The constant current control circuit 9 includes, for example, a power supply unit that forms a reference voltage, a comparator, and a diode having temperature characteristics for correcting the voltage value of the reference voltage. With these configurations, the reference voltage temperature-corrected by the temperature characteristic of the diode is compared with the voltage across the current detection resistor 6, and an output for adjusting the gate voltage is generated.

過昇温停止回路１０は、スイッチＩＣ２に備えられた温度センサ７の検出信号を入力し、この検出信号に基づき、スイッチＩＣ２の温度が所定温度に達すると、ＩＧＢＴ５ａ、５ｂを停止させるように各ゲート電圧を調整するものである。 The overheat stop circuit 10 receives a detection signal of the temperature sensor 7 provided in the switch IC2, and based on this detection signal, when the temperature of the switch IC2 reaches a predetermined temperature, each of the IGBTs 5a and 5b is stopped. The gate voltage is adjusted.

以上のような構成により点火装置１が構成されている。そして、エンジンＥＣＵ８からの点火信号が制御回路ＩＣ３を介してスイッチＩＣ２に伝えられるように構成され、さらに、スイッチＩＣ２におけるメインセル側のＩＧＢＴ５ａ、５ｂのコレクタ端子に点火コイル４の１次巻線４ａが接続されると共に、点火コイル４の２次巻線４ｂがプラグ１１に接続されることで、点火装置１によるプラグ１１の放電タイミングの制御が行われるようになっている。 The ignition device 1 is configured as described above. An ignition signal from the engine ECU 8 is transmitted to the switch IC2 via the control circuit IC3. Further, the primary winding 4a of the ignition coil 4 is connected to the collector terminals of the IGBTs 5a and 5b on the main cell side in the switch IC2. Is connected, and the secondary winding 4b of the ignition coil 4 is connected to the plug 11, whereby the discharge timing of the plug 11 by the ignition device 1 is controlled.

続いて、本実施形態の点火装置１におけるスイッチＩＣ２に備えられるＩＧＢＴ５ａ、５ｂの具体的な構成について説明する。 Then, the specific structure of IGBT5a, 5b with which switch IC2 in the ignition device 1 of this embodiment is equipped is demonstrated.

図２（ａ）は、メインセルおよびセンスセルにおけるＩＧＢＴ５ａ、５ｂのレイアウトを示した断面図及び図２（ｂ）は平面図である。この図に示されるように、ＩＧＢＴ５ａ、５ｂは、Ｐ⁺型基板２１の上にＮ^-型ドリフト層２２が形成され、Ｎ^-型ドリフト層２２の表層部にＰ型ボディ層２３が形成されていると共に、Ｐ型ボディ層２３の表層部にＮ⁺型エミッタ層２４が形成されている。 2A is a cross-sectional view showing a layout of the IGBTs 5a and 5b in the main cell and the sense cell, and FIG. 2B is a plan view. As shown in this figure, the IGBTs 5 a and 5 b have an N ⁻ type drift layer 22 formed on a P ⁺ type substrate 21 and a P type body layer 23 formed on the surface layer portion of the N ⁻ type drift layer 22. In addition, an N ⁺ -type emitter layer 24 is formed on the surface layer portion of the P-type body layer 23.

Ｐ型ボディ層２３は、Ｐ⁺型基板２１の表層部において複数個備えられ、それぞれが一方向に延設されることでストライプ状に並べられた構成となっている。そして、複数並べられたもの１つ１つを１セルとして、そのうちの一部のセルがセンスセル、残りのセルがメインセルを構成している。 A plurality of P-type body layers 23 are provided in the surface layer portion of the P ⁺ -type substrate 21, and each of the P-type body layers 23 is arranged in a stripe shape by extending in one direction. Then, one thing is more aligned one as one cell, some cells of which Sen Septimius Le, the remaining cells constitute a main cell.

Ｎ⁺型エミッタ層２４は、各Ｐ型ボディ層２３内において複数個に分割された構成となっている。そして、各Ｎ⁺型エミッタ層２４は、Ｐ⁺型基板２１を上面から見たときの形状が四角形とされ、それぞれが互いに等間隔離間した状態とされている。 The N ⁺ -type emitter layer 24 is divided into a plurality of parts in each P-type body layer 23. Each N ⁺ -type emitter layer 24 has a quadrangular shape when the P ⁺ -type substrate 21 is viewed from above, and is in a state of being spaced apart from each other at equal intervals.

また、Ｎ⁺型エミッタ層２４およびＮ^-型ドリフト層２２との間に位置するＰ型ボディ層２３の表層部をチャネル領域とし、その表面にはゲート酸化膜２５を介してゲート電極２６が形成されている。 Further, the surface layer portion of the P-type body layer 23 located between the N ⁺ -type emitter layer 24 and the N ⁻ -type drift layer 22 is used as a channel region, and a gate electrode 26 is formed on the surface thereof via a gate oxide film 25. Has been.

さらに、ゲート電極２６を覆うように層間絶縁膜２７が形成されていると共に、層間絶縁膜２７を覆うようにエミッタ電極２８が形成され、層間絶縁膜２７に形成されたコンタクトホール２７ａを通じて、エミッタ電極２８がＮ⁺型エミッタ層２４およびＰ型ボディ層２３に電気的に接続された構成となっている。 Further, the interlayer insulating film 27 to cover the gate electrode 26 is formed, the emitter electrode 28 is formed to cover the layer insulating film 27, through a contact hole 27a formed in the interlayer insulating film 27, emitter The electrode 28 is configured to be electrically connected to the N ⁺ -type emitter layer 24 and the P-type body layer 23.

そして、Ｐ⁺型基板１の裏面側にコレクタ電極２９が形成され、ＩＧＢＴ５ａ、５ｂが構成されている。なお、ＩＧＢＴ５ａ、５ｂとは、エミッタ電極２８がＩＧＢＴ５ａ用のものとＩＧＢＴ５ｂ用のものとで分離された構成となっているが、その他の構成に関してはほぼ同様の構成となっている。 And the collector electrode 29 is formed in the back surface side of the P ^<+> type | mold board | substrate 1, and IGBT5a, 5b is comprised. The IGBTs 5a and 5b have a configuration in which the emitter electrode 28 is separated from that for the IGBT 5a and that for the IGBT 5b, but the other configurations are substantially the same.

このような構成のＩＧＢＴ５ａ、５ｂについて、本実施形態では、上述したように図８（ａ）におけるＶＣＥ−ＩＣＥ電流密度特性の傾きと、図８（ｂ）におけるＶＧＥ−ＩＣＥ電流密度特性の傾きとの差が無くなるように、もしくは小さくなるように、セルピッチの調整を行っている。なお、セルピッチとは、各セルの間隔（各Ｐ型ベース層２３の中央線の間隔に相当）を示している。 Regarding the IGBTs 5a and 5b having such a configuration, in this embodiment, as described above, the slope of the VCE-ICE current density characteristic in FIG. 8A and the slope of the VGE-ICE current density characteristic in FIG. The cell pitch is adjusted so as to eliminate or reduce the difference. Note that the cell pitch indicates an interval between cells (corresponding to an interval between center lines of the P-type base layers 23).

上述した図８（ａ）におけるＶＣＥ−ＩＣＥ電流密度特性を示す線の傾きは、主にＪ−ＦＥＴ抵抗やドリフト抵抗によって決まる。また、図８（ｂ）におけるＶＧＥ−ＩＣＥ電流密度特性を示す線の傾きは、主にチャネル抵抗によって決まる。したがって、Ｐ型ボディ層２３の幅やＮ⁺型エミッタ層２４の幅（各セルの配列方向のサイズ）が所定値であるとした場合、セルピッチを狭くすれば、その分、Ｊ−ＦＥＴ抵抗が高くなり、図８（ａ）におけるＶＣＥ−ＩＣＥ電流密度特性を示す線の傾きが調整される。また、セルピッチが所定値であるとした場合、Ｐ型ボディ層２３に対するＮ⁺型エミッタ層２４の割合を増やせば、チャネル抵抗が低くなり、図８（ｂ）におけるＶＧＥ−ＩＣＥ電流密度特性を示す線の傾きが調整される。 The slope of the line indicating the VCE-ICE current density characteristic in FIG. 8A described above is mainly determined by the J-FET resistance and the drift resistance. Further, the slope of the line indicating the VGE-ICE current density characteristics in FIG. 8B is mainly determined by the channel resistance. Therefore, assuming that the width of the P-type body layer 23 and the width of the N ⁺ -type emitter layer 24 (the size in the arrangement direction of each cell) are predetermined values, if the cell pitch is reduced, the J-FET resistance is correspondingly reduced. It becomes higher and the slope of the line indicating the VCE-ICE current density characteristic in FIG. 8A is adjusted. Further, assuming that the cell pitch is a predetermined value, increasing the ratio of the N ⁺ -type emitter layer 24 to the P-type body layer 23 reduces the channel resistance and shows the VGE-ICE current density characteristics in FIG. 8B. The slope of the line is adjusted.

これにより、本実施形態では、メインセルとセンスセルにおけるＩＧＢＴ５ａ、５ｂの電気特性に関して、定格最大ＶＧｓ時のＶＣＥ−ＩＣＥ電流密度特性の傾きと、ＶＧＥ−ＩＣＥ電流密度特性の傾きとの差が±２０％以内となるようにしている。例えば、本実施形態におけるメインセルとセンスセルのＩＧＢＴ５ａ、５ｂのＶＣＥ−ＩＣＥ電流密度特性とＶＧＥ−ＩＣＥ電流密度特性とが、それぞれ図３（ａ）、図３（ｂ）のように表される関係となるようにしている。 Thereby, in this embodiment, regarding the electrical characteristics of the IGBTs 5a and 5b in the main cell and the sense cell, the difference between the slope of the VCE-ICE current density characteristic at the rated maximum VGs and the slope of the VGE-ICE current density characteristic is ± 20. To be within%. For example, the VCE-ICE current density characteristics and the VGE-ICE current density characteristics of the IGBTs 5a and 5b of the main cell and the sense cell in the present embodiment are respectively expressed as shown in FIGS. 3A and 3B. It is trying to become.

このため、ΔＶの影響により、ＶＣＥ−ＩＣＥ電流密度特性中においてメインセルの電流密度に対してセンスセルの電流密度が低くなったとしても、ＶＧＥ−ＩＣＥ電流密度特性の傾きがＶＣＥ−ＩＣＥ電流密度特性の傾きとほぼ一致していることから、その電流密度のずれ量が矢印で示したようにＶＧＥ−ＩＣＥ電流密度特性中においても同等になる。したがって、ゲート電圧が変動してもセンスセルのＩＧＢＴ５ｂに流れる電流の電流密度がほぼ変化せず、ゲート電圧に対するセンス電流特性が図４のようになる。つまり、ゲート電圧が変動してもセンス電流がほぼ変化しなくなる。 Therefore, due to the influence of [Delta] V, V CE -ICE current density as a current density of the sense cell becomes lower than the current density of the main cell in the characteristic in, VGE-ICE current density characteristic slope VCE-ICE current density Since it almost coincides with the slope of the characteristic, the deviation amount of the current density is equivalent in the VGE-ICE current density characteristic as shown by the arrow. Therefore, even if the gate voltage varies, the current density of the current flowing through the IGBT 5b of the sense cell does not substantially change, and the sense current characteristic with respect to the gate voltage is as shown in FIG. That is, even if the gate voltage fluctuates, the sense current hardly changes.

これにより、センス電流のゲート電圧特性を無くすことができ、発振現象を防止できると共に、メイン電流の検出精度を高くすることが可能となる。 As a result, the gate voltage characteristics of the sense current can be eliminated, the oscillation phenomenon can be prevented, and the main current detection accuracy can be increased.

（第２実施形態）
本発明の第２実施形態について説明する。本実施形態の点火装置は、第１実施形態に対して、スイッチＩＣ２のレイアウト構成のみが異なるものである。その他の部分については第１実施形態と同様であるので、異なる部分についてのみ説明する。 (Second Embodiment)
A second embodiment of the present invention will be described. The ignition device of this embodiment is different from the first embodiment only in the layout configuration of the switch IC2. Since other parts are the same as those of the first embodiment, only different parts will be described.

本実施形態では、Ｐ型ボディ層２３中におけるＮ⁺型エミッタ層２４の割合に基づき、ＶＣＥ−ＩＣＥ電流密度特性を示す線の傾きを調整している。具体的には、図２に示されるように、各セルにおけるＰ型ボディ層２３の長手方向における各Ｎ⁺型エミッタ層２４の長さをａ、各Ｎ⁺型エミッタ層２４のピッチ（各Ｎ⁺型エミッタ層２４の長さａと間隔とを足した値に相当）をｂとすると、これらの長さｂに対するａの長さの割合が、メインセルのＩＧＢＴ５ａとセンスセルのＩＧＢＴ５ｂとで異なる値となるようにしている。例えば、メインセルのＩＧＢＴ５ａでは、メインセルにおけるパワー素子では、ｂに対するａの割合が５０％になっており、センスにおける素子では、ｂに対するａの割合が４０％に設定される。 In the present embodiment, the slope of the line indicating the VCE-ICE current density characteristic is adjusted based on the ratio of the N ⁺ -type emitter layer 24 in the P-type body layer 23. Specifically, as shown in FIG. 2, the length of each N ⁺ -type emitter layer 24 in the longitudinal direction of the P-type body layer 23 in each cell is a, and the pitch of each N ⁺ -type emitter layer 24 (each N ⁽ Corresponding to a value obtained by adding the length a and the interval of the ⁺ -type emitter layer 24) and b, the ratio of the length of a to the length b is different between the IGBT 5a of the main cell and the IGBT 5b of the sense cell. It is trying to become. For example, in the IGBT 5a of the main cell, the ratio of a to b is 50% in the power element in the main cell, and the ratio of a to b is set to 40% in the element in the sense.

このように、メインセルのＩＧＢＴ５ａとセンスセルのＩＧＢＴ５ｂとで長さａとピッチｂの比が異なる値となるようにすれば、メインセルとメインセルそれぞれのＩＧＢＴ５ａ、５ｂにおけるＶＣＥ−ＩＣＥ電流密度特性を示す線の傾きと、ＶＧＥ−ＩＣＥ電流密度特性を示す線の傾きとをそれぞれ別々に調整することが可能となる。そして、それらの比が上記のような値とすることにより、ΔＶとゲート−エミッタ間電圧の最大値として予め決められている定格最大電圧ＶＧＥ時のメインとセンスＶＣＥ−ＩＣＥ電流密度の特性による、メインとセンスの電流密度差と、ΔＶとメインとセンスのＶＧＥ−ＩＣＥ電流密度特性による、メインとセンスの電流密度差が同等となる。したがって、第１実施形態と同様の効果を得ることが可能となる。 As described above, if the ratio of the length a and the pitch b is different between the IGBT 5a of the main cell and the IGBT 5b of the sense cell, the VCE-ICE current density characteristics in the IGBTs 5a and 5b of the main cell and the main cell, respectively. It is possible to separately adjust the slope of the line shown and the slope of the line showing the VGE-ICE current density characteristics. Then, by setting these ratios to the values as described above, ΔV and the maximum value of the gate-emitter voltage are determined in advance according to the characteristics of the main and sense VCE-ICE current densities at the rated maximum voltage VGE. The difference between the main and sense current densities and the difference between the main and sense current densities due to ΔV and the main and sense VGE-ICE current density characteristics are equal. Therefore, it is possible to obtain the same effect as in the first embodiment.

このため、前記パワー素子のコレクターエミッタ間電流一定時の、ゲート−エミッタ間の電圧ＶＧＥと前記センス素子のコレクターエミッタ間電流の電気特性に関して、定格最大電圧ＶＧＥ時のセンス電流に対して、ゲート−エミッタ間電圧ＶＧＥを変動させた時のセンス電流の変化が、±５％以内とすることが可能となる。 Therefore, the collector-emitter current is constant during the power device, the gate - with respect to the electrical characteristics of the collector-emitter current of the voltage VGE between the sense element between the emitter, the sense current at nominal maximum voltage VGE, the gate - The change in the sense current when the inter-emitter voltage VGE is changed can be within ± 5%.

なお、本実施形態では、長さａとピッチｂの比についてしか示していないが、メインセルとセンスセルそれぞれのピッチｂが同じとした場合に、長さａを異なる値とすることで上記比率となるようにしても良いし、ピッチｂも異なる値として上記比率となるようにしても良い。 In the present embodiment, only the ratio of the length a to the pitch b is shown, but when the pitch b of the main cell and the sense cell is the same, the length a is set to a different value to obtain the above ratio. Alternatively, the pitch b may be set to the above ratio as a different value.

（他の実施形態）
上記第２実施形態では、前記パワー素子のコレクターエミッタ間電流一定時の、ゲート−エミッタ間の電圧ＶＧＥと前記センス素子のコレクターエミッタ間電流の電気特性に関して、定格最大電圧ＶＧＥ時のセンス電流に対して、ゲート−エミッタ間電圧ＶＧＥを変動させた時のセンス電流の変化が、±５％以内とすべく、長さａとピッチｂの比を調整したが、センスセルのＩＧＢＴ５ｂのレイアウト構成を変更することにより、チャネル抵抗やＪ−ＦＥＴ抵抗およびドリフト抵抗を調整するものであれば、他の方法を適用することも可能である。例えば、センスセルとメインセルとでＩＧＢＴ５ａ、５ｂそれぞれのＮ⁺型エミッタ層２４のピッチを異なる値としても良いし、センスセルのＩＧＢＴ５ｂのセルピッチをメインセルのＩＧＢＴ５ａのセルピッチと異なるものとすることも可能である。 (Other embodiments)
In the second embodiment, regarding the electrical characteristics of the gate-emitter voltage VGE and the collector-emitter current of the sense element when the collector-emitter current of the power element is constant, with respect to the sense current at the rated maximum voltage VGE. The ratio of the length a to the pitch b is adjusted so that the change in the sense current when the gate-emitter voltage VGE is varied is within ± 5%, but the layout configuration of the IGBT 5b of the sense cell is changed. Accordingly, other methods can be applied as long as the channel resistance, the J-FET resistance, and the drift resistance are adjusted. For example, IGBT5a in the sense cell and the main cell, 5b may be used as the different values of the pitch of each of the N ⁺ -type emitter layer 24, it is also possible to be different the cell pitch of IGBT5b sense cell and Serupi' Ji of IGBT5a the main cell It is.

また、上記実施形態では、前記パワー素子のコレクターエミッタ間電流一定時の、ゲート−エミッタ間の電圧ＶＧＥと前記センス素子のコレクターエミッタ間電流の電気特性に関して、定格最大電圧ＶＧＥ時のセンス電流に対して、ゲート−エミッタ間電圧ＶＧＥを変動させた時のセンス電流の変化が、±５％以内となるようにしている。これに対し、電位差ΔＶによるセンス電流密度の変化が、定格最大ＶＧｓ時のＶＣＥ−ＩＣＥ電流密度の変化と比べて、ＶＧＥ−ＩＣＥ電流密度の方が小さくなるようにしても良い。 Further, in the above embodiment, the electrical characteristics of the gate-emitter voltage VGE and the collector-emitter current of the sense element when the collector-emitter current of the power element is constant with respect to the sense current at the rated maximum voltage VGE. Thus, the change in the sense current when the gate-emitter voltage VGE is varied is set to be within ± 5%. On the other hand, the change in the sense current density due to the potential difference ΔV may be such that the VGE-ICE current density is smaller than the change in the VCE-ICE current density at the rated maximum VGs.

このようにすれば、図５に示すように、ゲート電圧が低下した場合に、センス電流が小さくなる。このようにすれば、制御回路ＩＣ３側でセンス電流が小さくなったときにゲート電圧を上げるような制御が実行されることになり、センス電流が期待する値に収束しやすくなる。これにより、より発振現象を防止することが可能となる。 In this way, as shown in FIG. 5, when the gate voltage is lowered, the sense current is reduced. In this way, control is performed such that the gate voltage is increased when the sense current is reduced on the control circuit IC3 side, and the sense current is likely to converge to the expected value. As a result, the oscillation phenomenon can be further prevented.

さらに、上記実施形態では、ＩＧＢＴを例に挙げて説明したが、他のＭＯＳ型半導体装置、例えば図１における半導体基板としてのＰ⁺型基板１の導電型をＮ型にしたパワーＭＯＳＦＥＴに対しても本発明を適用することが可能である。このようなパワーＭＯＳＦＥＴとした場合には、電子電流からなるセンス電流に基づいてメイン電流の値を検出することになる。 Furthermore, in the above-described embodiment, the IGBT has been described as an example, but other MOS type semiconductor devices, for example, power MOSFETs in which the conductivity type of the P ⁺ type substrate 1 as the semiconductor substrate in FIG. Also, the present invention can be applied. In the case of such a power MOSFET, the value of the main current is detected based on a sense current consisting of an electronic current.

また、上記各実施形態では、第１導電型としてＮ型、第２導電型としてＰ型の半導体装置を例に挙げて説明したが、これら各導電型が反対となるＭＯＳ型半導体装置であっても本発明を適用することが可能である。 In each of the above embodiments, the N-type semiconductor device has been described as an example of the first conductivity type, and the P-type semiconductor device has been described as the second conductivity type. Also, the present invention can be applied.

本発明の第１実施形態における点火装置の回路構成を示す図である。It is a figure which shows the circuit structure of the ignition device in 1st Embodiment of this invention. メインセルおよびセンスセルにおけるＩＧＢＴのレイアウトを示した部分断面図である。It is the fragmentary sectional view which showed the layout of IGBT in a main cell and a sense cell. （ａ）は、メインセルとセンスセルのＩＧＢＴのＶＣＥ−ＩＣＥ電流密度特性を示した図、（ｂ）は、メインセルとセンスセルのＩＧＢＴのＶＧＥ−ＩＣＥ電流密度特性を示した図である。(A) is the figure which showed the VCE-ICE current density characteristic of IGBT of a main cell and a sense cell, (b) is the figure which showed the VGE-ICE current density characteristic of IGBT of a main cell and a sense cell. ゲート電圧に対するセンス電流特性を示した図である。It is the figure which showed the sense current characteristic with respect to gate voltage. ゲート電圧に対するセンス電流特性を示した図である。It is the figure which showed the sense current characteristic with respect to gate voltage. 本発明者らが検討した半導体装置の等価回路図である。It is the equivalent circuit schematic of the semiconductor device which the present inventors examined. ゲート電圧ＶＧＥに対するセンス電流Ｉｓの特性（ＶＧ−Ｉｓ特性）を示した図である。It is the figure which showed the characteristic (VG-Is characteristic) of the sense current Is with respect to the gate voltage VGE. （ａ）は、ＩＧＢＴにおけるベース−コレクタ間電圧ＶＣＥに対するコレクタ−エミッタ間電流ＩＣＥの電流密度の特性（ＶＣＥ−ＩＣＥ電流密度特性）を示した図であり、（ｂ）は、ＩＧＢＴにおけるゲート−エミッタ間電圧ＶＧＥに対するコレクタ−エミッタ間電流ＩＣＥの電流密度の特性（ＶＧＥ−ＩＣＥ電流密度特性）を示した図である。(A) is the figure which showed the current density characteristic (VCE-ICE current density characteristic) of the collector-emitter current ICE with respect to the base-collector voltage VCE in IGBT, (b) is the gate-emitter in IGBT. It is the figure which showed the characteristic (VGE-ICE current density characteristic) of the current density of the collector-emitter current ICE with respect to the voltage VGE.

Explanation of symbols

１…点火装置、２…スイッチＩＣ、３…制御回路ＩＣ、４…点火コイル、
４ａ…１次巻線、４ｂ…２次巻線、５ａ…メインセルのＩＧＢＴ、
５ｂ…センスセルのＩＧＢＴ、６…電流検出用抵抗、７…温度センサ、
９…定電流制御回路、１０…過昇温停止回路、１２…温度検出抵抗。
DESCRIPTION OF SYMBOLS 1 ... Ignition device, 2 ... Switch IC, 3 ... Control circuit IC, 4 ... Ignition coil,
4a ... Primary winding, 4b ... Secondary winding, 5a ... IGBT of main cell,
5b ... IGBT of the sense cell, 6 ... Current detection resistor, 7 ... Temperature sensor,
9 ... Constant current control circuit, 10 ... Over temperature rise stop circuit, 12 ... Temperature detection resistor.

Claims

A main cell (5a) in which a power element is formed, a sense cell (5b) having a collector terminal shared with the collector terminal of the main cell, and a current detection resistor (6) connected to the emitter terminal of the sense cell; And applying a gate voltage of the power element to cause a current to flow between the emitter and collector of the main cell and the sense cell, and detecting the sense current flowing through the sense cell with the current detection resistor. In the semiconductor device that estimates the value of the flowing main current,
The main cell and the sense cell include a first conductivity type drift layer (22) formed on a semiconductor substrate (21) and a plurality of second conductivity types provided to extend in a predetermined direction in the drift layer. Body layer (23) and a first conductivity type emitter layer (24) formed in the body layer so as to be spaced apart from each other by the body layer.
The length of the emitter layer in the longitudinal direction of the body layer is different between the main cell and the sense cell, and the ratio of the length of the emitter layer to the length of the body layer in the longitudinal direction of the body layer is The main cell is set larger than the sensor cell,
The electrical characteristics of the gate-emitter voltage and the collector-emitter current of the sense element when the collector-emitter current of the power element is constant are predetermined as the maximum value of the gate-emitter voltage of the power element. A semiconductor device characterized in that a change in the sense current when the gate-emitter voltage is varied is within ± 5% with respect to the sense current at the rated maximum voltage .

The semiconductor device according to claim 1, wherein the sense current decreases as the gate voltage decreases.

The slope of a line indicating the characteristics of the current density of the collector-emitter current with respect to the collector-emitter voltage at the maximum rated voltage predetermined as the maximum value of the gate-emitter voltage of the power element, and the gate-emitter 3. The semiconductor device according to claim 1, wherein a difference between a slope of a line indicating a characteristic of a current density of the collector-emitter current ICE with respect to an inter-voltage is within ± 20%.

A semiconductor device according to any one of claims 1 to 3 ,
A current detection circuit (9) for detecting the sense current flowing through the current detection resistor (6);
A control circuit (3) for controlling the gate voltage of the power element of the main cell and the element of the sense cell in the semiconductor device based on the detection result of the current detection circuit (9);
An ignition device configured to control energization to the ignition coil (4) and to control discharge of the ignition plug (11) by the power element of the main cell in the semiconductor device.