JP4768759B2 - Group III nitride semiconductor substrate - Google Patents

Group III nitride semiconductor substrate Download PDF

Info

Publication number
JP4768759B2
JP4768759B2 JP2008007726A JP2008007726A JP4768759B2 JP 4768759 B2 JP4768759 B2 JP 4768759B2 JP 2008007726 A JP2008007726 A JP 2008007726A JP 2008007726 A JP2008007726 A JP 2008007726A JP 4768759 B2 JP4768759 B2 JP 4768759B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
group iii
iii nitride
metal element
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008007726A
Other languages
Japanese (ja)
Other versions
JP2008162887A (en
Inventor
彰 碓井
真佐知 柴田
祐一 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
NEC Corp
Original Assignee
Hitachi Cable Ltd
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd, NEC Corp filed Critical Hitachi Cable Ltd
Priority to JP2008007726A priority Critical patent/JP4768759B2/en
Publication of JP2008162887A publication Critical patent/JP2008162887A/en
Application granted granted Critical
Publication of JP4768759B2 publication Critical patent/JP4768759B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、III族窒化物半導体の自立基板に関するものである。 The present invention relates to a self-supporting board of the group III nitride semiconductor.

窒化ガリウム(GaN)、窒化インジウムガリウム(InGaN)、窒化ガリウムアルミニウム(AlGaN)等のGaN系化合物半導体は、青色発光ダイオード(LED)やレーザーダイオ−ド(LD)用材料として、脚光を浴びている。さらに、GaN系化合物半導体は、耐熱性や耐環境性が良いという特徴を活かして、電子デバイス用素子への応用開発も始まっている。   GaN-based compound semiconductors such as gallium nitride (GaN), indium gallium nitride (InGaN), and gallium aluminum nitride (AlGaN) are in the limelight as materials for blue light-emitting diodes (LEDs) and laser diodes (LDs). . Furthermore, GaN-based compound semiconductors have begun to be applied to electronic device elements, taking advantage of their good heat resistance and environmental resistance.

GaN系化合物半導体はバルク結晶成長が難しいため、実用に耐えるGaNの基板を得ることが困難である。現在広く実用化されているGaN成長用の基板はサファイア基板であり、単結晶サファイア基板の上に有機金属気相成長法(MOVPE法)等でGaNをエピタキシャル成長させる方法が一般に用いられている。   Since GaN-based compound semiconductors are difficult to grow bulk crystals, it is difficult to obtain a GaN substrate that can withstand practical use. A substrate for GaN growth that is currently in wide use is a sapphire substrate, and a method of epitaxially growing GaN on a single crystal sapphire substrate by metal organic vapor phase epitaxy (MOVPE method) is generally used.

ところが、サファイア基板はGaNと格子定数が異なるため、サファイア基板上に直接GaNを成長させたのでは単結晶膜を成長させることができない。このため、サファイア基板上に一旦低温でAlNやGaNのバッファ層を成長させ、この低温成長バッファ層で格子の歪みを緩和させてからその上にGaNを成長させる方法が考案されている(特許文献1)。この低温成長窒化物層をバッファ層として用いることで、GaNの単結晶エピタキシャル成長は可能になった。しかし、この方法でも、やはり基板と結晶の格子のずれは如何ともし難く、GaNは無数の欠陥を有している。この欠陥は、GaN系LDを製作する上で障害となることが予想される。また、近年では、サファイアとGaNの格子定数差に起因して発生する欠陥の密度を低減する方法として、ELO(非特許文献1)や、FIELO(非特許文献2)、ペンデオエピタキシー(非特許文献3)といった成長技術も報告されており、飛躍的に結晶性の改善されたGaNエピタキシャルウェハが得られるようになってきた。
特開昭63−188983号公報 Appl.Phys.Lett.71(18)2638(1997) Jpn.J.Appl.Phys.38,L184(1999) MRS Internet J.Nitride Semicond.Res.4S1,G3.38(1999)
However, since the sapphire substrate has a lattice constant different from that of GaN, a single crystal film cannot be grown by directly growing GaN on the sapphire substrate. For this reason, a method has been devised in which a buffer layer of AlN or GaN is once grown on a sapphire substrate at a low temperature, and lattice distortion is relaxed by this low-temperature growth buffer layer, and then GaN is grown thereon (Patent Document). 1). Using this low-temperature grown nitride layer as a buffer layer, GaN single crystal epitaxial growth has become possible. However, even with this method, the difference between the lattice of the substrate and the crystal is still difficult, and GaN has innumerable defects. This defect is expected to be an obstacle to manufacturing a GaN-based LD. In recent years, ELO (Non-Patent Document 1), FIELO (Non-Patent Document 2), and pendeo epitaxy (Non-patent Document) are methods for reducing the density of defects generated due to the difference in lattice constant between sapphire and GaN. A growth technique such as literature 3) has also been reported, and a GaN epitaxial wafer with dramatically improved crystallinity has been obtained.
Japanese Unexamined Patent Publication No. 63-188983 Appl.Phys.Lett.71 (18) 2638 (1997) Jpn.J.Appl.Phys.38, L184 (1999) MRS Internet J. Nitride Semicond. Res. 4S1, G3.38 (1999)

ところが、ELOやFIELO等の方法により、欠陥密度の低い単結晶GaN層は成長できるようになったものの、上述のエピタキシャルウェハには、サファイアとGaNとの格子定数差や熱膨張係数差に起因して、基板が反ってしまうという課題があった。基板に反りが存在すると、取り扱い時に基板が割れやすいばかりでなく、デバイスプロセスのフォトリソグラフィ工程等において、基板にマスクパターンを焼き付ける際、基板面内で焦点を均一に合わせることが難しく、素子作製時の歩留まりが低下する。このようなことから、欠陥密度が低く、かつ反りのないGaNエピ基板の開発が切に望まれている。更には、欠陥密度が低く、かつ反りのないGaNバルク基板が得られることが望ましいが、大型バルクGaN結晶の作製は非常に難しく、未だ実用的なものは得られていない。   However, although single crystal GaN layers with low defect density can be grown by methods such as ELO and FIELO, the above-mentioned epitaxial wafer is caused by the difference in lattice constant and thermal expansion coefficient between sapphire and GaN. Thus, there is a problem that the substrate is warped. When the substrate is warped, it is not only easy to break the substrate during handling, but also when it is difficult to focus uniformly on the substrate surface when baking the mask pattern on the substrate in the photolithography process of the device process, etc. Yield decreases. For these reasons, it is highly desirable to develop a GaN epi substrate having a low defect density and no warpage. Furthermore, although it is desirable to obtain a GaN bulk substrate having a low defect density and no warpage, it is very difficult to produce a large bulk GaN crystal, and a practical one has not yet been obtained.

最近になって、HVPE法(ハイドライド気相成長法)などの方法でGaNの厚膜を、基板上にヘテロエピタキシャル成長させ、その後基板を除去してGaNの自立基板を得る方法が提案された。しかし、この方法において、サファイア基板上に成長したGaNをサファイア基板からエッチングで分離する技術は、今のところ開発されていない。サファイア基板を、研磨で機械的に除去する方法も試みられているが、研磨の過程で基板の反りが増大し、基板が割れてしまうことがあり、実用化には到っていない。Jpn.J.Appl.Phys.Vol.38(1999)Pt.2,No.3Aには、サファイア基板上にHVPE法でGaNを厚く成長させ、その後レーザーパルスを照射して、GaN層だけを剥離させる方法が報告されている。しかし、この方法でも基板にクラックが入りやすいという課題がある。除去し易い基板を用いる方法として、特開2000−12900号公報には、GaAs基板上にHVPE法でGaNを厚く成長させ、その後GaAs基板をエッチングで除去する方法が開示されている。この方法を用いれば、比較的高歩留まりで、大型のGaN基板を得ることができるが、GaN結晶成長中にGaAs基板が分解してしまい、GaN中にAsが不純物として混入してしまうという課題がある。エピタキシャル成長GaNの欠陥密度低減には、上述のFIELOのような、パターニングされたマスクを用いる選択成長が有効であり、特開平10−312971号公報等の技術が開示されているが、基板を容易に剥離する技術が無かったため、GaN自立基板の作製には未だ適用されていない。   Recently, a method has been proposed in which a GaN thick film is heteroepitaxially grown on a substrate by a method such as HVPE (hydride vapor phase epitaxy), and then the substrate is removed to obtain a GaN free-standing substrate. However, in this method, a technique for separating GaN grown on the sapphire substrate by etching from the sapphire substrate has not been developed so far. Attempts have also been made to mechanically remove the sapphire substrate by polishing, but the warpage of the substrate increases during the polishing process, and the substrate may be cracked. In Jpn.J.Appl.Phys.Vol.38 (1999) Pt.2, No.3A, GaN is grown thickly on the sapphire substrate by HVPE method, and then laser pulse is irradiated to peel off only the GaN layer. The method to make it reported. However, even with this method, there is a problem that the substrate is easily cracked. As a method of using a substrate that can be easily removed, Japanese Patent Application Laid-Open No. 2000-12900 discloses a method of growing GaN thickly on a GaAs substrate by HVPE and then removing the GaAs substrate by etching. If this method is used, a large GaN substrate can be obtained with a relatively high yield. However, the GaAs substrate is decomposed during GaN crystal growth, and As is mixed into the GaN as an impurity. is there. For reducing the defect density of epitaxially grown GaN, selective growth using a patterned mask, such as the above-described FIELO, is effective, and a technique such as JP-A-10-312971 has been disclosed. Since there was no technique for peeling, it has not been applied to the production of a GaN free-standing substrate.

上記事情に鑑み本発明は、欠陥密度が低く、かつ反りの少ないIII族窒化物半導体基板を提供することを目的とする。   In view of the above circumstances, an object of the present invention is to provide a group III nitride semiconductor substrate having a low defect density and little warpage.

また本発明によれば、下地基板上に、金属元素含有膜を形成する工程と、該金属元素含有膜上に接して、第一のIII族窒化物半導体層を成長する工程と、前記第一のIII族窒化物半導体層の成長温度よりも高い温度で前記金属元素含有膜および前記第一のIII族窒化物半導体層を熱処理し、前記第一のIII族窒化物半導体層中に空隙部を形成する工程と、前記第一のIII族窒化物半導体層上に第二のIII族窒化物半導体層を形成する工程と、前記空隙部を剥離箇所として前記下地基板を剥離して除去する工程と、を含む製造方法により得られることを特徴とするIII族窒化物半導体基板が提供される。 According to the invention, the step of forming a metal element-containing film on the base substrate, the step of growing the first group III nitride semiconductor layer in contact with the metal element-containing film, and the first Heat treating the metal element-containing film and the first group III nitride semiconductor layer at a temperature higher than the growth temperature of the group III nitride semiconductor layer, and forming a void in the first group III nitride semiconductor layer. A step of forming, a step of forming a second group III nitride semiconductor layer on the first group III nitride semiconductor layer, and a step of peeling off and removing the base substrate using the gap as a peeling portion. A group III nitride semiconductor substrate obtained by a manufacturing method including :

また本発明によれば、下地基板上に、少なくとも表面が金属窒化物からなる金属元素含有膜を形成する工程と、該金属元素含有膜上に接して、原料ガスのV/III比を10以下の条件でIII族窒化物半導体を成長させ、空隙部を含むIII族窒化物半導体層を形成する工程と、前記空隙部を剥離箇所として前記下地基板を剥離して除去する工程と、を含む製造方法により得られることを特徴とするIII族窒化物半導体基板が提供される。 Further, according to the present invention, a step of forming a metal element-containing film having at least a surface made of metal nitride on the base substrate, and a V / III ratio of the source gas in contact with the metal element-containing film is 10 or less. conditions by growing a group III nitride semiconductor in the production comprising the steps of forming a group III nitride semiconductor layer, and removing by peeling the base substrate the gap portion as a release position, the including a void portion A group III nitride semiconductor substrate obtained by the method is provided.

本発明は、基板上に金属元素含有膜を介して空隙部を有するIII族窒化物半導体層を形成し、この空隙部を剥離箇所として下地基板を剥離して除去するものである。金属元素含有膜は、その上に良好な品質のIII族窒化物半導体層を形成させ、かつ、そのIII族窒化物半導体層に空隙を形成する役割を有する。空隙部は、歪み緩和領域として機能し、その上部に形成されるIII族窒化物半導体層の結晶品質を向上させるとともに、下地基板の剥離除去を容易にする。   In the present invention, a group III nitride semiconductor layer having a void portion is formed on a substrate via a metal element-containing film, and the underlying substrate is peeled and removed by using the void portion as a peeling portion. The metal element-containing film has a role of forming a group III nitride semiconductor layer of good quality on the film and forming a void in the group III nitride semiconductor layer. The void functions as a strain relaxation region, improves the crystal quality of the group III nitride semiconductor layer formed thereon, and facilitates peeling and removal of the base substrate.

III族窒化物半導体中の空隙部の存在形態は特に制限がないが、金属元素含有膜上に層状に形成されることが好ましい。このようにすることによって、多孔質層を含むIII族窒化物半導体層が安定的に形成され、III族窒化物半導体層中の残留歪みを効果的に低減できる。また、下地基板の剥離除去が一層容易となり、剥離のための特別なプロセスを経ることなくIII族窒化物半導体層成長後の降温過程で自然剥離することが可能となる。   The form of the voids in the group III nitride semiconductor is not particularly limited, but is preferably formed in layers on the metal element-containing film. By doing so, the group III nitride semiconductor layer including the porous layer is stably formed, and the residual strain in the group III nitride semiconductor layer can be effectively reduced. In addition, it becomes easier to remove and remove the base substrate, and natural peeling can be performed in the temperature lowering process after the growth of the group III nitride semiconductor layer without going through a special process for peeling.

本発明における空隙部の形成については種々の方法を採用することができる。III族窒化物半導体に対する分解作用を有する金属を利用して金属元素含有膜を構成し、かかる分解作用により空隙部を形成してもよいし、金属元素含有膜を微細孔構造とし、その上にIII族窒化物半導体層を形成することで、金属元素含有膜との界面近傍に空隙部を備えたIII族窒化物半導体層を形成できる。   Various methods can be employed for forming the voids in the present invention. A metal element-containing film may be formed using a metal having a decomposition action on a group III nitride semiconductor, and voids may be formed by such a decomposition action. By forming the group III nitride semiconductor layer, a group III nitride semiconductor layer having a void near the interface with the metal element-containing film can be formed.

従来のプロセスにおいても、基板上に形成されたIII族窒化物半導体層に空隙が導入される例はあった。たとえば、従来技術の項で述べたELOのプロセスにおいて、シリコンマスクを用いてマスク成長させた際、マスクがGaNによって完全に埋め込まれずに空隙が残存する場合がある。また、タングステンマスクを用いたマスク成長においてもマスク上でGaNとタングステンが反応して空隙が生じることがある。しかしながら、これらは、本来望ましくない空隙がマスク上に意図せずに導入される例であり、この空隙を剥離箇所として下地基板を剥離するものではない。また、この空隙は、本発明のように歪みを緩和したり下地基板の剥離を助ける役割を果たさない。これに対して本発明は、金属元素含有膜の有する化学的作用または物理的作用により形成された空隙部を有するため、以下のような作用効果を奏する。   Even in the conventional process, there has been an example in which voids are introduced into the group III nitride semiconductor layer formed on the substrate. For example, in the ELO process described in the section of the prior art, when a mask is grown using a silicon mask, the mask may not be completely filled with GaN and a void may remain. In the mask growth using a tungsten mask, GaN and tungsten may react with each other on the mask to generate voids. However, these are examples where undesired voids are introduced unintentionally on the mask, and the underlying substrate is not peeled off with the voids being peeled off. In addition, the gap does not play a role of relaxing the strain or assisting the peeling of the base substrate as in the present invention. On the other hand, since the present invention has voids formed by a chemical action or a physical action of the metal element-containing film, the following effects can be obtained.

第一に、欠陥密度が低く、結晶品質の良好なIII族窒化物半導体基板を得ることができる。空隙を有する領域が歪み緩和領域として機能し、下地基板とIII族窒化物半導体層との格子定数差や熱膨張係数差に起因する歪みを緩和するからである。   First, a group III nitride semiconductor substrate having a low defect density and good crystal quality can be obtained. This is because a region having voids functions as a strain relaxation region, and alleviates strain caused by a difference in lattice constant and a difference in thermal expansion coefficient between the base substrate and the group III nitride semiconductor layer.

第二に、得られる半導体基板の反りを顕著に低減でき、デバイスプロセスのフォトリソグラフィ工程における歩留まり向上等を図ることができる。空隙を有する層が歪み緩和領域として機能し、下地基板とIII族窒化物半導体層との格子定数差や熱膨張係数差に起因する歪みを緩和するからである。   Secondly, the warp of the obtained semiconductor substrate can be significantly reduced, and the yield in the photolithography process of the device process can be improved. This is because the layer having voids functions as a strain relaxation region, and alleviates strain caused by a difference in lattice constant and a difference in thermal expansion coefficient between the base substrate and the group III nitride semiconductor layer.

第三に、基板の除去を容易に行うことができるため、大口径で、クラックや傷のない、形の整ったGaN単結晶の自立基板を容易に得ることができる。下地基板とIII族窒化物半導体層との間に空隙を有する層が介在するため、自然剥離または薬液や機械的衝撃等により容易に下地基板を除去できるからである。   Third, since the substrate can be easily removed, a self-standing GaN single crystal substrate having a large diameter and free from cracks and scratches can be easily obtained. This is because a layer having a gap is interposed between the base substrate and the group III nitride semiconductor layer, so that the base substrate can be easily removed by natural peeling, chemical solution, mechanical impact, or the like.

本発明によれば、III族窒化物半導体層中に、空隙部を導入し、この空隙部から下地基板を剥離する構成を採用するため、欠陥密度が低く、かつ反りの少ないIII族窒化物半導体基板を得ることができる。空隙を有する層が歪み緩和領域として機能するとともに、当該空隙部から下地基板を容易に剥離除去できるからである。   According to the present invention, a group is introduced into the group III nitride semiconductor layer, and a structure in which the base substrate is peeled off from the gap is adopted, so that the group III nitride semiconductor has low defect density and low warpage. A substrate can be obtained. This is because the layer having voids functions as a strain relaxation region and the base substrate can be easily peeled and removed from the voids.

本発明は、下地基板上に、金属元素含有膜を形成する工程と、該金属元素含有膜上に接して、空隙部を含むIII族窒化物半導体層を形成する工程と、前記空隙部を剥離箇所として前記下地基板を剥離して除去する工程と、を含むものである。以下、歪みを充分に緩和でき基板の剥離が容易となる構造の空隙を、安定的に制御性良く形成する方法について、タイプI〜IVに類別して説明する。   The present invention includes a step of forming a metal element-containing film on a base substrate, a step of forming a group III nitride semiconductor layer including a void in contact with the metal element-containing film, and peeling the void And removing the base substrate as a location. Hereinafter, a method for stably forming a void having a structure in which distortion can be sufficiently relaxed and the substrate can be easily peeled will be described by classifying into types I to IV.

タイプI
タイプIの製造方法は、下地基板上に、金属元素含有膜を形成する工程と、該金属元素含有膜上に接して、第一のIII族窒化物半導体層を成長する工程と、前記第一のIII族窒化物半導体層の成長温度よりも高い温度で前記金属元素含有膜および前記第一のIII族窒化物半導体層を熱処理し、前記第一のIII族窒化物半導体層中に空隙部を形成する工程と、前記第一のIII族窒化物半導体層上に第二のIII族窒化物半導体層を形成する工程と、を含む。この製造方法において、金属元素含有膜は、金属の酸化膜や金属窒化膜等であってもよいが、金属単体からなる金属膜であることが好ましい。III族窒化物半導体に対する分解作用が顕著となりやすいからである。
Type I
The type I manufacturing method includes a step of forming a metal element-containing film on a base substrate, a step of growing a first group III nitride semiconductor layer in contact with the metal element-containing film, and the first Heat treating the metal element-containing film and the first group III nitride semiconductor layer at a temperature higher than the growth temperature of the group III nitride semiconductor layer, and forming a void in the first group III nitride semiconductor layer. Forming a second group III nitride semiconductor layer on the first group III nitride semiconductor layer. In this manufacturing method, the metal element-containing film may be a metal oxide film or a metal nitride film, but is preferably a metal film made of a single metal. This is because the decomposition action on the group III nitride semiconductor tends to be remarkable.

この製造方法によれば、金属元素含有膜上のIII族窒化物半導体層の成長が低温プロセスで行われるため、金属元素含有膜表面が高い触媒活性を維持した状態で層成長を行うことができる。たとえば、金属単体からなる膜上にIII族窒化物半導体層を形成する場合、当該層の成長は通常、困難であるが、低温プロセスを採用することにより、比較的良質な結晶品質の層を得ることができる。すなわち、本製造方法によれば、金属元素含有膜の触媒活性を高く維持しつつ良好な膜質のIII族窒化物半導体層を成長させることができ、優れた品質のIII族窒化物半導体基板を得ることができる。   According to this manufacturing method, the growth of the group III nitride semiconductor layer on the metal element-containing film is performed by a low-temperature process, so that the layer growth can be performed in a state in which the metal element-containing film surface maintains high catalytic activity. . For example, when a group III nitride semiconductor layer is formed on a film made of a simple metal, the growth of the layer is usually difficult, but a relatively high quality crystal quality layer is obtained by employing a low temperature process. be able to. That is, according to the present manufacturing method, it is possible to grow a group III nitride semiconductor layer having a good film quality while maintaining high catalytic activity of the metal element-containing film, and to obtain a group III nitride semiconductor substrate having an excellent quality. be able to.

第一のIII族窒化物半導体層の成長温度は、400℃以上800℃以下とすることが好ましい。こうすることによって、金属元素含有膜上に好適にIII族窒化物半導体層を成長させることができる。前述したように金属元素含有膜として金属単体からなる金属膜を用いた場合、通常、その上のIII族窒化物半導体層の成長が困難となるが、上記のような低い成長温度とすることによって、安定的に層成長させることができる。   The growth temperature of the first group III nitride semiconductor layer is preferably 400 ° C. or higher and 800 ° C. or lower. By doing so, the group III nitride semiconductor layer can be preferably grown on the metal element-containing film. As described above, when a metal film made of a single metal is used as a metal element-containing film, it is usually difficult to grow a group III nitride semiconductor layer on the metal element-containing film. , Stable layer growth.

空隙部を形成するための熱処理は、900℃以上1400℃以下の温度で行うことが好ましい。こうすることによって、歪みを充分に緩和でき基板の剥離が容易となる構造の空隙を、安定的に制御性良く形成することができる。なお、この熱処理は、たとえば、窒素ガス、酸素ガス、水素ガス、あるいはこれらの混合ガス雰囲気中で行うことができるが、窒素ガスやアンモニアガス等、窒素元素を含有するガスを用いることが好ましい。こうすることにより、空隙部を好適に形成することができる。この熱処理は、特に別工程として設けなくとも、第二のIII族窒化物半導体層を成長させる際の熱処理によって空隙を形成してもよい。たとえばGaN系半導体のエピタキシャル成長においては、通常、1000℃以上の温度で成長を行うので、金属元素含有膜を下地層としてGaN層をかかる温度で成長させることにより、金属元素含有膜との界面近傍に空隙部の設けられたGaN層を安定的に得ることができる。   The heat treatment for forming the void is preferably performed at a temperature of 900 ° C. or higher and 1400 ° C. or lower. By doing so, it is possible to stably form a void having a structure in which distortion can be sufficiently relaxed and the substrate can be easily peeled off with good controllability. This heat treatment can be performed, for example, in an atmosphere of nitrogen gas, oxygen gas, hydrogen gas, or a mixed gas thereof, but it is preferable to use a gas containing nitrogen element such as nitrogen gas or ammonia gas. By carrying out like this, a space | gap part can be formed suitably. Even if this heat treatment is not provided as a separate step, the voids may be formed by heat treatment when growing the second group III nitride semiconductor layer. For example, in the epitaxial growth of GaN-based semiconductors, growth is usually performed at a temperature of 1000 ° C. or higher. By growing a GaN layer at such a temperature using a metal element-containing film as an underlayer, the vicinity of the interface with the metal element-containing film is obtained. A GaN layer provided with voids can be obtained stably.

第一のIII族窒化物半導体層の厚みは、好ましくは20nm以上、より好ましくは50nm以上とし、好ましくは2000nm以下、より好ましくは1000nm以下とする。こうすることによって、III族窒化物半導体層の結晶品質を良好に保ちつつ、層中に空隙を安定的に制御性良く形成することができる。   The thickness of the first group III nitride semiconductor layer is preferably 20 nm or more, more preferably 50 nm or more, preferably 2000 nm or less, more preferably 1000 nm or less. By doing so, it is possible to stably form voids in the layer with good controllability while maintaining good crystal quality of the group III nitride semiconductor layer.

タイプII
タイプIIの製造方法は、下地基板上に、微細孔構造を有する金属元素含有膜を形成する工程と、該金属元素含有膜上に接して、空隙部を含むIII族窒化物半導体層を形成する工程と、を含む。微細孔構造を有する金属元素含有膜は、少なくとも表面が金属窒化物からなっていることが好ましい。このようにすれば、金属元素含有膜上に良好な品質のIII族窒化物半導体層をエピタキシャル成長させることができる。
Type II
A type II manufacturing method includes forming a metal element-containing film having a microporous structure on a base substrate, and forming a group III nitride semiconductor layer including a void portion in contact with the metal element-containing film. And a process. It is preferable that at least the surface of the metal element-containing film having a microporous structure is made of a metal nitride. In this way, a good quality group III nitride semiconductor layer can be epitaxially grown on the metal element-containing film.

微細孔構造を有する金属元素含有膜は、下地基板表面(異種基板上に直接金属元素含有膜を形成する場合は異種基板表面、異種基板上にIII族窒化物半導体膜を形成する場合は当該III族窒化物半導体膜)と格子整合しない金属材料を、比較的高い結晶性の得られる成膜方法、成膜条件で形成することにより得ることができる。下地基板と結晶構造が異なり、また、格子定数も異なるために、膜中に大きな残存歪みが発生し、微細孔構造が生じるものと考えられる。この上にIII族窒化物半導体層を成長させると、エピタキシャル情報は、微細孔を通して下地基板からIII族窒化物半導体層に受け継がれ、この層中に微細な空隙が多数発生する。   The metal element-containing film having a microporous structure is the surface of the base substrate (if the metal element-containing film is directly formed on a different substrate, the surface of the different substrate, and the III-nitride semiconductor film is formed on the different substrate. It is possible to obtain a metal material that does not lattice match with the group nitride semiconductor film) by using a film formation method and film formation conditions that can obtain relatively high crystallinity. It is considered that since the crystal structure is different from that of the base substrate and the lattice constant is also different, a large residual strain is generated in the film, resulting in a microporous structure. When a group III nitride semiconductor layer is grown thereon, epitaxial information is passed from the base substrate to the group III nitride semiconductor layer through the fine holes, and a large number of fine voids are generated in this layer.

なお、上記微細孔を有する構造は、成膜条件の調整によって作成することもできるが、金属膜や金属窒化膜を形成後、適宜、熱処理を行うことによっても作成することができる。空隙形成のための熱処理は金属元素含有膜の材料によって適宜選択される。たとえばチタン膜を形成した場合、熱処理温度は好ましくは700℃以上、より好ましくは800℃以上とする。温度が低すぎると、空隙の形成効率が低下することがある。なお、上限については成膜材料等によって適宜設定されるが、GaN系材料の場合、1400℃以下とすることが好ましい。   Note that the structure having the micropores can be created by adjusting the film formation conditions, but can also be created by appropriately performing a heat treatment after forming the metal film or the metal nitride film. The heat treatment for forming the void is appropriately selected depending on the material of the metal element-containing film. For example, when a titanium film is formed, the heat treatment temperature is preferably 700 ° C. or higher, more preferably 800 ° C. or higher. If the temperature is too low, the void formation efficiency may be reduced. The upper limit is appropriately set depending on the film forming material or the like, but in the case of a GaN-based material, it is preferably 1400 ° C. or lower.

タイプIII
タイプIIIの製造方法は、下地基板上に、少なくとも表面が金属窒化物からなる金属元素含有膜を形成する工程と、前記金属窒化物に含まれる窒素の脱離処理を行う工程と、該金属元素含有膜上に接して、空隙部を含むIII族窒化物半導体層を形成する工程と、を含む。この製造方法によれば、金属元素含有膜表面の触媒活性が向上し、III族窒化物半導体層中により安定的に空隙を形成することができる。
Type III
A type III manufacturing method includes a step of forming a metal element-containing film having at least a surface made of a metal nitride on a base substrate, a step of desorbing nitrogen contained in the metal nitride, and the metal element. Forming a group III nitride semiconductor layer including a void in contact with the containing film. According to this manufacturing method, the catalytic activity on the surface of the metal element-containing film is improved, and voids can be formed more stably in the group III nitride semiconductor layer.

この製造方法における金属元素含有膜は、下地基板上に金属膜を形成した後、該金属膜を窒化処理する方法や、下地基板上に金属窒化膜を形成する方法により形成することができる。また、前記窒素の脱離処理は、前記金属元素含有膜を還元性雰囲気に接触させる等の処理とすることができる。還元性雰囲気とは、水素やアンモニア等を含む雰囲気等をいう。   The metal element-containing film in this manufacturing method can be formed by forming a metal film on a base substrate and then nitriding the metal film or by forming a metal nitride film on the base substrate. The nitrogen desorption treatment may be a treatment such as bringing the metal element-containing film into contact with a reducing atmosphere. The reducing atmosphere refers to an atmosphere containing hydrogen, ammonia, or the like.

タイプIV
タイプIVの製造方法は、下地基板上に、少なくとも表面が金属窒化物からなる金属元素含有膜を形成する工程と、該金属元素含有膜上に接して、原料ガスのV/III比を10以下の条件でIII族窒化物半導体を成長させ、空隙部を含むIII族窒化物半導体層を形成する工程と、を含む。こうすることにより、金属元素含有膜上のIII族窒化物半導体層の横方向成長を促進して、空隙を好適に形成することができる。
Type IV
In the type IV manufacturing method, a step of forming a metal element-containing film having at least a surface made of metal nitride on a base substrate, and a V / III ratio of a source gas in contact with the metal element-containing film is 10 or less. And a step of growing a group III nitride semiconductor under the conditions and forming a group III nitride semiconductor layer including a void. By so doing, the lateral growth of the group III nitride semiconductor layer on the metal element-containing film can be promoted, and the voids can be suitably formed.

本発明における各プロセスや使用する材料等については、様々な構成を採用することができる。以下、そうした構成について説明する。   Various configurations can be adopted for each process and materials used in the present invention. Hereinafter, such a configuration will be described.

本発明において、金属元素含有膜は下地基板の全面に形成することができる。こうすることによって、空隙を基板全面にわたって形成でき、歪みをより効果的に緩和できる上、基板の剥離が一層容易となる。   In the present invention, the metal element-containing film can be formed on the entire surface of the base substrate. By doing so, voids can be formed over the entire surface of the substrate, distortion can be more effectively mitigated, and the substrate can be more easily separated.

本発明において、金属元素含有膜は、III族窒化物半導体に対して分解を促す触媒作用を有する金属元素を含有するものとすることができる。こうした金属元素として、遷移元素、特にd−ブロック遷移元素を例示することができる。なかでも、スカンジウム、イットリウム、チタン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、タングステン、クロム、モリブデン、レニウム、鉄、ルテニウム、オスミウム、コバルト、ロジウム、イリジウム、ニッケル、パラジウム、マンガン、銅、白金および金からなる群から選択される一または二以上の元素とすることが好ましい。こうした材料を用いることにより、III族窒化物半導体層に好適な形態の空隙を形成することができる。

In the present invention, the metal element-containing film may contain a metal element having a catalytic action that promotes decomposition of the group III nitride semiconductor. Examples of such metal elements include transition elements, particularly d-block transition elements. Of these, scandium, yttrium, titanium, zirconium, hafnium, vanadium, niobium, tantalum, tungsten, chromium, molybdenum, Les chloride, iron, ruthenium, osmium, cobalt, rhodium, iridium, nickel, palladium, manganese, copper, platinum And one or more elements selected from the group consisting of gold and gold. By using such a material, it is possible to form a void having a suitable shape in the group III nitride semiconductor layer.

上記のうち、特に、チタン、ジルコニウム、ハフニウム、タンタル、タングステン、白金、コバルトおよびニッケルは、III族窒化物半導体層に空隙を形成しやすく、好ましい。さらに、チタン、ジルコニウム、ハフニウム、タンタルおよびタングステンは、III族窒化物半導体層の成長温度においても比較的安定であり、本発明に好ましく用いることができる。ただし、タングステンを選択する場合は、600℃程度の低温でもGaNの分解が起こることから、空隙が急激に発生することがあり、取扱いに注意を要する場合がある。   Among the above, titanium, zirconium, hafnium, tantalum, tungsten, platinum, cobalt, and nickel are particularly preferable because they easily form voids in the group III nitride semiconductor layer. Furthermore, titanium, zirconium, hafnium, tantalum and tungsten are relatively stable at the growth temperature of the group III nitride semiconductor layer and can be preferably used in the present invention. However, when tungsten is selected, since decomposition of GaN occurs even at a low temperature of about 600 ° C., voids may suddenly occur, and handling may be required.

上記金属がIII族窒化物半導体層中に空隙を形成する理由はかならずしも明らかではないが、上記金属がIII族窒化物半導体に触媒として作用し、分解を促進するものと推察される。   The reason why the metal forms voids in the group III nitride semiconductor layer is not always clear, but it is presumed that the metal acts as a catalyst on the group III nitride semiconductor and promotes decomposition.

本発明における金属元素含有膜は、さらに以下の条件を満たすものが好ましい。
(i)下地基板の配向性を伝達し、金属元素含有膜上にIII族窒化物半導体層が好適に単結晶エピタキシャル成長できること。金属元素含有膜は、六方晶系又は立方晶系の結晶系を有し、下地基板上で、金属元素含有膜が六方晶系であれば[0001]軸方向、立方晶系であれば[111]軸方向に配向できることが望ましい。
(ii)金属元素含有膜の融点、あるいは分解開始温度が、その上に形成するIII族窒化物半導体層の成長温度よりも高く、当該成長温度において膜の形態を保つことができること。
(iii)金属元素含有膜上に成長するIII族窒化物半導体層の成長温度における蒸気圧が十分に低く、当該成長温度において昇華が生じないこと。
(iv) 金属元素含有膜上に成長するIII族窒化物半導体層の成長温度において、窒化物半導体やその原料ガス、成長雰囲気ガス(アンモニアガスや水素ガス等)と反応せず、結晶配向性が乱れないこと。
このような条件を満たす金属元素含有膜とすることで、より一層結晶品質の優れたIII族窒化物半導体基板を得ることができる。
The metal element-containing film in the present invention preferably further satisfies the following conditions.
(i) The orientation of the base substrate is transmitted, and the group III nitride semiconductor layer can be suitably single-crystal epitaxially grown on the metal element-containing film. The metal element-containing film has a hexagonal or cubic crystal system. If the metal element-containing film is a hexagonal crystal system on the base substrate, the [0001] axial direction, and if the metal element-containing film is a cubic crystal system, [111] It is desirable that it can be oriented in the axial direction.
(ii) The melting point or decomposition start temperature of the metal element-containing film is higher than the growth temperature of the group III nitride semiconductor layer formed thereon, and the film form can be maintained at the growth temperature.
(iii) The vapor pressure at the growth temperature of the group III nitride semiconductor layer grown on the metal element-containing film is sufficiently low, and no sublimation occurs at the growth temperature.
(iv) At the growth temperature of the group III nitride semiconductor layer grown on the metal element-containing film, it does not react with the nitride semiconductor, its source gas, or growth atmosphere gas (ammonia gas, hydrogen gas, etc.), and the crystal orientation is Do not disturb.
By using a metal element-containing film that satisfies these conditions, a group III nitride semiconductor substrate with even better crystal quality can be obtained.

本発明における金属元素含有膜は、金属単体でも金属化合物でもよく、単層膜でも二種類以上の膜の積層した複合膜であってもよい。好ましくは、金属膜、金属窒化膜またはこれらの積層体とする。   The metal element-containing film in the present invention may be a single metal or a metal compound, and may be a single layer film or a composite film in which two or more kinds of films are laminated. Preferably, a metal film, a metal nitride film, or a laminate thereof is used.

本発明における金属元素含有膜は、その上に良質な結晶品質のIII族窒化物半導体層を成長させるための下地層としての役割を果たすため、その表面の少なくとも一部が、金属窒化物となっていることが好ましい。こうすることにより、通常の成膜温度でIII族窒化物半導体を好適に成長させることができる。このような理由から、金属元素含有膜を構成する材料として、窒化しやすい金属元素を選択することが好ましい。このような観点からは、金属元素含有膜を構成する金属元素として、チタン、タンタル、タングステン等が好適である。なお、チタンなどの金属膜は、III族窒化物半導体の成長雰囲気に曝されることで、その表面が窒化されるため、特に窒化のための工程を設けなくてもよいが、窒化の度合いを制御するための工程を独立に設けてもよい。また、空隙を形成する工程の熱処理雰囲気に、水素と同時に窒素ガス又は窒素原子を含有する化合物ガスを導入することで、空隙の形成と同時にチタンの窒化を行うことも可能である。なお、上述したタイプIのプロセスでは、金属元素含有膜上のIII族窒化物半導体の成長を低温で行うため、この場合は金属元素含有膜を金属単体で構成することができる。   The metal element-containing film in the present invention serves as an underlayer for growing a high-quality crystal-quality group III nitride semiconductor layer thereon, so that at least a part of the surface thereof becomes a metal nitride. It is preferable. By doing so, the group III nitride semiconductor can be suitably grown at a normal film forming temperature. For these reasons, it is preferable to select a metal element that is easily nitrided as a material constituting the metal element-containing film. From such a viewpoint, titanium, tantalum, tungsten, or the like is preferable as the metal element constituting the metal element-containing film. In addition, since the surface of the metal film such as titanium is nitrided by being exposed to the growth atmosphere of the group III nitride semiconductor, a step for nitriding is not particularly required. You may provide the process for controlling independently. Further, by introducing nitrogen gas or a compound gas containing nitrogen atoms simultaneously with hydrogen into the heat treatment atmosphere in the step of forming voids, it is possible to nitride titanium simultaneously with the formation of voids. In the type I process described above, the group III nitride semiconductor on the metal element-containing film is grown at a low temperature. In this case, the metal element-containing film can be formed of a single metal.

また、本発明における金属元素含有膜は、その上に形成されるIII族窒化物半導体層に作用して空隙を発生させる役割を有していることから、金属元素含有膜表面の少なくとも一部に金属単体等の触媒活性の高い面が露出していることが好ましい。ここで、金属元素含有膜表面とは、平坦膜であればその上面をいい、微細孔を有する膜では、孔の内壁および膜上面の両方をいう。これらの箇所に金属単体等の触媒活性の高い面が露出していれば、空隙を有するIII族窒化物半導体層が好適に形成される。   In addition, since the metal element-containing film in the present invention has a role of acting on the group III nitride semiconductor layer formed thereon to generate voids, the metal element-containing film is formed on at least a part of the surface of the metal element-containing film. It is preferable that a surface having high catalytic activity such as a simple metal is exposed. Here, the surface of the metal element-containing film refers to the upper surface of a flat film, and refers to both the inner wall of the hole and the upper surface of the film in a film having fine holes. If a surface having high catalytic activity such as a simple metal is exposed at these locations, a group III nitride semiconductor layer having voids is suitably formed.

本発明における金属元素含有膜の厚さは、材質等に応じて適宜設定されるが、たとえば、3nm以上、より好ましくは5nm以上とする。また、上限については、500nm以下、より好ましくは50nm以下とする。こうすることにより、金属元素含有膜上に形成されるIII族窒化物半導体層の結晶品質を良好に維持しつつ金属元素含有膜上の空隙を好適に形成することができる。   The thickness of the metal element-containing film in the present invention is appropriately set according to the material and the like, and is, for example, 3 nm or more, more preferably 5 nm or more. The upper limit is 500 nm or less, more preferably 50 nm or less. By doing so, it is possible to suitably form voids on the metal element-containing film while maintaining good crystal quality of the group III nitride semiconductor layer formed on the metal element-containing film.

金属元素含有膜を堆積する手法は、蒸着法やスパッタ法、各種CVD法などが利用できる。金属元素含有膜は、その表面が平坦で、かつ基板表面全面を覆っていることが望ましく、膜中に微細孔を有する構造であってもよい。このような微細孔を有する構造とすれば、金属元素含有膜の上に形成されるIII族窒化物半導体層中の欠陥密度を効果的に低減することができる。III族窒化物半導体層は、孔を覆って成長することが可能である。   As a method for depositing the metal element-containing film, an evaporation method, a sputtering method, various CVD methods, or the like can be used. The metal element-containing film desirably has a flat surface and covers the entire surface of the substrate, and may have a structure having fine holes in the film. With such a structure having fine holes, the defect density in the group III nitride semiconductor layer formed on the metal element-containing film can be effectively reduced. The group III nitride semiconductor layer can be grown over the hole.

金属元素含有膜の材料としてチタンを選択した場合を例に挙げると、金属膜を窒化し、略均一な孔を生じさせる熱処理は、700℃以上1400℃以下の温度で行うことが望ましい。これは700℃未満では窒化反応が十分に進行せず、略均一な孔を生じさせることができないからである。下地基板として窒化物半導体基板あるいは窒化物半導体エピタキシャルウエハを用いた場合、1400℃を超えると単結晶窒化ガリウム層の熱分解が過剰に進行し、金属窒化膜が剥離してしまう恐れがある。前記金属膜を窒化し、略均一な孔を生じさせる熱処理は、窒素ガスまたは窒素含有化合物ガスを含む雰囲気中で行うことが望ましい。こうすることにより、III族窒化物半導体層中に好適な形態の空隙を生成し得る、微細孔を備えた膜を形成することができる。   For example, when titanium is selected as the material for the metal element-containing film, the heat treatment for nitriding the metal film and generating substantially uniform holes is desirably performed at a temperature of 700 ° C. or higher and 1400 ° C. or lower. This is because if the temperature is lower than 700 ° C., the nitriding reaction does not proceed sufficiently and substantially uniform holes cannot be formed. When a nitride semiconductor substrate or a nitride semiconductor epitaxial wafer is used as the base substrate, if the temperature exceeds 1400 ° C., the thermal decomposition of the single crystal gallium nitride layer may proceed excessively and the metal nitride film may be peeled off. The heat treatment for nitriding the metal film and generating substantially uniform holes is preferably performed in an atmosphere containing nitrogen gas or nitrogen-containing compound gas. By doing so, it is possible to form a film having micropores capable of generating a void having a suitable form in the group III nitride semiconductor layer.

本発明において、金属元素含有膜の形成条件を適宜調整してもよく、また、金属元素含有膜形成後、その上にIII族窒化物半導体層を形成する前に、金属元素含有膜の表面処理を行っても良い。こうすることにより、
(i)金属元素含有膜の有するIII族窒化物半導体分解作用(触媒作用)が十分に発揮され、あるいは、
(ii)横方向成長を促進して金属元素含有膜上にブリッジ的な構造が形成され、
応力緩和効果、基板剥離効果の高い空隙部がより一層安定的に形成されるようになる。以下、このような表面処理の方法の例について説明する。
In the present invention, the formation conditions of the metal element-containing film may be appropriately adjusted, and after the metal element-containing film is formed, the surface treatment of the metal element-containing film is performed before the group III nitride semiconductor layer is formed thereon. May be performed. By doing this,
(I) Group III nitride semiconductor decomposition action (catalytic action) of the metal element-containing film is sufficiently exerted, or
(Ii) A lateral structure is promoted to form a bridge-like structure on the metal element-containing film,
A void portion having a high stress relaxation effect and a high substrate peeling effect can be formed more stably. Hereinafter, an example of such a surface treatment method will be described.

方法1
金属元素含有膜の形成速度を1nm/sec以下とする。こうすることによって、金属元素含有膜の配向性が適度に保たれ、応力緩和効果、基板剥離効果の高い空隙部を好適に形成することができる。たとえば、Tiの場合、蒸着速度蒸着速度を1nm/sec以下とすれば、Tiの(0001)配向性が良好に維持され、窒化した場合にも良好な結晶性が得られる。この結果、窒化膜表面に結晶方位の異なる島状結晶が析出することを抑制でき、本発明の意図する空隙を好適に形成することができる。
Method 1
The formation rate of the metal element-containing film is 1 nm / sec or less. By doing so, the orientation of the metal element-containing film can be maintained moderately, and a void portion having a high stress relaxation effect and a high substrate peeling effect can be suitably formed. For example, in the case of Ti, if the deposition rate is 1 nm / sec or less, the (0001) orientation of Ti is maintained well, and good crystallinity is obtained even when nitriding. As a result, it is possible to suppress the precipitation of island crystals having different crystal orientations on the surface of the nitride film, and the voids intended by the present invention can be suitably formed.

方法2
金属元素含有膜の厚みを調整する。たとえば金属元素含有膜の厚みを5nm〜50nmとする。こうすることにより、金属元素含有膜上に形成されるIII族窒化物半導体層の結晶品質を良好に維持しつつ金属元素含有膜上の空隙を好適に形成することができる。金属元素含有膜材料としてTiを採用した場合、Tiの厚さは5nm〜50nmが望ましい。Tiが薄すぎると、窒化処理後の網目が大きくなりすぎ、TiNの面積が少なくなり、空隙の形成が不充分となり、剥離ができなくなるからである。また50nm以上に厚くなりすぎると、窒化膜の結晶性が悪くなり、窒化膜表面に結晶方位の異なる島状結晶が析出しやすくなり、このために横方向成長が阻害されて、空隙の形成が不十分となるからである。
Method 2
The thickness of the metal element-containing film is adjusted. For example, the thickness of the metal element-containing film is set to 5 nm to 50 nm. By doing so, it is possible to suitably form voids on the metal element-containing film while maintaining good crystal quality of the group III nitride semiconductor layer formed on the metal element-containing film. When Ti is employed as the metal element-containing film material, the thickness of Ti is desirably 5 nm to 50 nm. If Ti is too thin, the network after nitriding will be too large, the area of TiN will be reduced, void formation will be insufficient, and peeling will not be possible. On the other hand, if the thickness is more than 50 nm, the crystallinity of the nitride film deteriorates, and island-like crystals with different crystal orientations are likely to precipitate on the nitride film surface, which hinders lateral growth and leads to void formation. This is because it becomes insufficient.

方法3
金属元素含有膜上にIII族窒化物半導体層を成長する前に、金属元素含有膜表面をウエット処理する。このようにすれば金属元素含有膜上の自然酸化膜が取り除かれ、空隙形成のための触媒作用が十分に発揮されるようになる。ウエット処理は、たとえば、HFに30分間浸漬し、水洗するといった方法を利用することができる。
Method 3
Before the group III nitride semiconductor layer is grown on the metal element-containing film, the surface of the metal element-containing film is wet-treated. In this way, the natural oxide film on the metal element-containing film is removed, and the catalytic action for forming voids is sufficiently exhibited. For the wet treatment, for example, a method of immersing in HF for 30 minutes and washing with water can be used.

方法4
金属元素含有膜上のIII族窒化物半導体層成長時のキャリアガス組成を調整する。こうすることにより、金属元素含有膜上のIII族窒化物半導体層の横方向成長を促進して、空隙を好適に形成することができる。たとえば、III族窒化物半導体層をHVPEにより形成し、成長時のキャリアガスを、不活性ガス(Nなど)を70%以上含有する組成とする。
Method 4
The carrier gas composition during growth of the group III nitride semiconductor layer on the metal element-containing film is adjusted. By so doing, the lateral growth of the group III nitride semiconductor layer on the metal element-containing film can be promoted, and the voids can be suitably formed. For example, the group III nitride semiconductor layer is formed by HVPE, and the carrier gas at the time of growth has a composition containing 70% or more of an inert gas (N 2 or the like).

方法5
金属元素含有膜上のIII族窒化物半導体層成長時の反応ガス組成を調整する。具体的にはV/III比を調整する。具体的には、V/III比を10以下とする。こうすることにより、金属元素含有膜上のIII族窒化物半導体層の横方向成長を促進して、空隙を好適に形成することができる。
Method 5
The reaction gas composition during the growth of the group III nitride semiconductor layer on the metal element-containing film is adjusted. Specifically, the V / III ratio is adjusted. Specifically, the V / III ratio is 10 or less. By so doing, the lateral growth of the group III nitride semiconductor layer on the metal element-containing film can be promoted, and the voids can be suitably formed.

方法6
金属元素含有膜上のIII族窒化物半導体層成長時のドーピングプロファイルを調整する。たとえばSiを不純物として導入し、n型III族窒化物半導体基板を形成する場合、
成長開始後、5μmの厚さになるまでは、Si原子濃度が5×1017cm−3以下になるようにする。これは、Siを添加しすぎると横方向成長が阻害されるという理由からである。
Method 6
The doping profile during the growth of the group III nitride semiconductor layer on the metal element-containing film is adjusted. For example, when Si is introduced as an impurity to form an n-type group III nitride semiconductor substrate,
The Si atom concentration is set to 5 × 10 17 cm −3 or less until the thickness reaches 5 μm after the start of growth. This is because lateral growth is hindered if too much Si is added.

なお、上記方法において、金属元素含有膜上のIII族窒化物半導体層成長時の成長温度は800℃以上が望ましい。金属元素含有膜を構成する金属の触媒作用がその温度以上で発揮されるからである。   In the above method, the growth temperature during growth of the group III nitride semiconductor layer on the metal element-containing film is preferably 800 ° C. or higher. This is because the catalytic action of the metal constituting the metal element-containing film is exhibited at or above that temperature.

本発明におけるIII族窒化物半導体層の成長法は、MOCVD法(有機金属気相成長法)をはじめとして、MBE法(分子線エピタキシー法)、HVPE法(ハイドライド気相成長法)など、種々の方法を利用することが可能である。III族窒化物半導体の自立基板を得るための厚膜III族窒化物半導体成長には、HVPE法を用いるのが望ましい。これは、結晶成長速度が速く、厚膜を得るのが容易であるためであるが、MOCVD法などの別の方法によっても、また、III族窒化物半導体を途中までMOCVD法で成長し、その後HVPE法でIII族窒化物半導体を厚く成長させるなど、複数の成長法を組み合わせて用いてもかまわない。   The growth method of the group III nitride semiconductor layer in the present invention includes various methods such as the MOCVD method (metal organic vapor phase growth method), the MBE method (molecular beam epitaxy method), the HVPE method (hydride vapor phase growth method). It is possible to use the method. It is desirable to use the HVPE method for the growth of a thick film group III nitride semiconductor to obtain a group III nitride semiconductor free-standing substrate. This is because the crystal growth rate is fast and it is easy to obtain a thick film, but also by another method such as MOCVD method, a group III nitride semiconductor is grown partway by MOCVD method, and then A plurality of growth methods may be used in combination, such as a thick growth of a group III nitride semiconductor by the HVPE method.

本発明におけるIII族窒化物半導体層は、不活性ガスまたはこれと水素等との混合ガスをキャリアガスとして用いることができる。不活性ガスはN、He、Ne、Ar、Kr、Xeの少なくとも1種類を含むことができる。III族窒化物層を形成する場合に、成長初期にキャリアガスとして窒素などの不活性ガスを用い、その後、キャリアガスを水素に切り替えて結晶性に優れた層を成長させることもできる。 In the group III nitride semiconductor layer in the present invention, an inert gas or a mixed gas of hydrogen and the like can be used as a carrier gas. The inert gas can include at least one of N 2 , He, Ne, Ar, Kr, and Xe. When forming a group III nitride layer, an inert gas such as nitrogen can be used as a carrier gas at the initial stage of growth, and then the carrier gas can be switched to hydrogen to grow a layer having excellent crystallinity.

本発明において、下地基板としては特に制限がなく、種々のものを用いることができる。たとえば、サファイア、シリコン、SiC、ランガサイト、Al、GaAs等の異種材料基板や、GaN、AlN、AlGaN等のIII族窒化物半導体からなる基板が例示される。たとえばサファイアを用いる場合、C面、A面、R面等を用いることができる。下地基板にオフ角がついていても構わないが、1°以内のオフ角とすることが好ましい。1°以内とすることにより、金属膜の配向性を良好に保ち、膜上にIII族窒化物半導体層を良好に成長させることができる。   In the present invention, the base substrate is not particularly limited, and various substrates can be used. Examples include substrates made of different materials such as sapphire, silicon, SiC, langasite, Al, and GaAs, and substrates made of group III nitride semiconductors such as GaN, AlN, and AlGaN. For example, when using sapphire, the C-plane, A-plane, R-plane, etc. can be used. The base substrate may have an off angle, but it is preferable to set the off angle within 1 °. By making it within 1 °, the orientation of the metal film can be kept good and the group III nitride semiconductor layer can be grown well on the film.

本発明における下地基板は、上記材料からなる基板からなるものとしてもよいし、その上に、適宜、GaN低温成長バッファ層を介してIII族窒化物半導体を形成した構成のものとしてもよい。   The base substrate in the present invention may be made of a substrate made of the above-mentioned material, or may have a structure in which a group III nitride semiconductor is appropriately formed thereon via a GaN low-temperature growth buffer layer.

本発明において、III族窒化物半導体層は種々の半導体層とすることができ、GaN、AlGaN、InGaNまたはInAlGaN等とすることができる。このうち、金属元素含有膜近傍、たとえば金属元素含有膜上100nmにわたる領域は、GaNあるいはアルミ組成が0.1以下のAlGaNにより構成することが望ましい。こうすることによって、金属元素含有膜近傍に応力緩和および基板剥離に好適な空隙を制御性良く形成できるからである。   In the present invention, the group III nitride semiconductor layer can be various semiconductor layers, such as GaN, AlGaN, InGaN, or InAlGaN. Of these, the vicinity of the metal element-containing film, for example, the region extending over 100 nm on the metal element-containing film is preferably composed of GaN or AlGaN having an aluminum composition of 0.1 or less. By doing so, voids suitable for stress relaxation and substrate peeling can be formed near the metal element-containing film with good controllability.

III族窒化物半導体層の厚さは、1μm以上であることが望ましい。金属窒化膜表面には微小な孔が存在する場合があり、III族窒化物半導体層の成長初期には、その表面にも孔が引き継がれる。この孔は、徐々に埋まって最終的には無くなるが、この孔が埋まって表面が完全な平坦面になるために、III族窒化物半導体層の厚さは1μm以上とすることが好ましい。   The thickness of the group III nitride semiconductor layer is desirably 1 μm or more. There may be a minute hole on the surface of the metal nitride film, and the hole is inherited on the surface of the group III nitride semiconductor layer at the initial stage of growth. Although the holes are gradually filled and eventually disappeared, the thickness of the group III nitride semiconductor layer is preferably 1 μm or more in order to fill the holes and make the surface completely flat.

III族窒化物半導体層の空隙率は、好ましくは20%以上、より好ましくは30%以上とし、また、好ましくは90%以下、より好ましくは80%以下とする。空隙率が小さすぎると歪緩和の効果が少なく、基板の反りの低減、欠陥密度の低減効果が得られないことがある。空隙率が大きすぎると、金属元素含有膜上のIII族窒化物半導体層の成長の際、金属膜が部分的に剥離を起こし、結晶成長が阻害されることがある。   The porosity of the group III nitride semiconductor layer is preferably 20% or more, more preferably 30% or more, and preferably 90% or less, more preferably 80% or less. If the porosity is too small, the effect of strain relaxation is small, and the effect of reducing the warpage of the substrate and the defect density may not be obtained. If the porosity is too large, the metal film may partially peel during growth of the group III nitride semiconductor layer on the metal element-containing film, and crystal growth may be inhibited.

本発明において、金属膜上にIII族窒化物半導体層を形成する工程は、金属膜上に、直接または他の層を介して、開口部を有するマスクを形成した後、この開口部を成長領域として、開口部およびマスク上にIII族窒化物半導体層をエピタキシャル成長させる工程とすることができる。このようにした場合、マスク開口部を成長起点として、最初に開口部、次いでマスクを覆うように基板全面にIII族窒化物半導体がエピタキシャル成長する。このような成長法として、選択横方向成長を行うELOとよばれる方法や、ファセット構造を形成させながら選択マスク成長させるFIELOとよばれる方法を採用することができる。   In the present invention, the step of forming the group III nitride semiconductor layer on the metal film includes the step of forming a mask having an opening directly or via another layer on the metal film, and then forming the opening in a growth region. As a process, a group III nitride semiconductor layer can be epitaxially grown on the opening and the mask. In this case, the group III nitride semiconductor is epitaxially grown on the entire surface of the substrate so as to cover the opening and then the mask, starting from the mask opening. As such a growth method, a method called ELO for performing selective lateral growth or a method called FIELO for growing a selective mask while forming a facet structure can be employed.

本発明において、III族窒化物半導体層を形成する工程の後、下地基板を剥離除去する。下地基板を除去する方法としては、III族窒化物半導体層成長後、雰囲気温度を降下させることにより前記下地基板を自然剥離する方法、空隙を有するIII族窒化物半導体層に応力を加え機械的に上記下地基板を剥離する方法、金属元素含有膜またはIII族窒化物半導体層中の空隙部の設けられた領域をエッチング除去して下地基板を剥離する方法等を用いることができる。   In the present invention, the base substrate is peeled off after the step of forming the group III nitride semiconductor layer. As a method for removing the base substrate, after the growth of the group III nitride semiconductor layer, a method of naturally peeling the base substrate by lowering the ambient temperature, mechanically applying stress to the group III nitride semiconductor layer having voids For example, a method for peeling the base substrate, a method for removing the base substrate by etching away a region provided with a void in the metal element-containing film or the group III nitride semiconductor layer, or the like can be used.

次に、本発明の金属元素含有膜として、Ti含有膜を用いた例について説明する。   Next, an example using a Ti-containing film as the metal element-containing film of the present invention will be described.

本発明者らは、TiやNiなどの特定の金属膜上に積層されたIII族窒化物半導体層に熱処理を行うと、当該III族窒化物半導体層中に空隙が形成されることを見出した。
(i)Ti/TiNの触媒作用は、800℃未満の低温では顕著に低くなること。
(ii)500〜800℃程度であれば、Ti上にGaN結晶を成長することは可能であること。
上記二つの知見により、Ti/TiNの作用で分解されない基板、例えばサファイア基板などを用いて、次のような方法によって空隙部を生じさせることが可能であることがわかった。
The present inventors have found that when a heat treatment is performed on a group III nitride semiconductor layer laminated on a specific metal film such as Ti or Ni, voids are formed in the group III nitride semiconductor layer. .
(I) The catalytic action of Ti / TiN should be significantly reduced at low temperatures below 800 ° C.
(Ii) It is possible to grow a GaN crystal on Ti at about 500 to 800 ° C.
Based on the above two findings, it was found that a void portion can be generated by the following method using a substrate that is not decomposed by the action of Ti / TiN, such as a sapphire substrate.

(例1)
本例は、前述のタイプIに属するものである。まず、サファイア基板にTiを蒸着する。次に、低温でGaNを成膜する。その後、昇温して低温GaN中にボイドを生じさせる。つづいて高温で厚膜GaNを成長し、その後、自然剥離やエッチングによりサファイア基板を除去して自立基板を得る。
(Example 1)
This example belongs to type I described above. First, Ti is vapor-deposited on a sapphire substrate. Next, GaN is deposited at a low temperature. Thereafter, the temperature is raised to generate voids in the low-temperature GaN. Subsequently, a thick GaN film is grown at a high temperature, and then the sapphire substrate is removed by natural peeling or etching to obtain a self-supporting substrate.

(例2)
本例は、前述のタイプIIに属するものである。本例は、窒化処理なしで金属元素含有膜上部に空隙部を形成するものである。本発明者らは、下地基板表面(異種基板上に直接金属元素含有膜を形成する場合は異種基板表面、異種基板上にIII族窒化物半導体膜を形成する場合は当該III族窒化物半導体膜)と格子整合しない金属窒化物や金属の薄膜を形成することで、微細孔構造を有する薄膜が形成できることを見出した。このとき、金属や金属窒化物の薄膜を形成した後、この薄膜について窒化処理や熱処理をとくに行わなくてもよい。金属やその金属窒化物の薄膜は、下地基板と結晶構造および格子定数が異なるため、上記薄膜中に大きな歪が加わる。この結果、結晶粒境界で孔が生成し、微細孔構造が生じるものと考えられる。この上にIII族窒化物半導体層を結晶させると、エピタキシャル情報は、微細孔を通して下地基板から当該III族窒化物半導体層に受け継がれる。上記薄膜上に現われた結晶は横方向成長により、お互いに合体して窒化物連続膜が形成されるが、上記薄膜とIII族窒化物半導体層の界面には、微細な空隙が多数発生する。
(Example 2)
This example belongs to the above-mentioned type II. In this example, a void is formed above the metal element-containing film without nitriding. The inventors of the present invention have found that the surface of the base substrate (if the metal element-containing film is formed directly on the heterogeneous substrate, the heterogeneous substrate surface, and if the group III nitride semiconductor film is formed on the heterogeneous substrate, the group III nitride semiconductor film It has been found that a thin film having a fine pore structure can be formed by forming a metal nitride or metal thin film that does not lattice match with (1). At this time, after forming a thin film of metal or metal nitride, it is not necessary to perform nitriding or heat treatment on the thin film. A thin film of metal or a metal nitride thereof has a crystal structure and a lattice constant different from those of the base substrate, so that a large strain is applied to the thin film. As a result, it is considered that pores are generated at crystal grain boundaries and a fine pore structure is generated. When the group III nitride semiconductor layer is crystallized thereon, the epitaxial information is inherited from the underlying substrate to the group III nitride semiconductor layer through the fine holes. Crystals appearing on the thin film are combined with each other by lateral growth to form a continuous nitride film, but many fine voids are generated at the interface between the thin film and the group III nitride semiconductor layer.

なお、上記微細孔を有する構造は、金属膜や金属窒化膜の成膜条件の調整によって作成することもできるが、金属膜や金属窒化膜を形成後、適宜、熱処理を行うことによっても作成することができる。空隙形成のための熱処理は金属元素含有膜の材料によって適宜選択される。たとえばチタン膜を形成した場合、熱処理温度は好ましくは700℃以上、より好ましくは800℃以上とする。温度が低すぎると、空隙の形成効率が低下することがある。なお、上限については成膜材料等によって適宜設定されるが、GaN系材料の場合、1400℃以下とすることが好ましい。   The structure having the fine holes can be created by adjusting the deposition conditions of the metal film or metal nitride film, but can also be created by appropriately performing a heat treatment after forming the metal film or metal nitride film. be able to. The heat treatment for forming the void is appropriately selected depending on the material of the metal element-containing film. For example, when a titanium film is formed, the heat treatment temperature is preferably 700 ° C. or higher, more preferably 800 ° C. or higher. If the temperature is too low, the void formation efficiency may be reduced. The upper limit is appropriately set depending on the film forming material or the like, but in the case of a GaN-based material, it is preferably 1400 ° C. or lower.

(例3)
本例は、前述のタイプIIIに属するものである。窒化物層を成長させる前の昇温時はH雰囲気のみで行うこととしてもよい。こうすることによって、埋め込み前にTiN表面をH雰囲気にさらしてNの脱離を促進し、Tiを一部露出させることができる。この結果、Tiの有するIII族窒化物半導体に対する分解作用が顕著となり、空隙部が好適に形成される。
(Example 3)
This example belongs to the aforementioned type III. The temperature rise before growing the nitride layer may be performed only in an H 2 atmosphere. By doing so, the TiN surface can be exposed to an H 2 atmosphere before embedding to promote N desorption, and a part of Ti can be exposed. As a result, the decomposition effect on the group III nitride semiconductor of Ti becomes remarkable, and the void portion is suitably formed.

本例では、金属元素含有膜膜上に窒化物半導体層を成長させる際、少なくとも初期成長段階において、V/III比<10とする。Gaリッチな条件で成長を行うことで、初期成長段階におけるTiNのNの脱離を促進して表面に触媒活性の高いTiを露出させることができる。   In this example, when the nitride semiconductor layer is grown on the metal element-containing film, the V / III ratio is <10 at least in the initial growth stage. By performing the growth under Ga-rich conditions, Ti having high catalytic activity can be exposed on the surface by promoting N desorption of TiN in the initial growth stage.

(参照例)
直径2インチの単結晶のサファイア基板のC面上に、厚さ30nmの金属Ti膜を蒸着した。この基板を電気炉内に入れて、NHを20%混合したN気流中、1050℃×30minの熱処理を施し、Ti膜表面を窒化した。その後、N雰囲気下で1040℃まで昇温し、GaNを約500nm厚に堆積し、HVPE−GaN層を形成した。キャリアガスとしてはNを用いた。得られた基板を走査型電子顕微鏡(SEM)断面観察したところ、Ti膜上部に空隙が多数発生し、多孔質層が形成されていることが確認された。
(Reference example)
A metal Ti film having a thickness of 30 nm was deposited on the C-plane of a single crystal sapphire substrate having a diameter of 2 inches. This substrate was placed in an electric furnace and subjected to a heat treatment at 1050 ° C. for 30 minutes in an N 2 stream mixed with 20% NH 3 to nitride the Ti film surface. Thereafter, the temperature was raised to 1040 ° C. under a N 2 atmosphere, deposited GaN of about 500nm thick was formed HVPE-GaN layer. N 2 was used as the carrier gas. When the cross section of the obtained substrate was observed with a scanning electron microscope (SEM), it was confirmed that a large number of voids were generated above the Ti film and a porous layer was formed.

また、金属Ti膜をコバルト膜に代えて同様の実験を行ったところ、コバルト膜上部に空隙が多数発生し、多孔質層が形成されていることが確認された。さらに、ニッケル膜、白金膜について同様の実験を行ったところ、これらの膜上部に空隙が多数発生し、多孔質層が形成されていることが確認された。   Further, when a similar experiment was performed by replacing the metal Ti film with a cobalt film, it was confirmed that a large number of voids were generated above the cobalt film and a porous layer was formed. Furthermore, when a similar experiment was conducted with respect to a nickel film and a platinum film, it was confirmed that a large number of voids were generated above these films and a porous layer was formed.

これらの実験結果を踏まえ、本発明者らはTi膜を用いてさらに詳細に実験を行い、検討を進めた。以下、本発明を実施例に基づいてさらに詳細に説明する。各実施例におけるプロセス条件の詳細および評価結果は、表1にまとめた。なお、実施例中、TiやTiN等直上のGaN層の成長において、実施例2をのぞき不純物としてシリコンを5×1017cm−2ドーピングした。 Based on the results of these experiments, the present inventors conducted further detailed experiments using a Ti film and proceeded with studies. Hereinafter, the present invention will be described in more detail based on examples. Details of the process conditions and evaluation results in each example are summarized in Table 1. In the examples, in the growth of the GaN layer immediately above Ti, TiN, etc., silicon was doped at 5 × 10 17 cm −2 except that Example 2 was used as an impurity.

(実施例1)
本実施例の各工程について図1を用いて説明する。はじめに、直径2インチの単結晶のサファイア基板11(図1(a))のC面上に、厚さ30nmの金属Ti膜12を成膜速度0.8nm/secで蒸着した(図1(b))。この基板をHVPE炉に入れ、GaClとNHを原料として、750℃で第一のGaN層13を1μm成長した(図1(c))。次に、同炉内で基板温度を1050℃に昇温し、NH気流中で30分間熱処理を施すことにより、金属Ti膜12がTiN膜15に変化するとともに第一のGaN層中に空隙14が形成される(図1(d))。
Example 1
Each step of this embodiment will be described with reference to FIG. First, a 30 nm-thick metal Ti film 12 was deposited at a deposition rate of 0.8 nm / sec on the C-plane of a single crystal sapphire substrate 11 (FIG. 1A) having a diameter of 2 inches (FIG. 1B )). This substrate was put into an HVPE furnace, and 1 μm of the first GaN layer 13 was grown at 750 ° C. using GaCl and NH 3 as raw materials (FIG. 1C). Next, the temperature of the substrate is raised to 1050 ° C. in the furnace, and heat treatment is performed for 30 minutes in an NH 3 gas stream, whereby the metal Ti film 12 is changed to the TiN film 15 and voids are formed in the first GaN layer. 14 is formed (FIG. 1D).

引き続き、同炉内で、第一のGaN層13上にGaClとNHを原料とし、SiHClをドーパントとして、1050℃でSiドープの第二のGaN層16を250μm成長した(図1(e))。なお、これらの成長は常圧で行い、キャリアガスとしてはH10%およびN90%(体積基準)を混合した混合ガスを用いた。成長ガスのV/III比は10とした。 Subsequently, in the same furnace, a Si-doped second GaN layer 16 was grown by 250 μm on the first GaN layer 13 using GaCl and NH 3 as raw materials and SiH 2 Cl 2 as a dopant at 1050 ° C. (FIG. 1). (E)). These growths were performed at normal pressure, and a mixed gas in which 10% H 2 and 90% N 2 (volume basis) were mixed was used as a carrier gas. The growth gas V / III ratio was 10.

第二のGaN層16の成長終了後、第一のGaN層13および第二のGaN層16の積層体は、降温過程においてサファイア基板11から自然に剥離し、GaNの自立基板が得られた。剥離したGaN層の界面は、空隙14が表面に出ているため、微細な凹凸が全面に観察された。凹凸を有する面は、ダイアモンド砥粒を用いて研磨することで、平坦に仕上げた。その結果、単結晶のGaN自立基板17が得られた(図1(f))。   After the growth of the second GaN layer 16 was completed, the stacked body of the first GaN layer 13 and the second GaN layer 16 naturally separated from the sapphire substrate 11 during the temperature lowering process, and a GaN free-standing substrate was obtained. At the interface of the peeled GaN layer, voids 14 are exposed on the surface, so that fine irregularities were observed on the entire surface. The surface having the irregularities was finished flat by polishing with diamond abrasive grains. As a result, a single-crystal GaN free-standing substrate 17 was obtained (FIG. 1 (f)).

得られたGaN自立基板17の反りを測定したところ、基板の反りの曲率半径は約10mと、非常に平坦な基板が得られていることが確認された。また、得られたGaN自立基板17の表面(下地基板を剥離した側と反対側の面)を原子間力顕微鏡で観察し、表面のピットの密度を測定したところ、2×10cm-2と少なく、結晶性が高い基板であることが確認された。 When the warpage of the obtained GaN free-standing substrate 17 was measured, the curvature radius of the warpage of the substrate was about 10 m, and it was confirmed that a very flat substrate was obtained. Further, when the surface of the obtained GaN free-standing substrate 17 (surface opposite to the side from which the base substrate was peeled off) was observed with an atomic force microscope and the density of pits on the surface was measured, 2 × 10 6 cm −2 Therefore, it was confirmed that the substrate had high crystallinity.

なお、上記と同様にして図1(e)の途中までの工程を実施し、第二のGaN層16を数μmの厚さに成長させた後、この基板を割り、その断面をSEM(走査型電子顕微鏡)で観察したところ、図2に示すように、サファイア基板上にTiの窒化膜層を介して空隙を有するGaN層があり、その上に平坦なGaN層が堆積されている構造になっていることが確認できた。なお、断面SEM写真から見積もられる第一のGaN層13の空隙率は約50%であった。本法で成長した結晶の結晶性、平坦性が高かった理由は、この空隙を有する第一のGaN層13の介在に負うものと考えられる。   In the same manner as described above, the process up to the middle of FIG. 1E is performed, and after the second GaN layer 16 is grown to a thickness of several μm, the substrate is divided, and the cross section is SEM (scanned). 2), as shown in FIG. 2, the sapphire substrate has a GaN layer having a gap through a Ti nitride film layer, and a flat GaN layer is deposited thereon. It was confirmed that The porosity of the first GaN layer 13 estimated from the cross-sectional SEM photograph was about 50%. The reason why the crystallinity and flatness of the crystal grown by this method is high is considered to be borne by the first GaN layer 13 having this void.

(実施例2)
本実施例の各工程について図3を用いて説明する。直径2インチの単結晶のサファイア基板31(図3(a))のC面上に、TMGとNHを原料としてMOVPE法によりアンドープのGaN層32を1μm成長した(図3(b))。こうして得られたGaNエピタキシャル基板上に、TiClとNHを原料としてCVD法により、800℃でTiNを20nm堆積させ、TiN膜34を設けた(図3(c))。成膜速度は約1nm/secとした。この試料のX線回折測定を行ったところ、図4に示すように、TiNの回折ピークが観察され、TiN膜34は[111]方向に配向した膜であることが確認された。
(Example 2)
Each process of a present Example is demonstrated using FIG. On the C-plane of a single crystal sapphire substrate 31 (FIG. 3A) having a diameter of 2 inches, an undoped GaN layer 32 was grown by 1 μm by MOVPE using TMG and NH 3 as raw materials (FIG. 3B). On the GaN epitaxial substrate thus obtained, TiN 4 was deposited to a thickness of 20 nm at 800 ° C. by CVD using TiCl 4 and NH 3 as raw materials to provide a TiN film 34 (FIG. 3C). The deposition rate was about 1 nm / sec. When X-ray diffraction measurement was performed on this sample, a TiN diffraction peak was observed as shown in FIG. 4, and it was confirmed that the TiN film 34 was a film oriented in the [111] direction.

また、TiN膜34を形成した図3(c)の段階の試料表面および断面をSEMで観察したところ、それぞれ図5のような構造になっていた。図5(a)はTiN膜34を上面からみた図、図5(b)はTiN膜34の断面図である。TiN膜の表面にはサブミクロンオーダーの微小な孔が均一に形成されており、下地のGaN結晶表面が部分的に露出している状態であった。   Further, when the surface and cross section of the sample at the stage of FIG. 3C where the TiN film 34 was formed were observed with an SEM, the structure was as shown in FIG. FIG. 5A is a view of the TiN film 34 as viewed from above, and FIG. 5B is a cross-sectional view of the TiN film 34. Submicron-order minute holes were uniformly formed on the surface of the TiN film, and the underlying GaN crystal surface was partially exposed.

これをHVPE炉に入れ、N雰囲気下で1040℃まで昇温し、300μm厚のGaNを堆積し、HVPE−GaN層36を設けた(図3(d))。成長に用いた原料はNHとGaClである。また、供給ガス中のGaCl分圧、NH分圧は、それぞれ、8×10−3atm、8×10−2atmである。成長は常圧で行い、成長温度は1040℃とした。キャリアガスとしてはNを用いた。Nをキャリアガスとして用いるのは、TiN膜上の空隙35の形成を促進するためである。Nの他にも、Ar、Heなどの不活性ガスを用いることで同様な効果が得られる。 This was put into an HVPE furnace, heated to 1040 ° C. in an N 2 atmosphere, GaN having a thickness of 300 μm was deposited, and an HVPE-GaN layer 36 was provided (FIG. 3D). The raw materials used for the growth are NH 3 and GaCl. Moreover, the GaCl partial pressure and the NH 3 partial pressure in the supply gas are 8 × 10 −3 atm and 8 × 10 −2 atm, respectively. Growth was carried out at normal pressure, and the growth temperature was 1040 ° C. N 2 was used as the carrier gas. The reason why N 2 is used as a carrier gas is to promote the formation of voids 35 on the TiN film. In addition to N 2, the same effect can be obtained by using an inert gas such as Ar or He.

HVPE−GaN層36は、成長終了後の降温過程において空隙35を剥離箇所としてサファイア基板31から自然に剥離した。剥離したHVPE−GaN層36の界面は、空隙35が表面に出ているため、微細な凹凸が全面に観察された。凹凸を有する面は、ダイアモンド砥粒を用いて研磨することで、平坦に仕上げた。その結果、単結晶のGaN自立基板37が得られた(図3(e))。   The HVPE-GaN layer 36 was naturally peeled from the sapphire substrate 31 in the temperature lowering process after the growth was finished with the gap 35 as a peeling location. At the interface of the peeled HVPE-GaN layer 36, since the voids 35 are exposed on the surface, fine irregularities were observed on the entire surface. The surface having the irregularities was finished flat by polishing with diamond abrasive grains. As a result, a single-crystal GaN free-standing substrate 37 was obtained (FIG. 3E).

得られたGaN自立基板37の表面は、非常に平坦で、顕微鏡観察およびSEM観察により、サファイア基板上に低温成長バッファ層を介して成長した従来のGaN層と比較して、同等かそれ以上の良好な表面状態であった。また、上記と同様にして作成した別の試料について断面SEM写真からGaN層の空隙率を見積もったところ、約50%であった。   The surface of the obtained GaN free-standing substrate 37 is very flat, and is equal to or higher than that of a conventional GaN layer grown on a sapphire substrate via a low-temperature growth buffer layer by microscopic observation and SEM observation. The surface condition was good. Moreover, when the porosity of the GaN layer was estimated from the cross-sectional SEM photograph of another sample prepared in the same manner as described above, it was about 50%.

また、得られたGaN自立基板37の反りを測定したところ、基板の反りの曲率半径は約12mと、非常に平坦な基板であることが確認された。また、得られたGaN自立基板37の表面(下地基板を剥離した側と反対側の面)を熱燐酸、硫酸混合液(250℃)に浸し、エッチピットで転位密度を調べた結果、1×10個/cmと非常に少なく、結晶性の高い基板であることが確認された。 Further, when the warpage of the obtained GaN free-standing substrate 37 was measured, it was confirmed that the curvature radius of the warpage of the substrate was about 12 m, which was a very flat substrate. Further, the surface of the obtained GaN free-standing substrate 37 (surface opposite to the side from which the base substrate was peeled) was immersed in a hot phosphoric acid / sulfuric acid mixed solution (250 ° C.), and the dislocation density was examined by etch pits. It was confirmed that the substrate was extremely low at 10 6 pieces / cm 2 and had high crystallinity.

(実施例3)
本実施例の各工程について図6を用いて説明する。まず直径2インチの単結晶のサファイア基板61(図6(a))のC面上に、TMGとNHを原料としてMOVPE法によりアンドープGaN層62を1μm成長した(図6(b))。こうして得られたGaNエピタキシャル基板上に、金属Tiを20nm蒸着し、金属Ti膜63を設けた(図6(c))。成膜速度は0.8nm/secとした。この基板を電気炉内に入れて、NHを20%混合したN気流中、1050℃×30minの熱処理を施し、TiN膜64を形成した(図6(d))。その表面および断面をSEMで観察したところ、TiN膜の表面にはサブミクロンオーダーの微小な孔が均一に形成されており、下地のGaN結晶表面が部分的に露出している状態であった。
(Example 3)
Each step of the present embodiment will be described with reference to FIG. First, an undoped GaN layer 62 of 1 μm was grown on the C-plane of a single crystal sapphire substrate 61 (FIG. 6A) having a diameter of 2 inches by MOVPE using TMG and NH 3 as raw materials (FIG. 6B). On the GaN epitaxial substrate thus obtained, metal Ti was deposited by 20 nm to provide a metal Ti film 63 (FIG. 6C). The deposition rate was 0.8 nm / sec. This substrate was placed in an electric furnace and subjected to a heat treatment at 1050 ° C. for 30 minutes in an N 2 stream containing 20% NH 3 to form a TiN film 64 (FIG. 6D). When the surface and the cross section were observed with an SEM, fine holes of submicron order were uniformly formed on the surface of the TiN film, and the surface of the underlying GaN crystal was partially exposed.

これをHVPE炉に入れ、N雰囲気下で1040℃まで昇温し、GaNを約300μm厚に堆積し、HVPE−GaN層66を設けた(図6(e))。この層の成長は2段階で行った。 This was put in an HVPE furnace, heated to 1040 ° C. in an N 2 atmosphere, GaN was deposited to a thickness of about 300 μm, and an HVPE-GaN layer 66 was provided (FIG. 6E). This layer was grown in two stages.

第一段階の成長に用いた原料はNHとGaClである。また、供給ガス中のGaCl分圧、NH分圧は、それぞれ、8×10−3atm、5.6×10−2atmであり、V/III比は7とした。成長は常圧で行い、キャリアガスとしてはH10%を混合したNを用いた。この条件でGaNを20μm程度成長し、次にキャリアガスをHに切り替え、引き続き第二段階のGaN成長を行った。このとき、Hキャリアガスでの成長における供給ガス中のGaCl分圧、NH分圧をそれぞれ、1×10−2atm、2.5×10−1atmとした。以上の2段階の成長により、300μmの厚さのGaN層を成長した。GaN層表面は、すべてNキャリアガス中で成長を行った場合に比較して異常成長の抑制や表面モフォロジの改善がみられた。HVPE−GaN層66は、成長終了後の降温過程において空隙65を剥離箇所としてサファイア基板61から自然に剥離した。剥離したHVPE−GaN層66の剥離面は、空隙65が表面に出ているため、微細な凹凸が全面に観察された。凹凸を有する面は、ダイアモンド砥粒を用いて研磨することで、平坦に仕上げた。その結果、単結晶のGaN自立基板67が得られた(図6(f))。 The raw materials used for the first stage growth are NH 3 and GaCl. The GaCl partial pressure and NH 3 partial pressure in the supply gas were 8 × 10 −3 atm and 5.6 × 10 −2 atm, respectively, and the V / III ratio was 7. Growth was performed at atmospheric pressure, as a carrier gas N 2 was used mixed with H 2 10%. Under this condition, GaN was grown to about 20 μm, and then the carrier gas was switched to H 2 to continue the second stage GaN growth. At this time, the GaCl partial pressure and the NH 3 partial pressure in the supply gas in the growth with the H 2 carrier gas were set to 1 × 10 −2 atm and 2.5 × 10 −1 atm, respectively. A GaN layer having a thickness of 300 μm was grown by the above two-stage growth. The surface of the GaN layer was suppressed in abnormal growth and improved in surface morphology as compared with the case where all growth was performed in N 2 carrier gas. The HVPE-GaN layer 66 was naturally peeled from the sapphire substrate 61 in the temperature lowering process after the growth was finished, using the gap 65 as a peeling portion. On the peeled surface of the peeled HVPE-GaN layer 66, since the voids 65 are exposed on the surface, fine irregularities were observed on the entire surface. The surface having the irregularities was finished flat by polishing with diamond abrasive grains. As a result, a single crystal GaN free-standing substrate 67 was obtained (FIG. 6 (f)).

得られたGaN自立基板67の表面は、非常に平坦で、顕微鏡観察およびSEM観察により、サファイア基板上に低温成長バッファ層を介して成長した従来のGaN層と比較して、同等かそれ以上の良好な表面状態となっていることを確認した。また、上記と同様にして作成した別の試料について断面SEM写真からGaN層の空隙率を見積もったところ、約50%であった。   The surface of the obtained GaN free-standing substrate 67 is very flat, and is equal to or higher than that of a conventional GaN layer grown on a sapphire substrate via a low-temperature growth buffer layer by microscopic observation and SEM observation. It was confirmed that the surface condition was good. Moreover, when the porosity of the GaN layer was estimated from the cross-sectional SEM photograph of another sample prepared in the same manner as described above, it was about 50%.

得られたGaN自立基板67の反りを測定したところ、基板の反りの曲率半径は約11mと、非常に平坦な基板であった。また、得られGaN自立基板67の表面(下地基板を剥離した側と反対側の面)を熱燐酸、硫酸混合液(250℃)に浸し、エッチピットで転位密度を調べた結果、1×10個/cmと非常に少なく、結晶性の高い基板であることが確認された。 When the warpage of the obtained GaN free-standing substrate 67 was measured, the curvature radius of the warpage of the substrate was about 11 m, which was a very flat substrate. Further, the surface of the obtained GaN free-standing substrate 67 (surface opposite to the side on which the base substrate was peeled) was immersed in hot phosphoric acid and sulfuric acid mixed solution (250 ° C.), and the dislocation density was examined by etch pits. It was confirmed that the substrate had a very low crystallinity of 6 / cm 2 and high crystallinity.

(実施例4)
本実施例の各工程について図6を用いて説明する。直径2インチの単結晶のサファイア基板61のC面上に、TMGとNHを原料としてMOVPE法によりアンドープのGaN層62を1μm成長した(図6(b))。こうして得られたGaNエピタキシャル基板上に、金属Tiを20nm蒸着し、金属Ti膜63を設けた(図6(c))。成膜速度は0.8nm/secとした。この基板を電気炉内に入れて、NHを20%混合したN気流中、1050℃×30minの熱処理を施し、TiN膜64を形成した(図6(d))。この表面および断面をSEMで観察したところ、TiN膜の表面には、サブミクロンオーダーの微小な孔が均一に形成されており、下地のGaN結晶表面が部分的に露出している状態である。
Example 4
Each step of the present embodiment will be described with reference to FIG. An undoped GaN layer 62 of 1 μm was grown on the C-plane of a single crystal sapphire substrate 61 having a diameter of 2 inches by MOVPE using TMG and NH 3 as raw materials (FIG. 6B). On the GaN epitaxial substrate thus obtained, metal Ti was deposited by 20 nm to provide a metal Ti film 63 (FIG. 6C). The deposition rate was 0.8 nm / sec. This substrate was placed in an electric furnace and subjected to a heat treatment at 1050 ° C. for 30 minutes in an N 2 stream containing 20% NH 3 to form a TiN film 64 (FIG. 6D). When this surface and cross section were observed with an SEM, fine holes of submicron order were uniformly formed on the surface of the TiN film, and the underlying GaN crystal surface was partially exposed.

以上のようにして得られた基板をHVPE炉に入れ、H2雰囲気で1040℃まで昇温し、GaNを約300μmの厚さに堆積した。この層の成長は2段階で行った。 The substrate thus obtained was placed in an HVPE furnace, heated to 1040 ° C. in an H 2 atmosphere, and GaN was deposited to a thickness of about 300 μm. This layer was grown in two stages.

第一段階の成長に用いた原料はNH3とGaClである。また、供給ガス中のGaCl分圧、NH3分圧は、それぞれ8×10−3atm、1×10−1atm(V/III比が12.5)で、成長は常圧で行い、キャリアガスとしてはNを用いた。この条件でGaNを20μm程度成長し、次にキャリアガスをHに切り替え、引き続き第二段階のGaN成長を行った。このとき、Hキャリアガスでの成長における供給ガス中のGaCl分圧、NH分圧をそれぞれ、1×10−2atm、2.5×10−1atmとした。以上の2段階の成長により、300μmの厚さのGaN層を成長した。 The raw materials used for the first stage growth are NH 3 and GaCl. The GaCl partial pressure and NH 3 partial pressure in the supply gas are 8 × 10 −3 atm and 1 × 10 −1 atm (V / III ratio is 12.5), respectively, and the growth is performed at normal pressure. N 2 was used as the gas. Under this condition, GaN was grown to about 20 μm, and then the carrier gas was switched to H 2 to continue the second stage GaN growth. At this time, the GaCl partial pressure and the NH 3 partial pressure in the supply gas in the growth with the H 2 carrier gas were set to 1 × 10 −2 atm and 2.5 × 10 −1 atm, respectively. A GaN layer having a thickness of 300 μm was grown by the above two-stage growth.

GaN層表面は、すべてNキャリアガス中で成長を行った場合に比較して異常成長の抑制や表面モフォロジの改善がみられた。HVPE−GaN層66は、成長終了後の降温過程において空隙65を剥離箇所としてサファイア基板61から自然に剥離した。剥離したHVPE−GaN層66の界面は、空隙65が表面に出ているため、微細な凹凸が全面に観察された。凹凸を有する面は、ダイアモンド砥粒を用いて研磨することで、平坦に仕上げた。その結果、単結晶のGaN自立基板67が得られた(図6(f))。 The surface of the GaN layer was suppressed in abnormal growth and improved in surface morphology as compared with the case where all growth was performed in N 2 carrier gas. The HVPE-GaN layer 66 was naturally peeled from the sapphire substrate 61 in the temperature lowering process after the growth was finished, using the gap 65 as a peeling portion. At the interface of the peeled HVPE-GaN layer 66, since voids 65 are exposed on the surface, fine irregularities were observed on the entire surface. The surface having the irregularities was finished flat by polishing with diamond abrasive grains. As a result, a single crystal GaN free-standing substrate 67 was obtained (FIG. 6 (f)).

得られたGaN自立基板67の表面は、非常に平坦で、顕微鏡観察およびSEM観察により、サファイア基板上に低温成長バッファ層を介して成長した従来のGaN層と比較して、同等かそれ以上の良好な表面状態となっていることを確認した。また、上記と同様にして作成した別の試料について断面SEM写真からGaN層の空隙率を見積もったところ、約60%であった。   The surface of the obtained GaN free-standing substrate 67 is very flat, and is equal to or higher than that of a conventional GaN layer grown on a sapphire substrate via a low-temperature growth buffer layer by microscopic observation and SEM observation. It was confirmed that the surface condition was good. Moreover, when the porosity of the GaN layer was estimated from the cross-sectional SEM photograph of another sample prepared in the same manner as described above, it was about 60%.

得られたGaN自立基板67の反りを測定したところ、基板の反りの曲率半径は約13mと、非常に平坦な基板であった。また、得られたGaN自立基板67の表面(下地基板を剥離した側と反対側の面)を熱燐酸、硫酸混合液(250℃)に浸し、エッチピットで転位密度を調べた結果、9×10個/cmと非常に少なく、結晶性の高い基板であることが確認された。 When the warpage of the obtained GaN free-standing substrate 67 was measured, the curvature radius of the warpage of the substrate was about 13 m, which was a very flat substrate. Further, the surface of the obtained GaN free-standing substrate 67 (surface opposite to the side from which the base substrate was peeled) was immersed in a mixed solution of hot phosphoric acid and sulfuric acid (250 ° C.), and the dislocation density was examined by etch pits. It was confirmed that the substrate was very low at 10 5 pieces / cm 2 and had high crystallinity.

上記実施例においては、TiN膜の表面をH2雰囲気で還元処理したが、この処理に代えてHF溶液を用いてウエット処理することもできる。たとえば、HFに30分間浸漬し、水洗するという処理により、GaN層中に空隙65を好適に形成することができる。 In the above embodiment, the surface of the TiN film is reduced in an H 2 atmosphere, but a wet treatment using an HF solution can be used instead of this treatment. For example, the void 65 can be suitably formed in the GaN layer by the treatment of immersing in HF for 30 minutes and washing with water.

比較例1
本比較例では、直径2インチの単結晶サファイアC面基板上に、Ti膜を成膜速度約2nm/secとして100nm蒸着し、その上に酸化防止のために金膜を膜厚10〜20nmで蒸着した。この基板をMBE炉(分子線結晶成長炉)内に入れ、700℃で基板上にGaN層(膜厚0.5μm)を成長した。本比較例では、金膜上のGaN層に空隙が形成されることが抑えられる。
Comparative Example 1
In this comparative example, a Ti film is deposited on a single crystal sapphire C-plane substrate having a diameter of 2 inches at a deposition rate of about 2 nm / sec to 100 nm, and a gold film is formed thereon with a thickness of 10 to 20 nm to prevent oxidation. Vapor deposited. This substrate was placed in an MBE furnace (molecular beam crystal growth furnace), and a GaN layer (film thickness 0.5 μm) was grown on the substrate at 700 ° C. In this comparative example, formation of voids in the GaN layer on the gold film can be suppressed.

MBE炉から取り出した基板をフッ化水素酸中に浸漬したところ、Ti膜が選択的にエッチングされたが、GaNエピタキシャル層は粉々の状態になった。   When the substrate taken out of the MBE furnace was immersed in hydrofluoric acid, the Ti film was selectively etched, but the GaN epitaxial layer was shattered.

上記実施例および比較例の実験条件および評価結果を表1に示す。表中、「プロセス」とあるのは、前述のタイプI〜IVのどれに該当するかを示しており、複数該当するものについては、その実施例の意図する主たるタイプを記載してある。また、「GaN成長」とは、TiやTiNの直上に形成されるGaN成長の条件を示してある。   Table 1 shows the experimental conditions and evaluation results of the above Examples and Comparative Examples. In the table, “process” indicates which of the above-mentioned types I to IV is applicable, and for a plurality of applicable types, the intended main type of the embodiment is described. In addition, “GaN growth” indicates a condition for growing GaN formed immediately above Ti or TiN.

上記各実施例では、それぞれ、空隙部を含む多孔質層が形成されており、これにより、基板の剥離が容易になるとともに反りが顕著に低減され、基板表面欠陥密度が大幅に低減されていることが明らかになった。   In each of the above embodiments, a porous layer including a void is formed, which facilitates peeling of the substrate and significantly reduces the warp, thereby greatly reducing the substrate surface defect density. It became clear.

Figure 0004768759
Figure 0004768759

以上、本発明を実施例に基づいて説明したが、本発明の趣旨を変えない範囲で種々の変形例をとり得ることは当業者にとって明らかである。以下、こうした変形例について説明する。   Although the present invention has been described above based on the embodiments, it will be apparent to those skilled in the art that various modifications can be made without departing from the spirit of the present invention. Hereinafter, such modifications will be described.

上記実施例では、下地基板としてC面を成長面とするサファイア基板を用いたが、A面を成長面とするサファイア基板を用いても良い。A面サファイアは、C面サファイアに比べて大口径化が容易であり、大口径のIII族窒化物半導体基板を得ることが可能となる。   In the above embodiment, the sapphire substrate having the C plane as the growth surface is used as the base substrate, but a sapphire substrate having the A plane as the growth surface may be used. The A-plane sapphire can be easily increased in diameter compared to the C-plane sapphire, and a large-diameter group III nitride semiconductor substrate can be obtained.

また、上記実施例においては、本発明をGaN基板の製造方法に適用した例について説明したが、窒化アルミニウムガリウムや窒化ガリウムインジウムなどの三元混晶の単結晶自立基板の製造や、Mg等をドープしたp型GaN基板の製造に適用することも可能である。   In the above embodiment, the present invention is applied to a method of manufacturing a GaN substrate. However, a ternary mixed crystal single crystal free-standing substrate such as aluminum gallium nitride or gallium indium nitride is manufactured, Mg or the like is used. It is also possible to apply to the manufacture of a doped p-type GaN substrate.

また、上記実施例では金属膜としてTi膜を用いたが、その他の金属材料からなる膜を用いてもよい。本発明者らの検討によれば、白金やニッケル、タングステン等を金属膜材料として用いた場合も、その上に形成されるIII族窒化物半導体層に空隙を形成できることが確認されている。こうした金属材料からなる金属膜や金属窒化膜を用いてもよい。また、合金膜を用いることもできる。さらに、金属膜表面にサーファクタント効果を有するシリコンなどの元素を吸着させてからGaNを成長し、欠陥密度をより低減させる方法を採用することもできる。   Moreover, in the said Example, although Ti film | membrane was used as a metal film, you may use the film | membrane which consists of another metal material. According to the study by the present inventors, it has been confirmed that even when platinum, nickel, tungsten or the like is used as the metal film material, a void can be formed in the group III nitride semiconductor layer formed thereon. A metal film or a metal nitride film made of such a metal material may be used. An alloy film can also be used. Furthermore, it is possible to employ a method in which GaN is grown after an element such as silicon having a surfactant effect is adsorbed on the surface of the metal film to further reduce the defect density.

また、微細孔を有するTiN膜の形成には簡便な自己形成手法を用いたが、もちろんスパッタリング法による膜形成後、フォトリソグラフで形成してもよい。   In addition, although a simple self-forming method was used for forming the TiN film having micropores, it may of course be formed by photolithography after the film formation by the sputtering method.

また、TiやTiN膜上のGaN層の形成に際しては、ELO、FIELO等のマスクを用いた選択成長を採用してもよい。   Further, when forming a GaN layer on a Ti or TiN film, selective growth using a mask such as ELO or FIELO may be employed.

本発明により得られるIII族窒化物半導体基板は、GaN系デバイス用の基板として広く用いることができる。特に、レーザダイオード用基板として用いると、欠陥密度の低い良質なGaN系結晶が得られるため、高信頼性高性能なレーザダイオードを製造することが可能となる。   The group III nitride semiconductor substrate obtained by the present invention can be widely used as a substrate for a GaN-based device. In particular, when used as a laser diode substrate, a high-quality GaN-based crystal with a low defect density can be obtained, so that a highly reliable and high-performance laser diode can be manufactured.

本発明に係る半導体基板の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of the semiconductor substrate which concerns on this invention. 実施例におけるSEM観察結果を示す図面代用写真である。It is a drawing substitute photograph which shows the SEM observation result in an Example. 本発明に係る半導体基板の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of the semiconductor substrate which concerns on this invention. 実施例におけるX線回折測定結果を示す図である。It is a figure which shows the X-ray-diffraction measurement result in an Example. 実施例におけるSEM観察結果を示す図面代用写真である。It is a drawing substitute photograph which shows the SEM observation result in an Example. 本発明に係る半導体基板の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of the semiconductor substrate which concerns on this invention.

符号の説明Explanation of symbols

11 サファイア基板
12 金属Ti膜
13 第一のGaN層
14 空隙
15 TiN膜
16 第二のGaN層
17 GaN自立基板
31 サファイア基板
32 GaN層
34 TiN膜
35 空隙
36 HVPE−GaN層
37 GaN自立基板
61 サファイア基板
62 GaN層
63 金属Ti膜
64 TiN膜
65 空隙
66 HVPE−GaN層
67 GaN自立基板
11 Sapphire substrate 12 Metal Ti film 13 First GaN layer 14 Void 15 TiN film 16 Second GaN layer 17 GaN free-standing substrate 31 Sapphire substrate 32 GaN layer 34 TiN film 35 Void 36 HVPE-GaN layer 37 GaN free-standing substrate 61 Sapphire Substrate 62 GaN layer 63 Metal Ti film 64 TiN film 65 Void 66 HVPE-GaN layer 67 GaN free-standing substrate

Claims (14)

下地基板上に、金属元素含有膜を形成する工程と、
該金属元素含有膜上に接して、第一のIII族窒化物半導体層を成長させる工程と、
前記第一のIII族窒化物半導体層の成長温度よりも高い温度で前記金属元素含有膜および前記第一のIII族窒化物半導体層を熱処理し、前記第一のIII族窒化物半導体層中に空隙部を形成する工程と、
前記第一のIII族窒化物半導体層上に第二のIII族窒化物半導体層を形成する工程と、
前記空隙部を剥離箇所として前記下地基板を剥離して除去する工程と、
を含む製造方法により得られ、前記金属元素含有膜は、III族窒化物半導体に対して分解作用を有する金属元素を含有することを特徴とするIII族窒化物半導体基板。
Forming a metal element-containing film on the base substrate;
Growing a first group III nitride semiconductor layer in contact with the metal element-containing film;
Heat-treating the metal element-containing film and the first group III nitride semiconductor layer at a temperature higher than the growth temperature of the first group III nitride semiconductor layer, and in the first group III nitride semiconductor layer Forming a void,
Forming a second group III nitride semiconductor layer on the first group III nitride semiconductor layer;
Peeling and removing the base substrate with the void as a peeling location;
A Group III nitride semiconductor substrate, wherein the metal element-containing film contains a metal element having a decomposition action on a Group III nitride semiconductor.
請求項に記載のIII族窒化物半導体基板において、
前記第一のIII族窒化物半導体層の成長温度を400℃以上800℃以下とすることを特徴とするIII族窒化物半導体基板。
In the group III nitride semiconductor substrate according to claim 1 ,
A group III nitride semiconductor substrate, wherein a growth temperature of the first group III nitride semiconductor layer is 400 ° C. or higher and 800 ° C. or lower.
請求項またはに記載のIII族窒化物半導体基板において、
前記第一のIII族窒化物半導体層の前記熱処理を900℃以上1400℃以下の温度で行うことを特徴とするIII族窒化物半導体基板。
In the group III nitride semiconductor substrate according to claim 1 or 2 ,
A group III nitride semiconductor substrate, wherein the heat treatment of the first group III nitride semiconductor layer is performed at a temperature of 900 ° C. or higher and 1400 ° C. or lower.
請求項乃至いずれかに記載のIII族窒化物半導体基板において、
前記第一のIII族窒化物半導体層の厚みを20nm以上2000nm以下とすることを特徴とするIII族窒化物半導体基板。
In the group III nitride semiconductor substrate according to any one of claims 1 to 3 ,
A group III nitride semiconductor substrate, wherein the thickness of the first group III nitride semiconductor layer is 20 nm or more and 2000 nm or less.
請求項乃至いずれかに記載のIII族窒化物半導体基板において、
前記金属元素含有膜は金属膜であることを特徴とするIII族窒化物半導体基板。
In the group III nitride semiconductor substrate according to any one of claims 1 to 4 ,
The group III nitride semiconductor substrate, wherein the metal element-containing film is a metal film.
請求項1乃至5いずれかに記載のIII族窒化物半導体基板において、
前記金属元素は、遷移元素であることを特徴とするIII族窒化物半導体基板。
The group III nitride semiconductor substrate according to any one of claims 1 to 5 ,
The group III nitride semiconductor substrate, wherein the metal element is a transition element.
請求項1乃至6いずれかに記載のIII族窒化物半導体基板において、
前記金属元素は、スカンジウム、イットリウム、チタン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、クロム、モリブデン、タングステン、レニウム、鉄、ルテニウム、オスミウム、コバルト、ロジウム、イリジウム、ニッケル、パラジウム、マンガン、銅、白金または金であることを特徴とするIII族窒化物半導体基板。
The group III nitride semiconductor substrate according to claim 1 ,
The metal elements are scandium, yttrium, titanium, zirconium, hafnium, vanadium, niobium, tantalum, chromium, molybdenum, tungsten, rhenium, iron, ruthenium, osmium, cobalt, rhodium, iridium, nickel, palladium, manganese, copper, platinum Or a group III nitride semiconductor substrate characterized by being gold.
請求項7に記載のIII族窒化物半導体基板において、
チタン、ジルコニウム、ハフニウム、タンタル、白金、コバルトまたはニッケルであることを特徴とするIII族窒化物半導体基板。
In the group III nitride semiconductor substrate according to claim 7,
A group III nitride semiconductor substrate characterized by being made of titanium, zirconium, hafnium, tantalum, platinum, cobalt, or nickel.
下地基板上に、少なくとも表面が金属窒化物からなる金属元素含有膜を形成する工程と、
該金属元素含有膜上に接して、原料ガスのV/III比が10以下の条件でIII族窒化物半導体を成長させ、空隙部を含むIII族窒化物半導体層を形成する工程と、
前記空隙部を剥離箇所として前記下地基板を剥離して除去する工程と、
を含む製造方法により得られ、前記金属元素含有膜は、III族窒化物半導体に対して分解作用を有する金属元素を含有することを特徴とするIII族窒化物半導体基板。
Forming a metal element-containing film having at least a surface made of metal nitride on a base substrate;
A step of growing a group III nitride semiconductor in contact with the metal element-containing film under a condition where the V / III ratio of the source gas is 10 or less to form a group III nitride semiconductor layer including a void;
Peeling and removing the base substrate with the void as a peeling location;
A Group III nitride semiconductor substrate, wherein the metal element-containing film contains a metal element having a decomposition action on a Group III nitride semiconductor.
請求項に記載のIII族窒化物半導体基板において、
前記金属元素は、遷移元素であることを特徴とするIII族窒化物半導体基板。
In the group III nitride semiconductor substrate according to claim 9 ,
The group III nitride semiconductor substrate, wherein the metal element is a transition element.
請求項9または10に記載のIII族窒化物半導体基板において、
前記金属元素は、スカンジウム、イットリウム、チタン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、クロム、モリブデン、タングステン、レニウム、鉄、ルテニウム、オスミウム、コバルト、ロジウム、イリジウム、ニッケル、パラジウム、マンガン、銅、白金または金であることを特徴とするIII族窒化物半導体基板。
In the group III nitride semiconductor substrate according to claim 9 or 10 ,
The metal elements are scandium, yttrium, titanium, zirconium, hafnium, vanadium, niobium, tantalum, chromium, molybdenum, tungsten, rhenium, iron, ruthenium, osmium, cobalt, rhodium, iridium, nickel, palladium, manganese, copper, platinum Or a group III nitride semiconductor substrate characterized by being gold.
請求項11に記載のIII族窒化物半導体基板において、
前記金属元素は、チタン、ジルコニウム、ハフニウム、タンタル、白金、コバルトまたはニッケルであることを特徴とするIII族窒化物半導体基板。
In the group III nitride semiconductor substrate according to claim 11 ,
The group III nitride semiconductor substrate, wherein the metal element is titanium, zirconium, hafnium, tantalum, platinum, cobalt, or nickel.
請求項1乃至12いずれかに記載のIII族窒化物半導体基板において、
前記下地基板の全面に前記金属元素含有膜を形成することを特徴とするIII族窒化物半導体基板。
The group III nitride semiconductor substrate according to any one of claims 1 to 12 ,
A group III nitride semiconductor substrate, wherein the metal element-containing film is formed on the entire surface of the base substrate.
請求項1乃至13いずれかに記載のIII族窒化物半導体基板において、
前記下地基板を剥離して除去する前記工程は、III族窒化物半導体層成長後、雰囲気温度を降下させることにより前記下地基板を自然剥離する工程を含むことを特徴とするIII族窒化物半導体基板。
The group III nitride semiconductor substrate according to any one of claims 1 to 13 ,
The step of peeling and removing the base substrate includes a step of naturally peeling the base substrate by lowering the ambient temperature after growing the group III nitride semiconductor layer. .
JP2008007726A 2008-01-17 2008-01-17 Group III nitride semiconductor substrate Expired - Fee Related JP4768759B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008007726A JP4768759B2 (en) 2008-01-17 2008-01-17 Group III nitride semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008007726A JP4768759B2 (en) 2008-01-17 2008-01-17 Group III nitride semiconductor substrate

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002193733A Division JP4117156B2 (en) 2002-07-02 2002-07-02 Method for manufacturing group III nitride semiconductor substrate

Publications (2)

Publication Number Publication Date
JP2008162887A JP2008162887A (en) 2008-07-17
JP4768759B2 true JP4768759B2 (en) 2011-09-07

Family

ID=39692850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008007726A Expired - Fee Related JP4768759B2 (en) 2008-01-17 2008-01-17 Group III nitride semiconductor substrate

Country Status (1)

Country Link
JP (1) JP4768759B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5297850B2 (en) * 2009-03-24 2013-09-25 古河機械金属株式会社 Method for manufacturing group III nitride semiconductor substrate
CN101901760B (en) * 2010-06-24 2012-02-08 西安电子科技大学 MOCVD growing method of polar c-plane GaN based on c-plane SiC substrate
JP6116425B2 (en) * 2013-07-19 2017-04-19 大陽日酸株式会社 Method for forming metal thin film
JP2016008166A (en) * 2014-06-26 2016-01-18 古河機械金属株式会社 Manufacturing method of self-standing substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3525061B2 (en) * 1998-09-25 2004-05-10 株式会社東芝 Method for manufacturing semiconductor light emitting device
JP2000228539A (en) * 1999-02-08 2000-08-15 Sharp Corp Manufacture of nitrogen compound semiconductor
JP2001223165A (en) * 2000-02-10 2001-08-17 Hitachi Cable Ltd Nitride semiconductor and method of manufacturing the same
JP3886341B2 (en) * 2001-05-21 2007-02-28 日本電気株式会社 Method for manufacturing gallium nitride crystal substrate and gallium nitride crystal substrate

Also Published As

Publication number Publication date
JP2008162887A (en) 2008-07-17

Similar Documents

Publication Publication Date Title
JP4117156B2 (en) Method for manufacturing group III nitride semiconductor substrate
JP3631724B2 (en) Group III nitride semiconductor substrate and manufacturing method thereof
JP4396816B2 (en) Group III nitride semiconductor substrate and manufacturing method thereof
JP3886341B2 (en) Method for manufacturing gallium nitride crystal substrate and gallium nitride crystal substrate
KR101321654B1 (en) Substrate for growing group-iii nitride semiconductors, epitaxial substrate for group-iii nitride semiconductors, group-iii nitride semiconductor element, stand-alone substrate for group-iii nitride semiconductors, and methods for manufacturing the preceding
JP3821232B2 (en) Porous substrate for epitaxial growth, method for producing the same, and method for producing group III nitride semiconductor substrate
TW200912054A (en) Method for preparing substrate for growing gallium nitride and method for preparing gallium nitride substrate
JPWO2007023911A1 (en) Semiconductor substrate manufacturing method
JP5297850B2 (en) Method for manufacturing group III nitride semiconductor substrate
JP4768759B2 (en) Group III nitride semiconductor substrate
US8736025B2 (en) III-nitride semiconductor growth substrate, III-nitride semiconductor epitaxial substrate, III-nitride semiconductor element, III-nitride semiconductor freestanding substrate all having improved crystallinity
JP4907127B2 (en) Group III nitride self-standing single crystal manufacturing method and laminated body including group III nitride single crystal layer
JP2010251743A (en) Substrate for growing group-iii nitride semiconductor, group-iii nitride semiconductor device, free-standing substrate for group-iii nitride semiconductor, and method for manufacturing the same
JP2010278470A (en) Substrate for growing group-iii nitride semiconductor, epitaxial substrate for group-iii nitride semiconductor, group-iii nitride semiconductor element, stand-alone substrate for group-iii nitride semiconductor, and methods for manufacturing the same
JP5075692B2 (en) Group III nitride semiconductor substrate forming substrate
JP2010222186A (en) Production method of group iii nitride semiconductor substrate

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110616

R150 Certificate of patent or registration of utility model

Ref document number: 4768759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees