JP4768466B2 - Light emitting device device - Google Patents

Light emitting device device Download PDF

Info

Publication number
JP4768466B2
JP4768466B2 JP2006038967A JP2006038967A JP4768466B2 JP 4768466 B2 JP4768466 B2 JP 4768466B2 JP 2006038967 A JP2006038967 A JP 2006038967A JP 2006038967 A JP2006038967 A JP 2006038967A JP 4768466 B2 JP4768466 B2 JP 4768466B2
Authority
JP
Japan
Prior art keywords
light
film
emitting device
reflective film
fine particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006038967A
Other languages
Japanese (ja)
Other versions
JP2007220853A (en
Inventor
真臣 原田
暢俊 洗
浩一郎 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006038967A priority Critical patent/JP4768466B2/en
Publication of JP2007220853A publication Critical patent/JP2007220853A/en
Application granted granted Critical
Publication of JP4768466B2 publication Critical patent/JP4768466B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、発光デバイス装置に関し、特に、発光層としてナノメートルサイズの微粒子を用いた発光デバイス装置に関する。   The present invention relates to a light emitting device device, and more particularly to a light emitting device device using nanometer-sized fine particles as a light emitting layer.

コンピュータの基幹をなす論理素子、演算素子および（ＩＣカード等に含まれる）不揮発性記憶素子の大部分は、シリコン基板上に形成されており、その利点は、シリコンが安価であり、高い信頼性で高集積化できる点にある。   Most of the logic elements, arithmetic elements and nonvolatile memory elements (included in IC cards) that form the basis of computers are formed on a silicon substrate. The advantage is that silicon is inexpensive and has high reliability. It can be highly integrated.

しかし、光デバイスとしての観点で見たとき、シリコンは間接遷移材料であるため有効に発光せず、従来化合物半導体が使用されてきたが、化合物半導体は高価であるばかりでなく、シリコン材料系ＩＣと比較して論理素子や演算素子等の集積度が低いという課題があった。   However, when viewed from the viewpoint of an optical device, silicon does not emit light effectively because it is an indirect transition material, and conventional compound semiconductors have been used. However, compound semiconductors are not only expensive, but also silicon-based ICs. There is a problem that the degree of integration of logic elements, arithmetic elements, and the like is low compared to the above.

近年、シリコンの有する上記利点を生かし、集積回路との製造工程上の互換性のある安価な光電子デバイスを達成するために、シリコン基板に基づいた発光素子をナノ粒子を用いて作ろうという研究が盛んにされている。   In recent years, in order to achieve an inexpensive optoelectronic device that is compatible with an integrated circuit in the manufacturing process by taking advantage of the above-mentioned advantages of silicon, research on making a light emitting element based on a silicon substrate using nanoparticles has been conducted. It is flourishing.

特に、ポーラスシリコン（多孔質性シリコン）は、バルク型シリコンをフッ酸（ＨＦ）及びエタノールが含まれた電解質溶液に入れ、そのシリコン基板表面を電気化学的に陽極酸化することによって得られる。上記ポーラスシリコンは、ＰＬ（フォトルミネッセンス）測定から、紫外光を照射することによって発光が確認されており（L．T．Canham；Appl.Phys.Lett.，57，1046（1990）：非特許文献１参照）、また、ＥＬ（エレクトロルミネッセンス）測定から、ポーラスシリコンを挟んだ２つの電極間に電圧を印加することによって発光することが知られている。これらの発光波長は、上記ポーラスシリコン表面に形成された多数の孔の大きさ、形状及びＳｉ−Ｈ結合の量によって変化させることが可能であり、赤・青・緑の発光を達成している。   In particular, porous silicon (porous silicon) is obtained by placing bulk silicon in an electrolyte solution containing hydrofluoric acid (HF) and ethanol and electrochemically anodizing the surface of the silicon substrate. From the PL (photoluminescence) measurement, the porous silicon has been confirmed to emit light when irradiated with ultraviolet light (L. T. Canham; Appl. Phys. Lett., 57, 1046 (1990): Non-patent document. 1), and EL (electroluminescence) measurement is known to emit light by applying a voltage between two electrodes sandwiching porous silicon. These emission wavelengths can be changed according to the size and shape of a large number of holes formed on the surface of the porous silicon and the amount of Si-H bonds, thereby achieving red, blue and green light emission. .

しかしながら、上記ポーラスシリコンによる発光は、その表面状態の特性を利用するために、強電界によって劣化しやすいこと及び空気中に放置することによって、表面に自然酸化膜を形成し、表面の結合状態の変化によって、発光特性が経時変化してしまうという課題がある。また、シリコン基板を電気化学的に処理するため、従来の論理素子、演算素子及び不揮発性記憶素子を同一基板上に形成することが難しいという課題がある。   However, the light emitted from the porous silicon is easily deteriorated by a strong electric field and is left in the air in order to use the characteristics of the surface state, thereby forming a natural oxide film on the surface. There is a problem that the light emission characteristics change with time due to the change. In addition, since the silicon substrate is processed electrochemically, there is a problem that it is difficult to form conventional logic elements, arithmetic elements, and nonvolatile memory elements on the same substrate.

上記課題を解決する一例として、シリコン基板内にｐ型にドーピングされた領域とｎ型にドーピングされた領域を用いて、量子井戸構造又は量子ドット構造を作製し、発光させる方法がある（特開２００２−３６８２５８号公報：特許文献１参照）。   As an example of solving the above-described problem, there is a method in which a quantum well structure or a quantum dot structure is manufactured using a p-type doped region and an n-type doped region in a silicon substrate to emit light (Japanese Patent Application Laid-Open (JP-A)). 2002-368258 gazette: Refer patent document 1).

具体的に述べると、図６に示すように、この発光素子は、ｐ型半導体基板１０１、浅く形成されたｎ型領域１０２、上記ｐ型半導体基板１０１に接続された電極１０３、上記ｎ型領域１０２に接続された電極１０４、素子保護膜１０５、および、透明材料１０６を有する。上記ｐ型半導体基板１０１および上記ｎ型領域１０２は、ｐｎ接合を形成し、このｐｎ接合から光が発光し、この光は、上記透明材料１０６を透過する。   Specifically, as shown in FIG. 6, the light emitting element includes a p-type semiconductor substrate 101, a shallow n-type region 102, an electrode 103 connected to the p-type semiconductor substrate 101, and the n-type region. The electrode 104 connected to 102, the element protective film 105, and the transparent material 106 are included. The p-type semiconductor substrate 101 and the n-type region 102 form a pn junction, light is emitted from the pn junction, and the light is transmitted through the transparent material 106.

上記ｐ型半導体基板１０１と上記ｎ型領域１０２との境界部は、上記ｐ型領域１０１および上記ｎ型領域１０２が互いに入り組んで、数ｎｍ程度の周期を有する波状に形成されている。この数ｎｍ程度の周期が、サイズ効果によって、上記ｐ型半導体基板１０１および上記ｎ型領域１０２内に存在する電子にとっての量子井戸を形成し、発光効率を上昇させる。   The boundary between the p-type semiconductor substrate 101 and the n-type region 102 is formed in a wave shape having a period of about several nanometers, with the p-type region 101 and the n-type region 102 being intertwined with each other. This period of several nm forms a quantum well for electrons existing in the p-type semiconductor substrate 101 and the n-type region 102 due to the size effect, and increases the light emission efficiency.

しかしながら、ドーピングにより上記ｎ型領域１０２を形成する方法は示されているが、上記境界部に相当する形状を数ｎｍ程度の周期で形成する方法は示されていない。例えば、イオン注入によって上記所望の形状を得ようとしても、注入技術分野で知られたところによれば、注入過程には必ずばらつきが伴うため、上記境界部の形状を得ることは困難であると考えられる。また、論理素子、演算素子及び不揮発性記憶素子との混載の観点から考えたとき、多くの熱履歴を受けるため、熱拡散により所望の形状を得ることは困難である。   However, although a method of forming the n-type region 102 by doping is shown, a method of forming a shape corresponding to the boundary portion with a period of about several nanometers is not shown. For example, even if it is attempted to obtain the desired shape by ion implantation, according to what is known in the field of implantation technology, it is difficult to obtain the shape of the boundary because the implantation process always involves variations. Conceivable. Further, when considering from the viewpoint of mixed mounting of logic elements, arithmetic elements, and nonvolatile memory elements, it is difficult to obtain a desired shape by thermal diffusion because it receives a lot of thermal history.

また、他の研究として、シリコン基板に形成されたシリコン酸化膜に、ゲルマニウムイオンを注入しアニールすることによってシリコン酸化膜中に形成された、直径５ｎｍ程度のゲルマニウムドットがＰＬ発光することが知られている（J．M．Lopes etal.Jour.Appl.Phys，94，6059(2003) ：非特許文献２参照）。上記文献によれば、上記ゲルマニウムドットは、ｎ型シリコン基板上に形成された１８０ｎｍの厚みを持つ酸化シリコン膜にＧｅ＋イオンを注入エネルギー１２０ｋｅＶ、注入濃度１．２×１０１６ｃｍ−２で注入後、Ｎ２雰囲気ガスの下で９００℃、３０分アニールすることによって得られる。上記試料は、ＰＬ測定によって、２３９．４ｎｍの励起光に対して３８０．８ｎｍの蛍光が観測されている。
特開２００２−３６８２５８号公報 L．T．Canham；Appl.Phys.Lett.，57，1046(1990) J．M．Lopes etal.Jour.Appl.Phys，94，6059(2003) As another research, it is known that germanium dots having a diameter of about 5 nm formed in a silicon oxide film by injecting germanium ions into a silicon oxide film formed on a silicon substrate and annealing them emit PL light. (See J. M. Lopes etal. Jour. Appl. Phys, 94, 6059 (2003): Non-Patent Document 2). According to the literature, the germanium dots implanted in n-type silicon Ge in the silicon oxide film having a 180nm thickness formed on the substrate + ion implantation energy 120 keV, implantation concentration 1.2 × 10 16 cm -2 Thereafter, it is obtained by annealing at 900 ° C. for 30 minutes under N 2 atmosphere gas. In the sample, fluorescence of 380.8 nm is observed with respect to excitation light of 239.4 nm by PL measurement.
JP 2002-368258 A L. T. Canham; Appl. Phys. Lett., 57, 1046 (1990) J. M. Lopes etal. Jour. Appl. Phys, 94, 6059 (2003)

そこで、この発明の課題は、特に、論理素子、演算素子および不揮発性記憶素子との混載が可能であるシリコン基板に基づいて、発光効率の高い発光デバイス装置を提供することにある。   Accordingly, an object of the present invention is to provide a light-emitting device device having high light emission efficiency, in particular, based on a silicon substrate that can be mounted together with a logic element, an arithmetic element, and a nonvolatile memory element.

上記課題を解決するため、この発明の発光デバイス装置は、
ｎ型またはｐ型の半導体基板と、
この半導体基板上に形成された第１の反射膜と、
この第１の反射膜上に形成された第１の導電膜と、
この第１の導電膜上に形成された半導体酸化膜と、
この半導体酸化膜中に形成されると共に量子井戸を形成し、かつ、遷移金属原子または１４族原子から構成される微粒子と、
上記半導体酸化膜上に形成された第２の反射膜と、
この第２の反射膜の少なくとも上面に形成された第２の導電膜と
を備え、
上記第１の反射膜および上記第２の反射膜は、それぞれ、屈折率の相異なる絶縁性物質を交互に積層して形成され、
上記第２の反射膜の反射率は、上記第１の反射膜の反射率よりも低いことを特徴としている。 In order to solve the above problems, a light-emitting device device of the present invention includes:
an n-type or p-type semiconductor substrate;
A first reflective film formed on the semiconductor substrate;
A first conductive film formed on the first reflective film;
A semiconductor oxide film formed on the first conductive film;
Fine particles formed in the semiconductor oxide film and forming a quantum well , and composed of transition metal atoms or group 14 atoms ,
A second reflective film formed on the semiconductor oxide film;
A second conductive film formed on at least the upper surface of the second reflective film,
The first reflective film and the second reflective film are formed by alternately laminating insulating materials having different refractive indexes ,
The reflectance of the second reflective film is lower than the reflectance of the first reflective film .

この発明の発光デバイス装置によれば、上記第１の導電膜と上記第２の導電膜との間に上記半導体酸化膜を有し、この半導体酸化膜中に上記微粒子が形成されるので、上記第１の導電膜と上記第２の導電膜との間に電圧を印加することによって、上記半導体酸化膜および上記微粒子から発光が生じる。上記微粒子は量子井戸を形成するので、上記微粒子は、上記第１の導電膜および上記第２の導電膜から運搬されたキャリアを、閉じ込める。   According to the light emitting device device of the present invention, the semiconductor oxide film is provided between the first conductive film and the second conductive film, and the fine particles are formed in the semiconductor oxide film. By applying a voltage between the first conductive film and the second conductive film, light is emitted from the semiconductor oxide film and the fine particles. Since the fine particles form quantum wells, the fine particles confine carriers transported from the first conductive film and the second conductive film.

そして、上記微粒子は上記半導体酸化膜に囲まれているため、上記微粒子によるキャリアの閉じ込め効率が格段に上昇し、発光効率の高い発光デバイス装置を実現できる。   Since the fine particles are surrounded by the semiconductor oxide film, the carrier confinement efficiency by the fine particles is remarkably increased, and a light emitting device device with high light emission efficiency can be realized.

この実施形態の発光デバイス装置によれば、上記第１の反射膜および上記第２の反射膜は、それぞれ、屈折率の相異なる絶縁性物質を交互に積層して形成されているので、上記第１の反射膜および上記第２の反射膜は、ブラッグ反射器を構成する。   According to the light emitting device device of this embodiment, the first reflective film and the second reflective film are formed by alternately laminating insulating materials having different refractive indexes. The first reflection film and the second reflection film constitute a Bragg reflector.

つまり、上記半導体酸化膜および上記微粒子から発光された光が、上記第１の反射膜と上記第２の反射膜との間で高効率に反射され、光の漏れを非常に少なくできる。したがって、消費電力の小さな高効率な発光デバイス装置を実現できる。
また、この実施形態の発光デバイス装置によれば、上記第２の反射膜の反射率は、上記第１の反射膜の反射率よりも低いので、上記半導体酸化膜および上記微粒子から発光した光は、上記第２の反射膜のみから効率よく出射する。したがって、発光した光が、上記半導体基板内へ出射することを防止して、発光した光を外部に効率よく取り出すことができる。
また、この実施形態の発光デバイス装置によれば、上記微粒子は、遷移金属原子または１４族原子から構成されるので、上記微粒子をアニール処理のみによって形成できて、非常に簡単な方法で作製できる。 That is, light emitted from the semiconductor oxide film and the fine particles is reflected with high efficiency between the first reflective film and the second reflective film, and light leakage can be greatly reduced. Therefore, a highly efficient light-emitting device device with low power consumption can be realized.
Further, according to the light emitting device device of this embodiment, the reflectance of the second reflective film is lower than the reflectance of the first reflective film, so that the light emitted from the semiconductor oxide film and the fine particles is The light is efficiently emitted only from the second reflective film. Therefore, the emitted light can be prevented from being emitted into the semiconductor substrate, and the emitted light can be efficiently extracted outside.
Further, according to the light emitting device device of this embodiment, since the fine particles are composed of transition metal atoms or group 14 atoms, the fine particles can be formed only by annealing treatment, and can be manufactured by a very simple method.

また、一実施形態の発光デバイス装置では、上記第１の反射膜および上記第２の反射膜は、上記半導体酸化膜を挟んで平行に位置している。   In one embodiment, the first reflective film and the second reflective film are positioned in parallel with the semiconductor oxide film interposed therebetween.

この実施形態の発光デバイス装置によれば、上記第１の反射膜および上記第２の反射膜は、上記半導体酸化膜を挟んで平行に位置しているので、上記第１の反射膜、上記第２の反射膜および上記半導体酸化膜は、共振器を形成する。   According to the light emitting device device of this embodiment, the first reflective film and the second reflective film are located in parallel with the semiconductor oxide film in between, so the first reflective film, the first reflective film, The two reflection films and the semiconductor oxide film form a resonator.

つまり、上記半導体酸化膜および上記微粒子から発光された光が、上記半導体酸化膜および上記微粒子を何度も往復できて、誘導放射を達成できる。また、発光波長の選択性を向上できる。したがって、レーザー発振可能な発光デバイス装置を実現できる。   That is, the light emitted from the semiconductor oxide film and the fine particles can reciprocate between the semiconductor oxide film and the fine particles many times, thereby achieving stimulated emission. In addition, the selectivity of the emission wavelength can be improved. Therefore, a light emitting device capable of laser oscillation can be realized.

また、一実施形態の発光デバイス装置では、上記微粒子は、直径２０ｎｍ以下である。   In one embodiment, the fine particles have a diameter of 20 nm or less.

この実施形態の発光デバイス装置によれば、上記微粒子は、直径２０ｎｍ以下であるので、上記微粒子のキャリア閉じ込めの効率が上昇し、より効率的にキャリア再結合を発生できる。したがって、高効率な発光を実現できる。   According to the light emitting device device of this embodiment, since the fine particles have a diameter of 20 nm or less, the carrier confinement efficiency of the fine particles is increased, and carrier recombination can be generated more efficiently. Therefore, highly efficient light emission can be realized.

また、一実施形態の発光デバイス装置では、上記微粒子は、上記半導体酸化膜にイオンを注入した後９００℃以下でアニール処理して、形成される。   In one embodiment, the fine particles are formed by annealing at 900 ° C. or less after implanting ions into the semiconductor oxide film.

この実施形態の発光デバイス装置によれば、上記微粒子は、上記半導体酸化膜にイオンを注入した後９００℃以下でアニール処理して、形成されるので、上記半導体酸化膜中の上記微粒子の位置、大きさおよび形状を変化させることができる。すなわち、注入エネルギーによって上記微粒子の位置を制御でき、注入濃度によって大きさおよび形状を制御できる。   According to the light emitting device device of this embodiment, the fine particles are formed by annealing at 900 ° C. or less after ions are implanted into the semiconductor oxide film, so the position of the fine particles in the semiconductor oxide film, The size and shape can be changed. That is, the position of the fine particles can be controlled by the injection energy, and the size and shape can be controlled by the injection concentration.

また、９００℃以下でアニール処理しているため、論理素子、演算素子および不揮発性記憶素子の作製工程におけるソース／ドレイン領域形成時の熱拡散温度に相当して、上記論理素子、上記演算素子および上記不揮発性記憶素子を上記半導体基板に混載する際には、同時に熱処理できる。   In addition, since the annealing process is performed at 900 ° C. or lower, the logic element, the arithmetic element, and the logic element, the arithmetic element, When the nonvolatile memory element is mounted on the semiconductor substrate, heat treatment can be performed simultaneously.

また、一実施形態の発光デバイス装置では、上記第１の導電膜の厚さは、３００ｎｍ以下である。   In one embodiment, the first conductive film has a thickness of 300 nm or less.

この実施形態の発光デバイス装置によれば、上記第１の導電膜の厚さは、３００ｎｍ以下であるので、上記半導体酸化膜および上記微粒子で発光した光が、上記第１の反射膜を反射して上記第１の導電膜を透過するとき、この発光強度は減衰しない。したがって、高効率な発光デバイス装置を実現できる。   According to the light emitting device device of this embodiment, since the thickness of the first conductive film is 300 nm or less, the light emitted from the semiconductor oxide film and the fine particles is reflected from the first reflective film. Thus, when the light passes through the first conductive film, the emission intensity is not attenuated. Therefore, a highly efficient light emitting device device can be realized.

また、一実施形態の発光デバイス装置では、上記第２の導電膜は、透光性を有する。   In one embodiment, the second conductive film has translucency.

この実施形態の発光デバイス装置によれば、上記第２の導電膜は、透光性を有するので、上記半導体酸化膜および上記微粒子で発光した光を、上記第２の導電膜から、一層効率よく外部に取り出すことができる。   According to the light emitting device device of this embodiment, since the second conductive film has translucency, light emitted from the semiconductor oxide film and the fine particles can be more efficiently transmitted from the second conductive film. Can be taken out.

また、一実施形態の発光デバイス装置では、上記半導体基板は、シリコン基板である。   In one embodiment, the semiconductor substrate is a silicon substrate.

この実施形態の発光デバイス装置によれば、上記半導体基板は、シリコン基板であるので、上記論理素子、上記演算素子および上記不揮発性記憶素子を上記シリコン基板に混載できる。   According to the light emitting device device of this embodiment, since the semiconductor substrate is a silicon substrate, the logic element, the arithmetic element, and the nonvolatile memory element can be mixedly mounted on the silicon substrate.

また、一実施形態の発光デバイス装置では、上記第２の導電膜は、上記第２の反射膜の上面に加えて、上記半導体酸化膜と上記第２の反射膜との間に、形成されている。   In one embodiment, the second conductive film is formed between the semiconductor oxide film and the second reflective film in addition to the upper surface of the second reflective film. Yes.

この実施形態の発光デバイス装置によれば、上記第２の導電膜は、上記第２の反射膜の上面に加えて、上記半導体酸化膜と上記第２の反射膜との間に、形成されているので、上記第２の導電膜から上記微粒子に十分多くのキャリアを注入できる。   According to the light emitting device device of this embodiment, the second conductive film is formed between the semiconductor oxide film and the second reflective film in addition to the upper surface of the second reflective film. Therefore, a sufficiently large number of carriers can be injected into the fine particles from the second conductive film.

また、一実施形態の発光デバイス装置では、上記第２の導電膜は、上記第２の反射膜の上面のみに、形成されている。   In one embodiment, the second conductive film is formed only on the upper surface of the second reflective film.

この実施形態の発光デバイス装置によれば、上記第２の導電膜は、上記第２の反射膜の上面のみに、形成されているので、上記第２の反射膜を形成した後に、上記第２の導電膜を積層することにより作製できて、上記発光デバイス装置を簡便に作製することができる。   According to the light emitting device device of this embodiment, since the second conductive film is formed only on the upper surface of the second reflective film, the second reflective film is formed after the second reflective film is formed. Thus, the light emitting device can be easily manufactured.

この発明の発光デバイス装置によれば、上記第１の導電膜と上記第２の導電膜との間に上記半導体酸化膜を有し、この半導体酸化膜中に上記微粒子が形成されるので、上記微粒子によるキャリアの閉じ込め効率が上昇し、発光効率の高い発光デバイス装置を実現できる。   According to the light emitting device device of the present invention, the semiconductor oxide film is provided between the first conductive film and the second conductive film, and the fine particles are formed in the semiconductor oxide film. The efficiency of confining carriers by fine particles is increased, and a light emitting device device with high light emission efficiency can be realized.

以下、この発明を図示の実施の形態により詳細に説明する。   Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.

（第１の実施形態）
図１は、この発明の発光デバイス装置の第１実施形態である簡略断面図を示している。この発光デバイス装置は、ｎ型またはｐ型の半導体基板としてのシリコン基板２０７と、このシリコン基板２０７上に形成された第１の反射膜２０６と、この第１の反射膜２０６上に形成された第１の導電膜２０４と、この第１の導電膜２０４上に形成された半導体酸化膜としてのシリコン酸化膜２０２と、このシリコン酸化膜２０２中に形成されると共に量子井戸を形成する微粒子２０３と、上記シリコン酸化膜２０２上に形成された第２の反射膜２０５と、この第２の反射膜２０５の少なくとも上面に形成された第２の導電膜２０１とを有する。 (First embodiment)
FIG. 1 is a simplified cross-sectional view showing a first embodiment of a light-emitting device device according to the present invention. The light-emitting device device includes a silicon substrate 207 as an n-type or p-type semiconductor substrate, a first reflective film 206 formed on the silicon substrate 207, and formed on the first reflective film 206. A first conductive film 204; a silicon oxide film 202 as a semiconductor oxide film formed on the first conductive film 204; and fine particles 203 formed in the silicon oxide film 202 and forming a quantum well. A second reflective film 205 formed on the silicon oxide film 202 and a second conductive film 201 formed on at least the upper surface of the second reflective film 205.

ここで、「上」方向とは、上記シリコン基板２０７に上記膜２０６，２０４，２０２，２０５，２０１を順に積層する方向をいう。   Here, the “upward” direction refers to a direction in which the films 206, 204, 202, 205, 201 are sequentially stacked on the silicon substrate 207.

上記第２の導電膜２０１は、上記第２の反射膜２０５の上面に加えて、上記シリコン酸化膜２０２と上記第２の反射膜２０５との間に、形成されている。つまり、上記第２の導電膜２０１は、上記第２の反射膜２０５を囲むように、上記第２の反射膜２０５の上面、下面および側面に、形成されている。   The second conductive film 201 is formed between the silicon oxide film 202 and the second reflective film 205 in addition to the upper surface of the second reflective film 205. That is, the second conductive film 201 is formed on the upper surface, the lower surface, and the side surface of the second reflective film 205 so as to surround the second reflective film 205.

上記第１の反射膜２０６および上記第２の反射膜２０５は、それぞれ、屈折率の相異なる絶縁性物質を交互に積層して形成されている。つまり、上記第１の反射膜２０６および上記第２の反射膜２０５は、ブラッグ反射器を構成する。   The first reflective film 206 and the second reflective film 205 are formed by alternately laminating insulating materials having different refractive indexes. That is, the first reflective film 206 and the second reflective film 205 constitute a Bragg reflector.

具体的に述べると、屈折率の相異なる絶縁性物質とは、低屈折率を示す酸化シリコンと、高屈折率を示す二酸化チタンや酸化アルミニウムなどの金属酸化物の薄膜とを用いる。また、それぞれの物質の膜厚は、発光波長の媒質中での波長の１／４程度が好ましい。   Specifically, as the insulating materials having different refractive indexes, silicon oxide having a low refractive index and a metal oxide thin film such as titanium dioxide or aluminum oxide having a high refractive index are used. The thickness of each material is preferably about ¼ of the wavelength in the medium of the emission wavelength.

上記第１の反射膜２０６および上記第２の反射膜２０５は、上記シリコン酸化膜２０２を挟んで平行に位置している。つまり、上記第１の反射膜２０６、上記第２の反射膜２０５および上記シリコン酸化膜２０２は、共振器を形成する。   The first reflective film 206 and the second reflective film 205 are positioned in parallel with the silicon oxide film 202 in between. That is, the first reflective film 206, the second reflective film 205, and the silicon oxide film 202 form a resonator.

上記第２の反射膜２０５の反射率は、上記第１の反射膜２０６の反射率よりも低い。   The reflectance of the second reflective film 205 is lower than the reflectance of the first reflective film 206.

上記微粒子２０３は、直径２０ｎｍ以下である。上記微粒子２０３は、（Ａｕ，Ａｇ，Ｃｕ，Ｐｔ等の）遷移金属原子または（Ｇｅ，Ｓｉ等の）１４族原子から構成される。上記微粒子２０３は、上記シリコン酸化膜２０２にイオンを注入した後９００℃以下でアニール処理して、形成される。   The fine particles 203 have a diameter of 20 nm or less. The fine particles 203 are composed of transition metal atoms (such as Au, Ag, Cu, and Pt) or group 14 atoms (such as Ge and Si). The fine particles 203 are formed by implanting ions into the silicon oxide film 202 and then annealing at 900 ° C. or lower.

上記第１の導電膜２０４は、半導体で構成され、上記第１の導電膜２０４の厚さは、３００ｎｍ以下である。上記第１の導電膜２０４は、透光性を有する。   The first conductive film 204 is made of a semiconductor, and the thickness of the first conductive film 204 is 300 nm or less. The first conductive film 204 has a light-transmitting property.

上記第２の導電膜２０１は、透光性を有する。好ましくは、上記第２の導電膜２０１は、透明である。ここで、上記第２の導電膜２０１の材料としては、例えば、ＩＴＯやＳｎＯ２である。ここで、ＩＴＯは、インジウムスズ酸化物であり、Ｉｎ２Ｏ３（酸化インジウム）にＳｎＯ２（酸化スズ）をおよそ10wt％混ぜた半導体セラミックスである。 The second conductive film 201 has a light-transmitting property. Preferably, the second conductive film 201 is transparent. Here, the material of the second conductive film 201 is, for example, ITO or SnO 2 . Here, ITO is indium tin oxide, and is a semiconductor ceramic in which SnO 2 (tin oxide) is mixed with approximately 10 wt% in In 2 O 3 (indium oxide).

次に、上記第１の反射膜２０６および上記第２の反射膜２０５の反射率を、シミュレーションの結果を用いて、説明する。   Next, the reflectances of the first reflective film 206 and the second reflective film 205 will be described using simulation results.

まず、上記第１の反射膜２０６および上記第２の反射膜２０５に関し、酸化シリコン（ＳｉＯ２）および二酸化チタン（ＴｉＯ２）を例に取り、ゲルマニウムドットのＰＬ測定で発光確認されている３８０．８ｎｍの発光を効率よく反射するために必要な膜厚および層数を、シミュレーションにて計算した。 First, regarding the first reflective film 206 and the second reflective film 205, luminescence is confirmed by germanium dot PL measurement using silicon oxide (SiO 2 ) and titanium dioxide (TiO 2 ) as an example. The film thickness and the number of layers necessary for efficiently reflecting the emission of 8 nm were calculated by simulation.

なお、屈折率の異なる物質を交互に積層して多重反射膜が実現されることは、よく知られた事実であり、また、その反射率の計算方法もよく知られたものであるから、ここではその結果のみを示すこととする。   Note that it is a well-known fact that multiple reflective films are realized by alternately laminating materials having different refractive indexes, and the calculation method of the reflectance is also well known. Then, only the result will be shown.

このシミュレーションに用いる多重反射膜は、図２に示すように、二酸化チタン（ＴｉＯ２）３０１と酸化シリコン（ＳｉＯ２）３０２とを交互に積層して形成される。 The multiple reflection film used in this simulation is formed by alternately laminating titanium dioxide (TiO 2 ) 301 and silicon oxide (SiO 2 ) 302 as shown in FIG.

上記二酸化チタン３０１において、屈折率を２．３とし、膜厚を４７ｎｍとし、層数を９層とする。上記酸化シリコン３０２において、屈折率を１．４６とし、膜厚を４７ｎｍとし、層数を８層とする。   In the titanium dioxide 301, the refractive index is 2.3, the film thickness is 47 nm, and the number of layers is nine. In the silicon oxide 302, the refractive index is 1.46, the film thickness is 47 nm, and the number of layers is eight.

このときの多重反射膜の反射率を、図３に示す。横軸は波長［ｎｍ］であり、縦軸は反射率［％］である。   The reflectance of the multiple reflection film at this time is shown in FIG. The horizontal axis is wavelength [nm], and the vertical axis is reflectance [%].

図３からわかるように、ターゲット波長である３８０．８ｎｍに対し、９９．８％以上の反射率を持ち、また、ストップバンドも３１１ｎｍ〜４１７ｎｍであり、非常に波長選択性の良い反射率が達成される。   As can be seen from FIG. 3, it has a reflectance of 99.8% or more with respect to the target wavelength of 380.8 nm, and the stop band is also 311 nm to 417 nm, achieving a reflectance with very good wavelength selectivity. Is done.

一般に、層数を増やすと反射率の向上を期待できるので、上記の層数よりも多い層数であってもよい。   In general, when the number of layers is increased, an improvement in reflectance can be expected, so the number of layers may be larger than the above number of layers.

また、上記第２の反射膜２０５の反射率を、上記第１の反射膜２０６の反射率よりも低くするには、上記第２の反射膜２０５の層数を、上記第１の反射膜２０６の層数よりも低減させるか、もしくは、積層する物質を変化させることで達成される。   In order to make the reflectance of the second reflective film 205 lower than the reflectance of the first reflective film 206, the number of layers of the second reflective film 205 is set to the first reflective film 206. This is achieved by reducing the number of layers or changing the material to be laminated.

次に、上記構成の発光デバイス装置の動作原理を説明する。   Next, the principle of operation of the light emitting device device having the above configuration will be described.

図４に、上記第１の導電膜２０４と上記第２の導電膜２０１との間に電圧が印加された際のエネルギーポテンシャルを示す。   FIG. 4 shows an energy potential when a voltage is applied between the first conductive film 204 and the second conductive film 201.

上記第１の導電膜２０４は、十分に濃くドーピングされたｐ型のシリコン導電膜である。上記微粒子２０３は、Ｇｅ原子から構成される。   The first conductive film 204 is a sufficiently thick p-type silicon conductive film. The fine particles 203 are composed of Ge atoms.

上記第１の導電膜２０４と上記第２の導電膜２０１との間に電圧が印加されると、上記第１の導電膜２０４から正孔（ホール）２０９が、上記シリコン酸化膜２０２をトンネリングし、上記微粒子２０３に入射する。同様に、上記第２の導電膜２０１からは、電子２０８が上記シリコン酸化膜２０２をトンネリングし、上記微粒子２０３に入射する。それぞれのキャリアは、ポテンシャルエネルギーの谷である上記微粒子２０３に効率よく集められ、再結合を行って、光２１０を放出する。   When a voltage is applied between the first conductive film 204 and the second conductive film 201, holes (holes) 209 tunnel from the first conductive film 204 to the silicon oxide film 202. , Is incident on the fine particles 203. Similarly, from the second conductive film 201, electrons 208 tunnel through the silicon oxide film 202 and enter the fine particles 203. Each carrier is efficiently collected in the fine particle 203 which is a valley of potential energy, and recombines to emit light 210.

上記構成の発光デバイス装置によれば、上記第１の導電膜２０４と上記第２の導電膜２０１との間に上記シリコン酸化膜２０２を有し、このシリコン酸化膜２０２中に上記微粒子２０３が形成されるので、上記第１の導電膜２０４と上記第２の導電膜２０１との間に電圧を印加することによって、上記シリコン酸化膜２０２および上記微粒子２０３から発光が生じる。上記微粒子２０３は量子井戸を形成するので、上記微粒子２０３は、上記第１の導電膜２０４および上記第２の導電膜２０１から運搬されたキャリアを、閉じ込める。   According to the light emitting device device having the above configuration, the silicon oxide film 202 is provided between the first conductive film 204 and the second conductive film 201, and the fine particles 203 are formed in the silicon oxide film 202. Therefore, light is emitted from the silicon oxide film 202 and the fine particles 203 when a voltage is applied between the first conductive film 204 and the second conductive film 201. Since the fine particles 203 form a quantum well, the fine particles 203 confine carriers transported from the first conductive film 204 and the second conductive film 201.

そして、上記微粒子２０３は上記シリコン酸化膜２０２に囲まれているため、上記微粒子２０３によるキャリアの閉じ込め効率が格段に上昇し、発光効率の高い発光デバイス装置を実現できる。   Since the fine particles 203 are surrounded by the silicon oxide film 202, the carrier confinement efficiency by the fine particles 203 is remarkably increased, and a light emitting device device with high light emission efficiency can be realized.

つまり、上記微粒子２０３は、上記シリコン酸化膜２０２の高いエネルギー障壁に囲まれた量子井戸の役割を果たし、上記第１の導電膜２０４および上記第２の導電膜２０１から運搬されたキャリアの閉じ込めの役割を果たすことになる。また、上記微粒子２０３および上記シリコン酸化膜２０２のエネルギーギャップが大きいために、キャリアの閉じ込め効率が格段に上昇し、高効率の発光を生ずることができる。   That is, the fine particles 203 act as a quantum well surrounded by a high energy barrier of the silicon oxide film 202, and confine the carriers carried from the first conductive film 204 and the second conductive film 201. Will play a role. Further, since the energy gap between the fine particles 203 and the silicon oxide film 202 is large, the carrier confinement efficiency is remarkably increased, and highly efficient light emission can be generated.

また、上記第１の反射膜２０６および上記第２の反射膜２０５は、ブラッグ反射器を構成するので、上記シリコン酸化膜２０２および上記微粒子２０３から発光された光が、上記第１の反射膜２０６と上記第２の反射膜２０５との間で高効率に反射され、光の漏れを非常に少なくできる。したがって、消費電力の小さな高効率な発光デバイス装置を実現できる。   Further, since the first reflective film 206 and the second reflective film 205 constitute a Bragg reflector, the light emitted from the silicon oxide film 202 and the fine particles 203 is converted into the first reflective film 206. And the second reflective film 205 are reflected with high efficiency, and light leakage can be greatly reduced. Therefore, a highly efficient light-emitting device device with low power consumption can be realized.

つまり、発光した光をより多く取り出すには、発光する光強度を上げるか、または、光の漏れを小さくすることが効果的である。発光する光強度を上げることは、多くの電流を流すため、消費電力の増大につながる。これに対して、発光した光の漏れを小さくすることは、エネルギー資源を無駄に消費することにならず、環境面を考慮しても非常に効果的である。   That is, in order to extract more emitted light, it is effective to increase the intensity of the emitted light or reduce the light leakage. Increasing the intensity of emitted light causes a large amount of current to flow, leading to an increase in power consumption. On the other hand, reducing the leakage of the emitted light does not waste energy resources and is very effective in consideration of the environment.

また、上記第１の反射膜２０６、上記第２の反射膜２０５および上記シリコン酸化膜２０２は、共振器を形成するので、上記シリコン酸化膜２０２および上記微粒子２０３から発光された光が、上記シリコン酸化膜２０２および上記微粒子２０３を何度も往復できて、誘導放射を達成できる。また、発光波長の選択性を向上できる。したがって、レーザー発振可能な発光デバイス装置を実現できる。   Further, the first reflective film 206, the second reflective film 205, and the silicon oxide film 202 form a resonator, so that light emitted from the silicon oxide film 202 and the fine particles 203 is emitted from the silicon. Stimulated radiation can be achieved by reciprocating the oxide film 202 and the fine particles 203 many times. In addition, the selectivity of the emission wavelength can be improved. Therefore, a light emitting device capable of laser oscillation can be realized.

また、上記第２の反射膜２０５の反射率は、上記第１の反射膜２０６の反射率よりも低いので、上記シリコン酸化膜２０２および上記微粒子２０３から発光した光は、上記第２の反射膜２０５のみから効率よく出射する。したがって、発光した光が、上記シリコン基板２０７内へ出射することを防止して、発光した光を外部に効率よく取り出すことができる。   Further, since the reflectance of the second reflective film 205 is lower than the reflectance of the first reflective film 206, the light emitted from the silicon oxide film 202 and the fine particles 203 is not reflected in the second reflective film. The light is efficiently emitted from only 205. Therefore, the emitted light can be prevented from being emitted into the silicon substrate 207, and the emitted light can be efficiently extracted outside.

これに対して、上記第１の反射膜２０６の反射率が、上記第２の反射膜２０５の反射率よりも低いと、上記シリコン酸化膜２０２および上記微粒子２０３から発光した光は、上記シリコン基板２０７内部に出射することになる。つまり、上記論理素子、上記演算素子および不揮発性記憶素子が形成されてきた上記シリコン基板への混載を考慮すると、上記シリコン基板内に入射した光によってキャリアが生成され、上記論理素子、上記演算素子および上記不揮発性記憶素子が、正常な動作をしなくなる恐れが生ずる。   On the other hand, when the reflectance of the first reflective film 206 is lower than the reflectance of the second reflective film 205, the light emitted from the silicon oxide film 202 and the fine particles 203 is emitted from the silicon substrate. The light is emitted into the interior 207. That is, in consideration of mixed mounting on the silicon substrate on which the logic element, the arithmetic element, and the nonvolatile memory element are formed, carriers are generated by light incident on the silicon substrate, and the logic element, the arithmetic element In addition, the nonvolatile memory element may not operate normally.

また、上記微粒子２０３は、直径２０ｎｍ以下であるので、上記微粒子２０３のキャリア閉じ込めの効率が上昇し、より効率的にキャリア再結合を発生できる。したがって、高効率な発光を実現できる。   Further, since the fine particles 203 have a diameter of 20 nm or less, the efficiency of carrier confinement of the fine particles 203 is increased, and carrier recombination can be generated more efficiently. Therefore, highly efficient light emission can be realized.

また、上記微粒子２０３は、上記シリコン酸化膜２０２にイオンを注入した後９００℃以下でアニール処理して、形成されるので、上記シリコン酸化膜２０２中の上記微粒子２０３の位置、大きさおよび形状を変化させることができる。すなわち、注入エネルギーによって上記微粒子２０３の位置を制御でき、注入濃度によって大きさおよび形状を制御できる。   The fine particles 203 are formed by implanting ions into the silicon oxide film 202 and then annealing at 900 ° C. or lower, so that the position, size and shape of the fine particles 203 in the silicon oxide film 202 are changed. Can be changed. That is, the position of the fine particles 203 can be controlled by the injection energy, and the size and shape can be controlled by the injection concentration.

また、９００℃以下でアニール処理しているため、論理素子、演算素子および不揮発性記憶素子の作製工程におけるソース／ドレイン領域形成時の熱拡散温度に相当して、上記論理素子、上記演算素子および上記不揮発性記憶素子を上記シリコン基板２０７に混載する際には、同時に熱処理できる。   In addition, since the annealing process is performed at 900 ° C. or lower, the logic element, the arithmetic element, and the logic element, the arithmetic element, When the nonvolatile memory element is mounted on the silicon substrate 207, heat treatment can be performed simultaneously.

また、上記微粒子２０３は、遷移金属原子または１４族原子から構成されるので、上記微粒子２０３をアニール処理のみによって形成できて、非常に簡単な方法で作製できる。   In addition, since the fine particles 203 are composed of transition metal atoms or group 14 atoms, the fine particles 203 can be formed only by annealing, and can be manufactured by a very simple method.

また、上記第１の導電膜２０４の厚さは、３００ｎｍ以下であるので、上記シリコン酸化膜２０２および上記微粒子２０３で発光した光が、上記第１の反射膜２０６を反射して上記第１の導電膜２０４を透過するとき、この発光強度は減衰しない。したがって、高効率な発光デバイス装置を実現できる。   In addition, since the thickness of the first conductive film 204 is 300 nm or less, the light emitted from the silicon oxide film 202 and the fine particles 203 reflects the first reflective film 206 and the first conductive film 204. When transmitted through the conductive film 204, the emission intensity is not attenuated. Therefore, a highly efficient light emitting device device can be realized.

これに対して、上記第１の導電膜２０４の厚さが、３００ｎｍを超えると、発光された光が、上記第１の導電膜２０４に吸収されてしまい、外部に取り出せる発光効率が悪くなってしまう。   On the other hand, if the thickness of the first conductive film 204 exceeds 300 nm, the emitted light is absorbed by the first conductive film 204, and the light emission efficiency that can be extracted outside deteriorates. End up.

また、上記第２の導電膜２０１は、透光性を有するので、上記シリコン酸化膜２０２および上記微粒子２０３で発光した光を、上記第２の導電膜２０１から、一層効率よく外部に取り出すことができる。   Further, since the second conductive film 201 has a light-transmitting property, light emitted from the silicon oxide film 202 and the fine particles 203 can be extracted from the second conductive film 201 to the outside more efficiently. it can.

これに対して、上記第２の導電膜２０１は、有色で、透光性を有さない場合、発光された光が、上記第２の導電膜２０１に吸収され、外部に取り出せる発光効率が悪くなってしまう。   On the other hand, when the second conductive film 201 is colored and does not have translucency, the emitted light is absorbed by the second conductive film 201 and the light emission efficiency that can be extracted to the outside is poor. turn into.

また、上記半導体基板として、上記シリコン基板２０７を用いているので、上記論理素子、上記演算素子および上記不揮発性記憶素子を上記シリコン基板２０７に混載できる。   Since the silicon substrate 207 is used as the semiconductor substrate, the logic element, the arithmetic element, and the nonvolatile memory element can be mixedly mounted on the silicon substrate 207.

また、上記第２の導電膜２０１は、上記第２の反射膜２０５の上面に加えて、上記シリコン酸化膜２０２と上記第２の反射膜２０５との間に、形成されているので、上記第２の導電膜２０１から上記微粒子２０３に十分多くのキャリアを注入できる。   Since the second conductive film 201 is formed between the silicon oxide film 202 and the second reflective film 205 in addition to the upper surface of the second reflective film 205, A sufficiently large number of carriers can be injected from the second conductive film 201 into the fine particles 203.

以上、上記構成の発光デバイス装置では、量子井戸を形成する上記微粒子２０３によって、発光に寄与するキャリアを閉じ込めつつ、上記第１の反射膜２０６および上記第２の反射膜２０５によって、発生した光を閉じ込めて、発光効率のよいレーザー発振可能な発光デバイス装置を実現できる。また、上記半導体基板として、上記シリコン基板２０７を用いているので、論理素子、演算素子および不揮発性記憶素子との混載が容易である。   As described above, in the light-emitting device device having the above-described structure, light generated by the first reflective film 206 and the second reflective film 205 is generated while confining carriers contributing to light emission by the fine particles 203 forming a quantum well. It is possible to realize a light-emitting device device capable of confining and emitting laser light with high light emission efficiency. Further, since the silicon substrate 207 is used as the semiconductor substrate, it is easy to mount a logic element, an arithmetic element, and a nonvolatile memory element.

（第２の実施形態）
図５は、この発明の発光デバイス装置の第２の実施形態を示している。上記第１の実施形態と相違する点を説明すると、この第２の実施形態では、第２の導電膜４０１は、上記第２の反射膜２０５の上面のみに、形成されている。 (Second Embodiment)
FIG. 5 shows a second embodiment of the light-emitting device device of the present invention. To explain the difference from the first embodiment, in the second embodiment, the second conductive film 401 is formed only on the upper surface of the second reflective film 205.

したがって、上記第２の導電膜４０１は、上記第２の反射膜２０５の上面のみに、形成されているので、上記第２の反射膜２０５を形成した後に、上記第２の導電膜４０１を積層することにより作製できて、上記発光デバイス装置を簡便に作製することができる。   Accordingly, since the second conductive film 401 is formed only on the upper surface of the second reflective film 205, the second conductive film 401 is laminated after the second reflective film 205 is formed. Thus, the light-emitting device device can be easily manufactured.

つまり、この第２の実施形態では、図１の上記第１の実施形態に示す上記第２の導電膜２０１のように上記第２の反射膜２０５をまたぐ必要がなくて、上記第１の実施形態に比べて、上記発光デバイス装置を簡便に作製できる。   That is, in the second embodiment, it is not necessary to straddle the second reflective film 205 like the second conductive film 201 shown in the first embodiment in FIG. Compared with the form, the light-emitting device device can be easily manufactured.

このとき、上記第２の反射膜２０５の反射率は、上記第１の反射膜２０６の反射率よりも低く、上記第２の反射膜２０５の層数は、上記第１の反射膜２０６の層数よりも少ない。したがって、上記第２の反射膜２０５の層数を少なくすることによって、上記第２の導電膜４０１が上記第２の反射膜２０５上のみに位置していても、十分に多くのキャリアを量子井戸の役割を果たす上記微粒子２０３に注入できる。   At this time, the reflectance of the second reflective film 205 is lower than the reflectance of the first reflective film 206, and the number of layers of the second reflective film 205 is the number of layers of the first reflective film 206. Less than the number. Therefore, by reducing the number of layers of the second reflective film 205, even if the second conductive film 401 is located only on the second reflective film 205, a sufficiently large number of carriers are transferred to the quantum well. It can be injected into the fine particles 203 that play the role of

なお、この発明は上述の実施形態に限定されない。例えば、上記半導体基板や上記半導体酸化膜の半導体の材料として、シリコン以外に、ゲルマニウムや化合物半導体でもよい。また、上記第２の導電膜２０１，４０１は、上記第２の反射膜２０５の少なくとも上面に形成されていればよい。   In addition, this invention is not limited to the above-mentioned embodiment. For example, germanium or a compound semiconductor may be used as the semiconductor material of the semiconductor substrate or the semiconductor oxide film, in addition to silicon. The second conductive films 201 and 401 only need to be formed on at least the upper surface of the second reflective film 205.

本発明の発光デバイス装置の第１実施形態を示す簡略断面図である。1 is a simplified cross-sectional view showing a first embodiment of a light-emitting device device of the present invention. シミュレーションに用いる多重反射膜の簡略断面図である。It is a simplified sectional view of a multiple reflection film used for simulation. 多重反射膜の反射率を示すグラフである。It is a graph which shows the reflectance of a multiple reflection film. 発光デバイス装置の動作を説明する説明図である。It is explanatory drawing explaining operation | movement of a light-emitting device device. 本発明の発光デバイス装置の第２実施形態を示す簡略断面図である。It is a simplified sectional view showing a second embodiment of the light emitting device device of the present invention. 従来の発光デバイス装置を示す簡略断面図である。It is a simplified sectional view showing a conventional light emitting device device.

１０１ ｐ型半導体基板
１０２ ｎ型領域
１０３ 電極
１０４ 電極
１０５ 素子保護膜
１０６ 透明材料
２０１，４０１ 第２の導電膜
２０２ シリコン酸化膜（半導体酸化膜）
２０３ 微粒子
２０４ 第１の導電膜
２０５ 第２の反射膜
２０６ 第１の反射膜
２０７ シリコン基板（半導体基板）
２０８ 電子
２０９ 正孔（ホール）
２１０ 光
３０１ 二酸化チタン
３０２ 酸化シリコン 101 p-type semiconductor substrate 102 n-type region 103 electrode 104 electrode 105 element protective film 106 transparent material 201, 401 second conductive film 202 silicon oxide film (semiconductor oxide film)
203 Fine particles 204 First conductive film 205 Second reflective film 206 First reflective film 207 Silicon substrate (semiconductor substrate)
208 Electron 209 Hole
210 Light 301 Titanium dioxide 302 Silicon oxide

Claims (9)

ｎ型またはｐ型の半導体基板と、
この半導体基板上に形成された第１の反射膜と、
この第１の反射膜上に形成された第１の導電膜と、
この第１の導電膜上に形成された半導体酸化膜と、
この半導体酸化膜中に形成されると共に量子井戸を形成し、かつ、遷移金属原子または１４族原子から構成される微粒子と、
上記半導体酸化膜上に形成された第２の反射膜と、
この第２の反射膜の少なくとも上面に形成された第２の導電膜と
を備え、
上記第１の反射膜および上記第２の反射膜は、それぞれ、屈折率の相異なる絶縁性物質を交互に積層して形成され、
上記第２の反射膜の反射率は、上記第１の反射膜の反射率よりも低いことを特徴とする発光デバイス装置。 an n-type or p-type semiconductor substrate;
A first reflective film formed on the semiconductor substrate;
A first conductive film formed on the first reflective film;
A semiconductor oxide film formed on the first conductive film;
Fine particles formed in the semiconductor oxide film and forming a quantum well , and composed of transition metal atoms or group 14 atoms ,
A second reflective film formed on the semiconductor oxide film;
A second conductive film formed on at least the upper surface of the second reflective film,
The first reflective film and the second reflective film are formed by alternately laminating insulating materials having different refractive indexes ,
The light emitting device apparatus according to claim 1, wherein the reflectance of the second reflective film is lower than the reflectance of the first reflective film . 請求項１に記載の発光デバイス装置において、
上記第１の反射膜および上記第２の反射膜は、上記半導体酸化膜を挟んで平行に位置していることを特徴とする発光デバイス装置。 The light-emitting device device according to claim 1,
The light emitting device device, wherein the first reflective film and the second reflective film are positioned in parallel with the semiconductor oxide film interposed therebetween. 請求項１に記載の発光デバイス装置において、
上記微粒子は、直径２０ｎｍ以下であることを特徴とする発光デバイス装置。 The light-emitting device device according to claim 1,
The light-emitting device device, wherein the fine particles have a diameter of 20 nm or less. 請求項１に記載の発光デバイス装置において、
上記微粒子は、上記半導体酸化膜にイオンを注入した後９００℃以下でアニール処理して、形成されることを特徴とする発光デバイス装置。 The light-emitting device device according to claim 1,
The light-emitting device device is characterized in that the fine particles are formed by implanting ions into the semiconductor oxide film and then annealing at 900 ° C. or lower. 請求項１に記載の発光デバイス装置において、
上記第１の導電膜の厚さは、３００ｎｍ以下であることを特徴とする発光デバイス装置。 The light-emitting device device according to claim 1,
The thickness of the said 1st electrically conductive film is 300 nm or less, The light-emitting device apparatus characterized by the above-mentioned. 請求項１に記載の発光デバイス装置において、
上記第２の導電膜は、透光性を有することを特徴とする発光デバイス装置。 The light-emitting device device according to claim 1,
The light emitting device device, wherein the second conductive film has translucency. 請求項１に記載の発光デバイス装置において、
上記半導体基板は、シリコン基板であることを特徴とする発光デバイス装置。 The light-emitting device device according to claim 1,
The light emitting device device, wherein the semiconductor substrate is a silicon substrate. 請求項１に記載の発光デバイス装置において、
上記第２の導電膜は、上記第２の反射膜の上面に加えて、上記半導体酸化膜と上記第２の反射膜との間に、形成されていることを特徴とする発光デバイス装置。 The light-emitting device device according to claim 1,
The light emitting device device, wherein the second conductive film is formed between the semiconductor oxide film and the second reflective film in addition to the upper surface of the second reflective film. 請求項１に記載の発光デバイス装置において、
上記第２の導電膜は、上記第２の反射膜の上面のみに、形成されていることを特徴とする発光デバイス装置。 The light-emitting device device according to claim 1,
The light emitting device device, wherein the second conductive film is formed only on an upper surface of the second reflective film.
JP2006038967A 2006-02-16 2006-02-16 Light emitting device device Expired - Fee Related JP4768466B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006038967A JP4768466B2 (en) 2006-02-16 2006-02-16 Light emitting device device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006038967A JP4768466B2 (en) 2006-02-16 2006-02-16 Light emitting device device

Publications (2)

Publication Number Publication Date
JP2007220853A JP2007220853A (en) 2007-08-30
JP4768466B2 true JP4768466B2 (en) 2011-09-07

Family

ID=38497809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006038967A Expired - Fee Related JP4768466B2 (en) 2006-02-16 2006-02-16 Light emitting device device

Country Status (1)

Country Link
JP (1) JP4768466B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5305000B2 (en) * 2008-10-27 2013-10-02 富士通株式会社 Structure and semiconductor optical device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369657A (en) * 1992-09-15 1994-11-29 Texas Instruments Incorporated Silicon-based microlaser by doped thin films
JPH09102596A (en) * 1995-10-04 1997-04-15 Fujitsu Ltd Manufacture of quantum dot and quantum dot apparatus
JP4309869B2 (en) * 1997-05-21 2009-08-05 株式会社東芝 Semiconductor device and manufacturing method thereof
JP2001223384A (en) * 2000-02-08 2001-08-17 Toshiba Corp Semiconductor light-emitting element
JP2005322857A (en) * 2004-05-11 2005-11-17 Nippon Telegr & Teleph Corp <Ntt> Optical resonator and method for manufacturing same

Also Published As

Publication number Publication date
JP2007220853A (en) 2007-08-30

Similar Documents

Publication Publication Date Title
US6677610B2 (en) Light-emitting device and display apparatus using the same
JP5312146B2 (en) Light emitting element
JP3723148B2 (en) LIGHT EMITTING ELEMENT AND LIGHT EMITTING DEVICE DEVICE USING THE SAME
JP5624723B2 (en) Pixel structure for solid state light emitting devices
KR100446622B1 (en) Silicon optoelectronic device and light emitting device applied it
KR100845037B1 (en) Ohmic electrode and method thereof, semiconductor light emitting element having this
WO2013141032A1 (en) Semiconductor light emitting element, method for manufacturing semiconductor light emitting element, semiconductor light emitting device, and substrate
JP2008270812A (en) Organic optoelectronic element
US20080067539A1 (en) Semiconductor light emitting element and method of making the same
US7888686B2 (en) Pixel structure for a solid state light emitting device
CN1921157A (en) High efficiency deep ultraviolet light-emitting diode
CN103380551A (en) Semiconductor light emitting element and light emitting device using same
JP2011035275A (en) Nitride semiconductor light-emitting element
JP2011505073A (en) Optoelectronic semiconductor body and method of manufacturing optoelectronic semiconductor body
US9331250B1 (en) Light emitting device with anti-total-internal-reflection capability
CN103972345A (en) Nitride semiconductor structure and semiconductor light-emitting component
JP4768466B2 (en) Light emitting device device
JP7099726B2 (en) Semiconductor devices and semiconductor device packages containing them
WO2014203829A1 (en) Transparent conductive film composition, transparent electrode, semiconductor light-emitting element, solar cell
CN109166953B (en) Light emitting diode chip and manufacturing method thereof
TWI393270B (en) Light-emitting diode chip and fabrication method thereof
KR20080065219A (en) Ohmic electrode and method for forming the same
KR100866789B1 (en) Light-emitting diode and light-emitting device apparatus employing it
JP2015018715A (en) Organic electroluminescent element and lighting device
Cao et al. Fabrication, characterization and applications of AlInGaN light-emitting diodes

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110614

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110616

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees