JP4754872B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP4754872B2 JP4754872B2 JP2005141282A JP2005141282A JP4754872B2 JP 4754872 B2 JP4754872 B2 JP 4754872B2 JP 2005141282 A JP2005141282 A JP 2005141282A JP 2005141282 A JP2005141282 A JP 2005141282A JP 4754872 B2 JP4754872 B2 JP 4754872B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- transistor
- wiring
- circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
Description
本発明はトランジスタを用いたシフトレジスタ、特に表示装置を制御するためのシフトレジスタに関する。 The present invention relates to a shift register using a transistor, and more particularly to a shift register for controlling a display device.
有機発光ダイオード(OLED(Organic Light Emitting Diode)、有機EL素子、エレクトロルミネッセンス(Electro Luminescence:EL)素子などとも言う)に代表される自発光型の発光素子を用いた表示装置や、液晶表示装置では、画素を駆動するための回路を画素と同一基板上に作成することが行われている。
その回路では、複数配置されている配線や、複数配置されている回路(スイッチなど)などを、順に選択していくような信号を生成する必要があるため、シフトレジスタが用いられることが多い。
In a display device using a self-luminous light emitting element represented by an organic light emitting diode (OLED (Organic Light Emitting Diode), an organic EL element, an electroluminescence (EL) element, etc.) or a liquid crystal display device, A circuit for driving a pixel is formed on the same substrate as the pixel.
In such a circuit, a shift register is often used because it is necessary to generate a signal that sequentially selects a plurality of wirings and a plurality of circuits (such as switches).
シフトレジスタには、通常、クロック信号が供給される。そしてシフトレジスタは、クロック信号に同期して、動作する。しかし、クロック信号は、シフトレジスタを構成するユニットレジスタの全てに供給されるため、クロック信号を供給するための配線の負荷は、大きくなってしまう。その結果、消費電力が大きくなってしまう。 A clock signal is usually supplied to the shift register. The shift register operates in synchronization with the clock signal. However, since the clock signal is supplied to all the unit registers constituting the shift register, the load on the wiring for supplying the clock signal becomes large. As a result, power consumption increases.
なお、ユニットレジスタとは、シフトレジスタのうち、1段分もしくは数段分の回路のこととする。ユニットレジスタが複数、直列に接続されて、シフトレジスタが構成される。 The unit register is a circuit for one stage or several stages of the shift register. A plurality of unit registers are connected in series to form a shift register.
そこで、データが有意レベル(例えば、正論理の場合はH信号)になった段のユニットレジスタにのみクロック信号が選択的に供給される技術が提案されている。(例えば、特許文献1参照)。
図19に、特許文献1に示されたユニットレジスタの回路図を示す。ディレイ型フリップフロップ回路(DFF)への入力信号と出力信号とをNOR回路1903に入力する。その入力信号と出力信号とが両方ともL信号の場合、トランスファーゲート(アナログスイッチとも言う)1901とトランスファーゲート1902を両方同時にオフにして、クロック信号CLK1、CLK2がDFFへ供給されないようにしている。そして、DFFへの入力信号と出力信号の少なくともどちらかがH信号の場合、トランスファーゲート1901とトランスファーゲート1902を両方同時にオンにして、クロック信号CLK1、CLK2がDFFへ供給されるようにしている。
FIG. 19 is a circuit diagram of the unit register disclosed in Patent Document 1. An input signal and an output signal to the delay flip-flop circuit (DFF) are input to the
なお、DFFの詳細な回路図は、図20に示す。 A detailed circuit diagram of the DFF is shown in FIG.
次に、特許文献1に示された別の回路を図21に示す。図21では、トランスファーゲート2101とトランスファーゲート2102とを各々、一つの極性のトランジスタでのみ構成している。その結果、図19のようにNOR回路は必要ない。そして、DFFへの入力信号と出力信号のどちらかがL信号の場合、トランスファーゲート2101とトランスファーゲート2102を両方同時にオフにして、DFFへの入力信号と出力信号の少なくともどちらかがH信号の場合、トランスファーゲート2101とトランスファーゲート2102を両方同時にオフにしている。
Next, another circuit shown in Patent Document 1 is shown in FIG. In FIG. 21, each of the
しかしながら、特許文献1の場合、トランスファーゲート1901、1902やトランスファーゲート2101、2102を両方とも同時にオンにして、クロック信号を両方とも同時に供給を制御している。そのため、クロック信号を供給するための配線の負荷は、大きくなってしまう。その結果、消費電力が大きくなってしまう。
However, in the case of Patent Document 1, both the
また、図19では、NOR回路1903を用いているので、回路が複雑になってしまう。一方、図21では、NOR回路は用いられていない。しかし、この回路の場合、特許文献1に記載されている通り、トランスファーゲート2101、2102において、しきい値電圧分だけ電圧が低くなってしまう。そのため、DFFに供給されるクロック信号の振幅が小さくなってしまう。その結果、オフすべきトランジスタがオフしなくなるため、誤動作の原因となる。また、オフしないトランジスタにおいて電流が流れ続けるため、消費電力も増大してしまう。
In FIG. 19, since the NOR
本発明はこのような問題点に鑑み、単純な構成を用いて、必要なユニットレジスタに必要なクロック信号のみを供給できるシフトレジスタを提供することを目的とする。 In view of such problems, an object of the present invention is to provide a shift register that can supply only a necessary clock signal to a necessary unit register by using a simple configuration.
本発明は、第1クロック信号と第2クロック信号のフリップフロップ回路への供給を同時に制御するのではなく、第1クロック信号と第2クロック信号とを個別に制御することにより、上記目的を達成するものである。 The present invention achieves the above object by controlling the first clock signal and the second clock signal separately, rather than simultaneously controlling the supply of the first clock signal and the second clock signal to the flip-flop circuit. To do.
つまり、あるユニットレジスタにおいて、第1クロック信号のみを供給すればよい場合は、第1クロック信号のみを供給し、第2クロック信号のみを供給すればよい場合は、第2クロック信号のみを供給し、両信号とも必要な場合は、両信号とも供給し、両信号とも必要ない場合は、両信号とも供給しないようにする。 That is, in a certain unit register, when only the first clock signal needs to be supplied, only the first clock signal is supplied. When only the second clock signal needs to be supplied, only the second clock signal is supplied. When both signals are required, both signals are supplied. When both signals are not required, both signals are not supplied.
このような動作を、ユニットレジスタへの入力信号と、ユニットレジスタからの出力信号とを用いて、制御する。 Such an operation is controlled using an input signal to the unit register and an output signal from the unit register.
本発明は、ユニットレジスタを複数段接続したシフトレジスタを有する半導体装置である。
ユニットレジスタは、フリップフロップ回路と第1スイッチと第2スイッチとを有し、
第1配線は、第1スイッチを介してフリップフロップ回路と電気的に接続されている。
第2配線は、第2スイッチを介してフリップフロップ回路と電気的に接続されている。
フリップフロップ回路への入力信号によって、第1スイッチのオンオフが制御されている。
フリップフロップ回路からの出力信号によって、第2スイッチのオンオフが制御される。
The present invention is a semiconductor device having a shift register in which a plurality of unit registers are connected.
The unit register has a flip-flop circuit, a first switch, and a second switch,
The first wiring is electrically connected to the flip-flop circuit via the first switch.
The second wiring is electrically connected to the flip-flop circuit via the second switch.
The on / off of the first switch is controlled by an input signal to the flip-flop circuit.
The on / off state of the second switch is controlled by the output signal from the flip-flop circuit.
本発明は、ユニットレジスタを複数段接続したシフトレジスタを有する半導体装置である。
ユニットレジスタは、フリップフロップ回路と第1スイッチと第2スイッチとを有し、
第1配線は、第1スイッチを介してフリップフロップ回路と電気的に接続されている。
第2配線は、第2スイッチを介してフリップフロップ回路と電気的に接続されている。
フリップフロップ回路への入力信号が有意のレベルの時に、第1スイッチがオンし、
フリップフロップ回路からの出力信号が有意のレベルの時に、第2スイッチがオンする。
The present invention is a semiconductor device having a shift register in which a plurality of unit registers are connected.
The unit register has a flip-flop circuit, a first switch, and a second switch,
The first wiring is electrically connected to the flip-flop circuit via the first switch.
The second wiring is electrically connected to the flip-flop circuit via the second switch.
When the input signal to the flip-flop circuit is at a significant level, the first switch is turned on,
When the output signal from the flip-flop circuit is at a significant level, the second switch is turned on.
本発明は、第1スイッチもしくは第2スイッチは、相補型のトランスファーゲートで構成されている。 In the present invention, the first switch or the second switch is composed of a complementary transfer gate.
本発明において、適用可能なトランジスタの種類に限定はなく、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ(TFT)、半導体基板やSOI基板を用いて形成されるMOS型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されている基板の種類に限定はなく、単結晶基板、SOI基板、ガラス基板、プラスチック基板などに配置することが出来る。 In the present invention, there are no limitations on the types of transistors that can be used, and the transistor is formed using a thin film transistor (TFT) using a non-single-crystal semiconductor film typified by amorphous silicon or polycrystalline silicon, a semiconductor substrate, or an SOI substrate. A MOS transistor, a junction transistor, a bipolar transistor, a transistor using an organic semiconductor or a carbon nanotube, and other transistors can be used. There is no limitation on the kind of the substrate over which the transistor is provided, and the transistor can be provided on a single crystal substrate, an SOI substrate, a glass substrate, a plastic substrate, or the like.
なお、本発明において、接続されているとは、電気的に接続されていることと同義である。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子(例えば、別の素子やスイッチなど)が配置されていてもよい。 In the present invention, being connected is synonymous with being electrically connected. Therefore, in the configuration disclosed by the present invention, in addition to a predetermined connection relationship, another element (for example, another element or a switch) that enables electrical connection may be disposed therebetween.
このように、本発明では、第1クロック信号CLK1と第2クロック信号CLK2とは、別々に制御される。したがって、どちらか一方のクロック信号は供給しなくてもいい場合は、そのクロック信号の供給を止めるように動作させることが可能となる。その結果、第1クロック信号CLK1や第2クロック信号CLK2を供給する配線の負荷は軽くなる。クロック信号線の負荷が軽くなった結果、(a)クロック信号の波形なまりが抑えられて、回路が正常に動作しやすくなる、(b) シフトレジスタなどのトランジスタが形成されている基板にクロック信号を供給するIC(以後、外付けICと呼ぶことにする。)の消費電力が低くなる、(c)クロック信号を供給する外付けICの電流供給能力が少なくてすむので、外付けICを小型化及び低コスト化できる、などが実現できる。 Thus, in the present invention, the first clock signal CLK1 and the second clock signal CLK2 are controlled separately. Therefore, when one of the clock signals does not need to be supplied, the operation can be performed so as to stop the supply of the clock signal. As a result, the load on the wiring that supplies the first clock signal CLK1 and the second clock signal CLK2 is reduced. As a result of lightening the load on the clock signal line, (a) the rounding of the waveform of the clock signal is suppressed and the circuit operates normally. (B) The clock signal is applied to the substrate on which the transistor such as a shift register is formed. The power consumption of an IC that supplies the clock signal (hereinafter referred to as an external IC) is reduced. (C) The current supply capability of the external IC that supplies the clock signal can be reduced, so the external IC can be reduced in size. And cost reduction can be realized.
また、シンプルな構成であるため、回路のレイアウト面積も小さくなり、狭額縁化させることが出来る。その結果、1枚のマザーガラスから、より多くのパネルを製造することが出来るようになり、所謂、面取り数が多くなる。その結果、パネル1枚当たりのコストが下がり、低価格化することが可能となる。 Further, since the structure is simple, the layout area of the circuit is reduced and the frame can be narrowed. As a result, more panels can be manufactured from one mother glass, and the so-called chamfering number increases. As a result, the cost per panel can be reduced and the price can be reduced.
また、しきい値電圧分だけ電圧が低くなってしまい、フリップフロップ回路110に供給されるクロック信号の振幅が小さくなってしまい、オフすべきトランジスタがオフしなくなるため、誤動作してしまう、というようなことは生じない。
In addition, the voltage is lowered by the threshold voltage, the amplitude of the clock signal supplied to the flip-
このように、本発明を用いることにより、低コスト化、小型化が実現でき、回路もより正常に動作しやすくなる。 Thus, by using the present invention, cost reduction and size reduction can be realized, and the circuit can operate more normally.
(実施の形態1)
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
(Embodiment 1)
Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode. Note that in the structures of the present invention described below, the same reference numerals are used in common in different drawings.
図1に、シフトレジスタの1段分の構成例を示す。ここで、1段分もしくは数段分のシフトレジスタをユニットレジスタと呼ぶことにする。ユニットレジスタは、スイッチ101、102、トランジスタ103,104、インバータ105,106、フリップフロップ回路110によって構成される。スイッチ101の一方のゲート電極は、トランジスタ103のゲート電極及びインバータ105の入力側と接続され、もう一方は、インバータ105の出力側と接続されている。スイッチ101のソース領域又はドレイン領域の一方には第1クロック信号CLK1が供給され、他方にはトランジスタ103のソース領域又はドレイン領域、及び配線CLK1_Dが接続されている。スイッチ102の一方のゲート電極は、トランジスタ104のゲート電極及びインバータ106の出力側と接続され、もう一方は、インバータ106の入力側と接続され、入力信号INが供給される。スイッチ102のソース領域又はドレイン領域の一方には第2クロック信号CLK2が供給され、他方にはトランジスタ104のソース領域又はドレイン領域、及び配線CLK2_Dが接続されている。トランジスタ103のソース領域又はドレイン領域のうち、スイッチ101のソース領域又はドレイン領域と接続されていない側には高電位側電源(Vdd)が接続されている。トランジスタ104のソース領域又はドレイン領域のうち、スイッチ102のソース領域又はドレイン領域と接続されていない側には低電位側電源(Vss)が接続されている。
FIG. 1 shows a configuration example of one stage of the shift register. Here, the shift register for one stage or several stages is referred to as a unit register. The unit register includes
フリップフロップ回路への2つのクロック信号の供給を、スイッチ101、102を用いて制御する。第1クロック信号CLK1は、スイッチ101によって、フリップフロップ回路110への供給を制御される。スイッチ101は、フリップフロップ回路110からの出力信号を用いて制御される。第2クロック信号CLK2は、スイッチ102によって、フリップフロップ回路110への供給を制御される。スイッチ102は、フリップフロップ回路110への入力信号を用いて制御される。
The supply of two clock signals to the flip-flop circuit is controlled using the
このように、第1クロック信号CLK1と第2クロック信号CLK2とは、別々に制御される。したがって、どちらか一方のクロック信号は供給しなくてもいい場合は、そのクロック信号の供給を止めるように動作させることが可能となる。その結果、第1クロック信号CLK1や第2クロック信号CLK2を供給する配線の負荷は軽くなる。クロック信号線の負荷が軽くなった結果、(a)クロック信号の波形なまりが抑えられて、回路が正常に動作しやすくなる、(b)シフトレジスタが形成されている基板にクロック信号を供給する外付けICの消費電力が低くなる、(c)クロック信号を供給する外付けICの電流供給能力が少なくてすむので、外付けICを小型化及び低コスト化できる、などが実現できる。 Thus, the first clock signal CLK1 and the second clock signal CLK2 are controlled separately. Therefore, when one of the clock signals does not need to be supplied, the operation can be performed so as to stop the supply of the clock signal. As a result, the load on the wiring that supplies the first clock signal CLK1 and the second clock signal CLK2 is reduced. As a result of lightening the load on the clock signal line, (a) the waveform rounding of the clock signal is suppressed and the circuit operates normally. (B) The clock signal is supplied to the substrate on which the shift register is formed. The power consumption of the external IC can be reduced, and (c) the current supply capability of the external IC for supplying the clock signal can be reduced, so that the external IC can be reduced in size and cost.
なお、シフトレジスタなどのトランジスタが形成されている基板と、外付けICは、基板上に配置され、COG(Chip On glass)で接続されている場合もあるし、TAB(Tape Automated Bonding)やプリント基板を用いて接続されている場合もある。ただし、これに限定されない。また、クロック信号を供給する回路が、シフトレジスタと同じ基板上に作られていることもある。 Note that a substrate on which a transistor such as a shift register is formed and an external IC are arranged on the substrate and may be connected by COG (Chip On Glass), TAB (Tape Automated Bonding) or printing. In some cases, they are connected using a substrate. However, it is not limited to this. A circuit for supplying a clock signal may be formed on the same substrate as the shift register.
次に、フリップフロップ回路110の内部の回路構成例を示したものを図2に示す。クロックトインバータ201と、ループ部分のインバータ203、クロックトインバータ202とで構成される。クロックトインバータ201のクロック入力部については、Pチャネル型トランジスタT1には第1クロック信号CLK1が接続され、Nチャネル型トランジスタT4には第2クロック信号CLK2が接続される。クロックトインバータ202のクロック入力部については、Nチャネル型トランジスタT8には第1クロック信号CLK1が接続され、Pチャネル型トランジスタT5には第2クロック信号CLK2が接続される。なお、フリップフロップ回路は図2の構成に限定されない。
Next, FIG. 2 shows an example of the internal circuit configuration of the flip-
このようなユニットレジスタが複数段接続されて、シフトレジスタ全体が構成される。全体図を図3に示す。各ユニットレジスタの第1クロック信号CLK1と第2クロック信号CLK2とは、クロック信号CLOCKとクロックバー信号CLOCKBとに接続される。ただし、クロック信号CLOCKとクロックバー信号CLOCKBとには、互い違いに接続される。これにより、信号をシフトさせることが出来る。 Such unit registers are connected in a plurality of stages to constitute the entire shift register. A general view is shown in FIG. The first clock signal CLK1 and the second clock signal CLK2 of each unit register are connected to the clock signal CLOCK and the clock bar signal CLOCKB. However, the clock signal CLOCK and the clock bar signal CLOCKB are alternately connected. Thereby, the signal can be shifted.
そして、各ユニットレジスタの出力信号を用いて、複数配置されている配線や、複数配置されている回路(スイッチなど)などを、順次選択されていくような信号を生成することが出来る。 Then, using the output signal of each unit register, it is possible to generate a signal that sequentially selects a plurality of arranged wirings, a plurality of arranged circuits (switches, etc.) and the like.
次に、動作を述べる。シフトレジスタ全体ではなく、1段分であるユニットレジスタの動作について説明する。第1クロック信号CLK1と第2クロック信号CLK2と、入力信号INと出力信号OUTの波形を図4に示す。図4に示したように、各々の動作状態によって、5つの動作領域に分けて説明することとする。 Next, the operation will be described. The operation of the unit register corresponding to one stage, not the entire shift register, will be described. The waveforms of the first clock signal CLK1, the second clock signal CLK2, the input signal IN, and the output signal OUT are shown in FIG. As shown in FIG. 4, the description will be divided into five operation regions according to each operation state.
まず、動作1の場合を図5に示す。入力信号INと出力信号OUTも、図4に示すように、L信号(ロー信号、低い電圧、2進数での0、などに相当し、正論理の場合は非有意レベル)になっている。したがって、スイッチ101もスイッチ102もオフしており、クロック信号は回路中には供給されない。したがって、クロック信号線の負荷が軽くなる。ただし、クロックトインバータ201からは何も出力されず(フローティング状態)、ループ部分のインバータ203、クロックトインバータ202とでデータを保持しておく必要がある。そのためには、トランジスタT9、T10をオンにして、配線CLK1_D、CLK2_Dがフローティングにならないようにしておく必要がある。その結果、トランジスタT1、T4はオフ状態になり、トランジスタT5、T8はオン状態になっている。なお、図5において、ばつ印がかかれたトランジスタはオフ状態にあるものとする。また、各端子上において、HはH信号、LはL信号、?はHとLのどちらでもよいものとする。
First, the case of the operation 1 is shown in FIG. As shown in FIG. 4, the input signal IN and the output signal OUT are also L signals (corresponding to a low signal, a low voltage, binary 0, etc., and in the case of positive logic, an insignificant level). Therefore, both the
次に、動作2の場合を図6に示す。入力信号INは、H信号(ハイ信号、高い電圧、2進数での1、などに相当し、正論理の場合は有意レベル)となる。すると、スイッチ102がオンになり、第2クロック信号CLK2が回路に供給される。しかし、スイッチ101はオフのままなので、第1クロック信号CLK1は回路に供給されないままである。よって、第1クロック信号CLK1を供給する信号線の負荷は軽いままである。
Next, the case of the
そして、トランジスタT10はオフ状態にあり、第2クロック信号CLK2が回路に供給されるが、このときの第2クロック信号CLK2は、L信号である。そのため、トランジスタT4はオフ状態のままであり、トランジスタT5はオン状態のままである。したがって、クロックトインバータ201からは何も出力されず(フローティング状態)、ループ部分のインバータ203、クロックトインバータ202とでデータを保持し続けている。
The transistor T10 is in an off state, and the second clock signal CLK2 is supplied to the circuit. At this time, the second clock signal CLK2 is an L signal. Therefore, the transistor T4 remains off and the transistor T5 remains on. Therefore, nothing is output from the clocked inverter 201 (floating state), and the
次に、動作3の場合を図7に示す。第1クロック信号CLK1はL信号となり、第2クロック信号CLK2はH信号となる。すると、トランジスタT4はオン状態となり、トランジスタT5はオフ状態となる。一方、入力信号INは、H信号であるので、トランジスタT3はオン状態となる。その結果、クロックトインバータ201からはL信号が出力される。すると、インバータ203にL信号が入力されて、H信号が出力される。その結果、スイッチ101がオンし、トランジスタT9がオフ状態となって、第1クロック信号CLK1が回路へ供給されるようになる。そして、トランジスタT1はオン状態となり、トランジスタT8はオフ状態となる。
Next, the case of operation 3 is shown in FIG. The first clock signal CLK1 becomes an L signal, and the second clock signal CLK2 becomes an H signal. Then, the transistor T4 is turned on and the transistor T5 is turned off. On the other hand, since the input signal IN is an H signal, the transistor T3 is turned on. As a result, the clocked
次に、動作4の場合を図8に示す。第1クロック信号CLK1はH信号となり、第2クロック信号CLK2はL信号となる。すると、スイッチ102はオフされるため、第2クロック信号CLK2は回路に供給されなくなる。よって、第2クロック信号CLK2を供給する信号線の負荷は軽くなる。そして、トランジスタT10はオンするため、配線CLK2_DはL信号となり、トランジスタT4がオフし、トランジスタT5がオン状態となる。一方、第1クロック信号CLK1は回路に供給されるため、トランジスタT1はオフ状態となり、トランジスタT8はオン状態となる。したがって、クロックトインバータ201からは何も出力されず(フローティング状態)、ループ部分のインバータ203、クロックトインバータ202とでデータを保持し続ける。
Next, the case of operation 4 is shown in FIG. The first clock signal CLK1 becomes an H signal, and the second clock signal CLK2 becomes an L signal. Then, since the
次に、動作5の場合を図9に示す。第1クロック信号CLK1はL信号となり、第2クロック信号CLK2はH信号となる。この時点では、スイッチ101はオン状態にあるので、第1クロック信号CLK1は回路へ供給される。そのため、トランジスタT1はオン状態となり、トランジスタT8はオフ状態となる。一方、入力信号INは、L信号であるので、トランジスタT2はオン状態となる。その結果、クロックトインバータ201からはH信号が出力される。すると、図9に示すように、インバータ203にH信号が入力されて、出力信号OUTへL信号が出力される。
Next, the case of operation 5 is shown in FIG. The first clock signal CLK1 becomes an L signal, and the second clock signal CLK2 becomes an H signal. At this time, since the
その結果、図10に示すように、スイッチ101がオフし、トランジスタT9がオン状態となって、配線CLK1_DはH信号となり、トランジスタT1がオフし、トランジスタT8がオン状態となる。したがって、クロックトインバータ201からは何も出力されず(フローティング状態)、ループ部分のインバータ203、クロックトインバータ202とでデータを保持し続ける。このようにして、スイッチ101はオフされるため、第1クロック信号CLK1は回路に供給されなくなる。よって、第1クロック信号CLK1を供給する信号線の負荷は軽くなる。
As a result, as shown in FIG. 10, the
以上のようにして、ユニットレジスタは動作するようになる。ユニットレジスタが複数段接続されて、シフトレジスタ全体が構成されるため、シフトレジスタ全体の動作の説明は省略する。 As described above, the unit register operates. Since the entire shift register is configured by connecting a plurality of unit registers, description of the operation of the entire shift register is omitted.
なお、同様の動作をする回路であれば、接続構成を変更しても同様に実現できる。 Note that a circuit that performs the same operation can be realized in the same manner even if the connection configuration is changed.
例えば、接続構成を変えた場合について、図11、図12に示す。図11のユニットレジスタは、スイッチ1101,1103、インバータ1102,1104、トランジスタT9、T10、フリップフロップ回路210から構成される。スイッチ1101の一方のゲート電極は、トランジスタT9及びインバータ1102の出力側と接続され、他方のゲート電極は、インバータ1102の入力側と接続され、フリップフロップ回路210からの入力信号CTR_D ̄2が供給されている。スイッチ1101のソース領域又はドレイン領域は、一方に第1クロック信号CLK1が供給され、もう一方は、トランジスタT9のソース領域又はドレイン領域、及び配線CLK1_D ̄2と接続されている。トランジスタT9のソース領域又はドレイン領域のうち、配線CLK1_D ̄2と接続されてない方は、高電位側電源(Vdd)と接続されている。また、スイッチ1103の一方のゲート電極は、トランジスタT10及びインバータ1104の出力側と接続され、他方のゲート電極には、入力信号INが供給され、インバータ1104の入力側と接続されている。スイッチ1103のソース領域又はドレイン領域は、一方に第2クロック信号CLK2が供給され、もう一方は、トランジスタT10のソース領域又はドレイン領域、及び配線CLK2_D ̄2と接続されている。トランジスタT10のソース領域又はドレイン領域のうち、配線CLK2_D ̄2と接続されていない方は、低電位側電源(Vss)と接続されている。
For example, the case where the connection configuration is changed is shown in FIGS. The unit register shown in FIG. 11 includes
図12は、フリップフロップ回路210の内部の構成例を示す。クロックトインバータ1201、1202とループ部分のインバータ1203とで構成される。クロックトインバータ1201には、配線CLK1_D ̄2及び配線CLK2_D ̄2から第1及び第2のクロック信号が入力される。クロックトインバータ1202にも、配線CLK1_D ̄2及び配線CLK2_D ̄2からそれぞれ第1及び第2のクロック信号が入力される。ループ部分のインバータ1203の入力側は、クロックトインバータ1201、1202の出力側と接続され、インバータ1203の出力側は、クロックトインバータ1202の入力側と接続され、出力信号OUT_D ̄2が出力される。なお、フリップフロップ回路は図12の構成に限定されない。
FIG. 12 shows an internal configuration example of the flip-
図12に示すように、インバータ1203への入力信号CTR_D ̄2を用いて、図11におけるスイッチ1101を制御する。この場合、図1と比較すると、スイッチ1101を制御する信号が反転している。したがって、それにあわせて、トランジスタT9への接続関係なども変更し、インバータ1102を介して、接続している。
As shown in FIG. 12, the
また、図1や図11などにおいて、トランジスタT9やトランジスタT10のオンオフを入力信号INや出力信号OUTなどを用いてオンオフしているが、これに限定されない。配線CLK1_Dや配線CLK2_Dなどがフローティング状態になることを防ぐことが出来ればよい。 In FIGS. 1 and 11 and the like, the transistors T9 and T10 are turned on and off using the input signal IN, the output signal OUT, and the like, but the present invention is not limited to this. It is only necessary that the wiring CLK1_D, the wiring CLK2_D, and the like can be prevented from being in a floating state.
図13に図1、図11と異なる構成例を示す。図13のユニットレジスタは、スイッチ1301,1302、インバータ1303,1304、トランジスタT11、T12、フリップフロップ回路110から構成される。スイッチ1301の一方のゲート電極は、インバータ1303の出力側と接続され、もう一方は、インバータ1303の入力側と接続され、フリップフロップ回路110からの出力信号OUT_Dが供給されている。スイッチ1301のソース領域又はドレイン領域の一方には第1クロック信号CLK1が供給され、他方にはトランジスタT11のソース領域又はドレイン領域、及び配線CLK1_Dが接続されている。スイッチ1302の一方のゲート電極は、インバータ1304の出力側と接続され、もう一方は、インバータ1304の入力側と接続され、入力信号INが供給される。スイッチ1302のソース領域又はドレイン領域の一方には第2クロック信号CLK2が供給され、他方にはトランジスタT12のソース領域又はドレイン領域、及び配線CLK2_Dが接続されている。トランジスタT11のソース領域又はドレイン領域のうち、スイッチ1301のソース領域又はドレイン領域と接続されていない側には高電位側電源(Vdd)、及びトランジスタT12のゲート電極が接続されている。トランジスタT12のソース領域又はドレイン領域のうち、スイッチ1302のソース領域又はドレイン領域と接続されていない側には低電位側電源(Vss)、及びトランジスタT11のゲート電極が接続されている。
FIG. 13 shows a configuration example different from FIGS. The unit register of FIG. 13 includes
配線CLK1_Dや配線CLK2_Dなどがフローティング状態になることを防ぐために、図13に示すように、常にオン状態となるトランジスタT11、T12を配置してもよいし、図14に示すように、配線CLK1_Dや配線CLK2_Dと、高電位側電源(Vdd)や低電位側電源(Vss)との間に、抵抗R1、R2を配置してもよい。 In order to prevent the wiring CLK1_D, the wiring CLK2_D, and the like from being in a floating state, transistors T11 and T12 that are always in an on state may be provided as illustrated in FIG. Resistors R1 and R2 may be disposed between the wiring CLK2_D and the high potential side power supply (Vdd) or the low potential side power supply (Vss).
なお、図1または図3では、クロック信号線が2本あるが、これに限定されない。1つのクロック信号から、インバータを用いて、反転信号を生成してもよい。図15では、第1クロック信号CLK1はそのままユニットレジスタに供給される。一方、第2クロック信号CLK2は、第1クロック信号CLK1がインバータ1501に入力されて、インバータ1501から出力された信号を用いている。よって、第2クロック信号CLK2は、第1クロック信号CLK1からインバータ1501を介して、ユニットレジスタに供給される。
In FIG. 1 or FIG. 3, there are two clock signal lines, but the present invention is not limited to this. An inverted signal may be generated from one clock signal using an inverter. In FIG. 15, the first clock signal CLK1 is supplied to the unit register as it is. On the other hand, the second clock signal CLK2 uses a signal output from the
このようにすることにより、クロック信号線の本数を減らすことが出来る。クロック信号線の本数を減らすことにより、シフトレジスタなどのトランジスタが形成されている基板に信号を供給する外付けICの構成が簡単になる。また、外付けICから、トランジスタが形成されている基板へ入力される信号の数が減るため、外付けICと基板との接続数が減る。接続数が減ると、接続部の不具合(接触不良など)が起きる可能性が小さくなるため、信頼性が向上する。 By doing so, the number of clock signal lines can be reduced. By reducing the number of clock signal lines, the configuration of an external IC that supplies a signal to a substrate on which a transistor such as a shift register is formed is simplified. In addition, since the number of signals input from the external IC to the substrate on which the transistor is formed is reduced, the number of connections between the external IC and the substrate is reduced. When the number of connections is reduced, the possibility of failure of connection portions (such as poor contact) is reduced, and reliability is improved.
なお、本実施の形態では、正論理の時に動作するように構成されているが、これに限定されない。負論理の時に動作させるためには、適宜、構成を変更すればよい。同業者であれば、容易に変更可能であろう。 In the present embodiment, it is configured to operate at the time of positive logic, but is not limited to this. In order to operate in the negative logic, the configuration may be changed as appropriate. A person skilled in the art can easily change the value.
なお、図2などでは、フリップフロップ回路として、ディレイ型フリップフロップ回路(DFF)を用いた場合について述べたが、これに限定されない。様々なタイプのフリップフロップ回路を用いてもよい。例えば、RS型やJK型やT型などのフリップフロップ回路を用いてもよい。 In FIG. 2 and the like, the case where a delay flip-flop circuit (DFF) is used as the flip-flop circuit is described, but the present invention is not limited to this. Various types of flip-flop circuits may be used. For example, a flip-flop circuit such as an RS type, JK type, or T type may be used.
なお、図1などのスイッチ101、102は、CMOS構成のトランジスタで記載しているが、これに限定されない。電気的スイッチでも機械的なスイッチでも何でも良い。電流の流れを制御できるものなら、何でも良い。トランジスタでもよいし、ダイオードでもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性(導電型)は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、LDD領域を設けているものやマルチゲート構造にしているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源(Vss、Vgnd、0Vなど)に近い状態で動作する場合はnチャネル型を、反対に、ソース端子の電位が、高電位側電源(Vddなど)に近い状態で動作する場合はpチャネル型を用いることが望ましい。なぜなら、ゲート及びソース間の電圧の絶対値を大きくできるため、スイッチとして、動作しやすいからである。なお、nチャネル型とpチャネル型の両方を用いて、CMOS型のスイッチにしてもよい。
Note that the
(実施の形態2)
以下、図本実施の形態では、表示装置、および、信号線駆動回路やゲート線駆動回路などの構成とその動作について、説明する。信号線駆動回路やゲート線駆動回路などの一部に、本発明の回路を適用することができる。
(Embodiment 2)
Hereinafter, in this embodiment mode, structures and operations of a display device, a signal line driver circuit, a gate line driver circuit, and the like will be described. The circuit of the present invention can be applied to part of a signal line driver circuit, a gate line driver circuit, or the like.
表示装置は、図16に示すように、画素配列1601、ゲート線駆動回路1602、信号線駆動回路1610を有している。ゲート線駆動回路1602は、画素配列1601に選択信号を順次出力する。ゲート線駆動回路1602は、シフトレジスタ1621やバッファ回路1622などから構成されている。
As shown in FIG. 16, the display device includes a
ここで、シフトレジスタ1621に対して、実施の形態1で述べた回路、例えば、図1〜図3、図11〜図15で示した回路が適用されるため、クロック信号を供給する配線の負荷が軽くなって、クロック信号の波形なまりが抑えられて、回路が正常に動作しやすくなる。また、消費電力を低減させることが可能となる。また、シンプルな構成であるため、回路のレイアウト面積も小さくなり、狭額縁化させることが出来る。また、シフトレジスタなどのトランジスタが形成されている基板にクロック信号を供給する外付けICの消費電力が低くなり、クロック信号を供給する外付けICの電流供給能力が少なくてすむので、外付けICを小型化及び低コスト化できる。
Here, the circuit described in Embodiment 1, for example, the circuits illustrated in FIGS. 1 to 3 and FIGS. 11 to 15 is applied to the
このほかにも、ゲート線駆動回路1602は、レベルシフタ回路やパルス幅制御回路などが配置されていてもよい。シフトレジスタ1621では、順次選択していくようなパルスを出力し、ここに、実施の形態1で述べた回路、例えば、図1〜図3、図11〜図15で示した回路を適用することが出来る。信号線駆動回路1610は、画素配列1601にビデオ信号を順次出力する。シフトレジスタ1603では、順次選択していくようなパルスを出力し、ここに本発明を適用することが出来る。画素配列1601では、ビデオ信号に従って、光の状態を制御することにより、画像を表示する。信号線駆動回路1610から画素配列1601へ入力するビデオ信号は、電流である場合が多い。つまり、各画素に配置された表示素子や表示素子を制御する素子は、信号線駆動回路1610から入力されるビデオ信号(電流)によって、状態を変化させる。画素に配置する表示素子の例としては、EL素子(エレクトロルミネッセンス(Electro Luminescence:EL);有機発光ダイオード(OLED(Organic Light Emitting Diode)、有機EL素子などとも言う)やFED(フィールドエミッションディスプレイ)で用いる素子や液晶などがあげられる。
In addition, the gate
なお、ゲート線駆動回路1602や信号線駆動回路1610は、複数配置されていてもよい。
Note that a plurality of gate
信号線駆動回路1610は、構成を複数の部分に分けられる。大まかには、一例として、シフトレジスタ1603、第1ラッチ回路(LAT1)1604、第2ラッチ回路(LAT2)1605、デジタル・アナログ変換回路1606に分けられる。デジタル・アナログ変換回路1606には、電圧を電流に変換する機能も、ガンマ補正を行う機能も有していてもよい。つまり、デジタル・アナログ変換回路1606には、画素に電流(ビデオ信号)を出力する回路、すなわち、電流源回路を有していてもよい。
The signal
なお、画素の構成によっては、ビデオ信号用のデジタル電圧信号と、画素の中の電流源回路のための制御用の電流とを、画素に入力する場合がある。その場合は、デジタル・アナログ変換回路1606は、デジタル・アナログ変換機能ではなく、電圧を電流に変換する機能を有しており、その電流を制御用の電流として画素に出力する回路、すなわち、電流源回路を有している。
Depending on the configuration of the pixel, a digital voltage signal for a video signal and a control current for a current source circuit in the pixel may be input to the pixel. In that case, the digital /
また、画素は、EL素子などの表示素子を有している。その表示素子に電流(ビデオ信号)を出力する回路、すなわち、電流源回路を有している。 Further, the pixel has a display element such as an EL element. A circuit for outputting a current (video signal) to the display element, that is, a current source circuit is included.
そこで、信号線駆動回路1610の動作を簡単に説明する。シフトレジスタ1603は、クロック信号(S−CLK)、スタートパルス(SP)、クロック反転信号(S−CLKb)が入力され、これらの信号のタイミングに従って、順次サンプリングパルスが出力される。
Therefore, the operation of the signal
ここで、シフトレジスタ1603に本発明が適用されるため、クロック信号を供給する配線の負荷が軽くなって、クロック信号の波形なまりが抑えられて、回路が正常に動作しやすくなる。また、消費電力を低減させることが可能となる。また、シンプルな構成であるため、回路のレイアウト面積も小さくなり、狭額縁化させることが出来る。また、シフトレジスタなどのトランジスタが形成されている基板にクロック信号を供給する外付けICの消費電力が低くなり、クロック信号を供給する外付けICの電流供給能力が少なくてすむので、外付けICを小型化及び低コスト化できる。
Here, since the present invention is applied to the
シフトレジスタ1603より出力されたサンプリングパルスは、第1ラッチ回路(LAT1)1604に入力される。第1ラッチ回路(LAT1)1604には、ビデオ信号線1608より、ビデオ信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく。なお、デジタル・アナログ変換回路1606を配置している場合は、ビデオ信号はデジタル値である。また、この段階でのビデオ信号は、電圧であることが多い。
The sampling pulse output from the
ただし、第1ラッチ回路1604や第2ラッチ回路1605が、アナログ値を保存できる回路である場合は、デジタル・アナログ変換回路1606は省略できる場合が多い。その場合、ビデオ信号は、電流であることも多い。また、画素配列1601に出力するデータが2値、つまり、デジタル値である場合は、デジタル・アナログ変換回路1606は省略できる場合が多い。
However, in the case where the
第1ラッチ回路(LAT1)1604において、最終列までビデオ信号の保持が完了すると、水平帰線期間中に、ラッチ制御線1609よりラッチパルス(Latch Pulse)が入力され、第1ラッチ回路(LAT1)1604に保持されていたビデオ信号は、一斉に第2ラッチ回路(LAT2)1605に転送される。その後、第2ラッチ回路(LAT2)1605に保持されたビデオ信号は、1行分が同時に、デジタル・アナログ変換回路1606へと入力される。そして、デジタル・アナログ変換回路1606から出力される信号は、画素配列1601へ入力される。
When the first latch circuit (LAT1) 1604 completes holding the video signal up to the last column, a latch pulse (Latch Pulse) is input from the
第2ラッチ回路(LAT2)1605に保持されたビデオ信号がデジタル・アナログ変換回路1606に入力され、そして、画素配列1601に入力されている間、シフトレジスタ1603においては再びサンプリングパルスが出力される。つまり、同時に2つの動作が行われる。これにより、線順次駆動が可能となる。以後、この動作を繰り返す。
While the video signal held in the second latch circuit (LAT2) 1605 is input to the digital-
なお、デジタル・アナログ変換回路1606が有している電流源回路が、設定動作と出力動作とを行うような回路である場合、つまり、別の電流源回路から電流を入力して、トランジスタの特性バラツキの影響を受けない電流を出力できるような回路である場合、その電流源回路に、電流を流す回路が必要となる。そのような場合、リファレンス用電流源回路1614が配置されている。
Note that in the case where the current source circuit included in the digital-
なお、信号線駆動回路やその一部(電流源回路や増幅回路など)は、画素配列1601と同一基板上に存在せず、例えば、外付けのICチップを用いて構成されることもある。
Note that the signal line driver circuit and a part thereof (such as a current source circuit and an amplifier circuit) do not exist on the same substrate as the
なお、信号線駆動回路やゲート線駆動回路などの構成は、図16に限定されない。 Note that the structures of the signal line driver circuit, the gate line driver circuit, and the like are not limited to those in FIGS.
例えば、第1ラッチ回路1604や第2ラッチ回路1605が、アナログ値を保存できる回路である場合、図17に示すように、リファレンス用電流源回路1614から第1ラッチ回路(LAT1)1604に、ビデオ信号(アナログ電流)が入力されることもある。また、図17において、第2ラッチ回路1605が存在しない場合もある。そのような場合は、第1ラッチ回路1604に、より多くの電流源回路が配置されている場合が多い。あるいは、シフトレジスタとサンプリングスイッチ等によって構成されていてもよい。この場合、点順次駆動を行うことになる。
For example, when the
なお、すでに述べたように、本発明におけるトランジスタは、どのようなタイプのトランジスタでもよいし、どのような基板上に形成されていてもよい。したがって、図16や17で示したような回路が、全てガラス基板上に形成されていてもよいし、プラスチック基板に形成されていてもよいし、単結晶基板に形成されていてもよいし、SOI基板上に形成されていてもよいし、どのような基板上に形成されていてもよい。あるいは、図16や17における回路の一部が、ある基板に形成されており、図16や17における回路の別の一部が、別の基板に形成されていてもよい。つまり、図16や17における回路の全てが同じ基板上に形成されていなくてもよい。例えば、図16や17において、画素配列1601とゲート線駆動回路1602とは、ガラス基板上にTFTを用いて形成し、信号線駆動回路1610(もしくはその一部)は、単結晶基板上に形成し、そのICチップをCOG(Chip On Glass)で接続してガラス基板上に配置してもよい。あるいは、そのICチップをTAB(Tape Automated Bonding)やプリント基板を用いてガラス基板と接続してもよい。
Note that as described above, the transistor in the present invention may be any type of transistor, and may be formed on any substrate. Therefore, the circuits as shown in FIGS. 16 and 17 may all be formed on a glass substrate, may be formed on a plastic substrate, may be formed on a single crystal substrate, It may be formed on an SOI substrate, or may be formed on any substrate. Alternatively, a part of the circuit in FIGS. 16 and 17 may be formed on a certain substrate, and another part of the circuit in FIGS. 16 and 17 may be formed on another substrate. That is, all the circuits in FIGS. 16 and 17 may not be formed on the same substrate. For example, in FIGS. 16 and 17, the
なお、本実施の形態では、表示装置に適用した場合について述べたが、これに限定されない。順次選択していくような信号を出力する回路が必要な場合は、本発明を適用することが出来る。したがって、メモリのような記憶装置にも適用できる。たとえば、マスクROM、DRAM、SRAM、フラッシュメモリのような不揮発性メモリにも適用できる。また、光電変換素子を備えたようなイメージセンサにも適用できる。方式としては、CMOS型センサ、CCD型センサなど様々な方式のイメージセンサに適用することが出来る。 Although this embodiment mode describes the case where the present invention is applied to a display device, the present invention is not limited to this. The present invention can be applied to the case where a circuit that outputs signals that are sequentially selected is required. Therefore, the present invention can be applied to a storage device such as a memory. For example, the present invention can also be applied to nonvolatile memories such as mask ROM, DRAM, SRAM, and flash memory. Further, the present invention can be applied to an image sensor having a photoelectric conversion element. As a system, it can be applied to various types of image sensors such as a CMOS sensor and a CCD sensor.
なお、本実施の形態で説明した内容は、実施の形態1で説明した内容を利用したものに相当する。したがって、実施の形態1で説明した内容は、本実施の形態にも適用できる。 Note that the contents described in the present embodiment correspond to those using the contents described in the first embodiment. Therefore, the content described in Embodiment Mode 1 can be applied to this embodiment mode.
(実施の形態3)
本実施の形態では、実施の形態1で示したシフトレジスタを有する表示パネルの構成について図22(a)、(b)を用いて説明する。
(Embodiment 3)
In this embodiment, a structure of a display panel including the shift register described in Embodiment 1 is described with reference to FIGS.
なお、図22(a)は、表示パネルを示す上面図、図22(b)は図22(a)をA−A’で切断した断面図である。点線で示された信号線駆動回路2001、画素部2002、走査線駆動回路2006を有する。また、封止基板2004、シール材2005を有し、シール材2005で囲まれた内側は、空間2007になっている。本発明のシフトレジスタは、信号線駆動回路2001及び走査線駆動回路2006に備えられている。
22A is a top view showing the display panel, and FIG. 22B is a cross-sectional view of FIG. 22A taken along line A-A ′. A signal
なお、配線2008は、走査線駆動回路2006及び信号線駆動回路2001に入力される信号を伝送するための配線であり、外部入力端子となるFPC(フレキシブルプリントサーキット)2009からビデオ信号、クロック信号、スタート信号等を受け取る。FPC2009と表示パネルとの接合部上にはICチップ(メモリ回路や、バッファ回路などが形成された半導体チップ)2019がCOG(Chip On Glass)等で実装されている。なお、ここではFPCしか図示されていないが、このFPCにはプリント配線基盤(PWB)が取り付けられていても良い。
Note that the
次に、断面構造について図22(b)を用いて説明する。基板2010上には画素部2002とその周辺駆動回路(走査線駆動回路2006及び信号線駆動回路2001)が形成されているが、ここでは、信号線駆動回路2001と、画素部2002が示されている。
Next, a cross-sectional structure will be described with reference to FIG. A
なお、信号線駆動回路2001にはPチャネル型TFT2020とNチャネル型TFT2021とでCMOSを構成してもよい。なお、本実施の形態では、基板上に周辺駆動回路を一体形成した表示パネルを示すが、必ずしもその必要はなく、周辺駆動回路の全部若しくは一部をICチップなどに形成し、COGなどで実装しても良い。
Note that the signal
また、画素部2002はスイッチング用TFT2011と、駆動用TFT2012とを含む画素を構成する複数の回路を有している。なお、駆動用TFT2012のソース電極又はドレイン電極は第1の電極2013と接続されている。また、第1の電極2013の端部を覆って絶縁物2014が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。
The
後に形成する電極や有機化合物を含む発光層のカバレッジを良好なものとするため、絶縁物2014の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、絶縁物2014の材料としてポジ型の感光性アクリルを用いた場合、絶縁物2014の上端部のみに曲率半径(0.2μm〜3μm)を有する曲面を持たせることが好ましい。また、絶縁物2014として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。 In order to improve the coverage of a light-emitting layer including an electrode or an organic compound to be formed later, a curved surface having a curvature is formed at the upper end portion or the lower end portion of the insulator 2014. For example, in the case where positive photosensitive acrylic is used as a material for the insulator 2014, it is preferable that only the upper end portion of the insulator 2014 has a curved surface with a curvature radius (0.2 μm to 3 μm). As the insulator 2014, either a negative type that becomes insoluble in an etchant by photosensitive light or a positive type that becomes soluble in an etchant by light can be used.
第1の電極2013上には、有機化合物を含む層(電界発光層)2016、および第2の電極2017がそれぞれ形成されている。ここで、陽極として機能する第1の電極2013に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ITO(インジウムスズ酸化物)膜、インジウム亜鉛酸化物(IZO)膜、窒化チタン膜、クロム膜、タングステン膜、Zn膜、Pt膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との3層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれる。
On the
また、有機化合物を含む層2016は、蒸着マスクを用いた蒸着法、またはインクジェット法によって形成される。有機化合物を含む層2016には、元素周期律第4族金属錯体をその一部に用いることとし、その他、組み合わせて用いることのできる材料としては、低分子系材料であっても高分子系材料であっても良い。また、有機化合物を含む層2016に用いる材料としては、通常、有機化合物を単層もしくは積層で用いる場合が多いが、本実施の形態においては、有機化合物からなる膜の一部に無機化合物を用いる構成も含めることとする。さらに、公知の三重項材料を用いることも可能である。
The
さらに、有機化合物を含む層2016上に形成される第2の電極(陰極)2017に用いる材料としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF2、またはCaN)を用いればよい。なお、電界発光層2016で生じた光が第2の電極2017を透過させる場合には、第2の電極(陰極)2017として、膜厚を薄くした金属薄膜と、透明導電膜(ITO(酸化インジウム酸化スズ合金)、酸化インジウム酸化亜鉛合金(In2O3―ZnO)、酸化亜鉛(ZnO)等)との積層を用いるのが良い。
Further, as a material used for the second electrode (cathode) 2017 formed on the
さらにシール材2005で封止基板2004を基板2010と貼り合わせることにより、基板2010、封止基板2004、およびシール材2005で囲まれた空間2007に発光素子2018が備えられた構造になっている。なお、空間2007には、不活性気体(窒素やアルゴン等)が充填される場合の他、シール材2005で充填される構成も含むものとする。
Further, the sealing
なお、シール材2005にはエポキシ系樹脂を用いるのが好ましい。また、これらの材料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板2004に用いる材料としてガラス基板や石英基板の他、FRP(Fiberglass-Reinforced Plastics)、PVF(ポリビニルフロライド)、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。
Note that an epoxy-based resin is preferably used for the sealing
以上のようにして、本発明のシフトレジスタを有する表示パネルを得ることができる。 As described above, a display panel having the shift register of the present invention can be obtained.
図22に示す表示パネルの信号線駆動回路2001、走査線駆動回路2006に備えられたシフトレジスタに本発明が適用されるため、クロック信号の波形なまりが抑制され、回路が正常に動作しやすくなる。また、消費電力を低減させることが可能となる。また、シンプルな構成であるため、回路のレイアウト面積も小さくなり、狭額縁化させることができる。
Since the present invention is applied to the shift register included in the signal
なお、表示パネルの構成としては、図22(a)に示したように信号線駆動回路2001、画素部2002、及び走査線駆動回路2006を一体形成した構成に限られず、信号線駆動回路2001に相当する図23に示す信号線駆動回路4201をICチップ上に形成して、COG等で表示パネルに実装した構成としても良い。なお、図23の基板4200、画素部4202、走査線駆動回路4203、FPC4205、ICチップ4206、封止基板4208、シール材4209は図22(a)の基板2010、画素部2002、走査線駆動回路2006、FPC2009、ICチップ2019、封止基板2004、シール材2005に相当する。
Note that the structure of the display panel is not limited to the structure in which the signal
つまり、駆動回路の高速動作が要求される信号線駆動回路のみを、CMOS等を用いてICチップに形成する。その信号線駆動回路に本発明のシフトレジスタを備えることにより、画素部が正常に動作しやすくなり、低消費電力化を図ることができる。また、ICチップはシリコンウエハ等の半導体チップとすることで、より高速動作且つ低消費電力化を図れる。 That is, only the signal line driver circuit that requires high-speed operation of the driver circuit is formed on the IC chip using CMOS or the like. By including the shift register of the present invention in the signal line driver circuit, the pixel portion can easily operate normally and low power consumption can be achieved. Further, by using a semiconductor chip such as a silicon wafer as the IC chip, higher speed operation and lower power consumption can be achieved.
(実施の形態4)
本発明を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disk(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それらの電子機器の具体例を図18に示す。
(Embodiment 4)
As an electronic device using the present invention, a video camera, a digital camera, a goggle type display, a navigation system, a sound reproduction device (car audio, audio component, etc.), a personal computer, a game device, a portable information terminal (mobile computer, cellular phone, Portable game machines, electronic books, etc.), image playback devices equipped with recording media (specifically, devices equipped with a display that can play back recording media such as Digital Versatile Disk (DVD) and display the images), etc. Is mentioned. Specific examples of these electronic devices are shown in FIGS.
図18(A)は発光装置であり、筐体13001、支持台13002、表示部13003、スピーカー部13004、ビデオ入力端子13005等を含む。本発明は表示部13003を構成する半導体装置に用いることができる。また本発明により、図18(A)に示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、コンピュータ用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
FIG. 18A illustrates a light-emitting device, which includes a
本発明を用いることにより、発光装置が正常に動作しやすくなり、消費電力が小さくなり、装置の小型化及び低コスト化できる、などが実現できる。 By using the present invention, the light emitting device can easily operate normally, power consumption can be reduced, and the device can be reduced in size and cost.
図18(B)はデジタルスチルカメラであり、本体13101、表示部13102、受像部13103、操作キー13104、外部接続ポート13105、シャッター13106等を含む。本発明は、表示部13102を構成する半導体装置に用いることができる。また本発明により、図18(B)に示すデジタルスチルカメラが完成される。
FIG. 18B shows a digital still camera, which includes a
本発明を用いることにより、表示部が正常に動作しやすくなり、消費電力が小さくなり、装置の小型化及び低コスト化できる、などが実現できる。 By using the present invention, the display portion can easily operate normally, power consumption can be reduced, and the size and cost of the device can be reduced.
図18(C)はノート型パーソナルコンピュータであり、本体13201、筐体13202、表示部13203、キーボード13204、外部接続ポート13205、ポインティングマウス13206等を含む。本発明は、表示部13203を構成する半導体装置に用いることができる。また本発明により、図18(C)に示す発光装置が完成される。
FIG. 18C illustrates a laptop personal computer, which includes a
本発明を用いることにより、発光装置が正常に動作しやすくなり、消費電力が小さくなり、装置の小型化及び低コスト化できる、などが実現できる。 By using the present invention, the light emitting device can easily operate normally, power consumption can be reduced, and the device can be reduced in size and cost.
図18(D)はモバイルコンピュータであり、本体13301、表示部13302、スイッチ13303、操作キー13304、赤外線ポート13305等を含む。本発明は、表示部13302を構成する半導体装置に用いることができる。また本発明により、図18(D)に示すモバイルコンピュータが完成される。
FIG. 18D illustrates a mobile computer, which includes a
本発明を用いることにより、表示部が正常に動作しやすくなり、消費電力が小さくなり、装置の小型化及び低コスト化できる、などが実現できる。 By using the present invention, the display portion can easily operate normally, power consumption can be reduced, and the size and cost of the device can be reduced.
図18(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体13401、筐体13402、表示部A13403、表示部B13404、記録媒体(DVD等)読み込み部13405、操作キー13406、スピーカー部13407等を含む。表示部A13403は主として画像情報を表示し、表示部B13404は主として文字情報を表示するが、本発明は、表示部A、B13403、13404を構成する半導体装置に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、図18(E)に示すDVD再生装置が完成される。
FIG. 18E illustrates a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a
本発明を用いることにより、表示部が正常に動作しやすくなり、消費電力が小さくなり、装置の小型化及び低コスト化できる、などが実現できる。 By using the present invention, the display portion can easily operate normally, power consumption can be reduced, and the size and cost of the device can be reduced.
図18(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体13501、表示部13502、アーム部13503を含む。本発明は、表示部13502を構成する半導体装置に用いることができる。また本発明により、図18(F)に示すゴーグル型ディスプレイが完成される。
FIG. 18F illustrates a goggle type display (head mounted display), which includes a
本発明を用いることにより、表示部が正常に動作しやすくなり、消費電力が小さくなり、装置の小型化及び低コスト化できる、などが実現できる。 By using the present invention, the display portion can easily operate normally, power consumption can be reduced, and the size and cost of the device can be reduced.
図18(G)はビデオカメラであり、本体13601、表示部13602、筐体13603、外部接続ポート13604、リモコン受信部13605、受像部13606、バッテリー13607、音声入力部13608、操作キー13609、接眼部13610等を含む。本発明は、表示部13602を構成する半導体装置に用いることができる。また本発明により、図18(G)に示すビデオカメラが完成される。
FIG. 18G illustrates a video camera, which includes a main body 13601, a display portion 13602, a
本発明を用いることにより、表示部が正常に動作しやすくなり、消費電力が小さくなり、装置の小型化及び低コスト化できる、などが実現できる。 By using the present invention, the display portion can easily operate normally, power consumption can be reduced, and the size and cost of the device can be reduced.
図18(H)は携帯電話であり、本体13701、筐体13702、表示部13703、音声入力部13704、音声出力部13705、操作キー13706、外部接続ポート13707、アンテナ13708等を含む。本発明は、表示部13703を構成する半導体装置に用いることができる。なお、表示部13703は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。また本発明により、図18(H)に示す携帯電話が完成される。
FIG. 18H illustrates a mobile phone, which includes a
本発明を用いることにより、表示部が正常に動作しやすくなり、消費電力が小さくなり、装置の小型化及び低コスト化できる、などが実現できる。 By using the present invention, the display portion can easily operate normally, power consumption can be reduced, and the size and cost of the device can be reduced.
なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。 If the emission luminance of the luminescent material is increased in the future, the light including the output image information can be enlarged and projected by a lens or the like to be used for a front type or rear type projector.
また、上記電子機器はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。 In addition, the electronic devices often display information distributed through electronic communication lines such as the Internet and CATV (cable television), and in particular, opportunities to display moving image information are increasing. Since the response speed of the light emitting material is very high, the light emitting device is preferable for displaying moving images.
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。 In addition, since the light emitting device consumes power in the light emitting portion, it is desirable to display information so that the light emitting portion is minimized. Therefore, when a light emitting device is used for a display unit mainly including character information, such as a portable information terminal, particularly a mobile phone or a sound reproduction device, it is driven so that character information is formed by the light emitting part with the non-light emitting part as the background. It is desirable to do.
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施の形態の電子機器は、実施の形態1〜2に示したいずれの構成の半導体装置を用いても良い。
As described above, the applicable range of the present invention is so wide that it can be used for electronic devices in various fields. In addition, the electronic device of this embodiment may use the semiconductor device having any structure described in
101 スイッチ102 スイッチ
103 トランジスタ
104 トランジスタ
105 インバータ
106 インバータ
110 フリップフロップ回路
201 クロックトインバータ
202 クロックトインバータ
203 インバータ
210 フリップフロップ回路
101
Claims (12)
前記第1の配線は、前記第1スイッチを介して前記フリップフロップ回路の第1の端子に電気的に接続され、
前記第2の配線は、前記第2スイッチを介して前記フリップフロップ回路の第2の端子に電気的に接続され、
前記第1スイッチの制御端子には、前記フリップフロップ回路の出力端子から出力される信号が入力され、
前記第2スイッチの制御端子には、前記フリップフロップ回路の入力端子に入力される信号が入力されることを特徴とする半導体装置。 A shift register having a flip-flop circuit, a first switch, a second switch, a first wiring, and a circuit having a second wiring electrically connected in multiple stages;
The first wiring is electrically connected to the first terminal of the flip-flop circuit through the first switch,
The second wiring is electrically connected to the second terminal of the flip-flop circuit through the second switch,
A signal output from the output terminal of the flip-flop circuit is input to the control terminal of the first switch ,
Wherein the control terminal of the second switch, and wherein a signal inputted to the input terminal of the flip-flop circuit is inputted.
前記第1の配線は、前記第1スイッチを介して前記フリップフロップ回路の第1の端子に電気的に接続され、The first wiring is electrically connected to a first terminal of the flip-flop circuit through the first switch,
前記第2の配線は、前記第2スイッチを介して前記フリップフロップ回路の第2の端子に電気的に接続され、The second wiring is electrically connected to a second terminal of the flip-flop circuit through the second switch,
前記第1のトランジスタのソース又はドレインの一方は、第3の配線に電気的に接続され、One of a source and a drain of the first transistor is electrically connected to a third wiring;
前記第1のトランジスタのソース又はドレインの他方は、前記第1の端子に電気的に接続され、The other of the source and the drain of the first transistor is electrically connected to the first terminal;
前記第2のトランジスタのソース又はドレインの一方は、第4の配線に電気的に接続され、One of a source and a drain of the second transistor is electrically connected to a fourth wiring;
前記第2のトランジスタのソース又はドレインの他方は、前記第2の端子に電気的に接続され、The other of the source and the drain of the second transistor is electrically connected to the second terminal;
前記第1スイッチの制御端子及び前記第1のトランジスタのゲートには、前記フリップフロップ回路の出力端子から出力される信号が入力され、A signal output from the output terminal of the flip-flop circuit is input to the control terminal of the first switch and the gate of the first transistor,
前記第2スイッチの制御端子及び前記第2のトランジスタのゲートには、前記フリップフロップ回路の入力端子に入力される信号が入力されることを特徴とする半導体装置。 A semiconductor device, wherein a signal input to an input terminal of the flip-flop circuit is input to a control terminal of the second switch and a gate of the second transistor.
前記第1のトランジスタがオンのとき前記第1スイッチはオフし、前記第1のトランジスタがオフのとき前記第1スイッチはオンし、When the first transistor is on, the first switch is off; when the first transistor is off, the first switch is on;
前記第2のトランジスタがオンのとき前記第2スイッチはオフし、前記第2のトランジスタがオフのとき前記第2スイッチはオンすることを特徴とする半導体装置。The semiconductor device, wherein the second switch is turned off when the second transistor is on, and the second switch is turned on when the second transistor is off.
前記第1の配線は、前記第1スイッチを介して前記フリップフロップ回路の第1の端子に電気的に接続され、The first wiring is electrically connected to a first terminal of the flip-flop circuit through the first switch,
前記第2の配線は、前記第2スイッチを介して前記フリップフロップ回路の第2の端子に電気的に接続され、The second wiring is electrically connected to a second terminal of the flip-flop circuit through the second switch,
前記第1のトランジスタのソース又はドレインの一方は、第3の配線に電気的に接続され、One of a source and a drain of the first transistor is electrically connected to a third wiring;
前記第1のトランジスタのソース又はドレインの他方は、前記第1の端子に電気的に接続され、The other of the source and the drain of the first transistor is electrically connected to the first terminal;
前記第2のトランジスタのソース又はドレインの一方は、第4の配線に電気的に接続され、One of a source and a drain of the second transistor is electrically connected to a fourth wiring;
前記第2のトランジスタのソース又はドレインの他方は、前記第2の端子に電気的に接続され、The other of the source and the drain of the second transistor is electrically connected to the second terminal;
前記第1のトランジスタのゲートは、前記第4の配線に電気的に接続され、A gate of the first transistor is electrically connected to the fourth wiring;
前記第2のトランジスタのゲートは、前記第3の配線に電気的に接続され、A gate of the second transistor is electrically connected to the third wiring;
前記第1スイッチの制御端子には、前記フリップフロップ回路の出力端子から出力される信号が入力され、A signal output from the output terminal of the flip-flop circuit is input to the control terminal of the first switch,
前記第2スイッチの制御端子には、前記フリップフロップ回路の入力端子に入力される信号が入力されることを特徴とする半導体装置。 The semiconductor device according to claim 1, wherein a signal input to an input terminal of the flip-flop circuit is input to the control terminal of the second switch.
前記第1の配線は、前記第1スイッチを介して前記フリップフロップ回路の第1の端子に電気的に接続され、The first wiring is electrically connected to a first terminal of the flip-flop circuit through the first switch,
前記第2の配線は、前記第2スイッチを介して前記フリップフロップ回路の第2の端子に電気的に接続され、The second wiring is electrically connected to a second terminal of the flip-flop circuit through the second switch,
前記第1の抵抗の一方の端子は、第3の配線に電気的に接続され、One terminal of the first resistor is electrically connected to a third wiring;
前記第1の抵抗の他方の端子は、前記第1の端子に電気的に接続され、The other terminal of the first resistor is electrically connected to the first terminal;
前記第2の抵抗の一方の端子は、第4の配線に電気的に接続され、One terminal of the second resistor is electrically connected to a fourth wiring;
前記第2の抵抗の他方の端子は、前記第2の端子に電気的に接続され、The other terminal of the second resistor is electrically connected to the second terminal;
前記第1スイッチの制御端子には、前記フリップフロップ回路の出力端子から出力される信号が入力され、A signal output from the output terminal of the flip-flop circuit is input to the control terminal of the first switch,
前記第2スイッチの制御端子には、前記フリップフロップ回路の入力端子に入力される信号が入力されることを特徴とする半導体装置。 The semiconductor device according to claim 1, wherein a signal input to an input terminal of the flip-flop circuit is input to the control terminal of the second switch.
前記第1スイッチと前記第2スイッチのうち少なくとも1つは、トランジスタであることを特徴とする半導体装置。 At least one of the first switch and the second switch is a transistor.
前記第1スイッチと前記第2スイッチのうち少なくとも1つは、相補型のトランスファーゲートで構成されていることを特徴とする半導体装置。 In any one of Claims 1 thru | or 6 ,
At least one of the first switch and the second switch is composed of a complementary transfer gate.
前記第1の配線は、インバータを介して前記第2の配線と電気的に接続されていることを特徴とする半導体装置。The semiconductor device, wherein the first wiring is electrically connected to the second wiring through an inverter.
前記第2の配線に、前記第1クロック信号の反転信号である第2クロック信号が入力されることを特徴とする半導体装置。 A semiconductor device, wherein a second clock signal that is an inverted signal of the first clock signal is input to the second wiring.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005141282A JP4754872B2 (en) | 2004-05-21 | 2005-05-13 | Semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004151722 | 2004-05-21 | ||
JP2004151722 | 2004-05-21 | ||
JP2005141282A JP4754872B2 (en) | 2004-05-21 | 2005-05-13 | Semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006012389A JP2006012389A (en) | 2006-01-12 |
JP2006012389A5 JP2006012389A5 (en) | 2008-06-26 |
JP4754872B2 true JP4754872B2 (en) | 2011-08-24 |
Family
ID=35779422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005141282A Active JP4754872B2 (en) | 2004-05-21 | 2005-05-13 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4754872B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102347024B1 (en) | 2014-03-19 | 2022-01-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000242236A (en) * | 1999-02-23 | 2000-09-08 | Sony Corp | Shift register and liquid crystal display device using the register |
JP3589926B2 (en) * | 2000-02-02 | 2004-11-17 | シャープ株式会社 | Shift register circuit and image display device |
JP2003303049A (en) * | 2002-04-11 | 2003-10-24 | Matsushita Electric Ind Co Ltd | Input device of position data |
-
2005
- 2005-05-13 JP JP2005141282A patent/JP4754872B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006012389A (en) | 2006-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7427884B2 (en) | Semiconductor device | |
US10115350B2 (en) | Semiconductor device having rectifying elements connected to a pixel of a display device | |
JP4663327B2 (en) | Semiconductor device | |
JP5604563B2 (en) | Semiconductor device | |
US8994756B2 (en) | Method for driving display device in which analog signal and digital signal are supplied to source driver | |
KR101133454B1 (en) | Display device and driving method of the same | |
JP4440100B2 (en) | Semiconductor device | |
JP4364803B2 (en) | Semiconductor device and display device using the same | |
JP5116216B2 (en) | Display device | |
JP5514389B2 (en) | Semiconductor device and display device | |
JP4754872B2 (en) | Semiconductor device | |
JP5057694B2 (en) | Display device, display module, and electronic device | |
JP5072218B2 (en) | Display device | |
JP5291865B2 (en) | Display device, display module, and electronic device | |
JP5448272B2 (en) | LIGHT EMITTING DEVICE, DISPLAY MODULE AND ELECTRONIC DEVICE | |
JP4467900B2 (en) | Driving method of light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080508 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110526 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4754872 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |