JP4753531B2 - Temperature detection circuit in semiconductor integrated circuit - Google Patents

Temperature detection circuit in semiconductor integrated circuit Download PDF

Info

Publication number
JP4753531B2
JP4753531B2 JP2003028514A JP2003028514A JP4753531B2 JP 4753531 B2 JP4753531 B2 JP 4753531B2 JP 2003028514 A JP2003028514 A JP 2003028514A JP 2003028514 A JP2003028514 A JP 2003028514A JP 4753531 B2 JP4753531 B2 JP 4753531B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
temperature coefficient
gate
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003028514A
Other languages
Japanese (ja)
Other versions
JP2004239734A (en
Inventor
秀幸 青田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2003028514A priority Critical patent/JP4753531B2/en
Priority to US10/392,901 priority patent/US6921199B2/en
Publication of JP2004239734A publication Critical patent/JP2004239734A/en
Priority to US11/148,285 priority patent/US7033072B2/en
Application granted granted Critical
Publication of JP4753531B2 publication Critical patent/JP4753531B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Measuring Temperature Or Quantity Of Heat (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、温度検出回路や温度計などに適用される温度検出回路に関する。
【0002】
【従来の技術】
半導体集積回路に大きな電流が流れたり、周囲温度が上昇して半導体集積回路が高温になると、半導体集積回路は破壊されてしまう。この破壊を防ぐためには、温度を検出し、高温になると半導体集積回路の動作速度を遅くしたり、動作そのものを停止させたりすることが必要になる。このような機能を有する回路は、絶対温度に比例するPTAT(poportional-to-absolute-Temperature)電圧を発生するPTAT電圧発生回路と、基準電圧を発生する基準電圧発生回路と、両者の出力を比較処理する比較回路から構成されている。
【0003】
基準電圧は、あらかじめ半導体集積回路を制御させたい温度TでのPTAT電圧に合わせてあり、温度が高くなってPTAT電圧発生回路よりのPTAT電圧がその基準電圧を超えると、比較回路は、半導体集積回路の動作を制御する信号をアクティブにする。
【0004】
このPTAT電圧および基準電圧の精度が悪いと、半導体集積回路が動作温度範囲内であるにもかかわらず制御信号がアクティブになってしまい半導体集積回路の動作を制御してしまったり、動作温度範囲を超えているにもかかわらず制御信号がアクティブにならず半導体回路の破壊を引き起こしたりする。したがってこの種の温度保護回路ではPTAT電圧および基準電圧の双方の精度が重要となる。
【0005】
従来は、PTAT電圧を精度良く取り出せる温度範囲が狭かったり、PTAT電圧の温度係数を自由に設定できなかったり、また、温度係数を持たない基準電圧を作るのも容易ではなかった。
【0006】
そこで上記課題を解決するものとして、特開2001−284464号公報(特許文献1)にて“ゲートの仕事関数差の原理”を応用した「電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路」が知られている(特許文献1)。
【0007】
【特許文献1】
特開2001−284464号「電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路」(請求項1、図6)
【0008】
【発明が解決しようとする課題】
しかしながら、特許文献1のものは、高温で安定動作できるようになったが、低電圧では動作しないという課題があった。
【0009】
本発明の目的は、高温動作が可能で、さらに高精度かつ低電圧動作可能な温度検出回路を得ることである。
【0010】
【課題を解決するための手段】
本発明の第1態様による温度検出回路は、正または負の温度係数を有する電圧を出力する第1の電圧源回路と、温度係数を持たない電圧を生成し該電圧に比例した第1及び第2の各基準電圧をそれぞれ出力する第2の電圧源回路と、第1の電圧源回路からの正または負の温度係数を有する出力電圧から、第2の電圧源回路からの温度係数を持たない基準電圧を減算する減算回路と、減算回路からの出力電圧および前記第1の基準電圧を比較する比較回路から構成している。
【0011】
上記第2の電圧源回路は、正または負の温度係数を有する電圧を発生する回路と、前記電圧の温度係数と逆の温度係数の入力オフセット電圧を有する増幅回路とを備え、発生した前記正または負の温度係数を有する電圧を増幅回路に入力し、その増幅回路の出力を基準電圧として用いる。
【0012】
本発明の第2態様による温度検出回路は、正または負の温度係数を有する電圧を出力する第1の電圧源回路と、内部で作成した正または負の温度係数を有する電圧に、第1の電圧源回路よりの電圧を加算して温度係数を持たない電圧を生成し該電圧に比例した第1及び第2の各基準電圧をそれぞれ出力する第2の電圧源回路と、第1の電圧源回路からの温度係数を有する出力電圧から前記第2の基準電圧を減算する減算回路と、前記減算回路からの出力電圧と前記第1の基準電圧とを比較する比較回路から構成している。
【0013】
【発明の実施の形態】
上記特許文献1に開示の“ゲートの仕事関数の原理”を応用した「温度検出回路」が提案されている(特願2002-81448号)。この温度検出回路は、図19に示すように、第1の電圧源回路から正の温度係数を有するPTAT電圧であるVptatと、それを抵抗R1とR2とR5で変換したTvptat(=(R1+R2+R3)/R3*Vptat)を発生させる。
【0014】
第2の電圧源回路で発生させた負の温度係数を有する電圧(図示せず)Vpnと、Vptatを所定の比で変換して得たVptat'(=(R2+R3)/R3*Vptat)とを加算して作った温度係数を持たない基準電圧Vrefを発生させ、このVrefを抵抗R5とR6で変換したTvref(=R6/(R5+R6)*Vref)を発生させる。
【0015】
図20に示すように、比較回路では、正の温度係数を有する電圧Tvptatと温度係数を持たない基準電圧Tvrefを比較することにより、温度Tになったかどうかを検出する。この正の温度係数を有する電圧および負の温度係数を有する電圧を発生する第1および第2の電圧源回路にゲートの仕事関数差の原理を応用したため、正または負の温度係数を有する電圧を半導体の動作限界温度まで精度良く発生することができる。また簡単な抵抗分割でその温度係数を調整できるので、温度係数を大きくした高精度版や温度係数を小さくした低電圧版など目的に応じた電圧を得ることができる。さらに基準電圧も前記の正の温度係数を有する電圧と負の温度係数を有する電圧を加算して作っているため、同様に半導体の動作限界温度まで精度良く発生することができる。
【0016】
また、図19の応用として複数の温度を検出する回路が考えられる。その例を図21に示す。図21は2種類の温度を検出する回路である。第2の電圧源回路でTvref1とTvref2を発生させ、これらのTvref1、Tvref2と第1の電圧源回路からのTvptatを、それぞれ第1の比較回路、第2の比較回路で比較している。この回路の動作は図22に示すように、Tvef1で温度T1を、Tvref2で温度T2を検出する。例えば、温度T1で半導体集積回路の動作速度を遅くし、温度T2で半導体集積回路の動作を停止させるようにすると、より精度の高い制御が可能になる。
【0017】
しかしながら、図19の温度検出回路では、図23に示すように、高精度版を得るためにTvptatの温度係数をTvptat1からTvptat2のごとく大きくすると、動作電圧も上昇してしまい低電圧動作ができないという欠点があった。また、図21の回路においても、高精度版を得るためにTvptatの温度係数をTvptat1からTvptat2のごとく大きくすると、動作電圧も上昇してしまい低電圧動作ができないという課題が残されていた。
【0018】
(実施の形態1)
図1は本発明の実施の形態1を示した概略ブロック図である。図1に示すように、絶対温度に比例して正または負の温度係数を有するPTAT電圧であるSvptatを発生する第1の電圧源回路と、温度係数を持たない第1の基準電圧Vrefおよび第2の基準電圧Tvrefおよび第3の基準電圧Svrefを発生する第2の電圧源回路と、第1の電圧源回路からの出力Svptatと第3の基準電圧Svrefを差動増幅し、その結果をTvptatとして出力する減算回路と、このTvptatと第2の基準電圧Tvrefを比較し、その比較結果Toutを出力する比較回路から構成される。第2の電圧源回路には、上述した特許文献1に開示のゲートの仕事関数差の原理を応用した電圧源回路を採用している。
【0019】
図2に、実施の形態1に基づく実施例1の回路図を示し、本回路はn型基板上に構築している。第1の電圧源回路は、NPNトランジスタTr1で構成されている。このTr1のベースをコレクタに接続し、エミッタをGND電源に接続することにより、コレクタからSvptatを出力している。なお、このNPN型トランジスタは、n型基板内のpウェルをベースにし、そのpウェル内のn型拡散をエミッタとコレクタにすることで形成できる。
【0020】
第2の電圧源回路は、第1の基準電圧源回路および第2の基準電圧源回路からなる。第1の基準電圧源回路は、n型チャネル電界効果トランジスタ(以下単にn型トランジスタと記す)M1、M2、M3と抵抗R2、R3で構成されている。このn型トランジスタM1、M2は基板やチャネルドープの不純物濃度は等しく、n型基板のpウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。また、n型トランジスタM1は高濃度n型ゲートを持ち、n型トランジスタM2は低濃度n型ゲートを持ち、これらのチャネル幅Wとチャネル長Lの比S=W/Lは互いに等しい。
【0021】
このゲートの不純物濃度のみ異なるn型トランジスタM1とM2は、直列に接続され、n型トランジスタM1は、ゲートをソースに結線した定電流源となり、n型トランジスタM2は、n型トランジスタM3と抵抗R2と抵抗R3からなるソースフォロア回路によりゲート電位が与えられる。n型トランジスタM2のゲートと抵抗R2と抵抗R3の接続点からVptatを、n型トランジスタM3のソースと抵抗R2の接続点からVptat'を出力している。
【0022】
第2の基準電圧源回路は、p型トランジスタM4、M5、M8とn型トランジスタM6、M7と抵抗R4、R5、R6で構成されている。このn型トランジスタM6、M7は、基板やチャネルドープの不純物濃度は等しく、n型基板のpウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。また、n型トランジスタM6は高濃度n型ゲートを持ち、n型トランジスタM7は高濃度p型ゲートを持ち、これらのチャネル幅Wとチャネル長Lの比S=W/Lは互いに等しい。
【0023】
このゲートの導電型のみ異なるn型トランジスタM6とM7は、差動増幅器の入力トランジスタであり、さらにp型トランジスタM4とM5でカレントミラー回路を構成している。このn型トランジスタM6のゲートには、第1の基準電圧源回路からの出力Vptat'が入力され、n型トランジスタM7のゲートには、p型トランジスタM8のドレイン、すなわちこの差動増幅器の出力である第1の基準電圧Vrefが入力される。この第1の基準電圧Vrefは、抵抗R4、R5、R6で分圧され、抵抗R4と抵抗R5の接続点から第2の基準電圧Tvrefを、抵抗R5と抵抗R6の接続点から第3の基準電圧Svrefを出力している。
【0024】
尚、n型トランジスタで低濃度n型ゲートを持つトランジスタM2、n型トランジスタで高濃度p型ゲートを持つトランジスタ7は、素子としては特異なものであり、そのため、回路図中、破線の三角や四角で囲っている。以下の図面においても同様である。
【0025】
減算回路は、オペアンプOP1、OP2と抵抗R7、R8、R9、R10から構成されている。オペアンプOP1の反転入力端子には、同オペアンプOP1の出力Svref’が入力され、非反転入力端子には、前記第3の基準電圧Svrefが入力される。オペアンプOP2の反転入力端子には、オペアンプOP1の出力Svref'が抵抗R7を介して入力され、さらに抵抗R8を介して同オペアンプOP1の出力Tvptatが入力される。オペアンプOP2の非反転入力端子には、第1の電圧源回路からの出力Svptatが抵抗R9を介して入力され、さらに抵抗R10を介してGND電源と接続している。
【0026】
第4の比較回路は、オペアンプOP3で構成されている。オペアンプOP3の反転入力端子には、前記第2の基準電圧Tvrefが、非反転入力端子には、減算回路からの出力Tvptatが入力される。このオペアンプOP3の出力がToutとなる。
【0027】
次に、図2の回路の動作を図3の出力特性図を用いて説明する。まず、第1の電圧源回路は、NPNトランジスタのダイオード接続を用いているので、図3(a)に示すように、負の温度係数を持つPTAT電圧であるSvptatを出力する。
【0028】
次に、第2の電圧源回路について説明する。まず、第1の基準電圧源回路は、ゲートをソースに結線をしたn型トランジスタM1を定電流源とし、n型のトランジスタM1とM2を直列に接続している。これらの同一の導電型で不純物濃度のみ異なるゲートを持つn型トランジスタM1とM2に、同一の電流が流れるため、特許文献1に記載されている通り、n型トランジスタM1のソース・ゲート間電圧とn型トランジスタM2のソース・ゲート間電圧との電位差が、正の温度係数を有するPTAT電圧になる。
【0029】
ここではn型トランジスタM1は、ゲートがソースに結線されているのでソース・ゲート間に電位差はなく、結局n型トランジスタM2のソース・ゲート間電圧がPTAT電圧となる。この電圧をVptatとすると、第1の基準電圧源回路の出力であるVptat'は、
Vptat'=(R2+R3)/R3*Vptat…(1)
となる。Vptatを(1)式に示す比で変換し、Vptat'を発生させる。もともとVptatは正の温度係数を持つのでVptat'も正の温度係数を持つ。尚、抵抗名であるR2、R3などは式中ではその抵抗値を示すものとする。
【0030】
次に、第2の基準電圧源回路は、p型トランジスタM4とM5でカレントミラー回路を構成し、差動増幅器の入力トランジスタとして、異種導電型のゲートを持つn型トランジスタM6とM7を用いているので、このn型トランジスタM6とM7には同一の電流が流れる。また、この差動増幅器とp型トランジスタM8の間にフィードバックループが形成されているので、特許文献1に記載されている通り、このn型トランジスタM6のソース・ゲート間電圧とn型トランジスタM7のソース・ゲート間電圧との間に、負の温度係数を有するVpnの入力オフセットを持つ。
【0031】
したがって、n型トランジスタM6のゲートに第1の電圧源回路からVptat'が印加されると、n型トランジスタM7のソース・ゲート間には、Vptat'にVpnを加算した電圧が発生する。この電圧は、正の温度係数を持つVptatを所定の比で変換したVptat'と、負の温度係数を持つVpnを足し合わせているので温度特性を持たない第1の基準電圧Vrefが得られる。また、第2の電圧源回路の出力電圧である第2の基準電圧Tvrefと第3の基準電圧Svrefは、第1の基準電圧Vrefを抵抗R4、R5、R6で分圧したものなので、これらはそれぞれ、
Vref=(R2+R3)/R3*Vptat+Vpn=Vptat'+Vpn…(2)
Tvref=(R5+R6)/(R4+R5+R6)*Vref…(3)
Svref=R6/(R4+R5+R6)*Vref…(4)
となる。
【0032】
図3(b)にこれらの各電圧の温度特性を示す。第1の基準電圧源回路からの正の温度係数を持つVptat'と第2の基準電圧源回路からの負の温度係数を持つVpnを加算して、第1の基準電圧であるVrefを発生させている。このVrefを(3)、(4)式に示す比で変換し、第2の基準電圧Tvrefと第3の基準電圧Svrefを発生させる。もともとVrefは温度係数を持たないので、Tvref、Svrefともに温度係数を持たない。
【0033】
次に、減算回路は、オペアンプOP1、OP2と抵抗R7、R8、R9、R10で構成されている。まず、オペアンプOP1は、ボルテージ・フォロアとして使用しているので、非反転入力端子への入力である第3の基準電源Svrefと同電位の電圧を出力Svref'として得ることができる。このオペアンプOP1は、抵抗R8、抵抗R7、抵抗R6を通して、オペアンプOP2の出力Tvptatと第3の基準電圧Svref間に電流パスができてしまい、第2の電圧源回路が出力する各基準電圧が変動してしまうのを防ぐために設けている。
【0034】
次に、オペアンプOP2は、差動増幅器として使用している。したがって、このオペアンプOP2の出力Tvptatは、良く知られている通り、R7=R9、R8=R10とすることで、
Tvptat=(R8/R7)*(Svptat−Svref')…(5)
となる。図3(c)にこれらの各電圧の温度特性を示す。Tvptatは、温度がT1より低いときは、Svptat>Svrefなので、(5)式通りになり、温度がT1より高いときは、Svptat<Svrefなので、0Vになる。したがって、高精度な温度検出回路を得るために、R8/R7の比を大きくして、Tvptatの温度係数を大きくしても、Tvptatの電圧は、Svref'分、つまり第3の基準電圧Svref分だけ低くなり、先願の回路より低電圧動作が可能となる。
【0035】
最後に、第4の比較回路は、オペアンプOP3で構成されている。このオペアンプはコンパレータとして使用する。したがって、図3(d)に示すように、温度がTより低いとTvref<Tvptatなので、非反転入力端子の方が反転入力端子よりも電位が高いので、コンパレータの出力ToutはHighである。温度がTより高くなるとTvref>Tvptatなので、反転入力端子の方が非反転入力端子よりも電位が高くなるので、コンパレータの出力ToutはLowになる。
【0036】
このToutを半導体集積回路の制御信号に使用すれば、低い動作電圧であっても所定の温度Tで半導体集積回路の動作を制御できるようになる。前記第1の基準電圧Vrefも当該回路の出力信号として外部に出力することができる。
【0037】
図4に、実施の形態1に基づく実施例2の回路図を示す。この実施例は、図1のブロック図における実施例であり、本回路をn型基板上に構築している。第1の電圧源回路から正の温度係数を有するPTAT電圧としてVptatを発生し、また、第1、第2の電圧源回路には、特許文献1に開示のゲートの仕事関数差の原理を応用した電圧源回路を採用している。
【0038】
第1の電圧源回路は、n型トランジスタM11、M12、M13と抵抗R12、R13で構成されている。このn型トランジスタM11、M12は基板やチャネルドープの不純物濃度は等しく、n型基板のpウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。また、n型トランジスタM11は高濃度n型ゲートを持ち、n型トランジスタM12は低濃度n型ゲートを持ち、これらのチャネル幅Wとチャネル長Lの比S=W/Lは互いに等しい。
【0039】
このゲートの不純物濃度のみ異なるn型トランジスタM11とM12は、直列に接続され、n型トランジスタM11は、ゲートをソースに結線した定電流源であり、n型トランジスタM12は、n型トランジスタM13と抵抗R12とR13からなるソースフォロア回路によりゲート電位が与えられる。n型トランジスタM12のゲートと抵抗R12とR13の接続点からVptatを、n型トランジスタM13のソースと抵抗R12の接続点からSvptatをそれぞれ出力している。
【0040】
第2の電圧源回路は、第1の基準電圧源回路と第2の基準電圧源回路からなる。第1の基準電圧源回路は、n型トランジスタM1、M2、M3と抵抗R2、R3で構成されている。このn型トランジスタM1、M2は基板やチャネルドープの不純物濃度は等しく、n型基板のpウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。また、n型トランジスタM1は高濃度n型ゲートを持ち、n型トランジスタM2は高濃度p型ゲートを持ち、これらのチャネル幅Wとチャネル長Lの比S=W/Lは互いに等しい。
【0041】
このゲートの導電型のみ異なるn型トランジスタM1とM2は、直列に接続され、n型トランジスタM1は、ゲートとソースを結線して定電流源となり、n型トランジスタM2は、n型トランジスタM3と抵抗R2とR3からなるソースフォロア回路によりゲート電位が与えられる。n型トランジスタM2のゲートとn型トランジスタM3のソースの接続点から負の温度係数を持つVpnを、抵抗R2と抵抗R3の接続点からVpn'を出力している。
【0042】
尚、図4中のトランジスタM2は、n型トランジスタで高濃度p型ゲートを持ち、一方、図2中のトランジスタM2は、n型トランジスタで低濃度n型ゲートを持ち、両者は別個のものであるが、両図での対応をわかりやすくするために、同一の参照名を付している。トランジスタM7についても同様である。
【0043】
第2の基準電圧源回路は、p型トランジスタM4、M5、M8とn型トランジスタM6、M7と抵抗R4、R5、R6で構成されている。このn型トランジスタM6、M7は、基板やチャネルドープの不純物濃度は等しく、n型基板のpウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。また、n型トランジスタM6は高濃度n型ゲートを持ち、n型トランジスタM7は低濃度n型ゲートを持ち、これらのチャネル幅Wとチャネル長Lの比S=W/Lは互いに等しい。
【0044】
このゲートの不純物濃度のみ異なるn型トランジスタM6とM7は、差動増幅器の入力トランジスタであり、さらにp型トランジスタM4とM5でカレントミラー回路を構成している。このn型トランジスタM6のゲートには、第1の基準電圧源回路からの出力Vpn'が入力され、n型トランジスタM7のゲートには、p型トランジスタM8のドレイン、すなわちこの差動増幅器の出力である第1の基準電圧Vrefが入力される。この第1の基準電圧Vrefは、抵抗R4、R5、R6で分圧され、抵抗R4とR5の接続点から第2の基準電圧Tvrefを、抵抗R5とR6の接続点から第3の基準電圧Svrefを出力している。
【0045】
減算回路は、オペアンプOP1、OP2と抵抗R7、R8、R9、R10から構成されている。オペアンプOP1の反転入力端子には、同オペアンプOP1の出力Svref'が入力され、非反転入力端子には第3の基準電圧Svrefが入力される。そして、オペアンプOP2の反転入力端子には、オペアンプOP1の出力Svref'が抵抗R7を介して入力されると共に、抵抗R8を介してオペアンプOP2の出力Tvptatが入力される。オペアンプOP2の非反転入力端子には、第1の電圧源回路からの出力Svptatが抵抗R9を介して入力され、さらに抵抗R10を介してGND電源と接続している。
【0046】
比較回路は、オペアンプOP3で構成されている。オペアンプOP3の反転入力端子には、第2の基準電圧Tvrefが、非反転入力端子には、第3の減算回路からの出力Tvptatが入力している。このオペアンプOP3の出力がToutとなる。
【0047】
次に図4の動作を図5の出力特性図を用いて説明する。まず、第1の電圧源回路は、ゲートをソースに結線したn型トランジスタM11を定電流源とし、n型のトランジスタM11とM12を直列に接続している。これらの同一の導電型で不純物濃度のみ異なるゲートを持つn型トランジスタM11とM12には同一の電流が流れるため、特許文献1に記載されている通り、n型トランジスタM11のソース・ゲート間電位とn型トランジスタM12のソース・ゲート間電圧との電位差が、正の温度係数を有するPTAT電圧となる。
【0048】
n型トランジスタM11は、ゲートをソースに結線しているのでソース・ゲート間に電位差がなく、結局n型トランジスタM12のソース・ゲート間電圧がPTAT電圧となる。この電圧をVptatとすると、第1の電圧源回路の出力であるSvptatは、
Svptat=(R12+R13)/R13*Vptat…(6)
となる。これらの電圧の温度特性を図5(a)に示す。Vptatを(6)式に示す比で変換し、Svptatを発生させる。もともとVptatは正の温度係数を持つので、Svptatも正の温度係数を持つ。なお、このSvptatは、図13に示したTvptat2ほど大きな温度係数を持つ必要はない。
【0049】
次に、第2の電圧源回路について説明する。まず、第1の基準電圧源回路は、ゲートをソースに結線したn型トランジスタM1を定電流源とし、n型のトランジスタM1とM2を直列に接続している。ゲートの導電型が異なるn型トランジスタM1とM2に、同一の電流が流れるため、特開2001−284464号公報に記載されている通り、n型トランジスタM1のソース・ゲート間電位とn型トランジスタM2のソース・ゲート間電圧との電位差が、負の温度係数を有するPTAT電圧になる。n型トランジスタM1は、ゲートをソースに結線しているのでソース・ゲート間に電位差がなく、結局n型トランジスタM2のソース・ゲート間電圧が前記PTAT電圧となる。
【0050】
このPTAT電圧をVpnとすると、第1の基準電圧源回路の出力であるVpn'は、Vpn'=R3/(R2+R3)*Vpn…(7)
となる。Vpnを(7)式に示す比で変換し、Vpn'を発生させる。Vpnは負の温度係数を持つためVpn'も負の温度係数を持つ。
【0051】
次に、第2の基準電圧源回路は、p型トランジスタM4とM5でカレントミラー回路を構成し、差動増幅器の入力トランジスタとして、不純物濃度の異なるゲートを持つn型トランジスタM6とM7を用いているので、このn型トランジスタM6とM7には同一の電流が流れる。また、この差動増幅器とp型トランジスタM8の間にフィードバックループが形成されているので、特開2001−284464号公報に記載されている通り、このn型トランジスタM6のソース・ゲート間電圧とn型トランジスタM7のソース・ゲート間電圧との間に正の温度係数を有するVptatの入力オフセットを持つ。
【0052】
したがって、n型トランジスタM6のゲートに第1の基準電圧源回路からVpn'が印加されると、n型トランジスタM7のソース・ゲート間には、Vpn'にVptatを加算した電圧が発生する。この電圧は、負の温度係数を持つVpnを所定の比で変換したVpn'と、正の温度係数を持つVptatを足し合わせているので、温度特性を持たない第1の基準電圧Vrefとなる。また、第2の電圧源回路の出力電圧である第2の基準電圧Tvrefと第3の基準電圧Svrefは、第1の基準電圧Vrefを抵抗R4、R5、R6で分圧しているので、これらはそれぞれ、
Vref=R3/(R2+R3)*Vpn+Vptat=Vpn'+Vptat…(8)
Tvref=(R5+R6)/(R4+R5+R6)*Vref…(3)
Svref=R6/(R4+R5+R6)*Vref…(4)
となる。
【0053】
図5(b)にこれらの電圧の温度特性を示す。第1の基準電圧源回路からの負の温度係数を持つVpn'と第2の電圧源回路からの正の温度係数を持つVptat加算して、第1の基準電圧であるVrefを発生させている。このVrefを(3)、(4)式に示す比で変換し、第2の基準電圧Tvrefと第3の基準電圧Svrefを発生させる。もともとVrefは温度係数を持たないので、Tvref、Svrefともに温度係数を持たない。
【0054】
次に、減算回路は、オペアンプOP1、OP2と抵抗R7、R8、R9、R10で構成されている。まず、オペアンプOP1は、ボルテージ・フォロアとして使用しているので、非反転入力端子への入力である第3の基準電源Svrefと同電位の電圧を出力Svref’として得ることができる。このオペアンプOP1は、抵抗R8、抵抗R7、抵抗R6を通して、オペアンプOP2の出力Tvptatと第3の基準電圧Svref間に電流パスができ、第2の電圧源回路が出力する各基準電圧が変動してしまうのを防ぐために設けている。
【0055】
次に、オペアンプOP2は、差動増幅器として使用する。したがって、このオペアンプOP2の出力Tvptatは、良く知られている通り、R7=R9、R8=R10とすることで、Tvptatは、
Tvptat=(R8/R7)*(Svptat−Svref')…(5)
となる。図5(c)にこれらの電圧の温度特性を示す。Tvptatは、温度がT1より低いときは、Svptat<Svrefなので、0Vであるが、温度がT1より高いときは、Svptat>Svrefなので、(5)式の電位を出力する。このとき、TvptatのVptatに対する温度係数の比は、(6)、(5)式より、
Tvptatの温度係数比=(R12+R13)/R13*R8/R7…(9)
となる。
【0056】
この(9)式の値を、図19に示した先願の回路でのTvptatの温度係数比である(R1+R2+R5)/R5と同じにするためには、抵抗R12、R13および、抵抗R7、R8の抵抗比を調整すれば容易に得られる。例えば、図19の回路で第1の電圧源回路が発生するTvptatの温度係数比が50である場合、本回路では、第1の電圧源回路が発生する温度係数比(=(R12+R13)/R13)を“10”に、第3の減算回路が発生する温度係数比(=R8/R7)を5に設定すれば、Tvptatの温度係数比として、先願の回路と同様の“50”が得られる。したがって、先願の回路のように、第1の電圧源回路だけで、大きな温度係数比を持つTvptatを発生させる必要がなくなる。
【0057】
最後に、比較回路は、オペアンプOP3で構成されている。このオペアンプはコンパレータとして使用する。したがって、図5(d)に示すように、温度がTより低いとTvref>Tvptatなので、反転入力端子の方が非反転入力端子よりも電位が高いので、コンパレータの出力ToutはLowである。温度がTより高くなるとTvref<Tvptatなので、非反転入力端子の方が反転入力端子よりも電位が高くなるので、コンパレータの出力ToutはHighになる。このToutを半導体集積回路の制御信号に使用すれば、所定の温度Tで半導体集積回路の動作を制御できるようになる。
【0058】
なお、第1、第2の実施の形態では、PTAT電圧を出力する第1の電圧源として、NPNトランジスタのダイオード接続や、ゲートの仕事関数差の原理を応用した電圧源回路を使用したが、PTAT電圧が発生できるのならこれらの回路に限らないのは言うまでもない。同様に、基準電圧を出力する第2の電圧源として、ゲートの仕事関数差の原理を応用した基準電圧回路を用いたが、第2の電圧源回路として、バンドギャップリファレンス回路などを使用してもよい。
【0059】
(実施の形態2)
図6は本発明の実施の形態2を示した概略ブロック図である。図6に示すように、絶対温度に比例して正の温度係数を有するPTAT電圧(図示せず)を発生し、このPTAT電圧を抵抗分割回路により得た正の温度係数を有する電圧であるVptatおよびSvptatを発生する第1の電圧源回路と、絶対温度に比例して負の温度係数を有する電圧を発生し、この負の温度係数を有する電圧に、Vptatを所定の比で変換した値を加算することにより、温度係数を持たない第1の基準電圧Vrefおよび第2の基準電圧Tvrefおよび第3の基準電圧Svrefを発生する第2の電圧源回路と、第1の電圧源回路からの出力Svptatと第3の基準電圧Svrefを差動増幅し、その結果をTvptatとして出力する減算回路と、このTvptatと第2の基準電圧Tvrefを比較し、その比較結果Toutを出力する比較回路から構成されている。
【0060】
第1の電圧源回路が負の温度係数を有する電圧を出力する場合には、第2の電圧源回路内部で発生する電圧は正の温度係数を有する。これらの第1、第2の電圧源回路には、特許文献1に記載のゲートの仕事関数差の原理を応用した電圧源回路を採用している。
【0061】
図7に、実施の形態2に基づく実施例1の回路図を示し、本回路をn型基板上に構築している。第1の電圧源回路は、n型トランジスタM1、M2、M3と抵抗R1、R2、R3で構成されている。このn型トランジスタM1、M2は基板やチャネルドープの不純物濃度は等しく、n型基板のpウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。また、n型トランジスタM1は高濃度n型ゲートを持ち、n型トランジスタM2は低濃度n型ゲートを持ち、これらのチャネル幅Wとチャネル長Lの比S=W/Lは互いに等しい。
【0062】
このゲートの不純物濃度のみ異なるn型トランジスタM1とM2は、直列に接続され、n型トランジスタM1は、ゲートをソースに結線した定電流源となり、n型トランジスタM2は、n型トランジスタM3と抵抗R1とR2とR3からなるソースフォロア回路によりゲート電位が与えられる。n型トランジスタM2のゲートと抵抗R2と抵抗R3の接続点からVptatを、抵抗R1とR2の接続点からVptat'を、トランジスタM3のソースと抵抗R1の接続点からSvptatをそれぞれ出力している。
【0063】
第2の電圧源回路は、p型トランジスタM4、M5、M8とn型トランジスタM6、M7と抵抗R4、R5、R6で構成されている。このn型トランジスタM6、M7は、基板やチャネルドープの不純物濃度は等しく、n型基板のpウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。また、n型トランジスタM6は高濃度n型ゲートを持ち、n型トランジスタM7は高濃度p型ゲートを持ち、これらのチャネル幅Wとチャネル長Lの比S=W/Lは互いに等しい。
【0064】
このゲートの導電型のみ異なるn型トランジスタM6とM7は、差動増幅器の入力トランジスタであり、さらにp型トランジスタM4とM5でカレントミラー回路を構成している。このn型トランジスタM6のゲートには、第1の電圧源回路からの出力Vptat'が入力され、n型トランジスタM7のゲートには、p型トランジスタM8のドレイン、すなわちこの差動増幅器の出力である第1の基準電圧Vrefが入力される。この第1の基準電圧Vrefは、抵抗R4、R5、R6で分圧され、抵抗R4とR5の接続点から第2の基準電圧Tvrefを、抵抗R5とR6の接続点から第3の基準電圧Svrefを出力している。
【0065】
減算回路は、オペアンプOP1、OP2と抵抗R7、R8、R9、R10から構成されている。オペアンプOP1の反転入力端子には、同オペアンプOP1の出力Svref'が入力され、非反転入力端子には、第2の基準電圧Svrefが入力される。また、オペアンプOP2の反転入力端子には、オペアンプOP1の出力Svref'が抵抗R7を介して入力されると共に抵抗R8を介してオペアンプOP2の出力Tvptatが入力される。オペアンプOP2の非反転入力端子には、第1の電圧源回路からの出力Svptatが抵抗R9を介して入力しており、さらに抵抗R10を介してGND電源と接続している。
【0066】
比較回路は、オペアンプOP3で構成されている。オペアンプOP3の反転入力端子には、第2の基準電圧Tvrefが、非反転入力端子には、減算回路からの出力Tvptatが入力される。このオペアンプOP3の出力がToutとなる。
【0067】
次に図7の回路の動作を図8の温度特性図を用いて説明する。まず、第1の電圧源回路は、ゲートをソースに結線したn型トランジスタM1を定電流源とし、n型トランジスタM1とM2を直列に接続している。これらの同一の導電型で不純物濃度のみ異なるゲートを持つn型トランジスタM1とM2には同一の電流が流れるため、特許文献1に記載されている通り、n型トランジスタM1のソース・ゲート間電位とn型トランジスタM2のソース・ゲート間電圧との電位差が、正の温度係数を有するPTAT電圧になる。n型トランジスタM1は、ソース、ゲート間が結線されているのでソース・ゲート間に電位差がなく、結局n型トランジスタM2のソース・ゲート間電圧が前記PTAT電圧となる。この電圧をVptatとすると、第1の電圧源回路の出力であるVptat'とSvptatは、
Vptat'=(R2+R3)/R3*Vptat…(1)
Svptat=(R1+R2+R3)/R3*Vptat…(10)
となる。
【0068】
これらの電圧の温度特性を図8(a)に示す。Vptatを(1)、(10)式に示す比で変換し、Vptat'、Svptatを発生させる。Vptatは正の温度係数を持つためこれらも正の温度係数を持つ。なお、このSvptatは、図23に示したTvptat2ほど大きな温度係数を持つ必要はない。
【0069】
次に、第2の電圧源回路は、p型トランジスタM4とM5でカレントミラー回路を構成し、差動増幅器の入力トランジスタとして、異種導電型のゲートを持つn型トランジスタM6とM7を用いているので、このn型トランジスタM6とM7には同一の電流が流れる。また、この差動増幅器とp型トランジスタM8の間にフィードバックループが形成されているので、特許文献1に記載されている通り、このn型トランジスタM6のソース・ゲート間電圧とn型トランジスタM7のソース・ゲート間電圧との間に負の温度係数を有するVpnの入力オフセットを持つ。
【0070】
したがって、n型トランジスタM6のゲートに第1の電圧源回路からVptat'が印加されると、n型トランジスタM7のソース・ゲート間には、Vptat'にVpnを加算した電圧が発生する。この電圧は、正の温度係数を持つVptatを所定の比で変換したVptat'と、負の温度係数を持つVpnを足し合わせているので温度特性を持たない第1の基準電圧Vrefとなる。また、第2の電圧源回路の出力電圧である第2の基準電圧Tvrefと第3の基準電圧Svrefは、第1の基準電圧Vrefを抵抗R4、R5、R6で分圧しているので、これらはそれぞれ、
Vref=(R2+R3)/R3*Vptat+Vpn=Vptat'+Vpn…(2)
Tvref=(R5+R6)/(R4+R5+R6)*Vref…(3)
Svref=R6/(R4+R5+R6)*Vref…(4)
になる。
【0071】
図8(b)にこれらの温度特性を示す。第1の電圧源回路からの正の温度係数を持つVptatと第2の電圧源回路からの負の温度係数を持つVpnを加算して、第1の基準電圧であるVrefを発生させている。このVrefを(3)、(4)式に示す比で変換し、第2の基準電圧Tvrefと第3の基準電圧Svrefを発生させる。もともとVrefは温度係数を持たないので、Tvref、Svrefともに温度係数を持たない。
【0072】
次に、減算回路は、オペアンプOP1、OP2と抵抗R7、R8、R9、R10で構成されている。まず、オペアンプOP1は、ボルテージ・フォロアとして使用しているので、非反転入力端子への入力である第3の基準電源Svrefと同電位の電圧を出力Svref'として得ることができる。このオペアンプOP1は、抵抗R8、抵抗R7、抵抗R6を通して、オペアンプOP2の出力Tvptatと第3の基準電圧Svref間に電流パスができ、第2の電圧源回路が出力する各基準電圧が変動してしまうのを防ぐために設けたものである。
【0073】
次に、オペアンプOP2は、差動増幅器として使用する。したがって、このオペアンプOP1の出力Tvptatは、良く知られている通り、R7=R9、R8=R10とすることで、Tvptatは次式で与えられる。
Tvptat=(R8/R7)*(Svptat−Svref')…(5)
【0074】
図8(c)にこれらの電圧の温度特性を示す。温度がT1より低いときは、Svptat<Svrefなので、Tvptatは0Vであるが、温度がT1より高いときは、Svptat>Svrefなので、(5)式の電位を出力する。このとき、TvptatのVptatに対する温度係数の比は、(10)、(5)式より、
Tvptatの温度係数比=(R1+R2+R3)/R3*R8/R7…(11)
となる。この(11)式の値を、図19に示した先願の回路でのTvptatの温度係数比である(R1+R2+R5)/R5と同じにするためには、抵抗R1〜R3および、抵抗R7、R8の抵抗比を調整すれば容易に得られる。
【0075】
例えば、図19の先願の回路で第1の電圧源回路が発生するTvptatの温度係数比が“50”である場合、本回路では、第1の電圧源回路が発生する温度係数比(=(R1+R2+R3)/R3)を“10”に、第3の減算回路が発生する温度係数比(=R8/R7)を“5”に設定すれば、Tvptatの温度係数比として、先願の回路と同様の“50”が得られる。したがって、先願の回路のように、第1の電圧源回路だけで、大きな温度係数比を持つTvptatを発生させる必要がなくなる。
【0076】
最後に、比較回路は、オペアンプOP3で構成されている。このオペアンプはコンパレータとして使用する。したがって、図8(d)に示すように、温度がTより低いとTvref>Tvptatなので、反転入力端子の方が非反転入力端子よりも電位が高いので、コンパレータの出力ToutはLowである。温度がTより高くなるとTvref<Tvptatなので、非反転入力端子の方が反転入力端子よりも電位が高くなるので、コンパレータの出力ToutはHighになる。このToutを半導体集積回路の制御信号に使用すれば、所定の温度Tで半導体集積回路の動作を制御できるようになる。
【0077】
図9に、実施の形態2に基づく実施例2の回路図を示し、本回路をn型基板上に構築している。第1の電圧源回路は、n型トランジスタM1、M2、M3と抵抗R1、R2、R3で構成されている。このn型トランジスタM1、M2は基板やチャネルドープの不純物濃度は等しく、n型基板のpウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。また、n型トランジスタM1は高濃度n型ゲートを持ち、n型トランジスタM2は低濃度n型ゲートを持ち、これらのチャネル幅Wとチャネル長Lの比S=W/Lは互いに等しい。
【0078】
このゲートの不純物濃度のみ異なるn型トランジスタM1とM2は、直列に接続され、n型トランジスタM1は、ゲートをソースに結線した定電流源となり、n型トランジスタM2は、n型トランジスタM3と抵抗R1とR2とR3からなるソースフォロア回路によりゲート電位が与えられる。n型トランジスタM2のゲートと抵抗R1とR2の接続点からVptatを、抵抗R1と抵抗R2の接続点からVptat'を、トランジスタM3のソースと抵抗R1の接続点からSvptatをそれぞれ出力している。
【0079】
第2の電圧源回路は、p型トランジスタM4、M5、M8とn型トランジスタM6、M7と抵抗R4、R5、R6で構成されている。このn型トランジスタM6、M7は、基板やチャネルドープの不純物濃度は等しく、n型基板のpウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。また、n型トランジスタM6は高濃度n型ゲートを持ち、n型トランジスタM7は高濃度p型ゲートを持ち、これらのチャネル幅Wとチャネル長Lの比S=W/Lは互いに等しい。
【0080】
このゲートの導電型のみ異なるn型のトランジスタM6とM7は、差動増幅器の入力トランジスタであり、さらにp型トランジスタM4とM5でカレントミラー回路を構成している。このn型トランジスタM6のゲートには、第1の電圧源回路からの出力Vptat'が入力され、n型トランジスタM7のゲートには、p型トランジスタM8のドレイン、すなわちこの差動増幅器の出力である第1の基準電圧Vrefが入力される。この第1の基準電圧Vrefは、抵抗R4、R5、R6で分圧れ、抵抗R4とR5の接続点から第2の基準電圧Tvrefを、抵抗R5とR6の接続点から第3の基準電圧Svrefをそれぞれ出力している。
【0081】
減算回路は、オペアンプOP2と抵抗R7、R8、R9、R10で構成されている。オペアンプOP2の反転入力端子には、第3の基準電圧Svrefが抵抗R7を介して入力され、さらに抵抗R8を介してOP2の出力Tvptatが入力される。オペアンプOP2の非反転入力端子には、第1の電圧源回路からの出力Svptatが抵抗R9を介して入力され、さらに抵抗R10を介してGND電源と接続している。
【0082】
比較回路は、オペアンプOP3で構成されている。オペアンプOP3の反転入力端子には、第2の基準電圧Tvrefが、非反転入力端子には、第3の減算回路からの出力Tvptatが入力される。このオペアンプOP2の出力がToutとなる。
【0083】
次に、図9の回路の動作を説明する。まず、第1の電圧源回路は、図7のものと同じ構成なので、n型トランジスタM2のソース・ゲート間に正の温特を有するPTAT電圧であるVptatが出力される。また、Vptat'、Svptatは抵抗R1、R2、R3で変換されているので、それぞれ、(1)、(10)式となる。図8(a)に示すように、これらは正の温度係数を有する。
【0084】
次に第2の電圧源回路も、図7のものと同じ構成なので、n型トランジスタM6のソース・ゲート間電圧とn型トランジスタM7のソース・ゲート間電圧との間に負の温度係数を持つVpnの入力オフセットを持ち、さらにn型トランジスタM6のゲートに第1の電圧源回路からVptat'が印加されているので、n型トランジスタM7のソース・ゲート間には、(2)式で示したように、Vptat'にVpnを加算した第1の基準電圧Vrefが発生する。また、第2の基準電圧Tvrefと第3の基準電圧Svrefは、第1の基準電圧Vrefを抵抗R4、R5、R6で分圧しているので、これらはそれぞれ、(3)、(4)式に示した電圧になる。図8(b)にそれらの温度特性を示す。
【0085】
次に、減算回路は、オペアンプOP1と抵抗R7、R8、R9、R10で構成されている。このオペアンプは差動増幅器として使用する。したがって、このOP1の出力Tvptatは、良く知られている通り、R7=R9、R8=R10とすることで、
Tvptat=(R8/R7)*(Svptat−Svref)…(5)
となる。図8(c)にこれらの温度特性を示す。温度がT1より低いときは、Svptat<Svrefなので、Tvptatは、0Vであるが、温度がT1より高いときは、(5)式の電圧が出力される。このとき、TvptatのVptatに対する温度係数の比は、(10)、(5)式より、
Tvptatの温度係数比=(R1+R2+R3)/R3*R8/R7…(11)
となる。この(11)式の値を、図19に示した先願の回路でのTvptatの温度係数比である(R1+R2+R5)/R5と同じにするためには、抵抗R1〜R3、および抵抗R7、8の抵抗比を調整すれば容易に得られる。
【0086】
例えば、図19の先願の回路で第1の電圧源回路が発生するTvptatの温度係数比が“50”である場合、本回路では、第1の電圧源回路が発生する温度係数比(=(R1+R2+R3)/R3)を“10”に、第3の減算回路が発生する温度係数比(=R8/R5)を“5”に設定すれば、Tvptatの温度係数比として同様の“50”が得られる。したがって、先願の回路のように、第1の電圧源回路だけで、大きな温度係数比を持つTvptatを発生させる必要がなくなる。
【0087】
また、図7の実施例と異なり、Tvptatと第3の基準電源Svrefとの間で、抵抗R8、R7、R6を通じて電流パスができてしまい、第2の電圧源回路が出力する各基準電圧が正確に出力できなくなってしまうので、この電流パスの影響を少なくするために、これらの抵抗R7〜R10の抵抗値を第2の電圧源回路の抵抗R6に比べて十分大きくする必要がある。
【0088】
最後に、比較回路は、オペアンプOP3で構成されている。このオペアンプはコンパレータとして使用する。したがって、図8(d)に示すように、温度がTより低いとTvref>Tvptatなので、反転入力端子の方が非反転入力端子よりも電位が高いので、コンパレータの出力ToutはLowである。温度がTより高くなるとTvref<Tvptatなので、非反転入力端子の方が反転入力端子よりも電位が高くなるので、コンパレータの出力ToutはHighになる。このToutを半導体集積回路の制御信号に使用すれば、所定の温度Tで半導体集積回路の動作を制御できるようになる。
【0089】
図10にこの実施の形態1、2による各実施例の回路と先願による回路の比較の波形を示す。図13で示したように、先願の回路で高精度な温度検出回路を構成するためには、Tvptatの温度係数を第1の電圧源回路で大きな値に変換する必要があった。そのため、Tvptatが高温側で高くなり、それが回路の動作電圧に大きく影響を及ぼしていた。
【0090】
しかし、本発明では、第1の電圧源回路ではあまり大きな値に変換せずにSvptatとして出力し、このSvptatと第3の基準電圧Svrefとを、第3の減算回路で、減算しかつ増幅させて、Tvptatを発生させている。したがって、Tvptatの温度係数が正の場合は、矢印のようにTvptatが同じ温度係数を持ったまま、出力電圧が低い方へシフトするので動作電圧を低下させることができる。また、Tvptatの温度係数が負の場合も、同様に出力電圧が低い方へシフトするので動作電圧を低下させることができる。
【0091】
(実施の形態3)
図11は本発明の実施の形態3を示した概略ブロック図である。この図11において、実施の形態1である図1と異なるのは、減算回路と比較回路を2系統備え、それぞれに対し、第2の電圧源回路から基準電圧Svref1、Svref2 をそれぞれ供給することにより、異なる温度でそれぞれ比較結果Tout1、Tout2を出力できるようにしている点である。
【0092】
図12に、実施の形態3に基づく実施例1の回路図を示し、この回路図は、実施の形態1に基づく実施例1の図2に対し、第1の減算回路および第1の比較回路(図2の減算回路および比較回路に対応)と、第2の減算回路および第2の比較回路を備える。そして、図2の抵抗R5を、図12では、R5a、R5bに分割し、抵抗R6とR5bとの接続点から基準電圧Scerf1を、抵抗R5aとR5bとの接続点から基準電圧Scerf2を取り出し、それぞれ、第1の減算回路のオペアンプOP1、第2の減算回路のオペアンプOP11に供給している。
【0093】
次に図12の回路の動作を図13の温度特性図を用いて説明する。まず、第1の電圧源回路は、図2と同様にNPNトランジスタのダイオード接続を用いているので、図13(a)に示すように、負の温度係数を持つPTAT電圧であるSvptatを出力する。
【0094】
次に、第2の電圧源回路についても図2の回路と同様に、n型トランジスタM6のゲートに第1の電圧源回路からVptat'が印加されると、n型トランジスタM7のソース・ゲート間には、Vptat'にVpnを加算した電圧が発生する。この電圧は、正の温度係数を持つVptatを所定の比で変換したVptat'と、負の温度係数を持つVpnを足し合わせているので温度特性を持たない第1の基準電圧Vrefとなる。また、第2の電圧源回路の出力電圧である基準電圧Tvrefと、第3の基準電圧Svref1およびSvref2は、第1の基準電圧Vrefを抵抗R4、R5a、R5b、R6で分圧しているので、これらはそれぞれ、以下のようになる。
【0095】
Vref=(R2+R3)/R3*Vptat+Vpn=Vptat'+Vpn…(2)
Tvref=(R5+R6)/(R4+R5+R6)*Vref…(3)
Svref1=R7/(R4+R5a+R5b+R6)*Vref…(4)
Svref2=(R5b+R6)/(R4+R5a+R5b+R6)*Vref…(5)
これらの信号を図13(b)に示す。
【0096】
次に、第1の減算回路は、図2における基準電圧SverfをSvref1に読み替えるだけで動作として図2のものと同様である。従って、オペアンプOP2の出力Tvptat1は、
Tvptat1=(R9/R8)*(Svptat−Svref1')…(6)
となり、図13(c)にその温度特性を示す。
【0097】
Tvptat1は、温度がT1より低いときは、Svptat>Svref1なので、(6)式通りになり、温度がT1より高いときは、Svptat<Svref1なので、0Vになる。したがって、高精度な温度検出回路を得るために、R9/R8の比を大きくして、Tvptat1の温度係数を大きくしても、Tvptat1の電圧は、Svref1'分、つまり基準電圧Svref1分だけ低くなり、先願のものより低電圧動作が可能となる。
【0098】
第2の減算回路についても同様で、オペアンプOP11の出力Tvptat2は、
Tvptat2=(R19/R18)*(Svptat−Svref2')…(7)
となり、図13(d)にその温度特性を示す。この場合もTvptat2の電圧は、Svref2'分、つまり基準電圧Svref2分だけ低くなり、先願のものより低電圧動作が可能となる。
【0099】
最後に、第1の比較回路は、図13(e)に示すように、温度がT1より低いとTvref<Tvptat1なので、コンパレータの出力Tout1はHighであり、温度がT1より高くなると、コンパレータの出力Tout1はLowになる。また、第2の比較回路は、温度がT2より低いとTvref<Tvptat2なので、コンパレータOP13の出力Tout2はHighであり、温度がT2より高くなるとTvref>Tvptat2なので、コンパレータOP13の出力Tout2はLowになる。これらのTout1、Tout2を半導体集積回路の制御信号に使用すれば、所定の温度T1、T2で半導体集積回路の動作を制御できるようになる。この実施例では、減算回路および比較回路からなる回路を2系統としたが、それ以上備えることも可能である。
【0100】
(実施の形態4)
図14は本発明の実施の形態4を示した概略ブロック図である。この図14において、実施の形態2である図6と異なるのは、減算回路と比較回路を2系統備え、それぞれに対し、第2の電圧源回路から基準電圧Svref1、Svref2 をそれぞれ供給することにより、異なる温度でそれぞれ比較結果Tout1、Tout2を出力できるようにしている点である。
【0101】
図15に、実施の形態3に基づく実施例1の回路図を示し、この回路図は、実施の形態2に基づく実施例1の図7に対し、第1の減算回路および第1の比較回路(図7の減算回路および比較回路に対応)と、第2の減算回路および第2の比較回路を備える。そして、図2の抵抗R5を、図12では、R5a、R5bに分割し、抵抗R6とR5bとの接続点から基準電圧Scerf1を、抵抗R5aとR5bとの接続点から基準電圧Scerf2を取り出し、それぞれ、第1の減算回路のオペアンプOP1、第2の減算回路のオペアンプOP11に供給している。
【0102】
次に図15の回路の動作を図16の温度特性図を用いて説明する。まず、第1の電圧源回路は、図7の場合と同様に、n型トランジスタM2のソース・ゲート間電圧は正の温度係数を有するPTAT電圧であり、これをVptatとすると、第1の電圧源回路の出力であるVptat'とSvptatは、
Vptat'=(R2+R3)/R3*Vptat…(1)
Svptat=(R1+R2+R3)/R3*Vptat…(10)
となる。
【0103】
これらの電圧の温度特性を図16(a)に示す。Vptatを(1)、(10)式に示す比で変換し、Vptat'、Svptatを発生させる。もともとVptatは正の温度係数を持つので、これらも正の温度係数を持つ。なお、このSvptatは、図23に示したTvptat2ほど大きな温度係数を持つ必要はない。
【0104】
次に、第2の電圧源回路についても図7の回路と同様に、n型トランジスタM6のゲートに第1の電圧源回路からVptat'が印加されると、n型トランジスタM7のソース・ゲート間には、Vptat'にVpnを加算した電圧が発生する。この電圧は、正の温度係数を持つVptatを所定の比で変換したVptat'と、負の温度係数を持つVpnを足し合わせているので温度特性を持たない第1の基準電圧Vrefとなる。また、第2の電圧源回路の出力電圧である基準電圧Tvrefと、第3、第4の基準電圧Svref1およびSvref2は、第1の基準電圧Vrefを抵抗R4、R5a、R5b、R6で分圧しているので、これらはそれぞれ、以下のようになる。
【0105】
Vref=(R2+R3)/R3*Vptat+Vpn=Vptat'+Vpn…(2)
Tvref=(R5+R6)/(R4+R5+R6)*Vref…(3)
Svref1=R7/(R4+R5a+R5b+R6)*Vref…(4)
Svref2=(R5b+R6)/(R4+R5a+R5b+R6)*Vref…(5)
これらの信号を図16(b)に示す。
【0106】
次に、第1の減算回路は、図7における基準電圧SverfをSvref1に読み替えるだけで動作として図7のものと同様である。従って、オペアンプOP2の出力Tvptat1は、
Tvptat1=(R9/R8)*(Svptat−Svref1')…(6)
となり、図16(c)にその温度特性を示す。
【0107】
温度がT1より低いときは、Svptat<Svref1なので、Tvptatは0Vであるが、温度がT1より高いときは、Svptat>Svref1なので、(6)式の電位を出力する。このとき、Tvptat1のVptatに対する温度係数の比は、(8)、(6)式より、
Tvptat1の温度係数比=(R1+R2+R3)/R3*R8/R7…(9)
となる。この(9)式の値を、図19に示した回路でのTvptatの温度係数比である(R1+R2+R5)/R5と同じにするためには、抵抗R1〜R3および、抵抗R7、R8の抵抗比を調整すれば容易に得られる。
【0108】
例えば、図19の回路で第1の電圧源回路が発生するTvptat1の温度係数比が“50”である場合、本回路では、第1の電圧源回路が発生する温度係数比(=(R1+R2+R3)/R3)を“10”に、第3の減算回路が発生する温度係数比(=R8/R7)を“5”に設定すれば、Tvptat1の温度係数比として、先願の回路と同様の“50”が得られる。したがって、先願の回路のように、第1の電圧源回路だけで、大きな温度係数比を持つTvptatを発生させる必要がなくなる。
【0109】
第2の減算回路についても同様で、オペアンプOP11の出力Tvptat2は、
Tvptat2=(R19/R18)*(Svptat−Svref2')…(7)
となり、図13(d)にその温度特性を示す。
【0110】
温度がT2より低いときは、Svptat<Svref2なので、Tvptat2は0Vであるが、温度がT1より高いときは、Svptat>Svref2なので、(7)式の電位を出力する。このとき、Tvptat2のVptatに対する温度係数の比は、(8)、(7)式より、
Tvptat2の温度係数比=(R1+R2+R3)/R3*R18/R17…(15)
となる。この(15)式の値を、図19に示した回路でのTvptatの温度係数比である(R1+R2+R5)/R5と同じにするためには、抵抗R1〜R3および、抵抗R17、R18の抵抗比を調整すれば容易に得られる。
【0111】
例えば、図19の回路で第1の電圧源回路が発生するTvptat2の温度係数比が50である場合、本回路では、第1の電圧源回路が発生する温度係数比(=(R1+R2+R3)/R3)を10に、第3の減算回路が発生する温度係数比(=R18/R17)を“5”に設定すれば、Tvptat2の温度係数比として、先願の回路と同様の“50”が得られる。したがって、先願の回路のように、第1の電圧源回路だけで、大きな温度係数比を持つTvptatを発生させる必要がなくなる。
【0112】
最後に、第1の比較回路は、図16(e)に示すように、温度がT1より低いとTvref<Tvptat1なので、コンパレータの出力Tout1はHighであり、温度がT1より高くなると、コンパレータの出力Tout1はLowになる。また、第2の比較回路は、温度がT2より低いとTvref<Tvptat2なので、コンパレータOP13の出力Tout2はHighであり、温度がT2より高くなるとTvref>Tvptat2なので、コンパレータOP13の出力Tout2はLowになる。これらのTout1、Tout2を半導体集積回路の制御信号に使用すれば、所定の温度T1、T2で半導体集積回路の動作を制御できるようになる。
【0113】
図17に第3の実施の形態と先願の回路との比較の波形を示す。図23で示したように、先願の回路で高精度な温度検出回路を構成するためには、Tvptatの温度係数を第1の電圧源回路で大きな値に変換する必要があった。そのため、Tvptatが高温側で高くなり、それが回路の動作電圧に大きく影響を及ぼしていた。しかし、本発明では、第1の電圧源回路からの出力Svptatと第3の基準電圧Svref1、Svref2とを、第1、第2の減算回路で、減算しかつ増幅させて、Tvptat1、Tvptat2を発生させている。したがって、Tvptat1、Tvptat2は、それぞれ、Svref1、Svref2分の電位だけ低くできるので、先願の回路のTvptatと同じ温度係数を持ったまま、出力電圧が低い方へシフトするので動作電圧を低下させることができる。
【0114】
また、図18に第4の実施例と先願の回路との比較の波形を示す。この第4の実施例の場合も同様に、第1の電圧源回路ではあまり大きな値に変換せずにSvptatとして出力し、このSvptatと第3の基準電圧Svref1、Svref2とを、第1、第2の減算回路で、減算しかつ増幅させて、Tvptat1、Tvptat2を発生させている。したがって、Tvptat1、Tvptat2の温度係数が、先願の回路のTvptatと同じ温度係数を持ったまま、出力電圧が低い方へシフトするので動作電圧を低下させることができる。
【0115】
【発明の効果】
以上のように、本発明は、第1の電圧源回路よりの温度係数を有する電圧を、比較回路にて基準電圧と比較する前に、減算回路にて、前記第1の電圧源回路よりの電圧から基準電圧で減じおくようにしたので、高精度かつ低電圧動作可能な温度検出回路を得ることができる。また、各回路にゲートの仕事関数差の原理を応用した回路を採用したので、PTAT電圧や基準電圧を、半導体集積回路の動作限界まで精度良く発生させることができるので、さらに高温動作が可能で、高精度かつ低電圧動作可能な温度検出回路を得ることができる。
【0116】
また、減算回路および比較回路からなる回路を2系統備え、それぞれの回路に対して異なる基準電圧を供給することにより、2つの異なる温度を、低電圧動作にて高精度で検出できる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1を示した概略ブロック図
【図2】 本発明の実施の形態1おける実施例1を示した回路図
【図3】 図2の回路図における各種信号の温度特性を示したグラフ
【図4】 本発明の実施の形態1おける実施例2を示した回路図
【図5】 図4の回路図における各種信号の温度特性を示したグラフ
【図6】 本発明の実施の形態2を示した概略ブロック図
【図7】 本発明の実施の形態2おける実施例1を示した回路図
【図8】 図7の回路図における各種信号の温度特性を示したグラフ
【図9】 本発明の実施の形態2おける実施例2を示した回路図
【図10】 図2、4、7、9の各回路の動作を示したグラフ
【図11】 本発明の実施の形態3を示した概略ブロック図
【図12】 本発明の実施の形態3おける実施例1を示した回路図
【図13】 図12の回路図における各種信号の温度特性を示したグラフ
【図14】 本発明の実施の形態4を示した概略ブロック図
【図15】 本発明の実施の形態4おける実施例1を示した回路図
【図16】 図15の回路図における各種信号の温度特性を示したグラフ
【図17】 図12の回路の動作を示したグラフ
【図18】 図15の回路の動作を示したグラフ
【図19】 先願の「温度検出回路」に開示された回路図
【図20】 図19の回路の動作を示したグラフ
【図21】 図19の回路から考えられる別の回路を示した図
【図22】 図21の回路の動作を示したグラフ
【図23】 図19の回路の動作を示したグラフ
【符号の説明】
Tr1 トランジスタ、 M1〜M8 MOSトランジスタ、OP オペアンプ、R 抵抗
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a temperature detection circuit applied to a temperature detection circuit, a thermometer, and the like.
[0002]
[Prior art]
When a large current flows through the semiconductor integrated circuit or when the ambient temperature rises and the semiconductor integrated circuit becomes high temperature, the semiconductor integrated circuit is destroyed. In order to prevent this destruction, it is necessary to detect the temperature and slow down the operation speed of the semiconductor integrated circuit or stop the operation itself when the temperature becomes high. A circuit with such a function compares the output of a PTAT voltage generation circuit that generates a PTAT (poportional-to-absolute-Temperature) voltage proportional to absolute temperature and a reference voltage generation circuit that generates a reference voltage. It consists of a comparison circuit for processing.
[0003]
The reference voltage is adjusted in advance to the PTAT voltage at the temperature T at which the semiconductor integrated circuit is to be controlled. When the temperature rises and the PTAT voltage from the PTAT voltage generation circuit exceeds the reference voltage, the comparison circuit Activate signals that control the operation of the circuit.
[0004]
If the accuracy of the PTAT voltage and reference voltage is poor, the control signal becomes active even if the semiconductor integrated circuit is within the operating temperature range, and the operation of the semiconductor integrated circuit is controlled. In spite of exceeding, the control signal does not become active and the semiconductor circuit is destroyed. Therefore, in this type of temperature protection circuit, the accuracy of both the PTAT voltage and the reference voltage is important.
[0005]
Conventionally, the temperature range in which the PTAT voltage can be accurately extracted is narrow, the temperature coefficient of the PTAT voltage cannot be freely set, and it is not easy to create a reference voltage having no temperature coefficient.
[0006]
Therefore, as a solution to the above-mentioned problem, Japanese Patent Application Laid-Open No. 2001-284464 (Patent Document 1) applies a “voltage generation circuit using a field effect transistor and a reference voltage source circuit”, which applies “the principle of work function difference of gates” Is known (Patent Document 1).
[0007]
[Patent Document 1]
Japanese Patent Application Laid-Open No. 2001-284464 "Voltage generation circuit and reference voltage source circuit using field effect transistor" (Claim 1, FIG. 6)
[0008]
[Problems to be solved by the invention]
However, although the thing of patent document 1 came to be able to operate stably at high temperature, there existed a subject that it did not operate | move by a low voltage.
[0009]
An object of the present invention is to obtain a temperature detection circuit capable of high-temperature operation and capable of high-precision and low-voltage operation.
[0010]
[Means for Solving the Problems]
The temperature detection circuit according to the first aspect of the present invention does not have a temperature coefficient and a first voltage source circuit that outputs a voltage having a positive or negative temperature coefficient. A first and a second each proportional to the voltage generated Reference voltage Respectively A second voltage source circuit for outputting, and a subtracting circuit for subtracting a reference voltage having no temperature coefficient from the second voltage source circuit from an output voltage having a positive or negative temperature coefficient from the first voltage source circuit And the output voltage from the subtraction circuit and The first It comprises a comparison circuit that compares reference voltages.
[0011]
The second voltage source circuit includes a circuit that generates a voltage having a positive or negative temperature coefficient, and an amplifier circuit that has an input offset voltage having a temperature coefficient opposite to the temperature coefficient of the voltage. Alternatively, a voltage having a negative temperature coefficient is input to the amplifier circuit, and the output of the amplifier circuit is used as a reference voltage.
[0012]
The temperature detection circuit according to the second aspect of the present invention includes a first voltage source circuit that outputs a voltage having a positive or negative temperature coefficient, and a first voltage source circuit that has a positive or negative temperature coefficient generated therein, Adds the voltage from the voltage source circuit and has no temperature coefficient A first and a second each proportional to the voltage generated Reference voltage Respectively A second voltage source circuit for outputting, and an output voltage having a temperature coefficient from the first voltage source circuit. Second Reference voltage Decrease Subtracting circuit to calculate, output voltage from the subtracting circuit and the First It comprises a comparison circuit that compares the reference voltage.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
A “temperature detection circuit” that applies the “principle of work function of gate” disclosed in Patent Document 1 has been proposed (Japanese Patent Application 2002-81448). As shown in FIG. 19, this temperature detection circuit has a PTAT voltage Vptat having a positive temperature coefficient from the first voltage source circuit, and Tvptat (= (R1 + R2 + R3) converted by resistors R1, R2, and R5. / R3 * Vptat).
[0014]
A voltage Vpn (not shown) having a negative temperature coefficient generated by the second voltage source circuit and Vptat ′ (= (R2 + R3) / R3 * Vptat) obtained by converting Vptat at a predetermined ratio. A reference voltage Vref having no temperature coefficient generated by addition is generated, and Tvref (= R6 / (R5 + R6) * Vref) obtained by converting this Vref by resistors R5 and R6 is generated.
[0015]
As shown in FIG. 20, the comparison circuit detects whether or not the temperature T has been reached by comparing a voltage Tvptat having a positive temperature coefficient with a reference voltage Tvref having no temperature coefficient. Since the principle of the work function difference of the gate is applied to the first and second voltage source circuits that generate the voltage having the positive temperature coefficient and the voltage having the negative temperature coefficient, the voltage having the positive or negative temperature coefficient is applied. It can be accurately generated up to the operating limit temperature of the semiconductor. Further, since the temperature coefficient can be adjusted by simple resistance division, it is possible to obtain a voltage according to the purpose, such as a high-accuracy version with a large temperature coefficient or a low voltage version with a small temperature coefficient. Further, since the reference voltage is generated by adding the voltage having the positive temperature coefficient and the voltage having the negative temperature coefficient, the reference voltage can be generated with high accuracy up to the semiconductor operation limit temperature.
[0016]
As an application of FIG. 19, a circuit for detecting a plurality of temperatures is conceivable. An example is shown in FIG. FIG. 21 shows a circuit for detecting two types of temperatures. Tvref1 and Tvref2 are generated by the second voltage source circuit, and Tvref1, Tvref2 and Tvptat from the first voltage source circuit are compared by the first comparison circuit and the second comparison circuit, respectively. As shown in FIG. 22, the operation of this circuit detects the temperature T1 at Tvef1 and the temperature T2 at Tvref2. For example, if the operation speed of the semiconductor integrated circuit is slowed down at the temperature T1 and the operation of the semiconductor integrated circuit is stopped at the temperature T2, more accurate control is possible.
[0017]
However, in the temperature detection circuit of FIG. 19, if the temperature coefficient of Tvptat is increased from Tvptat1 to Tvptat2 in order to obtain a high-accuracy version as shown in FIG. There were drawbacks. Also in the circuit of FIG. 21, when the temperature coefficient of Tvptat is increased from Tvptat1 to Tvptat2 in order to obtain a high-accuracy version, the problem remains that the operating voltage increases and low voltage operation cannot be performed.
[0018]
(Embodiment 1)
FIG. 1 is a schematic block diagram showing Embodiment 1 of the present invention. As shown in FIG. 1, a first voltage source circuit that generates Svptat, which is a PTAT voltage having a positive or negative temperature coefficient in proportion to an absolute temperature, a first reference voltage Vref having no temperature coefficient, and a first voltage A second voltage source circuit for generating a second reference voltage Tvref and a third reference voltage Svref, an output Svptat from the first voltage source circuit and a third reference voltage Svref are differentially amplified, and the result is Tvptat And a comparison circuit that compares the Tvptat with the second reference voltage Tvref and outputs the comparison result Tout. As the second voltage source circuit, a voltage source circuit applying the principle of the work function difference of the gate disclosed in Patent Document 1 described above is employed.
[0019]
FIG. 2 shows a circuit diagram of Example 1 based on Embodiment 1, and this circuit is constructed on an n-type substrate. The first voltage source circuit is composed of an NPN transistor Tr1. By connecting the base of this Tr1 to the collector and connecting the emitter to the GND power source, Svptat is output from the collector. This NPN transistor can be formed by using a p-well in an n-type substrate as a base and using n-type diffusion in the p-well as an emitter and a collector.
[0020]
The second voltage source circuit includes a first reference voltage source circuit and a second reference voltage source circuit. The first reference voltage source circuit includes n-type channel field effect transistors (hereinafter simply referred to as n-type transistors) M1, M2, and M3 and resistors R2 and R3. The n-type transistors M1 and M2 have the same substrate and channel-doped impurity concentration, are formed in the p-well of the n-type substrate, and the substrate potential of each transistor is equal to the source potential. The n-type transistor M1 has a high-concentration n-type gate, the n-type transistor M2 has a low-concentration n-type gate, and the ratio S = W / L of the channel width W and the channel length L is equal to each other.
[0021]
The n-type transistors M1 and M2, which differ only in the impurity concentration of the gate, are connected in series, the n-type transistor M1 serves as a constant current source with the gate connected to the source, and the n-type transistor M2 includes the n-type transistor M3 and the resistor R2. And a gate potential is applied by a source follower circuit comprising a resistor R3. Vptat is output from the connection point between the gate of the n-type transistor M2 and the resistors R2 and R3, and Vptat ′ is output from the connection point between the source of the n-type transistor M3 and the resistor R2.
[0022]
The second reference voltage source circuit includes p-type transistors M4, M5, and M8, n-type transistors M6 and M7, and resistors R4, R5, and R6. The n-type transistors M6 and M7 have the same substrate and channel-doped impurity concentration, are formed in the p-well of the n-type substrate, and the substrate potential of each transistor is equal to the source potential. The n-type transistor M6 has a high-concentration n-type gate, the n-type transistor M7 has a high-concentration p-type gate, and the ratio S = W / L of the channel width W and the channel length L is equal to each other.
[0023]
The n-type transistors M6 and M7 differing only in the gate conductivity type are input transistors of the differential amplifier, and the p-type transistors M4 and M5 constitute a current mirror circuit. The output Vptat ′ from the first reference voltage source circuit is input to the gate of the n-type transistor M6, and the drain of the p-type transistor M8, that is, the output of this differential amplifier, is input to the gate of the n-type transistor M7. A certain first reference voltage Vref is input. The first reference voltage Vref is divided by the resistors R4, R5, and R6, the second reference voltage Tvref from the connection point of the resistors R4 and R5, and the third reference from the connection point of the resistors R5 and R6. The voltage Svref is output.
[0024]
Note that the transistor M2 having an n-type transistor having a low-concentration n-type gate and the transistor 7 having an n-type transistor having a high-concentration p-type gate are peculiar as elements. Surrounded by a square. The same applies to the following drawings.
[0025]
The subtracting circuit includes operational amplifiers OP1 and OP2 and resistors R7, R8, R9, and R10. The output Svref ′ of the operational amplifier OP1 is input to the inverting input terminal of the operational amplifier OP1, and the third reference voltage Svref is input to the non-inverting input terminal. The output Svref ′ of the operational amplifier OP1 is input to the inverting input terminal of the operational amplifier OP2 through the resistor R7, and further, the output Tvptat of the operational amplifier OP1 is input through the resistor R8. The output Svptat from the first voltage source circuit is input to the non-inverting input terminal of the operational amplifier OP2 via the resistor R9, and is further connected to the GND power supply via the resistor R10.
[0026]
The fourth comparison circuit is composed of an operational amplifier OP3. The second reference voltage Tvref is input to the inverting input terminal of the operational amplifier OP3, and the output Tvptat from the subtraction circuit is input to the non-inverting input terminal. The output of the operational amplifier OP3 becomes Tout.
[0027]
Next, the operation of the circuit of FIG. 2 will be described using the output characteristic diagram of FIG. First, since the first voltage source circuit uses diode connection of an NPN transistor, Svptat, which is a PTAT voltage having a negative temperature coefficient, is output as shown in FIG.
[0028]
Next, the second voltage source circuit will be described. First, in the first reference voltage source circuit, an n-type transistor M1 having a gate connected to a source is used as a constant current source, and n-type transistors M1 and M2 are connected in series. Since the same current flows in these n-type transistors M1 and M2 having the same conductivity type and different gates only in impurity concentration, as described in Patent Document 1, the source-gate voltage of the n-type transistor M1 is The potential difference from the source-gate voltage of the n-type transistor M2 becomes a PTAT voltage having a positive temperature coefficient.
[0029]
Here, since the gate of the n-type transistor M1 is connected to the source, there is no potential difference between the source and the gate, and the source-gate voltage of the n-type transistor M2 eventually becomes the PTAT voltage. When this voltage is Vptat, Vptat ′, which is the output of the first reference voltage source circuit, is
Vptat '= (R2 + R3) / R3 * Vptat (1)
It becomes. Vptat is converted by the ratio shown in equation (1) to generate Vptat ′. Since Vptat originally has a positive temperature coefficient, Vptat ′ also has a positive temperature coefficient. The resistance names R2, R3, etc. indicate the resistance values in the equations.
[0030]
Next, in the second reference voltage source circuit, p-type transistors M4 and M5 constitute a current mirror circuit, and n-type transistors M6 and M7 having different conductivity type gates are used as input transistors of the differential amplifier. Therefore, the same current flows through the n-type transistors M6 and M7. Since a feedback loop is formed between the differential amplifier and the p-type transistor M8, as described in Patent Document 1, the source-gate voltage of the n-type transistor M6 and the n-type transistor M7 Between the source-gate voltage, there is an input offset of Vpn having a negative temperature coefficient.
[0031]
Therefore, when Vptat ′ is applied from the first voltage source circuit to the gate of the n-type transistor M6, a voltage obtained by adding Vpnat to Vptat ′ is generated between the source and gate of the n-type transistor M7. This voltage is obtained by adding Vptat ′ obtained by converting Vptat having a positive temperature coefficient by a predetermined ratio and Vpn having a negative temperature coefficient, so that a first reference voltage Vref having no temperature characteristic is obtained. The second reference voltage Tvref and the third reference voltage Svref, which are output voltages of the second voltage source circuit, are obtained by dividing the first reference voltage Vref by the resistors R4, R5, and R6. Respectively,
Vref = (R2 + R3) / R3 * Vptat + Vpn = Vptat ′ + Vpn (2)
Tvref = (R5 + R6) / (R4 + R5 + R6) * Vref (3)
Svref = R6 / (R4 + R5 + R6) * Vref (4)
It becomes.
[0032]
FIG. 3B shows the temperature characteristics of these voltages. Vptat ′ having a positive temperature coefficient from the first reference voltage source circuit and Vpn having a negative temperature coefficient from the second reference voltage source circuit are added to generate Vref which is the first reference voltage. ing. This Vref is converted by the ratio shown in equations (3) and (4) to generate the second reference voltage Tvref and the third reference voltage Svref. Since Vref originally has no temperature coefficient, neither Tvref nor Svref has a temperature coefficient.
[0033]
Next, the subtracting circuit includes operational amplifiers OP1 and OP2 and resistors R7, R8, R9, and R10. First, since the operational amplifier OP1 is used as a voltage follower, a voltage having the same potential as that of the third reference power supply Svref that is an input to the non-inverting input terminal can be obtained as an output Svref ′. In the operational amplifier OP1, a current path is formed between the output Tvptat of the operational amplifier OP2 and the third reference voltage Svref through the resistors R8, R7, and R6, and each reference voltage output from the second voltage source circuit varies. It is provided to prevent this from happening.
[0034]
Next, the operational amplifier OP2 is used as a differential amplifier. Therefore, the output Tvptat of the operational amplifier OP2 is, as is well known, by setting R7 = R9 and R8 = R10,
Tvptat = (R8 / R7) * (Svptat−Svref ′) (5)
It becomes. FIG. 3C shows the temperature characteristics of these voltages. When the temperature is lower than T1, Tvptat is equal to (5) because Svptat> Svref. When the temperature is higher than T1, Tvptat becomes 0 V because Svptat <Svref. Therefore, even if the ratio of R8 / R7 is increased and the temperature coefficient of Tvptat is increased in order to obtain a highly accurate temperature detection circuit, the voltage of Tvptat is equal to Svref ′, that is, the third reference voltage Svref. Therefore, it is possible to operate at a lower voltage than the circuit of the prior application.
[0035]
Finally, the fourth comparison circuit is composed of an operational amplifier OP3. This operational amplifier is used as a comparator. Therefore, as shown in FIG. 3D, when the temperature is lower than T, Tvref <Tvptat, so that the potential of the non-inverting input terminal is higher than that of the inverting input terminal, so that the output Tout of the comparator is High. When the temperature becomes higher than T, since Tvref> Tvptat, the potential of the inverting input terminal is higher than that of the non-inverting input terminal, so that the output Tout of the comparator becomes Low.
[0036]
By using Tout as a control signal for the semiconductor integrated circuit, the operation of the semiconductor integrated circuit can be controlled at a predetermined temperature T even at a low operating voltage. The first reference voltage Vref can also be output to the outside as an output signal of the circuit.
[0037]
FIG. 4 shows a circuit diagram of Example 2 based on the first embodiment. This embodiment is an embodiment in the block diagram of FIG. 1, and this circuit is constructed on an n-type substrate. Vptat is generated as a PTAT voltage having a positive temperature coefficient from the first voltage source circuit, and the principle of the work function difference of the gate disclosed in Patent Document 1 is applied to the first and second voltage source circuits. The voltage source circuit is adopted.
[0038]
The first voltage source circuit is composed of n-type transistors M11, M12, M13 and resistors R12, R13. The n-type transistors M11 and M12 have the same substrate and channel-doped impurity concentrations, are formed in the p-well of the n-type substrate, and the substrate potential of each transistor is equal to the source potential. The n-type transistor M11 has a high-concentration n-type gate, the n-type transistor M12 has a low-concentration n-type gate, and the ratio S = W / L of the channel width W and the channel length L is equal to each other.
[0039]
The n-type transistors M11 and M12 differing only in the impurity concentration of the gate are connected in series, the n-type transistor M11 is a constant current source with the gate connected to the source, and the n-type transistor M12 is connected to the n-type transistor M13 and a resistor. A gate potential is applied by a source follower circuit composed of R12 and R13. Vptat is output from the connection point between the gate of the n-type transistor M12 and the resistors R12 and R13, and Svptat is output from the connection point between the source of the n-type transistor M13 and the resistor R12.
[0040]
The second voltage source circuit includes a first reference voltage source circuit and a second reference voltage source circuit. The first reference voltage source circuit includes n-type transistors M1, M2, and M3 and resistors R2 and R3. The n-type transistors M1 and M2 have the same substrate and channel-doped impurity concentration, are formed in the p-well of the n-type substrate, and the substrate potential of each transistor is equal to the source potential. The n-type transistor M1 has a high-concentration n-type gate, the n-type transistor M2 has a high-concentration p-type gate, and the ratio S = W / L of the channel width W and the channel length L is equal to each other.
[0041]
The n-type transistors M1 and M2 having different gate conductivity types are connected in series, the n-type transistor M1 connects the gate and the source to become a constant current source, and the n-type transistor M2 has a resistance different from that of the n-type transistor M3. A gate potential is applied by a source follower circuit composed of R2 and R3. Vpn having a negative temperature coefficient is output from the connection point between the gate of the n-type transistor M2 and the source of the n-type transistor M3, and Vpn ′ is output from the connection point between the resistors R2 and R3.
[0042]
The transistor M2 in FIG. 4 is an n-type transistor having a high-concentration p-type gate, while the transistor M2 in FIG. 2 is an n-type transistor having a low-concentration n-type gate. However, in order to make the correspondence in both figures easier to understand, the same reference names are given. The same applies to the transistor M7.
[0043]
The second reference voltage source circuit includes p-type transistors M4, M5, and M8, n-type transistors M6 and M7, and resistors R4, R5, and R6. The n-type transistors M6 and M7 have the same substrate and channel-doped impurity concentration, are formed in the p-well of the n-type substrate, and the substrate potential of each transistor is equal to the source potential. The n-type transistor M6 has a high-concentration n-type gate, the n-type transistor M7 has a low-concentration n-type gate, and the ratio S = W / L of the channel width W and the channel length L is equal to each other.
[0044]
The n-type transistors M6 and M7 differing only in the impurity concentration of the gate are input transistors of the differential amplifier, and the p-type transistors M4 and M5 constitute a current mirror circuit. The output Vpn ′ from the first reference voltage source circuit is input to the gate of the n-type transistor M6, and the drain of the p-type transistor M8, that is, the output of this differential amplifier, is input to the gate of the n-type transistor M7. A certain first reference voltage Vref is input. The first reference voltage Vref is divided by the resistors R4, R5, and R6, the second reference voltage Tvref from the connection point between the resistors R4 and R5, and the third reference voltage Svref from the connection point between the resistors R5 and R6. Is output.
[0045]
The subtracting circuit includes operational amplifiers OP1 and OP2 and resistors R7, R8, R9, and R10. The output Svref ′ of the operational amplifier OP1 is input to the inverting input terminal of the operational amplifier OP1, and the third reference voltage Svref is input to the non-inverting input terminal. The output Svref ′ of the operational amplifier OP1 is input to the inverting input terminal of the operational amplifier OP2 through the resistor R7, and the output Tvptat of the operational amplifier OP2 is input through the resistor R8. The output Svptat from the first voltage source circuit is input to the non-inverting input terminal of the operational amplifier OP2 via the resistor R9, and is further connected to the GND power supply via the resistor R10.
[0046]
The comparison circuit is composed of an operational amplifier OP3. The second reference voltage Tvref is input to the inverting input terminal of the operational amplifier OP3, and the output Tvptat from the third subtraction circuit is input to the non-inverting input terminal. The output of the operational amplifier OP3 becomes Tout.
[0047]
Next, the operation of FIG. 4 will be described with reference to the output characteristic diagram of FIG. First, in the first voltage source circuit, an n-type transistor M11 having a gate connected to a source is used as a constant current source, and n-type transistors M11 and M12 are connected in series. Since the same current flows in these n-type transistors M11 and M12 having the same conductivity type but different gates in impurity concentration, as described in Patent Document 1, the source-gate potential of the n-type transistor M11 is The potential difference from the source-gate voltage of the n-type transistor M12 becomes a PTAT voltage having a positive temperature coefficient.
[0048]
Since the n-type transistor M11 has the gate connected to the source, there is no potential difference between the source and gate, and the source-gate voltage of the n-type transistor M12 eventually becomes the PTAT voltage. If this voltage is Vptat, Svptat, which is the output of the first voltage source circuit, is
Svptat = (R12 + R13) / R13 * Vptat (6)
It becomes. The temperature characteristics of these voltages are shown in FIG. Vptat is converted by the ratio shown in equation (6) to generate Svptat. Since Vptat originally has a positive temperature coefficient, Svptat also has a positive temperature coefficient. This Svptat does not need to have a temperature coefficient as large as Tvptat2 shown in FIG.
[0049]
Next, the second voltage source circuit will be described. First, in the first reference voltage source circuit, an n-type transistor M1 having a gate connected to a source is used as a constant current source, and n-type transistors M1 and M2 are connected in series. Since the same current flows through the n-type transistors M1 and M2 having different gate conductivity types, as described in JP-A-2001-284464, the source-gate potential of the n-type transistor M1 and the n-type transistor M2 The potential difference from the source-gate voltage becomes a PTAT voltage having a negative temperature coefficient. Since the n-type transistor M1 has the gate connected to the source, there is no potential difference between the source and the gate, and the source-gate voltage of the n-type transistor M2 eventually becomes the PTAT voltage.
[0050]
When this PTAT voltage is Vpn, Vpn ′ which is the output of the first reference voltage source circuit is Vpn ′ = R3 / (R2 + R3) * Vpn (7)
It becomes. Vpn is converted by the ratio shown in Equation (7) to generate Vpn ′. Since Vpn has a negative temperature coefficient, Vpn ′ also has a negative temperature coefficient.
[0051]
Next, in the second reference voltage source circuit, p-type transistors M4 and M5 constitute a current mirror circuit, and n-type transistors M6 and M7 having gates with different impurity concentrations are used as input transistors of the differential amplifier. Therefore, the same current flows through the n-type transistors M6 and M7. Further, since a feedback loop is formed between the differential amplifier and the p-type transistor M8, as described in Japanese Patent Laid-Open No. 2001-284464, the source-gate voltage of the n-type transistor M6 and n An input offset of Vptat having a positive temperature coefficient is present between the source-gate voltage of the type transistor M7.
[0052]
Therefore, when Vpn ′ is applied from the first reference voltage source circuit to the gate of the n-type transistor M6, a voltage obtained by adding Vptat to Vpn ′ is generated between the source and gate of the n-type transistor M7. This voltage is the first reference voltage Vref having no temperature characteristics because Vpn ′ obtained by converting Vpn having a negative temperature coefficient by a predetermined ratio and Vptat having a positive temperature coefficient are added. Further, the second reference voltage Tvref and the third reference voltage Svref, which are output voltages of the second voltage source circuit, are obtained by dividing the first reference voltage Vref by the resistors R4, R5, and R6. Respectively,
Vref = R3 / (R2 + R3) * Vpn + Vptat = Vpn ′ + Vptat (8)
Tvref = (R5 + R6) / (R4 + R5 + R6) * Vref (3)
Svref = R6 / (R4 + R5 + R6) * Vref (4)
It becomes.
[0053]
FIG. 5B shows the temperature characteristics of these voltages. Vpnat having a negative temperature coefficient from the first reference voltage source circuit and Vptat having a positive temperature coefficient from the second voltage source circuit are added to generate Vref which is the first reference voltage. . This Vref is converted by the ratio shown in the equations (3) and (4) to generate the second reference voltage Tvref and the third reference voltage Svref. Since Vref originally has no temperature coefficient, neither Tvref nor Svref has a temperature coefficient.
[0054]
Next, the subtraction circuit includes operational amplifiers OP1 and OP2 and resistors R7, R8, R9, and R10. First, since the operational amplifier OP1 is used as a voltage follower, a voltage having the same potential as that of the third reference power supply Svref that is an input to the non-inverting input terminal can be obtained as an output Svref ′. The operational amplifier OP1 has a current path between the output Tvptat of the operational amplifier OP2 and the third reference voltage Svref through the resistor R8, the resistor R7, and the resistor R6, and each reference voltage output from the second voltage source circuit varies. It is provided to prevent this from happening.
[0055]
Next, the operational amplifier OP2 is used as a differential amplifier. Therefore, the output Tvptat of the operational amplifier OP2 is, as is well known, by setting R7 = R9 and R8 = R10, Tvptat becomes
Tvptat = (R8 / R7) * (Svptat−Svref ′) (5)
It becomes. FIG. 5C shows the temperature characteristics of these voltages. When the temperature is lower than T1, Tvptat is 0V because Svptat <Svref, but when the temperature is higher than T1, Svptat> Svref, so the potential of equation (5) is output. At this time, the ratio of the temperature coefficient of Tvptat to Vptat is calculated from the equations (6) and (5):
Tvptat temperature coefficient ratio = (R12 + R13) / R13 * R8 / R7 (9)
It becomes.
[0056]
In order to make the value of equation (9) the same as (R1 + R2 + R5) / R5 which is the temperature coefficient ratio of Tvptat in the prior application circuit shown in FIG. 19, resistors R12, R13 and resistors R7, R8 It can be easily obtained by adjusting the resistance ratio. For example, when the temperature coefficient ratio of Tvptat generated by the first voltage source circuit in the circuit of FIG. 19 is 50, in this circuit, the temperature coefficient ratio generated by the first voltage source circuit (= (R12 + R13) / R13). ) Is set to “10” and the temperature coefficient ratio (= R8 / R7) generated by the third subtracting circuit is set to 5, the temperature coefficient ratio of Tvptat is “50”, which is the same as that of the prior application circuit. It is done. Therefore, it is not necessary to generate Tvptat having a large temperature coefficient ratio only by the first voltage source circuit as in the circuit of the prior application.
[0057]
Finally, the comparison circuit is composed of an operational amplifier OP3. This operational amplifier is used as a comparator. Therefore, as shown in FIG. 5D, when the temperature is lower than T, Tvref> Tvptat, so that the potential of the inverting input terminal is higher than that of the non-inverting input terminal, so the output Tout of the comparator is Low. When the temperature becomes higher than T, since Tvref <Tvptat, the potential at the non-inverting input terminal is higher than that at the inverting input terminal, so that the output Tout of the comparator becomes High. If this Tout is used as a control signal for the semiconductor integrated circuit, the operation of the semiconductor integrated circuit can be controlled at a predetermined temperature T.
[0058]
In the first and second embodiments, as the first voltage source for outputting the PTAT voltage, a voltage source circuit applying the principle of the diode connection of the NPN transistor and the work function difference of the gate is used. It goes without saying that the circuit is not limited to these circuits as long as the PTAT voltage can be generated. Similarly, as the second voltage source for outputting the reference voltage, a reference voltage circuit applying the principle of the work function difference of the gate is used. However, a band gap reference circuit or the like is used as the second voltage source circuit. Also good.
[0059]
(Embodiment 2)
FIG. 6 is a schematic block diagram showing Embodiment 2 of the present invention. As shown in FIG. 6, a PTAT voltage (not shown) having a positive temperature coefficient in proportion to the absolute temperature is generated, and this PTAT voltage is a voltage having a positive temperature coefficient obtained by a resistance dividing circuit. And a first voltage source circuit for generating Svptat and a voltage having a negative temperature coefficient in proportion to the absolute temperature, and a value obtained by converting Vptat by a predetermined ratio to the voltage having the negative temperature coefficient. By adding, a second voltage source circuit that generates a first reference voltage Vref, a second reference voltage Tvref, and a third reference voltage Svref that do not have a temperature coefficient, and an output from the first voltage source circuit A subtracting circuit that differentially amplifies Svptat and the third reference voltage Svref and outputs the result as Tvptat, and a comparison circuit that compares Tvptat and the second reference voltage Tvref and outputs the comparison result Tout. ing.
[0060]
When the first voltage source circuit outputs a voltage having a negative temperature coefficient, the voltage generated inside the second voltage source circuit has a positive temperature coefficient. For these first and second voltage source circuits, voltage source circuits applying the principle of the work function difference of the gate described in Patent Document 1 are adopted.
[0061]
FIG. 7 shows a circuit diagram of Example 1 based on the second embodiment, and this circuit is constructed on an n-type substrate. The first voltage source circuit includes n-type transistors M1, M2, and M3 and resistors R1, R2, and R3. The n-type transistors M1 and M2 have the same substrate and channel-doped impurity concentration, are formed in the p-well of the n-type substrate, and the substrate potential of each transistor is equal to the source potential. The n-type transistor M1 has a high-concentration n-type gate, the n-type transistor M2 has a low-concentration n-type gate, and the ratio S = W / L of the channel width W and the channel length L is equal to each other.
[0062]
The n-type transistors M1 and M2 differing only in the impurity concentration of the gate are connected in series, the n-type transistor M1 serves as a constant current source with the gate connected to the source, and the n-type transistor M2 includes the n-type transistor M3 and the resistor R1. A gate potential is applied by a source follower circuit including R2, R3. Vptat is output from the connection point between the gate of the n-type transistor M2 and the resistors R2 and R3, Vptat 'is output from the connection point between the resistors R1 and R2, and Svptat is output from the connection point between the source of the transistor M3 and the resistor R1.
[0063]
The second voltage source circuit includes p-type transistors M4, M5, and M8, n-type transistors M6 and M7, and resistors R4, R5, and R6. The n-type transistors M6 and M7 have the same substrate and channel-doped impurity concentration, are formed in the p-well of the n-type substrate, and the substrate potential of each transistor is equal to the source potential. The n-type transistor M6 has a high-concentration n-type gate, the n-type transistor M7 has a high-concentration p-type gate, and the ratio S = W / L of the channel width W and the channel length L is equal to each other.
[0064]
The n-type transistors M6 and M7 differing only in the gate conductivity type are input transistors of the differential amplifier, and the p-type transistors M4 and M5 constitute a current mirror circuit. The output Vptat 'from the first voltage source circuit is input to the gate of the n-type transistor M6, and the drain of the p-type transistor M8, that is, the output of this differential amplifier, is input to the gate of the n-type transistor M7. The first reference voltage Vref is input. The first reference voltage Vref is divided by the resistors R4, R5, and R6, the second reference voltage Tvref from the connection point between the resistors R4 and R5, and the third reference voltage Svref from the connection point between the resistors R5 and R6. Is output.
[0065]
The subtracting circuit includes operational amplifiers OP1 and OP2 and resistors R7, R8, R9, and R10. The output Svref ′ of the operational amplifier OP1 is input to the inverting input terminal of the operational amplifier OP1, and the second reference voltage Svref is input to the non-inverting input terminal. Further, the output Svref ′ of the operational amplifier OP1 is input to the inverting input terminal of the operational amplifier OP2 through the resistor R7, and the output Tvptat of the operational amplifier OP2 is input through the resistor R8. The output Svptat from the first voltage source circuit is input to the non-inverting input terminal of the operational amplifier OP2 via the resistor R9, and is further connected to the GND power supply via the resistor R10.
[0066]
The comparison circuit is composed of an operational amplifier OP3. The second reference voltage Tvref is input to the inverting input terminal of the operational amplifier OP3, and the output Tvptat from the subtraction circuit is input to the non-inverting input terminal. The output of the operational amplifier OP3 becomes Tout.
[0067]
Next, the operation of the circuit of FIG. 7 will be described with reference to the temperature characteristic diagram of FIG. First, in the first voltage source circuit, an n-type transistor M1 having a gate connected to a source is used as a constant current source, and the n-type transistors M1 and M2 are connected in series. Since the same current flows in these n-type transistors M1 and M2 having the same conductivity type but different gates only in impurity concentration, as described in Patent Document 1, the source-gate potential of the n-type transistor M1 is The potential difference from the source-gate voltage of the n-type transistor M2 becomes a PTAT voltage having a positive temperature coefficient. Since the source and gate of the n-type transistor M1 are connected, there is no potential difference between the source and gate, and the source-gate voltage of the n-type transistor M2 eventually becomes the PTAT voltage. Assuming that this voltage is Vptat, Vptat 'and Svptat which are the outputs of the first voltage source circuit are
Vptat '= (R2 + R3) / R3 * Vptat (1)
Svptat = (R1 + R2 + R3) / R3 * Vptat (10)
It becomes.
[0068]
The temperature characteristics of these voltages are shown in FIG. Vptat is converted by the ratio shown in equations (1) and (10) to generate Vptat 'and Svptat. Since Vptat has a positive temperature coefficient, these also have a positive temperature coefficient. This Svptat does not need to have a temperature coefficient as large as Tvptat2 shown in FIG.
[0069]
Next, in the second voltage source circuit, p-type transistors M4 and M5 constitute a current mirror circuit, and n-type transistors M6 and M7 having different conductivity type gates are used as input transistors of the differential amplifier. Therefore, the same current flows through the n-type transistors M6 and M7. Since a feedback loop is formed between the differential amplifier and the p-type transistor M8, as described in Patent Document 1, the source-gate voltage of the n-type transistor M6 and the n-type transistor M7 It has an input offset of Vpn having a negative temperature coefficient between the source-gate voltage.
[0070]
Therefore, when Vptat ′ is applied from the first voltage source circuit to the gate of the n-type transistor M6, a voltage obtained by adding Vpnat to Vptat ′ is generated between the source and gate of the n-type transistor M7. This voltage is the first reference voltage Vref having no temperature characteristics because Vptat ′ obtained by converting Vptat having a positive temperature coefficient by a predetermined ratio and Vpn having a negative temperature coefficient are added. Further, the second reference voltage Tvref and the third reference voltage Svref, which are output voltages of the second voltage source circuit, are obtained by dividing the first reference voltage Vref by the resistors R4, R5, and R6. Respectively,
Vref = (R2 + R3) / R3 * Vptat + Vpn = Vptat ′ + Vpn (2)
Tvref = (R5 + R6) / (R4 + R5 + R6) * Vref (3)
Svref = R6 / (R4 + R5 + R6) * Vref (4)
become.
[0071]
FIG. 8B shows these temperature characteristics. Vptat having a positive temperature coefficient from the first voltage source circuit and Vpn having a negative temperature coefficient from the second voltage source circuit are added to generate Vref as the first reference voltage. This Vref is converted by the ratio shown in equations (3) and (4) to generate the second reference voltage Tvref and the third reference voltage Svref. Since Vref originally has no temperature coefficient, neither Tvref nor Svref has a temperature coefficient.
[0072]
Next, the subtraction circuit includes operational amplifiers OP1 and OP2 and resistors R7, R8, R9, and R10. First, since the operational amplifier OP1 is used as a voltage follower, a voltage having the same potential as that of the third reference power supply Svref that is an input to the non-inverting input terminal can be obtained as an output Svref ′. The operational amplifier OP1 has a current path between the output Tvptat of the operational amplifier OP2 and the third reference voltage Svref through the resistor R8, the resistor R7, and the resistor R6, and each reference voltage output from the second voltage source circuit varies. It is provided to prevent this from happening.
[0073]
Next, the operational amplifier OP2 is used as a differential amplifier. Therefore, as is well known, the output Tvptat of this operational amplifier OP1 is given by the following equation by setting R7 = R9 and R8 = R10.
Tvptat = (R8 / R7) * (Svptat−Svref ′) (5)
[0074]
FIG. 8C shows the temperature characteristics of these voltages. When the temperature is lower than T1, since Svptat <Svref, Tvptat is 0 V. However, when the temperature is higher than T1, since Svptat> Svref, the potential of the equation (5) is output. At this time, the ratio of the temperature coefficient of Tvptat to Vptat is expressed by the equations (10) and (5):
Tvptat temperature coefficient ratio = (R1 + R2 + R3) / R3 * R8 / R7 (11)
It becomes. In order to make the value of the equation (11) equal to (R1 + R2 + R5) / R5 which is the temperature coefficient ratio of Tvptat in the prior application circuit shown in FIG. 19, resistors R1 to R3 and resistors R7, R8 It can be easily obtained by adjusting the resistance ratio.
[0075]
For example, when the temperature coefficient ratio of Tvptat generated by the first voltage source circuit in the circuit of the prior application of FIG. 19 is “50”, in this circuit, the temperature coefficient ratio generated by the first voltage source circuit (= If (R1 + R2 + R3) / R3) is set to “10” and the temperature coefficient ratio (= R8 / R7) generated by the third subtracting circuit is set to “5”, the temperature coefficient ratio of Tvptat is A similar “50” is obtained. Therefore, it is not necessary to generate Tvptat having a large temperature coefficient ratio only by the first voltage source circuit as in the circuit of the prior application.
[0076]
Finally, the comparison circuit is composed of an operational amplifier OP3. This operational amplifier is used as a comparator. Therefore, as shown in FIG. 8D, when the temperature is lower than T, since Tvref> Tvptat, the potential of the inverting input terminal is higher than that of the non-inverting input terminal, so the output Tout of the comparator is Low. When the temperature becomes higher than T, since Tvref <Tvptat, the potential at the non-inverting input terminal is higher than that at the inverting input terminal, so that the output Tout of the comparator becomes High. If this Tout is used as a control signal for the semiconductor integrated circuit, the operation of the semiconductor integrated circuit can be controlled at a predetermined temperature T.
[0077]
FIG. 9 shows a circuit diagram of Example 2 based on Embodiment 2, and this circuit is constructed on an n-type substrate. The first voltage source circuit includes n-type transistors M1, M2, and M3 and resistors R1, R2, and R3. The n-type transistors M1 and M2 have the same substrate and channel-doped impurity concentration, are formed in the p-well of the n-type substrate, and the substrate potential of each transistor is equal to the source potential. The n-type transistor M1 has a high-concentration n-type gate, the n-type transistor M2 has a low-concentration n-type gate, and the ratio S = W / L of the channel width W and the channel length L is equal to each other.
[0078]
The n-type transistors M1 and M2 differing only in the impurity concentration of the gate are connected in series, the n-type transistor M1 serves as a constant current source with the gate connected to the source, and the n-type transistor M2 includes the n-type transistor M3 and the resistor R1. A gate potential is applied by a source follower circuit including R2, R3. Vptat is output from the connection point between the gate of the n-type transistor M2 and the resistors R1 and R2, Vptat 'is output from the connection point between the resistors R1 and R2, and Svptat is output from the connection point between the source of the transistor M3 and the resistor R1.
[0079]
The second voltage source circuit includes p-type transistors M4, M5, and M8, n-type transistors M6 and M7, and resistors R4, R5, and R6. The n-type transistors M6 and M7 have the same substrate and channel-doped impurity concentration, are formed in the p-well of the n-type substrate, and the substrate potential of each transistor is equal to the source potential. The n-type transistor M6 has a high-concentration n-type gate, the n-type transistor M7 has a high-concentration p-type gate, and the ratio S = W / L of the channel width W and the channel length L is equal to each other.
[0080]
The n-type transistors M6 and M7 differing only in the gate conductivity type are input transistors of the differential amplifier, and the p-type transistors M4 and M5 constitute a current mirror circuit. The output Vptat 'from the first voltage source circuit is input to the gate of the n-type transistor M6, and the drain of the p-type transistor M8, that is, the output of this differential amplifier, is input to the gate of the n-type transistor M7. The first reference voltage Vref is input. The first reference voltage Vref is divided by the resistors R4, R5, and R6, the second reference voltage Tvref from the connection point of the resistors R4 and R5, and the third reference voltage Svref from the connection point of the resistors R5 and R6. Are output respectively.
[0081]
The subtracting circuit includes an operational amplifier OP2 and resistors R7, R8, R9, and R10. The third reference voltage Svref is input to the inverting input terminal of the operational amplifier OP2 through the resistor R7, and the output Tvptat of the OP2 is input through the resistor R8. The output Svptat from the first voltage source circuit is input to the non-inverting input terminal of the operational amplifier OP2 via the resistor R9, and is further connected to the GND power supply via the resistor R10.
[0082]
The comparison circuit is composed of an operational amplifier OP3. The second reference voltage Tvref is input to the inverting input terminal of the operational amplifier OP3, and the output Tvptat from the third subtraction circuit is input to the non-inverting input terminal. The output of the operational amplifier OP2 becomes Tout.
[0083]
Next, the operation of the circuit of FIG. 9 will be described. First, since the first voltage source circuit has the same configuration as that in FIG. 7, Vptat, which is a PTAT voltage having a positive temperature characteristic, is output between the source and gate of the n-type transistor M2. Further, Vptat ′ and Svptat are converted by resistors R1, R2 and R3, respectively, and are given by equations (1) and (10), respectively. As shown in FIG. 8 (a), these have a positive temperature coefficient.
[0084]
Next, since the second voltage source circuit has the same configuration as that shown in FIG. 7, it has a negative temperature coefficient between the source-gate voltage of the n-type transistor M6 and the source-gate voltage of the n-type transistor M7. Since Vptat ′ is applied from the first voltage source circuit to the gate of the n-type transistor M6 with an input offset of Vpn, the equation (2) is shown between the source and gate of the n-type transistor M7. Thus, the first reference voltage Vref obtained by adding Vpn to Vptat ′ is generated. In addition, the second reference voltage Tvref and the third reference voltage Svref are obtained by dividing the first reference voltage Vref by the resistors R4, R5, and R6, and these are expressed by the equations (3) and (4), respectively. It becomes the indicated voltage. FIG. 8B shows their temperature characteristics.
[0085]
Next, the subtracting circuit is composed of an operational amplifier OP1 and resistors R7, R8, R9, and R10. This operational amplifier is used as a differential amplifier. Therefore, the output Tvptat of OP1 is, as is well known, by setting R7 = R9 and R8 = R10.
Tvptat = (R8 / R7) * (Svptat−Svref) (5)
It becomes. FIG. 8C shows these temperature characteristics. When the temperature is lower than T1, since Svptat <Svref, Tvptat is 0V, but when the temperature is higher than T1, the voltage of equation (5) is output. At this time, the ratio of the temperature coefficient of Tvptat to Vptat is expressed by the equations (10) and (5):
Tvptat temperature coefficient ratio = (R1 + R2 + R3) / R3 * R8 / R7 (11)
It becomes. In order to make the value of the equation (11) equal to (R1 + R2 + R5) / R5 which is the temperature coefficient ratio of Tvptat in the prior application circuit shown in FIG. 19, resistors R1 to R3 and resistors R7, 8 It can be easily obtained by adjusting the resistance ratio.
[0086]
For example, when the temperature coefficient ratio of Tvptat generated by the first voltage source circuit in the circuit of the prior application of FIG. 19 is “50”, in this circuit, the temperature coefficient ratio generated by the first voltage source circuit (= If (R1 + R2 + R3) / R3) is set to “10” and the temperature coefficient ratio (= R8 / R5) generated by the third subtracting circuit is set to “5”, the same “50” is set as the temperature coefficient ratio of Tvptat. can get. Therefore, it is not necessary to generate Tvptat having a large temperature coefficient ratio only by the first voltage source circuit as in the circuit of the prior application.
[0087]
Also, unlike the embodiment of FIG. 7, a current path is created through resistors R8, R7, R6 between Tvptat and the third reference power source Svref, and each reference voltage output by the second voltage source circuit is Since the output cannot be performed accurately, the resistance values of these resistors R7 to R10 must be sufficiently larger than the resistor R6 of the second voltage source circuit in order to reduce the influence of the current path.
[0088]
Finally, the comparison circuit is composed of an operational amplifier OP3. This operational amplifier is used as a comparator. Therefore, as shown in FIG. 8D, when the temperature is lower than T, since Tvref> Tvptat, the potential of the inverting input terminal is higher than that of the non-inverting input terminal, so the output Tout of the comparator is Low. When the temperature becomes higher than T, since Tvref <Tvptat, the potential at the non-inverting input terminal is higher than that at the inverting input terminal, so that the output Tout of the comparator becomes High. If this Tout is used as a control signal for the semiconductor integrated circuit, the operation of the semiconductor integrated circuit can be controlled at a predetermined temperature T.
[0089]
FIG. 10 shows a comparison waveform of the circuit of each example according to the first and second embodiments and the circuit according to the prior application. As shown in FIG. 13, in order to construct a highly accurate temperature detection circuit with the circuit of the prior application, it is necessary to convert the temperature coefficient of Tvptat into a large value with the first voltage source circuit. Therefore, Tvptat becomes higher on the high temperature side, which greatly affects the operating voltage of the circuit.
[0090]
However, in the present invention, the first voltage source circuit does not convert it to a very large value and outputs it as Svptat, and this Svptat and the third reference voltage Svref are subtracted and amplified by the third subtraction circuit. Tvptat is generated. Therefore, when the temperature coefficient of Tvptat is positive, the output voltage shifts to the lower side while the Tvptat has the same temperature coefficient as indicated by an arrow, so that the operating voltage can be lowered. Even when the temperature coefficient of Tvptat is negative, the output voltage is similarly shifted to a lower side, so that the operating voltage can be lowered.
[0091]
(Embodiment 3)
FIG. 11 is a schematic block diagram showing Embodiment 3 of the present invention. In FIG. 11, the difference from FIG. 1, which is the first embodiment, is that two subtraction circuits and a comparison circuit are provided, and reference voltages Svref1 and Svref2 are respectively supplied from the second voltage source circuit. The comparison results Tout1 and Tout2 can be output at different temperatures.
[0092]
FIG. 12 shows a circuit diagram of Example 1 based on Embodiment 3, which is different from FIG. 2 of Example 1 based on Embodiment 1 in the first subtraction circuit and the first comparison circuit. (Corresponding to the subtraction circuit and comparison circuit in FIG. 2), a second subtraction circuit, and a second comparison circuit. Then, the resistor R5 in FIG. 2 is divided into R5a and R5b in FIG. 12, and the reference voltage Scerf1 is extracted from the connection point between the resistors R6 and R5b, and the reference voltage Scerf2 is extracted from the connection point between the resistors R5a and R5b. Are supplied to the operational amplifier OP1 of the first subtraction circuit and the operational amplifier OP11 of the second subtraction circuit.
[0093]
Next, the operation of the circuit of FIG. 12 will be described using the temperature characteristic diagram of FIG. First, since the first voltage source circuit uses a diode connection of an NPN transistor as in FIG. 2, as shown in FIG. 13A, Svptat that is a PTAT voltage having a negative temperature coefficient is output. .
[0094]
Next, also in the second voltage source circuit, similarly to the circuit of FIG. 2, when Vptat ′ is applied from the first voltage source circuit to the gate of the n-type transistor M6, the distance between the source and gate of the n-type transistor M7 is increased. Generates a voltage obtained by adding Vpn to Vptat ′. This voltage is the first reference voltage Vref having no temperature characteristics because Vptat ′ obtained by converting Vptat having a positive temperature coefficient by a predetermined ratio and Vpn having a negative temperature coefficient are added. Further, the reference voltage Tvref, which is the output voltage of the second voltage source circuit, and the third reference voltages Svref1 and Svref2 are obtained by dividing the first reference voltage Vref by the resistors R4, R5a, R5b, and R6. These are as follows.
[0095]
Vref = (R2 + R3) / R3 * Vptat + Vpn = Vptat ′ + Vpn (2)
Tvref = (R5 + R6) / (R4 + R5 + R6) * Vref (3)
Svref1 = R7 / (R4 + R5a + R5b + R6) * Vref (4)
Svref2 = (R5b + R6) / (R4 + R5a + R5b + R6) * Vref (5)
These signals are shown in FIG.
[0096]
Next, the operation of the first subtracting circuit is the same as that of FIG. 2 only by replacing the reference voltage Sverf in FIG. 2 with Svref1. Therefore, the output Tvptat1 of the operational amplifier OP2 is
Tvptat1 = (R9 / R8) * (Svptat−Svref1 ′) (6)
The temperature characteristics are shown in FIG.
[0097]
When the temperature is lower than T1, Tvptat1 is equal to Equation (6) because Svptat> Svref1, and when the temperature is higher than T1, Svptat <Svref1 is 0V. Therefore, to obtain a highly accurate temperature detection circuit, even if the ratio of R9 / R8 is increased and the temperature coefficient of Tvptat1 is increased, the voltage of Tvptat1 is reduced by Svref1 ′, that is, by the reference voltage Svref1. Therefore, it is possible to operate at a lower voltage than that of the previous application.
[0098]
The same applies to the second subtraction circuit. The output Tvptat2 of the operational amplifier OP11 is
Tvptat2 = (R19 / R18) * (Svptat−Svref2 ′) (7)
FIG. 13 (d) shows the temperature characteristics. In this case as well, the voltage of Tvptat2 is lower by Svref2 ′, that is, by the reference voltage Svref2, and can operate at a lower voltage than that of the previous application.
[0099]
Finally, as shown in FIG. 13E, the first comparator circuit is Tvref <Tvptat1 when the temperature is lower than T1, so the output Tout1 of the comparator is High, and when the temperature is higher than T1, the output of the comparator Tout1 becomes Low. Further, in the second comparison circuit, Tvref <Tvptat2 when the temperature is lower than T2, the output Tout2 of the comparator OP13 is High, and Tvref> Tvptat2 when the temperature is higher than T2, and the output Tout2 of the comparator OP13 is Low. . If these Tout1 and Tout2 are used as control signals for the semiconductor integrated circuit, the operation of the semiconductor integrated circuit can be controlled at predetermined temperatures T1 and T2. In this embodiment, the circuit composed of the subtraction circuit and the comparison circuit is two systems, but more circuits can be provided.
[0100]
(Embodiment 4)
FIG. 14 is a schematic block diagram showing Embodiment 4 of the present invention. FIG. 14 differs from FIG. 6 which is the second embodiment in that two subtraction circuits and comparison circuits are provided, and reference voltages Svref1 and Svref2 are respectively supplied from the second voltage source circuit. The comparison results Tout1 and Tout2 can be output at different temperatures.
[0101]
FIG. 15 shows a circuit diagram of Example 1 based on the third embodiment. This circuit diagram is different from FIG. 7 of Example 1 based on the second embodiment in that the first subtracting circuit and the first comparing circuit are shown. (Corresponding to the subtraction circuit and comparison circuit in FIG. 7), a second subtraction circuit, and a second comparison circuit. Then, the resistor R5 in FIG. 2 is divided into R5a and R5b in FIG. 12, and the reference voltage Scerf1 is extracted from the connection point between the resistors R6 and R5b, and the reference voltage Scerf2 is extracted from the connection point between the resistors R5a and R5b. Are supplied to the operational amplifier OP1 of the first subtraction circuit and the operational amplifier OP11 of the second subtraction circuit.
[0102]
Next, the operation of the circuit of FIG. 15 will be described with reference to the temperature characteristic diagram of FIG. First, in the first voltage source circuit, similarly to the case of FIG. 7, the source-gate voltage of the n-type transistor M2 is a PTAT voltage having a positive temperature coefficient. The source circuit outputs Vptat 'and Svptat are
Vptat '= (R2 + R3) / R3 * Vptat (1)
Svptat = (R1 + R2 + R3) / R3 * Vptat (10)
It becomes.
[0103]
The temperature characteristics of these voltages are shown in FIG. Vptat is converted by the ratio shown in equations (1) and (10) to generate Vptat 'and Svptat. Since Vptat originally has a positive temperature coefficient, these also have a positive temperature coefficient. This Svptat does not need to have a temperature coefficient as large as Tvptat2 shown in FIG.
[0104]
Next, also in the second voltage source circuit, when Vptat ′ is applied from the first voltage source circuit to the gate of the n-type transistor M6, similarly to the circuit of FIG. Generates a voltage obtained by adding Vpn to Vptat ′. This voltage is the first reference voltage Vref having no temperature characteristics because Vptat ′ obtained by converting Vptat having a positive temperature coefficient by a predetermined ratio and Vpn having a negative temperature coefficient are added. The reference voltage Tvref, which is the output voltage of the second voltage source circuit, and the third and fourth reference voltages Svref1 and Svref2 are obtained by dividing the first reference voltage Vref by resistors R4, R5a, R5b, and R6. Therefore, these are as follows.
[0105]
Vref = (R2 + R3) / R3 * Vptat + Vpn = Vptat ′ + Vpn (2)
Tvref = (R5 + R6) / (R4 + R5 + R6) * Vref (3)
Svref1 = R7 / (R4 + R5a + R5b + R6) * Vref (4)
Svref2 = (R5b + R6) / (R4 + R5a + R5b + R6) * Vref (5)
These signals are shown in FIG.
[0106]
Next, the operation of the first subtracting circuit is the same as that of FIG. 7 only by replacing the reference voltage Sverf in FIG. 7 with Svref1. Therefore, the output Tvptat1 of the operational amplifier OP2 is
Tvptat1 = (R9 / R8) * (Svptat−Svref1 ′) (6)
FIG. 16C shows the temperature characteristics.
[0107]
When the temperature is lower than T1, since Svptat <Svref1, Tvptat is 0 V. However, when the temperature is higher than T1, since Svptat> Svref1, the potential of equation (6) is output. At this time, the ratio of the temperature coefficient of Tvptat1 to Vptat is expressed by the equations (8) and (6):
Temperature coefficient ratio of Tvptat1 = (R1 + R2 + R3) / R3 * R8 / R7 (9)
It becomes. In order to make the value of the equation (9) the same as (R1 + R2 + R5) / R5 which is the temperature coefficient ratio of Tvptat in the circuit shown in FIG. 19, the resistance ratio of the resistors R1 to R3 and the resistors R7 and R8 If it is adjusted, it can be easily obtained.
[0108]
For example, when the temperature coefficient ratio of Tvptat1 generated by the first voltage source circuit in the circuit of FIG. 19 is “50”, in this circuit, the temperature coefficient ratio generated by the first voltage source circuit (= (R1 + R2 + R3) / R3) is set to “10” and the temperature coefficient ratio (= R8 / R7) generated by the third subtracting circuit is set to “5”, the temperature coefficient ratio of Tvptat1 is set to “ 50 "is obtained. Therefore, it is not necessary to generate Tvptat having a large temperature coefficient ratio only by the first voltage source circuit as in the circuit of the prior application.
[0109]
The same applies to the second subtraction circuit. The output Tvptat2 of the operational amplifier OP11 is
Tvptat2 = (R19 / R18) * (Svptat−Svref2 ′) (7)
FIG. 13 (d) shows the temperature characteristics.
[0110]
When the temperature is lower than T2, since Svptat <Svref2, Tvptat2 is 0 V. However, when the temperature is higher than T1, since Svptat> Svref2, the potential of equation (7) is output. At this time, the ratio of the temperature coefficient of Tvptat2 to Vptat is expressed by the equations (8) and (7):
Tvptat2 temperature coefficient ratio = (R1 + R2 + R3) / R3 * R18 / R17 (15)
It becomes. In order to make the value of the equation (15) equal to (R1 + R2 + R5) / R5 which is the temperature coefficient ratio of Tvptat in the circuit shown in FIG. 19, the resistance ratio of the resistors R1 to R3 and the resistors R17 and R18 If it is adjusted, it can be easily obtained.
[0111]
For example, when the temperature coefficient ratio of Tvptat2 generated by the first voltage source circuit in the circuit of FIG. 19 is 50, in this circuit, the temperature coefficient ratio generated by the first voltage source circuit (= (R1 + R2 + R3) / R3 ) Is set to 10 and the temperature coefficient ratio (= R18 / R17) generated by the third subtracting circuit is set to “5”, the temperature coefficient ratio of Tvptat2 is “50”, which is the same as that of the prior application circuit. It is done. Therefore, it is not necessary to generate Tvptat having a large temperature coefficient ratio only by the first voltage source circuit as in the circuit of the prior application.
[0112]
Finally, as shown in FIG. 16 (e), the first comparator circuit is Tvref <Tvptat1 when the temperature is lower than T1, so the output Tout1 of the comparator is High, and when the temperature is higher than T1, the output of the comparator Tout1 becomes Low. Further, in the second comparison circuit, Tvref <Tvptat2 when the temperature is lower than T2, the output Tout2 of the comparator OP13 is High, and Tvref> Tvptat2 when the temperature is higher than T2, and the output Tout2 of the comparator OP13 is Low. . If these Tout1 and Tout2 are used as control signals for the semiconductor integrated circuit, the operation of the semiconductor integrated circuit can be controlled at predetermined temperatures T1 and T2.
[0113]
FIG. 17 shows a comparison waveform between the third embodiment and the prior application circuit. As shown in FIG. 23, in order to construct a highly accurate temperature detection circuit with the circuit of the prior application, it is necessary to convert the temperature coefficient of Tvptat into a large value with the first voltage source circuit. Therefore, Tvptat becomes higher on the high temperature side, which greatly affects the operating voltage of the circuit. However, in the present invention, the output Svptat from the first voltage source circuit and the third reference voltages Svref1 and Svref2 are subtracted and amplified by the first and second subtraction circuits to generate Tvptat1 and Tvptat2. I am letting. Therefore, Tvptat1 and Tvptat2 can be lowered by the potential of Svref1 and Svref2, respectively, so that the output voltage shifts to the lower side while maintaining the same temperature coefficient as Tvptat of the earlier application circuit, so that the operating voltage is lowered. Can do.
[0114]
FIG. 18 shows a comparison waveform between the fourth embodiment and the prior application circuit. Similarly, in the case of the fourth embodiment, the first voltage source circuit outputs it as Svptat without converting it to a very large value, and this Svptat and the third reference voltages Svref1 and Svref2 are output as the first and second reference voltages. The subtracting circuit 2 subtracts and amplifies the signals to generate Tvptat1 and Tvptat2. Therefore, the output voltage is shifted to the lower side while the temperature coefficients of Tvptat1 and Tvptat2 have the same temperature coefficient as that of the circuit of the prior application, so that the operating voltage can be lowered.
[0115]
【The invention's effect】
As described above, according to the present invention, before the voltage having the temperature coefficient from the first voltage source circuit is compared with the reference voltage by the comparison circuit, the subtraction circuit outputs the voltage from the first voltage source circuit. Since the reference voltage is subtracted from the voltage, a temperature detection circuit capable of high-precision and low-voltage operation can be obtained. In addition, since each circuit uses a circuit that applies the principle of work function difference of the gate, the PTAT voltage and the reference voltage can be generated with high precision up to the operating limit of the semiconductor integrated circuit, enabling higher temperature operation. Thus, it is possible to obtain a temperature detection circuit capable of high-precision and low-voltage operation.
[0116]
In addition, by providing two systems including a subtraction circuit and a comparison circuit and supplying different reference voltages to the respective circuits, two different temperatures can be detected with high accuracy by low voltage operation.
[Brief description of the drawings]
FIG. 1 is a schematic block diagram showing a first embodiment of the present invention.
FIG. 2 is a circuit diagram showing Example 1 in Embodiment 1 of the present invention.
3 is a graph showing temperature characteristics of various signals in the circuit diagram of FIG.
FIG. 4 is a circuit diagram showing Example 2 in Embodiment 1 of the present invention.
5 is a graph showing temperature characteristics of various signals in the circuit diagram of FIG.
FIG. 6 is a schematic block diagram showing a second embodiment of the present invention.
FIG. 7 is a circuit diagram showing Example 1 in Embodiment 2 of the present invention.
8 is a graph showing temperature characteristics of various signals in the circuit diagram of FIG.
FIG. 9 is a circuit diagram showing Example 2 in Embodiment 2 of the present invention.
10 is a graph showing the operation of each circuit of FIGS. 2, 4, 7, and 9. FIG.
FIG. 11 is a schematic block diagram showing a third embodiment of the present invention.
FIG. 12 is a circuit diagram showing Example 1 in Embodiment 3 of the present invention.
13 is a graph showing temperature characteristics of various signals in the circuit diagram of FIG.
FIG. 14 is a schematic block diagram showing a fourth embodiment of the present invention.
FIG. 15 is a circuit diagram showing Example 1 in Embodiment 4 of the present invention;
16 is a graph showing temperature characteristics of various signals in the circuit diagram of FIG.
FIG. 17 is a graph showing the operation of the circuit of FIG.
18 is a graph showing the operation of the circuit of FIG.
FIG. 19 is a circuit diagram disclosed in the “temperature detection circuit” of the prior application;
20 is a graph showing the operation of the circuit of FIG.
FIG. 21 is a diagram showing another circuit conceivable from the circuit of FIG.
22 is a graph showing the operation of the circuit of FIG.
FIG. 23 is a graph showing the operation of the circuit of FIG.
[Explanation of symbols]
Tr1 transistor, M1-M8 MOS transistor, OP operational amplifier, R resistance

Claims (12)

正または負の温度係数を有する電圧を出力する第1の電圧源回路と、
温度係数を持たない電圧を生成し該電圧に比例した第1及び第2の各基準電圧をそれぞれ出力する第2の電圧源回路と、
前記第1の電圧源回路からの正または負の温度係数を有する出力電圧から前記第2の基準電圧減算する減算回路と、
前記減算回路からの出力電圧と前記第1の基準電圧とを比較する比較回路から構成していることを特徴とする半導体集積回路における温度検出回路。
A first voltage source circuit that outputs a voltage having a positive or negative temperature coefficient;
A second voltage source circuit which outputs a first and second respective reference voltage proportional to said voltage to generate a voltage having no temperature coefficient,
A subtracting circuit for subtracting the second reference voltage from an output voltage having a positive or negative temperature coefficient from the first voltage source circuit;
Temperature detection circuit in the semiconductor integrated circuit, characterized by that a comparator circuit for comparing the output voltage and the first reference voltage from the subtractor circuit.
前記第2の電圧源回路は、内部で作成した正または負の温度係数を有する電圧を、前記電圧の温度係数と逆の温度係数の入力オフセット電圧を有する増幅回路に入力して得たものである請求項1記載の半導体集積回路における温度検出回路。 Said second voltage source circuit in which a voltage having a positive or negative temperature coefficient created internally, obtained by inputting to the amplifier circuit with input offset voltage temperature coefficient opposite temperature coefficient of the voltage The temperature detection circuit in the semiconductor integrated circuit according to claim 1. 正または負の温度係数を有する電圧を出力する第1の電圧源回路と、
内部で作成した正または負の温度係数を有する電圧に第1の電圧源回路よりの電圧を加算して温度係数を持たない電圧を生成し、該電圧に比例した第1及び第2の各基準電圧をそれぞれ出力する第2の電圧源回路と、
前記第1の電圧源回路からの正または負の温度係数を有する出力電圧から前記第2の基準電圧減算する減算回路と、
前記減算回路からの出力電圧と前記第1の基準電圧とを比較する比較回路から構成していることを特徴とする半導体集積回路における温度検出回路。
A first voltage source circuit that outputs a voltage having a positive or negative temperature coefficient;
A voltage having no temperature coefficient is generated by adding a voltage from the first voltage source circuit to a voltage having a positive or negative temperature coefficient generated internally, and each of the first and second references proportional to the voltage is generated. A second voltage source circuit for outputting each voltage;
A subtracting circuit for subtracting said second reference voltage from the output voltage having a positive or negative temperature coefficient from said first voltage source circuit,
Temperature detection circuit in the semiconductor integrated circuit, characterized by that a comparator circuit for comparing the output voltage and the first reference voltage from the subtractor circuit.
前記減算回路および前記比較回路からなる回路を複数系統備え、前記各回路にそれぞれ異なる値の基準電圧を入力する請求項1〜3のいずれかに記載の半導体集積回路における温度検出回路。 Wherein with subtraction circuit and a plurality of systems of circuits composed of the comparator circuit, the temperature detection circuit in the semiconductor integrated circuit according to claim 1 for inputting a reference voltage of different values to each circuit. 前記第1の電圧源回路は、同一の導電型で不純物濃度の異なるゲートを持つ複数の電界効果トランジスタから構成している請求項1〜4のいずれかに記載の半導体集積回路における温度検出回路。The temperature detection circuit in the semiconductor integrated circuit according to claim 1, wherein the first voltage source circuit includes a plurality of field effect transistors having gates of the same conductivity type and different impurity concentrations. 前記第1の電圧源回路は、高濃度n型ゲートの第1の電界効果トランジスタと、低濃度n型ゲートの第2の電界効果トランジスタと、第2の電界効果トランジスタにゲート電位を与えるための第3の電界効果トランジスタと少なくとも1つ以上の抵抗からなるソースフォロア回路から構成している請求項5記載の半導体集積回路における温度検出回路。 It said first voltage source circuit includes a first field effect transistor of the high-concentration n-type gate, a second field effect transistor of the low-concentration n-type gate, for providing a gate voltage to the second field effect transistor 6. The temperature detection circuit in a semiconductor integrated circuit according to claim 5, comprising a source follower circuit comprising a third field effect transistor and at least one resistor. 前記第2の電圧源回路は、異種導電型のゲートを持つ複数の電界効果トランジスタから構成している請求項1〜4のいずれかに記載の半導体集積回路における温度検出回路。The temperature detection circuit in the semiconductor integrated circuit according to claim 1, wherein the second voltage source circuit is composed of a plurality of field effect transistors having different conductivity type gates. 前記第2の電圧源回路は、高濃度n型ゲートの第1の電界効果トランジスタと、高濃度p型ゲートの第2の電界効果トランジスタと、第2の電界効果トランジスタにゲート電位を与えるための第3の電界効果トランジスタと少なくとも1つ以上の抵抗からなるソースフォロア回路から構成している請求項7記載の半導体集積回路における温度検出回路。 It said second voltage source circuit includes a first field effect transistor of the high-concentration n-type gate, a second field effect transistor of the high-concentration p-type gate, for providing a gate voltage to the second field effect transistor 8. The temperature detection circuit in a semiconductor integrated circuit according to claim 7, comprising a source follower circuit comprising a third field effect transistor and at least one resistor. 前記減算回路は、第1のオペアンプと第1〜第4の抵抗からなる差動増幅器と、第2のオペアンプからなるボルテージ・フォロアから構成している請求項1〜4のいずれかに記載の半導体集積回路における温度検出回路。 5. The semiconductor according to claim 1, wherein the subtracting circuit includes a differential amplifier including a first operational amplifier and first to fourth resistors, and a voltage follower including a second operational amplifier. A temperature detection circuit in an integrated circuit. 前記減算回路は、第1のオペアンプと第1〜第4の抵抗からなる差動増幅器で構成しており、前記第1〜第4の抵抗の抵抗値を、前記第2の電圧源回路のソースフォロア回路を構成する抵抗の抵抗値より大きくした請求項1〜4のいずれかに記載の半導体集積回路における温度検出回路。 The subtraction circuit is constituted by a first operational amplifier and the differential amplifier consisting of the first to fourth resistors, the source of the first to the resistance value of the fourth resistor, said second voltage supply circuit The temperature detection circuit in the semiconductor integrated circuit according to claim 1, wherein the temperature detection circuit is larger than a resistance value of a resistor constituting the follower circuit. 前記比較回路は、前記第2の電圧源回路のソースフォロア回路の出力がゲートに入力する第1の電界効果トランジスタと前記減算回路の出力がゲートに入力する第2の電界効果トランジスタを入力トランジスタとした差動増増幅回路からなり、前記両入力電圧の大小を比較して所定の判定信号を出力する請求項1〜4のいずれかに記載の半導体集積回路における温度検出回路。 The comparison circuit includes a first input transistor and the second field effect transistor the output of the field effect transistor and the subtraction circuit is inputted to the gate of the output is input to the gate of the source follower circuit of the second voltage source circuit 5. The temperature detection circuit in a semiconductor integrated circuit according to claim 1, wherein the temperature detection circuit comprises a differential amplification circuit and outputs a predetermined determination signal by comparing the magnitudes of the two input voltages. 前記第2の電源回路で生成された前記温度係数を持たない基準電圧を外部出力する請求項1〜11のいずれかに記載の半導体集積回路における温度検出回路。The temperature detection circuit in the semiconductor integrated circuit according to claim 1, wherein a reference voltage having no temperature coefficient generated by the second power supply circuit is externally output.
JP2003028514A 2002-03-22 2003-02-05 Temperature detection circuit in semiconductor integrated circuit Expired - Fee Related JP4753531B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003028514A JP4753531B2 (en) 2003-02-05 2003-02-05 Temperature detection circuit in semiconductor integrated circuit
US10/392,901 US6921199B2 (en) 2002-03-22 2003-03-21 Temperature sensor
US11/148,285 US7033072B2 (en) 2002-03-22 2005-06-09 Temperature sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003028514A JP4753531B2 (en) 2003-02-05 2003-02-05 Temperature detection circuit in semiconductor integrated circuit

Publications (2)

Publication Number Publication Date
JP2004239734A JP2004239734A (en) 2004-08-26
JP4753531B2 true JP4753531B2 (en) 2011-08-24

Family

ID=32955967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003028514A Expired - Fee Related JP4753531B2 (en) 2002-03-22 2003-02-05 Temperature detection circuit in semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JP4753531B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006242894A (en) * 2005-03-07 2006-09-14 Ricoh Co Ltd Temperature-sensing circuit
JP4781863B2 (en) * 2006-03-17 2011-09-28 株式会社リコー Temperature detection circuit
JP5006739B2 (en) 2007-09-10 2012-08-22 株式会社リコー Temperature detection circuit and electronic device using the same
JP5068154B2 (en) * 2007-12-12 2012-11-07 株式会社リコー Voltage source circuit and temperature detection circuit using the voltage source circuit
JP5060988B2 (en) * 2008-02-18 2012-10-31 セイコーインスツル株式会社 Temperature detection circuit
JPWO2022254946A1 (en) * 2021-06-02 2022-12-08
CN118032148A (en) * 2024-04-11 2024-05-14 苏州领慧立芯科技有限公司 Integrated temperature sensor

Also Published As

Publication number Publication date
JP2004239734A (en) 2004-08-26

Similar Documents

Publication Publication Date Title
US6921199B2 (en) Temperature sensor
US7372244B2 (en) Temperature reference circuit
US7777475B2 (en) Power supply insensitive PTAT voltage generator
US7920015B2 (en) Methods and apparatus to sense a PTAT reference in a fully isolated NPN-based bandgap reference
JP5189882B2 (en) Temperature sensor circuit
US9588539B2 (en) Band-gap reference circuit based on temperature compensation
US7598799B2 (en) Bandgap voltage reference circuit
US20080042737A1 (en) Band-gap reference voltage generator
US7843254B2 (en) Methods and apparatus to produce fully isolated NPN-based bandgap reference
GB2425419A (en) An overtemperature detector for integrated circuits, using hysteresis
JP5006739B2 (en) Temperature detection circuit and electronic device using the same
JP4222766B2 (en) Temperature detection circuit
JP4753531B2 (en) Temperature detection circuit in semiconductor integrated circuit
US20100237926A1 (en) Voltage generating circuit
US7436245B2 (en) Variable sub-bandgap reference voltage generator
JP2006338434A (en) Reference voltage generation circuit
JP5447805B2 (en) Temperature detection method and temperature sensor
JP2634685B2 (en) Voltage drop circuit of semiconductor device
JP2007187558A (en) Temperature detection circuit
KR100599974B1 (en) Voltage reference generator
JP2013036910A (en) Temperature detection circuit
KR100462371B1 (en) Band gap reference voltage generator
JPH0637558A (en) Amplifier circuit
JP2009199243A (en) Reference voltage circuit and semiconductor integrated circuit device
CN116149420A (en) Zero temperature drift current generation circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090902

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091006

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20091030

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20110118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110419

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110524

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees